KR20050062436A - 프린트 배선판 및 반도체 장치 - Google Patents

프린트 배선판 및 반도체 장치 Download PDF

Info

Publication number
KR20050062436A
KR20050062436A KR1020040107958A KR20040107958A KR20050062436A KR 20050062436 A KR20050062436 A KR 20050062436A KR 1020040107958 A KR1020040107958 A KR 1020040107958A KR 20040107958 A KR20040107958 A KR 20040107958A KR 20050062436 A KR20050062436 A KR 20050062436A
Authority
KR
South Korea
Prior art keywords
solder resist
dummy pattern
printed wiring
wiring board
dummy
Prior art date
Application number
KR1020040107958A
Other languages
English (en)
Other versions
KR100614864B1 (ko
Inventor
후지노부아키
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20050062436A publication Critical patent/KR20050062436A/ko
Application granted granted Critical
Publication of KR100614864B1 publication Critical patent/KR100614864B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0594Insulating resist or coating with special shaped edges

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 프린트 배선판은, 서로 거의 평행으로 형성된 다수의 배선, 상기 배선을 따라 형성된 더미 패턴, 및 상기 배선과 상기 더미 패턴을 솔더 레지스트로 피복함으로써 형성된 솔더 레지스트를 구비하고, 상기 솔더 레지스트의 도포 두께가 에지쪽으로 가면서 점차로 감소하는 프린트 배선판에 있어서, 상기 더미 패턴은 솔더 레지스트 도포 두께 조정 영역을 구비하는 것을 특징으로 한다. 또, 본 발명의 반도체 장치는, 상기와 같은 프린트 배선판과, 상기 프린트 배선판에 실장된 전자 부품을 포함한다. 본 발명에 따르면, 솔더 레지스트층의 에지부에 있어서 그 전폭에 걸쳐 균일한 슬로프를 형성할 수 있다.

Description

프린트 배선판 및 반도체 장치{PRINTED WIRING BOARD AND SEMICONDUCTOR DEVICE}
본 발명은, 솔더 레지스트(solder resist)의 도포 두께가 에지쪽으로 가면서 점차로 감소하여 슬로프를 형성하는 솔더 레지스트층을 가진 프린트 배선판 및 반도체 장치에 관한 것이다. 더욱 상세하게는 본 발명은, 슬로프(slope) 형상의 에지부를 가지며 또한 특정 형상의 더미 패턴을 가진 솔더 레지스트층을 구비한 프린트 배선판에 관한 것이다.
전자 부품을 실장하기 위해, 절연 기판의 표면에 배선 패턴을 가진 캐리어가 사용되고 있다. 이와 같은 캐리어는, 절연 기판과 도전성 금속으로 구성된 적층체의 표면에 감광성 수지층을 형성하는 단계와, 이 감광성 수지층을 노광 및 현상하여 원하는 패턴을 형성하는 단계와, 이와 같이 하여 형성된 패턴을 마스킹 재료로 하여 도전성 금속을 선택적으로 에칭함으로써 도전성 금속으로 이루어지는 배선 패턴을 형성하는 단계와, 다음에는, 이 배선 패턴의 단자 영역이 노출되도록 솔더 레지스트를 도포하는 단계를 포함하는 프로세스에 의해 형성된다. 이와 같이 하여 형성된 캐리어의 내부 리드 상에, IC 칩 등을 실장하여 반도체 장치를 준비하고, 이 외부 리드의 단자가 표시 장치의 기판이나 컴퓨터의 회로 기판 등의 기판의 전극{예를 들면, 범프(bump) 전극}에 전기적으로 접속됨으로써, 전자 장비가 조립된다.
이와 같은 기판 상에 반도체 장치를 실장 시에, 캐리어의 솔더 레지스트층의 층 두께가 너무 두꺼우면, 기판의 에지부와 솔더 레지스트층이 서로 접촉하여, 반도체 장치를 기판에 실장하는 것이 확실하게 실시될 수 없는 경우가 있다. 따라서, 솔더 레지스트층의 에지부가 기판의 에지부와 접촉하지 않도록, 솔더 레지스트층의 에지부에 있어서의 도포 두께가 에지로 향하여 점차로 감소하는 슬로프 형상으로 되도록 형성되어 있다.
상기와 같은 솔더 레지스트층은, 스크린 인쇄 기술을 이용하여 도포된다. 즉, 솔더 레지스트를 도포해야 할 절연 기판의 영역에 대응하는 영역을 제외하고 마스킹된 스크린이 배선 패턴이 형성된 절연 기판의 표면 상에 중첩되고, 이 스크린의 표면에 솔더 레지스트 잉크를 공급한다. 다음에는, 스크린 상에서 스퀴지(squeegee)를 이동시켜 마스킹되어 있지 않은 스크린 영역을 통해 솔더 레지스트 잉크를 선택적으로 통과시켜, 절연 기판 상의 소정의 위치에 솔더 레지스트 잉크를 도포한다. 그 후에는, 솔더 레지스트를 경화시킴으로써 솔더 레지스트층을 형성하고 있다. 그리고, 예를 들면, 이 솔더 레지스트 잉크를 도포하는 영역의 에지부에 대응하는 부분에 있어서의 스크린의 천(gauze)의 에지부의 개구를 에지쪽으로 가면서 작게 함으로써, 솔더 레지스트 잉크의 천을 통과하는 점차로 적게 되어, 에지쪽으로 가면서 도포 두께가 감소하도록 한 슬로프 에지부를 가진 솔더 레지스트층을 형성할 수 있다. 이와 같이 에지쪽으로 가면서 두께가 감소하도록 한 형상으로 솔더 레지스트층을 형성함으로써, 실장하는 기판의 에지부가 솔더 레지스트층과 접촉하는 것을 방지할 수 있고, 기판을 양호하게 실장할 수 있다.
그런데, 프린트 배선판 내의 상기 솔더 레지스트층의 형성, 기판 상에의 반도체 장치의 실장 등은, 자동 시스템을 사용하여 행하여지기 때문에, 프린트 배선판의 정렬을 행할 필요가 있고, 이와 같은 정렬을 위해, 배선 패턴이 형성되어 있지 않은 절연 기판의 표면에 더미 패턴을 형성하는 경우가 있다. 또한, 절연 기판이, 예를 들면 폴리이미드 필름과 같은 가요성 필름인 경우, 도전성 금속을 선택적으로 에칭하여 배선 패턴을 형성하면, 도전성 금속이 제거됨으로써 얻어지는 프린트 배선판에 뒤틀림(warpage) 변형 등이 발생하는 경우가 있어, 이러한 뒤틀림 변형의 발생을 방지하기 위해, 더미 패턴을 형성하는 경우가 있다.
예를 들면 도 4 및 도 5에 도시된 바와 같이, 배선 패턴(115) 및 더미 패턴(111)은 각각, 절연 기판(120)의 표면에 구리 등의 도전성 금속으로부터 형성되는 도전성 패턴이며, 더미 패턴(111)은 많은 경우에 도 4에 도시된 바와 같이 도전성 금속으로 이루어지는 솔리드(solid) 패턴이다. 또, 더미 패턴에는 도 4에 도시된 바와 같이, 이 배선판의 정렬을 하기 위한, 예를 들면 오목부(126)와 같은 정렬 마크가 형성되어 있는 경우가 많다.
도 5에 도시된 바와 같이, 솔더 레지스트 층(112)의 에지부가, 솔리드 더미 패턴(11l)과 중첩되는 경우, 이 더미 패턴(111) 상에 있는 솔더 레지스트층(112)의 에지부의 도포 두께는, 배선 패턴(115) 상에 있는 솔더 레지스트층(112)의 에지부에 형성된 슬로프의 두께보다 두꺼워져, 배선 패턴(115) 상에 형성되어 있는 본래의 슬로프부보다 두껍게 되는 두꺼운 부분(110)이 형성된다. 즉, 이와 같은 솔리드 더미 패턴의 표면과 솔더 레지스트 잉크를 도포하기 위한 스크린 사이에 솔더 레지스트 잉크가 도피할 장소가 없고, 따라서, 이 같은 솔리드 더미 패턴(111) 상에 솔더 레지스트층(1l2)을 도포하고자 하면, 그 에지부는 배선 패턴(115) 상에 형성된 슬로프보다 두껍게 형성되어 버린다.
이와 같이 더미 패턴(ll1) 상에 있는 솔더 레지스트층(ll2)의 에지부가 두껍게 되면, 상기와 같이, 예를 들면 액정 패널의 기판 전극부의 에지와 이 더미 패턴(111) 상에 있는 솔더 레지스트층의 두꺼운 부분(110)이 접촉하여, 기판과의 전기적 접속을 확실하게 행할 수 없는 경우가 있다.
일본국 특허공개공보 제195908/2000호에는, 절연 필름에 슬릿을 형성하고, 이 슬릿에 의해 솔더 레지스트층의 도포 두께를 조정하는 것이 개시되어 있다. 그러나, 이 공보에는, 솔더 레지스트층의 에지쪽으로 가면서 슬로프 형상으로 도포 두께를 얇게 하는 특정의 형태를 가진 솔더 레지스트층에 관해서는 기재되지 않았다.
일본국 특허공개공보 제233547/1999호에는, 와이어 본딩 영역에 얇은 솔더 레지스트층을 형성하고, 볼 패드용 도체 영역에 두꺼운 솔더 레지스트층을 형성하는데 있어서, 솔더 레지스트층에 감광성 성분을 첨가함으로써, 얇게 도포된 솔더 레지스트층과, 중첩 도포함으로써 두껍게 형성된 솔더 레지스트층을 동시에 광경화시키는 것이 기재되어 있다. 그러나, 이 공보에는, 솔더 레지스트층을 에지쪽으로 가면서 슬로프 형상으로 형성하는 것에 관해서는 기재되지 않았다.
본 발명은, 에지쪽으로 가면서 슬로프 형상으로 얇게 되도록 형성된 솔더 레지스트층을 갖고, 또한 이 솔더 레지스트층의 에지부에 형성되어 있는 슬로프 영역에 배선 패턴 및 더미 패턴이 형성된 프린트 배선판이며, 솔더 레지스트층의 에지부에 있어서 전폭에 걸쳐 균일한 경사가 있는 프린트 배선판을 제공하는 것을 목적으로 하고 있다.
본 발명의 프린트 배선판은, 거의 평행으로 형성된 다수의 배선 상에 및 상기 배선을 따라 형성된 더미 패턴 상에 걸쳐 솔더 레지스트가 피복되어 형성되고, 상기 솔더 레지스트의 도포 두께가 에지쪽으로 가면서 점차로 감소하는 솔더 레지스트층을 가진 프린트 배선판에 있어서, 상기 더미 패턴에, 솔더 레지스트 도포 두께 조정 영역이 형성되어 있는 것을 특징으로 하고 있다.
또, 본 발명의 반도체 장치는, 상기와 같은 프린트 배선판 및 상기 프린트 배선판 상에 실장된 전자 부품을 포함한다.
이하에서 본 발명의 프린트 배선판 및 반도체 장치에 대하여 구체적으로 설명한다.
본 발명의 프린트 배선판은, 도 1에 도시된 바와 같이, 절연 기판(11)과, 이 절연 기판(11)의 적어도 한쪽의 표면에 형성된 배선 패턴(15)과, 이 배선 패턴의 단자 영역이 노출되도록 형성된 솔더 레지스트층(19)을 갖고, 이 솔더 레지스트층(19)의 에지부는, 에지(21)로 향해 점차로 도포 두께가 감소하는 슬로프(23)를 형성한다.
본 발명의 프린트 배선판에 있어서, 절연 기판(11)은, 가요성 기판이라도 되고, 또, 경질 기판이라도 된다.
본 발명의 프린트 배선판에 있어서, 절연 기판(11)의 예로서는, 폴리이미드, 폴리아미드, 폴리에스테르, 폴리페닐렌설파이드, 폴리에에테르이미드, 액정 폴리머 등을 들 수 있다. 이 절연 기판(11)으로서 가요성 기판을 사용하는 경우에는, 폴리이미드 필름을 사용하는 것이 바람직하다. 이와 같은 가요성 기판으로서 폴리이미드 필름을 사용하는 경우, 이 폴리이미드 필름의 두께에 특히 제한은 없다. 그러나, 5 내지 150μm의 폴리이미드 필름을 사용하는 것이 바람직하고, 최근의 전자 부품의 박판화의 요청 하에서는, 15 내지 70μm의 폴리이미드 필름을 사용하는 것이 특히 바람직하다.
본 발명의 프린트 배선판의 절연 기판(11)의 표면에는, 배선 패턴(l5)이 형성되어 있다. 이와 같은 배선 패턴(15)은, 전술한 절연 기판(11) 표면에 도전성 금속층을 형성하는 단계, 이어서 포토레지스트층을 형성하기 위해 도전성 금속층 표면에 포토레지스트를 도포하는 단계, 원하는 패턴을 얻기 위해 상기 포토레지스트층을 노광 및 현상하는 단계, 및 포토레지스트의 패턴을 마스킹 재료로 사용하여 도전성 금속을 선택적으로 에칭하는 단계를 포함하는 프로세스에 의해 형성될 수 있다.
여기에서 사용하는 도전성 금속으로서는, 구리, 알루미늄 등을 들 수 있다. 또한 이 도전성 금속층은, 절연 기판 상에 예를 들면 구리박 등을 점착하여 형성할 수도 있고, 또 절연 기판 표면에 도전성 금속을 석출시켜 형성할 수도 있다. 이와 같은 도전성 금속층은, 단일 금속의 층일 수도 있고, 또는, 복수 개의 금속의 적층체이라도 된다. 예를 들면, 도전성 금속을 석출시키는 경우, 절연 기판 표면에 크롬, 니켈 등의 금속을 스퍼터링하고, 다음에 그 위에 구리 등의 도전성 금속을 전기증착시킬 수 있다. 이와 같은 도전성 금속층의 두께는, 통상적으로는 5 내지 70μm, 바람직하게는 8 내지 35μm이다.
본 발명에서는, 확실하게 보호되어야 할 배선 패턴(15)의 영역 상에, 종래의 솔더 레지스트층과 마찬가지로, 통상적으로는 1 내지 75μm의 범위 내, 바람직하게는 10 내지 55μm의 범위 내로 소정 두께의 솔더 레지스트층을 형성하고, 또 한편, 단자 영역 근방에는 솔더 레지스트층의 슬로프(23)를 형성한다. 즉, 배선 패턴(l5)의 에지에 형성되어 있는 단자 근방에, 솔더 레지스트의 도포 두께는 단자의 방향에서 연속적 또는 단계적으로 감소되어 솔더 레지스트층의 슬로프를 형성한다.
본 발명에 있어서, 경화된 솔더 레지스트 두께는, 솔더 레지스트층의 에지로부터, 통상적으로는 100 내지 2000μm의 범위 내, 바람직하게는 250 내지 2000μm의 범위 내, 더욱 바람직하게는 300 내지 2000μm의 범위 내, 특히 바람직하게는 400 내지 1000μm의 범위 내의 폭을 가진 영역에서 연속적 또는 단계적으로 감소된다.
더미 패턴은, 배선 패턴의 최외측에 배선 패턴을 따라 형성된 전기적으로 접속되어 있지 않은 패턴이며, 통상적으로는 도 4에 도면 부호 111로 표시된 바와 같이 독립된 평평한 솔리드 패턴이다{여기에서, "솔리드 패턴(solid pattern)"은 에칭되지 않은 전도성 금속의 넓은 영역(예로서, 평면형 영역)을 가진 패턴을 나타낸다}. 또, 이와 같은 더미 패턴은, 형성된 프린트 배선판에 예를 들면 전자 부품을 실장할 때의 프린트 배선판의 정렬용 마크로서 형성되는 경우도 있다. 또한, 절연 기판이 절연 필름인 경우에는, 도전성 금속으로 이루어지는 배선 패턴이 형성된 영역과, 배선 패턴이 형성되어 있지 않은 영역의 응력이 서로 상이하고, 얻어지는 필름 캐리어에 뒤틀림(warpage) 변형이 생기기 쉬워진다. 그러므로, 배선 패턴이 형성되지 않은 영역에도 패턴을 형성하면, 프린트 배선판 전체가 패턴으로 덮인다. 그 결과, 프린트 배선판에 있어서의 내부 응력의 불균일성이 적게 되고, 프린트 배선판의 뒤틀림 변형의 발생을 유효하게 방지할 수 있다.
도 2에 있어서 더미 패턴은 도면 부호 17로 나타나고 있다.
그런데, 상기와 같은 솔리드 더미 패턴은, 도전성 금속으로 이루어지는 솔리드 패턴이다. 따라서, 이 솔리드 더미 패턴 상에 솔더 레지스트층의 에지부의 슬로프의 영역이 놓이면, 대략적으로 이 솔리드 더미 패턴을 형성하는 도전성 금속의 두께만큼, 솔더 레지스트 잉크가 이 솔리드 더미 패턴 상에 과잉으로 공급되게 된다. 이와 같이 하여 솔리드 더미 패턴 상에 공급된 솔더 레지스트 잉크의 잉여분은, 솔더 레지스트를 도포할 때 스크린에 유연성이 있으므로, 스크린의 하부면 아래에 잔류되어, 도 5에 도시된 바와 같은 두꺼운 부분(ll0)을 형성하여 버린다.
본 발명의 프린트 배선판에 있어서는, 도 2에 도시된 바와 같이, 더미 패턴(17)은, 세선화된(fine) 더미 배선(13)과, 이 더미 배선(13) 사이에 형성되는 오목부(14)(다시 말해서, 과다한 솔더 레지스트 잉크를 유지하기 위한 "공간" 또는 "갭")로 이루어지도록 형성된다. 즉, 더미 패턴(l7)은, 거의 평행으로 형성된 복수개의 배선 패턴(15)과 거의 평행으로 형성된 다수의 세선(fine wire)과, 이 세선을 인접하는 세선과 이격시키는 오목부(14)로 이루어진다. 이와 같이 형성된 더미 배선(세선)(13)과 인접하는 더미 배선(세선)(13) 사이에는, 패턴은 형성되어 있지 않다. 따라서, 다수의 더미 배선(13)의 사이에서, 절연 기판이 노출되어 오목부(14)를 형성한다. 즉, 오목부(14)의 저부는 절연 기판이며, 그 측벽은 더미 배선(13)에 의해 형성되어 있다.
이 더미 배선(13)은, 배선 패턴(15)의 다수의 배선과 거의 평행으로 형성되어 있는 것이 바람직하다. 즉, 솔더 레지스트층(19)을 형성할 때에는, 스크린 상을 스퀴지가 화살표 D 방향으로 이동하여, 유기용매를 함유하는 고점도액인 솔더 레지스트 잉크가 도포되기 때문에, 이 스퀴지의 이동 방향과 거의 평행으로, 즉, 배선 패턴(15)의 다수의 배선과 거의 평행으로 더미 배선(13)을 형성하는 것이 바람직하다.
이와 같이 더미 패턴을 상기와 같이 다수의 더미 배선(l3)으로 분할함으로써, 더미 배선(13) 사이에 형성되는 오목부(l4)는 각각 잉여의 솔더 레지스트 잉크를 잔류시키는 솔더 레지스트의 도포 두께 조정 영역으로 된다. 따라서, 배선 패턴(15)의 다수의 배선과 거의 평행으로 다수의 더미 배선(13)이 형성된 도 2에 도시된 바와 같은 더미 패턴에 있어서, 도포 두께 조정 영역(17)은, 더미 배선(13) 사이에 형성된 오목부(14)에 의해 형성된다.
이 도포 두께 조정 영역(17)을 형성함으로써, 더미 패턴 상에 공급된 솔더 레지스트 잉크의 일부는 더미 배선(13) 사이에 형성된 오목부(14)에 유입하기 때문에, 더미 패턴 상에 공급된 솔더 레지스트 잉크의 잉여분에 의한, 도 5에 도시된 바와 같은 두꺼운 부분(110)의 형성이 방지된다. 따라서, 솔더 레지스트층(l9)이 더미 패턴 상에서도 배선 패턴 상에서와 마찬가지로 균일하게 형성되고, 솔더 레지스트층(l9)의 에지부에 있어서 전폭에 걸쳐 균일한 슬로프(23)를 형성할 수 있다.
그리고, 배선 패턴(15)의 최외측 배선의 밖에는, 인접하는 배선 패턴(15)과 거의 같은 간격으로 더미 배선(13)의 최외측의 더미 배선이 형성되어 있으므로, 배선 패턴의 최외측의 배선 패턴(15)이 오버-에칭 되지 않는다.
본 발명의 프린트 배선판에 있어서, 더미 패턴은, 도 3에 도시된 바와 같이, 더미 패턴의 원래의 형상을 인식 가능하도록 더미 패턴의 외주부의 적어도 일부를 남겨 놓고, 더미 패턴의 외주부의 적어도 일부 및 내부의 도전성 금속을 제거함으로써 형성할 수도 있다. 즉, 도 3에 있어서, 더미 패턴은, 파선과 실선에 의해 표시하는 도전성 금속으로 이루어지는 패턴이며, 솔더 레지스트층(19)의 내부에는, 에지부(2l)로 향해 그 두께가 순차적으로 얇아지는 슬로프(23)가 형성되어 있다. 도 3에 도시한 실시예에서는, 더미 패턴(17)의 우측, 즉 배선 패턴(15)의 다수의 배선가 형성되지 않은 쪽으로부터 도전성 금속을 크게 제거하여 절결부(22)가 형성되어 있다. 즉, 더미 패턴의 본래의 형상의 외곽을 형성하도록, 외주 금속 에지(27)를 형성하고, 이 외주 금속 에지(27)로 둘러싸인 영역의 도전성 금속을 제거하여 절결부(22)(다시 말해서, 솔더 레지스트 잉크의 잉여량을 잔류시키 위한 "공간" 또는 "갭")를 형성하고 있다. 그리고, 솔더 레지스트층(19)의 슬로프(23) 및 에지(21)가 이 절결부(22) 내에 위치하도록, 절결부(22)가 형성되어 있다. 이와 같이 절결부(22)를 형성하고, 이 절결부(22) 내에 솔더 레지스트층(19)의 에지(21) 및 슬로프(23)의 일부 또는 전부가 위치하도록, 솔더 레지스트층을 도포함으로써, 이 절결부(22)는, 외주 금속 에지(27)러부터 도전성 금속의 두께만큼 오목 형상으로 형성되어 도포 두께 조정 영역(17)을 형성하고 있고, 예를 들면 배선 패턴(15) 쪽의 외주 금속 에지(27) 상에 솔더 레지스트 잉크를 도포할 때의 잉여분은, 이 절결부(22)에 잔류된다. 따라서, 솔더 레지스트층(19)이 더미 패턴 상에서도 배선 패턴(15) 상에서와 마찬가지로 균일하게 형성되고, 솔더 레지스트층(19)의 에지부에 있어서 전폭에 걸쳐 균일한 슬로프(23)를 형성할 수 있다.
또, 도 2 및 도 3에 도시한 더미 패턴에는, 기판, 예를 들면 표시 장치의 기판과의 정렬용 에지부(25)가 형성되어 있으며, 정렬 동작에는, 통상적으로는, 에칭된 도전성 금속의 에지의 위치 및 이 에지에 의해 둘러싸이는 형상이 이용되고 있다. 예를 들면 도 2에 있어서는, 더미 배선의 일부를 절결하여, 소정의 형상으로 절연 기판을 노출시킴으로써, 또한 도 3에 있어서도, 마찬가지로 절결을 형성함으로써, 종래의 솔리드 더미 패턴을 사용하는 경우와 마찬가지로 하여 정렬을 행할 수 있다.
상기와 같이 하여 형성된 더미 패턴에 따라, 이 프린트 배선판의 뒤틀림 변형은, 종래의 솔리드 더미 패턴을 형성한 경우와 동등하게 된다.
그리고, 본 발명의 프린트 배선판을 제조할 때에, 에지쪽으로 가면서 도포 두께가 슬로프 형상으로 감소하는 솔더 레지스트층은, 솔더 레지스트 도포용 스크린을 사용하여 한 번에 도포할 수 있다. 이 스크린은 프레임과 이 프레임 상에 신장된 천을 포함하고, 이 천을 통과하는 솔더 레지스트 도포액의 양이 마스킹 영역으로 향해 단계적 또는 연속적으로 감소하도록 제조된다. 에지쪽으로 가면서 그 도포 두께가 감소하는 슬로프를 가진 솔더 레지스트층은 또한 솔더 레지스트를 복수회 적용하여, 그 도포 면적을 순차적으로 감소시키거나 순차적으로 증대시킴으로써 형성할 수 있다.
상기와 같이 하여 도포한 솔더 레지스트 잉크는, 예를 들면 가열 경화, 광 경화 등의 방법에 의해 경화시킴으로써, 솔더 레지스트층으로 된다.
이와 같이 하여 솔더 레지스트층을 형성한 후, 통상적으로는, 솔더 레지스트층에 의해 피복되지 않은 배선 패턴(리드부)을 도금 처리한다.
여기에서 채용되는 도금의 예로서, 주석 도금, 금 도금, 니켈-금 도금, 땜납 도금, 무연 땜납 도금을 들 수 있다. 상기 도금 처리는 다음의 방법으로 행할 수 있다. 솔더 레지스트를 도포하기 전에, 배선 패턴 및 더미 패턴으로 얇은 도금층을 형성하고, 이 얇은 도금층 상에 솔더 레지스트층을 형성하고, 또한 솔더 레지스트층으로부터 노출되어 있는 접속 단자에 다시 도금 처리를 가해도 된다. 도금층의 두께는, 도금의 종류에 의해 적당히 선택할 수 있지만, 도금층의 합계의 두께를, 통상적으로는 0.2 내지 0.8μm, 바람직하게는 0.3 내지 0.6μm의 범위 내의 두께로 설정된다.
이와 같이 하여 도금 처리가 행해진 단자 영역(내부 리드부) 상에, IC 칩 등의 전자 부품을 실장하고 수지 밀봉함으로써, 반도체 장치를 얻을 수 있다.
본 발명의 프린드 배선판은, 외부 리드의 폭이 15μm 내지 3mm, 바람직하게는 20 내지 150μm의 폭을 갖고, 또 외부 리드의 피치폭이 30μm 내지 5mm, 바람직하게는 40 내지 300μm의 폭을 가지며, 또, 내부 리드의 폭이 65μm 이하, 바람직하게는 5 내지 35μm의 폭을 갖고, 또 내부 리드의 피치폭이 100μm 이하, 바람직하게는 20 내지 70μm의 폭을 가진 배선 패턴이 제공된 프린트 배선판으로서 적절하다. 이와 같은 프린트 배선판의 예로서는, 프린트 회로 기판(PWB), TAB(Tape Automated Bonding) 테이프, COF(Chip On Film, CSP(Chip Size Package), BGA(Ball Grid Array), μ-BGA(μ-Ball Grid Array), FPC(Flexible Printed Circuit) 등이 있다. 본 발명의 프린트 배선판은, 전술한 바와 같이, 전자 부품, 즉, 반도체 장치를 실장한 프린트 배선 기판일 수도 있다.
(발명의 효과)
본 발명의 프린트 배선판에는, 더미 패턴에 솔더 레지스트의 도포 두께를 조정하는 도포 두께 조정 영역이 형성되어 있으므로, 솔더 레지스트층의 에지쪽으로 가면서 두께가 점차로 감소하여 슬로프 형상으로 형성된 솔더 레지스트층을 더미 패턴 상에도 배선 패턴 상에서와 마찬가지로 균일하게 형성할 수 있다.
또한, 상기와 같이 더미 패턴에, 솔더 레지스트 도포 두께 조정 영역을 형성하여도, 더미 패턴이 본질적으로 갖고 있는, 정렬 기능, 및 에칭에 의한 기판의 변형 방지 기능 등의 여러 가지 기능이 손상되는 일이 없다.
(실시예)
이하, 본 발명의 프린트 배선판 및 반도체 장치는 실시예를 참조하여 더욱 구체적으로 설명되지만 본 발명은 이들에 의해 한정되는 것은 아니다.
(실시예 l)
두께 75μm의 폴리이미드 필름(우베 인더스트리즈, 리미티드, 유피렉스 S 제조)과 두께 18μm의 전해 구리박으로 구성되는 적층체를 준비하였다.
이 적층체의 전해 구리박 표면에, 포토레지스트를 도포하고, 이 포토레지스트를 노광 및 현상함으로써, 도 2에 도시된 바와 같이 다수의 리드 패턴 및, 이것과 거의 평행한 다수의 세선(fine wire) 패턴을 형성하였다. 이어서, 형성된 패턴을 마스킹 재료로 하여, 에칭 액을 사용하여 구리박을 선택적으로 에칭하여 소정의 배선 패턴을 형성하였다. 형성된 배선 패턴에는, 외부 리드의 옆에 도 2에 도시된 바와 같은 외부 리드와 거의 평행한 다수의 세선으로 이루어지는 더미 패턴이 형성되어 있다. 상기와 같이 하여 형성된 외부 리드의 피치는 80μm(리드 폭; 40μm, 간격 40μm)이며, 이 외부 리드의 최외측의 리드와 더미 패턴의 간격은 40μm이다. 더미 패턴을 형성하는 세선의 폭은 외부 리드의 폭과 동일하게 40μm이며, 이 세선간의 거리는 40μm이다. 또한, 이 더미 패턴에는, 이 필름 캐리어의 정렬을 위해 오목부(26)를 형성하였다.
이와는 별도로, 솔더 레지스트 도포용 스크린을 준비하였다.
이 스크린은, 선의 직경 60μm의 스테인레스 세선을 사용하여 메쉬 사이즈 150 메쉬의 스크린을 알루미늄 프레임 상에 신장함으로써 얻어졌다.
이와 같은 스크린에 감광성 수지를 도포하고, 수지를 소정의 패턴으로 노광 및 현상하여, 솔더 레지스트 도포액을 통과시키기 위한 도포액 통과 영역을 형성하였다.
이어서, 리드가 형성되는 영역의 도포액 통과 영역의 에지로부터 170μm의 폭을 마스킹하여, 도포액 통과 영역을 수지 피복 하였다. 피복 수지를 경화시킨 후, 마스킹을 제거하고, 이어서, 이 스크린을 무전해 니켈 도금액에 침지하여, 마스킹되어 있던 폭 170μm의 영역에 있는 선의 직경 60μm의 스테인레스 세선의 주위에 니켈 도금층을 형성하였다.
이와 같이 하여 마스킹되어 있던 폭 170μm의 영역에 있는 스테인레스 세선의 주위에 1회째의 니켈 도금층을 형성한 후, 이 스크린을 도금액으로부터 꺼내어, 도포액 통과 영역의 수지 피복을 제거하였다.
이어서, 이 스크린의 리드가 형성되는 영역의 도포액 통과 영역의 에지로부터 340μm의 폭(170μm×2=340μm)을 마스킹하여, 도포액 통과 영역을 수지 피복 하였다. 피복 수지를 경화시킨 후, 마스킹을 제거하고, 스크린을 무전해 니켈 도금액에 침지하여, 마스킹되어 있던 폭 340μm의 영역에 있는 스테인레스 세선의 주위에 니켈 도금층을 형성하였다. 그 결과, 솔더 레지스트 도포액을 도포하기 위한 도포액 통과 영역으로부터 170μm의 폭의 스크린 세선은 2회 니켈 도금되어 있고, 이 안쪽의 170μm의 폭의 스크린 세선은, 1회 니켈 도금되어 있다.
상기와 같이 하여 마스킹되어 있던 폭 340μm의 영역에 있는 스테인레스 세선의 주위에 니켈 도금층을 형성한 후, 이 스크린을 도금액으로부터 꺼내어 도포액 통과 영역의 수지 피복을 제거하였다.
또한, 이 스크린의 리드가 형성되는 영역의 도포액 통과 영역의 에지로부터 약 500μm(170μm×3=510μm)의 폭을 마스킹하여, 도포액 통과 영역을 수지 피복 하였다. 피복 수지를 경화시킨 후, 마스킹을 제거하고, 스크린을 무전해 니켈 도금액에 침지하여, 마스킹되어 있던 폭 약 500μm의 영역에 있는 스테인레스 세선의 주위에 니켈 도금층을 형성하였다. 따라서, 솔더 레지스트 도포액을 도포하기 위한 도포액 통과 영역으로부터 170μm의 폭의 스크린 세선은 3회 니켈 도금되어 있고, 이 안쪽의 170μm의 폭의 스크린 세선은, 2회 니켈 도금되어 있고, 또한 이 안쪽의 약 170μm의 폭의 스크린 세선은, 1회 니켈 도금되어 있다.
상기와 같이 하여 마스킹되어 있던 폭 약 500μm의 영역에 있는 스테인레스 세선의 주위에 니켈 도금층을 형성한 후, 이 스크린을 도금액으로부터 꺼내어 도포액 통과 영역의 수지 피복을 제거하였다.
이와 같이 하여 단계적으로 3회의 니켈 도금 처리를 행함으로써, 도포액 통과 영역을 형성하는 경화된 감광성 수지의 에지로부터 폭 170μm의 영역에 있는 스테인레스 세선은 3회 니켈 도금되어 있고, 이 영역의 개구의 크기는 50μm이었다. 도포액 통과 영역의 중심 영역에 접근할 때, 그 개구는 단계적으로 크게 되어, 수지 피복에 의해 보호되어 도금 처리되지 않은 영역의 개구는 109μm이었다.
상기와 같이 하여 제조된 스크린의 표면에 솔더 레지스트 잉크를 공급하고, 스퀴지를 사용하여 배선 패턴 상에 솔더 레지스트 잉크를 도포하고, 솔더 레지스트 잉크를 가열 경화시킴으로써, 솔더 레지스트층을 형성하였다.
이렇게 하여 형성된 솔더 레지스트층은, 에지부로부터 500μm의 영역에서 에지쪽으로 가면서, 솔더 레지스트층과 도포 두께가 점차로 감소하는 슬로프 형상으로 형성되어 있다.
솔더 레지스트층의 에지부를 관찰한 바, 배선 패턴으로부터 더미 패턴에 걸치는 슬로프 영역에 균일하게 솔더 레지스트층이 형성되어 있고, 더미 패턴 상에는 전술한 바와 같은 두꺼운 부분은 발견되지 않았다.
이렇게 하여 얻어진 필름 캐리어의 배선 패턴을 관찰한 바, 거의 평행으로 형성된 배선 패턴(15)의 다수의 배선의 최외측의 배선과 그 외의 배선의 폭에 차이는 발견되지 않았다.
필름 캐리어 상에 반도체 칩을 실장하여 반도체 장치가 준비되었다. 다음에는, 상기와 같이 하여 형성된 출력측 외부 리드의 더미 패턴의 오목부(26)의 에지(25)를 사용하여, 액정 패널의 유리 기판에 대하여 이 필름 캐리어의 정렬을 행한 바 정상적으로 정렬을 할 수 있었다. ACF에 의한 전기적 접속도 문제 없이 행할 수 있었고, 접속 불량은 없었다.
(실시예 2)
더미 패턴을 도 3에 도시된 바와 같은 형상으로 한 이외에는 실시예 1에 기재되어 있는 방법과 마찬가지 방법으로 필름 캐리어를 제조하였다. 즉, 거의 평행으로 형성된 복수개의 배선 패턴(15)의 에지부로부터 40μm 떨어진 위치에, 거의 평행으로 형성된 복수개의 배선 패턴(15)과 평행하게 되도록 외주 금속 에지(27)를 형성하였다. 이 더미 패턴에는 배선 패턴(15)에 면해 있지 않은 측으로부터 솔리드 더미 패턴의 중앙부를 제거하도록 절결부(22)를 형성하였다. 또, 외주 금속 에지(27)에는 정렬을 위한 오목부(26)을 형성하였다. 이 오목부(26)의 저부는 절결부(22)와 연결되었고, 이 오목부(26)의 영역에는 외주 금속 에지(27)가 불연속으로 되어 있다.
상기와 같이 하여 준비된, 슬로프부 길이가 500μm인 솔더 레지스트층의 에지부를 관찰한 바, 솔더 레지스트층은 배선 패턴으로부터 더미 패턴에 걸치는 슬로프 영역에 균일한 슬로프를 가졌고, 더미 패턴 상에는 전술한 바와 같은 두꺼운 부분은 발견되지 않았다.
필름 캐리어 상에 반도체 칩을 실장하여 반도체 장치를 준비하였다. 다음에는, 상기와 같이 하여 형성된 출력측 외부 리드의 더미 패턴의 오목부(26)의 에지(25)를 사용하여, 액정 패널의 유리 기판에 대하여 이 필름 캐리어의 정렬을 행하였으며, 그 결과, 정상적으로 정렬을 할 수 있었다. 또 ACF에 의한 전기적 접속도 문제 없이 행할 수 있었고, 접속 불량은 없었다.
또한, 상기와 같은 형태의 더미 패턴을 형성한 것에 따른 필름 캐리어의 뒤틀림 변형 등은 종래의 제품과 같은 레벨이었다.
(비교예 1)
실시예 l에 있어서, 더미 패턴을 도 4에 도시된 바와 같은 솔리드 더미 패턴으로 한 것 이외에는 마찬가지로 하여 필름 캐리어를 준비하였다.
얻어진 필름 캐리어에 실시예 1과 마찬가지로 솔더 레지스트층을 형성하였으나, 배선 패턴 상과 더미 패턴 상에 불균일하게 되어, 더미 패턴 상에는 전술한 바와 같은 두꺼운 부분이 발견되고, 액정 패널과 필름 캐리어 및 외부 리드와의 ACF 접속에 있어서, 일부에 전기적인 접속 불량이 있는 것이 있었다.
본 발명의 프린트 배선판에는, 더미 패턴에 솔더 레지스트의 도포 두께를 조정하는 도포 두께 조정 영역이 형성되어 있으므로, 솔더 레지스트층의 에지쪽으로 가면서 두께가 점차로 감소하여 슬로프 형상으로 형성된 솔더 레지스트층을 더미 패턴 상에도 배선 패턴 상에서와 마찬가지로 균일하게 형성할 수 있다.
또한, 상기와 같이 더미 패턴에, 솔더 레지스트 도포 두께 조정 영역을 형성하여도, 더미 패턴이 본질적으로 갖고 있는, 정렬 기능, 및 에칭에 의한 기판의 변형 방지 기능 등의 여러 가지 기능이 손상되는 일이 없다.
도 l은 본 발명의 프린트 배선판의 단면의 예를 도시한 단면도이다.
도 2는 본 발명의 프린트 배선판의 예를 도시한 평면도이다.
도 3은 본 발명의 프린트 배선판의 다른 예를 도시한 평면도이다.
도 4는 더미 패턴이 형성된 종래의 프린트 배선판을 도시한 평면도이다.
도 5는 도 4에 있어서의 A-A 단면도이다.

Claims (5)

  1. 서로 거의 평행으로 형성된 다수의 배선(wiring), 상기 배선을 따라 형성된 더미 패턴, 및 상기 배선과 상기 더미 패턴을 솔더 레지스트로 피복함으로써 형성된 솔더 레지스트층을 구비하고, 상기 솔더 레지스트의 도포 두께가 에지쪽으로 가면서 점차로 감소하는 프린트 배선판에 있어서,
    상기 더미 패턴은 솔더 레지스트 도포 두께 조정 영역을 구비하는 것을 특징으로 하는 프린트 배선판.
  2. 제1항에 있어서,
    상기 솔더 레지스트 도포 두께 조정 영역은 상기 더미 패턴을 더미 세선(fine wire) 및 상기 더미 세선 사이의 더미 공간으로 분할함으로써 형성되어 있고, 상기 더미 세선은 서로 거의 평행하게 형성된 상기 다수의 배선과 거의 평행한 것을 특징으로 하는 프린트 배선판.
  3. 제1항에 있어서,
    상기 솔더 레지스트 도포 두께 조정 영역은 더미 패턴의 공간으로부터 형성되고, 상기 공간은, 상기 더미 패턴의 원래의 형상이 인식 가능하도록 상기 더미 패턴의 외주부의 적어도 일부를 남기면서, 상기 더미 패턴의 상기 외주부의 적어도 일부 및 내부를 제거함으로써 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  4. 제1항에 있어서,
    상기 더미 패턴이 정렬용 마크 및 변형 방지용 더미 패턴 중 어느 하나인 것을 특징으로 하는 프린트 배선판.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 프린트 배선판과 상기 프린트 배선판 상에 실장된 전자 부품을 포함하는 것을 특징으로 하는 반도체 장치.
KR1020040107958A 2003-12-19 2004-12-17 프린트 배선판 및 반도체 장치 KR100614864B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003423766A JP4162583B2 (ja) 2003-12-19 2003-12-19 プリント配線板および半導体装置
JPJP-P-2003-00423766 2003-12-19

Publications (2)

Publication Number Publication Date
KR20050062436A true KR20050062436A (ko) 2005-06-23
KR100614864B1 KR100614864B1 (ko) 2006-08-22

Family

ID=34675370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040107958A KR100614864B1 (ko) 2003-12-19 2004-12-17 프린트 배선판 및 반도체 장치

Country Status (5)

Country Link
US (1) US20050133249A1 (ko)
JP (1) JP4162583B2 (ko)
KR (1) KR100614864B1 (ko)
CN (1) CN1319423C (ko)
TW (1) TWI287418B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4536430B2 (ja) * 2004-06-10 2010-09-01 イビデン株式会社 フレックスリジッド配線板
KR101070897B1 (ko) * 2004-07-22 2011-10-06 삼성테크윈 주식회사 응력 집중을 완화하는 구조를 가지는 회로기판 및 이를구비한 반도체 소자 패키지
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
KR100582742B1 (ko) * 2004-12-21 2006-05-22 인티그런트 테크놀로지즈(주) 기준 전류 발생 회로
JP2007123425A (ja) * 2005-10-26 2007-05-17 Seiko Epson Corp 配線基板の製造方法
JP2007255929A (ja) * 2006-03-20 2007-10-04 Kyoto Univ 焦電型赤外線センサ
CN101098590A (zh) * 2006-06-30 2008-01-02 鸿富锦精密工业(深圳)有限公司 印刷电路板
US7679002B2 (en) * 2006-08-22 2010-03-16 Texas Instruments Incorporated Semiconductive device having improved copper density for package-on-package applications
US7852186B2 (en) * 2006-08-28 2010-12-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US8093983B2 (en) * 2006-08-28 2012-01-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Narrowbody coil isolator
US8061017B2 (en) * 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US8385043B2 (en) * 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US7948067B2 (en) * 2009-06-30 2011-05-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer isolator packages
US8427844B2 (en) * 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US20080278275A1 (en) * 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
CN101682983B (zh) * 2007-05-18 2012-06-20 凸版印刷株式会社 布线基板、半导体封装体以及电子设备
KR101129596B1 (ko) * 2007-05-18 2012-03-28 토판 프린팅 컴파니,리미티드 배선 기판, 반도체 패키지 및 전자기기
US8258911B2 (en) 2008-03-31 2012-09-04 Avago Technologies ECBU IP (Singapor) Pte. Ltd. Compact power transformer components, devices, systems and methods
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
CN102215043A (zh) * 2010-04-09 2011-10-12 国民技术股份有限公司 一种无线通信模块
JP5593930B2 (ja) * 2010-07-30 2014-09-24 カシオ計算機株式会社 フレキシブルプリント基板及び電子機器
JP2012169591A (ja) 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
CN102711370A (zh) * 2012-06-08 2012-10-03 镇江华印电路板有限公司 防翘曲刚性印刷线路板
CN103384447B (zh) * 2013-06-26 2016-06-29 友达光电股份有限公司 软性电子装置
KR101451553B1 (ko) 2014-04-04 2014-10-16 (주)디에이치씨 크랙 방지 효과가 우수한 fpcb 커넥터
CN107920751B (zh) * 2015-09-04 2020-09-22 国立研究开发法人科学技术振兴机构 连接器基板、传感器系统以及可穿戴的传感器系统
JP6635803B2 (ja) * 2016-01-25 2020-01-29 アルパイン株式会社 配線構造および前記配線構造を有するプリント配線基板
US10522492B2 (en) 2017-06-05 2019-12-31 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process
CN110913601B (zh) * 2019-11-18 2021-08-24 大连崇达电路有限公司 一种阻焊平移菲林的制作方法
CN112533393B (zh) * 2020-12-04 2022-04-19 广州兴森快捷电路科技有限公司 Pcb阻焊方法、pcb阻焊系统及存储介质

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116269U (ja) * 1982-01-30 1983-08-08 日本メクトロン株式会社 可撓性回路基板
JPS58138365U (ja) * 1982-03-15 1983-09-17 株式会社日立製作所 フレキシブルプリントサ−キツトの補強用ダミ−パタ−ン
JPS5999467U (ja) * 1982-12-24 1984-07-05 株式会社日立製作所 フレキシブルプリントサ−キツトの位置決め用認識パタ−ン
JPH0432783Y2 (ko) * 1986-08-25 1992-08-06
JPH0644669B2 (ja) * 1987-10-31 1994-06-08 イビデン株式会社 表面実装部品搭載用プリント配線板
JPH02278787A (ja) * 1989-04-19 1990-11-15 Seiko Epson Corp プリント配線基板のパターン構造
JP2838538B2 (ja) * 1989-05-09 1998-12-16 イビデン株式会社 プリント配線板
JPH0368187A (ja) * 1989-11-22 1991-03-25 Nippon Mektron Ltd フレキシブル回路基板
JPH0538934U (ja) * 1991-10-28 1993-05-25 松下電器産業株式会社 プリント配線板
JPH0766552A (ja) * 1993-08-23 1995-03-10 Hitachi Ltd 配線基板の製造方法
JPH07321426A (ja) * 1994-05-24 1995-12-08 Casio Comput Co Ltd フィルム配線基板およびそれを用いた電子機器
JPH0951067A (ja) * 1995-08-08 1997-02-18 Sony Corp リードフレーム
JPH10233578A (ja) * 1997-02-21 1998-09-02 Ibiden Co Ltd 絶縁層の形成方法
JPH11233547A (ja) * 1998-02-10 1999-08-27 Sumitomo Metal Electronics Devices Inc 電子部品用プラスチックパッケージの製造方法
JP2000003978A (ja) * 1998-06-16 2000-01-07 Seiko Epson Corp 半導体装置
JP3808226B2 (ja) * 1998-12-24 2006-08-09 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
JP2001144385A (ja) * 1999-11-16 2001-05-25 Ibiden Co Ltd プリント配線板およびその製造方法
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Cof用テープキャリアおよびこれを用いて製造されるcof構造の半導体装置
JP2002246701A (ja) * 2001-02-19 2002-08-30 Shin Etsu Polymer Co Ltd フレキシブルプリント基板及びヒートシールコネクタ
JP3914732B2 (ja) * 2001-10-02 2007-05-16 鹿児島日本電気株式会社 回路基板の接続構造及び該接続構造を備えた液晶表示装置並びに液晶表示装置の実装方法
JP2003234549A (ja) * 2002-02-07 2003-08-22 Nitto Denko Corp フレキシブル配線板
JP2003273476A (ja) * 2002-03-12 2003-09-26 Seiko Epson Corp 実装構造体及びその製造方法、電気光学装置、並びに電子機器
JP2003324255A (ja) * 2002-04-30 2003-11-14 Optrex Corp フレキシブル基板およびフレキシブル基板を備えた液晶表示素子

Also Published As

Publication number Publication date
CN1630454A (zh) 2005-06-22
US20050133249A1 (en) 2005-06-23
JP4162583B2 (ja) 2008-10-08
TWI287418B (en) 2007-09-21
JP2005183740A (ja) 2005-07-07
KR100614864B1 (ko) 2006-08-22
TW200522828A (en) 2005-07-01
CN1319423C (zh) 2007-05-30

Similar Documents

Publication Publication Date Title
KR100614864B1 (ko) 프린트 배선판 및 반도체 장치
US7203075B2 (en) Screen mask
US5118386A (en) Printed circuit board having bumps and method of forming bumps
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
EP0145862B1 (en) Metallization of a ceramic substrate
US20080264676A1 (en) Circuit board and method for manufaturing thereof
KR20090037333A (ko) Cof 기판
US6744123B2 (en) Film carrier tape for mounting electronic devices thereon and method of manufacturing the same
US20070241462A1 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
US20070264813A1 (en) Process for producing a film carrier tape for mounting an electronic part
US5525838A (en) Semiconductor device with flow preventing member
KR20050061343A (ko) 배선 회로 기판
US20060118457A1 (en) Film carrier tape for mounting electronic component
JPH08107263A (ja) プリント配線板の製造方法
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JPH1117315A (ja) 可撓性回路基板の製造法
US20090266587A1 (en) Flexible printed circuit board and method of forming fine pitch therein
JPH05259624A (ja) プリント配線板およびその製造方法
JP2000277900A (ja) 半田コート複合回路基板の製造方法
KR20090006594A (ko) 회로기판의 제조 방법
JPH11289151A (ja) 回路基板に於ける表面保護層の形成法 及びその為の露光マスク
CN101090076A (zh) 安装电子部件的薄膜载带的生产方法
JP2004103712A (ja) 半導体装置用テープキャリア及びその製造方法
JPH0743737A (ja) フィルムキャリア
KR20060049371A (ko) 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090807

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee