KR20050041196A - 지연 고정 루프 및 그의 클럭 생성 방법 - Google Patents
지연 고정 루프 및 그의 클럭 생성 방법 Download PDFInfo
- Publication number
- KR20050041196A KR20050041196A KR1020030076265A KR20030076265A KR20050041196A KR 20050041196 A KR20050041196 A KR 20050041196A KR 1020030076265 A KR1020030076265 A KR 1020030076265A KR 20030076265 A KR20030076265 A KR 20030076265A KR 20050041196 A KR20050041196 A KR 20050041196A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- signal
- clock signal
- generating
- receiving
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000000872 buffer Substances 0.000 claims abstract description 48
- 230000003111 delayed effect Effects 0.000 claims abstract description 21
- 230000003139 buffering effect Effects 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000001934 delay Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000012937 correction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
Claims (15)
- 클럭 신호의 듀티를 조정할 수 있는 지연 고정 루프에 있어서,비반전단자에 외부 클럭 신호를 입력받고, 반전단자에 상기 외부 클럭 신호의 반전 신호인 외부 클럭 바아 신호를 입력받아 제1 클럭 입력 신호를 출력하기 위한 제1 클럭 버퍼;비반전단자에 상기 외부 클럭 바아 신호를 입력받고, 반전단자에 상기 외부 클럭 신호를 입력받아 제2 클럭 입력 신호를 출력하기 위한 제2 클럭 버퍼;제1 비교 신호 및 제2 비교 신호를 이용하여 상기 제1 및 제2 클럭 입력 신호가 소정 시간 지연된 제1 클럭 신호 및 제2 클럭 신호를 출력하기 위하여 상기 제1 및 제2 클럭 입력 신호를 입력받기 위한 지연 라인 수단;상기 제1 클럭 신호 및 상기 제2 클럭 신호를 입력받아, 상기 제1 클럭 신호의 하향 에지와 상기 제2 클럭 신호의 하향 에지의 사이로 각각의 에지를 이동시켜 제1 혼합 클럭 신호 및 제2 혼합 클럭 신호를 생성하기 위한 듀티 에러 조정부;상기 제1 혼합 클럭 신호를 입력받아 외부에서 유입된 클럭과 실제 내부 클럭간의 시간 차이를 보상하고, 제1 보상 클럭 신호를 생성하기 위한 제1 지연 모델부;상기 외부 클럭 신호와 상기 제1 보상 클럭 신호와 비교하여 제1 비교 신호를 생성하기 위한 제1 직접 위상 검출부;상기 제2 혼합 클럭 신호를 입력받아 외부에서 유입된 클럭과 실제 내부 클럭간의 시간 차이를 보상하고, 제2 보상 클럭 신호를 생성하기 위한 제2 지연 모델부; 및상기 외부 클럭 신호와 상기 제2 보상 클럭 신호를 비교하여 제2 비교 신호를 생성하기 위한 제2 직접 위상 검출부를 포함하는 것을 특징으로 하는 지연 고정 루프.
- 제1항에 있어서, 상기 지연 라인 수단은,상기 제1 직접 위상 검출부의 제1 비교 신호에 따라 지연 양을 조절하는 제1 제어 신호를 생성하기 위한 제1 제어부;상기 제1 제어 신호에 따라 상기 제1 클럭 버퍼로부터 입력되는 상기 제1 클럭 입력 신호를 소정 시간 지연시킨 제1 클럭 신호를 생성하기 위한 제1 지연 라인;상기 제2 직접 위상 검출부의 제2 비교 신호에 따라 지연 양을 조절하는 제2 제어 신호를 생성하기 위한 제2 제어부; 및상기 제2 제어 신호에 따라 상기 제2 클럭 버퍼로부터 입력되는 상기 제2 클럭 입력 신호를 소정 시간 지연시킨 제2 클럭 신호를 생성하기 위한 제2 지연 라인을 포함하는 것을 특징으로 하는 지연 고정 루프.
- 제1항에 있어서, 상기 듀티 에러 조정부는,상기 제1 클럭 신호 및 상기 제2 클럭 신호의 반전된 값을 입력받고, 그 하향 에지 중 어느 것이 앞서는지 나타내는 위상 검출 신호를 생성하기 위한 제1 위상 검출부;상기 위상 검출 신호에 따라 복수개의 가중치를 결정하기 위한 혼합기 제어부;상기 가중치를 입력받아 상기 제1 클럭 신호에 1에서 상기 가중치를 뺀 값을 적용하고, 상기 제2 클럭 신호에 상기 가중치를 적용하여, 듀티를 조정한 제1 혼합 클럭 신호를 생성하기 위한 제1 위상 혼합부; 및상기 가중치를 입력받아 상기 제1 클럭 신호에 상기 가중치를 적용하고, 상기 제2 클럭 신호에 1에서 상기 가중치를 뺀 값을 적용하여, 듀티를 조정한 제2 혼합 클럭 신호를 생성하기 위한 제2 위상 혼합부를 포함하는 것을 특징으로 하는 지연 고정 루프.
- 클럭 신호의 듀티를 조정할 수 있는 지연 고정 루프에 있어서,비반전단자에 외부 클럭 신호를 입력받고, 반전단자에 상기 외부 클럭 신호의 반전 신호인 외부 클럭 바아 신호를 입력받아 제1 클럭 입력 신호를 출력하기 위한 제1 클럭 버퍼;비반전단자에 상기 외부 클럭 바아 신호를 입력받고, 반전단자에 상기 외부 클럭 신호를 입력받아 제2 클럭 입력 신호를 출력하기 위한 제2 클럭 버퍼;제1 비교 신호 및 제2 비교 신호를 이용하여 상기 제1 및 제2 클럭 입력 신호가 소정 시간 지연된 제1 클럭 신호 및 제2 클럭 신호를 출력하기 위하여 상기 제1 및 제2 클럭 입력 신호를 입력받기 위한 지연 라인 수단;상기 제1 클럭 신호 및 상기 제2 클럭 신호를 입력받아, 상기 제1 클럭 신호의 하향 에지와 상기 제2 클럭 신호의 하향 에지의 사이로 각각의 에지를 이동시켜 제1 혼합 클럭 신호 및 제2 혼합 클럭 신호를 생성하기 위한 듀티 에러 조정부;상기 제1 혼합 클럭 신호를 입력받아 외부에서 유입된 클럭과 실제 내부 클럭간의 시간 차이를 보상하고, 제1 보상 클럭 신호를 생성하기 위한 제1 지연 모델부;상기 제1 클럭 입력 신호와 상기 제1 보상 클럭 신호와 비교하여 제1 비교 신호를 생성하기 위한 제1 직접 위상 검출부;상기 제2 혼합 클럭 신호를 입력받아 외부에서 유입된 클럭과 실제 내부 클럭간의 시간 차이를 보상하고, 제2 보상 클럭 신호를 생성하기 위한 제2 지연 모델부; 및상기 제1 클럭 입력 신호와 상기 제2 보상 클럭 신호를 비교하여 제2 비교 신호를 생성하기 위한 제2 직접 위상 검출부를 포함하는 것을 특징으로 하는 지연 고정 루프.
- 제4항에 있어서, 상기 지연 라인 수단은,상기 제1 직접 위상 검출부의 제1 비교 신호에 따라 지연 양을 조절하는 제1 제어 신호를 생성하기 위한 제1 제어부;상기 제1 제어 신호에 따라 상기 제1 클럭 버퍼로부터 입력되는 상기 제1 클럭 입력 신호를 소정 시간 지연시킨 제1 클럭 신호를 생성하기 위한 제1 지연 라인;상기 제2 직접 위상 검출부의 제2 비교 신호에 따라 지연 양을 조절하는 제2 제어 신호를 생성하기 위한 제2 제어부; 및상기 제2 제어 신호에 따라 상기 제2 클럭 버퍼로부터 입력되는 상기 제2 클럭 입력 신호를 소정 시간 지연시킨 제2 클럭 신호를 생성하기 위한 제2 지연 라인을 포함하는 것을 특징으로 하는 지연 고정 루프.
- 제4항에 있어서, 상기 듀티 에러 조정부는,상기 제1 클럭 신호 및 상기 제2 클럭 신호의 반전된 값을 입력받고, 그 하향 에지 중 어느 것이 앞서는지 나타내는 위상 검출 신호를 생성하기 위한 제1 위상 검출부;상기 위상 검출 신호에 따라 복수개의 가중치를 결정하기 위한 혼합기 제어부;상기 가중치를 입력받아 상기 제1 클럭 신호에 1에서 상기 가중치를 뺀 값을 적용하고, 상기 제2 클럭 신호에 상기 가중치를 적용하여, 듀티를 조정한 제1 혼합 클럭 신호를 생성하기 위한 제1 위상 혼합부; 및상기 가중치를 입력받아 상기 제1 클럭 신호에 상기 가중치를 적용하고, 상기 제2 클럭 신호에 1에서 상기 가중치를 뺀 값을 적용하여, 듀티를 조정한 제2 혼합 클럭 신호를 생성하기 위한 제2 위상 혼합부를 포함하는 것을 특징으로 하는 지연 고정 루프.
- 제4항에 있어서,상기 제1 지연 모델부와 제2 지연 모델부에서의 지연은 상기 제1 클럭 버퍼에서의 지연을 고려하는 것을 특징으로 하는 지연 고정 루프.
- 클럭 신호의 듀티를 조정할 수 있는 지연 고정 루프에서 클럭을 생성하기 위한 방법에 있어서,비반전단자에 외부 클럭 신호를 입력받고, 반전단자에 상기 외부 클럭 신호의 반전 신호인 외부 클럭 바아 신호를 입력받아 버퍼링하여 제1 클럭 입력 신호를 출력하는 제1 단계;비반전단자에 상기 외부 클럭 바아 신호를 입력받고, 반전단자에 상기 외부 클럭 신호를 입력받아 버퍼링하여 제2 클럭 입력 신호를 출력하는 제2 단계;제1 비교 신호 및 제2 비교 신호를 이용하여 상기 제1 및 제2 클럭 입력 신호를 소정 시간 지연시킨 제1 클럭 신호 및 제2 클럭 신호를 출력하는 제3 단계;상기 제1 클럭 신호 및 상기 제2 클럭 신호를 입력받아, 상기 제1 클럭 신호의 하향 에지와 상기 제2 클럭 신호의 하향 에지의 사이로 각각의 에지를 이동시켜 제1 혼합 클럭 신호 및 제2 혼합 클럭 신호를 생성하는 제4 단계;상기 제1 혼합 클럭 신호를 입력받아 외부에서 유입된 클럭과 실제 내부 클럭간의 시간 차이를 보상하고, 제1 보상 클럭 신호를 생성하는 제5 단계;상기 제1 클럭 입력 신호와 상기 제1 보상 클럭 신호와 비교하여 제1 비교 신호를 생성하는 제6 단계;상기 제2 혼합 클럭 신호를 입력받아 외부에서 유입된 클럭과 실제 내부 클럭간의 시간 차이를 보상하고, 제2 보상 클럭 신호를 생성하는 제7 단계; 및상기 제1 클럭 입력 신호와 상기 제2 보상 클럭 신호를 비교하여 제2 비교 신호를 생성하는 제8 단계를 포함하는 것을 특징으로 하는 지연 고정 루프의 클럭 생성 방법.
- 제8항에 있어서, 상기 제3 단계는,상기 제1 비교 신호에 따라 지연 양을 조절하는 제1 제어 신호를 생성하는 제9 단계;상기 제1 제어 신호에 따라 상기 상기 제1 클럭 입력 신호를 소정 시간 지연시킨 제1 클럭 신호를 생성하는 제10 단계;상기 제2 비교 신호에 따라 지연 양을 조절하는 제2 제어 신호를 생성하는 제11 단계; 및상기 제2 제어 신호에 따라 상기 제2 클럭 입력 신호를 소정 시간 지연시킨 제2 클럭 신호를 생성하는 제12 단계를 포함하는 것을 특징으로 하는 지연 고정 루프의 클럭 생성 방법.
- 제8항에 있어서, 상기 제4 단계는,상기 제1 클럭 신호 및 상기 제2 클럭 신호의 반전된 값을 입력받고, 그 하향 에지 중 어느 것이 앞서는지 나타내는 위상 검출 신호를 생성하는 제9 단계;상기 위상 검출 신호에 따라 복수개의 가중치를 결정하는 제10 단계;상기 가중치를 입력받아 상기 제1 클럭 신호에 1에서 상기 가중치를 뺀 값을 적용하고, 상기 제2 클럭 신호에 상기 가중치를 적용하여, 듀티를 조정한 제1 혼합 클럭 신호를 생성하는 제11 단계; 및상기 가중치를 입력받아 상기 제1 클럭 신호에 상기 가중치를 적용하고, 상기 제2 클럭 신호에 1에서 상기 가중치를 뺀 값을 적용하여, 듀티를 조정한 제2 혼합 클럭 신호를 생성하는 제12 단계를 포함하는 것을 특징으로 하는 지연 고정 루프의 클럭 생성 방법.
- 클럭 신호의 듀티를 조정할 수 있는 지연 고정 루프에서 클럭을 생성하기 위한 방법에 있어서,비반전단자에 외부 클럭 신호를 입력받고, 반전단자에 상기 외부 클럭 신호의 반전 신호인 외부 클럭 바아 신호를 입력받아 버퍼링하여 제1 클럭 입력 신호를 출력하는 제1 단계;비반전단자에 상기 외부 클럭 바아 신호를 입력받고, 반전단자에 상기 외부 클럭 신호를 입력받아 버퍼링하여 제2 클럭 입력 신호를 출력하는 제2 단계;제1 비교 신호 및 제2 비교 신호를 이용하여 상기 제1 및 제2 클럭 입력 신호를 소정 시간 지연시킨 제1 클럭 신호 및 제2 클럭 신호를 출력하는 제3 단계;상기 제1 클럭 신호 및 상기 제2 클럭 신호를 입력받아, 상기 제1 클럭 신호의 하향 에지와 상기 제2 클럭 신호의 하향 에지의 사이로 각각의 에지를 이동시켜 제1 혼합 클럭 신호 및 제2 혼합 클럭 신호를 생성하는 제4 단계;상기 제1 혼합 클럭 신호를 입력받아 외부에서 유입된 클럭과 실제 내부 클럭간의 시간 차이를 보상하고, 제1 보상 클럭 신호를 생성하는 제5 단계;상기 제1 클럭 입력 신호와 상기 제1 보상 클럭 신호와 비교하여 제1 비교 신호를 생성하는 제6 단계;상기 제2 혼합 클럭 신호를 입력받아 외부에서 유입된 클럭과 실제 내부 클럭간의 시간 차이를 보상하고, 제2 보상 클럭 신호를 생성하는 제7 단계; 및상기 제1 클럭 입력 신호와 상기 제2 보상 클럭 신호를 비교하여 제2 비교 신호를 생성하는 제8 단계를 포함하는 것을 특징으로 하는 지연 고정 루프의 클럭 생성 방법.
- 제11항에 있어서, 상기 제3 단계는,상기 제1 비교 신호에 따라 지연 양을 조절하는 제1 제어 신호를 생성하는 제9 단계;상기 제1 제어 신호에 따라 상기 상기 제1 클럭 입력 신호를 소정 시간 지연시킨 제1 클럭 신호를 생성하는 제10 단계;상기 제2 비교 신호에 따라 지연 양을 조절하는 제2 제어 신호를 생성하는 제11 단계; 및상기 제2 제어 신호에 따라 상기 제2 클럭 입력 신호를 소정 시간 지연시킨 제2 클럭 신호를 생성하는 제12 단계를 포함하는 것을 특징으로 하는 지연 고정 루프의 클럭 생성 방법.
- 제11항에 있어서, 상기 제4 단계는,상기 제1 클럭 신호 및 상기 제2 클럭 신호의 반전된 값을 입력받고, 그 하향 에지 중 어느 것이 앞서는지 나타내는 위상 검출 신호를 생성하는 제9 단계;상기 위상 검출 신호에 따라 복수개의 가중치를 결정하는 제10 단계;상기 가중치를 입력받아 상기 제1 클럭 신호에 1에서 상기 가중치를 뺀 값을 적용하고, 상기 제2 클럭 신호에 상기 가중치를 적용하여, 듀티를 조정한 제1 혼합 클럭 신호를 생성하는 제11 단계; 및상기 가중치를 입력받아 상기 제1 클럭 신호에 상기 가중치를 적용하고, 상기 제2 클럭 신호에 1에서 상기 가중치를 뺀 값을 적용하여, 듀티를 조정한 제2 혼합 클럭 신호를 생성하는 제12 단계를 포함하는 것을 특징으로 하는 지연 고정 루프의 클럭 생성 방법.
- 클럭 신호의 듀티를 조정할 수 있는 지연 고정 루프를 포함하는 반도체 기억 소자에 있어서,비반전단자에 외부에서 인가되는 외부 클럭 신호를 입력받고, 반전단자에 상기 외부 클럭 신호의 반전 신호인 외부 클럭 바아 신호를 입력받아 제1 클럭 입력 신호를 출력하기 위한 제1 클럭 버퍼;비반전단자에 상기 외부 클럭 바아 신호를 입력받고, 반전단자에 상기 외부 클럭 신호를 입력받아 제2 클럭 입력 신호를 출력하기 위한 제2 클럭 버퍼; 및상기 제1 및 제2 클럭 입력 신호를 입력받아 상기 외부 클럭 신호의 듀티를 조정하기 위한 지연 고정 루프를 포함하는 것을 특징으로 하는 반도체 기억 소자.
- 클럭 신호의 듀티를 조정할 수 있는 지연 고정 루프를 포함하는 반도체 기억 소자에서 클럭을 처리하기 위한 방법에 있어서,비반전단자에 외부 클럭 신호를 입력받고, 반전단자에 상기 외부 클럭 신호의 반전 신호인 외부 클럭 바아 신호를 입력받아 버퍼링하여 제1 클럭 입력 신호를 출력하는 제1 단계;비반전단자에 상기 외부 클럭 바아 신호를 입력받고, 반전단자에 상기 외부 클럭 신호를 입력받아 버퍼링하여 제2 클럭 입력 신호를 출력하는 제2 단계; 및상기 제1 및 제2 클럭 입력 신호를 입력받아 상기 외부 클럭 신호의 듀티를 조정하는 제3 단계를 포함하는 것을 특징으로 하는 반도체 기억 소자의 클럭 처리 방법.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030076265A KR100578232B1 (ko) | 2003-10-30 | 2003-10-30 | 지연 고정 루프 |
TW093118723A TWI312236B (en) | 2003-10-30 | 2004-06-28 | Delay locked loop and clock generation method thereof |
US10/880,120 US7268601B2 (en) | 2003-10-30 | 2004-06-28 | Delay locked loop and clock generation method thereof |
DE102004031448A DE102004031448A1 (de) | 2003-10-30 | 2004-06-29 | Verzögerungsregelkreis und dessen Verfahren zum Takterzeugen |
JP2004192845A JP4992020B2 (ja) | 2003-10-30 | 2004-06-30 | ディレイロックループ及びそのクロック生成方法 |
CN2004100864503A CN1612482B (zh) | 2003-10-30 | 2004-10-20 | 延迟锁定回路及其时钟产生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030076265A KR100578232B1 (ko) | 2003-10-30 | 2003-10-30 | 지연 고정 루프 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050041196A true KR20050041196A (ko) | 2005-05-04 |
KR100578232B1 KR100578232B1 (ko) | 2006-05-12 |
Family
ID=34545614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030076265A KR100578232B1 (ko) | 2003-10-30 | 2003-10-30 | 지연 고정 루프 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7268601B2 (ko) |
JP (1) | JP4992020B2 (ko) |
KR (1) | KR100578232B1 (ko) |
CN (1) | CN1612482B (ko) |
DE (1) | DE102004031448A1 (ko) |
TW (1) | TWI312236B (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100881715B1 (ko) * | 2007-11-02 | 2009-02-06 | 주식회사 하이닉스반도체 | 지연고정루프 및 그의 동작방법 |
US7639552B2 (en) | 2007-03-29 | 2009-12-29 | Hynix Semiconductor, Inc. | Delay locked loop and semiconductor memory device with the same |
KR100971428B1 (ko) * | 2007-12-26 | 2010-07-21 | 주식회사 하이닉스반도체 | 듀티 보정 회로 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7187221B2 (en) * | 2004-06-30 | 2007-03-06 | Infineon Technologies Ag | Digital duty cycle corrector |
KR100645461B1 (ko) * | 2004-06-30 | 2006-11-15 | 주식회사 하이닉스반도체 | 듀티 싸이클 교정이 가능한 디지털 지연 고정 루프 및그의 제어 방법 |
KR100641360B1 (ko) * | 2004-11-08 | 2006-11-01 | 삼성전자주식회사 | 지연 동기 루프 및 이를 구비한 반도체 메모리 장치 |
JP4665569B2 (ja) * | 2004-11-30 | 2011-04-06 | トヨタ自動車株式会社 | 電圧変換装置および電圧変換装置における電圧変換の制御をコンピュータに実行させるためのプログラムを記録したコンピュータ読取り可能な記録媒体 |
KR100685606B1 (ko) * | 2004-12-01 | 2007-02-22 | 주식회사 하이닉스반도체 | 지연 동기 루프의 듀티 사이클 보정회로 |
KR100696957B1 (ko) * | 2005-03-31 | 2007-03-20 | 주식회사 하이닉스반도체 | 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법 |
GB2428149B (en) * | 2005-07-07 | 2009-10-28 | Agilent Technologies Inc | Multimode optical fibre communication system |
KR100711547B1 (ko) * | 2005-08-29 | 2007-04-27 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
JP4915017B2 (ja) * | 2005-09-29 | 2012-04-11 | 株式会社ハイニックスセミコンダクター | 遅延固定ループ回路 |
KR100701704B1 (ko) * | 2006-01-12 | 2007-03-29 | 주식회사 하이닉스반도체 | 듀티 교정 회로 |
KR100776906B1 (ko) * | 2006-02-16 | 2007-11-19 | 주식회사 하이닉스반도체 | 파워다운 모드 동안 주기적으로 락킹 동작을 실행하는기능을 가지는 dll 및 그 락킹 동작 방법 |
KR100954117B1 (ko) * | 2006-02-22 | 2010-04-23 | 주식회사 하이닉스반도체 | 지연 고정 루프 장치 |
KR100838376B1 (ko) * | 2006-08-24 | 2008-06-13 | 주식회사 하이닉스반도체 | 전원전압 변동에 대비한 디엘엘장치. |
KR100806140B1 (ko) * | 2006-09-01 | 2008-02-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100808055B1 (ko) * | 2006-10-31 | 2008-02-28 | 주식회사 하이닉스반도체 | 반도체 소자의 지연 고정 루프와 그의 구동 방법 |
KR100863001B1 (ko) * | 2007-02-09 | 2008-10-13 | 주식회사 하이닉스반도체 | 듀티 싸이클 보정 기능을 갖는 지연 고정 루프 회로 및 그제어방법 |
JP5448324B2 (ja) * | 2007-10-23 | 2014-03-19 | ピーエスフォー ルクスコ エスエイアールエル | Dll回路及びこれを備える半導体装置、並びに、データ処理システム |
KR100930415B1 (ko) | 2008-05-09 | 2009-12-08 | 주식회사 하이닉스반도체 | 클럭 제어 회로 및 이를 포함하는 반도체 메모리 장치 |
CN102318192B (zh) * | 2009-02-26 | 2013-11-20 | 松下电器产业株式会社 | 相位调整电路 |
KR101086882B1 (ko) * | 2010-04-30 | 2011-11-25 | 주식회사 하이닉스반도체 | 차동 신호 생성 회로 |
US9444442B2 (en) | 2013-03-06 | 2016-09-13 | Rambus Inc. | Open-loop correction of duty-cycle error and quadrature phase error |
US9264029B2 (en) * | 2013-03-15 | 2016-02-16 | Nanya Technology Corporation | Clock cycle compensator and the method thereof |
US9225324B2 (en) * | 2014-04-21 | 2015-12-29 | Qualcomm Incorporated | Circuit for generating accurate clock phase signals for high-speed SERDES |
US10923177B1 (en) * | 2019-12-23 | 2021-02-16 | Nanya Technology Corporation | Delay-locked loop, memory device, and method for operating delay-locked loop |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3754070B2 (ja) * | 1994-02-15 | 2006-03-08 | ラムバス・インコーポレーテッド | 遅延ロック・ループ |
JPH0888545A (ja) * | 1994-09-19 | 1996-04-02 | Fujitsu Ltd | デューティ比補正方法および装置 |
US5757218A (en) * | 1996-03-12 | 1998-05-26 | International Business Machines Corporation | Clock signal duty cycle correction circuit and method |
US5945862A (en) * | 1997-07-31 | 1999-08-31 | Rambus Incorporated | Circuitry for the delay adjustment of a clock signal |
KR100272167B1 (ko) * | 1998-07-13 | 2000-11-15 | 윤종용 | 동기식 반도체 메모리 장치의 기준 신호 발생 회로 |
KR100340863B1 (ko) * | 1999-06-29 | 2002-06-15 | 박종섭 | 딜레이 록 루프 회로 |
JP2001084763A (ja) * | 1999-09-08 | 2001-03-30 | Mitsubishi Electric Corp | クロック発生回路およびそれを具備した半導体記憶装置 |
KR100366618B1 (ko) * | 2000-03-31 | 2003-01-09 | 삼성전자 주식회사 | 클럭 신호의 듀티 사이클을 보정하는 지연 동기 루프 회로및 지연 동기 방법 |
KR100360403B1 (ko) * | 2000-04-10 | 2002-11-13 | 삼성전자 주식회사 | 듀티 싸이클 보정회로 및 방법 |
KR100527402B1 (ko) * | 2000-05-31 | 2005-11-15 | 주식회사 하이닉스반도체 | 디디알 동기식메모리의 지연고정루프 장치 |
JP4443728B2 (ja) * | 2000-06-09 | 2010-03-31 | 株式会社ルネサステクノロジ | クロック発生回路 |
JP3888603B2 (ja) * | 2000-07-24 | 2007-03-07 | 株式会社ルネサステクノロジ | クロック生成回路および制御方法並びに半導体記憶装置 |
US6384652B1 (en) * | 2000-08-17 | 2002-05-07 | Vanguard International Semiconductor Corporation | Clock duty cycle correction circuit |
KR100384781B1 (ko) * | 2000-12-29 | 2003-05-22 | 주식회사 하이닉스반도체 | 듀티 사이클 보정 회로 |
US6518809B1 (en) * | 2001-08-01 | 2003-02-11 | Cypress Semiconductor Corp. | Clock circuit with self correcting duty cycle |
JP4846144B2 (ja) * | 2001-09-14 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | 同期型半導体記憶装置 |
JP4609808B2 (ja) * | 2001-09-19 | 2011-01-12 | エルピーダメモリ株式会社 | 半導体集積回路装置及び遅延ロックループ装置 |
KR100401522B1 (ko) * | 2001-09-20 | 2003-10-17 | 주식회사 하이닉스반도체 | 듀티 보정 회로 |
KR100424180B1 (ko) * | 2001-12-21 | 2004-03-24 | 주식회사 하이닉스반도체 | 듀티 사이클 보상 기능을 갖는 지연 고정 루프 회로 |
DE10214304B4 (de) * | 2002-03-28 | 2004-10-21 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Erzeugung zweier Signale mit einem vorbestimmten Abstand sich entsprechender Signalflanken zueinander |
KR100477809B1 (ko) * | 2002-05-21 | 2005-03-21 | 주식회사 하이닉스반도체 | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 |
KR100477808B1 (ko) * | 2002-05-21 | 2005-03-21 | 주식회사 하이닉스반도체 | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 |
KR100486256B1 (ko) * | 2002-09-04 | 2005-05-03 | 삼성전자주식회사 | 듀티사이클 보정회로를 구비하는 반도체 메모리 장치 및상기 반도체 메모리 장치에서 클럭신호를 보간하는 회로 |
KR100486268B1 (ko) * | 2002-10-05 | 2005-05-03 | 삼성전자주식회사 | 내부에서 자체적으로 듀티싸이클 보정을 수행하는지연동기루프 회로 및 이의 듀티싸이클 보정방법 |
KR100500925B1 (ko) * | 2002-11-27 | 2005-07-14 | 주식회사 하이닉스반도체 | 디지털 위상 혼합기를 갖는 2 코스 하프 딜레이 라인을이용한로우 지터 dll |
KR100515071B1 (ko) * | 2003-04-29 | 2005-09-16 | 주식회사 하이닉스반도체 | 디엘엘 장치 |
KR100605577B1 (ko) * | 2004-06-30 | 2006-07-31 | 주식회사 하이닉스반도체 | 레지스터 제어형 지연 고정 루프 및 그의 제어 방법 |
-
2003
- 2003-10-30 KR KR1020030076265A patent/KR100578232B1/ko active IP Right Grant
-
2004
- 2004-06-28 TW TW093118723A patent/TWI312236B/zh not_active IP Right Cessation
- 2004-06-28 US US10/880,120 patent/US7268601B2/en not_active Expired - Lifetime
- 2004-06-29 DE DE102004031448A patent/DE102004031448A1/de not_active Withdrawn
- 2004-06-30 JP JP2004192845A patent/JP4992020B2/ja not_active Expired - Fee Related
- 2004-10-20 CN CN2004100864503A patent/CN1612482B/zh active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7639552B2 (en) | 2007-03-29 | 2009-12-29 | Hynix Semiconductor, Inc. | Delay locked loop and semiconductor memory device with the same |
KR101018706B1 (ko) * | 2007-03-29 | 2011-03-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
US8054701B2 (en) | 2007-03-29 | 2011-11-08 | Hynix Semiconductor Inc. | Delay locked loop and semiconductor memory device with the same |
KR100881715B1 (ko) * | 2007-11-02 | 2009-02-06 | 주식회사 하이닉스반도체 | 지연고정루프 및 그의 동작방법 |
US7772899B2 (en) | 2007-11-02 | 2010-08-10 | Hynix Semiconductor, Inc. | Delay locked loop and operating method thereof |
KR100971428B1 (ko) * | 2007-12-26 | 2010-07-21 | 주식회사 하이닉스반도체 | 듀티 보정 회로 |
US8004336B2 (en) | 2007-12-26 | 2011-08-23 | Hynix Semiconductor Inc. | Semiconductor memory device and method for operating the same |
US8253465B2 (en) | 2007-12-26 | 2012-08-28 | Hynix Semiconductor Inc. | Semiconductor memory device and method for operating the same |
Also Published As
Publication number | Publication date |
---|---|
US7268601B2 (en) | 2007-09-11 |
JP2005135567A (ja) | 2005-05-26 |
TWI312236B (en) | 2009-07-11 |
JP4992020B2 (ja) | 2012-08-08 |
CN1612482A (zh) | 2005-05-04 |
US20050093600A1 (en) | 2005-05-05 |
TW200515709A (en) | 2005-05-01 |
DE102004031448A1 (de) | 2005-06-02 |
CN1612482B (zh) | 2010-11-24 |
KR100578232B1 (ko) | 2006-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100578232B1 (ko) | 지연 고정 루프 | |
KR100477808B1 (ko) | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 | |
KR100554981B1 (ko) | 지연 고정 루프 | |
KR100477809B1 (ko) | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 | |
KR100696957B1 (ko) | 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법 | |
KR100605604B1 (ko) | 지연 고정 루프 및 그 제어 방법 | |
US8193844B2 (en) | Semiconductor device and method for operating the same | |
KR100605577B1 (ko) | 레지스터 제어형 지연 고정 루프 및 그의 제어 방법 | |
KR100645461B1 (ko) | 듀티 싸이클 교정이 가능한 디지털 지연 고정 루프 및그의 제어 방법 | |
KR100701704B1 (ko) | 듀티 교정 회로 | |
US7778095B2 (en) | Semiconductor memory device and method for driving the same | |
JP2001320273A (ja) | 遅延同期ループ回路及び遅延同期方法 | |
US7557628B2 (en) | Method and apparatus for digital phase generation at high frequencies | |
KR20110003189A (ko) | 듀티 사이클 에러 보정 회로 | |
JP2007097182A (ja) | 遅延固定ループ | |
US6680635B2 (en) | Apparatus and method for generating output clock signal having controlled timing | |
KR20080001432A (ko) | 듀티사이클 보정회로 및 이를 이용한 지연고정루프 회로 | |
KR100843002B1 (ko) | 듀티 사이클 보정 회로 및 이를 갖는 지연 고정 루프 | |
US20050242855A1 (en) | Delay locked loop circuit | |
US7420399B2 (en) | Duty cycle corrector | |
US7902899B2 (en) | Apparatus and method of generating reference clock for DLL circuit | |
KR100484250B1 (ko) | 초기 딜레이를 제어하는 디지털 dll 회로 | |
KR100915808B1 (ko) | 지연고정루프 회로의 지연 회로 및 지연 방법 | |
EP1495544B1 (en) | System with phase jumping locked loop circuit | |
US7109773B2 (en) | Flexible blender |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130426 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140423 Year of fee payment: 9 |
|
FPAY | Annual fee payment | ||
FPAY | Annual fee payment |
Payment date: 20160422 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170425 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180425 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190422 Year of fee payment: 14 |