KR20040105879A - 반도체 장치 및 반도체 장치의 조립 방법 - Google Patents

반도체 장치 및 반도체 장치의 조립 방법 Download PDF

Info

Publication number
KR20040105879A
KR20040105879A KR10-2004-7016582A KR20047016582A KR20040105879A KR 20040105879 A KR20040105879 A KR 20040105879A KR 20047016582 A KR20047016582 A KR 20047016582A KR 20040105879 A KR20040105879 A KR 20040105879A
Authority
KR
South Korea
Prior art keywords
semiconductor element
semiconductor device
resin
plate
semiconductor
Prior art date
Application number
KR10-2004-7016582A
Other languages
English (en)
Other versions
KR100593407B1 (ko
Inventor
사카이다다히코
오조노미츠루
와다요시유키
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002114538A external-priority patent/JP2003309216A/ja
Priority claimed from JP2002114539A external-priority patent/JP3826831B2/ja
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20040105879A publication Critical patent/KR20040105879A/ko
Application granted granted Critical
Publication of KR100593407B1 publication Critical patent/KR100593407B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Abstract

박화된 반도체 소자를 구비한 반도체 장치에서, 외주부 근방에 발생하는 반도체 소자의 파손을 방지하여 신뢰성을 확보할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다. 이 목적을 실현하기 위해서, 본 발명은, 표면에 다수의 외부 접속용 단자가 형성되고, 박화 처리된 반도체 소자의 이면에, 이 반도체 소자보다도 강성이 높은 플레이트를 수지에 의해서 접착한 반도체 장치로서, 플레이트의 외형을 반도체 소자의 외형보다도 크게 하는 동시에, 수지로 반도체 소자의 측면을 덮음으로써 이 반도체 소자의 외주부를 보강하는 보강부를 형성한다.

Description

반도체 장치 및 반도체 장치의 조립 방법{SEMICONDUCTOR DEVICE AND METHOD FOR ASSEMBLING THE SAME}
패키징된 반도체 소자로 이루어지는 반도체 장치를 회로 기판에 실장하는 구조로서, 반도체 장치에 형성된 땜납 범프 등의 돌출 전극을 기판에 접합하는 구조가 알려져 있다. 이러한 구조를 갖는 반도체 장치에서, 반도체 소자를 150㎛ 이하로 최대한 얇게 하는 시도가 진행되고 있다. 그 목적은, 히트 사이클 시의 응력을 저감함으로써, 실장 후의 접합 신뢰성을 실현하는 것이다. 즉 실장 후에 환경 온도가 변화하면, 반도체와 워크와의 열 팽창율의 차에 기인하여, 반도체 소자와 땜납 범프와의 접합부에 응력이 발생한다. 반도체 소자를 얇게 함으로써, 그 응력을 저감하고자 하는 것이다.
이러한 박화된 반도체 소자로 이루어지는 실장 구조에 관하여, 도면을 참조하여 설명한다. 도 11a는, 종래의 실장 구조의 단면도, 도 11b는 종래의 실장 구조에서의 반도체 소자의 변형 상태를 도시하는 도면이다. 도 11a에서, 기판(10)에는 반도체 장치(1)가 실장되어 있고, 기판(10)의 상면에 형성된 전극(10a)에는, 반도체 소자(2)의 회로 형성면에 땜납을 형성 재료로서 설치된 범프(3)가 접합되어있다. 반도체 소자(2)는, 전술한 바와 같이 반도체 소자와 범프와의 접합부에 발생하는 응력을 낮게 억제하는 것을 목적으로 하여 박화 처리되어 있다.
도 11b는, 이러한 박화 처리된 반도체 소자(2)를 갖는 반도체 장치(1)를 기판(10)에 실장하여 이루어지는 실장 구조에서, 리플로우 후의 기판(10)에 열 수축 응력이 발생한 상태를 도시하고 있다. 반도체 소자(2)는 박화되어 쉽게 휘어지기 때문에, 기판(10)의 수축 변위에 따라서 반도체 소자(2)가 추종하여 변형한다. 그리고 박화의 정도를 진행시켜 150㎛ 이하의 두께의 반도체 소자(2)를 이용한 실장 구조에서는, 반도체 소자(2)의 휨 변형은 각 범프(3)간에서 반도체 소자(2)가 오목 형상이 되는 휨 형상(화살표 P1인 부분)을 나타내게 되어, 박화가 진행될수록 양호한 추종성이 실현된다. 그리고 이에 의해, 반도체 소자(2)와 범프(3)와의 접합부에 발생하는 응력의 레벨을 효과적으로 저감할 수 있다는 것이 실증되고 있다.
그러나 상기 박화된 반도체 소자(2)로 이루어지는 실장 구조에서는, 이하와 같은 문제가 실증적으로 또한 수치 해석에 의해서 확인되고 있다. 도 11b에 도시하는 것과 같이, 반도체 소자(2)는 최외주의 범프(3)의 외측에서 휨(화살표 P2로 나타낸다)이 급격히 증대한다. 그 때문에, 최외주의 범프(3) 주변에서는, 그 범프(3)의 외측 근방에서 반도체 소자(2)의 하면에 크랙이 발생하여, 반도체 소자(2)가 이 크랙으로부터 파단한다는 현상이 발생하는 경우가 있다. 즉, 반도체 소자의 박화를 진행시키면, 땜납 범프에 발생하는 응력은 저하하지만, 반도체 소자의 외주부 근방의 국부적인 파손이 발생한다는 문제점이 있었다.
본 발명은, 고 신뢰성의 반도체 장치 및 그 조립 방법에 관한 것이다.
도 1a는 본 발명의 실시형태 1의 반도체 장치의 사시도,
도 1b는 본 발명의 실시형태 1의 반도체 장치의 부분 단면도,
도 2a-2e는 본 발명의 실시형태 1의 반도체 장치의 조립 방법의 공정 설명도,
도 3은 본 발명의 실시형태 1의 반도체 장치에 이용되는 판 형상 부재의 사시도,
도 4는 본 발명의 실시형태 1의 반도체 장치의 조립에 사용되는 전자 부품 탑재 장치의 사시도,
도 5는 본 발명의 실시형태 1의 반도체 장치의 조립에 사용되는 다이싱 장치의 사시도,
도 6은 본 발명의 실시형태 1의 반도체 장치의 조립에 사용되는 다이싱 장치의 부분 단면도,
도 7a는 본 발명의 실시형태 1의 실장 구조의 단면도,
도 7b는 본 발명의 실시형태 1의 실장 구조의 부분 단면도,
도 8a는 본 발명의 실시형태 1의 반도체 장치의 사시도,
도 8b는 본 발명의 실시형태 1의 반도체 장치의 평면도,
도 9a-9d는 본 발명의 실시형태 2의 반도체 장치의 조립 방법의 공정 설명도,
도 10a는 본 발명의 실시형태 3의 반도체 장치의 사시도,
도 10b는 본 발명의 실시형태 3의 반도체 장치의 부분 단면도,
도 11a는 종래의 실장 구조의 단면도,
도 11b는 종래의 실장 구조에서의 반도체 소자의 변형 상태를 도시하는 도면이다.
*도면의 주요부분에 대한 부호의 설명*
1, 101, 103 반도체 장치 2, 2A 반도체 소자
2a, 10a 전극 2b 측면
3 범프 4 플레이트
5 수지 5a 수지가 비어져나온 부분
5A 수지 시트 6 판 형상 부재
6a 칸막이부 6b 오목부
7 디스펜서 8 흡착 노즐
9 재배선층(再配線層) 10 기판
11 부품 공급 테이블 12 점착 시트
13 반도체 소자 박리 기구 14 반도체 소자 박리 기구 구동부
15 기판 유지부 16 탑재 헤드
17, 18 카메라 19 탑재 헤드 구동부
20 반도체 소자 인식부 21 제어부
22 탑재 위치 인식부 23 기판 고정부
23a 흡인 구멍 24 절단 헤드
24a 회전 절단 날 25 흡인 유지부
25a 흡인 홈 26 진공 흡인원
30 재배선층 부착 반도체 소자
본 발명은, 박화된 반도체 소자를 구비한 반도체 장치에서, 외주부 근방에 발생하는 반도체 소자의 파손을 방지하여 신뢰성을 확보할 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
상기 목적을 실현하기 위한 본 발명의 반도체 장치는, 표면에 다수의 외부 접속용 단자가 형성된 반도체 소자의 이면에 이 반도체 소자보다도 강성이 높은 구조체를 수지에 의해서 접착한 반도체 장치로서, 상기 구조체의 외형을 상기 반도체 소자의 외형보다도 크게 하는 동시에, 상기 수지로 반도체 소자의 측면을 덮음으로써 이 반도체 소자의 외주부를 보강하기 위한 보강부를 갖는다.
(실시형태 1)
도 1a, 1b를 참조하여, 반도체 장치에 관하여 설명한다. 도 1a, 1b에서, 반도체 장치(1)는, 반도체 소자(2)의 이면(즉, 제2면)에 수지(5)에 의해서 플레이트(4)(구조체)를 접착한 구성으로 되어 있고, 반도체 소자(2)의 표면(즉 제1면)의 외주부를 따라서 형성된 다수의 외부 접속용 단자인 전극(2a) 상에는, 범프(3)가 형성되어 있다.
여기서 반도체 소자(2)는 기계 연마나 에칭 등의 방법에 의해서 박화 처리가 행하여진 후의 상태이다. 일반적으로, 범프를 통하여 반도체 소자를 기판에 실장한 상태에서는, 반도체 소자의 두께 치수가 작을수록 실장 후의 접합 신뢰성이 우수하다. 이는, 반도체 소자(2)와 기판의 응력의 차에 기인하여 범프(3)의 접합부에 응력이 집중되려고 하여도, 반도체 소자(2) 자체가 두께 방향으로 변형(휨)을 발생시킴으로써 응력을 분산하기 때문이다. 이 때문에, 본 실시형태에서는, 상술과 같이 반도체 소자(2)를 박화 처리하여 두께(t1)가 10∼150㎛의 범위가 되도록 설정하여, 두께 방향으로의 변형(휨)을 가능하게 하고 있다.
박화 처리는, 반도체 소자(2)의 회로 형성면(제1면)의 반대면을 숫돌 등을 이용한 기계 연마에 의해서 조가공(粗加功)을 행하고, 드라이 에칭이나 약액에 의한 웨트 에칭으로 마무리가공을 행한다. 기계 연마를 행하면 이면에 다수의 마이크로 크랙을 갖는 데미지층이 형성된다. 이 데미지층은, 반도체 소자의 항절(抗折) 강도를 저하시키는 요인이 되는 것이지만, 마무리가공에 의해 이 데미지층을 제거하여 반도체 소자(2)의 항절 강도를 높일 수 있다.
플레이트(4)는, 반도체 장치(1)의 탑재 시 등의 핸들링에서 반도체 장치(1)를 안정하게 유지하는 것을 용이하게 하는 동시에, 기판 등에 실장된 후의 반도체 장치(1)를 외력으로부터 보호하는 기능을 갖는 것이다. 따라서, 플레이트(4)로서, 금속이나 세라믹 또는 수지 등의 구조재를, 상기 기능을 충족시키는 것과 같은 형상, 즉 반도체 소자(2)보다도 높은 강성을 가지는 것과 같은 두께(t2)로, 반도체 소자(2)의 외형보다도 큰 외형 형상으로 가공한 것을 이용한다.
반도체 소자(2)를 플레이트(4)에 접착하는 수지(5)로는, 저 탄성 계수로 변형 가능한 재료를 이용한다. 이에 의해, 반도체 소자(2)가 두께 방향으로 필요한양의 변형을 일으키는 것을 허용하면서, 반도체 소자(2)를 플레이트(4)에 접착할 수 있다. 즉, 반도체 장치(1)를 기판에 실장한 상태에서, 기판의 변형을 추종하여 반도체 소자(2)는 변형할 수 있다.
도 1에 도시하는 것과 같이, 수지(5)는 반도체 소자(2)의 전체 둘레에 걸쳐 소자(2)의 단부로부터 비어져나와 형성된다. 비어져나온 수지(5a)는 반도체 소자(2)의 측면(2b)을 뻗어 올라가 측면(2b)을, 적어도 부분적으로 덮는 것과 같은 형상으로 되어 있다. 반드시 측면(2b)의 두께 방향의 전면을 덮을 필요는 없으나, 플레이트(4) 측의 에지를 덮도록 형성한다. 플레이트(4) 측의 에지란, 반도체 소자(1)의 제2면과 측면(2b)으로 형성된다. 이렇게 하여 측면(2b)을 덮는 수지(5a)는, 반도체 소자(2)의 외주부를 보강하는 보강부로서 작용한다.
반도체 소자(2)의 외주부에는, 반도체 웨이퍼를 다이싱하여 개편(個片)의 반도체 소자(2)로 잘라낼 때에 생긴 미소한 크랙이 그대로 잔류하기 쉽고, 이 크랙으로부터 파손을 발생시키는 경우가 있다. 측면(2b)을 덮는 수지(5a)는, 이러한 미소한 크랙을 포함한 외주부를 보강하는 효과를 가진다. 또한, 후술하는 바와 같이 반도체 장치(1)를 기판(10)에 실장한 상태에서, 기판(10)과 반도체 소자(2)와의 열 변형의 차에 의해서 발생하는 응력에 기인하여 반도체 소자(2)가 지나치게 변형하는 것을 방지하는 기능을 갖는다(도 7a, 7b).
다음으로 도 2a∼2e를 참조하여, 반도체 장치(1)의 조립 방법에 관하여 설명한다.
도 2a에서, 판 형상 부재(6)는 반도체 장치(1)의 일부를 구성하는 플레이트(4)가 절단 분리되기 전의 중간 부품이다. 도 3에 도시하는 바와 같이, 판 형상 부재(6)의 표면에는, 격자 형상으로 돌출한 칸막이부(6a)가 설치되어 있고, 칸막이부(6a)로 둘러싸이는 오목부(6b)는 반도체 소자(2)가 접착되는 반도체 소자 접착 영역이 되어 있다. 칸막이부(6a)는, 후술하는 바와 같이 오목부(6b) 내에 반도체 소자(2)의 접착용의 수지(5)를 도포할 때에, 수지(5)가 반도체 접착 영역을 넘어 주위로 퍼지는 것을 규제하는 댐의 역할을 갖는다.
판 형상 부재(6)의 하면의 칸막이부(6a)에 대응하는 면에는, 홈부(6c)가 형성되어 있다. 홈부(6c)는, 두께 치수 t4인 판 형상 부재(6)의 하면 측으로부터 격자 형상의 홈을 파서 형성되어 있고, 두께 치수 t3이 t4보다 작은 얇은 두께부로 되어 있다. 이 얇은 두께부는, 판 형상 부재(6)로부터 플레이트(4)를 분리할 때의 절단 위치와 일치하고 있다.
다음으로 도 2b에 도시하는 것과 같이, 판 형상 부재(6)의 각 오목부(6b)는 디스펜서(7)에 의해서 반도체 소자(2) 접착용의 수지(5)가 공급된다(제1 공정). 이 수지(5)의 도포에서, 오목부(6b)의 주위에는 댐부로서의 칸막이부(6a)가 설치되어 있음으로써, 수지(5)가 반도체 접착 영역을 넘어 주위로 퍼지는 것을 방지할 수 있다.
또한 도포 시에는, 도포 후에 반도체 소자(2)에 의해서 눌려 퍼진 수지(5)가 반도체 소자(2)의 단부로부터 외측으로 비어져나왔을 경우에, 반도체 소자(2)의 측면(2b)을 덮는 데에 필요한 적정 도포량의 수지(5)를 디스펜서(7)로부터 토출시킨다.
그 후, 수지(5)가 공급된 판 형상 부재(6)는 반도체 소자를 접착하는 제2 공정으로 보내어진다. 제2 공정에서는, 도 2c, 2d에 도시하는 바와 같이, 반도체 소자(2)를 판 형상 부재(6)에 도포된 수지(5) 상에 탑재하고(탑재 공정), 이어서 수지(5)를 가열하여(가열 공정), 수지(5)를 열 경화시킴으로써, 다수의 반도체 소자(2)의 이면 측을 수지(5)에 의해서 판 형상 부재(6)의 각 오목부(6b)에 정렬 상태로 접착한다.
이 탑재 공정에서 반도체 소자(2)의 탑재에 이용하는 전자 부품 탑재 장치에 관하여, 도 4를 참조하여 설명한다. 도 4에서, 부품 공급 테이블(11)에는 반도체 소자(2)가 격자 형상으로 부착된 점착 시트(12)가 장착되어 있다. 부품 공급 테이블(11)의 하방에는, 반도체 소자 박리 기구(13)가 설치된다. 반도체 소자 박리 기구(13)를 반도체 소자 박리 기구 구동부(14)에 의해서 구동시키면, 이젝터 핀 기구(13a)가 점착 시트(12)의 하면을 밀어 올린다. 이에 의해 반도체 소자(2)가 점착 시트(12)의 상면으로부터 박리되어, 탑재 헤드(16)에 의해서 픽업된다.
부품 공급 테이블(11)의 측방에는 기판 유지부(15)가 설치되어 있고, 기판 유지부(15) 상에는 수지 공급 후의 판 형상 부재(6)가 유지되어 있다. 부품 공급 테이블(11) 및 기판 유지부(15)의 상방에는, 탑재 헤드 구동부(19)에 의해서 구동되는 탑재 헤드(16)가 설치되어 있다. 탑재 헤드(16)는 흡착 노즐(8)을 구비하고 있어, 점착 시트(12)로부터 반도체 소자(2)를 픽업하여, 기판 유지부(15) 상의 판 형상 부재(6)에 탑재한다.
부품 공급 테이블(11)의 상방에 접지된 카메라(17)는, 점착 시트(12)에 부착된 반도체 소자(2)를 촬상한다. 카메라(17)에 의해서 촬상된 화상은 반도체 소자 인식부(20)에서 인식 처리되어, 점착 시트(12)에서의 반도체 소자(2)의 위치가 인식된다. 위치 인식 결과는 제어부(21)에 보내어지는 동시에, 반도체 소자 박리 기구 구동부(14)에 보내어진다. 제어부(21)가 이 위치 인식 결과에 기초하여 탑재 헤드 구동부(19)를 제어함으로써, 탑재 헤드(16)에 의한 반도체 소자(2)의 픽업 시에, 흡착 노즐(8) 및 이젝터 핀 기구(13a)가 픽업의 대상이 되는 반도체 소자(2)에 위치맞춤된다.
기판 유지부(15)의 상방에 구비되는 카메라(18)는, 기판 유지부(15)에 유지된 판 형상 부재(6)를 촬상한다. 카메라(18)에 의해서 촬상된 화상을 탑재 위치 인식부(22)에서 인식 처리함으로써, 판 형상 부재(6)에서의 반도체 소자 탑재 위치가 검출된다. 위치 인식 결과는 제어부(21)에 보내어지고, 제어부(21)가 이 위치 인식 결과에 기초하여 탑재 헤드 구동부(19)를 제어함으로써, 탑재 헤드(16)에 의한 반도체 소자(2)의 탑재 시에는, 흡착 노즐(8)에 유지된 반도체 소자(2)가 검출된 탑재 위치에 위치맞춤된다.
이 전자 부품 탑재 장치에 의해서 반도체 소자(2)를 판 형상 부재(6)에 탑재할 때에는, 도 2c에 도시하는 바와 같이, 반도체 소자(2)의 범프(3)가 형성된 표면(제1면) 측을 흡착 노즐(8)에 의해서 흡착 유지하고, 반도체 소자(2)의 이면(제2면)을 수지(5)에 압착한다. 이 때, 수지(5)의 도포량에 따라서 흡착 노즐(8)에 의한 압착 높이를 조정함으로써, 각 반도체 소자(2)의 외주부 외측(화살표(P3)의 부분)으로 비어져나온 수지(5)가, 반도체 소자(2)의 측면(2b)을 뻗어올라가 측면(2b)을 덮도록 한다(도 1b에 도시하는 수지(5a) 참조). 이 때 다이싱 시의 데미지가 잔류하기 쉬운 반도체 소자(2)의 이면 측의 단부가 완전히 덮여 보강되어 있으면, 측면(2b)은 완전히 덮여 있어도, 또는 부분적으로만 덮여 있어도 어느 쪽이나 무방하다.
본 실시형태에서는, 반도체 소자(2)를 1개씩 탑재 헤드(16)로 수지(5)에 밀면서 탑재하므로, 일괄하여 탑재(부착)하는 경우보다도 탑재 하중(압착력)을 작게 할 수 있다. 따라서 전자 부품 탑재 장치로는, 다이본딩 장치나 칩 마운터 등을 유통할 수 있다.
이렇게 하여 반도체 소자(2)가 탑재된 판 형상 부재(6)는 가열 화로에 보내어진다. 그리고 여기서 소정 온도로 가열됨으로써, 도 2d에 도시되는 것과 같이 수지(5)가 열 경화한다. 이 때, 각 반도체 소자(2)의 외주부 외측으로 비어져나온 수지(5)는, 열 경화 과정에서 일시적으로 점도 저하함으로써 표면 장력에 의해서 반도체 소자(2)의 측면(2b)으로 더 뻗어 올라가, 측면(2b)을 덮은 형상인 채로 경화한다. 이에 의해, 수지(5)의 경화 후에, 도 1b에 도시하는 보강부로서의 수지(5a)가 형성된다. 그리고 이에 의해 제2 공정이 완료한다.
또 상기 실시형태에서는, 반도체 소자(2)의 탑재 후에 판 형상 부재(6)를 가열로에 보냄으로써 수지(5)를 열 경화시키도록 하고 있지만, 탑재 헤드(16)로서 가열 수단을 내장한 것을 이용하여, 반도체 소자(2)를 탑재하면서 가열하도록 하여도 된다.
즉, 탑재 헤드(16)에 내장한 가열 수단으로 반도체 소자(2)를 유지하는 흡착노즐(8)을 가열하여, 흡착 노즐(8), 및 반도체 소자(2)를 통하여 열을 전달하여, 수지(5)를 가열할 수 있다. 또한, 탑재 헤드(16)로부터 배선되는 열선 등을 흡착 노즐(8)의 주위에 배치하여, 흡착 노즐(8)을 직접 가열하여도 된다. 즉, 탑재 헤드(16)와 흡착 노즐(8)로 이루어지는 탑재 수단에 가열 수단을 구비시킴으로써, 탑재 공정과 가열 공정을 동시에 행한다는 것이다.
탑재 헤드(16)에 의해서 가열하는 경우에는, 도 2d에 도시하는 전용 가열 공정을 생략하여도 되고, 이와 같이 하면 가열로를 생략하여 설비의 간략화를 도모할 수 있다는 이점이 있다. 단, 이 경우에는 탑재 헤드(16)의 택트 타임이 열 경화 시간에 의해서 제약되기 때문에, 전체의 생산성으로서는 탑재 공정과 가열 공정을 따로따로 행하는 경우보다도 저하한다. 또한, 수지(5)로서 상기 실시형태에서는 열 경화성의 수지를 이용하는 예를 나타내고 있으나, 이를 대신하여 열가소성 수지를 이용하도록 하여도 된다.
이렇게 하여 수지(5)가 경화한 판 형상 부재(6)는 절단 공정에 보내어지고, 여기서 도 2e에 도시하는 바와 같이, 반도체 소자(2)가 접착된 판 형상 부재(6)를 회전 절단 날(24a)에 의해서 인접하는 반도체 소자(2)의 사이의 절단 위치에서 절단한다(제3 공정). 이에 의해, 판 형상 부재(6)가 반도체 소자(2)마다의 플레이트(4)로 절단 분리되어, 반도체 장치(1)의 조립이 완성된다.
이 절단 공정에 관하여, 도 5, 도 6을 참조하여 설명한다. 도 5는, 이 절단에 이용되는 다이싱 장치를 도시하고 있다. 기판 고정부(23)의 상면에는, 반도체 소자(2)가 탑재되어 수지 경화가 완료된 판 형상 부재(6)는 기판 고정부(23) 상에재치된다. 기판 고정부(23)의 상방에는, 회전 절단 날(24a)을 구비한 절단 헤드(24)가 설치되어 있고, 회전 절단 날(24a)을 회전시키면서 절단 헤드(24)를 X방향, Y방향으로 이동시킴으로써, 판 형상 부재(6)가 홈부(6c)에 일치한 절단 위치를 따라 절단된다.
도 6에 도시하는 바와 같이, 기판 고정부(23)의 상면에는 판 형상 부재(6) 상의 반도체 소자(2)에 대응한 위치마다 흡인 유지부(25)가 설치되어 있고, 흡인 유지부(25)의 상면에는 흡인 홈(25a)이 형성되어 있다. 흡인 홈(25a)은, 기판 고정부(23)의 내부에 설치된 흡인 구멍(23a)에 연통하고 있고, 흡인 구멍(23a)은 다시 진공 흡인원(26)에 접속되어 있다. 판 형상 부재(6)의 하면을 흡인 유지부(25)에 접촉시킨 상태로 진공 흡인원(26)을 구동함으로써, 판 형상 부재(6)는 흡인 유지부(25)에 의해서 흡착 유지되고, 이에 의해 판 형상 부재(6)의 위치가 고정된다.
그리고 이렇게 하여 위치가 고정된 판 형상 부재(6)의 칸막이부(6a) 상에 회전 절단 날(24a)을 위치 맞춤하고, 회전 절단 날(24a)을 회전시키면서 하강시킴으로써, 홈부(6c) 내의 얇은 두께부가 절단된다. 이 때, 인접하는 반도체 소자(2)간의 간격보다도 날 폭이 작은 회전 절단 날(24a)을 이용함으로써, 판 형상 부재(6)는 개편으로 분리된 후의 플레이트(4)가 반도체 소자(2)의 단면으로부터 비어져나온 형상으로 절단된다. 따라서, 개편 분리된 반도체 장치(1)에서는, 플레이트(4)의 외형은 반도체 소자(2)의 외형보다도 커진다.
또한 이 절단 시에, 미리 하면에 홈부(6c)를 형성함으로써, 회전 절단 날(24a)에 의해서 절단하는 부분의 두께가 작아져 있다. 이에 의해 절단 공정에서의회전 절단 날(24a)의 필요 하강량을 최대한 작게 할 수 있어, 절단 날 하강 시에 칼끝이 기판 고정부(23)에 접촉하여 파손하는 사고를 방지할 수 있다.
다음으로 상술한 반도체 장치(1)를 기판에 실장하여 이루어지는 전자 부품 실장 구조에 관해서 도 7a, 7b를 참조하여 설명한다.
도 7a에 도시하는 바와 같이, 반도체 장치(1)는 기판(10)의 상면에 형성된 전극(10a)에 범프(3)를 땜납 접합하여 접속함으로써 기판(10)에 실장된다. 도7b는, 범프(3)로부터 외측에 위치하는 반도체 소자(2)의 변형 상태를 도시하고 있다. 본 실시형태에 나타내는 것과 같은 박화된 반도체 소자(2)를 범프(3)를 통하여 기판(10)에 접합한 구조에서는, 반도체 소자(2)와 기판(10)의 열 변형의 차에 의해서 발생하는 응력에 기인하여, 범프(3)로부터 외측의 범위는 기판(10)측으로 크게 휘는 경향이 있다. 휜 상태를 도 7b의 파선으로 나타낸다. 이 변형에 의해서, 범프(3)의 외측 근방에서는 반도체 소자(2)의 하면에는 큰 표면 응력이 발생하여, 반도체 소자(2)를 파손시키는 원인이 되는 경우가 있다.
이에 대하여, 본 실시형태에 도시하는 바와 같이, 반도체 소자(2)의 측면(2b)을 덮는 수지(5a)에 의해서 보강된 반도체 장치(1)를 기판(10)에 실장한 경우에는, 최외주의 범프(3)로부터 외측의 범위에서의 반도체 소자(2)의 하방으로의 휨은 대폭적으로 저감된다. 즉, 수지(5a)는 반도체 소자(2)의 측면(2b)을 덮어 반도체 소자(2)의 과도한 구부림 변형을 방지하도록 작용한다. 그리고 이 작용에 의해, 반도체 소자(2)의 하방으로의 구부림 변형이 방지되어, 반도체 소자(2)의 구부림 변형에 의한 파손을 방지할 수 있다.
또한, 도 8a, 8b에 도시하는 반도체 장치(101)와 같이, 반도체 소자(2)의 외주부로부터 수지(5a)의 비어져나오는 것을 반도체 소자(2)의 대각선 방향으로 한정하여, 수지(5a)로 반도체 소자(2)의 측면을 덮는 보강부를, 반도체 소자(2)의 각부에만 형성하도록 하여도 된다. 이 경우에는, 도 2b에서 디스펜서(7)에 의해서 수지(5)를 도포할 때에, 도 8b에 도시하는 범위에만 수지(5)를 도포하도록, 디스펜서(7)의 도포 궤적을 X자 형상으로 설정하는 동시에 디스펜서(7)로부터의 토출량을 제어한다. 이와 같이 보강부의 형성 범위를 반도체 소자(2)의 코너부로 한정함으로써, 반도체 장치 완성 후의 실장 상태에서 가장 파손이 발생하기 쉬운 각부를 중점적으로 보강할 수 있다.
(실시형태 2)
실시형태 2에 관하여, 도 9a 내지 9d를 참조하여 설명한다.
본 발명의 실시형태 2에서는, 판 형상 부재에 수지를 공급하는 제1 공정에서, 디스펜서를 이용하지 않고 미리 시트 형상으로 형성된 수지를 부착하는 것이다.
도 9a에서, 판 형상 부재(6A)는 실시형태 1에 도시하는 판 형상 부재(6)의 상면의 칸막이부(6a)를 제거한 형태로 되어 있고, 판 형상 부재(6A)의 하면에는 동일한 홈부(6c)가 형성되어 있다. 판 형상 부재(6A)의 상면에는, 수지 시트(5A)가 부착된다. 수지 시트(5A)는, 실시형태 1에서 이용한 수지(5)와 동일한 수지 소재를 시트 형상으로 성형한 것이고, 수지(5) 자체의 점착성에 의해서 판 형상 부재(6A)에 부착된다.
그 후, 수지 시트(5A)가 부착된 판 형상 부재(6)는 반도체 소자를 접착시키는 제2 공정에 보내어진다. 제2 공정에서는, 도 9b, 9c에 도시하는 바와 같이, 반도체 소자(2)의 제2면을 판 형상 부재(6)에 부착된 수지 시트(5A) 상에 탑재하고(탑재 공정), 이어서 수지 시트(5A)를 가열하여(가열 공정), 수지 시트(5A)의 수지 성분을 열 경화시킨다. 이에 의해, 다수의 반도체 소자(2)의 제2면(이면) 측을 열 경화한 수지 시트(5A)를 통하여 판 형상 부재(6)에 정렬 상태로 접착한다.
상술한 가열 공정에서는, 가열 화로에 의해서 소정 온도로 가열됨으로써, 수지 시트(5A)의 수지 성분이 열 경화한다. 이 때, 각 반도체 소자(2)의 외주부 외측에 위치하고 있는 수지(5)는 열 경화 과정에서 일시적으로 점도가 저하하고, 이에 의해 유동성이 늘어 표면 장력에 의해서 반도체 소자(2)의 측면(2b)으로 뻗어 올라간다. 다시 가열을 계속함으로써, 수지 시트(5A)의 수지 성분은 측면(2b)을 덮은 형상인 채로 경화한다. 이에 의해, 수지 시트(5A)의 경화 후에 있어서, 도 1b에 도시하는 보강부로서의 수지(5a)가 형성된다. 그리고 이에 의해 제2 공정이 완료된다.
이렇게 하여 수지 시트(5A)가 완전 경화한 판 형상 부재(6A)는 절단 공정으로 보내어지고, 여기서 반도체 소자(2)가 접착된 판 형상 부재(6A)를, 인접하는 반도체 소자(2)의 사이에서 절단한다(제3 공정). 이에 의해, 판 형상 부재(6A)가 반도체 소자(2)마다의 플레이트(4)로 절단 분리되어, 반도체 장치(1)의 조립이 완성된다.
(실시형태 3)
다음으로 실시형태 3의 반도체 장치에 관해서, 도 10a, 10b를 이용하여 설명한다.
도 10a에서, 반도체 장치(103)는 재배선층(再配線層) 부착 반도체 소자(30)의 이면(즉 제2면)에 수지(5)에 의해서 플레이트(4)(구조체)를 접착한 구성으로 되어 있고, 재배선층 부착 반도체 소자(30)의 표면에는 범프(3)가 격자 형상으로 다수 형성되어 있다. 도 10b에 도시하는 바와 같이, 재배선층 부착 반도체 소자(30)는, 실시형태 1에 도시하는 반도체 소자(2)와 동일하게 박화 처리된 반도체 소자(2A)의 상면(전극 형성면)에 재배선층(9)을 형성한 구성으로 되어있다.
반도체 소자(2A)의 표면(즉 제1면)의 외주부에는, 외부 접속용 단자인 전극(2a)이 형성되어 있고, 각 전극(2a)은 재배선층(9)의 표면에 전극(2a)에 대응한 개수만큼 형성된 전극(9a)과, 내부 배선(9b)에 의해서 도통(導通)하고 있다. 그리고 전극(9a) 상에는, 반도체 장치(103)를 실장하기 위한 범프(3)가 형성되어 있다.
실시형태 3에서는, 재배선층(9)을 설치함으로써, 실시형태 1에 도시하는 반도체 장치(1)와 비교하여, 동일 투영 면적 내에 보다 다수의 범프(3)를 형성할 수 있어, 보다 고밀도의 실장이 가능하게 되어 있다. 이 반도체 장치(103)를 조합하려면, 실시형태 1, 2에 나타내는 반도체 장치의 조립 방법에서, 반도체 소자(2)를 재배선층 부착 반도체 소자(30)로 치환하면 된다.
이에 의해, 재배선층 부착 반도체 소자(30)의 측면(30a)에는, 비어져나온 수지(5a)가 측면(30a)을 덮은 보강부가 형성된다. 이러한 구성의 반도체 장치(103)에서, 재배선층 부착 반도체 소자(30)의 측면(30a)을 덮은 보강부를 형성함으로써,전술한 바와 같이 실장 후에 재배선층 부착 반도체 소자(30)의 외주부에 발생하는 구부림 변형이 방지되어, 재배선층(9) 내의 내부 배선(9b)의 파단을 방지할 수 있다.
이상 설명한 실시형태에서는, 수지로서 시판의 에폭시 수지, 아크릴 수지, 우레탄 수지, 실리콘 수지를 이용하여 동일한 효과가 얻어졌다. 단, 본 발명은, 이들 수지에 한정되지 않는다.
본 발명의 반도체 장치는, 반도체 소자에 수지를 통하여 접착되는 구조체의 외형을 반도체 소자의 외형보다도 크게 하는 동시에, 수지로 반도체 소자의 측면을 덮어 반도체 소자의 외주부를 보강하는 보강부를 형성하는 구조를 갖는다. 이 때문에, 외주부 근방에 발생하는 반도체 소자의 파손을 방지할 수 있어 실장 후의 신뢰성을 확보할 수 있다.
또한, 구조체가 되는 판 형상 부재에 수지를 공급하는 공정과, 반도체 소자의 이면 측을 수지에 의해서 판 형상 부재에 정렬 상태로 접착하는 공정과, 반도체 소자가 접착된 판 형상 부재를 인접하는 반도체 소자 사이에서 절단하는 공정을 포함하는 조립 방법을 이용한다. 이에 의해, 박화된 반도체 소자를 구조체에 접착한 반도체 장치를 용이하게 효율적으로 조립할 수 있다.

Claims (20)

  1. 외부 접속용 단자를 형성한 제1면과 상기 제1면과 마주보는 제2면을 갖는 반도체 소자와,
    상기 제2면과 대향하는 플레이트와,
    상기 제2면과 상기 플레이트를 접착하는 수지를 갖는 반도체 장치로서,
    상기 플레이트는, 상기 반도체 소자보다 높은 강성을 가지고,
    상기 플레이트의 외형은, 상기 반도체 소자의 외형보다도 크고,
    상기 수지는, 상기 반도체 소자의 외주부를 덮는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 수지가 상기 반도체 소자의 측면과 상기 제2면에 의해 형성되는 에지를 덮는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 수지가 상기 반도체 소자의 전체 둘레를 덮는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서, 상기 수지가 상기 반도체 소자의 코너부만을 덮는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서, 상기 반도체 소자의 두께가, 10㎛ 이상이고 또한 150㎛이하인 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 외부 접속 단자에 범프가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서, 상기 제2면과 상기 플레이트에 끼워지는 부분에서 상기 수지가, 상기 반도체 소자의 두께 방향으로의 변형을 허용할 수 있는 것을 특징으로 하는 반도체 장치.
  8. 제5항에 있어서, 상기 외부 접속 단자에 범프가 형성되어 있고, 상기 제2면과 상기 플레이트에 끼워지는 부분에서 상기 수지가, 상기 반도체 소자의 두께 방향으로의 변형을 허용할 수 있는 것을 특징으로 하는 반도체 장치.
  9. 제1항에 있어서, 상기 반도체 소자가, 상기 제1면 상에 재배선층을 구비하고, 상기 재배선층은, 표면에 형성되는 표면 전극과 내부에 형성되는 내부 전극을 가지고, 상기 내부 전극은, 상기 표면 전극과 상기 외부 접속용 전극을 접속하는 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서, 상기 표면 전극에 범프가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  11. 반도체 소자와 상기 반도체 소자보다 강성이 높은 플레이트를 수지를 이용하여 접착하여 이루어지는 반도체 장치의 조립 방법으로서,
    상기 반도체 소자는, 외부 접속용 단자를 형성한 제1면과, 상기 제1면과 마주보는 제2면을 가지고, 상기 제2면은 상기 플레이트와 접착되고,
    상기 플레이트를 포함하는 판 형상 부재에 상기 수지를 공급하는 제1 공정과,
    상기 제2면과 상기 플레이트를 위치맞춤한 상태로 상기 수지를 이용하여 접착하는 제2 공정과,
    상기 판 형상 부재로부터 상기 플레이트를 절단하는 제3 공정을 포함하는 반도체 장치의 조립 방법.
  12. 제11항에 있어서, 상기 제2 공정에서, 상기 수지가 상기 반도체 소자의 외주부를 덮어서 형성되는 것을 특징으로 하는 반도체 장치의 조립 방법.
  13. 제12항에 있어서, 가열에 의한 상기 수지의 점도 저하를 이용하여 상기 반도체 소자의 측면에 상기 수지를 펴서 상기 외주부를 덮는 것을 특징으로 하는 반도체 장치의 조립 방법.
  14. 제11항에 있어서, 상기 제1 공정이, 상기 반도체 소자의 측면을 덮는 데 필요한 양의 수지를 공급하는 공정인 것을 특징으로 하는 반도체 장치의 조립 방법.
  15. 제11항에 있어서, 상기 제1 공정에서, 공급하는 상기 수지가 액상이고, 상기 판 형상 부재가, 상기 플레이트를 둘러싸는 돌기부를 가지고, 상기 액상 수지가 상기 돌기부의 내측에 공급되는 것을 특징으로 하는 반도체 장치의 조립 방법.
  16. 제11항에 있어서, 상기 수지가 시트 형상이고, 상기 제1 공정이, 상기 판 형상 부재에 상기 시트 형상의 수지를 붙여 가공하는 공정인 것을 특징으로 하는 반도체 장치의 조립 방법.
  17. 제11항에 있어서, 상기 판 형상 부재가 상기 플레이트를 다수 가지고, 상기 제2 공정이, 상기 판 형상 부재가 갖는 상기 플레이트마다, 상기 수지를 통하여 상기 반도체 소자를 탑재하는 공정과, 상기 반도체 소자가 탑재된 상기 판 형상 부재를 가열하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 조립 방법.
  18. 제17항에 있어서, 상기 제2 공정이, 상기 탑재하는 공정과 상기 가열하는 공정을 동시에 행하는 것을 특징으로 하는 반도체 장치의 조립 방법.
  19. 제18항에 있어서, 상기 제2 공정이, 가열 수단을 구비하는 상기 반도체 소자의 탑재 수단을 이용하여 행하여지는 것을 특징으로 하는 반도체 장치의 조립 방법.
  20. 제11항에 있어서, 상기 반도체 소자가 상기 제1면 상에 재배선층을 갖는 것을 특징으로 하는 반도체 장치의 조립 방법.
KR1020047016582A 2002-04-17 2003-04-14 반도체 장치 및 반도체 장치의 조립 방법 KR100593407B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00114538 2002-04-17
JP2002114538A JP2003309216A (ja) 2002-04-17 2002-04-17 半導体装置
JPJP-P-2002-00114539 2002-04-17
JP2002114539A JP3826831B2 (ja) 2002-04-17 2002-04-17 半導体装置の組立方法
PCT/JP2003/004693 WO2003088355A1 (fr) 2002-04-17 2003-04-14 Dispositif a semi-conducteur et son procede d'assemblage

Publications (2)

Publication Number Publication Date
KR20040105879A true KR20040105879A (ko) 2004-12-16
KR100593407B1 KR100593407B1 (ko) 2006-06-28

Family

ID=29253571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047016582A KR100593407B1 (ko) 2002-04-17 2003-04-14 반도체 장치 및 반도체 장치의 조립 방법

Country Status (7)

Country Link
US (1) US7446423B2 (ko)
EP (1) EP1487014A4 (ko)
KR (1) KR100593407B1 (ko)
CN (1) CN100409430C (ko)
AU (1) AU2003236251A1 (ko)
TW (1) TWI229396B (ko)
WO (1) WO2003088355A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099838A (ja) * 2007-10-18 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
KR101287582B1 (ko) * 2008-07-07 2013-07-19 삼성테크윈 주식회사 칩 마운터 및 칩 마운터의 ｂｇａ 패키지 인식 방법
US8022538B2 (en) * 2008-11-17 2011-09-20 Stats Chippac Ltd. Base package system for integrated circuit package stacking and method of manufacture thereof
JP5152099B2 (ja) * 2009-05-18 2013-02-27 富士通株式会社 基板構造
US8455991B2 (en) * 2010-09-24 2013-06-04 Stats Chippac Ltd. Integrated circuit packaging system with warpage control and method of manufacture thereof
US8746310B2 (en) * 2011-05-31 2014-06-10 The United States of America, as represented by the Secretary of Commerce, The National Instutute of Standards and Technology System and method for probe-based high precision spatial orientation control and assembly of parts for microassembly using computer vision

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
JPH02192195A (ja) 1989-01-19 1990-07-27 Sharp Corp 複数の回路基板の接続構造
JPH0737768A (ja) * 1992-11-26 1995-02-07 Sumitomo Electric Ind Ltd 半導体ウェハの補強方法及び補強された半導体ウェハ
AU695669B2 (en) * 1994-05-19 1998-08-20 Canon Kabushiki Kaisha Photovoltaic element, electrode structure thereof, and process for producing the same
JPH0831872A (ja) 1994-07-13 1996-02-02 Hitachi Ltd 半導体装置
US5844309A (en) * 1995-03-20 1998-12-01 Fujitsu Limited Adhesive composition, semiconductor device using the composition and method for producing a semiconductor device using the composition
JP2828021B2 (ja) * 1996-04-22 1998-11-25 日本電気株式会社 ベアチップ実装構造及び製造方法
JPH10135386A (ja) 1996-10-29 1998-05-22 Taiyo Yuden Co Ltd 半導体ベアチップの製造方法
JPH10242333A (ja) * 1997-03-01 1998-09-11 Nitto Denko Corp 半導体装置及び半導体装置の製造方法
JPH10284634A (ja) 1997-04-03 1998-10-23 Matsushita Electron Corp 半導体装置およびその製造方法
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
JP2907195B2 (ja) 1997-10-21 1999-06-21 日本電気株式会社 半導体装置の製造方法
US6064114A (en) * 1997-12-01 2000-05-16 Motorola, Inc. Semiconductor device having a sub-chip-scale package structure and method for forming same
JPH11251360A (ja) 1998-03-04 1999-09-17 Toshiba Corp 半導体装置およびその製造方法
JP3205536B2 (ja) * 1998-03-19 2001-09-04 松下電器産業株式会社 液晶表示素子およびその製造方法
TW505805B (en) * 1998-03-19 2002-10-11 Matsushita Electric Ind Co Ltd Liquid crystal display device and producing method thereof
US6175075B1 (en) * 1998-04-21 2001-01-16 Canon Kabushiki Kaisha Solar cell module excelling in reliability
JP2000100851A (ja) * 1998-09-25 2000-04-07 Sony Corp 半導体部品及びその製造方法、半導体部品の実装構造及びその実装方法
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP2001203298A (ja) 2000-01-19 2001-07-27 Hitachi Ltd 半導体装置およびその製造方法
US6656765B1 (en) * 2000-02-02 2003-12-02 Amkor Technology, Inc. Fabricating very thin chip size semiconductor packages
JP3580244B2 (ja) 2000-11-02 2004-10-20 松下電器産業株式会社 半導体装置および半導体装置の製造方法
TW522531B (en) 2000-10-20 2003-03-01 Matsushita Electric Ind Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device
JP3580240B2 (ja) 2000-10-20 2004-10-20 松下電器産業株式会社 半導体装置および半導体装置の製造方法
JP2002270638A (ja) * 2001-03-06 2002-09-20 Nec Corp 半導体装置および樹脂封止方法および樹脂封止装置
US6617655B1 (en) 2002-04-05 2003-09-09 Fairchild Semiconductor Corporation MOSFET device with multiple gate contacts offset from gate contact area and over source area
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2003088355A1 (fr) 2003-10-23
CN1647266A (zh) 2005-07-27
CN100409430C (zh) 2008-08-06
EP1487014A1 (en) 2004-12-15
TW200406854A (en) 2004-05-01
US20050116323A1 (en) 2005-06-02
TWI229396B (en) 2005-03-11
KR100593407B1 (ko) 2006-06-28
US7446423B2 (en) 2008-11-04
EP1487014A4 (en) 2009-12-16
AU2003236251A1 (en) 2003-10-27

Similar Documents

Publication Publication Date Title
KR100762208B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법
KR100593407B1 (ko) 반도체 장치 및 반도체 장치의 조립 방법
JP2003243344A (ja) 半導体装置の製造方法
JP4248441B2 (ja) 超音波フリップチップ実装方法
JP3925389B2 (ja) 半導体装置組立用の樹脂接着材
JP3649129B2 (ja) 半導体装置の製造方法および半導体装置
JP3894097B2 (ja) 半導体装置
JP3826831B2 (ja) 半導体装置の組立方法
JP5018675B2 (ja) 半導体装置
JP3733950B2 (ja) 半導体装置の組立方法
JP3580240B2 (ja) 半導体装置および半導体装置の製造方法
JP4043720B2 (ja) 半導体装置および半導体装置の製造方法
US20050127141A1 (en) Mounting method of bump-equipped electronic component and mounting structure of the same
JP3303825B2 (ja) 半導体装置の製造方法
JP2003309216A (ja) 半導体装置
JP3870827B2 (ja) 実装方法
KR100389226B1 (ko) 방열판 구조체 및 이를 이용한 반도체 장치의 제조방법
JP2006237635A (ja) 半導体装置の組立方法
JP3858719B2 (ja) 半導体装置用の補強材
JP2004311603A (ja) 半導体装置の製造方法
JP3843235B2 (ja) 電子部品組立方法、及び電子部品実装済基板
JP2002141439A (ja) 半導体装置および半導体装置の製造方法
JP3654199B2 (ja) 半導体装置の製造方法
JP2002217527A (ja) 半導体装置およびその製造方法、および異方性導電膜の装着方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee