JPH10284634A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH10284634A
JPH10284634A JP8489697A JP8489697A JPH10284634A JP H10284634 A JPH10284634 A JP H10284634A JP 8489697 A JP8489697 A JP 8489697A JP 8489697 A JP8489697 A JP 8489697A JP H10284634 A JPH10284634 A JP H10284634A
Authority
JP
Japan
Prior art keywords
resin layer
wiring pattern
metal wiring
semiconductor element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8489697A
Other languages
English (en)
Inventor
Tetsuhiro Yamamoto
哲浩 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP8489697A priority Critical patent/JPH10284634A/ja
Publication of JPH10284634A publication Critical patent/JPH10284634A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 CSP化された半導体素子の外形を標準化し
てソケット等の標準化を容易にし、また、放熱性を向上
する。 【解決手段】 半導体素子1の表面のパシベーション膜
3上に、半導体素子1の電極部に相当する位置に開口部
を有する第1の樹脂層5、前記電極部に接続された金属
配線パターン6、金属配線パターン6上の一部に開口部
を有する第2の樹脂層7、金属配線パターン6と接続さ
れたパッケージ電極8が順次形成されてCSP素子が構
成される。このCSP素子の裏面に規定サイズのアルミ
板9を貼着し、外形が標準化されたCSP化半導体装置
を得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子の集積
回路部を保護し、かつ外部装置と半導体素子の電気的接
続を安定に確保し、さらに最も高密度な実装を可能とし
た半導体装置に関するものである。本発明の半導体装置
により、情報通信機器、事務用電子機器、家庭用電子機
器、測定装置、組み立てロボット等の産業用電子機器、
医療用電子機器、電子玩具等の小型化を容易にするもの
である。
【0002】
【従来の技術】より高密度な半導体実装を実現する手法
として、CSP(チップサイズパッケージ)の開発が行わ
れているが、ここでは多数あるCSP構造の一つを例に
して従来技術の説明を行う。図4は従来のCSP構造の
半導体素子(以下CSP素子という)の断面図(a)および
平面図(b)を示したものである。
【0003】半導体素子21と外部との電気的な接続は第
2の樹脂層27の開口部に位置するパッケージ電極28で行
い、必要であればハンダボール等をパッケージ電極28に
付ける。半導体素子21の素子電極22から引き出される金
属配線パターン26は第1の樹脂層25上に形成され、この
金属配線パターン26により半導体素子21の素子電極22と
パッケージ電極28が電気的に接続される。また、パシベ
ーション膜23上に形成される第1の樹脂層25と第2の樹
脂層27により、CSP素子が搭載される実装基板と半導
体素子21のSiとの熱膨張差によって生じる応力が緩和
される。なお24はポリイミド樹脂層である。
【0004】このようなCSP構造の場合、製造プロセ
スは半導体素子が形成されたSiウェハの単位で行わ
れ、最終的にダイシングされることにより個々のCSP
素子に分割されることになる。従ってCSP素子の外形
サイズは半導体素子とほぼ同じになる。
【0005】以上のように、従来技術のCSP素子の外
形は半導体素子と同サイズであり、このことはチップの
外形によりパッケージのサイズがそれぞれ異なることに
なる。従って、検査等に用いるソケットはCSP化を行
う各LSIごとにそれぞれ必要となり、さらには同品種
においてもチップのシュリンクごとに別のソケットが必
要になることになる。これらのことは、最終的にバーン
イン等を想定すると大きなコストアップを招くことにな
る。
【0006】また従来のCSP素子の外形がほぼ半導体
素子そのものとなることは、熱抵抗が非常に大きくなる
(パッケージ等の熱抵抗はほぼその外形によって決まる)
こととなる。
【0007】
【発明が解決しようとする課題】従来のCSP素子にお
いてはパッケージサイズがチップサイズそのものであ
り、チップ外形は品種ごとあるいはメーカーごとにそれ
ぞれ異なるので外形の標準化が非常に難しく、ソケット
等の準備が各品種ごとに必要になる。さらには、チップ
のシュリンクに際しても、外形が変わることにより別の
ソケットが必要になる。また、放熱性においても外形が
小さいために他のパッケージに比べて熱抵抗が大きくな
るなどの問題を有していた。
【0008】本発明は、上記従来技術の問題点を解決す
るものであり、CSP化された半導体素子の外形を標準
化してソケット等の標準化を容易にし、また、放熱性を
向上するようにした半導体装置およびその製造方法を提
供することを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、(1) 本発明の半導体装置は、半導体素子表面のパシ
ベーション膜上に形成され前記半導体素子の電極部に相
当する位置に開口部を有する第1の樹脂層と、前記第1
の樹脂層上に形成され前記半導体素子の前記電極部に接
続された金属配線パターンと、前記金属配線パターン上
および前記第1の樹脂層上を覆い前記金属配線パターン
上の一部に開口部を有する第2の樹脂層と、前記第2の
樹脂層の開口部に形成され前記金属配線パターンと接続
されたパッケージ電極と、前記半導体素子の裏面に貼着
された規定サイズの板とを有する構成とする。そして、
前記板としては、金属、セラミック、樹脂、あるいはシ
リコンが使用される。
【0010】(2) また、本発明の半導体装置の製造方法
は、半導体素子のパシベーション膜上に前記半導体素子
の電極部に相当する位置に開口部を有する第1の樹脂層
を形成する工程と、前記第1の樹脂層上に前記電極部に
接続された金属配線パターンを形成する工程と、前記金
属配線パターン上および前記第1の樹脂層上に前記金属
配線パターン上の一部に開口部を有する第2の樹脂層を
形成する工程と、前記第2の樹脂層の開口部に前記金属
配線パターンと接続されたパッケージ電極を形成する工
程と、前記第1の樹脂層、前記第2の樹脂層、前記金属
配線パターンおよび前記パッケージ電極を形成したウェ
ハを裏面研磨およびダイシングする工程と、ダイシング
により個々に分離された半導体素子の裏面に規定サイズ
の板を貼着する工程とからなるものである。半導体装置
の裏面に板を貼着するには、導電性接着剤あるいははん
だを使用する。
【0011】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。図1は、本発
明の一実施の形態における半導体装置を示したもので、
1は集積回路が形成された半導体素子、2は素子電極、
3はパシベーション膜、4はポリイミド樹脂層、5は第
1の樹脂層、6は金属配線パターン、7は第2の樹脂
層、8はパッケージ電極である。また、9はアルミ板、
10は接着剤である。
【0012】半導体素子1は、その表面に素子電極2を
有し、その他の表面はパシベーション膜3で覆われてい
る。パシベーション膜3およびポリイミド樹脂層4上に
形成された第1の樹脂層5は素子電極2に相当する部分
に開口部を有し、その第1の樹脂層5上に、素子電極2
とパッケージ電極8とを接続する金属配線パターン6が
設けられている。金属配線パターン6と第1の樹脂層5
上には、一部に開口部を有するCSP化のための第2の
樹脂層7が設けられており、その開口部には外部との電
気的接続のためのパッケージ電極8が設けられている。
半導体素子1の裏面には、導電性の接着剤10によりアル
ミ板9が貼着されている。アルミ板9は、各品種に共通
に適用して、標準化できるように、半導体素子1より若
干大きい、規定サイズのものが使用される。
【0013】次に、上記構成の半導体装置の製造方法に
ついて説明する。まず、図2(a),(b)に示したように、
Siウェハ単位で、半導体素子1のパシベーション膜3
上に、素子電極2に相当する位置に開口部を有する第1
の樹脂層5を形成し、その第1の樹脂層5上に、素子電
極2と接続する金属配線パターン6を形成する。次に、
パッケージ電極形成部に開口部を有する第2の樹脂層7
を形成し、続いてその開口部にパッケージ電極8を形成
する。
【0014】このようにして、CSP化されたSiウェ
ハ11を、図2(c)に示したように、ダイシングして、個
片状態のCSP素子12を得る。ここまでは、従来例と同
様である。
【0015】次に、図3(a)に示したように、予め規定
のサイズにカットされたアルミ板9上に導電性の接着剤
10をノズル13により一定量塗布し、その上に、図3(b)
に示したように、個片化されたCSP素子12を載置、位
置合わせして、一定時間加熱硬化する。
【0016】以上のように構成された本実施の形態にお
ける半導体装置は、CSP素子裏面に貼着されたアルミ
板9の外形に統一され、CSP素子の標準化、さらに
は、使用されるソケットも標準化することができる。ま
た、貼着したアルミ板9により、半導体素子の動作時に
発生する熱を効率的にパッケージ外部へ放出することが
できる。
【0017】なお、本実施の形態では、CSP素子の裏
面に貼着した板をアルミ板として説明したが、その他の
金属、セラミック、樹脂、あるいはシリコンの板として
も良い。また、CSP素子とアルミ板との接着に導電性
接着剤を使用したが、はんだによる接合でも良い。
【0018】
【発明の効果】以上説明したように、本発明によれば、
CSP化された半導体素子の外形を標準化することがで
き、ソケット等のチップ外形に対するカスタム対応を行
う必要がなくなる。従って、ソケット等はチップの種類
によらず外形サイズとピンピッチのみにより標準化され
る。CSP素子裏面に貼着した板により、放熱特性を向
上することができる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施の形態における半導体装置の断
面図(a)および平面図(b)である。
【図2】本発明の一実施の形態における半導体装置の製
造方法を示す図である。
【図3】本発明の一実施の形態における半導体装置の要
部の製造方法を示す図である。
【図4】従来例の半導体装置の断面図(a)および平面図
(b)である。
【符号の説明】
1… 半導体素子、 2…素子電極、 3…パシベーシ
ョン膜、 4…ポリイミド樹脂層、 5…第1の樹脂
層、 6…金属配線パターン、 7…第2の樹脂層、
8…パッケージ電極、 9…アルミ板、 10…接着剤、
12…CSP素子。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子表面のパシベーション膜上に
    形成され前記半導体素子の電極部に相当する位置に開口
    部を有する第1の樹脂層と、前記第1の樹脂層上に形成
    され前記半導体素子の前記電極部に接続された金属配線
    パターンと、前記金属配線パターン上および前記第1の
    樹脂層上を覆い前記金属配線パターン上の一部に開口部
    を有する第2の樹脂層と、前記第2の樹脂層の開口部に
    形成され前記金属配線パターンと接続されたパッケージ
    電極と、前記半導体素子の裏面に貼着された規定サイズ
    の板とを有することを特徴とする半導体装置。
  2. 【請求項2】 半導体素子の裏面に貼着された板は、金
    属、セラミック、樹脂、またはシリコンからなることを
    特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 半導体素子のパシベーション膜上に前記
    半導体素子の電極部に相当する位置に開口部を有する第
    1の樹脂層を形成する工程と、前記第1の樹脂層上に前
    記電極部に接続された金属配線パターンを形成する工程
    と、前記金属配線パターン上および前記第1の樹脂層上
    に前記金属配線パターン上の一部に開口部を有する第2
    の樹脂層を形成する工程と、前記第2の樹脂層の開口部
    に前記金属配線パターンと接続されたパッケージ電極を
    形成する工程と、前記第1の樹脂層、前記第2の樹脂
    層、前記金属配線パターンおよび前記パッケージ電極を
    形成したウェハを裏面研磨およびダイシングする工程
    と、ダイシングにより個々に分離された半導体素子の裏
    面に規定サイズの板を貼着する工程とからなることを特
    徴とする半導体装置の製造方法。
  4. 【請求項4】 半導体素子の裏面への板の貼着に、導電
    性の接着剤あるいははんだを用いることを特徴とする請
    求項3記載の半導体装置の製造方法。
JP8489697A 1997-04-03 1997-04-03 半導体装置およびその製造方法 Pending JPH10284634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8489697A JPH10284634A (ja) 1997-04-03 1997-04-03 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8489697A JPH10284634A (ja) 1997-04-03 1997-04-03 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH10284634A true JPH10284634A (ja) 1998-10-23

Family

ID=13843513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8489697A Pending JPH10284634A (ja) 1997-04-03 1997-04-03 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH10284634A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325466B1 (ko) * 1999-03-20 2002-02-21 박종섭 칩 사이즈 패키지 및 그의 제조방법
EP1069615A3 (en) * 1999-07-13 2002-04-03 Shinko Electric Industries Co. Ltd. Semiconductor device
KR100340060B1 (ko) * 1998-06-02 2002-07-18 박종섭 티에스오피와호환성이있는씨에스피핀배치방법및그에의한핀배치구조
US7446423B2 (en) 2002-04-17 2008-11-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for assembling the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100340060B1 (ko) * 1998-06-02 2002-07-18 박종섭 티에스오피와호환성이있는씨에스피핀배치방법및그에의한핀배치구조
KR100325466B1 (ko) * 1999-03-20 2002-02-21 박종섭 칩 사이즈 패키지 및 그의 제조방법
EP1069615A3 (en) * 1999-07-13 2002-04-03 Shinko Electric Industries Co. Ltd. Semiconductor device
US6465886B1 (en) 1999-07-13 2002-10-15 Shinko Electric Industries Co., Ltd. Semiconductor device having circuit pattern and lands thereon
US7446423B2 (en) 2002-04-17 2008-11-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for assembling the same

Similar Documents

Publication Publication Date Title
US6734552B2 (en) Enhanced thermal dissipation integrated circuit package
US7015072B2 (en) Method of manufacturing an enhanced thermal dissipation integrated circuit package
US7629199B2 (en) Method for fabricating semiconductor package with build-up layers formed on chip
US5610442A (en) Semiconductor device package fabrication method and apparatus
EP1360882B1 (en) Method of making a stackable microcircuit layer strating from a plastic encapsulated microcircuit
US7364944B2 (en) Method for fabricating thermally enhanced semiconductor package
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US20110209908A1 (en) Conductor package structure and method of the same
US20060079027A1 (en) Semiconductor device and its manufacturing method
JPH0897217A (ja) 半導体装置及びその製造方法
US6166435A (en) Flip-chip ball grid array package with a heat slug
US20110031607A1 (en) Conductor package structure and method of the same
JPH1050772A (ja) 半導体装置およびその製造方法
US6657293B1 (en) Chip scale package in which layout of wiring lines is improved
JPH10284634A (ja) 半導体装置およびその製造方法
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP3421137B2 (ja) ベアチップの搭載構造及び放熱板
US6150730A (en) Chip-scale semiconductor package
US20010006251A1 (en) Semiconductor device and manufacturing method
US5982026A (en) Inexpensive resin molded semiconductor device
JP3602052B2 (ja) 放熱板及びその製造方法並びに半導体パッケージ及びその製造方法
JP2002231856A (ja) 半導体装置及びその製造方法
JP2822990B2 (ja) Csp型半導体装置
US20030214019A1 (en) Packaging system for semiconductor devices