KR20040051197A - 모든 칼럼 선택 트랜지스터들을 선택할 수 있는 칼럼 프리디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트방법 - Google Patents

모든 칼럼 선택 트랜지스터들을 선택할 수 있는 칼럼 프리디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트방법 Download PDF

Info

Publication number
KR20040051197A
KR20040051197A KR1020020079083A KR20020079083A KR20040051197A KR 20040051197 A KR20040051197 A KR 20040051197A KR 1020020079083 A KR1020020079083 A KR 1020020079083A KR 20020079083 A KR20020079083 A KR 20020079083A KR 20040051197 A KR20040051197 A KR 20040051197A
Authority
KR
South Korea
Prior art keywords
column
flash memory
column select
memory device
transistors
Prior art date
Application number
KR1020020079083A
Other languages
English (en)
Other versions
KR100515055B1 (ko
Inventor
정재용
임흥수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0079083A priority Critical patent/KR100515055B1/ko
Priority to US10/677,841 priority patent/US7123528B2/en
Priority to JP2003413966A priority patent/JP4843193B2/ja
Publication of KR20040051197A publication Critical patent/KR20040051197A/ko
Application granted granted Critical
Publication of KR100515055B1 publication Critical patent/KR100515055B1/ko
Priority to US11/232,816 priority patent/US7099211B2/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1204—Bit line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

스트레스 테스트 시 칼럼 선택 트랜지스터들 모두를 선택할 수 있는 칼럼 프리 디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트 방법이 개시된다. 본 발명의 플레쉬 메모리 장치 내 칼럼 프리 디코더는 모든 칼럼 선택 신호를 입력하여 반전시키는 버퍼부와, 버퍼부의 출력과 칼럼 어드레스들을 디코딩하는 디코더부들과, 그리고 디코더들의 출력에 응답하여 칼럼 선택 트랜지스터들의 게이트들에 연결되는 칼럼 선택 신호들의 전압 레벨을 가변시키는 레벨 쉬프터들을 포함한다. 본 발명은 스트레스 테스트 시 비트라인으로 접지 전압 레벨이, 그리고 칼럼 선택 신호들 모두에 고전압이 인가되어 스트레스 테스트를 수행하기 때문에, 스트레스 테스트 시간을 줄인다.

Description

모든 칼럼 선택 트랜지스터들을 선택할 수 있는 칼럼 프리 디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트 방법{Flash memory device having column pre-decoder capable of selecting all column selection transistors and stress test method thereof}
본 발명은 플레쉬 메모리 장치에 관한 것으로, 특히 모든 칼럼 선택 트랜지스터들을 선택할 수 있는 칼럼 프리 디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트 방법에 관한 것이다.
불휘발성 메모리 장치들 중 플레쉬 메모리 장치는 온-보드(on board) 상에서 기입과 소거 동작이 가능한 고밀도의 정보 저장 장치이다. 플레쉬 메모리 셀은 선택 게이트, 플로팅 게이트, 소스 및 드레인을 포함하는 하나의 FET(Field Effect Transistor)로 구성된다. 정보는 플레쉬 메모리 셀의 문턱 전압(threshold voltage) Vt 변화에 의해 발생되는 플로팅 게이트 상의 차아지량 변동으로 플레쉬 메모리 셀에 저장된다. 플레쉬 메모리 장치는 크게 낸드 플레쉬 메모리 장치와 노아 플레쉬 메모리 장치로 구분된다. 낸드 플레쉬 메모리 장치는 대용량 정보 저장 장치로 사용되고, 노아 플레쉬 메모리 장치는 고속 데이터 처리를 위한 정보 저장 장치로 사용된다.
노아 플레쉬 메모리 셀은 일반적으로 2가지 상태, 즉 "프로그램된" 과 "삭제된" 상태를 가진다. 노아 플레쉬 메모리 셀이 프로그램되면, 잉여 전자들이 플로팅 게이트 상에 트랩되고(trapped) 문턱 전압 Vt이 올라가서 선택된 플레쉬 메모리 셀은 드레인-소스 전류가 흐르지 않는다. 플레쉬 메모리 셀이 프로그램된 상태를 로직 "0"이라고 일컫는다. 플레쉬 메모리 셀이 삭제되면 플로팅 게이트 상에 잉여 전자들이 적거나 없어 플레쉬 메모리 셀은 많은 소스-드레인 전류가 흐른다. 플레쉬 메모리 셀이 삭제된 상태를 로직 "1"이라고 일컫는다.
도 1은 일반적인 노아 플레쉬 메모리 장치를 나타내는 도면이다. 이를 참조하면, 노아 플레쉬 메모리 장치(100)는 어드레스 버퍼(110), 로우 프리디코더(120), 로우 디코더(130), 셀 어레이(140), 칼럼 프리 디코더(150), 칼럼 디코더(160) 그리고 센스 앰프(170)를 포함한다. 셀 어레이(140)에는 워드라인들(WLi)과 비트라인들(BLi)의 교차점에 플레쉬 메모리 셀들이 배열된다. 어드레스 버퍼(110)는 플레쉬 메모리 셀들을 프로그램 또는 삭제하기 위해 외부에서 어드레스 신호(ADDR)를 입력하고 그 출력으로 로우 어드레스(RowAdd)와 칼럼 어드레스(ColAdd)로 구분한다. 로우 프리 디코더(120)는 입력되는 로우 어드레스(RowAdd)를 디코딩하여 로우 선택 신호(RowSel)를 발생한다. 로우 디코더(130)는 로우 선택 신호(RowSel)에 응답하여 소정의 워드라인(WLi)을 인에이블시키는데, 플레쉬 메모리 장치(100)의 동작 모드에 따라 워드라인(WLi)을 소정의 전압 레벨로 구동한다. 워드라인(WLi)은 프로그램 모드일 때 10V 정도의 전압 레벨로, 삭제 모드일 때 -10V 정도의 전압 레벨로, 그리고 독출 모드일 때 4.5V 정도의 전압 레벨로 구동된다.
칼럼 프리 디코더(150)는 입력되는 칼럼 어드레스(ColAdd)를 디코딩하여 칼럼 선택 신호들(ColSel1[m:0], ColSel2[n:0])을 발생한다. 칼럼 디코더(160)는 칼럼 선택 신호들(ColSel1[m:0], ColSel2[n:0])에 응답하여 소정의 비트라인(BLi)을 선택하고 선택된 비트라인(BLi)을 데이터 라인(DLi)을 통해 센스 앰프(170)와 연결시킨다. 설명의 편의를 위하여, 16개의 비트라인(BLi, i=0~15)이 예로써 기술된다. 하나의 제1 칼럼 선택 신호(ColSel1[m:0])는 4개의 비트라인(BLi)을 선택하고 하나의 제2 칼럼 선택 신호(ColSel2[n:0]))는 제1 칼럼 선택 신호(ColSel1[m:0])에 의해 선택된 4개의 비트라인(BLi) 중 하나를 선택하여 데이터 라인(DLi)과 연결시킨다.
도 2는 칼럼 프리 디코더(150)의 구체적인 회로도를 나타내는 도면이다. 이를 참조하면, 칼럼 프리 디코더(150)는 칼럼 어드레스들(ColAdd[3:0])을 입력하여 제1 칼럼 선택 신호들(ColSel1[3:0])과 제2 칼럼 선택 신호들(ColSel2[3:0])을 선택적으로 발생한다. 제1 및 제2 칼럼 어드레스(ColAdd[0], ColAdd[1])는 디코딩 블락(200)을 통해 디코딩되어 하나의 레벨 쉬프터(202, 204, 206, 208)를 구동한다. 레벨 쉬프터(202, 204, 206, 208)는 도 3과 같이 구성되며, 로우레벨의 입력 신호(IN)에 응답하여 그 출력(OUT)으로 10V 정도의 고전압(HV)을 발생한다. 레벨 쉬프터(202, 204, 206, 208)의 출력인 고전압(HV)의 제1 칼럼 선택 신호(ColSel1[0], ColSel1[1], ColSel1[2], ColSel1[3]) 각각은 비트라인(BLi)과 연결되는 제1군의 트랜지스터들(161, 도 1) 중 4개의 트랜지스터를 턴온시킨다. 그리고, 제3 및 제4 칼럼 어드레스(ColAdd[2], ColAdd[3])는 디코딩 블락(210)과 레벨 쉬프터(212, 214, 216, 218)를 통해 고전압(HV)의 제2 칼럼 선택 신호(ColSel2[0], ColSel2[1], ColSel2[2], ColSel2[3])를 발생한다. 고전압의 제2 칼럼 선택 신호(ColSel2[0], ColSel2[1], ColSel2[2], ColSel2[3])는 제1 칼럼 선택 신호(ColSel1[0], ColSel1[1], ColSel1[2], ColSel1[3])에 의해 턴온된 4개의 트랜지스터와 연결되는 4개의 비트라인들(BLi, 도 1) 중 하나를 선택하여 하나의 데이터 라인(DLi)과 연결시킨다.
한편, 플레쉬 메모리 장치(100, 도 1)가 프로그램 모드일 때 프로그래밍 타입에 따라 선택되는 메모리 셀의 비트라인으로 5V 내지 0V 정도의 전압이 인가되고, 비선택된 메모리 셀의 비트라인으로 0V가 인가된다. 이 때, 비선택된 메모리 셀의 비트라인과 연결되는 제1군의 트랜지스터들(161) 내 트랜지스터(MF)의 바이어스 상태를 살펴보면, 도 4a와 같이, 제1 칼럼 선택 신호(ColSel1[0])가 연결되는 그 게이트에 10V 정도의 고전압(HV)이, 그리고 비트라인(BL0)이 연결되는 그 소스에 0V 전압이 인가된다. 이에 따라 MF 트랜지스터의 게이트와 소스 사이에 10V의 전압이 걸리게 된다. 그리고 비선택된 메모리 셀과 연결되는 데이터 라인(DL0)으로 0V의 전압이 인가되는 데, 제2군 트랜지스터들(162) 내 트랜지스터(MS)의 바이어스 상태를 살펴보면, 도 4b와 같이, 제2 칼럼 선택 신호(ColSel2[0])가 연결되는 그 게이트에 10V 정도의 고전압이 인가되고, 그리고 데이터 라인(DL0)이 연결되는 그 드레인에 0V가 인가된다. 이 상태는 프로그램이 끝날 때까지 계속하여 유지되는 데, MF 트랜지스터와 MS 트랜지스터의 게이트 산화막 스트레스를 가중시키게 된다.
이와 아울러, 삭제 모드일 때에는 벌크(bulk)로 9V 정도의 전압이 인가되어 비트라인으로 커플링된다. 이 때 제1 및 제2 칼럼 선택 신호들(ColSel1[m:0], ColSel2[n:0])은 0V로 인가된다. 그리하여, 제1군 트랜지스터들(161)의 게이트들에 0V 전압이, 그리고 그 소스들에 9V의 커플링 전압이 인가되어 제1군 트랜지스터들(161)의 게이트 산화막 스트레스가 생긴다.
이러한 게이트 산화막의 스트레스는 프로그램 동작과 삭제 동작을 반복 수행하는 동안 게이트 산화막을 열화(degradation)시켜 트랜지스터 불량을 유발한다. 이는 최종적으로 플레쉬 메모리 장치의 불량을 의미한다. 이러한 게이트 산화막 열화로 인해 발생될 트랜지스터 불량을 초기에 걸러낼 수 있는 방안이 요구된다.
그런데, 도 2의 칼럼 프리 디코더(150)에 의해 발생되는 제1 및 제2 칼럼 선택 신호들(ColSel1[m:0]. ColSel2[n:0])은 한번에 한번씩 고전압으로 인가되기 때문에, 칼럼 디코더(160, 도 1) 내 제1군 및 제2군 트랜지스터들에 스트레스를 가해 트랜지스터 불량을 걸러내기에는 테스트 시간이 너무 많이 소요되는 문제점이 있다.
따라서, 스트레스 테스트 시간을 줄일 수 있는 칼럼 프리 디코더를 갖는 플레쉬 메모리 장치가 요구된다.
본 발명의 목적은 스트레스 테스트 시간을 줄일 수 있는 칼럼 프리 디코더를 갖는 플레쉬 메모리 장치를 제공하는 데 있다.
본 발명의 다른 목적은 상기 플레쉬 메모리 장치의 스트레스 테스트 방법을 제공하는 데 있다.
도 1은 종래의 플레쉬 메모리 장치를 나타내는 도면이다.
도 2는 도 1의 종래의 칼럼 프리 디코더를 나타내는 도면이다.
도 3은 레벨 쉬프터를 나타내는 도면이다.
도 4a 및 도 4b는 칼럼 선택 트랜지스터들(MF, MS)의 스트레스 태양을 나타내는 도면이다.
도 5는 본 발명의 일실시예에 따른 플레쉬 메모리 장치를 나타내는 도면이다.
도 6은 본 발명의 일실시예에 따른 도 5의 칼럼 프리 디코더를 나타내는 도면이다.
상기 목적을 달성하기 위하여, 본 발명은 플레쉬 메모리 셀들과 연결되는 복수개의 비트라인들 중 소정의 비트라인을 선택하는 칼럼 선택 트랜지스터들을 제어하는 칼럼 프리 디코더를 갖는 플레쉬 메모리 장치에 있어서, 칼럼 프리 디코더는 모든 칼럼 선택 신호를 입력하는 버퍼부와, 버퍼부의 출력과 칼럼 어드레스들을 디코딩하는 디코더부들과, 그리고 디코더들의 출력에 응답하여 칼럼 선택 트랜지스터들의 게이트들과 연결되는 칼럼 선택 신호들의 전압 레벨을 가변시키는 레벨 쉬프터들을 포함한다. 스트레스 테스트 시 칼럼 선택 신호들 모두를 10V 이상의 고전압으로 인가하여 비트라인 전압 레벨이 일정 전압 예컨대, 접지 전압 레벨인 칼럼 선택 트랜지스터들에 대하여 스트레스 테스트가 진행된다.
바람직하기로, 버퍼부는 모든 칼럼 선택 신호를 입력하는 인버터로 구성되고, 디코더부들 각각은 버퍼부의 출력과 칼럼 어드레스를 입력하는 낸드 게이트로 구성된다. 레벨 쉬프터는 고전압에 그 소스들이 연결되고 그 게이트들이 상대방 드레인에 각각 교차 연결되는 제1 및 제2 피모스 트랜지스터들과, 디코더부의 출력을 입력하는 인버터와, 제1 피모스 트랜지스터의 드레인과 접지 전압 사이에 연결되고 인버터의 출력에 게이팅되는 제1 엔모스 트랜지스터와, 제2 피모스 트랜지스터의 드레인과 접지 전압 사이에 연결되고 디코더부의 출력에 게이팅되고 그 드레인이 제2 피모스 트랜지스터의 드레인과 연결되어 칼럼 선택 신호를 발생하는 제2 엔모스 트랜지스터를 포함한다.
그리고, 플레쉬 메모리 장치는 칼럼 선택 트랜지스터들을 소정의 단(stage)으로 나누는 칼럼 디코더를 더 포함하고, 칼럼 디코더는 일군의 칼럼 선택 신호들에 응답하여 비트라인들 중 적어도 두 개 이상의 비트라인들을 선택하는 제1단의 칼럼 선택 트랜지스터들과, 다른 일군의 칼럼 선택 신호들에 응답하여 제1단의 칼럼 선택 트랜지스터들에 의해 선택된 비트라인들 중 소정의 비트라인을 선택하여 데이터 라인으로 연결시키는 제2단의 칼럼 선택 트랜지스터들을 포함한다.
상기 다른 목적을 달성하기 위하여, 본 발명은 플레쉬 메모리 셀들과 연결되는 복수개의 비트라인들 중 소정의 비트라인을 선택하는 칼럼 선택 트랜지스터들을 갖는 플레쉬 메모리 장치의 스트레스 테스트 방법에 있어서, 모든 칼럼 선택 신호를 활성화시키는 단계와, 모든 칼럼 선택 신호의 활성화에 응답하여 칼럼 선택 트랜지스터들의 게이트들로 10V 이상의 고전압을 인가하는 단계와, 그리고 모든 칼럼 선택 신호의 비활성화에 응답하여 입력되는 칼럼 어드레스들을 디코딩하여 칼럼 선택 트랜지스터들을 선택적으로 턴온시키는 단계를 포함한다. 바람직하기로, 일정 전압, 예컨대 접지 전압 레벨인 비트라인과 연결되는 칼럼 선택 트랜지스터들로 스트레스 테스트가 진행된다.
따라서, 본 발명에 의하면, 스트레스 테스트 시 칼럼 선택 트랜지스터들 모두를 선택하고 그 게이트들로 고전압을 인가하여 스트레스 테스트를 수행할 수 있기 때문에, 스트레스 테스트 시간을 줄인다.
이하, 본 발명은 도 5와 도 6을 참조하여 구체적으로 설명된다.
도 5는 본 발명의 일실시예에 따른 플레쉬 메모리 장치를 나타내는 도면이다. 이를 참조하면, 플레쉬 메모리 장치(500)는 도 1의 플레쉬 메모리 장치(100)와 비교하여 칼럼 프리 디코더(510) 만이 차이가 있고 나머지 구성요소들은 거의 동일하다. 칼럼 프리 디코더(510)는 칼럼 어드레스(ColAdd)와 모든 칼럼 선택 신호(AllColSel)에 응답하여 선택적으로 또는 전체로 칼럼 선택 신호들(ColSel1[m:0], ColSel2[n:0])를 발생한다. 칼럼 프리 디코더(510)는 도 6에 구체적으로 도시되어 있다.
도 6을 참조하면, 칼럼 프리 디코더(510)는 버퍼부(610), 디코더부들(620, 630), 그리고 레벨 쉬프터들(202, 204, 206, 208, 212, 214, 216, 218)을 포함한다. 레벨 쉬프터들(202, 204, 206, 208, 212, 214, 216, 218)은 도 3의 레벨 쉬프터와 동일하다. 버퍼부(610)는 모든 칼럼 선택 신호(AllColSel)를 입력하는 인버터로 구성된다. 모든 칼럼 선택 신호(AllColSel)가 하이레벨로 활성화되면 버퍼부(610)의 출력은 로우레벨이 된다. 디코더부들(620, 630)은 칼럼 어드레스들(ColAdd[0], ColAdd{1], ColAdd[2], ColAdd[3])과 버퍼부(610)의 출력을 조합한다. 디코더부들(620, 630)의 출력은 레벨 쉬프터(202, 204, 206, 208, 212, 214, 216, 218)을 통해 제1 및 제2 칼럼 선택 신호들(ColSel1[0], ColSel1[1], ColSel1[2], ColSel1[3], ColSel2[0], ColSel2[1], ColSel2[2], ColSel2[3])을 발생한다.
버퍼부(610)의 출력이 로우레벨이면 디코더부들(620, 630)의 출력이 모두 로우레벨이 되고, 레벨 쉬프터들(202, 204, 206, 208, 212, 214, 216, 218)의 출력은 고전압(HV)의 제1 및 제2 칼럼 선택 신호들(ColSel1[0], ColSel1[1], ColSel1[2], ColSel1[3], ColSel2[0], ColSel2[1], ColSel2[2], ColSel2[3])로 발생된다. 고전압의 제1 및 제2 칼럼 선택 신호들(ColSel1[0], ColSel1[1], ColSel1[2], ColSel1[3], ColSel2[0], ColSel2[1], ColSel2[2], ColSel2[3])은 이 후 도 1의 칼럼 디코더(160) 내 칼럼 선택 트랜지스터들(161, 162)의 게이트들로 인가되어 칼럼 선택 트랜지스터들(161, 162)을 턴온시킨다. 칼럼 선택 트랜지스터들(161, 162)은 바람직하기로, 엔모스 트랜지스터들로 구성되고, 고전압은 전원 전압 이상의 전압레벨로 외부에서 직접 제공 될 수 있다. 이는 칼럼 선택 트랜지스터들(161, 162) 모두에 대해 스트레스 인가 테스트를 한꺼번에 수행할 수 있다는 것을 의미한다. 다만, 이 때 0V의 비트라인(BLi)과 연결되는 칼럼 선택 트랜지스터들에 대하여 스트레스 테스트가 진행된다.
한편, 모든 칼럼 선택 신호(AllColSel)가 로우레벨로 비활성이면, 버퍼부(610)의 출력은 하이레벨이 된다. 버퍼부(610)의 출력이 하이레벨이 되면 디코더부들(620, 630)은 도 2의 디코더부들(200, 210)과 동일하게 동작된다. 즉, 레벨 쉬프터(202, 204, 206, 208)의 출력인 고전압(HV)의 제1 칼럼 선택 신호(ColSel1[0], ColSel1[1], ColSel1[2], ColSel1[3]) 각각은 비트라인(BLi)과 연결되는 제1군의 칼럼 선택 트랜지스터들(161, 도 5) 중 4개의 트랜지스터를 턴온시킨다. 그리고, 제3 및 제4 칼럼 어드레스(ColAdd[2], ColAdd[3])는 디코딩 블락(6300)과 레벨 쉬프터(212, 214, 216, 218)를 통해 고전압(HV)의 제2 칼럼 선택 신호(ColSel2[0], ColSel2[1], ColSel2[2], ColSel2[3])를 발생한다. 고전압의 제2 칼럼 선택 신호(ColSel2[0], ColSel2[1], ColSel2[2], ColSel2[3])는 제1 칼럼 선택 신호(ColSel1[0], ColSel1[1], ColSel1[2], ColSel1[3])에 의해 턴온된 4개의 칼럼 선택 트랜지스터와 연결되는 4개의 비트라인들(BLi, 도 5) 중 하나를 선택하여 하나의 데이터 라인(DLi)과 연결시킨다.
여기에서, 칼럼 선택 신호로 인가되는 고전압은 외부에서 직접 인가될 수도 있으며, 그 전압 레벨이 가변적이다.
따라서, 본 발명의 칼럼 프리 디코더에 의하면, 칼럼 선택 트랜지스터들을 동시에 모두 선택하여 스트레스 테스트를 수행할 수 있기 때문에 스트레스 테스트 시간을 줄일 수 있다.
이상에서, 본 발명은 실시예들을 들어 기술하였지만 이는 예시적인 것에 불과하며 본 발명의 기술적 사상 및 범위를 제한하거나 한정하는 것은 아니다. 본 실시예에서는 10V 정도의 칼럼 선택 신호들과 0V 정도의 비트라인과 연결되는 칼럼 선택 트랜지스터들에 대하여 스트레스 테스트가 진행되는 것에 대하여 기술하고 있지만, 일정한 전압 레벨이 인가되는 칼럼 선택 트랜지스터들에 대하여 다양하게 스트레스 테스트할 수 있음은 물론이다. 본 발명의 사상과 범위를 벗어나지 않는 한도 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 본 발명의 칼럼 프리 디코더에 의하면, 칼럼 선택 트랜지스터들을 모두 선택하고 그 게이트들로 고전압을 인가하여 스트레스 테스트를 수행할 수 있기 때문에, 스트레스 테스트 시간을 줄인다.

Claims (16)

  1. 플레쉬 메모리 셀들과 연결되는 복수개의 비트라인들 중 소정의 비트라인을 선택하는 칼럼 선택 트랜지스터들을 제어하는 칼럼 프리 디코더를 갖는 플레쉬 메모리 장치에 있어서, 상기 칼럼 프리 디코더는
    모든 칼럼 선택 신호를 입력하는 버퍼부;
    상기 버퍼부의 출력과 칼럼 어드레스들을 디코딩하는 디코더부들; 및
    상기 디코더들의 출력에 응답하여 상기 칼럼 선택 트랜지스터들의 게이트들에 연결되는 칼럼 선택 신호들의 전압 레벨을 가변시키는 레벨 쉬프터들을 구비하고,
    스트레스 테스트 시, 상기 모든 칼럼 선택 신호에 응답하여 상기 칼럼 선택 신호 모두를 고전압으로 인가하는 것을 특징으로 하는 플레쉬 메모리 장치.
  2. 제1항에 있어서, 상기 버퍼부는
    상기 모든 칼럼 선택 신호를 입력하는 인버터로 구성되는 것을 특징으로 하는 플레쉬 메모리 장치.
  3. 제1항에 있어서, 상기 디코더부들 각각은
    상기 버퍼부의 출력과 상기 칼럼 어드레스를 입력하는 낸드 게이트로 구성되는 것을 특징으로 하는 플레쉬 메모리 장치.
  4. 제1항에 있어서, 상기 레벨 쉬프터는
    고전압에 그 소스들이 연결되고, 그 게이트들이 상대방 드레인에 각각 교차 연결되는 제1 및 제2 피모스 트랜지스터들;
    상기 디코더부의 출력을 입력하는 인버터;
    상기 제1 피모스 트랜지스터의 드레인과 접지 전압 사이에 연결되고, 상기 인버터의 출력에 게이팅되는 제1 엔모스 트랜지스터; 및
    상기 제2 피모스 트랜지스터의 드레인과 상기 접지 전압 사이에 연결되고, 상기 디코더부의 출력에 게이팅되고, 그 드레인이 상기 제2 피모스 트랜지스터의 드레인과 연결되어 상기 칼럼 선택 신호를 발생하는 제2 엔모스 트랜지스터를 구비하는 것을 특징으로 하는 플레쉬 메모리 장치.
  5. 제1항에 있어서, 상기 플레쉬 메모리 장치는
    상기 칼럼 선택 트랜지스터들을 소정의 단(stage)으로 나누는 칼럼 디코더를 더 구비하고,
    상기 칼럼 디코더는
    일군의 상기 칼럼 선택 신호들에 응답하여 상기 비트라인들 중 적어도 두 개 이상의 비트라인들을 선택하는 제1단의 칼럼 선택 트랜지스터들; 및
    다른 일군의 상기 칼럼 선택 신호들에 응답하여 상기 제1단의 칼럼 선택 트랜지스터들에 의해 선택된 비트라인들 중 소정의 비트라인을 선택하여 데이터 라인으로 연결시키는 제2 단의 칼럼 선택 트랜지스터들을 구비하는 것을 특징으로 하는 플레쉬 메모리 장치.
  6. 제5항에 있어서, 상기 칼럼 선택 트랜지스터들은
    엔모스 트랜지스터들인 것을 특징으로 하는 플레쉬 메모리 장치.
  7. 제1항에 있어서, 상기 칼럼 선택 신호의 고전압은
    외부에서 직접 제공되는 것을 특징으로 하는 플레쉬 메모리 장치.
  8. 제1항에 있어서, 상기 칼럼 선택 신호의 고전압은
    전원 전압 이상의 전압 레벨인 것을 특징으로 하는 플레쉬 메모리 장치.
  9. 제1항에 있어서, 상기 비트라인은
    상기 스트레스 테스트 시 일정 전압 레벨로 인가되는 것을 특징으로 하는 플레쉬 메모리 장치.
  10. 제9항에 있어서, 상기 비트라인의 일정 전압은
    접지 전압 레벨인 것을 특징으로 하는 플레쉬 메모리 장치.
  11. 플레쉬 메모리 셀들과 연결되는 복수개의 비트라인들 중 소정의 비트라인을선택하는 칼럼 선택 트랜지스터들을 갖는 플레쉬 메모리 장치의 스트레스 테스트 방법에 있어서,
    모든 칼럼 선택 신호를 활성화시키는 단계;
    상기 모든 칼럼 선택 신호의 활성화에 응답하여 상기 칼럼 선택 트랜지스터들의 게이트들과 연결되는 칼럼 선택 신호들을 고전압을 인가하는 단계; 및
    상기 모든 칼럼 선택 신호의 비활성화에 응답하여 입력되는 칼럼 어드레스들을 디코딩하여 상기 칼럼 선택 트랜지스터들을 선택적으로 턴온시키는 단계를 구비하는 것을 특징으로 하는 플레쉬 메모리 장치의 스트레스 테스트 방법.
  12. 제11항에 있어서, 상기 칼럼 선택 신호의 고전압은
    외부에서 직접 인가되는 것을 특징으로 하는 플레쉬 메모리 장치의 스트레스 테스트 방법.
  13. 제12항에 있어서, 상기 칼럼 선택 신호의 고전압은
    전원 전압 이상의 전압 레벨인 것을 특징으로 하는 플레쉬 메모리 장치의 테스트 방법.
  14. 제11항에 있어서, 상기 스트레스 테스트 방법은
    상기 스트레스 테스트 동안 비트라인들로 일정 전압 레벨이 인가되는 것을 특징으로 하는 플레쉬 메모리 장치의 스트레스 테스트 방법.
  15. 제14항에 있어서, 상기 비트라인의 일정 전압은
    접지 전압 레벨인 것을 특징으로 하는 플레쉬 메모리 장치의 스트레스 테스트 방법.
  16. 제11항에 있어서, 상기 칼럼 선택 트랜지스터들은
    엔모스 트랜지스터들인 것을 특징으로 하는 플레쉬 메모리 장치의 스트레스 테스트 방법.
KR10-2002-0079083A 2002-12-12 2002-12-12 모든 칼럼 선택 트랜지스터들을 선택할 수 있는 칼럼 프리디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트방법 KR100515055B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0079083A KR100515055B1 (ko) 2002-12-12 2002-12-12 모든 칼럼 선택 트랜지스터들을 선택할 수 있는 칼럼 프리디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트방법
US10/677,841 US7123528B2 (en) 2002-12-12 2003-10-01 Flash memory device having column predecoder capable of selecting all column selection transistors and stress test method thereof
JP2003413966A JP4843193B2 (ja) 2002-12-12 2003-12-11 フラッシュメモリ装置およびその装置のコラム選択トランジスタのストレステスト方法
US11/232,816 US7099211B2 (en) 2002-12-12 2005-09-21 Flash memory device capable of reducing test time and test method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0079083A KR100515055B1 (ko) 2002-12-12 2002-12-12 모든 칼럼 선택 트랜지스터들을 선택할 수 있는 칼럼 프리디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트방법

Publications (2)

Publication Number Publication Date
KR20040051197A true KR20040051197A (ko) 2004-06-18
KR100515055B1 KR100515055B1 (ko) 2005-09-14

Family

ID=32768464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0079083A KR100515055B1 (ko) 2002-12-12 2002-12-12 모든 칼럼 선택 트랜지스터들을 선택할 수 있는 칼럼 프리디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트방법

Country Status (3)

Country Link
US (2) US7123528B2 (ko)
JP (1) JP4843193B2 (ko)
KR (1) KR100515055B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851996B1 (ko) * 2007-02-12 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 컬럼 어드레스 디코딩 회로 및 방법
KR100915812B1 (ko) * 2007-08-14 2009-09-07 주식회사 하이닉스반도체 멀티 칼럼 디코더 스트레스 테스트 회로
US8264905B2 (en) 2008-03-19 2012-09-11 Samsung Electronics Co., Ltd. Nonvolatile memory device using variable resistive element

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2874734A1 (fr) * 2004-08-26 2006-03-03 St Microelectronics Sa Procede de lecture de cellules memoire programmables et effacables electriquement, a precharge anticipee de lignes de bit
US7257046B2 (en) * 2005-06-13 2007-08-14 Atmel Corporation Memory data access scheme
KR100630752B1 (ko) * 2005-07-06 2006-10-02 삼성전자주식회사 플래쉬 메모리 장치의 낮은 동작 전원 전압에 적합한워드라인 디코더
JP2007157282A (ja) * 2005-12-07 2007-06-21 Elpida Memory Inc ウェハ・バーンイン・テスト方法、ウェハ・バーンイン・テスト装置及び半導体記憶装置
JP2007207346A (ja) * 2006-02-01 2007-08-16 Toshiba Microelectronics Corp 半導体集積回路装置
DE602006006029D1 (de) * 2006-04-12 2009-05-14 St Microelectronics Srl Spaltendekodierungssystem für mit Niederspannungstransistoren implementierte Halbleiterspeichervorrichtungen
JP4805733B2 (ja) * 2006-06-21 2011-11-02 株式会社東芝 半導体記憶装置及びそのテスト方法
US20080237587A1 (en) * 2007-03-30 2008-10-02 Qimonda North America Corp. Method and circuit for stressing upper level interconnects in semiconductor devices
CN103177772A (zh) * 2011-12-20 2013-06-26 绿智慧流科技公司 闪存测试方法
EP3021326B1 (en) 2014-11-17 2020-01-01 EM Microelectronic-Marin SA Apparatus and method to accelerate the testing of a memory array by applying a selective inhibition of address input lines.
US9830998B2 (en) 2015-05-19 2017-11-28 Sandisk Technologies Llc Stress patterns to detect shorts in three dimensional non-volatile memory
US9466347B1 (en) * 2015-12-16 2016-10-11 Stmicroelectronics International N.V. Row decoder for non-volatile memory devices and related methods

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0101107A2 (en) * 1982-07-19 1984-02-22 Motorola, Inc. Method of testing a semiconductor memory array
JPS59146495A (ja) * 1983-02-10 1984-08-22 Fujitsu Ltd 半導体記憶装置
JPH051040Y2 (ko) * 1985-04-09 1993-01-12
JPH01159900A (ja) * 1987-12-16 1989-06-22 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JPH0679440B2 (ja) * 1990-03-22 1994-10-05 株式会社東芝 不揮発性半導体記憶装置
JP2591324B2 (ja) * 1990-10-29 1997-03-19 日本電気株式会社 半導体記憶集積回路
JP3119531B2 (ja) * 1992-09-02 2000-12-25 富士通株式会社 半導体記憶装置
JPH06111591A (ja) * 1992-10-01 1994-04-22 Toshiba Corp 半導体集積回路
JP3130705B2 (ja) * 1993-06-25 2001-01-31 株式会社東芝 半導体メモリ回路
JP3142435B2 (ja) * 1994-02-15 2001-03-07 株式会社東芝 半導体集積回路装置
KR0144407B1 (ko) * 1994-12-31 1998-08-17 김주용 고속 병렬 테스트 회로
JP3753190B2 (ja) * 1995-04-26 2006-03-08 三菱電機株式会社 半導体装置
KR0145225B1 (ko) * 1995-04-27 1998-08-17 김광호 블럭 단위로 스트레스 가능한 회로
JPH09231764A (ja) * 1996-01-19 1997-09-05 Sgs Thomson Microelectron Inc バーストカウンタ回路及びその動作方法
JPH10228767A (ja) * 1997-02-18 1998-08-25 Mitsubishi Electric Corp 半導体記憶装置
JP3565474B2 (ja) * 1997-11-14 2004-09-15 シャープ株式会社 半導体記憶装置
KR100301932B1 (ko) * 1999-04-27 2001-10-29 윤종용 불 휘발성 반도체 메모리 장치
JP3945939B2 (ja) * 1999-05-31 2007-07-18 富士通株式会社 圧縮テスト可能なメモリ回路
US6094388A (en) * 1999-07-01 2000-07-25 Micron Technology, Inc. Methods of identifying defects in an array of memory cells and related integrated circuitry
JP4290288B2 (ja) * 1999-08-31 2009-07-01 Ｏｋｉセミコンダクタ株式会社 不揮発性半導体記憶装置
KR100464946B1 (ko) * 2000-12-30 2005-01-05 주식회사 하이닉스반도체 번-인 테스트 방법
KR100388208B1 (ko) * 2001-05-25 2003-06-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리던던시 회로

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851996B1 (ko) * 2007-02-12 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 장치의 컬럼 어드레스 디코딩 회로 및 방법
US7656729B2 (en) 2007-02-12 2010-02-02 Hynix Semiconductor, Inc. Circuit and method for decoding column addresses in semiconductor memory apparatus
KR100915812B1 (ko) * 2007-08-14 2009-09-07 주식회사 하이닉스반도체 멀티 칼럼 디코더 스트레스 테스트 회로
US7940585B2 (en) 2007-08-14 2011-05-10 Hynix Semiconductor Inc. Multi-column decoder stress test circuit
US8264905B2 (en) 2008-03-19 2012-09-11 Samsung Electronics Co., Ltd. Nonvolatile memory device using variable resistive element

Also Published As

Publication number Publication date
US7123528B2 (en) 2006-10-17
US20040233703A1 (en) 2004-11-25
US7099211B2 (en) 2006-08-29
KR100515055B1 (ko) 2005-09-14
US20060018167A1 (en) 2006-01-26
JP4843193B2 (ja) 2011-12-21
JP2004192796A (ja) 2004-07-08

Similar Documents

Publication Publication Date Title
US7099211B2 (en) Flash memory device capable of reducing test time and test method thereof
US6587375B2 (en) Row decoder for a nonvolatile memory device
US7161842B2 (en) Flash memory device and method of erasing flash memory cell thereof
US8854884B2 (en) NAND flash architecture with multi-level row decoding
JP2905666B2 (ja) 半導体装置における内部電圧発生回路および不揮発性半導体記憶装置
KR100612569B1 (ko) 향상된 프리-프로그램 기능을 가지는 플래쉬 메모리 장치및 그 프리-프로그램 동작 제어방법
US7616487B2 (en) Decoders and decoding methods for nonvolatile semiconductor memory devices
JPH0851351A (ja) レベル変換回路
US6044020A (en) Nonvolatile semiconductor memory device with a row decoder circuit
US6118705A (en) Page mode erase in a flash memory array
US6359810B1 (en) Page mode erase in a flash memory array
KR20020089588A (ko) 레이아웃 사이즈가 감소된 로우 디코더를 갖는 불휘발성반도체 메모리장치
JP3359404B2 (ja) 不揮発性半導体記憶装置の記憶データの消去方法
KR19990077906A (ko) 비휘발성 반도체 메모리 장치
US7035162B2 (en) Memory devices including global row decoders and operating methods thereof
KR20090120673A (ko) 불휘발성 메모리 소자의 동작 방법
KR100630752B1 (ko) 플래쉬 메모리 장치의 낮은 동작 전원 전압에 적합한워드라인 디코더
KR100250752B1 (ko) 플래쉬 메모리에서의 디코더회로
KR100250754B1 (ko) 플래쉬 메모리에서의 디코더 회로
KR20010004269A (ko) 플래쉬 메모리 셀 어레이 구조 및 데이터 기록 방법
KR100356484B1 (ko) 플래쉬 메모리의 로우 디코더 회로
KR100548590B1 (ko) 플래시 메모리장치
JP2003085987A (ja) 不揮発性半導体記憶装置
KR100205244B1 (ko) 불휘발성 반도체 메모리 장치의 로우 디코더
JPH0917189A (ja) 不揮発性半導体メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 15