KR0144407B1 - 고속 병렬 테스트 회로 - Google Patents
고속 병렬 테스트 회로Info
- Publication number
- KR0144407B1 KR0144407B1 KR1019940040591A KR19940040591A KR0144407B1 KR 0144407 B1 KR0144407 B1 KR 0144407B1 KR 1019940040591 A KR1019940040591 A KR 1019940040591A KR 19940040591 A KR19940040591 A KR 19940040591A KR 0144407 B1 KR0144407 B1 KR 0144407B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- data line
- read
- data
- write
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명의 고속 병렬 테스트 회로는 하나의 서브 셀 어레이(sub cell array)에 포함된 모든 칼럼 디코더를 동시에 구동하여 하나의 워드라인에 접속된 모든 셀의 데이타를 읽은 후에 데이타선쌍을 결합시켜 결합된 데이타를 판독하여 셀의 정상동작 여부를 판단함으로써, 메모리 장치의 속도를 향상한다. 이를 위하여 본 발명의 고속 병렬 테스트 회로는 메모리 셀 블럭의 리드 및 라이트 선택신호를 발생하는 신호발생부와, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 하나의 워드라인에 해당하는 모든 컬럼 어드레스 신호를 디코딩하는 컬럼 디코더와, 상기 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 데이타선 상의 신호를 감지증폭하는 제1감지증폭기와, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 데이타선 상의 신호 및 기준전압(Vr)을 입력하여 데이타선상의 신호를 감지증폭하는 제2감지증폭기와, 상기 제1 및 제2감지증폭기로 부터의 신호중 하나를 선택하여 출력하는 멀티플렉스와, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 데이타선 선택신호를 발생하는 선택신호발생회로와, 각각의 데이타선에 연결되어 상기 선택신호 발생회로로 부터의 신호에 따라 각 데이타선상의 신호를 상기 제1감지증폭기 또는 제2감지증폭기쪽으로 공급하는 제1 및 제2 및 제3 및 제4피모스트랜지터과, 외부로 부터의 라이트될 데이타를 완충하여 상기 데이타선상에 공급하는 라이트 신호 완충회로를 구비한다.
Description
제1도는 통상의 병렬 테스트 회로의 일부분을 도시한 회로도.
제2도는 본 발명의 제일실시예에 따른 고속 병렬 테스트 회로의 회로도.
제3도는 본 발명의 제이실시예에 따른 고속 병렬 테스트 회로의 회로도.
제4도는 본 발명의 제삼실시예에 따른 고속 병렬 테스트 회로의 회로도.
제5도는 메모리 셀 어레이 블럭의 리드/라이트 선택신호의 발생회로의 회로도.
제6a도 및 제6b도는 제5도에 관련된 신호의 타이밍도.
*도면의 주요부분에 대한 부호의 설명
5:컬럼 디코더 9:데이타선 결합트랜지스터
10:전용의 데이타선 감지증폭기 11:선택신호발생기
본 발명은 하나의 워드라인을 선택한 후 순차적으로 칼럼 어드레스를 선택하여 전 메모리 셀을 테스트 하는 병렬 테스트 회로에 관한 것으로 특히, 동시에 다수의 컬럼 어드레스를 선택하여 다수의 셀을 테스트함으로써 고속의 테스트 동작을 구현하는 고속 병렬 테스트 회로에 관한 것이다.
제1도에는 일반적인 병렬 테스트 회로의 경우를 나타내었다. 제1도에 있어서, 5는 컬럼 어드레스를 선택하는 컬럼 어드레스 디코더이고, 8은 데이타를 저장하는 일반적인 서브 셀 어레이 블럭(sub cell array block)이다.
초기에 로우 어드레스에 해당하는 워드라인(1)을 인에이블 시키고 인에이블된 워드라인에 해당하는 셀 데이타들은 비트라인(BL,/BL)에 미세한 전압차를 일으킨다. 이와 같은 미세한 전압차는 비트라인 감지 증폭기(3)에 의하여 비트라인(BL)상의 신호는 전원전압(Vcc)로, 비트라인바(/BL)상의 신호는 접지전압(Vss)와 같은 레벨로 증폭하게 된다. 이때 상기 컬럼 디코더(5)는 외부로부터 칼럼 어드레스 신호(y0,y1,y2...yn)을 입력하여 입력된 칼럼 어드레스에 해당하는 패스 트랜지스터를 구동함으로써, 상기 칼럼 어드레스에 해당하는 비트 라인상의 신호를 데이타 버스(db1,db1b,db0,db0b)에 실어준다. 그리고 상기 데이타 버스에 전달된 데이타는 데이타선 감지증폭기(6)을 경유하여 데이타 출력 버퍼(도시하지 않음)에 공급되며 칼럼 어드레스 스트로브 신호에 의하여 출력된다. 또, 테스트 모드의 라이트 동작에서는 선택신호 s10 및 s11에 의하여 상기 데이타 버스(db1,db1b,db0,db0b) 및 셀 감지증폭기(3)을 경유하여 해당하는 메모리 셀에 저장된다.
그러나, 상기 병렬 테스트회로는 상기 서브 셀 어레이 내의 칼럼 디코더(5)를 순차적으로 하나씩 선택하여 메모리 장치내의 전 메모리 셀을 테스트 하므로 메가(106)급의 반도체 장치에 있어서는 테스트 시간이 길어져 장치의 가격을 높이며 전력소모를 유발하게 된다.
따라서, 본 발명의 목적은 하나의 서브 셀 어레이(sub cell array)에 포함된 모든 칼럼 디코더를 동시에 구동하여 하나의 워드라인에 접속된 모든 셀의 데이타를 읽은 후에 데이타선쌍을 결합시켜 결합된 데이타를 판독하여 셀의 정상동작 여부를 판단한다.
상기 목적을 달성하기 위하여, 본 발명의 고속 병렬테스트회로는 메모리 셀 블럭의 리드 및 라이트 선택신호를 발생하는 신호발생부와, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 하나의 워드라인에 해당하는 모든 컬럼 어드레스 신호를 디코딩하는 컬럼 디코더와, 상기 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 데이타선 상의 신호를 감지증폭하는 제1감지증폭기와, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 데이타선 상의 신호 및 기준전압(Vr)을 입력하여 데이트선상의 신호를 감지증폭하는 제2감지증폭기와, 상기 제1 및 제2감지증폭기로 부터의 신호중 하나를 선택하여 출력하는 멀티플렉스와, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 데이타선 선택신호를 발생하는 선택신호발생회로와, 각각의 데이타선에 연결되어 상기 선택신호발생회로로 부터의 신호에 따라 각 데이타선상의 신호를 상기 제1감지증폭기 또는 제2감지증폭기쪽으로 공급하는 제1 및 제2 및 제3 및 제4피모스트랜지스터과, 외부로 부터의 라이트될 데이타를 완충하여 상기 데이타선상에 공급하는 라이트 신호 완충회로를 구비한다.
이하, 본 발명을 첨부한 도면을 참조로 하여 상세히 설명하기로 한다.
제2도는 본 발명의 제일실시예에 따른 고속병렬테스트회로의 블럭도이다. 상기 고속병렬테스트회로의 5는 컬럼 어드레스를 선택하는 컬럼 어드레스 디코더이고, 8은 데이타를 저장하는 일반적인 서브 셀 어레이 블럭이며, 11은 선택신호발생기이다.
상기 디코더는 컬럼 어드레스 선택신호(y1 내지 yn) 및 상기 서브 셀 어레이 블럭의 리드/라이트 선택신호(/blk_wrt)를 입력함으로써, 상기 리드/라이트 선택신호(/blk_wrt)가 로우로 인에이블됨에 따라 하나의 워드라인에 접속된 모든 셀에 대하여 동시에 리드 및 라이트 동작이 수행된다. 제5도는 상기 서브 셀 어레이 블럭의 리드/라이트 선택신호(/blk_wrt) 발생회로이며 제6a도 및 제6b도는 상기 제5도에 관련된 신호의 타이밍도이다.
상기 선택신호발생기(11)은 외부로부터 블럭 리드/라이트 선택 신호(blk_wrt)의 제어를 받아 데이타선 감지증폭기 선택신호 s10 및 s11을 출력한다. 데이타선의 데이타를 감지하는 데이타선 감지증폭기(6)은 일반적인 리드 및 라이트 모드에서는 s10,s11에 의하여 구동된 데이타선 결합 트랜지스터(9)에 의해 선택된 데이타 선에 대하여 판독을 하게 되나, 상기 고속 병렬 테스트 모드에서는 고속 병렬 테스트 회로 전용의 데이타선 감지증폭기(10)이 동작을 한다. 상기 전용의 데이타 감지증폭기(10)은, 데이타 감지증폭기(6)의 입력으로 결합된 데이타선쌍중 하나의 데이타선과 데이타 비교를 위한 기준전압(Vr)을 입력으로 하여 데이타를 판독하게 된다. 따라서, 고속 병렬 테스트 회로에서는 하나의 서브 셀 어레이 블럭의 컬럼 디코더가(5)가 동시에 동작하게 되고 이를 상기 고속 병렬 테스트용 전용의 데이타 감지 증폭기(10)이 데이타를 감지증폭하기에 제1도의 통상의 테스트 회로에 비하여 매우 짧은 테스트 시간을 갖게 된다.
제3도는 본 발명의 제2실시예를 도시한 블럭도로서, 데이타의 라이트 동작시 블럭 라이트 드라이브(7)이 제2도와는 달리 두 개가 존재하는 것 외에는 제2도에 도시된 블럭도와 동일함으로 상세한 설명은 생략한다. 상기 블럭 라이트 드라이브(7)은 선택신호 s10 및 s11의 제어를 받으며 상기 블럭 라이트 드라이브(7)의 출력이 각각 해당하는 데이타선에 연결되도록 되어 있어, 상기 고속 병렬 테스트 회로는 블럭 리드/라이트 선택신호 s10 및 s11이 모두 동시에 동작하여 하나의 워드라인에 접속된 모든 셀에 대하여 동일한 데이타를 라이트하게 된다.
제4도는 본 발명의 제3실시예에 따른 고속 병렬 테스트 회로로서, 라이트동작은 제3도와 동일하지만 리드동작에 차이가 있다.
상기 두 개의 데이타 감지증폭기는 각각 데이타 선에 트랜지스터를 통하여 연결되어 있고, 상기 데이타 감지 증폭기(6)은 s10 및 s11에 의하여 제어된다. 상기 데이타 감지증폭기에 각각 연결된 트랜지스터중 트랜지스터 Q1,Q3는 접지전압(Vss)이러 접속되어 있으며 또, 다른 데이타선(db1b,db0b)에 접속된 트랜지스터 Q2,Q4는 블럭 리드 라이트 선택신호인 blk-wrt의 제어를 받는다. 따라서, 상기 고속 병렬 테스트 회로는 일반리드 및 라이트 모드시에는, 상기 트랜지스터 Q2,Q4가 로우레벨의 신호를 입력하여 온(on) 상태를 유지하여 상기 데이타 버스선(db1b,db0b)는 데이타 선 감지증폭기 6에 접속되고, 고속 병렬 테스트 모드시에는 하이레벨의 신호를 입력하여 오프(off) 상태가 됨으로써, 항상 동작하지 않는다. 대신 /blk-wrt의 제어를 받아 기준전압(Vr)이 접속되어 고속 병렬 테스트 회로를 구현한다.
상술한 바와 같이 본 발명의 고속병렬테스트 회로는 하나의 서브 셀 어레이(sub cell array)에 접속된 모든 컬럼 디코더가 동시에 동작하여 하나의 워드라인에 접속된 모든 셀을 동시에 테스트하여 메모리 속도를 향상하며함께 메모리 장치의 레이아웃(layout)을 간단하게 한다.
Claims (3)
- 메모리 셀 블럭의 리드 및 라이트 선택신호를 발생하는 신호발생 수단과, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 하나의 워드라인에 해당하는 모든 컬럼 어드레스 신호를 디코딩하는 컬럼 디코더와, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 데이타선 상의 신호를 감지증폭하는 제1감지증폭기와, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 데이타선 상의 신호 및 기준전압(Vr)을 입력하여 데이트선상의 신호를 감지증폭하는 제2감지증폭기와, 상기 제1 및 제2감지증폭기로 부터의 신호중 하나를 선택하여 출력하는 멀티플렉스와, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 데이타선 선택신호를 발생하는 선택신호발생수단과, 각각의 데이타선에 연결되어 상기 선택신호발생수단으로 부터의 신호에 따라 각 데이타선상의 신호를 상기 제1감지증폭기 또는 제2감지중폭기쪽으로 공급하는 제1 및 제2 및 제3 및 제4 절환수단과, 외부로 부터의 라이트될 데이타를 완충하여 상기 데이타선상에 공급하는 라이트 신호 완충수단을 구비한 것을 특징으로 하는 고속 병렬 테스트 회로.
- 메모리 셀 블럭의 리드 및 라이트 선택신호를 발생하는 신호발생수단과, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 하나의 워드라인에 해당하는 모든 컬럼 어드레스 신호를 디코딩하는 컬럼 디코더와, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 데이타선 상의 신호를 감지증폭하는 제1감지증폭기와, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 데이타선 상의 신호 및 기준전압(Vr)을 입력하여 데이트선상의 신호를 감지증폭하는 제2감지증폭기와, 상기 제1 및 제2감지증폭기로 부터의 신호중 하나를 선택하여 출력하는 멀티플렉스와, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 데이타선 선택신호를 발생하는 선택신호발생수단과, 각각의 데이타선에 연결되어 상기 선택신호발생수단으로 부터의 신호에 따라 각 데이타선상의 신호를 상기 제1감지증폭기 또는 제2감지증폭기 쪽으로 공급하는 절환수단과, 상기 선택신호발생수단으로 부터의 신호에 따라 외부로 부터의 라이트될 데이타를 완충하여 상기 데이타선상에 공급하는 라이트 신호 완충수단을 구비한 것을 특징으로 하는 고속 병렬 테스트 회로.
- 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 하나의 워드라인에 해당하는 모든 컬럼 어드레스 신호를 디코딩하는 컬럼 디코더와, 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 데이타선 선택신호를 발생하는 선택신호발생수단과, 외부로 부터의 메모리 셀 블의 리드 및 라이트 선택신호에 따라 보수의 데이타를 입력하는 데이타선쪽으로 기준전압(Vr)을 공급하는 제7 및 제8절환수단과, 상기 제7 및 제8절환수단 및 선택신호 발생수단으로 부터의 신호에 따라 고속 또는 통상의 속도로 데이타선상의 신호를 감지증폭하는 제1 및 제2감지증폭기와, 보수의 데이타를 입력하는 데이타선에 각각 접속되어 있으며 상기 메모리 셀 블럭의 리드 및 라이트 선택신호에 따라 각 데이타선상의 신호를 상기 가용성 감지증폭기쪽으로 공급하는 제5 및 제6절환수단과, 상기 제1 및 제2감지증폭기로 부터의 신호중 하나를 선택하여 출력하는 멀티플렉스와, 상기 선택신호발생수단으로 부터의 신호에 따라 외부로 부터의 라이트 될 데이타를 완충하여 상기 데이타선상에 공급하는 라이트 신호 완충수단을 구비한 것을 특징으로 하는 고속 병렬 테스트 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040591A KR0144407B1 (ko) | 1994-12-31 | 1994-12-31 | 고속 병렬 테스트 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940040591A KR0144407B1 (ko) | 1994-12-31 | 1994-12-31 | 고속 병렬 테스트 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960025042A KR960025042A (ko) | 1996-07-20 |
| KR0144407B1 true KR0144407B1 (ko) | 1998-08-17 |
Family
ID=19406227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940040591A KR0144407B1 (ko) | 1994-12-31 | 1994-12-31 | 고속 병렬 테스트 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144407B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100515055B1 (ko) * | 2002-12-12 | 2005-09-14 | 삼성전자주식회사 | 모든 칼럼 선택 트랜지스터들을 선택할 수 있는 칼럼 프리디코더를 갖는 플레쉬 메모리 장치와 그 스트레스 테스트방법 |
-
1994
- 1994-12-31 KR KR1019940040591A patent/KR0144407B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960025042A (ko) | 1996-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE37176E1 (en) | Semiconductor memory | |
| US7471590B2 (en) | Write control circuitry and method for a memory array configured with multiple memory subarrays | |
| KR100253564B1 (ko) | 고속 동작용 싱크로노스 디램 | |
| EP1248269B1 (en) | Semiconductor memory device and method for selecting multiple word lines in a semiconductor memory device | |
| US9293190B2 (en) | Semiconductor storage device | |
| JP3945939B2 (ja) | 圧縮テスト可能なメモリ回路 | |
| CN1728278B (zh) | 半导体装置的操作方法以及该半导体装置 | |
| KR100295048B1 (ko) | 기입시간을최소화하는메모리장치및데이터기입방법 | |
| US6466508B1 (en) | Semiconductor memory device having high-speed read function | |
| US6785187B2 (en) | Semiconductor device having integrated memory and logic | |
| KR980012445A (ko) | 멀티 뱅크 메모리장치 | |
| KR0144407B1 (ko) | 고속 병렬 테스트 회로 | |
| EP0454162A2 (en) | Semiconductor memory device | |
| KR0179097B1 (ko) | 데이타 리드/라이트 방법 및 장치 | |
| KR0184493B1 (ko) | 싱글 데이타라인을 갖는 반도체 메모리 장치 | |
| JP3169819B2 (ja) | 半導体記憶装置 | |
| US6515916B2 (en) | Column switch in memory device and cache memory using the same | |
| US6445604B2 (en) | Channel driving circuit of virtual channel DRAM | |
| JPH08153392A (ja) | 半導体メモリ回路 | |
| KR0157291B1 (ko) | 전류센스앰프를 갖는 반도체 메모리 장치의 전류센싱회로 | |
| KR100390983B1 (ko) | 반도체 메모리 소자 및 그의 제어방법 | |
| JPH04238193A (ja) | 半導体記憶装置 | |
| KR100214483B1 (ko) | 다 비트 입출력을 위한 디램 | |
| JP2840068B2 (ja) | ダイナミック型ｒａｍ | |
| JPH04325991A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090327 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |