KR20040022397A - 바운더리 스캔 장치 - Google Patents

바운더리 스캔 장치 Download PDF

Info

Publication number
KR20040022397A
KR20040022397A KR1020030062247A KR20030062247A KR20040022397A KR 20040022397 A KR20040022397 A KR 20040022397A KR 1020030062247 A KR1020030062247 A KR 1020030062247A KR 20030062247 A KR20030062247 A KR 20030062247A KR 20040022397 A KR20040022397 A KR 20040022397A
Authority
KR
South Korea
Prior art keywords
output
input
signal
scan
selector
Prior art date
Application number
KR1020030062247A
Other languages
English (en)
Other versions
KR100576274B1 (ko
Inventor
가시와기신지
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20040022397A publication Critical patent/KR20040022397A/ko
Application granted granted Critical
Publication of KR100576274B1 publication Critical patent/KR100576274B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

매크로에 대한 바운더리 스캔 장치가 개시된다. 복수의 신호 경로는 매크로에 접속되며, 통상 모드 동작 동안, 각각은 신호 송신용 데이터 신호 입력단 및 데이터 신호 출력단을 갖는다. 복수의 회로에는 각각 복수의 신호 경로가 제공된다. 각각의 회로는, 테스트 모드 동작 동안 신호가 복수의 신호 경로 중 하나를 통해 통과하는 경우, 신호 송신을 캡처링하는 성능을 갖는다.

Description

바운더리 스캔 장치 {BOUNDARY SCAN DEVICE}
본 발명은 바운더리 스캔 장치에 관한 것으로, 구체적으로는 매크로 경계에서 신호를 제어 및 관측하도록 제공되는 바운더리 스캔 장치에 관한 것이다.
기판의 형태가 계속적으로 미세화되고 집적회로 (IC) 집적도가 증가함에 따라, 기판상의 IC 테스트 및 프로브 (probe) 메카니즘에 의한 배선이 더욱 어려워지고 있다. IC 의 테스트를 수월하게 하기 위해, IEEE 표준 1149.1 은, 인쇄 회로 기판상에 조립하여 제품을 형성할 때 IC 소자들 사이의 배선 및 IC 테스트에 대한 표준화된 접근에서, IC 에 사용될 수 있는 테스트 논리를 규정하는 바운더리 스캔 아키텍쳐 (architecture) 및 프로토콜을 특정한다. 표준은, 1) 각각의 장치 또는 소자가 그들의 요구되는 기능을 수행하며, 2) 소자는 정확하게 배선되며, 및 3) 소자는 정확하게 상호작용하여 제품이 의도된 기능을 수행한다는 것을 확인하도록 의도된다.
일반적으로, 상술한 참조된 IEEE 표준에서 규정한 바와 같이, 복수의 바운더리 스캔 셀이 서로 배선되며 피시험 장치 (device under test; DUT) 에 배선되어, 바운더리 스캔 장치, 즉 바운더리 스캔 테스트 성능을 갖는 장치를 형성한다. 피시험 장치의 핀에 대한 바운더리 스캔 셀은 스캔 체인, 즉 피시험 장치의 폭넓은 주변에 시프트 레지스터 체인을 형성하도록 배선된다. 이 체인에는 직렬 스캔입출력 접속, 적합한 클록 및 제어 신호가 제공된다.
각각의 내장형 집적 회로의 내부 회로 사이의 신호 경로 및 내부 회로와 외부 단자 사이의 신호 경로에 바운더리 스캔 장치를 제공함으로써, 통상의 동작 모드 동안, 바운더리 스캔 장치는 입력 핀을 통해 각각의 집적 회로로 유입하는 데이터와 출력 핀을 통해 집적 회로로부터 전달되는 데이터를 관측 및 송신하는 수단을 제공한다. 테스트 모드 동작 동안, 바운더리 스캔 장치는 내부 회로 또는 외부 단자를 테스트 패턴 데이터로 로드할 수 있고, 내장형 집적 회로가 적절하게 실행되고 있음을 검증하기 위해 그 결과를 시프트할 수 있다.
제 JP-A 10-326301 호에서는 LSI 의 복수의 매크로들 (예를 들어, 모듈 또는 블록) 사이의 접속 테스트, 예를 들어 모든 매크로가 바운더리 스캔 장치에 의존하지 않고 적절하게 배선되어 있다는 검증을 개시하고 있다.
도 1 은 어떻게 복수의 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 이 서로 배선되어 있고, 매크로 (12) 입력 핀에 각각 접속되고, 바운더리 스캔 장치 (16) 의 스캔 체인 (14) 의 입력측 부분을 어떻게 형성하는지를 나타내는 커스텀 (custom) LSI (10) 의 블록도이다. 또한, 어떻게 복수의 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 이 서로 배선되어 있고, 매크로 (12) 의 출력 핀에 접속되고, 바운더리 스캔 장치 (16) 의 스캔 체인 (14) 의 출력측 부분을 어떻게 형성하는지에 대해서 나타낸다. 또한, 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 은 각각 주변 회로 (18) 의 출력 핀에 접속된다. 또한, 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 은 주변 회로 (18) 의 입력 핀에 접속된다. 커스텀 LSI은 사용자의 사양과 일치하도록 설계되고 사용자에 의해 요청되는 기능적인 성능을 갖는 반도체 집적 회로이다.
도 1 을 참조하면, 매크로 (12) 는 제공자에 의해 설계 및 검증된 기능적인 블록이며, 지적 재산권 (IP) 으로서 사용자에게 제공될 수도 있다. 대부분의 경우에, 주변 회로에 무엇이 제공되는지를 알지 못하고, 제공자는 매크로 (12) 를 독립적인 블록으로 설계한다. 내부 조합 회로 (20 및 22) 가 적절하게 동작한다는 것을 검증하는 경우에 있어서, 제공자는 매크로 (12) 에 스캔 체인 (24) 을 탑재한다. 스캔 체인 (24) 은 조합 회로 (20) 의 출력 핀에 대한 스캔 셀 (26) 과 조합 회로 (22) 의 입력 핀에 대한 스캔 셀 (28) 을 포함한다. 테스트 모드 동작 동안, 스캔 셀 (26 및 28) 은 배선되어 직렬 입출력 외부 접속 테스트 단자 (IpSI 및 IpSO) 가 제공된 시프트 레지스터 체인을 형성한다. 통상 모드 동작 동안, 스캔 셀 (26 및 28) 은 각각 독립적인 플립-플롭으로 작용한다.
라이브러리 셀의 넷리스트를 사용하여, 제공자는 사용자의 사양과 일치하도록 주변 회로 (18) 를 설계 및 제조한다. 주변 회로 (18) 및 매크로 (12) 는 배선되어 서로 협동하여, 사용자에 의해 요청되는 기능을 수행한다. 내부 조합 회로 (30 및 32) 가 적절하게 동작한다는 것을 검증하는 경우에 있어서, 주변 회로 (18) 에는 스캔 체인 (34) 이 탑재된다. 스캔 체인 (34) 은 조합 회로 (30) 의 입력 핀에 대한 스캔 셀 (36) 과 조합 회로 (32) 의 출력 핀에 대한 스캔 셀 (38) 을 포함한다. 테스트 모드 동작 동안, 스캔 셀 (36 및 38) 은 배선되어 직렬 입출력 외부 접속 테스트 단자 (USI 및 USO) 가 제공된 시프트 레지스터 체인을 형성한다. 통상 모드 동작 동안, 스캔 셀 (36 및 38) 은 각각 독립적인 플립-플롭으로 작용한다.
상술한 바와 같이, 바운더리 스캔 장치 (16) 는 스캔 체인 (14) 을 포함한다. 스캔 체인 (14) 은 주변 회로 (18) 의 출력 핀 및 매크로 (12) 의 입력 핀에 대한 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 와 매크로 (12) 의 출력 핀 및 주변 회로 (18) 의 입력 핀에 대한 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 을 포함한다. 테스트 모드 동작 동안, 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 및 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 은 배선되어 직렬 입출력 외부 접속 단자 (BSI 및 BSO) 가 제공되는 시프트 레지스터 체인을 형성한다. 통상 동작 모드 동안, 바운더리 스캔 셀 (BI1, BI2, …, BIx 및 BO1, BO2, …, BOx) 은 입력 핀을 통해 매크로 (12) 로 입력되는 데이터와 출력 핀을 통해 매크로 (12) 로부터 전달되는 데이터를 관측 및 송신하는 수단을 제공한다. 테스트 동작 모드 동안, 바운더리 스캔 셀 (BI1, BI2, …, BIx 및 BO1, BO2, …, BOx) 은 테스트 패턴 데이터를 시프트하며 테스트에 대한 그 결과를 시프트한다.
도 7 은 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 의 각각에 대해 사용될 수 있는 바운더리 스캔 셀 (40) 의 구현예이다. 도 8 은 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 의 각각에 대해 사용될 수 있는 바운더리 스캔 셀 (80) 의 구현예이다.
도 7 을 참조하면, 입력 바운더리 스캔 셀 (40) 은 매크로 (12) 의 입력 핀에 대한 신호 경로 (42) 를 포함한다. 신호 경로 (42) 는 데이터 신호 입력단(44) 과 데이터 신호 출력단 (46) 을 갖는다. 데이터 신호 입력단 (44) 에서, 바운더리 스캔 셀 (40) 은 주변 회로 (18) 의 복수의 출력핀 중 하나에 연결된다. 데이터 신호 출력단 (46) 에서, 바운더리 스캔 셀 (40) 은 매크로 (12) 의 복수의 입력핀 중 하나에 연결된다. 입력 바운더리 스캔 셀 (40) 은 회로 (48) 를 포함한다. 회로 (48) 의 소자는 게이트 (50), 스캔 셀 (52), 선택기 (54) 를 포함한다.
게이트 (50) 는 데이터 신호 입력단 (44) 에 연결된 제 1 입력 (56), 테스트 제어 신호의 소스 (ExSCANTEST) 에 연결된 제 2 입력 (58), 및 출력 (60) 을 갖는다. 테스트 제어 신호 (ExSCANTEST) 는 피시험 장치를 나타낸다. 테스트 제어 신호 (ExSCANTEST) 는 주변 회로 (18) 가 피시험 장치일 때 "1" 레벨로 되고, 매크로 (12) 가 피시험 장치일 때 "0" 레벨로 된다. 테스트 제어 신호 (ExSCANTEST) 가 "1" 레벨로 되는 경우, 게이트 (50) 는 제 1 입력 (56) 으로서 데이터 신호 입력단 (44) 상의 신호를 수신하며, 그것을 출력 (60) 으로서 제공한다. 테스트 제어 신호 (ExSCANTEST) 가 "0" 레벨로 되는 경우, 게이트 (50) 는 출력 (60) 으로서 고정값 "0" 을 제공한다. 출력 (60) 으로서, 고정값이 "0" 으로 제한되는 것은 아니다. 예를 들어 임의의 고정값 "1" 은 테스트 제어 신호 (ExSCANTEST) 가 "0" 레벨로 되는 경우 출력 (60) 으로서 충분할 수도 있다. 후술하는 바와 같이, 출력 (60) 상의 신호는 스캔 셀 (52) 의해 캡처된다. 테스트의 편저를 위해, 출력 (60) 상의 신호는 주변 회로 (18) 가 피시험 장치가 아닌 경우, 즉 매크로 (12) 가 피시험 장치인 경우, 변하지 않는다.
레벨 감도 스캔 설계 (level sensitive scan design; LSSD) 유형일 수도 있지만, 스캔 셀 (52) 은 멀티플렉서 유형이다. 스캔 셀 (52) 은 선택기 (62) 및 플립-플롭 (미도시) 을 포함한다. 선택기 (62) 는 그것의 캡처링 입력 (64) 으로서 게이트 (50) 의 출력 (60) 을 수신하며, 시프트 입력 (66) 으로서 스캔 입력 (68) 상의 테스트 패턴 데이터를 수신한다. 테스트 제어 신호 (SCANEN) 에 응답하여, 선택기 (62) 는 그것의 캡처링 입력 (64) 을 선택하며, 그것을 출력으로 제공한다. 구체적으로는, 선택기 (62) 는 테스트 제어 신호 (SCANEN) 가 "0" 레벨로 될 때 그것의 캡처링 입력 (64) 을 선택하여 출력으로서 제공하며, 테스트 제어 신호 (SCANEN) 가 "1" 레벨로 될 때 그것의 시프트 입력 (66) 을 선택하여 출력으로서 제공한다. 테스트 모드 동작 동안, 플립-플롭은 데이터 입력으로서 선택기 (62) 의 출력을 수신하며, 그것은 클록 신호 (CLK) 에 의해 클록되어 스캔 출력 (70) 상에 시프트 출력을 제공하기 위해서 데이터 입력을 시프트한다. 플립-플롭은 갱신된 출력 (72) 을 제공하기 위해 직렬/병렬 (serial to parallel) 변환에 의해 플립-플롭의 시프트 출력을 갱신한다. 테스트 동작 모드를 나타내는 테스트 제어 신호 (SCANTEST) 에 응답하여, 스캔 셀 (52) 은 배선되어 직렬 입출력 외부 접속 테스트 단자 (BSI 및 BSO) 사이의 스캔 체인 (14; 도 1 참조) 의 입력측 부분을 형성한다. 테스트 모드 동작 동안, 캡처링 작용과 클록 신호 (CLK) 를 제어하는 테스트 제어 신호 (SCANEN) 에 응답하여, 게이트 (50) 각각의 출력 (60) 은 캡처 및 시프트되며, 시프트 출력은 갱신된 출력 (72) 을 제공하기 위해 직렬/병렬 변환에 의해 갱신된다.
선택기 (54) 는 그것의 입력으로 갱신된 출력 (72) 과 데이터 신호 입력단 (44) 상의 데이터 신호를 수신한다. 테스트 제어 신호 (SCANTEST) 에 응답하여, 선택기 (54) 는 갱신된 출력 (72) 을 선택하며, 그것을 출력으로 데이터 신호 출력단 (46) 상에 제공한다. 구체적으로는, 테스트 모드 동작 동안, 테스트 제어 신호 (SCANTEST) 가 "1" 레벨로 될 때, 선택기 (54) 는 출력으로서 갱신된 출력 (72) 을 선택한다. 통상 모드 동작 동안, 테스트 제어 신호 (SCANTEST) 가 "0" 레벨로 될 때, 선택기 (54) 는 데이터 신호 입력단 (44) 상의 데이터 신호를 선택한다. 따라서, 통상 모드 동작 동안, 선택기 (54) 는 데이터 신호 입력단 (44) 으로부터 신호 경로 (42) 를 통해 데이터 신호 출력단 (46) 으로의 송신을 허여한다.
도 8 을 참조하면, 출력 바운더리 스캔 셀 (80) 은 매크로 (12) 의 출력 핀에 대한 신호 경로 (82) 를 포함한다. 신호 경로 (82) 는 데이터 신호 입력단 (84) 과 데이터 신호 출력단 (86) 을 갖는다. 데이터 신호 입력단 (84) 에서, 출력 바운더리 스캔 셀 (80) 은 매크로 (12) 의 복수의 출력핀 중 하나에 연결된다. 데이터 신호 출력단 (86) 에서, 바운더리 스캔 셀 (80) 은 주변 회로 (18) 의 복수의 입력핀 중 하나에 연결된다. 출력 바운더리 스캔 셀 (80) 은 회로 (88) 를 포함한다. 회로 (88) 의 소자는 게이트 (90), 스캔 셀 (92), 및 선택기 (94) 를 포함한다.
게이트 (90) 는 데이터 신호 입력단 (84) 에 연결된 제 1 입력 (96), 테스트 제어 신호의 소스 (ExSCANTEST) 에 연결된 제 2 반전 입력 (98), 및 출력 (100) 을갖는다. 게이트 (50) 과 다른 것으로, 게이트 (90) 는 테스트 제어 신호 (ExSCANTEST) 의 반전형 (inverted version) 에 응답한다. 테스트 제어 신호 (ExSCANTEST) 가 "0" 레벨로 되는 경우, 게이트 (90) 는 제 1 입력으로서 데이터 신호 입력단 (84) 상의 데이터를 수신하며, 그것을 출력 (100) 으로서 제공한다. 테스트 제어 신호 (ExSCANTEST) 가 "1" 레벨로 되는 경우, 게이트 (90) 는 출력 (100) 으로서 고정값 "0" 을 제공한다. 출력 (100) 으로서, 고정값이 "0" 으로 제한되는 것은 아니다. 예를 들어 임의의 고정값 "1" 은 테스트 제어 신호 (ExSCANTEST) 가 "1" 레벨로 되는 경우 출력 (60) 으로서 충분할 수도 있다. 후술하는 바와 같이, 출력 (100) 상의 신호는 스캔 셀 (92) 의해 캡처된다. 테스트의 편저를 위해, 출력 (100) 상의 신호는 주변 회로 (18) 가 피시험 장치인 경우, 즉 매크로 (12) 가 피시험 장치가 아닌 경우, 변하지 않는다.
레벨 감도 스캔 설계 (LSSD) 유형일 수도 있지만, 스캔 셀 (92) 은 멀티플렉서 유형이다. 스캔 셀 (92) 은 선택기 (102) 및 플립-플롭 (미도시) 을 포함한다. 선택기 (102) 는 그것의 캡처링 입력 (104) 으로서 게이트 (90) 의 출력 (100) 을 수신하며, 시프트 입력 (106) 으로서 스캔 입력 (108) 상의 테스트 패턴 데이터를 수신한다. 테스트 제어 신호 (SCANEN) 에 응답하여, 선택기 (102) 는 그것의 캡처링 입력 (104) 을 선택하며, 그것을 출력으로 제공한다. 구체적으로는, 선택기 (102) 는 테스트 제어 신호 (SCANEN) 가 "0" 레벨로 될 때 그것의 캡처링 입력 (104) 을 선택하여 출력으로서 제공하며, 테스트 제어 신호 (SCANEN) 가 "1" 레벨로 될 때 그것의 시프트 입력 (106) 을 선택하여 출력으로서 제공한다.테스트 모드 동작 동안, 플립-플롭은 데이터 입력으로서 선택기 (102) 의 출력을 수신하며, 그것은 클록 신호 (CLK) 에 의해 클록되어 스캔 출력 (100) 상에 시프트 출력을 제공하기 위해서 데이터 입력을 시프트한다. 플립-플롭은 갱신된 출력 (72) 을 제공하기 위해서 직렬/병렬 (serial to parallel) 변환에 의해 플립-플롭의 시프트 출력을 갱신한다. 테스트 동작 모드를 나타내는 테스트 제어 신호 (SCANTEST) 에 응답하여, 스캔 셀 (92) 은 배선되어 직렬 입출력 외부 접속 테스트 단자 (BSI 및 BSO) 사이의 스캔 체인 (14; 도 1 참조) 의 출력측 부분을 형성한다. 테스트 모드 동작 동안, 캡처링 작용과 클록 신호 (CLK) 를 제어하는 테스트 제어 신호 (SCANEN) 에 응답하여, 게이트 (90) 각각의 출력 (100) 은 캡처 및 시프트되며, 시프트 출력은 갱신된 출력 (112) 을 제공하기 위해 직렬/병렬 변환에 의해 갱신된다.
선택기 (94) 는 그것의 입력으로 갱신된 출력 (112) 과 데이터 신호 입력단 (84) 상의 데이터 신호를 수신한다. 테스트 제어 신호 (SCANTEST) 에 응답하여, 선택기 (94) 는 갱신된 출력 (112) 을 선택하며, 그것을 출력으로 데이터 신호 출력단 (86) 상에 제공한다. 구체적으로는, 테스트 모드 동작 동안, 테스트 제어 신호 (SCANTEST) 가 "1" 레벨로 될 때, 선택기 (94) 는 출력으로서 갱신된 출력 (112) 을 선택한다. 통상 모드 동작 동안, 테스트 제어 신호 (SCANTEST) 가 "0" 레벨로 될 때, 선택기 (94) 는 데이터 신호 입력단 (84) 상의 데이터 신호를 선택한다. 따라서, 통상 모드 동작 동안, 선택기 (94) 는 데이터 신호 입력단 (84) 으로부터 신호 경로 (82) 를 통해 데이터 신호 출력단 (86) 으로의 송신을 허여한다.
커스텀 LSI (10) 의 테스트에 대비하여, 자동 테스트 패턴 발생기 (ATPG) 는 라이브러리 셀의 넷리스트로부터 도출된 정보에 기초하여 스캔 체인 (14, 24, 및 34) 에 의해 사용되는 적합한 테스트 패턴을 발생시킨다. 테스트 모드 동작 동안, 커스텀 LSI 의 회로 소자는 서로 인접한 2 개의 스캔 체인에 의해 분리되며, 적합한 테스트 패턴을 사용하여 테스트된다.
주변 회로 (18) 내에 조합 회로 (30 및 32) 가 테스트 되도록 허여하기 위해, 주변 회로 (18) 내의 스캔 체인 (34) 과 바운더리 스캔 장치 (16) 내의 스캔 체인 (14) 이 사용된다. 이 경우에, 테스트 제어 신호 (SCANTEST 및 ExSCANTEST) 는 "1" 레벨이 된다.
매크로 (12) 의 입력핀의 측면에서, 적합한 테스트 패턴 데이터는 직렬 입력 외부 접속 테스트 단자 (USI) 를 통해 주변 회로 (18) 내의 스캔 체인 (34) 에 대한 입력 신호로서 사용된다. 입력 스캔 셀 (36) 은 테스트 데이터를 시프트하며, 조합 회로 (30) 에 입력으로서 갱신된 출력을 제공한다. 조합 회로 (30) 의 출력은 출력핀을 통해 주변 회로 (18) 로부터 바운더리 스캔 셀 (BI1, BI2, …, BIx) 의 데이터 신호 입력단 (44) 으로 전달된다. 데이터 신호 입력단 (44) 상의 신호는 스캔 셀 (52) 의 캡처링 입력 (64) 에 도달하도록 게이트 (50) 에 의해 허여되며, 테스트 제어 신호 (SCANEN) 와 클록 신호 (CLK) 에 응답하여 캡처된다. 캡처된 데이터는 테스트용 직렬 출력 외부 접속 테스트 단자 (BSO) 를 통해 바운더리 스캔 장치 (16) 의 스캔 체인 (14) 으로부터 시프트된다.
매크로 (12) 의 출력핀 측면에서, 적합한 테스트 패턴 데이터가 직렬 입력 외부 접속 테스트 단자 (BSI) 를 통해 바운더리 스캔 장치 (16) 의 스캔 체인 (14) 에 대한 입력 신호로서 사용된다. 입력 스캔 셀 (52 및 92) 은 테스트 데이터를 시프트하여, 스캔 셀 (92) 은 갱신된 출력을 제공할 수 있다. 갱신된 출력 (112) 은 선택기 (92) 에 의해 선택되며, 데이터 신호 출력단 (86) 을 통해 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 로부터 전달된다. 데이터 신호 출력단 (86) 상의 신호는 주변 회로 (18) 의 입력핀을 통해 조합 회로 (32) 에 입력으로서 제공된다. 조합 회로 (32) 의 출력은 주변 회로 (18) 내의 스캔 체인 (34) 의 스캔 셀 (38) 에 제공되며, 테스트용 직렬 출력 외부 접속 테스트 단자 (USO) 를 통해 스캔 체인 (34) 으로부터 시프트된다.
매크로 (12) 내의 조합 회로 (20 및 22) 가 테스트 되도록 하기 위해, 바운더리 스캔 장치 (16) 내의 스캔 체인 (14) 과 매크로 (12) 내의 스캔 체인 (24) 이 사용된다. 이 경우, 테스트 제어 신호 (SCANTEST) 는 "1" 레벨로 되며, 테스트 제어 신호 (ExSCANTEST) 는 "0" 레벨로 된다.
매크로 (12) 의 입력핀의 측면에서, 적합한 테스트 패턴 데이터는 직렬 입력 외부 접속 테스트 단자 (BSI) 를 통해 바운더리 스캔 장치 (16) 의 스캔 체인 (14) 에 대한 입력 신호로서 사용된다. 입력 스캔 셀 (52) 은 테스트 데이터를 시프트하며, 갱신된 출력 (72) 을 제공한다. 갱신된 출력 (72) 은 선택기 (54) 에 의해 선택되며, 데이터 신호 출력단 (46) 을 통해 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 로부터 전달된다. 데이터 신호 출력단 (46) 상의 신호는 매크로(12) 의 입력핀을 통해 입력으로서 조합 회로 (20) 에 제공된다. 조합 회로 (20) 의 출력은 매크로 (12) 내의 스캔 체인 (24) 의 스캔 셀 (26) 에 제공되며, 스캔 셀 (26) 에 의해 캡처되며, 테스트용 직렬 출력 외부 접속 테스트 단자 (IpSO) 를 통해 스캔 체인 (24) 으로부터 시프트된다.
매크로 (12) 의 출력핀 측면에서, 적합한 테스트 패턴 데이터는 직렬 입력 외부 접속 테스트 단자 (IpSI) 를 통해 매크로 (12) 내의 스캔 체인 (24) 에 대한 입력 신호로서 사용된다. 출력 스캔 셀 (28) 은 테스트 데이터를 시프트하여, 조합 회로 (22) 에 입력으로서 갱신된 출력을 제공한다. 조합 회로 (22) 의 출력은 출력 핀을 통해 매크로 (12) 로부터 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 의 데이터 신호 입력단 (84) 으로 전달된다. 데이터 신호 입력단 (84) 상의 신호는 스캔 셀 (92) 의 캡처링 입력 (104) 에 도달하도록 게이트 (90) 에 의해 허여되며, 테스트 제어 신호 (SCANEN) 와 클록 신호 (CLK) 에 응답하여 캡처된다. 캡처된 데이터는 테스트용 직렬 출력 외부 접속 테스트 단자 (BSO) 를 통해 바운더리 스캔 장치 (16) 의 스캔 체인 (14) 으로부터 시프트된다.
테스트 모드 동작 동안, 소자의 각종 테스트 후에, 커스텀 LSI (10) 은 직렬 입출력 외부 접속 테스트 단자를 사용하여 테스트된다. 이 경우, 테스트 제어 신호 (SCANTEST 및 ExSCANTEST) 는 "0" 레벨로 된다. 테스트 제어 신호 (SCANTEST) 가 "0" 레벨로 되는 경우, 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 의 선택기 (54) 는 신호 경로 (42) 를 통해 데이터 신호 입력단 (44) 으로부터 출력단 (46) 으로의 신호 송신을 허여하며, 출력 바운더리 스캔 셀 (BO1, BO2, …,BOx) 의 선택기 (94) 는 신호 경로 (82) 를 통해 데이터 신호 입력단 (84) 으로부터 출력단 (86) 으로 신호 송신을 허여한다. 이 테스트는, 커스텀 LSI (10) 이 사용자에 의해 요청되는 기능적인 성능을 가질수 있도록, 주변 회로 (18) 와 매크로 (12) 사이의 신호 경로 (42 및 82) 를 통한 신호 송신이 적절하다는 것을 검증한다.
종래의 바운더리 스캔 셀 (40 및 80; 도 7 및 도 8 참조) 을 포함하는 바운더리 스캔 장치 (16) 의 사용은 사용자로 하여금 자동 테스트 패턴 발생기 (ATPG) 에 의해 자동적으로 발생되고 매크로 (12) 의 제공자에 의해 제공되는 테스트 패턴을 사용하여 매크로 (12) 를 테스트 하도록 한다. 사용자가 매크로 (12) 의 테스트를 할 수 있기 때문에, 더이상 매크로 (12) 의 제공자가 매크로 (12) 상의 회로 정보를 개시할 필요는 없다. 이것은 매크로 (12) 상의 회로 정보의 누설을 방지하는데 이점이 있다.
상술한 커스텀 LSI (10) 의 테스트는 적합한 테스트 패턴을 요구한다. 그러나, 자동 테스트 패턴 발생기 (ATPG) 에 의한 적합한 테스트 패턴의 발생은 매크로 (12) 의 라이브러리 셀의 넷리스트없이 어렵다. 또한, 매크로 (12) 의 제공자는 매크로 (12) 상의 회로 정보를 개시하려고 하지 않는다. 그러므로, 사용자가 요구하는 기능의 사양에 기초하여 테스트 패턴을 제조하는 것이 종래의 기술이다. 바운더리 스캔 장치 (16) 을 통해 매크로 (12) 로 또는 매크로 (12) 로부터의 신호 송신에 있어서, 이 테스트 패턴을 사용하여 커스텀 LSI (10) 을 테스트하는 것은 고장의 검출이 어렵다는 문제점에 직면한다.
좀 더 구체적으로 설명하면, 바운더리 스캔 셀의 신호 경로 (42 및 82; 도 7 및 도 8 참조) 를 통한 신호 송신에서 오류 또는 고장의 검출은, 매크로 (12) 상의 회로 정보를 알지 못한 상태에서 발생된 테스트 패턴을 사용하는 테스트에 의해 어렵게 된다.
따라서, 제공자는, 사용자가 커스텀 LSI 의 테스트에 대해 적합한 테스트 패턴을 제조하는 경우, 사용자에 의해 회로 정보를 개시하도록 요청된다. 그러나, 그러한 요청은, 사용자에게 매크로 (12) 상의 회로정보를 개시하는 것이 매크로 (12) 상의 회로 정보가 누설할 수도 있다는 가능성을 증가시키기 때문에, 제공자에게 허용되기는 어렵다.
따라서, 본 발명의 목적은, 이것은 바운더리 스캔 장치를 통해 매크로로부터/로의 신호 송신에서 오류 또는 고장을 쉽게 검출하도록 하는 바운더리 스캔 장치를 제공하는 것이다.
본 발명의 다른 목적은, 커스텀 LSI 의 강화된 테스트 품질을 제공하는 바운더리 스캔 장치를 제공하는 것이다.
본 발명의 또 다른 목적은, 적합한 테스트 패턴을 제조하기 위해 매크로상의 회로 정보의 개시를 요구하지 않는 바운더리 스캔 장치를 제공하는 것이다.
본 발명의 구현예는 바운더리 스캔 장치를 제공한다. 매크로에 대한 바운더리 스캔 장치는, 1) 매크로에 접속되며, 통상 모드 동작 동안 신호 송신용 데이터 신호 입력단 및 데이터 신호 출력단을 각각 갖는 복수의 신호 경로, 및 2) 테스트 모드 동작 동안 상기 복수의 신호 경로들 중 하나를 통해 신호가 통과하는 경우에, 신호 송신을 캡처링 하는 성능을 각각 갖는 상기 복수의 신호 경로에 대한 복수의 회로를 구비한다.
도 1 은 주변 회로와 매크로 사이에 바운더리 스캔 장치가 탑재된 커스텀 LSI 의 블록도.
도 2 은 입력 바운더리 스캔 셀의 구현예를 나타낸 도면.
도 3 은 출력 다운더리 스캔 셀의 구현예를 나타낸 도면.
도 4 은 주변 회로와 매크로 사이에 다른 바운더리 스캔 장치가 탑재된 다른 커스텀 LSI 의 블록도.
도 5 은 입력 바운더리 스캔 셀의 다른 구현예를 나타낸 도면.
도 6 은 출력 바운더리 스캔 셀의 다른 구현예를 나타낸 도면.
도 7 은 종래의 입력 바운더리 스캔 셀의 구현예를 나타낸 도면.
도 8 은 종래의 출력 바운더리 스캔 셀의 구현예를 나타낸 도면.
* 도면의 주요 부분에 대한 도면의 설명*
10 : 커스텀 LSI 14, 24, 34 : 스캔 체인
16 : 바운더리 스캔 장치 18 : 주변 회로
26, 28, 36, 38 : 스캔 셀 30, 32 : 조합 회로
122, 182 : 신호 경로 124, 184 : 데이터 신호 입력단
126, 186 : 데이터 신호 출력단 130, 158, 190, 220 : 게이트
134, 194 : 선택기
본 발명의 예시적인 제 1 실시형태는 도 1 내지 도 3 을 참조하여 설명한다. 다음으로, 본 발명의 예시적인 제 2 실시형태는 도 4 내지 도 6 을 참조하여 설명한다. 이들 도면의 각각을 통해, 동일한 도면 부호는 동일한 소자 또는 부분을 나타낸다.
도 1 을 참조하여, 커스텀 LSI (10) 을 나타낸다. 매크로 (12) 의 입력 핀에 대한 복수의 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 은 서로 배선되어 바운더리 스캔 장치 (16) 의 스캔 체인 (14) 의 입력부를 형성한다. 매크로의 출력핀에 대한 복수의 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 은 서로 배선되어 바운더리 스캔 장치 (16) 의 스캔 체인 (14) 의 출력부를 형성한다. 또한, 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 은 각각 주변 회로 (18) 의 출력핀에 접속된다. 또한, 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 은 주변 회로 (18) 의 입력핀에 접속된다.
도 1 을 참조하면, 내부 조합 회로 (20 및 22) 가 적절하게 동작하는 것으로 쉽게 검증하기 위해서, 매크로 (12) 에는 스캔 체인 (24) 이 탑재된다. 스캔 체인 (24) 은 조합 회로 (20) 의 출력핀에 대한 스캔 셀 (26) 및 조합 회로 (22) 의 입력핀에 대한 스캔 셀 (28) 을 포함한다. 테스트 모드 동작 동안, 스캔 셀(26 및 28) 은 배선되어 직렬 입출력 외부 접속 테스트 단자 (IpSI 및 IpSO) 가 제공되는 시프트 레지스터 체인을 형성한다. 통상 모드 동작 동안, 스캔 셀 (26 및 28) 은 독립적인 플립-플롭으로 각각 작용한다.
주변 회로 (18) 및 매크로 (12) 는 배선되며, 서로 협동하여 사용자에 의해 요청되는 기능을 수행한다. 주변 회로 (18) 은 조합 회로 (30 및 32) 를 포함한다. 조합 회로 (30 및 32) 가 적절하게 동작하는 것으로 쉽게 검증하기 위해서, 주변 회로 (18) 에는 스캔 체인 (34) 이 탑재된다. 스캔 체인 (34) 은 조합 회로 (30) 의 입력핀에 대한 스캔 셀 (36) 및 조합 회로 (32) 의 출력핀에 대한 스캔 셀 (38) 을 포함한다. 테스트 모드 동작 동안, 스캔 셀 (36 및 38) 은 배선되어 직렬 입출력 외부 접속 테스트 단자 (USI 및 USO) 가 제공되는 시프트 레지스터 체인을 형성한다. 통상 모드 동작 동안, 스캔 셀 (36 및 38) 은 독립적인 플립-플롭으로 각각 작용한다.
상술한 바와 같이, 바운더리 스캔 장치 (16) 은 스캔 체인 (14) 을 포함한다. 스캔 체인 (14) 은 주변 회로 (18) 의 출력핀과 매크로 (12) 의 출력핀에 대한 입력 바운더리 스캔 셀 , 및 매크로 (12) 의 출력핀과 주변 회로 (18) 의 입력핀에 대한 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 을 포함한다. 테스트 모드 동작 동안, 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 과 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 이 배선되어, 직렬 입출력 외부 접속 테스트 단자 (BSI 및 BSO) 가 제공된 시프트 레지스터 체인을 형성한다.
도 2 은 도 1 의 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 의 각각에 대해 사용될 수 있는 입력 바운더리 스캔 셀 (120) 을 나타낸다. 도 3 은 도 1 의 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 의 각각에 대해 사용될 수 있는 출력 바운더리 스캔 셀 (180) 을 나타낸다.
도 2 을 참조하면, 입력 바운더리 스캔 셀 (120) 은 매크로 (12) 의 입력핀에 대한 신호 경로 (122) 를 포함한다. 신호 경로 (122) 는 데이터 신호 입력단 (124) 및 데이터 신호 출력단 (126) 을 갖는다. 데이터 신호 입력단 (124) 에서, 바운더리 스캔 셀 (120) 은 주변 회로 (18) 의 복수의 출력핀 중 하나에 연결된다. 데이터 신호 출력단 (126) 에서, 바운더리 스캔 셀 (120) 은 매크로 (12) 의 복수의 입력핀 중 하나에 연결된다. 입력 바운더리 스캔 셀 (120) 은 회로 (128) 를 갖는다. 회로 (128) 의 소자는 게이트 (130), 스캔 셀 (132), 선택기 (134), 및 선택기 제어 논리 유닛 (136) 을 포함한다.
게이트 (130) 는 데이터 신호 출력단 (126) 에 연결된 제 1 입력 (138), 테스트 제어 신호 (ExSCANTEST) 의 소스에 연결된 제 2 입력 (140), 및 출력 (142) 을 갖는다. 테스트 제어 신호 (ExSCANTEST) 는 피시험 장치를 나타낸다. 테스트 제어 신호 (ExSCANTEST) 는 주변 회로 (18) 가 피시험 장치일 때 "1" 레벨로 되며, 매크로 (12) 가 피시험 장치일 때 "0" 레벨로 된다. 테스트 제어 신호 (ExSCANTEST) 가 "1" 레벨로 되는 경우, 게이트 (130) 는 제 1 입력 (138) 로서 데이터 신호 출력단 (126) 상의 신호를 수신하며, 그것을 출력 (142) 으로서 제공한다. 테스트 제어 신호 (ExSCANTEST) 가 "0" 레벨로 되는 경우, 게이트 (130) 는 출력 (142) 으로서 "0" 의 고정값을 제공한다. 출력 (142) 으로서, 고정값은 "0" 으로 제한되는 것은 아니다. 예를 들어, 임의의 고정값 "1" 은 테스트 제어 신호 (ExSCANTEST) 가 "0" 레벨로 되는 경우 출력 (142) 으로서 충분할 수도 있다. 후술하는 바와 같이, 출력 (142) 상의 신호는 스캔 셀 (132) 에 의해 캡처된다. 테스트의 편저를 위해서, 출력 (142) 상의 신호는 주변 회로 (18) 가 피시험 장치가 아닌 경우, 즉 매크로 (12) 가 피시험 장치인 경우, 변하지 않는다. 이 부분의 설명으로부터, 게이트 (130) 는 제 1 입력 (138) 이 신호 출력단 (126) 에 연결되고 그 위의 데이터 신호에 노출된다는 점에서 게이트 (50; 도 7 참조) 와 다르다.
레벨 감도 스캔 설계 (LSSD) 유형일 수도 있지만, 스캔 셀 (132) 은 멀티플렉서 유형이다. 스캔 셀 (132) 은 선택기 (144) 및 플립-플롭 (미도시) 을 포함한다. 선택기 (144) 는 그것의 캡처링 입력 (146) 으로서 게이트 (130) 의 출력 (142) 을 수신하며, 시프트 입력 (148) 으로서 스캔 입력 (150) 상의 테스트 패턴 데이터를 수신한다. 테스트 제어 신호 (SCANEN) 에 응답하여, 선택기 (144) 는 그것의 캡처링 입력 (146) 을 선택하며, 그것을 출력으로서 제공한다. 구체적으로는, 선택기 (144) 는 테스트 제어 신호 (SCANEN) 가 "0" 레벨로 될 때 그것의 캡처링 입력 (146) 을 선택하여 출력으로서 제공하며, 선택기가 테스트 제어 신호 (SCANEN) 가 "1" 레벨로 될 때 시프트 입력 (148) 을 선택하여 출력으로서 제공한다. 테스트 모드 동작 동안, 플립-플롭은 데이터 입력으로서 선택기 (144) 의 출력을 수신하며, 그것은 클록 신호 (CLK) 에 의해 클록되어 스캔 출력 (152) 상에 시프트 출력을 제공하기 위해서 데이터 입력을 시프트한다. 플립-플롭은 갱신된 출력 (72) 을 제공하기 위해 직렬/병렬 변환에 의해 플립-플롭의 시프트 출력을 갱신한다. 스캔 셀 (132) 은 배선되어, 직렬 입출력 외부 접속 테스트 단자 (BSI 및 BSO) 사이에 스캔 체인 (14; 도 1 참조) 의 입력부를 형성한다. 테스트 모드 동작 동안, 캡처링 작용과 클록 신호 (CLK) 를 제어하는 테스트 제어 신호 (SCANEN) 에 응답하여, 게이트 (130) 각각의 출력 (142) 은 캡처 및 시프트되며, 시프트 출력은 갱신된 출력 (154) 을 제공하기 위해 직렬/병렬 변환에 의해 갱신된다.
선택기 (134) 는 그것의 입력으로 갱신된 출력 (72) 과 데이터 신호 입력단 (124) 상의 데이터 신호를 수신한다. 선택기 제어 논리 유닛 (136) 의 출력 (156) 에 응답하여, 선택기 (134) 는 갱신된 출력 (154) 을 선택하며, 그것을 출력으로서 데이터 신호 출력단 (126) 상에 제공한다. 구체적으로는, 선택기 (134) 는 출력 (156) 이 "1" 레벨로 될 때 출력으로서 갱신된 출력 (154) 을 선택한다. 선택기 (134) 는 출력 (156) 이 "0" 레벨로 될 때 출력으로서 데이터 신호 입력단 (124) 상의 데이터 신호를 선택한다.
선택기 제어 논리 유닛 (136) 은 게이트 (158) 형태인 논리 소자를 포함한다. 게이트 (158) 는 테스트 제어 신호 (SCANTEST) 의 소스에 연결된 제 1 입력 (160) 및 테스트 제어 신호 (ExSCANTEST) 의 소스에 연결된 제 2 반전 입력 (162) 을 갖는다. 실시형태에서, 출력 (156) 은 테스트 제어 신호 (SCANTEST) 가 "1" 레벨로 되고 테스트 제어 신호 (ExSCANTEST) 가 "0" 레벨로 될 때 "1" 레벨로 된다. 만약 그렇지 않으면, 출력 (156) 은 "0" 레벨로 된다. 게이트(158) 는 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 의 모든 선택기 (134) 에 공통이므로, 단지 하나의 게이트 (158) 만이 모든 선택기 (134) 를 제어하도록 사용될 수도 있다.
도 3 을 참조하면, 출력 바운더리 스캔 셀 (180) 은 매크로 (12) 의 출력핀에 대한 신호 경로 (182) 를 포함한다. 신호 경로 (182) 는 데이터 신호 입력단 (184) 및 데이터 신호 출력단 (186) 을 갖는다. 데이터 신호 입력단 (184) 에서, 바운더리 스캔 셀 (180) 은 매크로 (12) 의 복수의 출력핀 중 하나에 연결된다. 데이터 신호 출력단 (186) 에서, 바운더리 스캔 셀 (180) 은 주변 회로 (18) 의 복수의 입력핀 중 하나에 연결된다. 출력 바운더리 스캔 셀 (180) 은 회로 (188) 를 포함한다. 회로 (188) 의 소자는 게이트 (190), 선택기 (194), 및 선택기 제어 논리 유닛 (196) 을 포함한다.
게이트 (190) 는 데이터 신호 출력단 (186) 에 연결된 제 1 입력 (198), 테스트 제어 신호 (ExSCANTEST) 의 소스에 연결된 제 2 반전 입력 (200), 및 출력 (202) 을 갖는다. 게이트 (130) 와는 다르게, 게이트 (190) 는 테스트 제어 신호 (ExSCANTEST) 의 반전형에 응답한다. 테스트 제어 신호 (ExSCANTEST) 가 "0" 레벨로 되는 경우, 게이트 (190) 는 제 1 입력 (198) 으로서 데이터 신호 출력단 (186) 상의 신호를 수신하며, 그것을 출력 (202) 으로서 제공한다. 테스트 제어 신호 (ExSCANTEST) 가 "1" 레벨로 되는 경우, 게이트 (190) 는 출력 (202) 으로서 "0" 의 고정값을 제공한다. 출력 (202) 으로서, 고정값은 "0" 으로 제한되는 것은 아니다. 예를 들어, 임의의 고정값 "1" 은 테스트 제어 신호(ExSCANTEST) 가 "1" 레벨로 되는 경우 출력 (202) 로서 충분할 수도 있다. 상기 설명에 따라, 출력 (202) 상의 신호는 스캔 셀 (192) 에 의해 캡처된다. 테스트의 편저를 위해, 출력 (202) 상의 신호는, 주변 회로 (18) 가 피시험 장치일 때, 즉 매크로 (12) 가 피시험 장치가 아닐 때, 변하지 않는다.
레벨 감도 스캔 설계 (LSSD) 유형일 수도 있지만, 스캔 셀 (192) 은 멀티플렉서 유형이다. 스캔 셀 (192) 은 선택기 (204) 및 플립-플롭 (미도시) 을 포함한다. 선택기 (204) 는 그것의 캡처링 입력 (206) 으로서 게이트 (190) 의 출력 (202) 을 수신하며, 시프트 입력 (208) 으로서 스캔 입력 (210) 상의 테스트 패턴 데이터를 수신한다. 테스트 제어 신호 (SCANEN) 에 응답하여, 선택기 (204) 는 그것의 캡처링 입력 (206) 을 선택하며, 그것을 출력으로서 제공한다. 구체적으로는, 선택기 (204) 는 그것의 캡처링 입력 (206) 을 선택하여 그것을 테스트 제어 신호 (SCANEN) 가 "0" 레벨로 될 때 출력으로서 제공하며, 선택기가 시프트 입력 (208) 을 선택하여 테스트 제어 신호 (SCANEN) 가 "1" 레벨로 될 때 출력으로서 제공한다. 테스트 모드 동작 동안, 플립-플롭은 데이터 입력으로서 선택기 (204) 의 출력을 수신하며, 그것은 클록 신호 (CLK) 에 의해 클록되어 스캔 출력 (212) 상에 시프트 출력을 제공하기 위해서 데이터 입력을 시프트한다. 플립-플롭은 갱신된 출력 (112) 을 제공하기 위해 직렬/병렬 변환에 의해 플립-플롭의 시프트 출력을 갱신한다. 스캔 셀 (192) 은 배선되어, 직렬 입출력 외부 접속 테스트 단자 (BSI 및 BSO) 사이에 스캔 체인 (14; 도 1 참조) 의 출력부를 형성한다. 테스트 모드 동작 동안, 캡처링 작용과 클록 신호 (CLK) 를 제어하는테스트 제어 신호 (SCANEN) 에 응답하여, 게이트 (190) 각각의 출력 (202) 은 캡처 및 시프트되며, 시프트 출력은 갱신된 출력 (214) 을 제공하기 위해 직렬/병렬 변환에 의해 갱신된다.
선택기 (194) 는 그것의 입력으로 갱신된 출력 (214) 과 데이터 신호 입력단 (184) 상의 데이터 신호를 수신한다. 선택기 제어 논리 유닛 (196) 의 출력 (216) 에 응답하여, 선택기 (194) 는 갱신된 출력 (214) 을 선택하며, 그것을 출력으로서 데이터 신호 출력단 (186) 상에 제공한다. 구체적으로는, 선택기 (194) 는 출력 (216) 이 "1" 레벨로 될 때 출력으로서 갱신된 출력 (214) 을 선택한다. 선택기 (194) 는 데이터 신호 출력단 (186) 상에 나타나는 출력으로서 데이터 신호 입력단 (184) 상의 데이터 신호를 선택한다.
선택기 제어 논리 유닛 (196) 은 게이트 (218) 형태인 논리 소자를 포함한다. 게이트 (218) 는 테스트 제어 신호 (SCANTEST) 의 소스에 연결된 제 1 입력 (220) 및 테스트 제어 신호 (ExSCANTEST) 의 소스에 연결된 제 2 입력 (222) 을 갖는다. 실시형태에서, 출력 (216) 은 테스트 제어 신호 (SCANTEST 및 ExSCANTEST) 가 "1" 레벨로 될 때 "1" 레벨로 된다. 만약 그렇지 않으면, 출력 (216) 은 "0" 레벨로 된다. 게이트 (218) 는 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 의 모든 선택기 (194) 에 공통이므로, 단지 하나의 게이트 (218) 만이 모든 선택기 (194) 를 제어하도록 사용될 수도 있다.
커스텀 LSI (10) 의 테스트에 대비하여, 자동 테스트 패턴 발생기 (ATPG) 는 라이브러리 셀의 넷리스트로부터 도출된 정보에 기초하여 스캔 체인 (14, 24, 및34) 에 의해 사용되는 적합한 테스트 패턴을 발생시킨다. 테스트 모드 동작 동안, 커스텀 LSI 의 회로 소자는 서로 인접한 2 개의 스캔 체인에 의해 분리되며, 적합한 테스트 패턴을 사용하여 테스트된다.
주변 회로 (18) 내에 조합 회로 (30 및 32) 가 테스트 되도록 허여하기 위해, 주변 회로 (18) 내의 스캔 체인 (34) 과 바운더리 스캔 장치 (16) 내의 스캔 체인 (14) 이 사용된다. 이 경우에, 테스트 제어 신호 (SCANTEST 및 ExSCANTEST) 는 "1" 레벨이 된다.
매크로 (12) 의 입력핀의 측면에서, 적합한 테스트 패턴 데이터는 직렬 입력 외부 접속 테스트 단자 (USI) 를 통해 주변 회로 (18) 내의 스캔 체인 (34) 에 대한 입력 신호로서 사용된다. 입력 스캔 셀 (36) 은 테스트 데이터를 시프트하며, 조합 회로 (30) 에 입력으로서 갱신된 출력을 제공한다. 조합 회로 (30) 의 출력은 출력핀을 통해 주변 회로 (18) 로부터 바운더리 스캔 셀 (BI1, BI2, …, BIx) 의 데이터 신호 입력단 (124) 으로 전달된다. 데이터 신호 입력단 (124) 상의 신호는 데이터 신호 출력단 (126) 에서 나타나도록 선택기 (134) 에 의해 허여된다. 데이터 신호 출력단 (126) 에서의 신호는 스캔 셀 (132) 의 캡처링 입력 (146) 에 도달하도록 게이트 (130) 에 의해 허여되며, 테스트 제어 신호 (SCANEN) 와 클록 신호 (CLK) 에 응답하여 캡처된다. 캡처된 데이터는 테스트용 직렬 출력 외부 접속 테스트 단자 (BSO) 를 통해 바운더리 스캔 장치 (16) 의 스캔 체인 (14) 으로부터 시프트된다.
매크로 (12) 의 출력핀 측면에서, 적합한 테스트 패턴 데이터가 직렬 입력외부 접속 테스트 단자 (BSI) 를 통해 바운더리 스캔 장치 (16) 의 스캔 체인 (14) 에 대한 입력 신호로서 사용된다. 입력 스캔 셀 (132 및 192) 은 스캔 셀 (192) 로 하여금 갱신된 출력 (214) 를 제공할 수 있도록 테스트 데이터를 시프트한다. 갱신된 출력 (214) 은 선택기 (194) 에 의해 선택되며, 데이터 신호 출력단 (186) 을 통해 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 로부터 전달된다. 데이터 신호 출력단 (186) 상의 신호는 주변 회로 (18) 의 입력핀을 통해 조합 회로 (32) 에 입력으로서 제공된다. 조합 회로 (32) 의 출력은 주변 회로 (18) 내의 스캔 체인 (34) 의 스캔 셀 (38) 에 제공되며, 테스트용 직렬 출력 외부 접속 테스트 단자 (USO) 를 통해 스캔 체인 (34) 으로부터 시프트된다.
매크로 (12) 내의 조합 회로 (20 및 22) 가 테스트 되도록 허여하기 위해, 바운더리 스캔 장치 (16) 내의 스캔 체인 (14) 과 매크로 (12) 내의 스캔 체인 (24) 이 사용된다. 이 경우, 테스트 제어 신호 (SCANTEST) 는 "1" 레벨로 되며, 테스트 제어 신호 (ExSCANTEST) 는 "0" 레벨로 된다.
매크로 (12) 의 입력핀의 측면에서, 적합한 테스트 패턴 데이터는 직렬 입력 외부 접속 테스트 단자 (BSI) 를 통해 바운더리 스캔 장치 (16) 의 스캔 체인 (14) 에 대한 입력 신호로서 사용된다. 스캔 셀 (132) 은 테스트 데이터를 시프트하며, 갱신된 출력 (154) 을 제공한다. 갱신된 출력 (154) 은 선택기 (134) 에 의해 선택되며, 데이터 신호 출력단 (126) 을 통해 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 로부터 전달된다. 데이터 신호 출력단 (126) 상의 신호는 매크로 (12) 의 입력핀을 통해 입력으로서 조합 회로 (20) 에 제공된다. 조합 회로(20) 의 출력은 매크로 (12) 내의 스캔 체인 (24) 의 스캔 셀 (26) 에 제공되며, 스캔 셀 (26) 에 의해 캡처되며, 테스트용 직렬 출력 외부 접속 테스트 단자 (IpSO) 를 통해 스캔 체인 (24) 으로부터 시프트된다.
매크로 (12) 의 출력핀 측면에서, 적합한 테스트 패턴 데이터는 직렬 입력 외부 접속 테스트 단자 (IpSI) 를 통해 매크로 (12) 내의 스캔 체인 (24) 에 대한 입력 신호로서 사용된다. 출력 스캔 셀 (28) 은 테스트 데이터를 시프트하여, 조합 회로 (22) 에 입력으로서 갱신된 출력을 제공한다. 조합 회로 (22) 의 출력은 출력 핀을 통해 매크로 (12) 로부터 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 의 데이터 신호 입력단 (184) 로 전달된다. 데이터 신호 입력단 (184) 상의 신호는 데이터 신호 출력단 (186) 에서 나타나도록 선택기 (194) 에 의해 허여된다. 데이터 신호 출력단 (186) 에서의 신호는 스캔 셀 (192) 의 캡처링 입력 (206) 에 도달하도록 게이트 (190) 에 의해 허여되며, 테스트 제어 신호 (SCANEN) 와 클록 신호 (CLK) 에 응답하여 캡처된다. 캡처된 데이터는 테스트용 직렬 출력 외부 접속 테스트 단자 (BSO) 를 통해 바운더리 스캔 장치 (16) 의 스캔 체인 (14) 으로부터 시프트된다.
테스트 모드 동작 동안, 소자의 각종 테스트 후에, 커스텀 LSI (10) 은 직렬 입출력 외부 접속 테스트 단자를 사용하여 테스트된다. 이 경우, 테스트 제어 신호 (SCANTEST 및 ExSCANTEST) 는 "0" 레벨로 된다. 테스트 제어 신호 (SCANTEST) 가 "0" 레벨에 있을 때, 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 의 선택기 (134) 는 데이터 신호 입력단 (124) 으로부터 신호 경로 (122) 를 통해출력단 (126) 으로의 신호 송신을 허여하며, 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 의 선택기 (194) 는 데이터 신호 입력단 (184) 으로부터 신호 경로 (182) 를 통해 출력단 (186) 으로 신호 송신을 허여한다. 이 테스트는, 커스텀 LSI (10) 이 사용자에 의해 요청되는 기능적인 성능을 가질수 있도록, 주변 회로 (18) 와 매크로 (12) 사이의 신호 경로 (122 및 182) 를 통한 신호 송신이 적절하다는 것을 검증한다.
도 4 내지 도 6 을 참조하여, 본 발명의 예시적인 제 2 실시형태를 설명한다. 도 4 은 커스텀 LSI (10A) 의 블록도이다. 이 커스텀 LSI (10A) 은, 주변 회로 (18A) 에는 클록된 LSSD 유형의 복수의 스캔 셀 (36A 및 38A) 을 포함하는 스캔 체인 (34A) 이 탑재되며 바운더리 스캔 장치 (16A) 에는 2 개의 서로 다른 스캔 체인 (14A 및 14B) 가 탑재되어 있다는 점을 제외하고는, 도 1 에 나타낸 커스텀 LSI (10) 와 실질적으로 동일하다. 스캔 체인 (14A) 은 클록된 LSSD 유형의 복수의 스캔 셀을 포함하며, 스캔 체인 (14B) 은 멀티플렉스 유형의 복수의 스캔 셀을 포함한다. 커스텀 LSI (10A) 에서 사용된 매크로 (12) 는 도 1 에 나타낸 커스텀 LSI (10) 에서 사용된 것과 실질적으로 동일하다. 매크로 (12) 에는 멀티플렉스 유형의 복수의 스캔 셀 (26 및 28) 을 포함하는 스캔 체인 (24) 이 탑재된다.
도 5 은 도 4 의 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 의 각각에 대해 사용될 수 있는 입력 바운더리 스캔 셀 (230) 을 나타낸다. 도 6 은 도 4 의 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 의 각각에 대해 사용될 수 있는 출력 바운더리 스캔 셀 (300) 을 나타낸다.
도 5 을 참조하면, 입력 바운더리 스캔 셀 (230) 은 매크로 (12) 의 입력핀에 대한 신호 경로 (232) 를 포함한다. 신호 경로 (232) 는 데이터 신호 입력단 (234) 과 데이터 신호 출력단 (236) 을 갖는다. 데이터 신호 입력단 (232) 에서, 바운더리 스캔 셀 (230) 은 주변 회로 (18A) 의 복수의 출력핀 중 하나에 연결된다. 데이터 신호 출력단 (236) 에서, 바운더리 스캔 셀 (230) 은 매크로 (12) 의 복수의 입력핀 중 하나에 연결된다. 출력 바운더리 스캔 셀 (230) 은 회로 (238) 를 포함한다. 회로 (238) 의 소자는 게이트 (240), 클록된 LSSD 유형의 스캔 셀 (242), 멀티플렉스 유형의 스캔 셀 (244), 선택기 (246), 및 선택기 제어 논리 유닛 (248) 이다.
게이트 (240) 는 데이터 신호 출력단 (236) 에 연결된 제 1 입력 (250), 테스트 제어 신호 (ExSCANTEST) 의 소스에 연결된 제 2 입력 (252), 및 출력 (254) 을 갖는다. 테스트 제어 신호 (ExSCANTEST) 는 피시험 장치를 나타낸다. 테스트 제어 신호 (ExSCANTEST) 는 주변 회로 (18) 가 피시험 장치일 때 "1" 레벨로 되고, 매크로 (12) 가 피시험 장치일 때 "0" 레벨로 된다. 테스트 제어 신호 (ExSCANTEST) 가 "1" 레벨로 되는 경우, 게이트 (240) 는 제 1 입력 (250) 으로서 데이터 신호 출력단 (236) 상의 신호를 수신하며, 그것을 출력 (254) 으로서 제공한다. 테스트 제어 신호 (ExSCANTEST) 가 "0" 레벨로 되는 경우, 게이트 (240) 는 출력 (254) 로서 "0" 의 고정값을 제공한다. 출력 (254) 으로서, 고정값은 "0" 으로 제한되는 것은 아니다. 예를 들어, 임의의 고정값 "1" 은 테스트 제어 신호 (ExSCANTEST) 가 "0" 레벨로 되는 경우 출력 (254) 로서 충분할 수도 있다. 후술하는 바와 같이, 출력 (254) 상의 신호는 스캔 셀 (242) 에 의해 캡처된다. 테스트의 편저를 위해, 출력 (254) 상의 신호는 주변 회로 (18A) 가 피시험 장치가 아닐 때, 즉 매크로 (12) 가 피시험 장치일 때, 변하지 않는다. 이 부분의 설명으로부터, 게이트 (240) 은 게이트 (130; 도 2 참조) 와 실질적으로 동일하다.
스캔 셀 (242) 은 클록된 LSSD 유형이다. 스캔 셀 (242) 은 서로 배선되어, 직렬 입출력 외부 접속 테스트 단자 (BSI2 및 BSO2) 사이에 스캔 체인 (14A; 도 4 참조) 의 입력부를 형성한다.
스캔 셀 (244) 은 멀티플렉스 유형이다. 스캔 셀 (244) 은 서로 배선되어, 직렬 입출력 외부 접속 테스트 단자 (BSI1 및 BSO1) 사이에 스캔 체인 (14B; 도 4 참조) 의 입력부를 형성한다. 테스트 모드 동작 동안, 캡처링 작용과 클록 신호 (CLK) 를 제어하는 테스트 제어 신호 (SCANEN) 에 응답하여, 테스트 패턴이 갱신된 출력 (256) 을 제공하도록 시프트 및 갱신된다.
선택기 (246) 는 입력으로서 갱신된 출력 (256) 과 데이터 신호 입력단 (234) 상의 데이터 신호를 수신한다. 선택기 제어 논리 유닛 (248) 의 출력 (258) 에 응답하여, 선택기 (246) 는 갱신된 출력 (256) 을 선택하며, 그것을 출력으로서 데이터 신호 출력단 (236) 상에 제공한다. 구체적으로는, 선택기 (246) 는 출력 (258) 이 "1" 레벨로 될 때 출력으로서 갱신된 출력 (256) 을 선택한다. 선택기 (246) 는 출력 (258) 이 "0" 레벨로 될 때 출력으로서 데이터 신호입력단(234) 상의 데이터 신호를 선택한다.
선택기 제어 논리 유닛 (248) 은 게이트 (260) 의 형태인 논리 소자를 포함한다. 게이트 (260) 는 테스트 논리 신호 (SCANTEST) 의 소스에 연결된 제 1 입력 (262) 과 테스트 제어 신호 (ExSCANTEST) 의 소스에 연결된 제 2 반전 입력 (264) 을 갖는다. 실시형태에서, 출력 (258) 은, 테스트 제어 신호 (SCANTEST) 가 "1" 레벨로 되고 테스트 제어 신호 (ExSCANTEST) 가 "0" 레벨로 될 때, "1" 레벨로 된다. 그렇지 않다면, 출력 (258) 은 "0" 레벨로 된다. 게이트 (260) 는 입력 바운더리 스캔 경계 (BI1, BI2, …, BIx) 의 모든 선택기 (246) 에 공통이므로, 단지 하나의 게이트 (260) 만이 모든 선택기 (246) 를 제어하기 위해 사용될 수도 있다. 선택기 제어 논리 유닛 (248) 은 선택기 제어 논리 유닛 (136; 도 2 참조) 과 실질적으로 동일하다.
도 6 을 참조하면, 출력 바운더리 스캔 셀 (300) 은 매크로 (12) 의 출력핀에 대한 신호 경로 (302) 를 포함한다. 신호 경로 (302) 는 데이터 신호 입력단 (304) 과 데이터 신호 출력단 (306) 을 갖는다. 데이터 신호 입력단 (304) 에서, 바운더리 스캔 셀 (300) 은 매크로 (12) 의 복수의 출력핀 중 하나에 연결된다. 데이터 신호 출력단 (306) 에서, 바운더리 스캔 셀 (300) 은 주변 회로 (18A) 의 복수의 입력핀 중 하나에 연결된다. 출력 바운더리 스캔 셀 (300) 은 회로 (308) 를 포함한다. 회로 (308) 의 소자는 게이트 (310), 클록된 LSSD 유형의 스캔 셀 (312), 멀티플렉스 유형의 스캔 셀 (314), 선택기 (316), 및 선택기 제어 논리 유닛 (318) 이다.
게이트 (310) 는 데이터 신호 출력단 (306) 에 연결된 제 1 입력 (320), 테스트 제어 신호 (ExSCANTEST) 의 소스에 연결된 제 2 반전 입력 (322), 및 출력 (324) 을 갖는다. 게이트 (240) 와 다르게, 게이트 (310) 는 테스트 제어 신호 (ExSCANTEST) 의 반전형에 응답한다. 테스트 제어 신호 (ExSCANTEST) 가 "0" 레벨로 되는 경우, 게이트 (310) 는 제 1 입력 (320) 으로서 데이터 신호 출력단 (306) 상의 신호를 수신하며, 그것을 출력 (324) 으로서 제공한다. 테스트 제어 신호 (ExSCANTEST) 가 "1" 레벨로 되는 경우, 게이트 (310) 는 출력 (324) 로서 "0" 의 고정값을 제공한다. 출력 (324) 으로서, 고정값은 "0" 으로 제한되는 것은 아니다. 예를 들어, 임의의 고정값 "1" 은 테스트 제어 신호 (ExSCANTEST) 가 "1" 레벨로 되는 경우 출력 (254) 로서 충분할 수도 있다. 후술하는 바와 같이, 출력 (324) 상의 신호는 스캔 셀 (314) 에 의해 캡처된다. 테스트의 편저를 위해, 출력 (324) 상의 신호는, 주변 회로 (18A) 가 피시험 장치일 때, 즉 매크로 (12) 가 피시험 장치가 아닐 때, 변하지 않는다.
스캔 셀 (312) 은 클록된 LSSD 유형이다. 스캔 셀 (312) 은 서로 배선되어, 직렬 입출력 외부 접속 테스트 단자 (BSI2 및 BSO2) 사이에 스캔 체인 (14A; 도 4 참조) 의 출력부를 형성한다. 테스트 모드 동작 동안, 스캔 셀 (312) 은 갱신된 출력 (326) 을 제공한다.
스캔 셀 (314) 은 멀티플렉스 유형이다. 스캔 셀 (314) 은 서로 배선되어, 직렬 입출력 외부 접속 테스트 단자 (BSI1 및 BSO1) 사이에 스캔 체인 (14B; 도 4 참조) 의 출력부를 형성한다.
선택기 (316) 는 입력으로서 갱신된 출력 (326) 과 데이터 신호 입력단 (304) 상의 데이터 신호를 수신한다. 선택기 제어 논리 유닛 (316) 의 출력 (328) 에 응답하여, 선택기 (316) 는 갱신된 출력 (326) 을 선택하며, 그것을 출력으로서 데이터 신호 출력단 (306) 상에 제공한다. 구체적으로는, 선택기 (316) 는 출력 (328) 이 "1" 레벨로 될 때 출력으로서 갱신된 출력 (326) 을 선택한다. 선택기 (316) 는 출력 (328) 이 "0" 레벨로 될 때 출력으로서 데이터 신호입력단 (304) 상의 데이터 신호를 선택한다.
선택기 제어 논리 유닛 (318) 은 게이트 (330) 의 형태인 논리 소자를 포함한다. 게이트 (330) 는 테스트 논리 신호 (SCANTEST) 의 소스에 연결된 제 1 입력 (332) 과 테스트 제어 신호 (ExSCANTEST) 의 소스에 연결된 제 2 입력 (334) 을 갖는다. 실시형태에서, 출력 (328) 은, 테스트 제어 신호 (SCANTEST 및 ExSCANTEST) 가 "1" 레벨로 될 때, "1" 레벨로 된다. 그렇지 않다면, 출력 (328) 은 "0" 레벨로 된다. 게이트 (330) 는 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 의 모든 선택기 (316) 에 공통이므로, 단지 하나의 게이트 (330) 만이 모든 선택기 (316) 를 제어하기 위해 사용될 수도 있다. 선택기 제어 논리 유닛 (318) 은 선택기 제어 논리 유닛 (196; 도 3 참조) 과 실질적으로 동일하다.
주변 회로 (18) 내에 조합 회로 (30 및 32) 가 테스트 되도록 허여하기 위해, 바운더리 스캔 장치 (16) 내의 클록된 LSSD 유형의 스캔 체인 (34A) 과 클록된 LSSD 유형의 스캔 체인 (14A) 이 사용된다. 이 경우에, 테스트 제어 신호 (SCANTEST 및 ExSCANTEST) 는 "1" 레벨이 된다.
매크로 (12) 의 입력핀의 측면에서, 적합한 테스트 패턴 데이터는 직렬 입력 외부 접속 테스트 단자 (USI) 를 통해 주변 회로 (18A) 내의 스캔 체인 (34A) 에 대한 입력 신호로서 사용된다. 클록된 LSSD 유형의 입력 스캔 셀 (36A) 은 테스트 데이터를 시프트하며, 조합 회로 (30) 에 입력으로서 갱신된 출력을 제공한다. 조합 회로 (30) 의 출력은 출력핀을 통해 주변 회로 (18A) 로부터 바운더리 스캔 셀 (BI1, BI2, …, BIx) 의 데이터 신호 입력단 (234) 으로 전달된다. 데이터 신호 입력단 (234) 상의 신호는 데이터 신호 출력단 (236) 에서 나타나도록 선택기 (246) 에 의해 허여된다. 데이터 신호 출력단 (236) 에서의 신호는 클록된 LSSD 유형의 스캔 셀 (242) 의 캡처링 입력에 도달하도록 게이트 (240) 에 의해 허여되며, 캡처된다. 캡처된 데이터는 테스트용 직렬 출력 외부 접속 테스트 단자 (BSO2) 를 통해 바운더리 스캔 장치 (16A) 의 스캔 체인 (14A) 으로부터 시프트된다.
매크로 (12) 의 출력핀 측면에서, 적합한 테스트 패턴 데이터가 직렬 입력 외부 접속 테스트 단자 (BSI2) 를 통해 바운더리 스캔 장치 (16A) 의 스캔 체인 (14A) 에 대한 입력 신호로서 사용된다. 클록된 LSSD 유형의 입력 스캔 셀 (312) 은 갱신된 출력 (326) 를 제공하도록 테스트 데이터를 시프트한다. 갱신된 출력 (326) 은 선택기 (316) 에 의해 선택되며, 데이터 신호 출력단 (306) 을 통해 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 로부터 전달된다. 데이터 신호 출력단 (306) 상의 신호는 주변 회로 (18A) 의 입력핀을 통해 조합 회로 (32) 에 입력으로서 제공된다. 조합 회로 (32) 의 출력은 주변 회로 (18A) 내의 스캔 체인 (34A) 의 스캔 셀 (38A) 에 제공되며, 스캔 셀 (38A) 에 의해 캡처되며, 테스트용 직렬 출력 외부 접속 테스트 단자 (USO) 를 통해 스캔 체인 (34A) 으로부터 시프트된다.
매크로 (12) 내의 조합 회로 (20 및 22) 가 테스트 되도록 허여하기 위해, 바운더리 스캔 장치 (16A) 내의 멀티플렉스 유형의 스캔 체인 (14B) 과 매크로 (12) 내의 멀티플렉스 유형의 스캔 체인 (24) 이 사용된다. 이 경우, 테스트 제어 신호 (SCANTEST) 는 "1" 레벨로 되며, 테스트 제어 신호 (ExSCANTEST) 는 "0" 레벨로 된다.
매크로 (12) 의 입력핀의 측면에서, 적합한 테스트 패턴 데이터는 직렬 입력 외부 접속 테스트 단자 (BSI1) 를 통해 바운더리 스캔 장치 (16A) 의 스캔 체인 (14B) 에 대한 입력 신호로서 사용된다. 멀티플렉스 유형의 스캔 셀 (244) 은 테스트 데이터를 시프트하며, 갱신된 출력 (256) 을 제공한다. 갱신된 출력 (256) 은 선택기 (246) 에 의해 선택되며, 데이터 신호 출력단 (236) 을 통해 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 로부터 전달된다. 데이터 신호 출력단 (236) 상의 신호는 매크로 (12) 의 입력핀을 통해 입력으로서 조합 회로 (20) 에 제공된다. 조합 회로 (20) 의 출력은 매크로 (12) 내의 스캔 체인 (24) 의 스캔 셀 (26) 에 제공되며, 스캔 셀 (26) 에 의해 캡처되며, 테스트용 직렬 출력 외부 접속 테스트 단자 (IpSO) 를 통해 스캔 체인 (24) 으로부터 시프트된다.
매크로 (12) 의 출력핀 측면에서, 적합한 테스트 패턴 데이터는 직렬 입력 외부 접속 테스트 단자 (IpSI) 를 통해 매크로 (12) 내의 스캔 체인 (24) 에 대한입력 신호로서 사용된다. 출력 스캔 셀 (28) 은 테스트 데이터를 시프트하여, 조합 회로 (22) 에 입력으로서 갱신된 출력을 제공한다. 조합 회로 (22) 의 출력은 출력 핀을 통해 매크로 (12) 로부터 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 의 데이터 신호 입력단 (304) 로 전달된다. 데이터 신호 입력단 (304) 상의 신호는 데이터 신호 출력단 (306) 에서 나타나도록 선택기 (316) 에 의해 허여된다. 데이터 신호 출력단 (306) 에서의 신호는 멀티플렉스 유형의 스캔 셀 (314) 의 캡처링 입력에 도달하도록 게이트 (310) 에 의해 허여되며, 테스트 제어 신호 (SCANEN) 와 클록 신호 (CLK) 에 응답하여 캡처된다. 캡처된 데이터는 테스트용 직렬 출력 외부 접속 테스트 단자 (BSO1) 를 통해 바운더리 스캔 장치 (16A) 의 스캔 체인 (14B) 으로부터 시프트된다.
테스트 모드 동작 동안, 소자의 각종 테스트 후에, 커스텀 LSI (10A) 은 직렬 입출력 외부 접속 테스트 단자를 사용하여 테스트된다. 이 경우, 테스트 제어 신호 (SCANTEST 및 ExSCANTEST) 는 "0" 레벨로 된다. 테스트 제어 신호 (SCANTEST) 가 "0" 레벨에 있을 때, 입력 바운더리 스캔 셀 (BI1, BI2, …, BIx) 의 선택기 (246) 는 데이터 신호 입력으로부터 신호 경로 (232) 를 통해 출력단 (234 및 236) 으로의 신호 송신을 허여하며, 출력 바운더리 스캔 셀 (BO1, BO2, …, BOx) 의 선택기 (316) 는 데이터 신호 입력단 (304) 으로부터 신호 경로 (302) 를 통해 출력단 (306) 으로 신호 송신을 허여한다.
도 1 내지 도 3 을 참조하면, 본 발명의 예시적인 제 1 실시형태에 따라서, 각각의 신호 경로 (122) 와 선택기 (134) 를 통해 매크로 (12) 로의 신호 송신은주변 회로 (18) 가 테스트 중인 경우 테스트되며, 각각의 신호 경로 (182) 와 선택기 (194) 를 통해 매크로 (12) 로부터의 신호 송신은 매크로 (12) 가 테스트 중인 경우 테스트된다. 도 4 내지 도 6 을 참조하면, 본 발명의 예시적인 제 2 실시형태에 따라서, 각각의 신호 경로 (232) 와 선택기 (246) 를 통해 매크로 (12) 로의 신호 송신은 주변 회로 (18) 가 테스트 중인 경우 테스트되며, 각각의 신호 경로 (302) 와 선택기 (316) 를 통한 신호 송신은 매크로 (12) 가 테스트 중인 경우 테스트된다. 따라서, 예시적인 제 1 및 제 2 실시형태 각각에서, 커스텀 LSI 가 전체적으로 테스트 중인 경우, 각각의 신호 경로를 통해 매크로 (12) 로/로부터의 신호 송신을 더이상 테스트할 필요가 없으며, 전이 테스트, 즉 테스트 모드 동작으로부터 통상 모드 동작으로의 전이가 적절하게 이루어지고 있다는 것을 검증하는 테스트를 제외한 모든 테스트를 제거함으로써, 테스트 패턴을 상당히 간략화하는 가능하다. 커스텀 LSI 에서 바운더리 스캔 장치의 어떠한 고장 또는 오류의 검출은 커스텀 LSI 의 강화된 테스트 품질을 제공하도록 상당히 간략화된다. 그러한 테스트 패턴이 매크로 (12) 상의 어떠한 회로 정보도 요구하지 않기 때문에, 제공자가 매크로 (12) 상의 회로 정보를 개시할 필요가 없어지고, 따라서 그러한 회로 정보의 누설을 방지하게 된다.
본 발명과 발명의 이점을 상세하게 설명하였지만, 각종 변화, 대체, 및 변형이 본 발명의 정신 및 범위를 벗어나지 않고 이루어질 수 있다.
본 출원은, 2002년 9월 5일자로 출원된 일본 특허 출원 제 2002-260040 호를 우선권으로 주장하며, 여기에서 전체적으로 참조한다.
이상 설명한 바와 같이, 본 발명에 의한 바운더리 스캔 장치는 통상모드에서 외부입력단자에 의해 커스텀 LSI 전체를 테스트하는 테스트 패턴이 매우 간단 또는 가장 짧아져 바운더리 스캔 장치의 고장 검출이 용이해지고 커스텀 LSI의 테스트 품질이 개선된다.

Claims (19)

  1. 매크로에 접속되며, 통상 모드 동작 동안 신호 송신을 위한 데이터 신호 입력단 및 데이터 신호 출력단을 각각 갖는 복수의 신호 경로; 및
    테스트 모드 동작 동안, 신호가 상기 복수의 신호 경로를 통해 통과하는 경우, 신호 송신을 캡처링하는 능력을 각각 갖는, 상기 복수의 신호 경로에 대한 복수의 회로를 구비하는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  2. 제 1 항에 있어서,
    상기 복수의 회로 각각은, 상기 신호 경로중 하나의 데이터 신호 출력단에 연결된 입력을 갖는 게이트와, 상기 게이트의 출력에 연결되는 캡처링 입력을 갖는 스캔 셀을 구비하는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  3. 제 1 항에 있어서,
    상기 복수의 회로 각각은, 상기 신호 경로 중 하나의 데이터 신호 출력단에 연결된 입력을 갖는 게이트와, 상기 게이트의 출력에 연결된 캡처링 입력을 각각 갖는 2 개의 서로 다른 유형의 스캔 셀을 구비하는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  4. 제 2 항에 있어서,
    상기 복수의 회로 각각은, 상기 복수의 신호 경로 중 하나의 데이터 신호 출력단에 연결된 출력, 상기 복수의 신호 경로 중 하나의 데이터 신호 입력단에 연결된 제 1 입력, 및 상기 하나의 신호 경로에 대한 스캔 셀에 연결된 제 2 입력을 갖는 선택기를 구비하며,
    상기 복수의 회로는 선택기 제어 논리 유닛을 구비하되,
    상기 선택기 제어 논리 유닛은,
    통상 모드 동작 동안, 상기 각각의 선택기로 하여금 상기 선택기의 제 1 입력과 상기 선택기의 출력을 접속할 수 있도록 하며,
    테스트 모드 동작 동안, 상기 선택기중 선택된 각각의 것으로 하여금 상기 선택기의 제 1 입력과 상기 선택기의 출력을 접속하고, 상기 선택기중 선택되지 않은 각각의 것으로 하여금 상기 선택기의 제 2 입력과 상기 선택기의 출력을 접속할 수 있도록 하는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  5. 제 4 항에 있어서,
    상기 선택기 제어 논리 유닛은, 상기 선택된 선택기중 하나를 각각 제어하는 복수의 제 1 논리 소자, 및 상기 선택되지 않은 선택기중 하나를 각각 제어하는 복수의 제 2 논리 소자를 구비하는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  6. 제 4 항에 있어서,
    상기 선택기 제어 논리 유닛은, 상기 선택된 선택기 각각을 제어하는 제 1 논리 소자, 및 상기 선택되지 않은 선택기 각각을 제어하는 제 2 논리 소자를 구비하는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  7. 제 3 항에 있어서,
    상기 복수의 회로 각각은, 상기 복수의 신호 경로의 데이터 신호 출력단에 연결된 출력, 상기 신호 경로의 데이터 신호 입력단에 연결된 제 1 입력, 및 상기 하나의 신호 경로에 대한 2 개의 스캔 셀중 하나에 연결된 상기 선택기 각각의 제 2 입력을 갖는 선택기를 구비하며,
    상기 복수의 회로는 선택기 제어 논리 유닛을 구비하되,
    상기 선택기 제어 논리 유닛은,
    통상 모드 동작 동안, 상기 각각의 선택기로 하여금 상기 선택기의 제 1 입력과 상기 선택기의 출력을 접속할 수 있도록 하며,
    테스트 모드 동작 동안, 상기 선택기중 선택된 각각의 것으로 하여금 상기 선택기의 제 1 입력과 상기 선택기의 출력을 접속하고, 상기 선택기중 선택되지 않은 각각의 것으로 하여금 상기 선택기의 제 2 입력과 상기 선택기의 출력을 접속할 수 있도록 하는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  8. 제 7 항에 있어서,
    상기 선택기 제어 논리 유닛은 상기 선택된 선택기를 각각 제어하는 복수의제 1 논리 소자, 및 상기 선택되지 않은 선택기를 각각 제어하는 복수의 제 2 논리 소자를 구비하는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  9. 제 7 항에 있어서,
    상기 선택기 제어 논리 유닛은 상기 선택된 선택기 각각을 제어하는 제 1 논리 소자, 및 상기 선택되지 않은 선택기 각각을 제어하는 제 2 논리 소자를 구비하는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  10. 제 1 항에 있어서,
    상기 복수의 신호 경로 각각과 상기 복수의 회로중 하나는 복수의 바운더리 스캔 셀중 하나를 형성하는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  11. 제 10 항에 있어서,
    상기 복수의 바운더리 스캔 셀은,
    상기 신호 데이터 입력단에서 주변 회로의 복수의 출력핀중 하나와, 상기 신호 데이터 출력단에서 매크로의 복수의 입력핀중 하나에 각각 연결되는, 복수의 입력 바운더리 스캔 셀; 및
    상기 신호 데이터 입력단에서 상기 매크로의 복수의 출력핀중 하나와, 상기 신호 데이터 출력단에서 상기 주변 회로의 복수의 입력핀중 하나에 각각 연결되는,복수의 출력 바운더리 스캔 셀을 구비하되,
    상기 복수의 입력 바운더리 스캔 셀 각각은, 테스트 모드 동작 동안, 상기 주변 장치가 피시험 장치인 경우, 상기 신호 경로를 통해 상기 신호 데이터 입력단으로부터 상기 신호 데이터 출력단으로의 신호 송신을 허여하며,
    상기 복수의 출력 바운더리 스캔 셀 각각은, 테스트 모드 동작 동안, 상기 매크로가 피시험 장치인 경우, 상기 신호 경로를 통해 상기 신호 데이터 입력단으로부터 상기 신호 데이터 출력단으로의 신호 송신을 허여하는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  12. 제 11 항에 있어서,
    상기 복수의 입력 바운더리 스캔 셀 각각은 그것의 상기 데이터 신호 출력단에 연결된 입력을 갖는 입력측 게이트를 구비하며,
    상기 복수의 입력 바운더리 스캔 셀은, 스캔 체인의 입력측 부분을 형성하도록 배선되는 복수의 스캔 셀을 구비하며,
    테스트 모드 동작 동안, 상기 스캔 체인의 입력측 부분의 복수의 스캔 셀은, 각각 상기 입력측 게이트의 게이트 출력을 캡처하며, 상기 스캔 체인을 통해 상기 캡처된 게이트 출력 각각을 시프트하도록 동작하며,
    테스트 모드 동작 동안, 상기 스캔 체인의 입력측 부분의 복수의 스캔 셀은 각각 출력을 갱신하도록 동작하며,
    상기 복수의 입력 바운더리 스캔 셀 각각은 상기 신호 데이터 입력단 중 하나에 연결된 제 1 입력과 상기 스캔 체인의 입력측 부분의 복수의 스캔 셀중 하나에 연결된 제 2 입력을 갖는 입력측 선택기를 구비하며,
    테스트 모드 동작 동안, 상기 주변 장치가 피시험 장치일 때, 상기 입력측 선택기 각각은 상기 데이터 신호 입력단 중 하나상의 신호를 선택하여, 상기 데이터 신호 출력단 중 대응하는 것에 나타내며,
    상기 복수의 출력 바운더리 스캔 셀 각각은 상기 데이터 신호 출력단에 연결된 입력을 갖는 출력측 게이트를 구비하며,
    상기 복수의 출력 바운더리 스캔 셀은, 상기 스캔 체인의 출력측 부분을 형성하도록 배선되는 복수의 스캔 셀을 구비하며,
    테스트 모드 동작 동안, 상기 스캔 체인의 출력측 부분의 복수의 스캔 셀은, 각각 상기 출력측 게이트의 게이트 출력을 캡처하며, 상기 스캔 체인을 통해 상기 캡처된 게이트 출력 각각을 시프트하도록 동작하며,
    테스트 모드 동작 동안, 상기 스캔 체인의 출력측 부분의 복수의 스캔 셀은 각각 출력을 갱신하도록 동작하며,
    상기 복수의 출력 바운더리 스캔 셀 각각은 상기 신호 데이터 입력단 중 하나에 연결된 제 1 입력과 상기 갱신된 출력을 수신하는 제 2 입력을 갖는 출력측 선택기를 구비하며,
    테스트 모드 동작 동안, 상기 주변 장치가 피시험 장치일 때, 상기 출력측 선택기 각각은 상기 데이터 신호 입력단 중 하나상의 신호를 선택하여, 상기 데이터 신호 출력단 중 대응하는 것에 나타내는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  13. 제 10 항에 있어서,
    상기 복수의 바운더리 스캔 셀 각각은 상기 매크로의 핀 중 하나에 연결되며, 신호가 캡처되도록 하기 위해, 상기 데이터 신호 입력단으로부터 상기 데이터 신호 출력단으로의 신호 송신을 허여하는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  14. 제 13 항에 있어서,
    상기 복수의 바운더리 스캔 셀 각각은 상기 데이터 신호 출력단에 연결된 입력을 갖는 출력측 게이트를 구비하며,
    상기 복수의 출력 바운더리 스캔 셀은, 스캔 체인을 형성하도록 배선되는 복수의 스캔 셀을 구비하며,
    테스트 모드 동작 동안, 상기 스캔 체인의 복수의 스캔 셀은, 각각 상기 게이트의 게이트 출력을 캡처하며, 상기 스캔 체인을 통해 상기 캡처된 게이트 출력 각각을 시프트하도록 동작하며,
    테스트 모드 동작 동안, 상기 스캔 체인의 출력측 부분의 복수의 스캔 셀은 각각 출력을 갱신하도록 동작하며,
    상기 복수의 바운더리 스캔 셀 각각은 상기 신호 데이터 입력단 중 하나에 연결된 제 1 입력과 상기 갱신된 출력을 수신하는 제 2 입력을 갖는 선택기를 구비하며,
    테스트 모드 동작 동안, 피시험 장치를 나타내는 테스트 제어 신호는 상기 선택된 선택기가 상기 데이터 신호 출력단 중 대응하는 것에 나타내도록 상기 데이터 신호 입력단 중 하나상의 신호를 선택하도록 하는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  15. 제 12 항에 있어서,
    상기 복수의 바운더리 스캔 셀 각각은 제 1 유형의 제 1 스캔 셀과 제 2 유형의 제 2 스캔 셀을 구비하며,
    상기 제 1 스캔 셀은 캡처된 데이터를 상기 제 1 스캔 셀중 하나로부터 다른 하나로 시프트하고 그 출력들을 갱신하는 제 1 스캔 체인을 형성하도록 배선되며, 상기 제 2 스캔 셀은 캡처된 데이터를 상기 제 2 스캔 셀중 하나로부터 다른 하나로 시프트하는 제 2 스캔 체인을 형성하도록 배선되는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  16. 제 14 항에 있어서,
    상기 복수의 바운더리 스캔 셀 각각은 제 1 유형의 제 1 스캔 셀과 제 2 유형의 제 2 스캔 셀을 구비하며,
    상기 제 1 스캔 셀은 캡처된 데이터를 상기 제 1 스캔 셀중 하나로부터 다른 하나로 시프트하고 그 출력들을 갱신하는 제 1 스캔 체인을 형성하도록 배선되며,상기 제 2 스캔 셀은 캡처된 데이터를 상기 제 2 스캔 셀중 하나로부터 다른 하나로 시프트하는 제 2 스캔 체인을 형성하도록 배선되는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  17. 제 12 항에 있어서,
    통상 모드 동작 동안, 상기 선택기 각각은 상기 데이터 신호 출력단 중 하나상의 신호를 선택하여, 상기 데이터 신호 출력단 중 대응하는 것에 나타내는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  18. 제 14 항에 있어서,
    통상 모드 동작 동안, 상기 선택기 각각은 상기 데이터 신호 출력단 중 하나상의 신호를 선택하여, 상기 데이터 신호 출력단 중 대응하는 것에 나타내는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
  19. 제 15 항 또는 제 16 항에 있어서,
    통상 모드 동작 동안, 상기 선택기 각각은 상기 데이터 신호 출력단 중 하나상의 신호를 선택하여, 상기 데이터 신호 출력단 중 대응하는 것에 나타내는 것을 특징으로 하는 매크로에 대한 바운더리 스캔 장치.
KR1020030062247A 2002-09-05 2003-09-05 바운더리 스캔 장치 KR100576274B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00260040 2002-09-05
JP2002260040A JP3693986B2 (ja) 2002-09-05 2002-09-05 バウンダリスキャンテスト回路

Publications (2)

Publication Number Publication Date
KR20040022397A true KR20040022397A (ko) 2004-03-12
KR100576274B1 KR100576274B1 (ko) 2006-05-04

Family

ID=32260871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030062247A KR100576274B1 (ko) 2002-09-05 2003-09-05 바운더리 스캔 장치

Country Status (4)

Country Link
US (1) US7428676B2 (ko)
JP (1) JP3693986B2 (ko)
KR (1) KR100576274B1 (ko)
CN (1) CN100363749C (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070061657A1 (en) * 2005-08-12 2007-03-15 National Tsing Hua University Delay fault testing apparatus
JP2009080037A (ja) * 2007-09-26 2009-04-16 Nec Electronics Corp スキャンテスト回路
US7649379B2 (en) * 2007-12-26 2010-01-19 Texas Instruments Incorporated Reducing mission signal output delay in IC having mission and test modes
CN101957430B (zh) * 2010-09-29 2012-11-07 北京航天测控技术有限公司 一种可降低噪声的边界扫描测试方法和装置
JP2014185981A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体集積回路および半導体集積回路の自己テスト方法
CN105301479B (zh) * 2015-11-17 2017-12-01 中国航天科技集团公司第九研究院第七七一研究所 一种基于开关矩阵控制的可变链长动态边界扫描结构和方法
US9666302B1 (en) * 2015-12-28 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for memory scan design-for-test
CN109298322A (zh) * 2018-09-27 2019-02-01 西安微电子技术研究所 一种动态变链长扫描结构及其方法和边界扫描单元
WO2023272439A1 (zh) * 2021-06-28 2023-01-05 华为技术有限公司 芯片和芯片测试装置
CN113702816B (zh) * 2021-08-26 2024-05-10 中国电子科技集团公司第五十八研究所 一种基于边界扫描的寄存器单元设计方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2210171B (en) 1987-09-28 1991-06-26 Plessey Co Plc Test circuit
JPH034186A (ja) 1989-05-31 1991-01-10 Toshiba Corp テスト回路生成システム
JP3278833B2 (ja) 1992-12-16 2002-04-30 川崎マイクロエレクトロニクス株式会社 論理回路テスト方法及びテスト入力回路及びテスト出力回路
JP3004186B2 (ja) * 1995-01-13 2000-01-31 真一 東江 研削砥石の総形成形用ドレッサとこれを用いた研削砥石の総形成形方法
JPH10197603A (ja) * 1997-01-09 1998-07-31 Matsushita Electric Ind Co Ltd 半導体集積回路および半導体集積回路の検査方法
JPH10326301A (ja) * 1997-05-23 1998-12-08 Nec Corp Ｌｓｉ試験方式
JPH11101859A (ja) * 1997-09-29 1999-04-13 Matsushita Electric Ind Co Ltd 半導体装置
US6092226A (en) * 1998-02-10 2000-07-18 Cray Research, Inc. Fabrication of test logic for level sensitive scan on a circuit
JP3094983B2 (ja) * 1998-03-12 2000-10-03 日本電気株式会社 システムロジックのテスト回路およびテスト方法
JPH11326460A (ja) 1998-05-21 1999-11-26 Nec Eng Ltd バウンダリスキャン回路
JP2001142736A (ja) 1999-11-17 2001-05-25 Hitachi Ltd テスト容易化回路およびそれを用いた半導体装置
TW581872B (en) * 2002-01-17 2004-04-01 Via Tech Inc Scan cell circuit and scan chain consisting of same for test purpose
US20030149924A1 (en) * 2002-02-01 2003-08-07 Bedal Glenn E. Method and apparatus for detecting faults on integrated circuits
EP1335210B1 (en) 2002-02-11 2006-11-22 Texas Instruments Incorporated High speed interconnect circuit test method and apparatus

Also Published As

Publication number Publication date
JP2004101233A (ja) 2004-04-02
US20040165071A1 (en) 2004-08-26
US7428676B2 (en) 2008-09-23
KR100576274B1 (ko) 2006-05-04
JP3693986B2 (ja) 2005-09-14
CN1501090A (zh) 2004-06-02
CN100363749C (zh) 2008-01-23

Similar Documents

Publication Publication Date Title
JP4249019B2 (ja) 電子デバイス
KR100965463B1 (ko) 반도체 집적 회로 및 시험 방법
US5487074A (en) Boundary scan testing using clocked signal
KR100576274B1 (ko) 바운더리 스캔 장치
KR100394575B1 (ko) 반도체 메모리의 테스트용 핀을 통한 내부정보 선택적출력방법 및 그에 따른 출력회로
US7712001B2 (en) Semiconductor integrated circuit and method of testing semiconductor integrated circuit
JP2000162277A (ja) 半導体集積回路
EP1061375B1 (en) Semiconductor device including macros and its testing method
JP3094983B2 (ja) システムロジックのテスト回路およびテスト方法
JP2003344500A (ja) マクロテスト回路
US7051254B2 (en) Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device
US7644329B2 (en) Integrated circuit testing method and related circuit thereof
KR100669073B1 (ko) 패키지 옵션을 고려한 경계 스캔 방법
JPH11281710A (ja) バウンダリスキャンレジスタ
KR20020087931A (ko) 조절가능한 경계 스캔 경로를 가지는 인쇄회로 어셈블리
JP2947251B2 (ja) 半導体装置テスト回路
KR100490495B1 (ko) 반도체 장치 및 반도체 장치의 테스트 방법
KR20040001334A (ko) 스캔 플립플롭을 구비한 반도체 집적 회로
JPH10160805A (ja) 外部スキャンパス回路
KR20070073428A (ko) 내장된 유한 상태기의 상태를 테스트할 수 있는 반도체집적 회로
JP2004511045A (ja) 専用ピンで製造テスト故障解析を高めるシステムおよび方法
JPH0820494B2 (ja) バウンダリ・スキャンテスト回路
JPH0582609A (ja) 半導体集積回路装置
KR20070076991A (ko) 집적회로 장치 및 바운더리 스캔 테스트 방법
KR20000045795A (ko) 회로소자 시험방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090424

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee