JP3693986B2 - バウンダリスキャンテスト回路 - Google Patents
バウンダリスキャンテスト回路 Download PDFInfo
- Publication number
- JP3693986B2 JP3693986B2 JP2002260040A JP2002260040A JP3693986B2 JP 3693986 B2 JP3693986 B2 JP 3693986B2 JP 2002260040 A JP2002260040 A JP 2002260040A JP 2002260040 A JP2002260040 A JP 2002260040A JP 3693986 B2 JP3693986 B2 JP 3693986B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- output
- scan
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318541—Scan latches or cell details
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はバウンダリスキャンテスト回路に関し、特に、回路の機能ブロックであるマクロの境界で信号経路に挿入されるバウンダリスキャンテスト回路に関する。
【０００２】
【従来の技術】
近年の半導体集積回路や半導体集積回路を搭載するボードの微細化や高集積度化に伴い、ボードをテストする際に、ボードにプローブを立ててテストすることが困難になってきた。その対策として提案されたテスト方法を実現するためのテスト回路として、ＩＥＥＥ１１４９．１で標準仕様が規定されているバウンダリスキャンテスト回路がある。このバウンダリスキャンテスト回路を半導体集積回路の内部回路および外部端子間の信号経路に予め挿入することにより、通常モード時に半導体集積回路の本来の入出力信号の伝達および観測を行い、テストモード時にテスト専用外部端子により半導体集積回路の内部回路または外部端子へテストパタン信号をスキャンシフト入出力でき、ボード上に置かれた半導体集積回路間で信号の授受が確実に行われたかテストできる。
【０００３】
このバウンダリスキャンテスト回路を半導体集積回路の内部ブロック間の信号経路に適用する例が開示されている（例えば、特許文献１参照）。
【０００４】
図６は、このバウンダリスキャンテスト回路を内部ブロック間に適用したカスタムＬＳＩの構成例を示すブロック図である。このカスタムＬＳＩは、ユーザ機能を履行する半導体集積回路であり、例えば、スタンダードセルを用いてユーザ仕様に基づき設計され、マクロ１，周辺回路２，バウンダリスキャンテスト回路３を備える。
【０００５】
マクロ１は、ユーザ利用のため提供者により予め設計および検証された回路の機能ブロックであり、ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）として提供されたものである。また、このマクロ１は、提供者により単体にて設計が開始され、その周囲にどのような回路が配置されるかは不明であり、一般的には、マクロ１単体でも故障検出可能なように、たとえば、図示のように、スキャンチェーンを用いるなどのテスト容易化設計がなされる。このスキャンチェーンは、テストモード時にテスト専用外部端子ＩｐＳＩ，ＩｐＳＯ間にシフトレジスタ接続されテストパタンをスキャンシフト入出力し通常モード時にそれぞれ独立のフリップフロップ素子として動作するスキャンセルをそれぞれ備える。
【０００６】
周辺回路２は、スタンダードセルを用いてユーザ仕様に基づき設計され、通常モード時にバウンダリスキャンテスト回路３を介してマクロ１との間で信号を入出力し、マクロ１の外部周辺として動作する回路であり、マクロ１との協働により、ユーザ機能を履行する。マクロ１と同様に故障検出可能なように、たとえば、図示のように、スキャンチェーンを用いるなどのテスト容易化設計がなされる。このスキャンチェーンは、テストモード時にテスト専用外部端子ＵＳＩ，ＵＳＯ間にシフトレジスタ接続されテストパタン信号をスキャンシフト入出力し通常モード時にそれぞれ独立のフリップフロップ素子として動作するスキャンセルをそれぞれ備える。
【０００７】
バウンダリスキャンテスト回路３は、マクロ１の境界で信号経路に挿入され、通常モード時にマクロ１の入出力信号の伝達および観測を行い、テストモード時にテスト専用外部端子ＢＳＩ，ＢＳＯによりテストパタン信号をスキャンシフト入出力する。また、このバウンダリスキャンテスト回路３は、マクロ１の入力信号経路ごとに挿入された入力側バウンダリスキャンセルＢＩ１〜ＢＩｘと、マクロ１の出力信号経路ごとに挿入された出力側バウンダリスキャンセルＢＯ１〜ＢＯｘとを備える。
【０００８】
図７，図８は、これら入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの例を示すブロック図である。
【０００９】
図７を参照すると、この従来例の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘは、マクロ１の入力信号経路に挿入された入力端と出力端との間に、スキャンセル５１，セレクタ５２，ゲート５３をそれぞれ備える。
【００１０】
スキャンセル５１は、テストモード時を示すテスト制御信号ＳＣＡＮＴＥＳＴに基づきスキャンチェーンをテスト専用外部端子ＢＳＩ，ＢＳＯ間に構成し、スキャンシフト動作またはキャプチャ動作を制御するテスト制御信号ＳＣＡＮＥＮなどのテスト制御信号およびクロック信号に基づきゲート５３の出力をキャプチャしスキャンシフトしアップデート出力する。このスキャンセル５１には、マルチプレクサ型，クロックドＬＳＳＤ（Ｌｅｖｅｌ Ｓｅｎｓｉｔｉｖｅ Ｓｃａｎ Ｄｅｓｉｇｎ）型などの異なる方式がある。例えば、マルチプレクサ型のスキャンセルは、セレクタ，フリップフロップおよびラッチにより構成され、セレクタは、キャプチャ入力およびシフト入力からテスト制御信号ＳＣＡＮＥＮに基づきキャプチャ入力を選択し、フリップフロップは、テストモード時にセレクタの出力をデータ入力としクロック信号に基づきシフト出力し、ラッチは、他のテスト制御信号に基づきフリップフロップのシフト出力をラッチして直並列変換しアップデート出力する。
【００１１】
セレクタ５２は、スキャンセル５１のアップデート出力および入力端の信号を入力し、テスト制御信号ＳＣＡＮＴＥＳＴに対応してアップデート出力を選択し出力端へ出力する。
【００１２】
ゲート５３は、この従来例では、入力端の信号を入力し、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号ＥｘＳＣＡＮＴＥＳＴに対応してゲート制御しスキャンセル５１のキャプチャ入力へ出力する２入力ゲートである。例えば、マクロ１の外部がテスト対象でない場合、テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘０’であるので、入力端の信号が周辺回路２側から伝達し不定値であっても、テストの便宜上、固定値‘０’がスキャンセル５１へ出力される。なお、このゲート５３は、固定値‘１’を出力するゲートであっても、他ノードで既に確定している値を選択するゲートであってもよい。
【００１３】
図８を参照すると、従来の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘは、マクロ１の出力信号経路に挿入接続される入力端と出力端との間に、スキャンセル５５，セレクタ５６，ゲート５７をそれぞれ備える。
【００１４】
スキャンセル５５，セレクタ５６は、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるスキャンセル５１，セレクタ５２と同じ内部構成である。重複説明を省略する。
【００１５】
ゲート５７は、この従来例では、入力端子の信号を入力しテスト制御信号ＥｘＳＣＡＮＴＥＳＴの反転信号に対応してゲート制御しスキャンセル５５のキャプチャ入力へ出力する２入力ゲートである。例えば、マクロ１の内部がテスト対象でない場合、テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’であるので、入力端の信号がマクロ１側から伝達し不定値であっても、テストの便宜上、固定値‘０’がスキャンセル５１へ出力される。なお、このゲート７４は、固定値‘１’を出力するゲートであっても、他ノードで既に確定している値を選択するゲートであってもよい。
【００１６】
次に、この従来のバウンダリスキャンテスト回路３を用いたテスト動作について、図６，図７，図８を参照し、簡単に説明する。
【００１７】
一般的に、テスト対象のカスタムＬＳＩが内部にスキャンチェーンを構成している場合、スキャンチェーンに用いられるテストパタンは、ネットリストなどの回路情報に基づきＡＴＰＧ（Ａｕｔｏｍａｔｉｃ Ｔｅｓｔ Ｐａｔｔｅｒｎ Ｇｅｎｅｒａｔｏｒ）にて自動生成され、また、テストモード時にスキャンチェーン間の回路ごとに分割してテスト専用外部端子によりテストを個別に順次行う。すなわち、図６のカスタムＬＳＩのバウンダリスキャンテスト回路３を用いたテスト動作としては、周辺回路２，マクロ１内のスキャンチェーンとバウンダリスキャンテスト回路３との間の回路のテスト動作が個別に順次行われる。
【００１８】
まず、周辺回路２内のスキャンチェーンとバウンダリスキャンテスト回路３との間の回路をテストする場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘１’，‘１’に設定される。
【００１９】
マクロ１の入力信号経路側では、周辺回路２内のスキャンチェーンにより、テスト専用外部端子ＵＳＩから自動生成のテストパタンがスキャンシフト入力され、周辺回路２内のスキャンチェーンからアップデート出力される。このアップデート出力は、周辺回路２内の組合せ回路の入力となり、組合せ回路の出力が、周辺回路２の出力端子から出力され、バウンダリスキャンテスト回路３の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘの入力端に達する。この入力端の信号は、ゲート５３を介して、スキャンセル５１のキャプチャ入力に達し、テスト制御信号ＳＣＡＮＥＮおよびクロック信号によりキャプチャされ、バウンダリスキャンテスト回路３のテスト専用外部端子ＢＳＯからスキャンシフト出力されテストされる。
【００２０】
マクロ１の出力信号経路側では、バウンダリスキャンテスト回路３により、テスト専用外部端子ＢＳＩから自動生成のテストパタンがスキャンシフト入力され、スキャンセル５１およびスキャンセル５５によりスキャンシフトされ、スキャンセル５５のアップデート出力がセレクタ５６により選択され、出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの出力端から出力される。この出力端の信号は、周辺回路２の入力端子に出力され、周辺回路２内の組合せ回路の入力となり、組合せ回路の出力が、周辺回路２内のスキャンチェーンの入力端に達し、周辺回路２内のスキャンチェーンにキャプチャされ、テスト専用外部端子ＵＳＯからスキャンシフト出力されテストされる。
【００２１】
次に、マクロ１内のスキャンチェーンとバウンダリスキャンテスト回路３との間の回路をテストする場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘１’，‘０’に設定される。
【００２２】
マクロ１の入力信号経路側では、バウンダリスキャンテスト回路３により、テスト専用外部端子ＢＳＩから自動生成のテストパタンがスキャンシフト入力され、スキャンセル５１によりスキャンシフトされ、スキャンセル５１のアップデート出力がセレクタ５２により選択され、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘの出力端から出力される。この出力端の信号は、マクロ１の入力端子に出力され、マクロ１内の組合せ回路の入力となり、組合せ回路の出力が、マクロ１内のスキャンチェーンの入力端に達し、マクロ１内のスキャンチェーンにキャプチャされ、テスト専用外部端子ＩｐＳＯからスキャンシフト出力されテストされる。
【００２３】
マクロ１の出力信号経路側では、マクロ１内のスキャンチェーンにより、テスト専用外部端子ＩｐＳＩから自動生成のテストパタンがスキャンシフト入力され、マクロ１内のスキャンチェーンからアップデート出力される。このアップデート出力は、マクロ１内の組合せ回路の入力となり、組合せ回路の出力が、マクロ１の出力端子から出力され、バウンダリスキャンテスト回路３の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの入力端に達する。この入力端の信号は、ゲート５７を介して、スキャンセル５５のキャプチャ入力に達し、テスト制御信号ＳＣＡＮＥＮおよびクロック信号によりキャプチャされ、バウンダリスキャンテスト回路３のテスト専用外部端子ＢＳＯからスキャンシフト出力されテストされる。
【００２４】
これらテストモード時における個別のバウンダリスキャンテストの後、通常モードで外部入出力端子によりカスタムＬＳＩ全体のテストを行う。この場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘０’，‘０’に設定される。バウンダリスキャンテスト回路３の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ５２，５６は、それぞれ入力端の信号を出力端へ出力し、マクロ１の入出力が伝達される。これにより、周辺回路２およびマクロ１が協働し、カスタムＬＳＩは、外部入出力端子に応じてユーザ機能を履行する。
【００２５】
この従来のバウンダリスキャンテスト回路３の適用により、マクロ１の提供者によりＡＴＰＧにて自動生成されたテストパタンを用いて、ユーザがマクロ１を単体でテストでき、マクロ１の提供者は、マクロ１の回路情報そのものを開示する必要がなくなり、マクロ１の回路情報の第３者への漏洩を防止できる。
【００２６】
【特許文献１】
特開平６−５６５２９号公報（頁２−４、図１）
【００２７】
【発明が解決しようとする課題】
上述したように、従来のバウンダリスキャンテスト回路をマクロの境界で信号経路に挿入接続したカスタムＬＳＩの場合、バウンダリスキャンテスト回路を用いたテスト動作としては、テストモード時に、マクロの外側の周辺回路，マクロ内のスキャンチェーンとバウンダリスキャンテスト回路との間の回路ごとにテスト専用外部端子により個別に順次それぞれテストし、この後、通常モードで外部入出力端子により全体のテストを行う。
【００２８】
しかし、このカスタムＬＳＩ全体のテストに用いられるテストパタンは、カスタムＬＳＩ全体のネットリストを用いてＡＴＰＧにより所定の処理時間で自動生成することが難しく、また、マクロのネットリストなどの回路情報を開示しない場合ＡＴＰＧにより自動生成できないため、一般に、ユーザ機能の仕様に基づき作成され、バウンダリスキャンテスト回路を介したマクロの信号経路の故障検出率が低いという問題がある。
【００２９】
具体的に説明すると、例えば、図６，７に示したバウンダリスキャンテスト回路３の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ５２，５６は、通常モード時に、テスト制御信号ＳＣＡＮＴＥＳＴが‘０’に設定され、それぞれ入力端の信号を出力端へ出力し、マクロ１の入出力が伝達される。このマクロ１の入出力を伝達する信号経路の故障検出率が低い。
【００３０】
このため、ユーザがカスタムＬＳＩ全体のテストパタン作成を分担する場合、マクロ１の回路情報の開示をユーザから要求される問題もある。
【００３１】
従って、本発明の目的は、バウンダリスキャンテスト回路の故障検出を容易化し、カスタムＬＳＩのテスト品質を改善することにある。
【００３２】
【課題を解決するための手段】
そのため、本発明は、回路の機能ブロックであるマクロの境界で信号経路に挿入され通常モード時に入力端から出力端へ信号を伝達しテストモード時にテスト専用外部端子によりテストパタンをスキャンシフト入出力し、テストモード時に前記入力端から前記出力端へ信号を伝達し前記出力端の信号のゲート出力をキャプチャするバウンダリスキャンテスト回路であって、前記マクロの境界で入力信号経路ごとに挿入され、テストモード時に前記マクロの外部側をテスト対象として選択指定するテスト制御信号に対応して前記入力端から前記出力端へ信号を伝達する入力側バウンダリスキャンセルと、前記マクロの境界で出力信号経路ごとに挿入されテストモード時に前記テスト制御信号の反転信号に対応して前記入力端から前記出力端へ信号を伝達する出力側バウンダリスキャンセルとを備えている。
【００３４】
また、前記入力側バウンダリスキャンセルが、テストモード時にスキャンチェーンを構成し前記出力端の信号のゲート出力をキャプチャしスキャンシフトしアップデート出力するスキャンセルと、
このスキャンセルのアップデート出力および前記入力端の信号を入力しテストモード時に前記テスト制御信号に対応して前記入力端の信号を選択し前記出力端へ出力するセレクタとを備え、
前記出力側バウンダリスキャンセルが、テストモード時にスキャンチェーンを構成し前記出力端の信号のゲート出力をキャプチャしスキャンシフトしアップデート出力するスキャンセルと、
このスキャンセルのアップデート出力および前記入力端の信号を入力しテストモード時に前記テスト制御信号の反転信号に対応して前記入力端の信号を選択し前記出力端へ出力するセレクタとを備えている。
【００３７】
また、前記スキャンセルが、テストモード時に前記スキャンチェーンを構成し前記出力端の信号のゲート出力をキャプチャしスキャンシフトするスキャンセルと、
テストモード時に前記スキャンチェーンと異なる方式のスキャンチェーンを別途構成しスキャンシフトしアップデート出力するスキャンセルとから構成されている。
【００３８】
また、前記セレクタが、通常モード時に前記入力端の信号を選択している。
【００３９】
【発明の実施の形態】
次に、本発明について、図面を参照して説明する。本発明のバウンダリスキャンテスト回路は、図６に例示したカスタムＬＳＩにおけるバウンダリスキャンテスト回路３と同様に、マクロ１，周辺回路２と共に用いられ、マクロ１の境界で信号経路に挿入され、通常モード時にマクロ１の入出力信号の伝達および観測を行い、テストモード時にテスト専用外部端子ＢＳＩ，ＢＳＯによりテストパタン信号をスキャンシフト入出力する。
【００４０】
本発明のバウンダリスキャンテスト回路と共に用いられるマクロ１，周辺回路２は、図６に例示したカスタムＬＳＩにおけるマクロ１，周辺回路２とそれぞれ同じ内部構成である。重複説明を省略する。また、本発明のバウンダリスキャンテスト回路３は、従来と同様に、マクロ１の入力信号経路ごとに挿入された入力側バウンダリスキャンセルＢＩ１〜ＢＩｘと、マクロ１の出力信号経路ごとに挿入された出力側バウンダリスキャンセルＢＯ１〜ＢＯｘとを備える。
【００４１】
図１，図２は、本発明のバウンダリスキャンテスト回路３の実施形態１における入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの例を示すブロック図である。
【００４２】
図１を参照すると、本実施形態のバウンダリスキャンテスト回路３における入力側バウンダリスキャンセルＢＩ１〜ＢＩｘは、マクロ１の入力信号経路に挿入される入力端と出力端との間に、スキャンセル３１，セレクタ３２，ゲート３３，ゲート３４をそれぞれ備える。
【００４３】
スキャンセル３１は、図７の従来の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるスキャンセル５１と同じ内部構成である。重複説明を省略する。
【００４４】
セレクタ３２は、図７の従来の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるセレクタ５２と同じ内部構成であるが、ゲート３４の出力により制御され、テストモード時に異なった動作をする。すなわち、スキャンセル３１のアップデート出力および入力端の信号を入力し、テストモード時を示すテスト制御信号ＳＣＡＮＴＥＳＴと、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号ＥｘＳＣＡＮＴＥＳＴとが‘１’，‘０’の場合のみ、スキャンセル３１のアップデート出力を選択し出力端へ出力し、テスト制御信号ＳＣＡＮＴＥＳＴが‘０’の場合、または、テスト制御信号ＳＣＡＮＴＥＳＴ，テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’，‘１’の場合、入力端の信号を選択し出力端へ出力する。
【００４５】
ゲート３３は、図７の従来の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるゲート５３と同じゲートであるが、入力端ではなく出力端の信号を入力し、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号ＥｘＳＣＡＮＴＥＳＴに対応してゲート制御し出力する２入力ゲートである。例えば、マクロ１の外部側がテスト対象でない場合、テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘０’であるので、周辺回路２側からセレクタ５２を介して出力端の信号が伝達し不定値であっても、テストの便宜上、固定値‘０’がスキャンセル３１へ出力される。なお、このゲート３３は、固定値‘１’を出力するゲートであっても、他ノードで既に確定している値を選択するゲートであってもよい。
【００４６】
ゲート３４は、テスト制御信号ＳＣＡＮＴＥＳＴと、テスト制御信号ＥｘＳＣＡＮＴＥＳＴの反転信号とに対応して入力側バウンダリスキャンセルＢＩ１〜ＢＩｘのセレクタ３２を制御する２入力ゲートである。この実施例では、テスト制御信号ＳＣＡＮＴＥＳＴ，テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’，‘０’の場合、‘１’が出力される。なお、このゲート３４は、全ての入力側バウンダリスキャンセルＢＩ１〜ＢＩｘに共通するゲートであり、１つのゲートで全ての入力側バウンダリスキャンセルＢＩ１〜ＢＩｘのセレクタ３２を共通に制御する構成とすることもできる。
【００４７】
図２を参照すると、本実施形態のバウンダリスキャンテスト回路３における出力側バウンダリスキャンセルＢＯ１〜ＢＯｘは、マクロ１の出力信号経路に挿入接続される入力端と出力端との間に、スキャンセル３５，セレクタ３６，ゲート３７，ゲート３８をそれぞれ備える。
【００４８】
スキャンセル３５は、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるスキャンセル３１と同じ内部構成である。重複説明を省略する。
【００４９】
セレクタ３６は、図１の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるセレクタ３２と同じ内部構成であるが、ゲート３８の出力により制御され、テストモード時に異なった動作をする。すなわち、スキャンセル３５のアップデート出力および入力端の信号を入力し、テストモード時を示すテスト制御信号ＳＣＡＮＴＥＳＴと、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号ＥｘＳＣＡＮＴＥＳＴとが‘１’，‘１’の場合のみ、スキャンセル３５のアップデート出力を選択し出力端へ出力し、テスト制御信号ＳＣＡＮＴＥＳＴが‘０’の場合、または、テスト制御信号ＳＣＡＮＴＥＳＴ，テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’，‘０’の場合、入力端の信号を選択し出力端へ出力する。
【００５０】
ゲート３７は、図８の従来の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘにおけるゲート５７と同じゲートであるが、入力端ではなく出力端の信号を入力し、テストモード時にテスト制御信号ＥｘＳＣＡＮＴＥＳＴの反転信号に対応してゲート制御し出力する２入力ゲートである。例えば、マクロ１の内部がテスト対象でない場合、テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’であるので、周辺回路２側からセレクタ５２を介して出力端の信号が伝達し不定値であっても、テストの便宜上、固定値‘０’がスキャンセル３５へ出力される。なお、このゲート３７は、固定値‘１’を出力するゲートであっても、他ノードで既に確定している値を選択するゲートであってもよい。
【００５１】
ゲート３８は、テスト制御信号ＳＣＡＮＴＥＳＴおよびテスト制御信号ＥｘＳＣＡＮＴＥＳＴに対応して出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ３６を制御する２入力ゲートである。この実施例では、テスト制御信号ＳＣＡＮＴＥＳＴ，テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’，‘１’の場合、‘１’が出力される。なお、このゲート３８は、全ての出力側バウンダリスキャンセルＢＯ１〜ＢＯｘに共通するゲートであり、１つのゲートで全ての出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ３８を共通に制御する構成とすることもできる。
【００５２】
次に、本実施形態のバウンダリスキャンテスト回路３を用いたテスト動作について、従来のバウンダリスキャンテスト回路３に対する説明と同様に、図６，図１，図２を参照し、簡単に説明する。
【００５３】
従来と同様に、図６のカスタムＬＳＩにおいて、スキャンチェーンに用いられるテストパタンは、ネットリストなどの回路情報に基づきＡＴＰＧにて自動生成され、本実施形態のバウンダリスキャンテスト回路３を用いたテスト動作としては、周辺回路２，マクロ１内のスキャンチェーンとバウンダリスキャンテスト回路３との間の回路のテスト動作が個別に順次行われる。
【００５４】
まず、周辺回路２内のスキャンチェーンとバウンダリスキャンテスト回路３との間の回路をテストする場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘１’，‘１’に設定される。
【００５５】
マクロ１の入力信号経路側では、周辺回路２内のスキャンチェーンにより、テスト専用外部端子ＵＳＩから自動生成のテストパタンがスキャンシフト入力され、周辺回路２内のスキャンチェーンからアップデート出力される。このアップデート出力は、周辺回路２内の組合せ回路の入力となり、組合せ回路の出力が、周辺回路２の出力端子から出力され、バウンダリスキャンテスト回路３の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘの入力端に達する。この入力端の信号は、セレクタ３２を介して出力端に達する。さらに、出力端の信号は、ゲート３３を介して、スキャンセル３１のキャプチャ入力に達し、テスト制御信号ＳＣＡＮＥＮおよびクロック信号によりキャプチャされ、バウンダリスキャンテスト回路３のテスト専用外部端子ＢＳＯからスキャンシフト出力されテストされる。
【００５６】
マクロ１の出力信号経路側では、バウンダリスキャンテスト回路３により、テスト専用外部端子ＢＳＩから自動生成のテストパタンがスキャンシフト入力され、スキャンセル３１およびスキャンセル３５によりスキャンシフトされ、スキャンセル３５のアップデート出力がセレクタ３６により選択され、出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの出力端から出力される。この出力端の信号は、周辺回路２の入力端子に出力され、周辺回路２内の組合せ回路の入力となり、組合せ回路の出力が、周辺回路２内のスキャンチェーンの入力端に達し、周辺回路２内のスキャンチェーンにキャプチャされ、テスト専用外部端子ＵＳＯからスキャンシフト出力されテストされる。
【００５７】
次に、マクロ１内のスキャンチェーンとバウンダリスキャンテスト回路３との間の回路をテストする場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘１’，‘０’に設定される。
【００５８】
マクロ１の入力信号経路側では、バウンダリスキャンテスト回路３により、テスト専用外部端子ＢＳＩから自動生成のテストパタンがスキャンシフト入力され、スキャンセル３１によりスキャンシフトされ、スキャンセル３１のアップデート出力がセレクタ３２により選択され、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘの出力端から出力される。この出力端の信号は、マクロ１の入力端子に出力され、マクロ１内の組合せ回路の入力となり、組合せ回路の出力が、マクロ１内のスキャンチェーンの入力端に達し、マクロ１内のスキャンチェーンにキャプチャされ、テスト専用外部端子ＩｐＳＯからスキャンシフト出力されテストされる。
【００５９】
マクロ１の出力信号経路側では、マクロ１内のスキャンチェーンにより、テスト専用外部端子ＩｐＳＩから自動生成のテストパタンがスキャンシフト入力され、マクロ１内のスキャンチェーンからアップデート出力される。このアップデート出力は、マクロ１内の組合せ回路の入力となり、組合せ回路の出力が、マクロ１の出力端子から出力され、バウンダリスキャンテスト回路３の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの入力端に達する。この入力端の信号は、セレクタ３６を介して出力端に達する。さらに、出力端の信号は、ゲート５７を介して、スキャンセル５５のキャプチャ入力に達し、テスト制御信号ＳＣＡＮＥＮおよびクロック信号によりキャプチャされ、バウンダリスキャンテスト回路３のテスト専用外部端子ＢＳＯからスキャンシフト出力されテストされる。
【００６０】
これらテストモード時における個別のバウンダリスキャンテストの後、通常モードで外部入出力端子によりカスタムＬＳＩ全体のテストを行う。この場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘０’，‘０’に設定される。バウンダリスキャンテスト回路３の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ３２，セレクタ３６は、それぞれ入力端の信号を出力端へ出力し、マクロ１の入出力が伝達される。これにより、周辺回路２およびマクロ１が協働し、カスタムＬＳＩは、外部入出力端子に応じてユーザ機能を履行する。
【００６１】
上述したように、本実施形態のバウンダリスキャンテスト回路３は、テストモード時における個別のバウンダリスキャンテストにおいて、バウンダリスキャンテスト回路３の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ３２，セレクタ３６によるマクロ１の入出力の伝達をテストできる。このため、この後、通常モードで外部入出力端子によりカスタムＬＳＩ全体をテストするテストパタンが、マクロ１の信号経路をそれぞれテストするものでなく、単なるテストモードから通常モードへの遷移をテストするもので十分になり、非常に簡単または最短となり、バウンダリスキャンテスト回路３の故障検出が容易化され、カスタムＬＳＩのテスト品質が改善される。
【００６２】
また、本実施形態のバウンダリスキャンテスト回路３の適用により、従来と同様に、マクロ１の提供者によりＡＴＰＧにて自動生成されたテストパタンを用いて、ユーザがマクロ１を単体でテストできる共に、ユーザがカスタムＬＳＩ全体のテストパタン作成を分担する場合も、マクロ１の回路情報そのものを開示する必要が全く無くなり、マクロ１の回路情報の第３者への漏洩を完全に防止できる。
【００６３】
なお、本実施形態のバウンダリスキャンテスト回路３では、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ３２，セレクタ３６が、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号に対応して制御されるとして説明した。しかし、この説明に限定されず、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ３２，セレクタ３６が、例えば、テストモード時にキャプチャ動作を制御するテスト制御信号に対応して制御される構成であっても、明らかに、同様の効果が奏せられる。
【００６４】
次に、本発明のバウンダリスキャンテスト回路の実施形態２について説明する。図３は、本実施形態のバウンダリスキャンテスト回路を内部ブロック間に適用したカスタムＬＳＩの構成例を示すブロック図である。本実施形態のバウンダリスキャンテスト回路４は、互いに異なる方式のスキャンチェーンを有するマクロ１，周辺回路２と共に用いられ、これらマクロ１または周辺回路２のスキャンチェーンに対応してテスト専用外部端子ＢＳＩ１，ＢＳＯ１またはテスト専用外部端子ＢＳＩ２，ＢＳＯ２によりテストモード時にテストパタン信号を別途それぞれスキャンシフト入出力する。
【００６５】
本実施形態のバウンダリスキャンテスト回路４と共に用いられるマクロ１，周辺回路２は、互いに異なる方式のスキャンチェーンを有することを除いて、図６に例示したカスタムＬＳＩにおけるマクロ１，周辺回路２とそれぞれ同じ内部構成であり、重複説明を省略する。また、本実施形態のバウンダリスキャンテスト回路３は、従来と同様に、マクロ１の入力信号経路ごとに挿入された入力側バウンダリスキャンセルＢＩ１〜ＢＩｘと、マクロ１の出力信号経路ごとに挿入された出力側バウンダリスキャンセルＢＯ１〜ＢＯｘとを備える。
【００６６】
図４，図５は、本実施形態のバウンダリスキャンテスト回路４における入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘおよび共通制御の例を示すブロック図である。
【００６７】
図４を参照すると、本実施形態のバウンダリスキャンテスト回路４における入力側バウンダリスキャンセルＢＩ１〜ＢＩｘは、マクロ１の入力信号経路に挿入される入力端と出力端との間に、スキャンセル４１１，スキャンセル４１２，セレクタ４２，ゲート４３，ゲート４４をそれぞれ備える。
【００６８】
スキャンセル４１１は、テストモード時にマクロ１内のスキャンチェーンと同じマルチプレクサ型のスキャンチェーンをテスト専用外部端子ＢＳＩ１，ＢＳＯ１間に構成しスキャンシフトしアップデート出力する。
【００６９】
スキャンセル４１２は、テストモード時に周辺回路２内のスキャンチェーンと同じクロックドＬＳＳＤ型のスキャンチェーンをテスト専用外部端子ＢＳＩ２，ＢＳＯ２間に構成しゲート４３の出力をキャプチャしスキャンシフトする。
【００７０】
セレクタ４２は、スキャンセル４１１のアップデート出力およびおよび入力端の信号を入力し、図１の実施形態１の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるセレクタ３２と同様に動作する。すなわち、テストモード時を示すテスト制御信号ＳＣＡＮＴＥＳＴと、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号ＥｘＳＣＡＮＴＥＳＴとが‘１’，‘０’の場合のみ、スキャンセル４１１のアップデート出力を選択し出力端へ出力し、テスト制御信号ＳＣＡＮＴＥＳＴが‘０’の場合、または、テスト制御信号ＳＣＡＮＴＥＳＴ，テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’，‘１’の場合、入力端の信号を選択し出力端へ出力する。
【００７１】
ゲート４３，ゲート４４は、図１の実施形態１の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるゲート３３，ゲート３４と同じであり、重複説明を省略する。
【００７２】
図５を参照すると、本実施形態のバウンダリスキャンテスト回路４における出力側バウンダリスキャンセルＢＯ１〜ＢＯｘは、マクロ１の出力信号経路に挿入される入力端と出力端との間に、スキャンセル４５１，スキャンセル４５２，セレクタ４６，ゲート４７，ゲート４８をそれぞれ備える。
【００７３】
スキャンセル４５１は、テストモード時にマクロ１内のスキャンチェーンと同じマルチプレクサ型のスキャンチェーンをテスト専用外部端子ＢＳＩ１，ＢＳＯ１間に構成しゲート４７の出力をキャプチャしスキャンシフトする。
【００７４】
スキャンセル４５２は、テストモード時に周辺回路２内のスキャンチェーンと同じクロックドＬＳＳＤ型のスキャンチェーンをテスト専用外部端子ＢＳＩ２，ＢＳＯ２間に構成しスキャンシフトしアップデート出力する。
【００７５】
セレクタ４６は、スキャンセル４５２のアップデート出力およびおよび入力端の信号を入力し、図２の実施形態１の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘにおけるセレクタ３６と同様に動作する。すなわち、テストモード時を示すテスト制御信号ＳＣＡＮＴＥＳＴと、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号ＥｘＳＣＡＮＴＥＳＴとが‘１’，‘１’の場合のみ、スキャンセル４５２のアップデート出力を選択し出力端へ出力し、テスト制御信号ＳＣＡＮＴＥＳＴが‘０’の場合、または、テスト制御信号ＳＣＡＮＴＥＳＴ，テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’，‘０’の場合、入力端の信号を選択し出力端へ出力する。
【００７６】
ゲート４７，ゲート４８は、図２の実施形態１の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘにおけるゲート３７，ゲート３８と同じであり、重複説明を省略する。
【００７７】
次に、本実施形態のバウンダリスキャンテスト回路４を用いたテスト動作について、従来のバウンダリスキャンテスト回路３に対する説明と同様に、図３，図４，図５を参照し、簡単に説明する。
【００７８】
従来と同様に、図３のカスタムＬＳＩにおいて、スキャンチェーンに用いられるテストパタンは、ネットリストなどの回路情報に基づきＡＴＰＧにて自動生成され、本実施形態のバウンダリスキャンテスト回路４を用いたテスト動作としては、周辺回路２，マクロ１内の互いに異なる方式のクロックドＬＳＳＤ型，マルチプレクサ型のスキャンチェーンとバウンダリスキャンテスト回路４との間の回路のテスト動作が個別に順次行われる。
【００７９】
まず、周辺回路２内のクロックドＬＳＳＤ型スキャンチェーンとバウンダリスキャンテスト回路４との間の回路をテストする場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘１’，‘１’に設定される。
【００８０】
マクロ１の入力信号経路側では、周辺回路２内のクロックドＬＳＳＤ型スキャンチェーンにより、テスト専用外部端子ＵＳＩから自動生成のテストパタンがスキャンシフト入力され、周辺回路２内のクロックドＬＳＳＤ型スキャンチェーンからアップデート出力される。このアップデート出力は、周辺回路２内の組合せ回路の入力となり、組合せ回路の出力が、周辺回路２の出力端子から出力され、バウンダリスキャンテスト回路４の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘの入力端に達する。この入力端の信号は、セレクタ４２を介して出力端に達する。さらに、出力端の信号は、ゲート４３を介して、スキャンセル４１２のキャプチャ入力に達し、テスト制御信号ＳＣＡＮＥＮおよびクロック信号によりキャプチャされ、バウンダリスキャンテスト回路４のテスト専用外部端子ＢＳＯ２からスキャンシフト出力されテストされる。
【００８１】
マクロ１の出力信号経路側では、バウンダリスキャンテスト回路４により、テスト専用外部端子ＢＳＩ２から自動生成のテストパタンがスキャンシフト入力され、スキャンセル４１２およびスキャンセル４５２によりスキャンシフトされ、スキャンセル４５２のアップデート出力がセレクタ４６により選択され、出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの出力端から出力される。この出力端の信号は、周辺回路２の入力端子に出力され、周辺回路２内の組合せ回路の入力となり、組合せ回路の出力が、周辺回路２内のクロックドＬＳＳＤ型スキャンチェーンの入力端に達し、周辺回路２内のクロックドＬＳＳＤ型スキャンチェーンにキャプチャされ、テスト専用外部端子ＵＳＯからスキャンシフト出力されテストされる。
【００８２】
次に、マクロ１内のマルチプレクサ型スキャンチェーンとバウンダリスキャンテスト回路３との間の回路をテストする場合、バウンダリスキャンテスト回路４のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘１’，‘０’に設定される。
【００８３】
マクロ１の入力信号経路側では、バウンダリスキャンテスト回路４により、テスト専用外部端子ＢＳＩ１から自動生成のテストパタンがスキャンシフト入力され、スキャンセル４１１によりスキャンシフトされ、スキャンセル４１１のアップデート出力がセレクタ４２により選択され、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘの出力端から出力される。この出力端の信号は、マクロ１の入力端子に出力され、マクロ１内の組合せ回路の入力となり、組合せ回路の出力が、マクロ１内のマルチプレクサ型スキャンチェーンの入力端に達し、マクロ１内のマルチプレクサ型スキャンチェーンにキャプチャされ、テスト専用外部端子ＩｐＳＯからスキャンシフト出力されテストされる。
【００８４】
マクロ１の出力信号経路側では、マクロ１内のマルチプレクサ型スキャンチェーンにより、テスト専用外部端子ＩｐＳＩから自動生成のテストパタンがスキャンシフト入力され、マクロ１内のマルチプレクサ型スキャンチェーンからアップデート出力される。このアップデート出力は、マクロ１内の組合せ回路の入力となり、組合せ回路の出力が、マクロ１の出力端子から出力され、バウンダリスキャンテスト回路４の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの入力端に達する。この入力端の信号は、セレクタ４６を介して出力端に達する。さらに、出力端の信号は、ゲート４７を介して、スキャンセル４５１のキャプチャ入力に達し、テスト制御信号ＳＣＡＮＥＮおよびクロック信号によりキャプチャされ、バウンダリスキャンテスト回路４のテスト専用外部端子ＢＳＯ１からスキャンシフト出力されテストされる。
【００８５】
これらテストモード時における個別のバウンダリスキャンテストの後、通常モードで外部入出力端子によりカスタムＬＳＩ全体のテストを行う。この場合、バウンダリスキャンテスト回路４のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘０’，‘０’に設定される。バウンダリスキャンテスト回路４の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ４２，セレクタ４６は、それぞれ入力端の信号を出力端へ出力し、マクロ１の入出力が伝達される。これにより、周辺回路２およびマクロ１が協働し、カスタムＬＳＩは、外部入出力端子に応じてユーザ機能を履行する。
【００８６】
上述したように、本実施形態のバウンダリスキャンテスト回路４は、テストモード時における個別のバウンダリスキャンテストにおいて、バウンダリスキャンテスト回路４の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ４２，セレクタ４６によるマクロ１の入出力の伝達をテストできる。
【００８７】
このため、本実施形態のバウンダリスキャンテスト回路４は、周辺回路２，マクロ１内のスキャンチェーンが互いに異なる方式であっても、実施形態１のバウンダリスキャンテスト回路３と同様に、通常モードで外部入出力端子によりカスタムＬＳＩ全体をテストするテストパタンが、非常に簡単または最短となり、バウンダリスキャンテスト回路４の故障検出が容易化され、カスタムＬＳＩのテスト品質が改善される。また、本実施形態のバウンダリスキャンテスト回路４の適用により、マクロ１の回路情報の第３者への漏洩を完全に防止できる。
【００８８】
【発明の効果】
以上説明したように、本発明によるバウンダリスキャンテスト回路は、通常モードで外部入出力端子によりカスタムＬＳＩ全体をテストするテストパタンが、非常に簡単または最短となり、バウンダリスキャンテスト回路の故障検出が容易化され、カスタムＬＳＩのテスト品質が改善される。
【００８９】
また、本実施形態のバウンダリスキャンテスト回路の適用により、マクロ１の回路情報の第３者への漏洩を完全に防止できるなどの効果がある。
【図面の簡単な説明】
【図１】本発明のバウンダリスキャンテスト回路の実施形態１における入力側バウンダリスキャンセルの例を示すブロック図である。
【図２】本発明のバウンダリスキャンテスト回路の実施形態１における出力側バウンダリスキャンセルの例を示すブロック図である。
【図３】本発明のバウンダリスキャンテスト回路の実施形態２を内部ブロック間に適用したカスタムＬＳＩの構成例を示すブロック図である。
【図４】本発明のバウンダリスキャンテスト回路の実施形態２における入力側バウンダリスキャンセルの例を示すブロック図である。
【図５】本発明のバウンダリスキャンテスト回路の実施形態２における出力側バウンダリスキャンセルの例を示すブロック図である。
【図６】バウンダリスキャンテスト回路を内部ブロック間に適用したカスタムＬＳＩの構成例を示すブロック図である。
【図７】従来のバウンダリスキャンテスト回路における入力側バウンダリスキャンセルの例を示すブロック図である。
【図８】従来のバウンダリスキャンテスト回路における出力側バウンダリスキャンセルの例を示すブロック図である
【符号の説明】
１ マクロ
２ 周辺回路
３，４ バウンダリスキャンテスト回路
３１，３５，５１，５５，４１１，４１２，４５１，４５２ スキャンセル
３２，３６，４２，４６，５２，５６ セレクタ
３３，３４，３７，３８，４３，４４，４７，４８，５３，５７ ゲート
ＢＩ１〜ＢＩｘ 入力側バウンダリスキャンセル
ＢＯ１〜ＢＯｘ 出力側バウンダリスキャンセル
【発明の属する技術分野】
本発明はバウンダリスキャンテスト回路に関し、特に、回路の機能ブロックであるマクロの境界で信号経路に挿入されるバウンダリスキャンテスト回路に関する。
【０００２】
【従来の技術】
近年の半導体集積回路や半導体集積回路を搭載するボードの微細化や高集積度化に伴い、ボードをテストする際に、ボードにプローブを立ててテストすることが困難になってきた。その対策として提案されたテスト方法を実現するためのテスト回路として、ＩＥＥＥ１１４９．１で標準仕様が規定されているバウンダリスキャンテスト回路がある。このバウンダリスキャンテスト回路を半導体集積回路の内部回路および外部端子間の信号経路に予め挿入することにより、通常モード時に半導体集積回路の本来の入出力信号の伝達および観測を行い、テストモード時にテスト専用外部端子により半導体集積回路の内部回路または外部端子へテストパタン信号をスキャンシフト入出力でき、ボード上に置かれた半導体集積回路間で信号の授受が確実に行われたかテストできる。
【０００３】
このバウンダリスキャンテスト回路を半導体集積回路の内部ブロック間の信号経路に適用する例が開示されている（例えば、特許文献１参照）。
【０００４】
図６は、このバウンダリスキャンテスト回路を内部ブロック間に適用したカスタムＬＳＩの構成例を示すブロック図である。このカスタムＬＳＩは、ユーザ機能を履行する半導体集積回路であり、例えば、スタンダードセルを用いてユーザ仕様に基づき設計され、マクロ１，周辺回路２，バウンダリスキャンテスト回路３を備える。
【０００５】
マクロ１は、ユーザ利用のため提供者により予め設計および検証された回路の機能ブロックであり、ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）として提供されたものである。また、このマクロ１は、提供者により単体にて設計が開始され、その周囲にどのような回路が配置されるかは不明であり、一般的には、マクロ１単体でも故障検出可能なように、たとえば、図示のように、スキャンチェーンを用いるなどのテスト容易化設計がなされる。このスキャンチェーンは、テストモード時にテスト専用外部端子ＩｐＳＩ，ＩｐＳＯ間にシフトレジスタ接続されテストパタンをスキャンシフト入出力し通常モード時にそれぞれ独立のフリップフロップ素子として動作するスキャンセルをそれぞれ備える。
【０００６】
周辺回路２は、スタンダードセルを用いてユーザ仕様に基づき設計され、通常モード時にバウンダリスキャンテスト回路３を介してマクロ１との間で信号を入出力し、マクロ１の外部周辺として動作する回路であり、マクロ１との協働により、ユーザ機能を履行する。マクロ１と同様に故障検出可能なように、たとえば、図示のように、スキャンチェーンを用いるなどのテスト容易化設計がなされる。このスキャンチェーンは、テストモード時にテスト専用外部端子ＵＳＩ，ＵＳＯ間にシフトレジスタ接続されテストパタン信号をスキャンシフト入出力し通常モード時にそれぞれ独立のフリップフロップ素子として動作するスキャンセルをそれぞれ備える。
【０００７】
バウンダリスキャンテスト回路３は、マクロ１の境界で信号経路に挿入され、通常モード時にマクロ１の入出力信号の伝達および観測を行い、テストモード時にテスト専用外部端子ＢＳＩ，ＢＳＯによりテストパタン信号をスキャンシフト入出力する。また、このバウンダリスキャンテスト回路３は、マクロ１の入力信号経路ごとに挿入された入力側バウンダリスキャンセルＢＩ１〜ＢＩｘと、マクロ１の出力信号経路ごとに挿入された出力側バウンダリスキャンセルＢＯ１〜ＢＯｘとを備える。
【０００８】
図７，図８は、これら入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの例を示すブロック図である。
【０００９】
図７を参照すると、この従来例の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘは、マクロ１の入力信号経路に挿入された入力端と出力端との間に、スキャンセル５１，セレクタ５２，ゲート５３をそれぞれ備える。
【００１０】
スキャンセル５１は、テストモード時を示すテスト制御信号ＳＣＡＮＴＥＳＴに基づきスキャンチェーンをテスト専用外部端子ＢＳＩ，ＢＳＯ間に構成し、スキャンシフト動作またはキャプチャ動作を制御するテスト制御信号ＳＣＡＮＥＮなどのテスト制御信号およびクロック信号に基づきゲート５３の出力をキャプチャしスキャンシフトしアップデート出力する。このスキャンセル５１には、マルチプレクサ型，クロックドＬＳＳＤ（Ｌｅｖｅｌ Ｓｅｎｓｉｔｉｖｅ Ｓｃａｎ Ｄｅｓｉｇｎ）型などの異なる方式がある。例えば、マルチプレクサ型のスキャンセルは、セレクタ，フリップフロップおよびラッチにより構成され、セレクタは、キャプチャ入力およびシフト入力からテスト制御信号ＳＣＡＮＥＮに基づきキャプチャ入力を選択し、フリップフロップは、テストモード時にセレクタの出力をデータ入力としクロック信号に基づきシフト出力し、ラッチは、他のテスト制御信号に基づきフリップフロップのシフト出力をラッチして直並列変換しアップデート出力する。
【００１１】
セレクタ５２は、スキャンセル５１のアップデート出力および入力端の信号を入力し、テスト制御信号ＳＣＡＮＴＥＳＴに対応してアップデート出力を選択し出力端へ出力する。
【００１２】
ゲート５３は、この従来例では、入力端の信号を入力し、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号ＥｘＳＣＡＮＴＥＳＴに対応してゲート制御しスキャンセル５１のキャプチャ入力へ出力する２入力ゲートである。例えば、マクロ１の外部がテスト対象でない場合、テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘０’であるので、入力端の信号が周辺回路２側から伝達し不定値であっても、テストの便宜上、固定値‘０’がスキャンセル５１へ出力される。なお、このゲート５３は、固定値‘１’を出力するゲートであっても、他ノードで既に確定している値を選択するゲートであってもよい。
【００１３】
図８を参照すると、従来の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘは、マクロ１の出力信号経路に挿入接続される入力端と出力端との間に、スキャンセル５５，セレクタ５６，ゲート５７をそれぞれ備える。
【００１４】
スキャンセル５５，セレクタ５６は、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるスキャンセル５１，セレクタ５２と同じ内部構成である。重複説明を省略する。
【００１５】
ゲート５７は、この従来例では、入力端子の信号を入力しテスト制御信号ＥｘＳＣＡＮＴＥＳＴの反転信号に対応してゲート制御しスキャンセル５５のキャプチャ入力へ出力する２入力ゲートである。例えば、マクロ１の内部がテスト対象でない場合、テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’であるので、入力端の信号がマクロ１側から伝達し不定値であっても、テストの便宜上、固定値‘０’がスキャンセル５１へ出力される。なお、このゲート７４は、固定値‘１’を出力するゲートであっても、他ノードで既に確定している値を選択するゲートであってもよい。
【００１６】
次に、この従来のバウンダリスキャンテスト回路３を用いたテスト動作について、図６，図７，図８を参照し、簡単に説明する。
【００１７】
一般的に、テスト対象のカスタムＬＳＩが内部にスキャンチェーンを構成している場合、スキャンチェーンに用いられるテストパタンは、ネットリストなどの回路情報に基づきＡＴＰＧ（Ａｕｔｏｍａｔｉｃ Ｔｅｓｔ Ｐａｔｔｅｒｎ Ｇｅｎｅｒａｔｏｒ）にて自動生成され、また、テストモード時にスキャンチェーン間の回路ごとに分割してテスト専用外部端子によりテストを個別に順次行う。すなわち、図６のカスタムＬＳＩのバウンダリスキャンテスト回路３を用いたテスト動作としては、周辺回路２，マクロ１内のスキャンチェーンとバウンダリスキャンテスト回路３との間の回路のテスト動作が個別に順次行われる。
【００１８】
まず、周辺回路２内のスキャンチェーンとバウンダリスキャンテスト回路３との間の回路をテストする場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘１’，‘１’に設定される。
【００１９】
マクロ１の入力信号経路側では、周辺回路２内のスキャンチェーンにより、テスト専用外部端子ＵＳＩから自動生成のテストパタンがスキャンシフト入力され、周辺回路２内のスキャンチェーンからアップデート出力される。このアップデート出力は、周辺回路２内の組合せ回路の入力となり、組合せ回路の出力が、周辺回路２の出力端子から出力され、バウンダリスキャンテスト回路３の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘの入力端に達する。この入力端の信号は、ゲート５３を介して、スキャンセル５１のキャプチャ入力に達し、テスト制御信号ＳＣＡＮＥＮおよびクロック信号によりキャプチャされ、バウンダリスキャンテスト回路３のテスト専用外部端子ＢＳＯからスキャンシフト出力されテストされる。
【００２０】
マクロ１の出力信号経路側では、バウンダリスキャンテスト回路３により、テスト専用外部端子ＢＳＩから自動生成のテストパタンがスキャンシフト入力され、スキャンセル５１およびスキャンセル５５によりスキャンシフトされ、スキャンセル５５のアップデート出力がセレクタ５６により選択され、出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの出力端から出力される。この出力端の信号は、周辺回路２の入力端子に出力され、周辺回路２内の組合せ回路の入力となり、組合せ回路の出力が、周辺回路２内のスキャンチェーンの入力端に達し、周辺回路２内のスキャンチェーンにキャプチャされ、テスト専用外部端子ＵＳＯからスキャンシフト出力されテストされる。
【００２１】
次に、マクロ１内のスキャンチェーンとバウンダリスキャンテスト回路３との間の回路をテストする場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘１’，‘０’に設定される。
【００２２】
マクロ１の入力信号経路側では、バウンダリスキャンテスト回路３により、テスト専用外部端子ＢＳＩから自動生成のテストパタンがスキャンシフト入力され、スキャンセル５１によりスキャンシフトされ、スキャンセル５１のアップデート出力がセレクタ５２により選択され、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘの出力端から出力される。この出力端の信号は、マクロ１の入力端子に出力され、マクロ１内の組合せ回路の入力となり、組合せ回路の出力が、マクロ１内のスキャンチェーンの入力端に達し、マクロ１内のスキャンチェーンにキャプチャされ、テスト専用外部端子ＩｐＳＯからスキャンシフト出力されテストされる。
【００２３】
マクロ１の出力信号経路側では、マクロ１内のスキャンチェーンにより、テスト専用外部端子ＩｐＳＩから自動生成のテストパタンがスキャンシフト入力され、マクロ１内のスキャンチェーンからアップデート出力される。このアップデート出力は、マクロ１内の組合せ回路の入力となり、組合せ回路の出力が、マクロ１の出力端子から出力され、バウンダリスキャンテスト回路３の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの入力端に達する。この入力端の信号は、ゲート５７を介して、スキャンセル５５のキャプチャ入力に達し、テスト制御信号ＳＣＡＮＥＮおよびクロック信号によりキャプチャされ、バウンダリスキャンテスト回路３のテスト専用外部端子ＢＳＯからスキャンシフト出力されテストされる。
【００２４】
これらテストモード時における個別のバウンダリスキャンテストの後、通常モードで外部入出力端子によりカスタムＬＳＩ全体のテストを行う。この場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘０’，‘０’に設定される。バウンダリスキャンテスト回路３の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ５２，５６は、それぞれ入力端の信号を出力端へ出力し、マクロ１の入出力が伝達される。これにより、周辺回路２およびマクロ１が協働し、カスタムＬＳＩは、外部入出力端子に応じてユーザ機能を履行する。
【００２５】
この従来のバウンダリスキャンテスト回路３の適用により、マクロ１の提供者によりＡＴＰＧにて自動生成されたテストパタンを用いて、ユーザがマクロ１を単体でテストでき、マクロ１の提供者は、マクロ１の回路情報そのものを開示する必要がなくなり、マクロ１の回路情報の第３者への漏洩を防止できる。
【００２６】
【特許文献１】
特開平６−５６５２９号公報（頁２−４、図１）
【００２７】
【発明が解決しようとする課題】
上述したように、従来のバウンダリスキャンテスト回路をマクロの境界で信号経路に挿入接続したカスタムＬＳＩの場合、バウンダリスキャンテスト回路を用いたテスト動作としては、テストモード時に、マクロの外側の周辺回路，マクロ内のスキャンチェーンとバウンダリスキャンテスト回路との間の回路ごとにテスト専用外部端子により個別に順次それぞれテストし、この後、通常モードで外部入出力端子により全体のテストを行う。
【００２８】
しかし、このカスタムＬＳＩ全体のテストに用いられるテストパタンは、カスタムＬＳＩ全体のネットリストを用いてＡＴＰＧにより所定の処理時間で自動生成することが難しく、また、マクロのネットリストなどの回路情報を開示しない場合ＡＴＰＧにより自動生成できないため、一般に、ユーザ機能の仕様に基づき作成され、バウンダリスキャンテスト回路を介したマクロの信号経路の故障検出率が低いという問題がある。
【００２９】
具体的に説明すると、例えば、図６，７に示したバウンダリスキャンテスト回路３の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ５２，５６は、通常モード時に、テスト制御信号ＳＣＡＮＴＥＳＴが‘０’に設定され、それぞれ入力端の信号を出力端へ出力し、マクロ１の入出力が伝達される。このマクロ１の入出力を伝達する信号経路の故障検出率が低い。
【００３０】
このため、ユーザがカスタムＬＳＩ全体のテストパタン作成を分担する場合、マクロ１の回路情報の開示をユーザから要求される問題もある。
【００３１】
従って、本発明の目的は、バウンダリスキャンテスト回路の故障検出を容易化し、カスタムＬＳＩのテスト品質を改善することにある。
【００３２】
【課題を解決するための手段】
そのため、本発明は、回路の機能ブロックであるマクロの境界で信号経路に挿入され通常モード時に入力端から出力端へ信号を伝達しテストモード時にテスト専用外部端子によりテストパタンをスキャンシフト入出力し、テストモード時に前記入力端から前記出力端へ信号を伝達し前記出力端の信号のゲート出力をキャプチャするバウンダリスキャンテスト回路であって、前記マクロの境界で入力信号経路ごとに挿入され、テストモード時に前記マクロの外部側をテスト対象として選択指定するテスト制御信号に対応して前記入力端から前記出力端へ信号を伝達する入力側バウンダリスキャンセルと、前記マクロの境界で出力信号経路ごとに挿入されテストモード時に前記テスト制御信号の反転信号に対応して前記入力端から前記出力端へ信号を伝達する出力側バウンダリスキャンセルとを備えている。
【００３４】
また、前記入力側バウンダリスキャンセルが、テストモード時にスキャンチェーンを構成し前記出力端の信号のゲート出力をキャプチャしスキャンシフトしアップデート出力するスキャンセルと、
このスキャンセルのアップデート出力および前記入力端の信号を入力しテストモード時に前記テスト制御信号に対応して前記入力端の信号を選択し前記出力端へ出力するセレクタとを備え、
前記出力側バウンダリスキャンセルが、テストモード時にスキャンチェーンを構成し前記出力端の信号のゲート出力をキャプチャしスキャンシフトしアップデート出力するスキャンセルと、
このスキャンセルのアップデート出力および前記入力端の信号を入力しテストモード時に前記テスト制御信号の反転信号に対応して前記入力端の信号を選択し前記出力端へ出力するセレクタとを備えている。
【００３７】
また、前記スキャンセルが、テストモード時に前記スキャンチェーンを構成し前記出力端の信号のゲート出力をキャプチャしスキャンシフトするスキャンセルと、
テストモード時に前記スキャンチェーンと異なる方式のスキャンチェーンを別途構成しスキャンシフトしアップデート出力するスキャンセルとから構成されている。
【００３８】
また、前記セレクタが、通常モード時に前記入力端の信号を選択している。
【００３９】
【発明の実施の形態】
次に、本発明について、図面を参照して説明する。本発明のバウンダリスキャンテスト回路は、図６に例示したカスタムＬＳＩにおけるバウンダリスキャンテスト回路３と同様に、マクロ１，周辺回路２と共に用いられ、マクロ１の境界で信号経路に挿入され、通常モード時にマクロ１の入出力信号の伝達および観測を行い、テストモード時にテスト専用外部端子ＢＳＩ，ＢＳＯによりテストパタン信号をスキャンシフト入出力する。
【００４０】
本発明のバウンダリスキャンテスト回路と共に用いられるマクロ１，周辺回路２は、図６に例示したカスタムＬＳＩにおけるマクロ１，周辺回路２とそれぞれ同じ内部構成である。重複説明を省略する。また、本発明のバウンダリスキャンテスト回路３は、従来と同様に、マクロ１の入力信号経路ごとに挿入された入力側バウンダリスキャンセルＢＩ１〜ＢＩｘと、マクロ１の出力信号経路ごとに挿入された出力側バウンダリスキャンセルＢＯ１〜ＢＯｘとを備える。
【００４１】
図１，図２は、本発明のバウンダリスキャンテスト回路３の実施形態１における入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの例を示すブロック図である。
【００４２】
図１を参照すると、本実施形態のバウンダリスキャンテスト回路３における入力側バウンダリスキャンセルＢＩ１〜ＢＩｘは、マクロ１の入力信号経路に挿入される入力端と出力端との間に、スキャンセル３１，セレクタ３２，ゲート３３，ゲート３４をそれぞれ備える。
【００４３】
スキャンセル３１は、図７の従来の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるスキャンセル５１と同じ内部構成である。重複説明を省略する。
【００４４】
セレクタ３２は、図７の従来の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるセレクタ５２と同じ内部構成であるが、ゲート３４の出力により制御され、テストモード時に異なった動作をする。すなわち、スキャンセル３１のアップデート出力および入力端の信号を入力し、テストモード時を示すテスト制御信号ＳＣＡＮＴＥＳＴと、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号ＥｘＳＣＡＮＴＥＳＴとが‘１’，‘０’の場合のみ、スキャンセル３１のアップデート出力を選択し出力端へ出力し、テスト制御信号ＳＣＡＮＴＥＳＴが‘０’の場合、または、テスト制御信号ＳＣＡＮＴＥＳＴ，テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’，‘１’の場合、入力端の信号を選択し出力端へ出力する。
【００４５】
ゲート３３は、図７の従来の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるゲート５３と同じゲートであるが、入力端ではなく出力端の信号を入力し、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号ＥｘＳＣＡＮＴＥＳＴに対応してゲート制御し出力する２入力ゲートである。例えば、マクロ１の外部側がテスト対象でない場合、テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘０’であるので、周辺回路２側からセレクタ５２を介して出力端の信号が伝達し不定値であっても、テストの便宜上、固定値‘０’がスキャンセル３１へ出力される。なお、このゲート３３は、固定値‘１’を出力するゲートであっても、他ノードで既に確定している値を選択するゲートであってもよい。
【００４６】
ゲート３４は、テスト制御信号ＳＣＡＮＴＥＳＴと、テスト制御信号ＥｘＳＣＡＮＴＥＳＴの反転信号とに対応して入力側バウンダリスキャンセルＢＩ１〜ＢＩｘのセレクタ３２を制御する２入力ゲートである。この実施例では、テスト制御信号ＳＣＡＮＴＥＳＴ，テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’，‘０’の場合、‘１’が出力される。なお、このゲート３４は、全ての入力側バウンダリスキャンセルＢＩ１〜ＢＩｘに共通するゲートであり、１つのゲートで全ての入力側バウンダリスキャンセルＢＩ１〜ＢＩｘのセレクタ３２を共通に制御する構成とすることもできる。
【００４７】
図２を参照すると、本実施形態のバウンダリスキャンテスト回路３における出力側バウンダリスキャンセルＢＯ１〜ＢＯｘは、マクロ１の出力信号経路に挿入接続される入力端と出力端との間に、スキャンセル３５，セレクタ３６，ゲート３７，ゲート３８をそれぞれ備える。
【００４８】
スキャンセル３５は、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるスキャンセル３１と同じ内部構成である。重複説明を省略する。
【００４９】
セレクタ３６は、図１の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるセレクタ３２と同じ内部構成であるが、ゲート３８の出力により制御され、テストモード時に異なった動作をする。すなわち、スキャンセル３５のアップデート出力および入力端の信号を入力し、テストモード時を示すテスト制御信号ＳＣＡＮＴＥＳＴと、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号ＥｘＳＣＡＮＴＥＳＴとが‘１’，‘１’の場合のみ、スキャンセル３５のアップデート出力を選択し出力端へ出力し、テスト制御信号ＳＣＡＮＴＥＳＴが‘０’の場合、または、テスト制御信号ＳＣＡＮＴＥＳＴ，テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’，‘０’の場合、入力端の信号を選択し出力端へ出力する。
【００５０】
ゲート３７は、図８の従来の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘにおけるゲート５７と同じゲートであるが、入力端ではなく出力端の信号を入力し、テストモード時にテスト制御信号ＥｘＳＣＡＮＴＥＳＴの反転信号に対応してゲート制御し出力する２入力ゲートである。例えば、マクロ１の内部がテスト対象でない場合、テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’であるので、周辺回路２側からセレクタ５２を介して出力端の信号が伝達し不定値であっても、テストの便宜上、固定値‘０’がスキャンセル３５へ出力される。なお、このゲート３７は、固定値‘１’を出力するゲートであっても、他ノードで既に確定している値を選択するゲートであってもよい。
【００５１】
ゲート３８は、テスト制御信号ＳＣＡＮＴＥＳＴおよびテスト制御信号ＥｘＳＣＡＮＴＥＳＴに対応して出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ３６を制御する２入力ゲートである。この実施例では、テスト制御信号ＳＣＡＮＴＥＳＴ，テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’，‘１’の場合、‘１’が出力される。なお、このゲート３８は、全ての出力側バウンダリスキャンセルＢＯ１〜ＢＯｘに共通するゲートであり、１つのゲートで全ての出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ３８を共通に制御する構成とすることもできる。
【００５２】
次に、本実施形態のバウンダリスキャンテスト回路３を用いたテスト動作について、従来のバウンダリスキャンテスト回路３に対する説明と同様に、図６，図１，図２を参照し、簡単に説明する。
【００５３】
従来と同様に、図６のカスタムＬＳＩにおいて、スキャンチェーンに用いられるテストパタンは、ネットリストなどの回路情報に基づきＡＴＰＧにて自動生成され、本実施形態のバウンダリスキャンテスト回路３を用いたテスト動作としては、周辺回路２，マクロ１内のスキャンチェーンとバウンダリスキャンテスト回路３との間の回路のテスト動作が個別に順次行われる。
【００５４】
まず、周辺回路２内のスキャンチェーンとバウンダリスキャンテスト回路３との間の回路をテストする場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘１’，‘１’に設定される。
【００５５】
マクロ１の入力信号経路側では、周辺回路２内のスキャンチェーンにより、テスト専用外部端子ＵＳＩから自動生成のテストパタンがスキャンシフト入力され、周辺回路２内のスキャンチェーンからアップデート出力される。このアップデート出力は、周辺回路２内の組合せ回路の入力となり、組合せ回路の出力が、周辺回路２の出力端子から出力され、バウンダリスキャンテスト回路３の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘの入力端に達する。この入力端の信号は、セレクタ３２を介して出力端に達する。さらに、出力端の信号は、ゲート３３を介して、スキャンセル３１のキャプチャ入力に達し、テスト制御信号ＳＣＡＮＥＮおよびクロック信号によりキャプチャされ、バウンダリスキャンテスト回路３のテスト専用外部端子ＢＳＯからスキャンシフト出力されテストされる。
【００５６】
マクロ１の出力信号経路側では、バウンダリスキャンテスト回路３により、テスト専用外部端子ＢＳＩから自動生成のテストパタンがスキャンシフト入力され、スキャンセル３１およびスキャンセル３５によりスキャンシフトされ、スキャンセル３５のアップデート出力がセレクタ３６により選択され、出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの出力端から出力される。この出力端の信号は、周辺回路２の入力端子に出力され、周辺回路２内の組合せ回路の入力となり、組合せ回路の出力が、周辺回路２内のスキャンチェーンの入力端に達し、周辺回路２内のスキャンチェーンにキャプチャされ、テスト専用外部端子ＵＳＯからスキャンシフト出力されテストされる。
【００５７】
次に、マクロ１内のスキャンチェーンとバウンダリスキャンテスト回路３との間の回路をテストする場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘１’，‘０’に設定される。
【００５８】
マクロ１の入力信号経路側では、バウンダリスキャンテスト回路３により、テスト専用外部端子ＢＳＩから自動生成のテストパタンがスキャンシフト入力され、スキャンセル３１によりスキャンシフトされ、スキャンセル３１のアップデート出力がセレクタ３２により選択され、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘの出力端から出力される。この出力端の信号は、マクロ１の入力端子に出力され、マクロ１内の組合せ回路の入力となり、組合せ回路の出力が、マクロ１内のスキャンチェーンの入力端に達し、マクロ１内のスキャンチェーンにキャプチャされ、テスト専用外部端子ＩｐＳＯからスキャンシフト出力されテストされる。
【００５９】
マクロ１の出力信号経路側では、マクロ１内のスキャンチェーンにより、テスト専用外部端子ＩｐＳＩから自動生成のテストパタンがスキャンシフト入力され、マクロ１内のスキャンチェーンからアップデート出力される。このアップデート出力は、マクロ１内の組合せ回路の入力となり、組合せ回路の出力が、マクロ１の出力端子から出力され、バウンダリスキャンテスト回路３の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの入力端に達する。この入力端の信号は、セレクタ３６を介して出力端に達する。さらに、出力端の信号は、ゲート５７を介して、スキャンセル５５のキャプチャ入力に達し、テスト制御信号ＳＣＡＮＥＮおよびクロック信号によりキャプチャされ、バウンダリスキャンテスト回路３のテスト専用外部端子ＢＳＯからスキャンシフト出力されテストされる。
【００６０】
これらテストモード時における個別のバウンダリスキャンテストの後、通常モードで外部入出力端子によりカスタムＬＳＩ全体のテストを行う。この場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘０’，‘０’に設定される。バウンダリスキャンテスト回路３の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ３２，セレクタ３６は、それぞれ入力端の信号を出力端へ出力し、マクロ１の入出力が伝達される。これにより、周辺回路２およびマクロ１が協働し、カスタムＬＳＩは、外部入出力端子に応じてユーザ機能を履行する。
【００６１】
上述したように、本実施形態のバウンダリスキャンテスト回路３は、テストモード時における個別のバウンダリスキャンテストにおいて、バウンダリスキャンテスト回路３の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ３２，セレクタ３６によるマクロ１の入出力の伝達をテストできる。このため、この後、通常モードで外部入出力端子によりカスタムＬＳＩ全体をテストするテストパタンが、マクロ１の信号経路をそれぞれテストするものでなく、単なるテストモードから通常モードへの遷移をテストするもので十分になり、非常に簡単または最短となり、バウンダリスキャンテスト回路３の故障検出が容易化され、カスタムＬＳＩのテスト品質が改善される。
【００６２】
また、本実施形態のバウンダリスキャンテスト回路３の適用により、従来と同様に、マクロ１の提供者によりＡＴＰＧにて自動生成されたテストパタンを用いて、ユーザがマクロ１を単体でテストできる共に、ユーザがカスタムＬＳＩ全体のテストパタン作成を分担する場合も、マクロ１の回路情報そのものを開示する必要が全く無くなり、マクロ１の回路情報の第３者への漏洩を完全に防止できる。
【００６３】
なお、本実施形態のバウンダリスキャンテスト回路３では、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ３２，セレクタ３６が、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号に対応して制御されるとして説明した。しかし、この説明に限定されず、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ３２，セレクタ３６が、例えば、テストモード時にキャプチャ動作を制御するテスト制御信号に対応して制御される構成であっても、明らかに、同様の効果が奏せられる。
【００６４】
次に、本発明のバウンダリスキャンテスト回路の実施形態２について説明する。図３は、本実施形態のバウンダリスキャンテスト回路を内部ブロック間に適用したカスタムＬＳＩの構成例を示すブロック図である。本実施形態のバウンダリスキャンテスト回路４は、互いに異なる方式のスキャンチェーンを有するマクロ１，周辺回路２と共に用いられ、これらマクロ１または周辺回路２のスキャンチェーンに対応してテスト専用外部端子ＢＳＩ１，ＢＳＯ１またはテスト専用外部端子ＢＳＩ２，ＢＳＯ２によりテストモード時にテストパタン信号を別途それぞれスキャンシフト入出力する。
【００６５】
本実施形態のバウンダリスキャンテスト回路４と共に用いられるマクロ１，周辺回路２は、互いに異なる方式のスキャンチェーンを有することを除いて、図６に例示したカスタムＬＳＩにおけるマクロ１，周辺回路２とそれぞれ同じ内部構成であり、重複説明を省略する。また、本実施形態のバウンダリスキャンテスト回路３は、従来と同様に、マクロ１の入力信号経路ごとに挿入された入力側バウンダリスキャンセルＢＩ１〜ＢＩｘと、マクロ１の出力信号経路ごとに挿入された出力側バウンダリスキャンセルＢＯ１〜ＢＯｘとを備える。
【００６６】
図４，図５は、本実施形態のバウンダリスキャンテスト回路４における入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘおよび共通制御の例を示すブロック図である。
【００６７】
図４を参照すると、本実施形態のバウンダリスキャンテスト回路４における入力側バウンダリスキャンセルＢＩ１〜ＢＩｘは、マクロ１の入力信号経路に挿入される入力端と出力端との間に、スキャンセル４１１，スキャンセル４１２，セレクタ４２，ゲート４３，ゲート４４をそれぞれ備える。
【００６８】
スキャンセル４１１は、テストモード時にマクロ１内のスキャンチェーンと同じマルチプレクサ型のスキャンチェーンをテスト専用外部端子ＢＳＩ１，ＢＳＯ１間に構成しスキャンシフトしアップデート出力する。
【００６９】
スキャンセル４１２は、テストモード時に周辺回路２内のスキャンチェーンと同じクロックドＬＳＳＤ型のスキャンチェーンをテスト専用外部端子ＢＳＩ２，ＢＳＯ２間に構成しゲート４３の出力をキャプチャしスキャンシフトする。
【００７０】
セレクタ４２は、スキャンセル４１１のアップデート出力およびおよび入力端の信号を入力し、図１の実施形態１の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるセレクタ３２と同様に動作する。すなわち、テストモード時を示すテスト制御信号ＳＣＡＮＴＥＳＴと、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号ＥｘＳＣＡＮＴＥＳＴとが‘１’，‘０’の場合のみ、スキャンセル４１１のアップデート出力を選択し出力端へ出力し、テスト制御信号ＳＣＡＮＴＥＳＴが‘０’の場合、または、テスト制御信号ＳＣＡＮＴＥＳＴ，テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’，‘１’の場合、入力端の信号を選択し出力端へ出力する。
【００７１】
ゲート４３，ゲート４４は、図１の実施形態１の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘにおけるゲート３３，ゲート３４と同じであり、重複説明を省略する。
【００７２】
図５を参照すると、本実施形態のバウンダリスキャンテスト回路４における出力側バウンダリスキャンセルＢＯ１〜ＢＯｘは、マクロ１の出力信号経路に挿入される入力端と出力端との間に、スキャンセル４５１，スキャンセル４５２，セレクタ４６，ゲート４７，ゲート４８をそれぞれ備える。
【００７３】
スキャンセル４５１は、テストモード時にマクロ１内のスキャンチェーンと同じマルチプレクサ型のスキャンチェーンをテスト専用外部端子ＢＳＩ１，ＢＳＯ１間に構成しゲート４７の出力をキャプチャしスキャンシフトする。
【００７４】
スキャンセル４５２は、テストモード時に周辺回路２内のスキャンチェーンと同じクロックドＬＳＳＤ型のスキャンチェーンをテスト専用外部端子ＢＳＩ２，ＢＳＯ２間に構成しスキャンシフトしアップデート出力する。
【００７５】
セレクタ４６は、スキャンセル４５２のアップデート出力およびおよび入力端の信号を入力し、図２の実施形態１の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘにおけるセレクタ３６と同様に動作する。すなわち、テストモード時を示すテスト制御信号ＳＣＡＮＴＥＳＴと、テストモード時にマクロ１の外部側をテスト対象として選択指定するテスト制御信号ＥｘＳＣＡＮＴＥＳＴとが‘１’，‘１’の場合のみ、スキャンセル４５２のアップデート出力を選択し出力端へ出力し、テスト制御信号ＳＣＡＮＴＥＳＴが‘０’の場合、または、テスト制御信号ＳＣＡＮＴＥＳＴ，テスト制御信号ＥｘＳＣＡＮＴＥＳＴが‘１’，‘０’の場合、入力端の信号を選択し出力端へ出力する。
【００７６】
ゲート４７，ゲート４８は、図２の実施形態１の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘにおけるゲート３７，ゲート３８と同じであり、重複説明を省略する。
【００７７】
次に、本実施形態のバウンダリスキャンテスト回路４を用いたテスト動作について、従来のバウンダリスキャンテスト回路３に対する説明と同様に、図３，図４，図５を参照し、簡単に説明する。
【００７８】
従来と同様に、図３のカスタムＬＳＩにおいて、スキャンチェーンに用いられるテストパタンは、ネットリストなどの回路情報に基づきＡＴＰＧにて自動生成され、本実施形態のバウンダリスキャンテスト回路４を用いたテスト動作としては、周辺回路２，マクロ１内の互いに異なる方式のクロックドＬＳＳＤ型，マルチプレクサ型のスキャンチェーンとバウンダリスキャンテスト回路４との間の回路のテスト動作が個別に順次行われる。
【００７９】
まず、周辺回路２内のクロックドＬＳＳＤ型スキャンチェーンとバウンダリスキャンテスト回路４との間の回路をテストする場合、バウンダリスキャンテスト回路３のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘１’，‘１’に設定される。
【００８０】
マクロ１の入力信号経路側では、周辺回路２内のクロックドＬＳＳＤ型スキャンチェーンにより、テスト専用外部端子ＵＳＩから自動生成のテストパタンがスキャンシフト入力され、周辺回路２内のクロックドＬＳＳＤ型スキャンチェーンからアップデート出力される。このアップデート出力は、周辺回路２内の組合せ回路の入力となり、組合せ回路の出力が、周辺回路２の出力端子から出力され、バウンダリスキャンテスト回路４の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘの入力端に達する。この入力端の信号は、セレクタ４２を介して出力端に達する。さらに、出力端の信号は、ゲート４３を介して、スキャンセル４１２のキャプチャ入力に達し、テスト制御信号ＳＣＡＮＥＮおよびクロック信号によりキャプチャされ、バウンダリスキャンテスト回路４のテスト専用外部端子ＢＳＯ２からスキャンシフト出力されテストされる。
【００８１】
マクロ１の出力信号経路側では、バウンダリスキャンテスト回路４により、テスト専用外部端子ＢＳＩ２から自動生成のテストパタンがスキャンシフト入力され、スキャンセル４１２およびスキャンセル４５２によりスキャンシフトされ、スキャンセル４５２のアップデート出力がセレクタ４６により選択され、出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの出力端から出力される。この出力端の信号は、周辺回路２の入力端子に出力され、周辺回路２内の組合せ回路の入力となり、組合せ回路の出力が、周辺回路２内のクロックドＬＳＳＤ型スキャンチェーンの入力端に達し、周辺回路２内のクロックドＬＳＳＤ型スキャンチェーンにキャプチャされ、テスト専用外部端子ＵＳＯからスキャンシフト出力されテストされる。
【００８２】
次に、マクロ１内のマルチプレクサ型スキャンチェーンとバウンダリスキャンテスト回路３との間の回路をテストする場合、バウンダリスキャンテスト回路４のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘１’，‘０’に設定される。
【００８３】
マクロ１の入力信号経路側では、バウンダリスキャンテスト回路４により、テスト専用外部端子ＢＳＩ１から自動生成のテストパタンがスキャンシフト入力され、スキャンセル４１１によりスキャンシフトされ、スキャンセル４１１のアップデート出力がセレクタ４２により選択され、入力側バウンダリスキャンセルＢＩ１〜ＢＩｘの出力端から出力される。この出力端の信号は、マクロ１の入力端子に出力され、マクロ１内の組合せ回路の入力となり、組合せ回路の出力が、マクロ１内のマルチプレクサ型スキャンチェーンの入力端に達し、マクロ１内のマルチプレクサ型スキャンチェーンにキャプチャされ、テスト専用外部端子ＩｐＳＯからスキャンシフト出力されテストされる。
【００８４】
マクロ１の出力信号経路側では、マクロ１内のマルチプレクサ型スキャンチェーンにより、テスト専用外部端子ＩｐＳＩから自動生成のテストパタンがスキャンシフト入力され、マクロ１内のマルチプレクサ型スキャンチェーンからアップデート出力される。このアップデート出力は、マクロ１内の組合せ回路の入力となり、組合せ回路の出力が、マクロ１の出力端子から出力され、バウンダリスキャンテスト回路４の出力側バウンダリスキャンセルＢＯ１〜ＢＯｘの入力端に達する。この入力端の信号は、セレクタ４６を介して出力端に達する。さらに、出力端の信号は、ゲート４７を介して、スキャンセル４５１のキャプチャ入力に達し、テスト制御信号ＳＣＡＮＥＮおよびクロック信号によりキャプチャされ、バウンダリスキャンテスト回路４のテスト専用外部端子ＢＳＯ１からスキャンシフト出力されテストされる。
【００８５】
これらテストモード時における個別のバウンダリスキャンテストの後、通常モードで外部入出力端子によりカスタムＬＳＩ全体のテストを行う。この場合、バウンダリスキャンテスト回路４のテスト制御信号ＳＣＡＮＴＥＳＴ，ＥｘＳＣＡＮＴＥＳＴは、‘０’，‘０’に設定される。バウンダリスキャンテスト回路４の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ４２，セレクタ４６は、それぞれ入力端の信号を出力端へ出力し、マクロ１の入出力が伝達される。これにより、周辺回路２およびマクロ１が協働し、カスタムＬＳＩは、外部入出力端子に応じてユーザ機能を履行する。
【００８６】
上述したように、本実施形態のバウンダリスキャンテスト回路４は、テストモード時における個別のバウンダリスキャンテストにおいて、バウンダリスキャンテスト回路４の入力側バウンダリスキャンセルＢＩ１〜ＢＩｘ，出力側バウンダリスキャンセルＢＯ１〜ＢＯｘのセレクタ４２，セレクタ４６によるマクロ１の入出力の伝達をテストできる。
【００８７】
このため、本実施形態のバウンダリスキャンテスト回路４は、周辺回路２，マクロ１内のスキャンチェーンが互いに異なる方式であっても、実施形態１のバウンダリスキャンテスト回路３と同様に、通常モードで外部入出力端子によりカスタムＬＳＩ全体をテストするテストパタンが、非常に簡単または最短となり、バウンダリスキャンテスト回路４の故障検出が容易化され、カスタムＬＳＩのテスト品質が改善される。また、本実施形態のバウンダリスキャンテスト回路４の適用により、マクロ１の回路情報の第３者への漏洩を完全に防止できる。
【００８８】
【発明の効果】
以上説明したように、本発明によるバウンダリスキャンテスト回路は、通常モードで外部入出力端子によりカスタムＬＳＩ全体をテストするテストパタンが、非常に簡単または最短となり、バウンダリスキャンテスト回路の故障検出が容易化され、カスタムＬＳＩのテスト品質が改善される。
【００８９】
また、本実施形態のバウンダリスキャンテスト回路の適用により、マクロ１の回路情報の第３者への漏洩を完全に防止できるなどの効果がある。
【図面の簡単な説明】
【図１】本発明のバウンダリスキャンテスト回路の実施形態１における入力側バウンダリスキャンセルの例を示すブロック図である。
【図２】本発明のバウンダリスキャンテスト回路の実施形態１における出力側バウンダリスキャンセルの例を示すブロック図である。
【図３】本発明のバウンダリスキャンテスト回路の実施形態２を内部ブロック間に適用したカスタムＬＳＩの構成例を示すブロック図である。
【図４】本発明のバウンダリスキャンテスト回路の実施形態２における入力側バウンダリスキャンセルの例を示すブロック図である。
【図５】本発明のバウンダリスキャンテスト回路の実施形態２における出力側バウンダリスキャンセルの例を示すブロック図である。
【図６】バウンダリスキャンテスト回路を内部ブロック間に適用したカスタムＬＳＩの構成例を示すブロック図である。
【図７】従来のバウンダリスキャンテスト回路における入力側バウンダリスキャンセルの例を示すブロック図である。
【図８】従来のバウンダリスキャンテスト回路における出力側バウンダリスキャンセルの例を示すブロック図である
【符号の説明】
１ マクロ
２ 周辺回路
３，４ バウンダリスキャンテスト回路
３１，３５，５１，５５，４１１，４１２，４５１，４５２ スキャンセル
３２，３６，４２，４６，５２，５６ セレクタ
３３，３４，３７，３８，４３，４４，４７，４８，５３，５７ ゲート
ＢＩ１〜ＢＩｘ 入力側バウンダリスキャンセル
ＢＯ１〜ＢＯｘ 出力側バウンダリスキャンセル
Claims (4)
- 回路の機能ブロックであるマクロの境界で信号経路に挿入され通常モード時に入力端から出力端へ信号を伝達しテストモード時にテスト専用外部端子によりテストパタンをスキャンシフト入出力し、テストモード時に前記入力端から前記出力端へ信号を伝達し前記出力端の信号のゲート出力をキャプチャするバウンダリスキャンテスト回路であって、
前記マクロの境界で入力信号経路ごとに挿入され、テストモード時に前記マクロの外部側をテスト対象として選択指定するテスト制御信号に対応して前記入力端から前記出力端へ信号を伝達する入力側バウンダリスキャンセルと、
前記マクロの境界で出力信号経路ごとに挿入されテストモード時に前記テスト制御信号の反転信号に対応して前記入力端から前記出力端へ信号を伝達する出力側バウンダリスキャンセルとを備えることを特徴とするバウンダリスキャンテスト回路。 - 前記入力側バウンダリスキャンセルが、テストモード時にスキャンチェーンを構成し前記出力端の信号のゲート出力をキャプチャしスキャンシフトしアップデート出力するスキャンセルと、
このスキャンセルのアップデート出力および前記入力端の信号を入力しテストモード時に前記テスト制御信号に対応して前記入力端の信号を選択し前記出力端へ出力するセレクタとを備え、
前記出力側バウンダリスキャンセルが、テストモード時にスキャンチェーンを構成し前記出力端の信号のゲート出力をキャプチャしスキャンシフトしアップデート出力するスキャンセルと、
このスキャンセルのアップデート出力および前記入力端の信号を入力しテストモード時に前記テスト制御信号の反転信号に対応して前記入力端の信号を選択し前記出力端へ出力するセレクタとを備える、請求項１記載のバウンダリスキャンテスト回路。 - 前記スキャンセルが、テストモード時に前記スキャンチェーンを構成し前記出力端の信号のゲート出力をキャプチャしスキャンシフトするスキャンセルと、
テストモード時に前記スキャンチェーンと異なる方式のスキャンチェーンを別途構成しスキャンシフトしアップデート出力するスキャンセルとからなる、請求項２記載のバウンダリスキャンテスト回路。 - 前記セレクタが、通常モード時に前記入力端の信号を選択する、請求項２または３記載のバウンダリスキャンテスト回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002260040A JP3693986B2 (ja) | 2002-09-05 | 2002-09-05 | バウンダリスキャンテスト回路 |
| KR1020030062247A KR100576274B1 (ko) | 2002-09-05 | 2003-09-05 | 바운더리 스캔 장치 |
| US10/654,972 US7428676B2 (en) | 2002-09-05 | 2003-09-05 | Boundary scan device |
| CNB031554466A CN100363749C (zh) | 2002-09-05 | 2003-09-05 | 边界扫描设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002260040A JP3693986B2 (ja) | 2002-09-05 | 2002-09-05 | バウンダリスキャンテスト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004101233A JP2004101233A (ja) | 2004-04-02 |
| JP3693986B2 true JP3693986B2 (ja) | 2005-09-14 |
Family
ID=32260871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002260040A Expired - Fee Related JP3693986B2 (ja) | 2002-09-05 | 2002-09-05 | バウンダリスキャンテスト回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7428676B2 (ja) |
| JP (1) | JP3693986B2 (ja) |
| KR (1) | KR100576274B1 (ja) |
| CN (1) | CN100363749C (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070061657A1 (en) * | 2005-08-12 | 2007-03-15 | National Tsing Hua University | Delay fault testing apparatus |
| JP2009080037A (ja) * | 2007-09-26 | 2009-04-16 | Nec Electronics Corp | スキャンテスト回路 |
| US7649379B2 (en) * | 2007-12-26 | 2010-01-19 | Texas Instruments Incorporated | Reducing mission signal output delay in IC having mission and test modes |
| CN101957430B (zh) * | 2010-09-29 | 2012-11-07 | 北京航天测控技术有限公司 | 一种可降低噪声的边界扫描测试方法和装置 |
| JP2014185981A (ja) * | 2013-03-25 | 2014-10-02 | Toshiba Corp | 半導体集積回路および半導体集積回路の自己テスト方法 |
| CN105301479B (zh) * | 2015-11-17 | 2017-12-01 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于开关矩阵控制的可变链长动态边界扫描结构和方法 |
| US9666302B1 (en) * | 2015-12-28 | 2017-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for memory scan design-for-test |
| CN109298322A (zh) * | 2018-09-27 | 2019-02-01 | 西安微电子技术研究所 | 一种动态变链长扫描结构及其方法和边界扫描单元 |
| WO2023272439A1 (zh) * | 2021-06-28 | 2023-01-05 | 华为技术有限公司 | 芯片和芯片测试装置 |
| CN113702816B (zh) * | 2021-08-26 | 2024-05-10 | 中国电子科技集团公司第五十八研究所 | 一种基于边界扫描的寄存器单元设计方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2210171B (en) | 1987-09-28 | 1991-06-26 | Plessey Co Plc | Test circuit |
| JPH034186A (ja) | 1989-05-31 | 1991-01-10 | Toshiba Corp | テスト回路生成システム |
| JP3278833B2 (ja) | 1992-12-16 | 2002-04-30 | 川崎マイクロエレクトロニクス株式会社 | 論理回路テスト方法及びテスト入力回路及びテスト出力回路 |
| JP3004186B2 (ja) * | 1995-01-13 | 2000-01-31 | 真一 東江 | 研削砥石の総形成形用ドレッサとこれを用いた研削砥石の総形成形方法 |
| JPH10197603A (ja) * | 1997-01-09 | 1998-07-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路および半導体集積回路の検査方法 |
| JPH10326301A (ja) * | 1997-05-23 | 1998-12-08 | Nec Corp | Ｌｓｉ試験方式 |
| JPH11101859A (ja) * | 1997-09-29 | 1999-04-13 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US6092226A (en) * | 1998-02-10 | 2000-07-18 | Cray Research, Inc. | Fabrication of test logic for level sensitive scan on a circuit |
| JP3094983B2 (ja) * | 1998-03-12 | 2000-10-03 | 日本電気株式会社 | システムロジックのテスト回路およびテスト方法 |
| JPH11326460A (ja) | 1998-05-21 | 1999-11-26 | Nec Eng Ltd | バウンダリスキャン回路 |
| JP2001142736A (ja) | 1999-11-17 | 2001-05-25 | Hitachi Ltd | テスト容易化回路およびそれを用いた半導体装置 |
| TW581872B (en) * | 2002-01-17 | 2004-04-01 | Via Tech Inc | Scan cell circuit and scan chain consisting of same for test purpose |
| US20030149924A1 (en) * | 2002-02-01 | 2003-08-07 | Bedal Glenn E. | Method and apparatus for detecting faults on integrated circuits |
| DE60309761T2 (de) | 2002-02-11 | 2007-10-11 | Texas Instruments Inc., Dallas | Methode und Vorrichtung zum Testen von Hochgeschwindigkeits-Verbindungsschaltungen |
-
2002
- 2002-09-05 JP JP2002260040A patent/JP3693986B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-05 CN CNB031554466A patent/CN100363749C/zh not_active Expired - Fee Related
- 2003-09-05 KR KR1020030062247A patent/KR100576274B1/ko not_active IP Right Cessation
- 2003-09-05 US US10/654,972 patent/US7428676B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004101233A (ja) | 2004-04-02 |
| KR100576274B1 (ko) | 2006-05-04 |
| US7428676B2 (en) | 2008-09-23 |
| KR20040022397A (ko) | 2004-03-12 |
| US20040165071A1 (en) | 2004-08-26 |
| CN100363749C (zh) | 2008-01-23 |
| CN1501090A (zh) | 2004-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030041296A1 (en) | Method for testing a testable electronic device | |
| US7895488B1 (en) | Control of clock gate cells during scan testing | |
| JP3693986B2 (ja) | バウンダリスキャンテスト回路 | |
| KR100790428B1 (ko) | 비동기 리셋회로 시험 | |
| US7426705B1 (en) | Combined hardware/software assertion checking | |
| US7461307B2 (en) | System and method for improving transition delay fault coverage in delay fault tests through use of an enhanced scan flip-flop | |
| US7712001B2 (en) | Semiconductor integrated circuit and method of testing semiconductor integrated circuit | |
| US10520550B2 (en) | Reconfigurable scan network defect diagnosis | |
| US6073261A (en) | Circuit for evaluating signal timing | |
| Cantoro et al. | An evolutionary technique for reducing the duration of reconfigurable scan network test | |
| US20060107144A1 (en) | Power reduction in module-based scan testing | |
| US6990619B1 (en) | System and method for automatically retargeting test vectors between different tester types | |
| JP2004110265A (ja) | 半導体集積回路のテスト容易化方法 | |
| US7284171B2 (en) | Integrated circuit device | |
| US6745356B1 (en) | Scannable state element architecture for digital circuits | |
| US6118296A (en) | Semiconductor integrated logic circuit | |
| JP2003344500A (ja) | マクロテスト回路 | |
| US20030149924A1 (en) | Method and apparatus for detecting faults on integrated circuits | |
| US7543203B2 (en) | LSSD-compatible edge-triggered shift register latch | |
| JPH11281710A (ja) | バウンダリスキャンレジスタ | |
| JP2005505781A (ja) | 複雑な集積回路の自動的なスキャン・ベースのテスト | |
| KR100532747B1 (ko) | 반도체 집적회로 및 그 설계방법과 반도체 집적회로의 설계프로그램을 기록한 기록매체 | |
| JP2947251B2 (ja) | 半導体装置テスト回路 | |
| KR100504688B1 (ko) | 반도체칩테스트회로 | |
| JPH11271401A (ja) | スキャンテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |