CN100363749C - 边界扫描设备 - Google Patents

边界扫描设备 Download PDF

Info

Publication number
CN100363749C
CN100363749C CNB031554466A CN03155446A CN100363749C CN 100363749 C CN100363749 C CN 100363749C CN B031554466 A CNB031554466 A CN B031554466A CN 03155446 A CN03155446 A CN 03155446A CN 100363749 C CN100363749 C CN 100363749C
Authority
CN
China
Prior art keywords
output
signal
test
input
boundary scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031554466A
Other languages
English (en)
Other versions
CN1501090A (zh
Inventor
柏木伸次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1501090A publication Critical patent/CN1501090A/zh
Application granted granted Critical
Publication of CN100363749C publication Critical patent/CN100363749C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

公开了一种大块的边界扫描设备。多个信号通路被连接到大块，其中每个信号通路具有一个数据信号输入端和一个数据信号输出端，用于在正常操作方式期间的信号传输。分别为多个信号通路提供了多个电路。每个电路具有捕获在测试操作方式期间一个信号已经经过多个信号通路中的一个的信号传输事件的能力。

Description

边界扫描设备
技术领域
本发明涉及边界扫描设备，尤其是涉及在大块边界处提供的用以控制和观察信号的边界扫描设备。
背景技术
随着插件板的几何形状继续缩小以及集成电路(IC)密度增加，通过一个探针机构测试在板上的IC和它们的互连变得更困难了。为了便于测试ICs，IEEE标准1149.1规定了一个边界扫描体系结构和一种以标准化的方法定义了能够和IC一起使用的测试逻辑的协议，其中该标准化方法测试IC以及当IC组件被组装在一个印刷电路板上以形成一件产品时在IC组件之间的互连。该标准是用来确认：(1)每个设备或组件执行它的所要求的功能，(2)组件被正确地互连，以及(3)组件正确地相互作用，并且产品执行它的预期功能。
一般说来，许多边界扫描单元彼此互连并且互连到一个被测设备(DUT)以形成一个边界扫描设备，即配备有边界扫描测试能力的设备，如以上引用的IEEE标准所定义的那样。用于被测设备的引脚的边界扫描单元被互连以在被测设备的边界周围形成一个扫描链，即移位寄存器链。这个链具有串行扫描输入和输出连接以及适当的时钟和控制信号。
通过在每个板载集成电路中的内部电路之间的信号通路中、以及在内部电路和外部终端之间的信号通路中提供边界扫描设备，该边界扫描设备提供了一种在正常操作方式期间观察和传输通过它的输入引脚流入每个集成电路中的数据、以及通过它的输出引脚从集成电路中传送出的数据的方法。在测试操作方式期间，边界扫描设备能够用测试模型数据加载内部电路或外部终端，并且移出结果以检验在板载集成电路之间的数据传输被适当地执行了。
JP-A 10-326301公开了在LSI的多个大块(即模块或块)之间的连接测试，即验证所有大块被适当地互连，而没有依赖于边界扫描设备。
图1是一个常规LSI 10的方框图，说明了许多输入边界扫描单元BI1、BI2、……BIX是如何彼此互连并且被分别连接到一个大块12的输入引脚以形成一个边界扫描设备16的扫描链14的输入端部分的。此外还说明了许多输出边界扫描单元BO1、BO2、……、BOX是如何彼此互连并且被互连到大块12的输出引脚以形成边界扫描设备16的扫描链14的输出端部分的。输入边界扫描单元BI1、BI2、……、BIX还被分别连接到一个外围电路18的输出引脚。输出边界扫描单元BO1、BO2、BOX还被连接到外围电路的输入引脚。常规LSI是一个被设计成满足用户的技术要求并且配备有由用户要求的功能的半导体集成电路。
继续参见图1，大块12是一个由供应商设计和检验的功能块，并且可以作为知识产权(IP)呈现给用户。在大多数情况下，在不知道提供了什么外围电路的情况下，供应商把大块12设计为一个独立的块。为了便于验证内部组合电路20和22适当地操作，供应商使大块12备有一个扫描链24。扫描链24包括用于组合电路20的输出引脚的扫描单元26，和用于组合电路22的输入引脚的扫描单元28。扫描单元26和28在测试操作方式期间被互连以形成一个具有串行输入和输出外部连接测试终端IpSI和IpSO的移位寄存器链。在正常操作方式期间，扫描单元26和28分别充当独立的触发器。
使用库单元的连线表(netlist)，供应商设计和制造外围电路18以满足用户的技术要求。外围电路18和大块12彼此互连并且协作以执行由用户请求的功能。为了便于验证内部组合电路30和32适当地操作，外围电路18具有一个扫描链34。扫描链34包括用于组合电路30的输入引脚的扫描单元36，和用于组合电路32的输出引脚的扫描单元38。扫描单元36和38在测试操作方式期间被互连以形成一个具有串行输入和输出外部连接测试终端USI和USO的移位寄存器链。在正常操作方式期间，扫描单元36和38分别充当独立的触发器。
如前所述，边界扫描设备16包括扫描链14。扫描链14包括用于外围电路18的输出引脚和大块12的输入引脚的输入边界扫描单元BI1、BI2、……、BIX，以及用于大块12的输出引脚和外围电路18的输入引脚的输出边界扫描单元BO1、BO2、……、BOX。在测试操作方式期间，输入边界扫描单元BI1、BI2、……、BIX和输出边界扫描单元BO1、BO2、……、BOX被互连以在测试操作方式期间形成一个具有串行输入和输出外部连接测试终端BSI和BSO的移位寄存器链。在正常操作方式期间，边界扫描单元BI1、BI2、……、BIX和BO1、BO2、……、BOX提供了一种观察和传输通过它的输入引脚流入大块12的数据、和通过它的输出引脚从大块12中传送出的数据的方法。在测试操作方式期间，边界扫描单元BI1、BI2、……、BIX和BO1、BO2、……、BOX移位测试模式数据，并且移出结果用于测试。
图7是一个边界扫描单元40的示范性实现，它能够被用于每一个输入边界扫描单元BI1、BI2、……、BIX。图8是一个边界扫描单元80的示范性实现，它能够被用于每一个输出边界扫描单元BO1、BO2、……、BOX。
参见图7，输入边界扫描单元40包括一个用于大块12的输入引脚的信号通路42。信号通路42具有一个数据信号输入端44和一个数据信号输出端46。在数据信号输入端44，边界扫描单元40被连接到外围电路18的多个输出引脚中的一个。在数据信号输出端46，边界扫描单元40被连接到大块12的多个输入引脚中的一个。输入边界扫描单元40包括一个电路48。电路48中的组件是一个门电路50、一个扫描单元52和一个选择器54。
门电路50具有连接到数据信号输入端44的第一输  56、连接到测试控制信号ExSCANTEST的源的第二输  58、和一个输出60。测试控制信号ExSCANTEST指示一个被测设备。当外围电路18是一个被测设备时，测试控制信号ExSCANTEST处于“1”电平，并且当大块12是一个被测设备时，它处于“0”电平。如果测试控制信号ExSCANTEST处于“1”电平，则门电路50接收在数据信号输入端44上的一个信号作为第一输入56，并且把它提供作为输出60。如果测试控制信号ExSCANTEST处于“0”电平，则门电路50提供固定值“0”作为输出60。作为输出60，固定值不局限于“0”。如果测试控制信号处于“0”电平，则任何大小、例如“1”的固定值都可能足以作为输出60。随着讨论的继续进行，将会注意到，由扫描单元52捕获在输出60上的信号。在试验过程中为了方便起见，当外围电路18不是被测设备时，即当大块12是被测设备时，在输出60上的信号保持不变。
尽管扫描单元52可以是电平敏感扫描设计(level sensitive scandesign，LSSD)类型，但是它是多路复用器类型。扫描单元52包括一个选择器62、和一个触发器(未显示)。选择器62接收门电路50的输出60作为它的捕获输入64，以及在扫描输入68上的测试模式数据作为它的移位输入66。响应于测试控制信号SCANEN，选择器62选择它的捕获输入64，并且提供它作为它的输出。特别地，当测试控制信号SCANEN处于“0”电平时，选择器62选择它的捕获输入64，并且提供它作为它的输出，但是当测试控制信号SCANEN处于“1”电平时，选择器62选择它的移位输入66，并且提供它作为它的输出。在测试操作方式期间，触发器接收选择器62的输出作为它的数据输入，并且它由一个时钟信号CLK计时以移位该数据输入以便在扫描输出70上提供一个移位输出。触发器通过一个串行到平行的转换更新触发器的移位输出以提供一个更新了的输出72。响应于一个指示了测试操作方式的测试控制信号SCANTEST，扫描单元52被互连以形成在串行输入和输出外部连接测试终端BSI和BSO之间的扫描链14(参见图1)的输入端部分。在测试操作方式期间，响应于控制捕获动作的测试控制信号SCANEN和时钟信号CLK，每个门电路50的输出60被捕获和移位，并且通过串行到并行的转换更新移位输出以提供更新了的输出72。
选择器54接收更新了的输出72和在信号输入端44上的数据信号作为它的输入。响应于测试控制信号SCANTEST，选择器54选择更新了的输出72，并且在数据信号输出端46上提供它作为它的输出。特别地，由于在测试操作方式期间测试控制信号SCANTEST处于“1”电平，所以选择器54选择更新了的输出72作为它的输出。在正常操作方式期间测试控制信号SCANTEST处于“0”电平，从而选择器54选择在数据信号输入端44上的数据信号。因此，在正常操作方式期间，选择器54允许从数据信号输入端44通过信号通路42传输信号到数据信号输出端46。
下面参见图8，输出边界扫描单元80包括一个用于大块12的输出引脚的信号通路82。信号通路82具有一个数据信号输入端84和一个数据信号输出端86。在数据信号输入端84，边界扫描单元80被连接到大块12的多个输出引脚中的一个。在数据信号输出端86，边界扫描单元80被连接到外围电路18的多个输入引脚中的一个。输出边界扫描单元80包括一个电路88。电路88中的组件是一个门电路90、一个扫描单元92和一个选择器94。
门电路90具有连接到数据信号输入端84的第一输入96、连接到测试控制信号ExSCANTEST的源的第二反相输入98、和一个输出100。不同于门电路50，门电路90对测试控制信号ExSCANTEST的反相形式做出响应。如果测试控制信号ExSCANTEST处于“0”电平，则门电路90接收在数据信号输入端84上的一个信号作为第一输入96，并且把它提供作为输出100。如果测试控制信号ExSCANTEST处于“1”电平，则门电路90提供固定值“0”作为输出100。作为输出100，固定值不局限于“0”。如果测试控制信号ExSCANTEST处于“1”电平，则任何大小、例如“1”的固定值都可能足以作为输出100。随着讨论的继续进行，将会注意到，由扫描单元92捕获在输出100端上的信号。在试验过程中为了方便起见，当外围电路18是被测设备时，即当大块12不是被测设备时，在输出端100上的信号保持不变。
尽管扫描单元92可以是电平敏感扫描设计(LSSD)类型，但是它是多路复用器类型。扫描单元92包括一个选择器102、和一个触发器(未显示)。选择器102接收门电路90的输出100作为它的捕获输入104，以及在扫描输入端108上的测试模式数据作为它的移位输入106。响应于测试控制信号SCANEN，选择器102选择它的捕获输入104，并且提供它作为它的输出。特别地，当测试控制信号SCANEN处于“0”电平时，选择器102选择它的捕获输入104，并且提供它作为它的输出，但是当测试控制信号SCANEN处于“1”电平时，选择器102选择它的移位输入106，并且提供它作为它的输出。在测试操作方式期间，触发器接收选择器102的输出作为它的数据输入，并且它由一个时钟信号CLK计时以移位该数据输入以便在扫描输出端110上提供一个移位输出。触发器通过一个串行到平行的转换更新触发器的移位输出以提供一个更新了的输出112。响应于指示了测试操作方式的测试控制信号SCANTEST，扫描单元92被互连以形成在串行输入和输出外部连接测试终端BSI和BSO之间的扫描链14(参见图1)的输出端部分。在测试操作方式期间，响应于控制捕获动作的测试控制信号SCANEN和时钟信号CLK，每个门电路90的输出100被捕获和移位，并且通过串行到并行的转换更新移位输出以提供更新了的输出112。
选择器94接收更新了的输出112和在数据信号输入端84上的数据信号作为它的输入。响应于测试控制信号SCANTEST，选择器94选择更新了的输出112，并且在数据信号输出端86上提供它作为它的输出。特别地，由于在测试操作方式期间测试控制信号SCANTEST处于“1”电平，所以选择器94选择更新了的输出112作为它的输出。在正常操作方式期间测试控制信号SCANTEST处于“0”电平，所以选择器94选择在数据信号输入端84上的数据信号。因此，在正常操作方式期间，选择器94允许从数据信号输入端84通过信号通路82传输信号到数据信号输出端86。
为测试常规LSI 10作准备，一个自动测试模式发生器(automatictest pattern generator，ATPG)基于来源于库单元的连线表的信息，自动地生成由扫描链14、24和34使用的适当测试模式。在测试操作方式期间，常规LSI中的电路组件接连地由相邻的两个扫描链分隔开来，并且使用适当的测试模式进行测试。
为了允许在外围电路18内的组合电路30和32被测试，使用了在外围电路18内的扫描链34和在边界扫描设备16内的扫描链14。在这种情况下，测试控制信号SCANTEST处于“1”电平，并且测试控制信号ExSCANTEST处于“1”电平。
在大块12的输入引脚端，适当的测试模式数据被用作通过串行输入外部连接测试终端USI输入到外围电路18内的扫描链34的输入信号。输入扫描单元36移位测试数据，并且向组合电路30提供更新了的输出作为输入。组合电路30的输出从外围电路18中通过外围电路1 8的输出引脚传送到输入边界扫描单元BI1、BI2、……、BIX的数据信号输入端44。门电路50允许在数据信号输入端44上的信号到达扫描单元52的捕获输入64，并且响应于测试控制信号SCANEN和时钟信号CLK捕获它。从边界扫描设备16的扫描链14中通过串行输出外部连接测试终端BSO移出捕获的数据用于测试。
在大块12的输出引脚端，适当的测试模式数据被用作通过串行输入外部连接测试终端BSI输入到边界扫描设备16的扫描链14的输入信号。扫描单元52和92移位测试数据以允许扫描单元92提供更新了的输出112。更新了的输出112由选择器92选择，并且从输出边界扫描单元BO1、BO2、……、BOX中通过数据信号输出端86传出。在数据信号输出端86上的信号通过外围电路18的输入引脚被馈送到组合电路32作为输入。组合电路32的输出被馈送到在外围电路18内的扫描链34的扫描单元38，并且由扫描单元38捕获，并且通过串行输出外部连接测试终端USO移出扫描链34用于测试。
为了允许在大块12内的组合电路20和22被测试，使用了在边界扫描设备16内的扫描链14和在大块12内的扫描链24。在这种情况下，测试控制信号SCANTEST处于“1”电平，并且测试控制信号ExSCANTEST处于“0”电平。
在大块12的输入引脚端，适当的测试模式数据被用作通过串行输入外部连接测试终端BSI输入到边界扫描设备16的扫描链14的输入信号。扫描单元52移位测试数据并且提供更新了的输出72。更新了的输出72由选择器54选择，并且从输入边界扫描单元BI1、BI2、……、BIX中通过数据信号输出端46传出。在数据信号输出端46上的信号通过大块12的输入引脚被馈送到组合电路20作为输入。组合电路20的输出被馈送到在大块12内的扫描链24的扫描单元26，并且由扫描单元26捕获，并且通过串行输出外部连接测试终端IpSO移出扫描链24用于测试。
在大块12的输出引脚端，适当的测试模式数据被用作通过串行输入外部连接测试终端IpSI输入到在大块12内的扫描链24的输入信号。输出扫描单元28移位测试数据，并且向组合电路22提供更新了的输出作为输入。组合电路22的输出从大块12中通过它的输出引脚传送到输出边界扫描单元BO1、BO2、……、BOX的数据信号输入端84。门电路90允许在数据信号输入端84上的信号到达扫描单元92的捕获输入端104，并且响应于测试控制信号SCANEN和时钟信号CLK捕获它。从边界扫描设备16的扫描链14中通过串行输出外部连接测试终端BSO移出捕获的数据用于测试。
在测试操作方式期间进行组件的各种测试之后，使用串行输入和输出外部连接测试终端测试常规LSI 10。在这种情况下，测试控制信号SCANTEST处于“0”电平，并且测试控制信号ExSCANTEST处于“0”电平。由于测试控制信号SCANTEST处于“0”电平，所以输入边界扫描单元BI1、BI2、……、BIX中的选择器54允许从数据信号输入端44通过信号通路42传输信号到输出端46，并且输出边界扫描单元BO1、BO2、……BOX中的选择器94允许从数据信号输入端84通过信号通路82传输信号到输出端86。这个测试将验证在外围电路18和大块12之间通过信号通路42和82的信号传输是适当的，所以常规LSI 10可以具有由用户请求的功能。
包含传统的边界扫描单元40和80(参见图7和8)的边界扫描设备16的使用允许用户使用由自动测试模式发生器(ATPG)自动生成、并且由大块12的供应商提供的测试模式来测试大块12。由于允许用户测试大块12，所以让大块12的供应商公开有关大块12的电路信息就已经变得不再是必需的了。这在防止泄漏有关大块12的电路信息方面是有利的。
常规LSI 10的上述测试需要适当的测试模式。然而，在没有大块12的库单元的连线表的情况下，由自动测试模式发生器(ATPG)生成适当的测试模式是困难的。此外，大块12的供应商不愿意公开关于大块12的电路信息。因此通常的做法是基于用户请求的功能的技术要求创建测试模式。使用这个测试模式测试常规LSI 10提出了一个问题是：检测在通过边界扫描设备16到大块12和出自大块12的信号传输中的故障是困难的。
更具体地描述，通过使用在不知道关于大块12的电路信息的情况下生成的测试模式的测试，检测在通过边界扫描单元的信号通路42和82(参见图7和8)的信号传输中的故障或失效是困难的。
因此，如果用户创建适当的测试模式用于测试常规LSI，则用户请求供应商公开关于大块12的电路信息。然而，这种请求几乎是供应商不可能接受的，是因为向用户公开关于大块12的电路信息增加了可能泄漏关于大块12的电路信息的可能性。
因此，本发明的一个目的是提供一个边界扫描设备，其使得便于检测在通过边界扫描设备到和出自大块的信号传输中的故障或失效。
本发明的另一个目的是提供一个边界扫描设备，其提供了常规LSI的增强的测试质量。
本发明更进一步的目的是提供一个边界扫描设备，其不需要为创造适当的测试模式而公开关于大块的电路信息。
发明内容
本发明的一个示范性实现提供了一个边界扫描设备。该大块的边界扫描设备包含：
连接到大块的多个信号通路，每个信号通路具有数据信号输入端和数据信号输出端，用于在正常操作方式期间的信号传输；以及
分别用于所述多个信号通路的多个电路，每个电路具有捕获在测试操作方式期间信号已经经过所述多个信号通路中的一个的信号传输事件的能力。
附图说明
图1是在外围电路和大块之间配有一个边界扫描设备的常规LSI的方框图。
图2说明了一个输入边界扫描单元的示范性实现。
图3说明了一个输出边界扫描单元的示范性实现。
图4是在外围电路和大块之间配有另一个边界扫描设备的另一个常规LSI的方框图。
图5说明了一个输入边界扫描单元的另一个示范性实现。
图6说明了一个输出边界扫描单元的另一个示范性实现。
图7说明了一个传统的输入边界扫描单元的一个示范性实现。
图8说明了一个传统的输出边界扫描单元的一个示范性实现。
具体实施方式
下面将参考图1到3说明本发明的第一个示范性实施例。稍后，将参考图4到6说明本发明的第二个示范性实施例。在这些图中的每一幅图中，相似的参考数字表示相似的元件或者部分。
参见图1，说明了一个常规的LSI 10。许多用于大块12的输入引脚的输入边界扫描单元BI1、BI2、……、BIX被彼此互连以形成一个边界扫描设备16的扫描链14的输入端部分。许多用于大块的输出引脚的输出边界扫描单元BO1、BO2、……、BOX被彼此互连以形成边界扫描设备16的扫描链14的输出端部分。输入边界扫描单元BI1、BI2、……、BIX还被分别连接到一个外围电路18的输出插脚。输出边界扫描单元BO1、BO2、……、BOX还被连接到外围电路的输入插脚。
继续参考图1，为了便于验证内部组合电路20和22适当地操作，大块12备有一个扫描链24。扫描链24包括用于组合电路20的输出插脚的扫描单元26，和用于组合电路22的输入插脚的扫描单元28。扫描单元26和28在测试操作方式期间被互连以形成一个具有串行输入和输出外部连接测试终端IpSI和IpSO的移位寄存器链。在正常操作方式期间，扫描单元26和28分别充当独立的触发器。
外围电路18和大块12彼此互连并且协作以执行由用户请求的功能。外围电路18包含组合电路30和32。为了便于验证内部组合电路30和32适当地操作，外围电路18具有一个扫描链34。扫描链34包括用于组合电路30的输入插脚的扫描单元36，和用于组合电路32的输出插脚的扫描单元38。扫描单元36和38在测试操作方式期间被互连以形成一个具有串行输入和输出外部连接测试终端USI和USO的移位寄存器链。在正常操作方式期间，扫描单元36和38分别充当独立的触发器。
如前所述，边界扫描设备16包括扫描链14。扫描链14包括用于外围电路18的输出插脚和大块12的输入插脚的输入边界扫描单元BI1、BI2、……、BIX，以及用于大块12的输出插脚和外围电路18的输入插脚的输出边界扫描单元BO1、BO2、……、BOX。在测试操作方式期间，输入边界扫描单元BI1、BI2、……、BIX和输出边界扫描单元BO1、BO2、……、BOX被互连以在测试操作方式期间形成一个具有串行输入和输出外部连接测试终端BSI和BSO的移位寄存器链。
图2说明了一个边界扫描单元120，它能够被用于在图1中的每一个输入边界扫描单元BI1、BI2、……、BIX。图3说明了一个输出边界扫描单元180，它能够被用于在图1中的每一个输出边界扫描单元BO1、BO2、……、BOX。
参见图2，输入边界扫描单元120包括一个用于大块12的输入引脚的信号通路122。信号通路122具有一个数据信号输入端124和一个数据信号输出端126。在数据信号输入端124，边界扫描单元120被连接到外围电路18的多个输出引脚中的一个。在数据信号输出端126，边界扫描单元120被连接到大块12的多个输入引脚中的一个。输入边界扫描单元120包括一个电路128。电路128中的组件是一个门电路130、一个扫描单元132、一个选择器134、和一个选择器控制逻辑单元136。
门电路130具有连接到数据信号输出端126的第一输入138、连接到测试控制信号ExSCANTEST的源的第二输入140、和一个输出142。测试控制信号ExSCANTEST指示一个被测设备。当外围电路18是一个被测设备时，测试控制信号ExSCANTEST处于“1”电平，并且当大块12是一个被测设备时，它处于“0”电平。如果测试控制信号ExSCANTEST处于“1”电平，则门电路130接收在数据信号输出端126上的一个信号作为第一输入138，并且把它提供作为输出142。如果测试控制信号ExSCANTEST处于“0”电平，则门电路130提供固定值“0”作为输出142。作为输出142，固定值不局限于“0”。如果测试控制信号ExSCANTEST处于“0”电平，则任何大小、例如“1”的固定值都可能足以作为输出142。随着讨论的继续进行，将会注意到，由扫描单元132捕获在输出142上的信号。在试验过程中为了方便起见，当外围电路18不是被测设备时，即当大块12是被测设备时，在输出端142上的信号保持不变。根据这个部分的描述，会注意到，门电路130不同于门电路50(参见图7)，仅仅在于第一输入138连接到信号输出端126并且暴露到其上的数据信号。
尽管扫描单元132可以是电平敏感扫描设计(LSSD)类型，但是它是多路复用器类型。扫描单元132包括一个选择器144、和一个触发器(未显示)。选择器144接收门电路130的输出142作为它的捕获输入146，以及在扫描输入端150上的测试模式数据作为它的移位输入148。响应于测试控制信号SCANEN，选择器144选择它的捕获输入146，并且提供它作为它的输出。特别地，当测试控制信号SCANEN处于“0”电平时，选择器144选择它的捕获输入146，并且提供它作为它的输出，但是当测试控制信号SCANEN处于“1”电平时，选择器144选择它的移位输入148，并且提供它作为它的输出。在测试操作方式期间，触发器接收选择器144的输出作为它的数据输入，并且它由一个时钟信号CLK计时以移位该数据输入以便在扫描输出端152上提供一个移位输出。触发器通过一个串行到平行的转换更新触发器的移位输出以提供一个更新了的输出154。扫描单元132被互连以形成在串行输入和输出外部连接测试终端BSI和BSO之间的扫描链14(参见图1)的输入端部分。在测试操作方式期间，响应于控制捕获动作的测试控制信号SCANEN和时钟信号CLK，每个门电路130的输出142被捕获和移位，并且通过串行到并行的转换更新移位输出以提供更新了的输出154。
选择器134接收更新了的输出154和在数据信号输入端124上的数据信号作为它的输入。响应于选择器控制逻辑单元136的输出156，选择器134选择更新了的输出154，并且在数据信号输出端126上提供它作为它的输出。特别地，当输出156处于“1”电平时，选择器134选择更新了的输出154作为它的输出。当输出156处于“0”电平时，选择器134选择在数据信号输入端124上的数据信号作为它的输出。
选择器控制逻辑单元136包含一个以门电路158的形式的逻辑元件。门电路158具有连接到测试控制信号SCANTEST的源的第一输入160，和连接到测试控制信号ExSCANTEST的源的第二反相输入162。在该实施例中，当测试控制信号SCANTEST处于“1”电平而且测试控制信号ExSCANTEST处于“0”电平时，输出156处于“1”电平。否则，输出156处于“0”电平。门电路158对所有输入边界扫描单元BI1、BI2、……、BIX的选择器134来说是共用的，所以仅仅一个这种门电路158就可以用来控制所有的选择器134。
下面参见图3，输出边界扫描单元180包括一个用于大块12的输出引脚的信号通路32。信号通路182具有一个数据信号输入端184和一个数据信号输出端186。在数据信号输入端184，边界扫描单元180被连接到大块12的多个输出引脚中的一个。在数据信号输出端186，边界扫描单元180被连接到外围电路18的多个输入引脚中的一个。输出边界扫描单元180包括一个电路188。电路188中的组件是一个门电路190、一个扫描单元192、一个选择器194、和一个选择器控制逻辑单元196。
门电路190具有连接到数据信号输出端186的第一输入198、连接到测试控制信号ExSCANTEST的源的第二反相输入200、和一个输出202。不同于门电路130，门电路190对测试控制信号ExSCANTEST的反相形式做出响应。如果测试控制信号ExSCANTEST处于“0”电平，则门电路190接收在数据信号输出端186上的一个信号作为第一输入198，并且把它提供作为输出202。如果测试控制信号ExSCANTEST处于“1”电平，则门电路190提供固定值“0”作为输出202。作为输出202，固定值不局限于“0”。如果测试控制信号ExSCANTEST处于“1”电平，则任何大小、例如“1”的固定值都可能足以作为输出202。随着讨论的继续进行，将会注意到，由扫描单元192捕获在输出端202上的信号。在试验过程中为了方便起见，当外围电路18是被测设备时，即当大块12不是被测设备时，在输出端202上的信号保持不变。
尽管扫描单元192可以是电平敏感扫描设计(LSSD)类型，但是它是多路复用器类型。扫描单元92包括一个选择器204、和一个触发器(未显示)。选择器204接收门电路190的输出202作为它的捕获输入206，以及在扫描输入端210上的测试模式数据作为它的移位输入208。响应于测试控制信号SCANEN，选择器204选择它的捕获输入206，并且提供它作为它的输出。特别地，当测试控制信号SCANEN处于“0”电平时，选择器204选择它的捕获输入206，并且提供它作为它的输出，但是当测试控制信号SCANEN处于“1”电平时，选择器204选择它的移位输入208，并且提供它作为它的输出。在测试操作方式期间，触发器接收选择器204的输出作为它的数据输入，并且它由一个时钟信号CLK计时以移位该数据输入以便在扫描输出端212上提供一个移位输出。触发器通过一个串行到平行的转换更新触发器的移位输出以提供一个更新了的输出112。扫描单元192被互连以形成在串行输入和输出外部连接测试终端BSI和BSO之间的扫描链14(参见图1)的输出端部分。在测试操作方式期间，响应于控制捕获动作的测试控制信号SCANEN和时钟信号CLK，每个门电路190的输出202被捕获和移位，并且通过串行到并行的转换更新移位输出以提供更新了的输出214。
选择器194接收更新了的输出214和在数据信号输入端184上的数据信号作为它的输入。响应于选择器控制逻辑单元196的输出216，选择器194选择更新了的输出214，并且在数据信号输出端186上提供它作为它的输出。特别地，当输出216处于“1”电平时，选择器194选择更新了的输出214作为它的输出。当输出216处于“0”电平时，选择器194选择在数据信号输入端184上的数据信号作为它的输出。
选择器控制逻辑单元196包含一个以门电路218的形式的逻辑元件。门电路218具有连接到测试控制信号SCANTEST的源的第一输入220，和连接到测试控制信号ExSCANTEST的源的第二反相输入222。在该实施例中，当测试控制信号SCANTEST处于“1”电平而且测试控制信号ExSCANTEST处于“1”电平时，输出216处于“1”电平。否则，输出216处于“0”电平。门电路218对所有输出边界扫描单元BO1、BO2、……、BOX的选择器194来说是共用的，所以仅仅一个这种门电路218就可以用来控制所有的选择器194。
为测试常规LSI 10作准备，一个自动测试模式发生器(ATPG)基于来源于库单元的连线表的信息，自动地生成由扫描链14、24和34使用的适当测试模式。在测试操作方式期间，常规LSI中的电路组件接连地由相邻的两个扫描链分隔开来，并且使用适当的测试模式进行测试。
为了允许在外围电路18内的组合电路30和32被测试，使用了在外围电路18内的扫描链34和在边界扫描设备16内的扫描链14。在这种情况下，测试控制信号SCANTEST处于“1”电平，并且测试控制信号ExSCANTEST处于“1”电平。
在大块12的输入引脚端，适当的测试模式数据被用作通过串行输入外部连接测试终端USI输入到在外围电路18内的扫描链34的输入信号。输入扫描单元36移位测试数据，并且向组合电路30提供更新了的输出作为输入。组合电路30的输出从外围电路18中通过它的输出引脚传送到输入边界扫描单元BI1、BI2、……、BIX的数据信号输入端124。选择器134允许在数据信号输入端124上的信号出现在数据信号输出端126。门电路130允许在数据信号输出端126上的信号到达扫描单元132的捕获输入端146，并且响应于测试控制信号SCANEN和时钟信号CLK捕获它。从边界扫描设备16的扫描链14中通过串行输出外部连接测试终端BSO移出捕获的数据用于测试。
在大块12的输出引脚端，适当的测试模式数据被用作通过串行输入外部连接测试终端BSI输入到边界扫描设备16的扫描链14的输入信号。扫描单元132和192移位测试数据以允许扫描单元192提供更新了的输出214。更新了的输出214由选择器194选择，并且从输出边界扫描单元BO1、BO2、……、BOX中通过数据信号输出端1 86传出。在数据信号输出端186上的信号通过外围电路18的输入引脚被馈送到组合电路32作为输入。组合电路32的输出被馈送到在外围电路18内的扫描链34的扫描单元38，并且由扫描单元38捕获，并且通过串行输出外部连接测试终端USO移出扫描链34用于测试。
为了允许在大块12内的组合电路20和22被测试，使用了在边界扫描设备16内的扫描链14和在大块12内的扫描链24。在这种情况下，测试控制信号SCANTEST处于“1”电平，并且测试控制信号ExSCANTEST处于“0”电平。
在大块12的输入引脚端，适当的测试模式数据被用作通过串行输入外部连接测试终端BSI输入到边界扫描设备16的扫描链14的输入信号。扫描单元132移位测试数据并且提供更新了的输出154。更新了的输出154由选择器134选择，并且通过数据信号输出端126从输入边界扫描单元BI1、BI2、……、BIX中传出。在数据信号输出端126上的信号通过大块12的输入引脚被馈送到组合电路20作为输入。组合电路20的输出被馈送到在大块12内的扫描链24的扫描单元26，并且由扫描单元26捕获，并且通过串行输出外部连接测试终端IpSO移出扫描链24用于测试。
在大块12的输出引脚端，适当的测试模式数据被用作通过串行输入外部连接测试终端IpSI输入到在大块12内的扫描链24的输入信号。输出扫描单元28移位测试数据，并且向组合电路22提供更新了的输出作为输入。组合电路22的输出从大块12中通过它的输出引脚传送到输出边界扫描单元BO1、BO2、……、BOX的数据信号输入端184。选择器194允许在数据信号输入端184上的信号出现在数据信号输出端186。门电路190允许在数据信号输出端186上的信号到达扫描单元192的捕获输入端206，并且响应于测试控制信号SCANEN和时钟信号CLK捕获它。从边界扫描设备16的扫描链14中通过串行输出外部连接测试终端BSO移出捕获的数据用于测试。
在进行了测试操作方式期间组件的各种测试之后，使用串行输入和输出外部连接测试终端测试常规LSI 10。在这种情况下，测试控制信号SCANTEST处于“0”电平，并且测试控制信号ExSCANTEST处于“0”电平。由于测试控制信号SCANTEST处于“0”电平，所以输入边界扫描单元BI1、BI2、……、BIX中的选择器134允许从数据信号输入端124通过信号通路122传输信号到输出端126，并且输出边界扫描单元BO1、BO2、……、BOX中的选择器194允许从数据信号输入端184通过信号通路182传输信号到输出端186。这个测试将验证在外围电路18和大块12之间通过信号通路122和182的信号传输是适当的，所以常规LSI 10可以具有由用户请求的功能。
参见图4-6，下面将描述本发明的第二示范性实施例。图4是一个常规LSI 10A的方框图。除了外围电路18A具有一个包括许多定时(clocked)LSSD类型的扫描单元36A和38A的扫描链34A、以及边界扫描设备16A具有两个不同的扫描链14A和14B之外，这个常规LSI 10A实质上与如图1所示的常规LSI 10相同。扫描链14A包括许多定时LSSD类型的扫描单元，而扫描链14B包括许多多路复用类型的扫描单元。在常规LSI 10A中使用的大块12实质上与在如图1所示的常规LSI 10中使用的大块相同。大块12具有一个包括许多多路复用类型的扫描单元26和28的扫描链24。
图5说明了一个输入边界扫描单元230，它能够被用于在图4中的每一个输入边界扫描单元BI1、BI2、……、BIX。图6说明了一个输出边界扫描单元300，它能够被用于在图4中的每一个输出边界扫描单元BO1、BO2、……、BOX。
参见图5，输入边界扫描单元230包括一个用于大块12的输入引脚的信号通路232。信号通路232具有一个数据信号输入端234和一个数据信号输出端236。在数据信号输入端232，边界扫描单元230被连接到外围电路18A的多个输出引脚中的一个。在数据信号输出端236，边界扫描单元230被连接到大块12的多个输入引脚中的一个。输入边界扫描单元230包括一个电路238。电路238中的组件是一个门电路240、一个定时LSSD类型的扫描单元242、一个多路复用类型的扫描单元244、一个选择器246、和一个选择器控制逻辑单元248。
门电路240具有连接到数据信号输出端236的第一输入250、连接到测试控制信号ExSCANTEST的源的第二输入252、和一个输出254。测试控制信号ExSCANTEST指示一个被测设备。当外围电路18是一个被测设备时，测试控制信号ExSCANTEST处于“1”电平，并且当大块12是一个被测设备时，它处于“0”电平。如果测试控制信号ExSCANTEST处于“1”电平，门电路240接收在数据信号输出端236上的一个信号作为第一输入250，并且把它提供作为输出254。如果测试控制信号ExSCANTEST处于“0”电平，则门电路240提供固定值“0”作为输出254。作为输出254，固定值不局限于“0”。如果测试控制信号ExSCANTEST处于“0”电平，则任何大小、例如“1”的固定值都可能足以作为输出254。随着讨论的继续进行，将会注意到，由扫描单元242捕获在输出254上的信号。在试验过程中为了方便起见，当外围电路18A不是被测设备时，即当大块12是被测设备时，在输出254上的信号保持不变。根据这个部分的描述，将会注意到，门电路240实质上与门电路130(参见图2)相同。
扫描单元242具有定时LSSD类型。扫描单元242被彼此互连以形成在串行输入和输出外部连接测试终端BSI2和BSO2之间的扫描链14A(参见图4)的输入端部分。
扫描单元244具有多路复用器类型。扫描单元244被互连以形成在串行输入和输出外部连接测试终端BSI1和BSO1之间的扫描链14B(参见图4)的输入端部分。在测试操作方式期间，响应于控制捕获动作的测试控制信号SCANEN和时钟信号CLK，测试模式被移位和更新以提供一个更新了的输出256。
选择器246接收更新了的输出256和在数据信号输入端234上的数据信号作为它的输入。响应于选择器控制逻辑单元248的输出258，选择器246选择更新了的输出154，并且在数据信号输出端236上提供它作为它的输出。特别地，当输出258处于“1”电平时，选择器246选择更新了的输出256作为它的输出。当输出258处于“0”电平时，选择器246选择在数据信号输入端234上的数据信号作为它的输出。
选择器控制逻辑单元248包含一个以门电路260的形式的逻辑元件。门电路260具有连接到测试控制信号SCANTEST的源的第一输入262，和连接到测试控制信号ExSCANTEST的源的第二反相输入264。在该实施例中，当测试控制信号SCANTEST处于“1”电平和测试控制信号ExSCANTEST处于“0”电平时，输出258处于“1”电平。否则，输出258处于“0”电平。门电路260对所有输入边界扫描单元BI1、BI2、……、BIX的选择  246来说是共用的，所以仅仅一个这种门电路260就可以用来控制所有的选择器246。选择器控制逻辑单元248实质上与选择器控制逻辑单元136(参见图2)相同。
下面参见图6，输出边界扫描单元300包括一个用于大块12的输出引脚的信号通路302。信号通路302具有一个数据信号输入端304和一个数据信号输出端306。在数据信号输入端304，边界扫描单元300被连接到大块12的多个输出引脚中的一个。在数据信号输出端306，边界扫描单元300被连接到外围电路18A的多个输入引脚中的一个。输出边界扫描单元300包括一个电路308。电路308中的组件是一个门电路310、一个定时LSSD类型的扫描单元312、一个多路复用类型的扫描单元314、一个选择器246、和一个选择器控制逻辑单元318。
门电路310具有连接到数据信号输出端306的第一输入320、连接到测试控制信号ExSCANTEST的源的第二反相输入322、和一个输出324。不同于门电路240，门电路310对测试控制信号ExSCANTEST的反相形式做出响应。如果测试控制信号ExSCANTEST处于“0”电平，则门电路310接收在数据信号输出端306上的一个信号作为第一输入320，并且把它提供作为输出324。如果测试控制信号ExSCANTEST处于“1”电平，则门电路310提供固定值“0”作为输出324。作为输出324，固定值不局限于“0”。如果测试控制信号ExSCANTEST处于“1”电平，则任何大小、例如“1”的固定值都可能足以作为输出324。随着讨论的继续进行，将会注意到，由扫描单元314捕获在输出324上的信号。在试验过程中为了方便起见，当外围电路18A是被测设备时，即当大块12不是被测设备时，在输出324上的信号保持不变。
扫描单元312具有定时LSSD类型。扫描单元312被彼此互连以形成在串行输入和输出外部连接测试终端BSI2和BSO2之间的扫描链14A(参见图4)的输出端部分。在测试操作方式期间，扫描单元312提供一个更新了的输出326。
扫描单元314具有多路复用器类型。扫描单元314被互连以形成在串行输入和输出外部连接测试终端BSI1和BSO1之间的扫描链14B(参见图4)的输出端部分。
选择器316接收更新了的输出326和在数据信号输入端304上的数据信号作为它的输入。响应于选择器控制逻辑单元318的输出328，选择器316选择更新了的输出326，并且在数据信号输出端306上提供它作为它的输出。特别地，当输出328处于“1”电平时，选择器316选择更新了的输出326作为它的输出。当输出328处于“0”电平时，选择器316选择在数据信号输入端304上的数据信号作为它的输出。
选择器控制逻辑单元318包含一个以门电路330的形式的逻辑元件。门电路330具有连接到测试控制信号SCANTEST的源的第一输入332，和连接到测试控制信号ExSCANTEST的源的第二反相输入334。在该实施例中，当测试控制信号SCANTEST处于“1”电平和测试控制信号ExSCANTEST处于“1”电平时，输出328处于“1”电平。否则，输出328处于“0”电平。门电路330对所有输出边界扫描单元BO1、BO2、……、BOX的选择器316来说是共用的，所以仅仅一个这种门电路330就可以用来控制所有的选择器316。选择器控制逻辑单元318实质上与选择器控制逻辑单元196(参见图3)相同。
为了允许在外围电路18A内的组合电路30和32被测试，使用了定时LSSD类型的扫描链34A和在边界扫描设备16A内的定时LSSD类型的扫描链14A。在这种情况下，测试控制信号SCANTEST处于“1”电平，并且测试控制信号ExSCANTEST处于“1”电平。
在大块12的输入引脚端，适当的测试模式数据被用作通过串行输入外部连接测试终端USI输入到在外围电路18A内的扫描链34A的输入信号。定时LSSD类型的输入扫描单元36A移位测试数据，并且把更新了的输出作为输入提供给组合电路30。组合电路30的输出从外围电路18A中通过它的输出引脚传送到输入边界扫描单元BI1、BI2、……、BIX的数据信号输入端234。选择器246允许在数据信号输入端234上的信号出现在数据信号输出端236。门电路240允许在数据信号输出端236上的信号到达定时LSSD类型的扫描单元242的捕获输入端，并且捕获它。从边界扫描设备16A的扫描链14A中通过串行输出外部连接测试终端BSO2移出捕获的数据用于测试。
在大块12的输出引脚端，适当的测试模式数据被用作通过串行输入外部连接测试终端BSI2输入到边界扫描设备16A的扫描链14A的输入信号。定时LSSD类型的扫描单元312移位测试数据以提供更新了的输出326。更新了的输出326由选择器316选择，并且从输出边界扫描单元BO1、BO2、……、BOX中通过数据信号输出端306传出。在数据信号输出端306上的信号通过外围电路18A的输入引脚被馈送到组合电路32作为输入。组合电路32的输出被馈送到在外围电路18A内的扫描链34A的扫描单元38A，并且由扫描单元38A捕获，并且通过串行输出外部连接测试终端USO移出扫描链34A用于测试。
为了允许在大块12的的组合电路20和22被测试，使用了在边界扫描设备16A内的多路复用类型的扫描链14B和在大块12内的多路复用类型的扫描链24。在这种情况下，测试控制信号SCANTEST处于“1”电平，并且测试控制信号ExSCANTEST处于“0”电平。
在大块12的输入引脚端，适当的测试模式数据被用作通过串行输入外部连接测试终端BSI1输入到边界扫描设备16A的扫描链14B的输入信号。多路复用类型的扫描单元244移位测试数据并且提供更新了的输出256。更新了的输出256由选择器246选择，并且通过数据信号输出端236从输入边界扫描单元BI1、BI2、……、BIX中传出。在数据信号输出端236上的信号通过大块12的输入引脚被馈送到组合电路20作为输入。组合电路20的输出被馈送到在大块12内的扫描链24的扫描单元26，并且由扫描单元26捕获，并且通过串行输出外部连接测试终端IpSO移出扫描链24用于测试。
在大块12的输出引脚端，适当的测试模式数据被用作通过串行输入外部连接测试终端IpSI输入到在大块12内的扫描链24的输入信号。输出扫描单元28移位测试数据，并且向组合电路22提供更新了的输出作为输入。组合电路22的输出从大块12中通过它的输出引脚传送到输出边界扫描单元BO1、BO2、……、BOX的数据信号输入端304。选择器316允许在数据信号输入端304上的信号出现在数据信号输出端306。门电路310允许在数据信号输出端306上的信号到达多路复用类型的扫描单元314的捕获输入，并且响应于测试控制信号SCANEN和时钟信号CLK捕获它。从边界扫描设备16A的扫描链14B中通过串行输出外部连接测试终端BSO1移出捕获的数据用于测试。
在进行了测试操作方式期间组件的各种测试之后，使用串行输入和输出外部连接测试终端测试常规LSI 10A。在这种情况下，  测试控制信号SCANTEST处于“0”电平，并且测试控制信号ExSCANTEST处于“0”电平。由于测试控制信号SCANTEST处于“0”电平，所以输入边界扫描单元BI1、BI2、……、BIX中的选择器246允许从数据信号输入端234通过信号通路232传输信号到输出端236，并且输出边界扫描单元BO1、BO2、……、BOX中的选择器316允许从数据信号输入端304通过信号通路302传输信号到输出端306。
往回参考图1至3，根据本发明的第一实施例，当外围电路18被测时，测试通过每个信号通路122、经由选择器134到大块12的信号传输；当大块12被测时，测试通过每个信号通路182、经由选择器194来自大块12的信号传输。现在参考图4至6，根据本发明的第二实施例，当外围电路18被测时，测试通过每个信号通路232、经由选择器246到大块12的信号传输；当大块12被测时，测试通过每个信号通路302、经由选择器316的信号传输。因此，在第一和第二实施例的每个中，当常轨LSI作为整体被测时，不再需要测试通过每条信号通路的到达和来自大块12的信号传输，使得通过去除除了过渡测试以外的所有其它测试来显著地简化和缩短测试模型成为可能，其中过渡测试即确认从测试操作方式到正常操作方式的过渡正确进行的测试。在常轨LSI中的边界扫描设备中的任何故障或失效的检测被显著地简化，以提供常轨LSI的增强测试质量。由于生成这样地测试模型不需要任何关于大块12的任何电路信息，因此不再需要供应商公开关于大块12的电路信息，从而防止了这样的电路信息的任何泄漏。
尽管已经详细描述了本发明和它的优点，但是应当理解，能够在此做出各种改变、置换和替换而没有背离本发明的精神和范围。
这个申请要求享受于2002年9月5日提出的日本专利申请2002-260040的优先权，其公开被整体包括在此作为参考。

Claims (4)

1.一种边界扫描测试电路，包括：
多个边界扫描单元，其插入在大块的边界处的信号路径中，
所述多个边界扫描单元用于在正常方式期间执行从输入端(124，184)到输出端(126，186)的信号传输，
所述多个边界扫描单元用于执行测试模式的扫描输入/输出，该扫描输入/输出是利用专用于测试的外部端提供的，该多个边界扫描单元用于执行从所述输入端到所述输出端的信号传输，以及在测试方式期间捕获所述输出端处的信号的门电路输出，
所述多个边界扫描单元包括输入侧边界扫描单元，该输入侧边界扫描单元的每一个插入在大块的边界的所述信号路径的其中一条输入信号路径中，在所述测试方式期间，响应于当大块的外部侧被认为是测试目标时被选择的测试控制信号，所述输入侧边界扫描单元将信号从所述其中一个输入端传输到相关的其中一个所述输出端；以及
所述多个边界扫描单元包括输出侧边界扫描单元，该输出侧边界扫描单元的每一个插入在大块的边界的所述信号路径的其中一条输出信号路径中，在所述测试方式期间，响应于所述控制信号的翻转信号，所述输出侧边界扫描单元将信号从其中一个所述输入端传输到相关的其中一个所述输出端。
2.如权利要求1所述的边界扫描测试电路，
其中每个所述输入侧边界扫描单元包括扫描单元和选择器，所述扫描单元构成扫描链，并且捕获出现在所述一个输出端处的所述信号的所述门电路输出，扫描移位，并且提供测试方式期间的更新输出，所述选择器接收所述扫描单元的所述更新输出和施加到所述一个输入端的信号，并且响应于所述测试控制信号选择施加到所述一个输入端的信号，并且在测试方式期间将选择的信号输出到所述一个输出端，以及
其中每个所述输出侧边界扫描单元包括扫描单元和选择器，所述扫描单元构成扫描链，并且捕获出现在所述一个输出端处的所述信号的所述门电路输出，扫描移位，和提供测试方式期间的更新输出，所述选择器接收所述输出边界扫描单元的所述扫描单元的所述更新输出和施加到所述一个输入端的信号，并且响应于所述测试控制信号的所述翻转信号选择施加到所述一个输入端的信号，并且在测试方式期间将选择的信号输出到所述一个输出端。
3.如权利要求2所述的边界扫描测试电路，其中所述扫描单元包括：构成所述扫描链并且捕获出现在所述输出端的所述信号的所述门电路输出并且在测试方式期间捕获所述捕获的门电路输出的扫描单元；以及构成不同方法的另一扫描链、扫描移位并且提供更新输出的扫描单元。
4.如权利要求2或3所述的边界扫描测试电路，其中在正常方式期间，所述选择器选择施加到所述输入端的信号。
CNB031554466A 2002-09-05 2003-09-05 边界扫描设备 Expired - Fee Related CN100363749C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002260040A JP3693986B2 (ja) 2002-09-05 2002-09-05 バウンダリスキャンテスト回路
JP260040/2002 2002-09-05

Publications (2)

Publication Number Publication Date
CN1501090A CN1501090A (zh) 2004-06-02
CN100363749C true CN100363749C (zh) 2008-01-23

Family

ID=32260871

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031554466A Expired - Fee Related CN100363749C (zh) 2002-09-05 2003-09-05 边界扫描设备

Country Status (4)

Country Link
US (1) US7428676B2 (zh)
JP (1) JP3693986B2 (zh)
KR (1) KR100576274B1 (zh)
CN (1) CN100363749C (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070061657A1 (en) * 2005-08-12 2007-03-15 National Tsing Hua University Delay fault testing apparatus
JP2009080037A (ja) * 2007-09-26 2009-04-16 Nec Electronics Corp スキャンテスト回路
US7649379B2 (en) * 2007-12-26 2010-01-19 Texas Instruments Incorporated Reducing mission signal output delay in IC having mission and test modes
CN101957430B (zh) * 2010-09-29 2012-11-07 北京航天测控技术有限公司 一种可降低噪声的边界扫描测试方法和装置
JP2014185981A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体集積回路および半導体集積回路の自己テスト方法
CN105301479B (zh) * 2015-11-17 2017-12-01 中国航天科技集团公司第九研究院第七七一研究所 一种基于开关矩阵控制的可变链长动态边界扫描结构和方法
US9666302B1 (en) * 2015-12-28 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for memory scan design-for-test
CN109298322A (zh) * 2018-09-27 2019-02-01 西安微电子技术研究所 一种动态变链长扫描结构及其方法和边界扫描单元
CN117396764A (zh) * 2021-06-28 2024-01-12 华为技术有限公司 芯片和芯片测试装置
CN113702816B (zh) * 2021-08-26 2024-05-10 中国电子科技集团公司第五十八研究所 一种基于边界扫描的寄存器单元设计方法
EP4425196A1 (en) * 2023-03-03 2024-09-04 STMicroelectronics International N.V. Integrated circuit comprising a test circuit, related method and computer-program product

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10197603A (ja) * 1997-01-09 1998-07-31 Matsushita Electric Ind Co Ltd 半導体集積回路および半導体集積回路の検査方法
JPH10326301A (ja) * 1997-05-23 1998-12-08 Nec Corp Ｌｓｉ試験方式
JPH11101859A (ja) * 1997-09-29 1999-04-13 Matsushita Electric Ind Co Ltd 半導体装置
JPH11258304A (ja) * 1998-03-12 1999-09-24 Nec Corp システムロジックのテスト回路およびテスト方法
JP3004186B2 (ja) * 1995-01-13 2000-01-31 真一 東江 研削砥石の総形成形用ドレッサとこれを用いた研削砥石の総形成形方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2210171B (en) 1987-09-28 1991-06-26 Plessey Co Plc Test circuit
JPH034186A (ja) 1989-05-31 1991-01-10 Toshiba Corp テスト回路生成システム
JP3278833B2 (ja) 1992-12-16 2002-04-30 川崎マイクロエレクトロニクス株式会社 論理回路テスト方法及びテスト入力回路及びテスト出力回路
US6092226A (en) * 1998-02-10 2000-07-18 Cray Research, Inc. Fabrication of test logic for level sensitive scan on a circuit
JPH11326460A (ja) 1998-05-21 1999-11-26 Nec Eng Ltd バウンダリスキャン回路
JP2001142736A (ja) 1999-11-17 2001-05-25 Hitachi Ltd テスト容易化回路およびそれを用いた半導体装置
TW581872B (en) * 2002-01-17 2004-04-01 Via Tech Inc Scan cell circuit and scan chain consisting of same for test purpose
US20030149924A1 (en) * 2002-02-01 2003-08-07 Bedal Glenn E. Method and apparatus for detecting faults on integrated circuits
EP1335210B1 (en) 2002-02-11 2006-11-22 Texas Instruments Incorporated High speed interconnect circuit test method and apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3004186B2 (ja) * 1995-01-13 2000-01-31 真一 東江 研削砥石の総形成形用ドレッサとこれを用いた研削砥石の総形成形方法
JPH10197603A (ja) * 1997-01-09 1998-07-31 Matsushita Electric Ind Co Ltd 半導体集積回路および半導体集積回路の検査方法
JPH10326301A (ja) * 1997-05-23 1998-12-08 Nec Corp Ｌｓｉ試験方式
JPH11101859A (ja) * 1997-09-29 1999-04-13 Matsushita Electric Ind Co Ltd 半導体装置
JPH11258304A (ja) * 1998-03-12 1999-09-24 Nec Corp システムロジックのテスト回路およびテスト方法

Also Published As

Publication number Publication date
US7428676B2 (en) 2008-09-23
KR100576274B1 (ko) 2006-05-04
CN1501090A (zh) 2004-06-02
US20040165071A1 (en) 2004-08-26
KR20040022397A (ko) 2004-03-12
JP3693986B2 (ja) 2005-09-14
JP2004101233A (ja) 2004-04-02

Similar Documents

Publication Publication Date Title
US7698613B2 (en) Semiconductor integrated circuit device and method of testing same
US8004298B2 (en) IC with first and second distributors collectors and scan paths
CN100363749C (zh) 边界扫描设备
EP0367710B1 (en) Diagnostics of a board containing a plurality of hybrid electronic components
CN1329833C (zh) 用于容错和柔性测试签名生成器的方法和装置
US6986090B2 (en) Method for reducing switching activity during a scan operation with limited impact on the test coverage of an integrated circuit
US20070198882A1 (en) Method and circuit for lssd testing
US5487074A (en) Boundary scan testing using clocked signal
JP3996055B2 (ja) 内部中間スキャンテスト故障をデバッグするテストアクセスポート（ｔａｐ）コントローラシステムおよび方法
CN101163978B (zh) 可测试电子电路及其测试方法和测试器
US6862705B1 (en) System and method for testing high pin count electronic devices using a test board with test channels
US7712001B2 (en) Semiconductor integrated circuit and method of testing semiconductor integrated circuit
US7461307B2 (en) System and method for improving transition delay fault coverage in delay fault tests through use of an enhanced scan flip-flop
US6519728B2 (en) Semiconductor integrated circuit having test circuit
US7249297B2 (en) Test method for a semiconductor integrated circuit having a multi-cycle path and a semiconductor integrated circuit
US20030226079A1 (en) Scan-path flip-flop circuit for integrated circuit memory
US20020170010A1 (en) Power reduction in module-based scan testing
EP0965850A1 (en) Scan test method for multiple clocks integrated circuit
US7051254B2 (en) Semiconductor integrated circuit device and method for designing a semiconductor integrated circuit device
JP2005505781A (ja) 複雑な集積回路の自動的なスキャン・ベースのテスト
US20050278593A1 (en) Scan-test structure having increased effectiveness and related systems and methods
CN100370264C (zh) 一种自动识别电路板类型的方法
WO2001053845A1 (en) A printed circuit assembly with configurable boundary scan paths
US20040030976A1 (en) Partial BIST with recording of the connections between individual blocks
JP2004511045A (ja) 専用ピンで製造テスト故障解析を高めるシステムおよび方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080123

Termination date: 20140905

EXPY Termination of patent right or utility model