본 발명은 복수의 화소가 배치된 패널과, 이들 복수의 화소에 표시되는 화상을 가시화하는 광원과, 이 광원을 제어하는 제어 회로를 구비한다. 여기서, 그 제어 회로는 제1 기간에는 제1 강도를 갖는 전류를 광원에 공급한다. 또한, 제어 회로는 제2 기간에는 제2 강도를 갖는(제1 강도와는 다른) 전류를 광원에 공급한다. 또한, 제어 회로는 이 제1 기간과 제2 기간을 주기적으로 반복한다. 또한, 제어 회로는 이 주기에서 상기 광원으로부터 복사된 광의 강도(그 주기 간의 광의 휘도의 적분치)가, 동일 기간에서의 상기 광원이 정격 전류로 점등시킨 경우의 휘도의 적분치보다 커지도록 제어한다. 또, 정격 전류로 점등시켰을 때의 휘도의 적분치는 점등 후 약 30분 후의 휘도가 안정된 상태인 것을 적분 대상으로 하였다.
또한, 표시 장치가 액정 표시 장치인 경우, 패널은 각각이 대향하도록 배치된 한쌍의 기판(적어도 한쪽은 광원으로부터의 광을 투과시키는데 충분한 광 투과율을 갖는다)과, 이 한쌍의 기판 간에 봉입된 액정층(액정 분자 또는 이것과 감점제 등의 첨가물을 포함한다)을 구비하고, 한쌍의 기판 중 적어도 한쪽에는 화소를 구성한 전극과 화상 정보를 전송하는 신호선이 설치된다. 이와 같이 구성된 패널은 액정 표시 패널(Liquid Crystal Display Panel) 또는 액정 표시 소자(Liquid Crystal Display Element)라고 불린다. 광원은 패널 중 적어도 한쪽 면에 형광등 또는 이 형광등과 광학적으로 결합된 광학 소자(예를 들면, 도광판)를 대향시켜 배치된다. 최근에는 형광등 대신에 복수의 발광 소자를 패널을 따라 배치한 발광 소자 어레이를 이용하는 것도 제안되고 있다. 본 발명에는 매트릭스형 표시 장치에 적용 가능하다. 이 때문에, 본 발명에서는 플라즈마 디스플레이 장치에도 적용 가능하다.
본 발명에 따른 표시 장치에 있어서, 광원에 공급된 제1 전류와 상기 제2 전류의 대소 관계는 특별히 한정되지는 않는다. 그러나, 이 표시 장치를 종래와 마찬가지로, 연속적으로 광원을 점등시켜 이용하는 경우를 고려하면, 제1 전류에 대하여 제2 전류를 작게 설정하는 것이 바람직하다.
또, 액정 표시 소자에서 제1 전류치 및 제2 전류치와, 제1 기간 및 제2 기간 에서의 시간 배분을, 표시 장치로 전송된 영상 신호로부터 표시해야 할 화상의 휘도를 산출하고, 그에 맞춰서 조정해도 된다(관점 1'). 특히, 휘도나 콘트라스트를 높게 할 필요가 없는 화상 데이터에 대해서는 제1 및 제2 전류가 특히 큰 쪽의 값을 억제하여 소비 전력을 절약한다. 이 경우, 주기에서 상기 광원으로부터 복사된광의 강도(그 주기 간의 광의 휘도의 적분치)가, 동일 기간에서의 상기 광원이 정격 전류로 점등시킨 경우의 휘도의 적분치보다 낮아져도 상관없다.
이하, 본 발명의 구체적인 실시 형태를 이에 관련된 도면을 참조하여 설명한다.
이하의 설명으로써 참조하는 도면에서 동일 기능을 갖는 것은 동일 부호를 붙여서, 그 반복된 설명은 생략하기로 한다.
도 1은 본 발명에 따른 액정 표시 모듈을 탑재한 액정 표시 장치의 개략적인 구성도이다. 도 1에서, 참조 번호 8은 형광등, 참조 번호 20은 직류 전압원 입력 단자, 참조 번호 21은 인버터 회로, 참조 번호 23은 조광 회로, 참조 번호 25는 스위칭 제어 회로, 참조 번호 27은 액정 패널, 참조 번호 28은 액정 표시 모듈, 참조 번호 29는 텔레비전 입력 단자, 참조 번호 30은 비디오 입력 단자, 참조 번호 31은 S 입력 단자, 참조 번호 32는 아날로그 PC 입력 단자, 참조 번호 33은 디지털 PC 입력 단자, 참조 번호 34는 아날로그 영상 처리 제어부, 참조 번호 35는 디지털 영상 처리 제어부, 참조 번호 36은 액정 표시 장치를 각각 나타낸다.
도 1에서, 액정 표시 장치(36)는 영상 입력으로서 주로, 텔레비전 입력 단자(29), 비디오 입력 단자(30), S 입력 단자(31) 등으로부터의 동화상 및 주로 아날로그 PC 입력 단자(32), 디지털 PC 입력 단자(33) 등으로부터의 정지 화상을 가능하게 한다. 아날로그 영상 처리 제어부(34)는 입력된 아날로그 영상 데이터에 휘도-색 신호 분리 처리, 아날로그-디지털 변환 처리 등을 실시하고, 디지털 영상 데이터로서 디지털 영상 처리 제어부(35)로 출력한다. 디지털 영상 처리제어부(35)는 비월-비비월(interlace-noninterlace) 변환 처리, 확대 처리 등을 실시하고, 액정 표시 모듈(28)로 출력한다. 액정 표시 모듈(28)에서는 입력된 디지털 영상 데이터(DATA)를 액정 패널(27)로 입력함과 함께, 스위칭 제어 회로(25)로 입력한다. 그러면, 이 입력된 디지털 영상 데이터(DATA)의 상태를 검출한다. 그리고, 스위칭 제어 회로(25)는 검출 결과인 검출 신호를 조광 회로(23)로 출력한다. 조광 회로(23)는 이 검출 신호의 상태에 따라, 양호한 표시 상태를 얻기 위한 조광 제어 신호를 인버터 회로(21)로 출력한다. 이에 의해, 조광 회로(23)는 형광등(8)의 광원 제어를 행한다.
이하, 각 부의 상세에 대하여 순차 설명한다.
도 3a 및 도 4b는 A 액정 패널의 구조를 개념적으로 도시한 단면도를 나타낸 것이다. 도 3b 및 도 4b는 액정 표시 장치에 설치되는 광원 유닛의 사시도를 나타낸 것이다. 어느 하나의 도면에서도, 액정 패널은 각각의 주면이 대향하도록 배치된 한쌍의 기판(3)과 이들 간에 협지된 액정층(액정 분자 또는 이것과 감점제 등과의 혼합물이 봉입된다 ; 2)으로 이루어진 액정 표시 소자와 형광등(8)이 탑재된 광원 유닛(10)을 구비한다. 도 3a 및 도 4a에서도, 기판(3)에서의 액정층(2)과는 반대측 주면에 편광판(1)이 설치된다. 또한, 한쌍의 기판(3) 중 적어도 하나는 액정층(2)측의 주면에 복수의 화소(도시하지 않음)가 2차원적으로 배치된다. 도 3a 및 도 4a 중 어느 도면에 나타낸 액정 패널에서도 사용자는 도면의 상측에서부터 기판(3)의 주면을 통해 화상을 볼 수 있다.
도 3a, 도 3b에 나타낸 액정 패널은 그 광원 유닛(10)에서의 형광등(8)의 배치로부터 사이드 라이트형(또한 엣지 라이트형)이라 불린다. 이 광원 유닛(10)은 상기 액정 표시 소자의 하면에 대향하도록 배치된 사변형 상면을 갖는 도광판(11)과, 이 도광판 중 적어도 일측면(사변형의 1변)을 따라 배치된 관형의 형광등(8)과, 이 형광등(8)으로부터 도광판의 반대측으로 복사된 광을 도광판의 측면에 입사시키는 반사기(7)와, 도광판 내를 그 하면을 향하여 전파해가는 광을 그 상면을 향하여 반사시켜서 또한 액정 표시 소자의 하면에 조사시키는 반사 필름(9)을 구비한다. 도광판(11)의 상면과 액정 표시 소자의 하면 간에는, 예를 들면 한쌍의 확산 필름(6)과 이에 끼워진 프리즘 시트(5)를 포함한 광학 시트군(4)을 배치한다. 사이드 라이트형 액정 패널에서는 액정 표시 소자의 하면을 형광등(8)과 대향시키지 않고, 도 3b에 나타낸 도광판(11)의 상면에 대향하도록 배치한다.
이에 대하여, 도 4a, 도 4b에 나타낸 액정 패널은 광원 유닛(10)에서의 복수의 형광등(8)을 액정 표시 소자의 하면에 대향하도록(도 4a에 나타낸 바와 같이 액정 패널의 직하에) 배치하기 때문에 직하형이라 불린다. 직하형 액정 패널에 이용된 광원 유닛(10)에서는 형광등(8)으로부터 도면의 하측에 복사된 광을 반사시켜 도면의 상측(액정 표시 소자의 하면)에 조사하도록 반사기(7)를 배치한다. 이 때문에, 복수의 형광등(8)과 이들 간극에서의 광 강도의 변동을 해소하기 위한 기복을 형성한다. 광원 유닛(10)과 액정 표시 소자 간에는 사이드 라이트(side light)형과 마찬가지로 광학 시트군(4)을 배치한다. 그러나, 사이드 라이트형 광학 시트군(4)으로 광학 유닛(10)측에 배치되는 확산 시트(6)는 확산판(6a)으로 치환되고 있다. 이 확산판(6a)에는, 상술한 복수의 형광등(8)과 이들 간극에서의 광 강도의변동을 해소하기 위한 광학적인 패턴이 형성되고 있다.
또, 사이드 라이트형 액정 패널의 상세한 해설은, 예를 들면 특개평 7-281185호 공보에 직하형 액정 패널의 상세한 해설은, 예를 들면 특개평 5-257142호 공보에 각각 기재되고 있다.
상술한 액정 패널에서는, 액정층(2)으로의 인가 전계의 증감에 의해, 그 광 투과율을 설정하여 화상을 표시한다. 예를 들면, 액정층(2)에서 액정 분자를 트위스트 각이 90 전후로 배향시킨 TN형이나 수직 배향형 TFT(Thin Film Transistor) 구동의 액정 표시 장치(능동 매트릭스형)나 트위스트 각이 200° 내지 260°로 배향시킨 STN형 시분할 구동의 액정 패널(수동 매트릭스형)에서는 액정층(2)으로의 인가 전계의 증가에 따라, 그 광 투과율은 최대치(백 화상)로부터 최소치(흑 화상)로 변화한다.
한편, 액정층(2)에 인가하는 전계를 기판면을 따른 방향으로 인가하는 횡전계형이라 불리는 TFT 구동의 액정 패널에서는, 액정층(2)으로의 인가 전계의 증가에 따라, 그 광 투과율은 최소치(흑 화상)로부터 최대치(백 화상)로 변화한다.
TN형이나 수직 배향형 TFT 구동의 액정 패널인 경우, 액정층(2)의 굴절율 이방성 Δn과 셀 갭[액정층(2)의 두께] d의 곱 Δnd는 0.2 내지 0.6㎛의 범위가 콘트라스트비와 밝기를 양립시키는데 있어서 바람직하며, STN형 액정 패널의 Δnd는 0.5 내지 1.2㎛의 범위가 횡전계형 TFT 액정 패널의 Δnd는 0.2 내지 0.5㎛의 범위가 바람직하다.
이와 같이 구성된 액정 패널에서의 본 발명의 실시 형태의 개요를 상술한 관점을 따라 설명한다.
도 2는 관점 1에 기초하는 본 발명을 액정 표시 장치에 실시했을 때의 동기 신호(화상 정보의 전송 타이밍), 화상 표시 신호, 광원의 점등 신호 및 광원 유닛으로부터 복사된 광의 휘도 파형을 나타낸 도면이다. 광원의 점등 신호는 제1 전류 iI를 ΔtI의 시간(제1 기간)에 광원에 공급하고, 계속해서 이 제1 전류보다 작은 제2 전류 iII를 ΔtII의 시간(제2 기간)에 광원에 공급하고, 이 시간의 합인 ΔtI+ΔtII의 동작 주기를 반복하는 파형으로서 나타난다. 이 예에서는, ΔtI와 ΔtII를 같게 설정한, 즉 50%의 듀티(duty)로 전류를 광원에 공급하고, 제2 전류 iII의 값은 대략 0㎃로 억제하기로 한다. 따라서, 상기 동작 주기로써 광원이 소비하는 전력으로 일정한 전류를 광원에 공급하는 것을 상정하면, 그 전류치는 제1 전류와 제2 전류의 중간치 iCONST로서 나타낸다.
그리고, 광원의 휘도 파형으로부터 iCONST에 상당하는 휘도는, 제1 전류에 상당하는 휘도(소정 시간의 제1 전류의 공급에 의해 휘도가 도달하는 값) II와 제2 전류에 상당하는 휘도(소정 시간의 제2 전류의 공급에 의해 휘도가 도달하는 값) III와의 중간치 ICONST(파선)에 상당한다고 예측된다. 그러나, 여러번의 동작 주기의 복수분의 시간에서 iCONST의 전류를 연속적으로 흘리면 광원의 온도가 점차로 상승하기 때문에, 광원 내부에서의 광의 손실이 서서히 증가한다. 이 때문에, 광원의 휘도는 실제로는 ICONST(파선) 보다 낮은 ICONST'(실선)의 값을 나타낸다. 또한, 시간 경과에 의한 광원의 온도 상승에 의해, ICONST(파선)와 ICONST'(실선)와의 차는 ΔI1로부터 ΔI2로 서서히 넓어진다.
이에 대하여, 제1 전류 iI를 광원에 공급하는 시간 ΔtI를 제1 전류 iI에 의한 광원의 온도 상승이 임의의 값에 도달하는 소요 시간보다 짧게 설정하면, 제1 전류 iI에 대응한 휘도의 광을 광원 내에서 손실하지 않고 추출할 수 있다. 도 5a, 도 5b는 광원 중 하나로서 이용된 냉음극관에 관한 것으로, 도 5a 관내 온도(관내에서의 수은 증기압이라도 등가할 수 있다)와 휘도의 관계 및 도 5b 냉음극관에 설치된 한쌍의 전극에 공급된 전류와 휘도의 관계를 나타낸다. 냉음극관의 휘도는 그 관 내의 수은 증기압, 즉 관 내에 존재하는 수은 가스의 양에 의존하고, 이 수은 가스량이 임의의 값(이 예에서는 수은 증기압으로 하여 4.7㎩) 이하인 경우, 수은 가스량의 증가에 따라 관 내에서의 온도도 증가하고, 냉음극관 자체의 휘도도 상승한다. 그러나, 수은 가스량이 이 임의의 값을 넘으면 관 내에서 생긴 광이 서서히 수은 가스에 의해 흡수되고, 그 결과, 냉음극관의 휘도도 감소한다. 이러한 경향은 냉음극관이나 수은 가스뿐만 아니라, 관구가 그 내부에 여기 재료를 포함한 한 인정되는 것이다. 예를 들면, 크세논 램프라도 냉음극관과 마찬가지의 현상이 생긴다.
또한, 냉음극관 내의 수은 증기압은 냉음극관 내의 온도에도 등가할 수 있고또한 냉음극관 내의 온도는 냉음극관에 설치된 한쌍의 전극 간에 공급하는 전류에 따라 상승한다. 따라서, 냉음극관에 전류를 연속적으로 공급하는 경우, 그 전류치의 상승에 따라 휘도의 상승은 포화하고, 임의의 값으로 포화한다.(도 5b 참조).
그러나, 도 2의 제1 기간 ΔtI에서의 광원의 휘도 파형이 나타낸 바와 같이, 전류 iI를 냉음극관에 공급하면 그 휘도는 서서히 상승한다. 이것으로부터, 소정의 전류를 냉음극관에 공급했을 때의 관내 온도의 상승은 전류 iI의 공급 개시 시각에 대하여 임의의 지연을 따라 생기는 것은 분명하다. 또한, 액정 표시 장치에서의 화상 데이터 신호의 재기록 주기를 고려하면, 상기 광원의 동작 주기를 이 주기 이하로 설정하는 것이 바람직하다. 주기는, 예를 들면 60㎐에서의 16.7㎳, 120㎐에서의 8.4㎳(이들의 값은 동화상 표시에 적합)이다. 상기 광원의 동작 주기를 이 주기 이하로 설정하는 것이 바람직하다. 그러나, 이 동작 주기에 대응시켜서 상기 제1 및 제2 기간의 시간 배분 및 상기 제1 및 제2 전류를 설정하면, 상기 온도 상승의 영향을 저감할 수 있다. 먼저 참조한 각 냉음극관의 카탈로그로부터 냉음극관의 정격 전류(그 값의 일례 : 6㎃)로 연속적으로 점등한 경우, 냉음극관의 주위 온도에 따라 다음의 지견이 얻어진다.
(1) 40℃의 주위 온도에서는 점등 개시로부터 약 150초에서 휘도는 포화 200초 경과 후에도 휘도 감소가 인정되지 않는다.
(2) 60℃의 주위 온도에서는 점등 개시로부터 약 15초에서 휘도는 최대치를 나타내고, 그 후 휘도는 완만하게 감소하여 200초 경과 후에는 최대치의 90%에 이른다.
(3) 80℃의 주위 온도에서는 점등 개시로부터 약 10초에서 휘도는 최대치를 나타내고, 그 후의 약 10초간에서 휘도는 최대치의 80%까지 급격히 감소하여, 이후, 점등 개시로부터 200초 경과 후에 걸리는 휘도는 완만하게 감소한다.
이들의 지견에 기초하여, 본 발명자는 냉음극관의 정격 전류의 2배 정도로 제1 전류를 설정하였다고 해도, 그 제1 전류에 대하여 작게 설정되는 제2 전류의 값 및 그 공급 시간(제2 기간)을 조정함으로써 냉음극관의 온도 상승을 억지할 수 있는 것을 착상하고, 그 효과를 확인하였다.
한편, 상기 제2 기간에서는 제1 전류보다 작은 제2 전류를 광원에 공급하기 때문에, 광원의 휘도가 저하한다. 그러나, 제2 기간에서의 휘도 저하는 액정 표시 소자를 투과하는 광의 휘도(이하, 패널 휘도)에서 보면, 그 영향은 예상 외로 작다. 제2 전류를 0㎃에 설정했을 때의 상기 ΔtI+ΔtI분의 동작 주기(듀티: 50%)에서의 패널 휘도의 적분치로 비교하면, 제2 기간에 생기는 광원의 잔광에 관하여 다음의 지견이 실험적으로 얻어졌다(도 6 참조).
(4) 액정 표시 소자의 화소를 백 표시할 때,(이 화소에 광 투과율을 최대로 하는 영상 신호를 보냈을) 그 화소를 투과하는 빛의 감쇠는 예상보다 작고, 그 표시 휘도의 적분치는 상기 동작 주기에서 동일한 전력으로 광원을 연속 점등시켰을 때의 값보다 커졌다.
(5) 액정 표시 소자의 화소를 흑으로 표시할 때,(이 화소에 광 투과율을 최소로 하는 영상 신호를 보냈을) 그 화소를 투과하는 광의 감쇠는 충분히 크고, 그 표시 휘도의 적분치는 상기 동작 주기에서 동일한 전력으로 광원을 연속 점등시켰을 때의 값의 반 정도로 억제되었다.
액정 표시 장치뿐만 아니라, 표시 장치에 요구되는 최대 휘도는 복수 화소 중 가장 밝게(희게) 표시되는 화소의 휘도가 된다. 그 밖의 화소, 특히 가장 어둡게(검게) 표시되는 화소나, 이에 가까운 계조(어두운 회색)로 표시되는 화소에서는, 이들의 표시 휘도가 오르면 표시 화면 전체가 깨진 영상이 되어 액정 표시 장치의 사용자에게는 CRT에 대하여 좋지 못한 것으로 받아들이게 된다.
그러나, 본 발명자 등이 실험적으로 얻은 상기 (4) 및 (5)의 지견은 상술한 바와 같이 소정의 듀티(duty)로 광원에 공급하는 전류를 변조하면, 전류를 연속적으로 공급해온 종래의 방법에 비해, 표시 화면에서 가장 밝게 표시되는 화소의 휘도를 높이고, 반대로 가장 어둡게 표시되는 화소의 휘도를 억제되는 것을 증명하였다. 또한, 지견 (4) 및 (5)는 상기 듀티에서의 소비 전력을 같게 한 경우, 광원을 연속 점등했을 때에 비해 상기 최대 휘도가 매우 향상한다는 것을 증명하였다.
이 현상의 근거는 완전히 해명되지 않았지만, 전류치를 억제한 기간(상기 제2 기간)에서의 광원의 잔광이 광 투과율을 일정한 높이 이상으로 설정한 화소에서는, 그 휘도를 예상 이상으로 유지하였다는 것은 실험 결과로부터 분명하다. 이상의 고찰에 의해, 본 발명은 이미 진술한 그 목적 및 다른 목적을 달성하는 것은 분명하다.
또, 지견 (4) 및 (5)는 액정 표시 장치의 패널 휘도를 EIAJ(일본 전자 기계공업회 규격)의 ED-2522에 규정되는 조건에 준거하여 측정하고, 가시광 영역(380㎚ ∼ 780㎚)에서의 파장마다의 스펙트럼 강도를 시감도 보정(인간의 눈이 실제로 느끼는 광의 양에 환산)하여 얻어진 결과로부터 유도하였다. 이 측정은 액정 표시 장치를 암실에 놓고, 휘도계를 액정 표시 소자로부터 50㎝ 분리하여 또한 그 표시 영역에 대하여 수직으로 배치하여 실시한다. 이러한 측정을 행하는데 적합한 휘도계로서는, 예를 들면 포토리서치사제의 PR704형이 있고, 이 장치에 의해 휘도를 단위 입체각당 광속의 값을 측정 거리나 측정 면적에 의존하지 않는 값으로서 구할 수 있다. 또한, 예를 들면 상기 ΔtI+ΔtII분의 동작 주기와 같은 원하는 시간에서의 휘도의 적분치, 그 시간에서의 휘도의 변동 및 액정 표시 소자의 표시 화면 내의 휘도 분포를 각각 측정할 수 있다. 또, 상술한 콘트라스트비는 일반적으로는, 「표시 화면 전체를 백(white)으로 표시했을 때의 휘도/표시 화면 전체를 흑 표시했을 때의 휘도」의 비로 구해진다. 이 일반적인 방법 대신에, 이하와 같이 콘트라스트비를 구해도 된다.
(1) 표시 화면(화상을 형성하는 화소)의 일부를 백 표시시킨다(그 화소부에 이들의 광 투과율을 최대로 하는 영상 신호를 보낸다).
(2) 표시 화면(화상을 형성하는 화소)의 다른 일부를 흑 표시시킨다(그 화소부에 이들의 광 투과율을 최소로 하는 영상 신호를 보내는) 테스트 패턴을 액정 표시 소자에 표시한다.
(3) 백 표시부의 휘도와 흑 표시부의 휘도를 산출하고(이 때 산출하는 각 표시 영역 사이즈는 동일 수로 한다), 그 휘도비로서 콘트라스트비를 구한다.
관점 1에 기초하는 본 발명의 액정 표시 장치로의 적용 시에, 상술된 바와 같이 액정 표시 장치에서의 화상 데이터 신호의 재기입 주기(60㎐에서 16.7㎳, 120㎐에서 8.4㎳)에 대하여, 상기 광원의 동작 주기를 이 주기 이하로 설정하는 경우, 이것에 이용된 액정 재료(액정층)의 응답 시간을 데이터 신호의 재기록 주기(상기 16.7㎳ 또는 8.4㎳) 이하로 억제하도록, 그 재료의 조합을 행하는 것이 바람직하다. 그러나, 액정 재료의 응답 시간이 데이터 신호의 재기록 주기에 비해 소정 시간 현저하게 느린 경우, 고스트 현상(다중 윤곽)이 발생한다. 이 때문에 데이터 신호의 재기록 주기와 상술한 광원의 동작 주기와의 타이밍을 어긋나게 하는 쪽이 바람직하다.
따라서, 도 2에 나타낸 제1 기간 ΔtI와 제2 기간 ΔtII로 이루어진 주기와 표시 화상 신호의 재기록 주기(도 2에서의 동기 신호 Vsync의 주기) 간에 소정의 위상차를 설정함으로써, 다르게 하면 된다.
이상, 본 발명의 실시 형태를 설명하였지만, 또 다른 상세에 관한 것으로, 이하의 실시예에 의해 설명을 첨부하기로 한다.
<실시예 1>
본 실시예에서는, 도 3a, 도 3b에 나타낸 사이드 라이트형 액정 표시 장치를 각각의 두께가 0.7㎜의 한쌍의 유리 기판(3)을 이용하여 구성하고, 그 한쪽 기판에는 TFT 구동을 위한 박막 트랜지스터를 화소마다 형성하였다. 이 한쌍의 기판(3)간에 협지되는 액정층(2)은 유전률 이방성 Δnε은 플러스로, Δnd는 0.41㎛으로 하였다. 또한, 액정층(2)에 봉입된 액정 분자의 트위스트각은 90도로 하였지만, 보다 액정의 응답 속도를 빠르게 하기 위해서는 70도 등의 저트위스트각화가 바람직하다. 트위스트각을 억제하는 경우, 이에 적합한 Δnd가 더욱 작아지기 때문에(예를 들면, 0.35㎛), 셀 갭을 줄이는 것이 필요하다.
본 실시예로써 이용하는 광원 유닛(10)은 도 3b의 사시도에 나타낸 바와 같은 외부 직경 4㎜φ의 형광등(냉음극관 ; 8)을 도광판(11)의 긴 변 방향에 각각 1개씩, 합계 2개 배치한 구조를 갖는다. 여기서는 도면에 나타내지 않지만, 휘도 향상을 위한 확산 시트, 재귀 편광 반사 필름이나 출사광의 각도 의존성을 제어하는 렌즈 시트를 배치해도 된다.
본 실시예에서는, 상술한 제1 전류를 10㎃, 제2 전류를 0㎃로서, 듀티 50%로 형광등(8)에 공급하였다. 형광등(8)의 표면 온도는 도 7a에 나타낸 바와 같이 시간이 지남에 따라 상승한다. 한편, 휘도는 도 7a에 나타낸 바와 같이 시간이 지남에 따라 상승하고, 그 후 일시적으로 감쇠하여 곧 바로 포화하였다. 이 실시예에서는 듀티를 60%로 설정한 상술한 관점 3의 예에 비해 휘도의 감쇠는 낮다.
이와 같이 듀티를 50% 이하로 설정하면, 형광등(8)의 중앙부의 온도 상승이 70℃ 이하로 억제되고, 또한 액정 표시 소자(액정 표시 패널)의 표시 영역(유효 표시 영역)의 휘도의 최대치와 최소치의 차가 그 평균치의 20% 이상이 된다. 또한, 듀티를 50% 이하로 억제하여도 휘도의 최대치를 200cd/㎡ 이상으로 할 수 있어서, 휘도의 최소치를 2cd/㎡ 이하로 억제할 수 있다.
그런데, 광원 유닛에 이용된 형광등의 램프 직경은 통상 2.6㎜ 정도이지만, 유리 두께를 두껍게 한 직경 3㎜ 타입이나 또한 내부 직경을 굵게 하여 가스, 수은 함유량을 늘린 직경 4㎜ 이상의 타입의 사용도 가능하다. 일반적으로 램프 직경을 크게 하면, 표면적이 커지기 때문에 방열에 유리하다. 또한 점등 전압의 저하나 램프 수명(휘도 반감치)의 연장과 같은 작용도 있다. 또한, 직경(외부 직경) 2.6㎜의 냉음극관(형광등)을 이용한 경우, 그 길이에 상관없이 관 전류 6㎃ 이상 인가하면 발열에 의해 발광 효율(휘도)이 저하한다. 이에 대하여, 본 실시예에서는 형광등(8)의 외부 직경을 크게 함으로써 그 발열의 영향을 억제하였다. 이 때문에, 공급 전류에 의한 형광등 내에서의 방전 효율도 올라가고, 듀티를 50%로 억제해도 충분한 휘도를 얻을 수 있었다.
본 실시예에서, 도 8에 나타낸 조광 회로에 의해 광원의 점등 주기에서의 상기 제1 기간(점등 기간) 또는 상기 제2 기간(중지 기간)의 비율의 변화, 광원의 램프를 점등시키는 인가 전력의 변화를 설정하고 혹은 이들의 설정을 맞추어서 행해도 된다. 점등 주기에서의 조광(도 9의 휘도 파형 신호에 나타낸 바와 같이 점등 기간 혹은 중지 기간의 비율의 변화에 의한 조광)에서는, 상기 점등 주기를 점등 기간 혹은 중지 기간 중 어느 한쪽에만 설정하는 것도 가능하다. 따라서 도 9에 나타낸 바와 같이 상기 광원의 점등 주기에서, 램프를 모두 점등하지 않고, 항상 중지 기간을 설치함으로써 발광 효율을 개선할 수도 있다. 또한 도 10과 같이 고휘도를 얻을 때만, 램프를 점멸시켜도 된다.
또한, 도 9에서 고휘도인 범위에서는 300cd/㎡ 이상, 중휘도인 범위로서는200 ∼ 250cd/㎡를 포함한 200 ∼ 299cd/㎡, 저휘도는 100cd/㎡을 포함한 199cd/㎡ 이하로 정의한다.
<실시예 2>
다음으로, 이 실시예에서는 동화상 표시에 적합한 광원의 변조 점등에 관하여 설명한다.
액정 표시 장치에서 브라운관과 동등한 동화상 표시 특성을 얻기 위해서는 광원을 상시 점등으로부터, 점등과 중지 기간을 각각 갖는 점멸 점등으로 함으로써, CRT와 같은 임펄스형 발광이 가능하다. 이 때, 도 9의 각각에 나타낸 바와 같이 데이터 재기입 주기(여기서는 Vsync의 주기)는 일정하게 유지하여, 점멸의 주기를 바꿀 수 있다.
이와 같이 하여, 점멸 점등하는 광원 유닛을 이용하는 액정 표시 장치에서도 CRT와 동등한 임펄스형 발광이 실현할 수 있고, 동화상 표시가 가능해진다. 종래의 광원 유닛은 화상 신호가 명 표시, 암 표시에 상관없이, 형광등이 상시 점등(연속 점등)하고 있기 때문에 에너지 효율이 좋지 못하였다. 이에 대하여 화상 신호의 정보량에 맞춰서, 광원의 조사량을 제어함으로써, 형광관의 발광 효율이 향상하고, 소비 전력의 절약, 램프 온도의 상승 억제에 의한 한층 더 휘도 향상을 도모하는 것이 가능해진다. 즉, 화상이 어두울 때는 광원의 조사량을 줄이고, 화상이 밝을 때는 조사량을 증가시킨다. 이에 따라 휘도와 계조 특성의 관계, 소위 톤커브 특성도 배경의 밝기나 화상 신호에 맞춰서 제어하는 것이 가능해진다. 이와 같이, 화상 신호의 명암의 정보에 의해 상기 제1 기간(점등 기간)과 상기 제2 기간(제2전류를 0㎃로 하는 경우, 중지 기간)의 시간 비율을 바꿈으로써 광원의 조사광량을 제어한다.
또한, 화상 신호의 움직임의 정보량에 의해 점등 기간과 중지 기간의 시간 비율을 바꿈으로써, 움직임이 빠른 경우, 점등 시간을 짧게 함으로써 보다 깨끗한 동화상 표시가 가능하다. 즉, 영상 신호의 상태에 맞춰서, 움직임이 느린 경우, 액정의 응답 속도가 느린 것은 문제가 되지 않기 때문에, 입출력의 프레임 주파수는 일치시켜, 이 출력 프레임 주파수에 대응시켜 상기 광원의 점등 기간과 중지 기간도 출력 프레임 주기로 제어한다(도 11a). 다음으로, 상기에 대하여 영상 신호의 움직임이 빠른 경우, 액정의 응답 속도를 개선(고속화)하기 위해, 입력 프레임 주파수에 대하여 출력 프레임 주파수를 2배속화하고 더미 데이터를 삽입한다. 이에 대응시켜서 상기 광원의 점등 기간과 중지 기간도 출력 프레임 주기로 제어한다(도 11b).
또한, 상기에 대하여 영상 신호의 움직임이 빠른 경우, 입력 프레임 주파수에 대하여 출력 프레임 주파수를 3배속화하고, 보다 많은 더미 데이터를 삽입함으로써 응답 속도를 개선한다. 이에 대응시켜서 상기 광원의 점등 기간과 중지 기간도 출력 프레임 주기로 제어한다(도 11c).
이 때, 상기 광원의 점등 기간과 중지 기간의 비율에 상관없이, 각 점등 주기 간에서 광원을 발광시키기 위해 램프에 인가된 전류 실효치가 대강 일정해지도록 제어하면 된다. 또한, 상기 전류 실효치를 변화시킴으로써 광원의 조사광량을 변화시킬 수도 있다. 또한, 상기 중지 기간의 휘도를 도 12에 나타낸 바와 같이완전하게 0으로 하는 것은 아니고, 어떤 일정한 휘도로 함으로써, 화면 전체가 높은 휘도인 경우에도 충분한 휘도를 확보할 수 있다. 여기서, 중지 기간의 휘도를 높이는 기간은 어느 정도 짧게 하는 것이 바람직하다.
또한 완전한 동화상 표시를 행하기 위해서는, 광원 유닛을 임펄스형 발광할 뿐만이 아니라, 도 16에 나타낸 바와 같이 화상 신호의 데이터 주사 타이밍과 광원의 점멸의 타이밍을 동기시킬 필요가 있다. 일반적으로, 화상 신호의 데이터 주사 타이밍으로서, 수직 혹은 수평 동기 신호, 프레임 신호, 주사 라인 신호 등이 있어서, 이들의 주사 주기와 점멸 주기를 같게 하고, 주사 타이밍을 동기시킨다. 이러한 경우 직하형 광원 유닛의 이용이 적합하고 그 효과가 크지만, 사이드 라이트형 광원 유닛에서도 상하 분할에 의해 가능하다.
상하 분할한 사이드 라이트형에서는, 상기 광원에서의 점등 기간과 중지 기간으로 이루어진 주기가 표시 화상 신호의 재기록 주기와 같고, 또한 상기 표시 장치의 신호 주사선이 n개로 이루어질 때 n/2개째의 신호 주사의 개시 시간이 그 광원의 점등 개시 시간과 동기시켜도 된다. 즉, 화면의 중앙에서 화상 신호와 광원의 점멸을 동기시키는 것으로 동화상 표시가 가능해진다. 또한 상기 광원에서의 점등 기간과 중지 기간으로 이루어진 주기와 표시 화상 신호의 재기록 주기가 같고, 또한 상기 표시 장치의 신호 주사선이 n개로 이루어질 때, n=1개째의 신호 주기의 개시 시간이 그 광원의 점등 개시 시간으로부터 일정 시간 지연시켜도 된다. 여기서, 이 지연 시간을 n/2개째의 신호 주사의 개시 시간로 한 경우, 상기 방법과 동일한 결과가 된다.
또한, 상기 광원의 중지 기간을 점등 시간의 1/20 이상으로, 중지 기간 중인 휘도를 점등 시간 중인 휘도의 90% 이하로 하는 것이 동화상 표시에는 유효하다.
또한 깨끗한 동화상 표시를 얻기 위해서는, 대향되게 배치된 적어도 한쪽이 전극을 갖는 한쌍의 기판 및 그 기판 간에 협지된 액정층으로 이루어진 액정 패널과, 상기 전극에 표시 화상 신호에 따른 전압을 인가하기 위한 제어 수단과, 액정 패널을 조사하는 광원이 구비된 액정 표시 장치로써, 상기 광원이 램프와 램프의 출사광을 반사하는 반사기와 반사된 광을 액정층에 유도하는 도광판으로 이루어져서, 그 도광판의 측면 중 적어도 1 변의 길이 방향으로 램프가 배치되며, 그 광원이 점등 기간과 중지 기간으로 이루어진 주기를 가지며 또한 그 주기 중의 점등 기간과 중지 기간의 시간 비율과 그 광원을 발광시키기 위한 전력치에 의해, 광원의 조사광량을 변화시키는 것이 필요하다. 이 표시 장치의 광원 유닛은 소위 사이드 라이트형이라고 불리며, 사용하는 램프는 두께 방향으로 1, 2 혹은 3개 배치한다. 또한 도광판의 4 변의 어떤 위치에 램프를 배치할지는 표시 장치의 휘도, 액정 셀의 투과율에 의해 결정된다.
투과율이 높은 TN 타입 액정 등에서는 도광판의 긴 변에 1개의 램프를 배치하지만, 보다 높은 휘도를 얻기 위해서는 긴 변 2변에 각 1개 혹은 짧은 변에 각 1개 배치해도 되고 또한 램프는 선형의 직선 타입이 아니라, 굴곡점을 갖는 L자 타입이나 コ자 타입의 램프라도 좋다. 투과율이 낮은 IPS 모드로서는 램프를 긴 변 2변에 각 2 내지 3개 배치해도 된다.
또한 대향되게 배치된 적어도 한쪽이 전극을 갖는 한쌍의 기판 및 그 기판간에 협지된 액정층으로 이루어진 액정 패널과, 상기 전극에 표시 화상 신호에 따른 전압을 인가하기 위한 제어 수단과, 액정 패널을 조사하는 광원이 구비된 액정 표시 장치에서 이하의 구성을 취하는 것이 필요해진다. 상기 광원은 액정 패널의 유효 표시 영역의 직하에 배치된 복수의 램프와 각 램프 광을 반사하는 복수의 반사기 상으로 이루어지고, 그 광원이 점등 기간과 중지 기간으로 이루어진 주기를 갖는다. 또한, 그 주기 중 점등 기간과 중지 기간의 시간 비율과 그 광원을 발광시키기 위한 전력치에 의해, 광원의 조사광량을 변화시키는 것도 필요하다. 이 광원 유닛은 직하형 타입으로, 램프 개수는 긴 변 방향으로 4 내지 12개 정도 혹은 짧은 변 방향으로 4 내지 20개 정도로 휘도와 화면 사이즈에 따라 배치한다.
광원 유닛에서, 종래 램프는 액정 패널의 유효 표시 영역의 외측에 배치되어 왔다. 이것은 램프의 발열에 의해 액정 셀이 열을 받는 것을 막기 위해서 이다. 액정은 온도 변화에 의해 굴절율의 값이 변화하고, 투과율이 변화하는 성질을 갖는다. 그 때문에 국소적으로 열을 받는 경우, 그 부분 투과율, 즉 휘도나 밝기가 변화하고 표시 얼룩이 된다. 그러나, 본 발명의 광원 유닛은 발열이 적기 때문에 이러한 표시 얼룩이 일어나기 어렵고, 광원에서의 램프 배치를 예를 들면 직하형과 같이 표시 영역의 내측으로 하는 것이 가능하므로, 이에 따라 표시 장치의 외형 사이즈 경감도 가능해진다.
이상 설명해 온 광원 유닛에서 사용하는 램프로는 냉음극 형광등, 혹은 열음극 형광등 혹은 크세논 램프, 진공 형광 표시관을 사용하는 것이 가능하다. 냉음극 형광등은 발열이 적은 것이 특징이지만, 방열을 보다 효과적으로 행하기 위해서는 램프 표면적을 크게 할 필요가 있고, 상기 광원의 램프 직경을 3㎜ 이상으로 하면 된다. 또한 열비중을 크게 하기 위해서, 상기 광원의 램프의 유리 두께가 1㎜ 이상으로 하면 방열이 보다 효과적이다. 광원의 램프는 직경을 굵게 하는 것도 가능하며, 램프 중인 함유 가스를 크세논으로 치환하는 것도 가능하다.
이상의 설명에 기초하여, 본 발명에 따른 액정 모듈의 구체적인 구성을 이하에 나타낸다.
도 13a, 도 13b는 도광판(11)의 긴 변, 2 변에 대하여 형광등(8)을 각각 1개씩 배치한 광원 유닛의 예이다. 도 13a에 트랜스포머 1개로 램프 1개를 점등하는 인버터 배치를 나타내지만, 이것을 도 13b에 나타낸 바와 같이 트랜스포머 1개로 램프 2개의 점등도 가능하다. 이 경우, 부품수 삭감에 의해 비용의 절약이 된다. 여기서 인버터란, 램프를 점등하기 위한 회로를 총칭하고 있고, 직류 전압을 교류 전압으로의 변환 회로, 전류 제어 회로, 주파수 편중 회로, 트랜스포머에 의한 승압 회로 등을 포함한다. 또한 트랜스포머 외에 압전 소자의 사용도 가능하다.
도 14a, 도 14b는 액정층(2)이 Δnd=0.28㎛ 이고 또한 트위스트각 0도로 평행 배향되며, 기판면에 평행한 전계가 인가된 횡전계 모드의 액정 표시 소자를 구비하는 액정 패널의 일례를 나타낸 것이다. 도 14a에 그 액정 표시 장치의 단면도를 나타낸다. 또한, 이에 탑재된 광원 유닛(10)의 사시도를 도 14b에 나타낸다. 광원 유닛(10)은 냉음극관으로서 직경 4㎜φ를 긴 변 방향으로 2개×2의 합계 4개 배치한 사이드 라이트형의 구조를 갖는다. 여기서 인버터 배치는 도 15에 나타낸 바와 같이 트랜스포머 1개로 2개의 형광등(8)을 점등하는 구성이 바람직하다.
<실시예 3>
이 실시예에서는 동화상 표시에 적합한 광원의 점멸 점등의 제어를 움직임량의 검출에 대응하여 행하는 시스템에 대하여 설명한다.
상기한 바와 같이, 액정 표시 장치에서 CRT와 동등한 동화상 표시 특성을 얻기 위해서는, 광원을 상시 점등으로부터, 점등 기간과 중지 기간을 각각 갖는 점멸 점등으로 함으로써, CRT와 같은 임펄스형 발광이 가능하다. 이 점멸 제어에 대하여 이하, 설명한다.
우선, 액정 표시 장치의 표시 영역에 대하여 모든 영역을 동시에 점멸 점등시키는 경우에 대해 생각한다. 여기서는, 표시 영역의 긴 변, 2 변에 대하여 각 1개의 형광등(8)을 배치한 사이드 라이트형 광원을 이용한 시스템을 예로 들어 설명한다. 도 17은 사이드 라이트형 광원의 제어 회로의 구성을 나타내고 있다. 참조 번호 20은 액정 표시 장치 본체 또는 이것이 탑재된 텔레비전 장치 등으로부터 직류 전원 전압을 공급하는 입력 단자이고, 참조 번호 23은 광원에 인가해야 할 전압에 따른 직류 전압으로 변환하는 조광 회로이고, 참조 번호 21은 교류 전압으로 변환하는 인버터 회로이고, 참조 번호 25는 상기 제1 기간(점등 기간)과 상기 제2 기간(제2 전류를 0㎃로 할 때, 중지 기간)의 시간 비율을 제어하는 스위칭 제어 회로이다.
상기한 바와 같이, 화상 신호의 움직임의 정보량에 의해 제1 점등 휘도(점등 기간)와 제2 점등 휘도(본 예에서는 중지 기간)의 시간 비율을 바꿈으로써, 보다 깨끗한 동화상 표시가 가능해진다. 즉, 도 11a, 도 11b, 도 11c와 같이 움직임이빠른 경우, 점등 시간을 짧게 하고, 움직임의 적은 경우, 점등 시간을 길게하거나 또한 표시 영역 전면에 걸쳐서 움직이는 정보량(화소수)이 많은 경우, 점등 시간을 짧게 하고, 움직이는 정보량이 적은 경우, 점등 시간을 길게 하거나 함으로써, 보다 깨끗한 동화상 표시가 가능해진다. 이 때, 상기 광원의 점등 기간과 중지 기간의 비율에 따라, 각 점등 주기 간에서의 그 광원을 발광시키기 위해 램프에 인가된 전류 실효치를 변화시킴으로써, 광원의 조사광량을 변화시켜, 동화상 표시 휘도 레벨을 안정화시킬 수 있다. 예를 들면, 움직이는 화소수가 표시 데이터에 의한 모든 표시 영역 화면을 구성한 화소수에 차지하는 비율에 따라, 제1 점등 휘도와 제2 점등 휘도의 주기에 차지하는 제1 점등 휘도의 기간을 변화시킨다. 예를 들면, 움직이는 화소수가 표시 데이터에 의한 모든 화면을 구성한 화소수에 차지하는 비율이 3 프레임에 걸쳐서 10% 이상이면 표시 데이터는 동화상이라고 판단하고, 제1 점등 휘도의 비율을 50%보다 작게 하고, 상기 이외의 경우, 정지 화상이라고 판단하여 제1 점등 휘도의 비율을 50% 이상으로 한다.
스위칭 제어 회로(25)의 일례를 도 18에 나타내어 설명한다. 도 18은 스위칭 제어 회로(25)의 구성을 나타내고 있고, 도면 중 참조 번호 50은 표시 정보(Data)를 1 프레임분 저장하고, 다음의 1 프레임으로 판독을 행하는 데이터 저장부(이 경우, 프레임 메모리이다)이고, 참조 번호 52는 현 프레임의 표시 데이터(Data)와 데이터 저장부(50)로부터 판독한 전 프레임의 표시 데이터(Data')를 대응하는 화소마다 비교하는 데이터 비교부이다. 참조 번호 53은 데이터 비교부(52)의 출력을 1 표시 영역분(1 프레임분)마다 취득하여 광원 점등 신호 BL의제1 기간(점등 기간)의 개시 시간 ps 및 제1 기간의 시간 pw(ps 및 pw의 단위는 Hsync의 1 주기인 수평 기간으로 한다)를 생성하는 펄스 제어부이고, 참조 번호 51은 수직 동기 신호 Vsync에 의해 초기화하여 수평 동기 신호 Hsync를 카운트하는 라인 카운트부이고, 참조 번호 54는 라인 카운트부(51)가 출력하는 라인 카운트치와 펄스 제어부(53)가 출력하는 ps 및 pw에 의해 광원 점등 신호 BL을 생성하는 펄스 생성부이다. 여기서, 데이터 비교부(52)에서는 현 프레임의 표시 데이터(Data)와 데이터 저장부(50)로부터 판독한 전 프레임의 표시 데이터(Data')를 표시 1 화소(Dotck의 1 클럭에 동기하고 있다)마다 비교하고, 그 결과, 양자가 다른 경우, 동화상이라고 판단하고, 그 표시 1 화소에 대하여 동화상 판정 신호를 출력한다.
펄스 제어부(53)에서는 데이터 비교부(52)의 그 동화상 판정 신호를 표시 영역의 1 화면분을 가산하고, 그 가산 결과를 단계적으로 절단함으로써, 그 표시 영역의 동화상의 움직임 정보량을 판별하고, 제1 기간의 개시 시간 ps 및 제1 기간의 시간 pw를 설정한다. 인접 프레임 간의 데이터 비교에 있어서, 실제로 영상 데이터를 표시하고 있는 모든 영역에 대한 일정 비율 이상(50% 이상)의 데이터가 불일치한 경우, 움직이는 정보량은 많다고 정의하고, 일정 비율 이하인 경우, 움직이는 정보량은 적다고 정의한다. 또, 정보량의 다소는 미리 정한 정보량과의 비교에 의해 정의해도 된다. 또한, 데이터의 일치/ 불일치의 정의는 각 화소의 비교에 있어서, 일정한 계조 데이터 이상(예를 들면, 모든 256 계조인 경우 128 계조 이상)인 경우에 불일치라고 판단하고, 일정한 계조 데이터 이하인 경우, 일치라고 판단하도록 한다. 이상과 같이 구성한 스위칭 제어 회로(25)에 의해 생성된 광원 점등 신호 BL의 타이밍도를 도 19에 나타낸다. 도 19의 (a)는 데이터 비교부(52)에 의한 비교의 결과, 거의 변화가 없다고 판단한 경우(정지 화상에 가까운 표시, 후술하는 바와 같이 1 프레임 전의 화소와 입력 데이터의 대응 화소를 비교하고, 불일치분이 10% 이하)의 광원 점등 신호 BL이고, 도 19의 (b)는 동화상이 적은 경우(1 프레임 전의 화소와 입력 데이터의 대응 화소를 비교하고, 불일치분이 10% 이상 50% 미만 ; 도 19의 (a)와 비교했을 때, 도 19의 (b)쪽이 움직임 정보량이 많다)의 BL이고, 도 19의 (c)는 동화상이 많은 경우(1 프레임 전의 화소와 입력 데이터의 대응 화소를 비교하고, 불일치분이 50% 이상)인 BL이다.
액정의 응답 속도는, 일반적으로는 1 프레임 주기 이상을 필요로 한다. 따라서, 도 20a, 도 20b에 나타낸 바와 같이 종래의 홀드형에 의한 광원의 상시 점등에서는 목적으로 하는 도달 단계치에 이를 때까지 천이 계조가 표시 흐려짐이 되어 나타난다. 이것을 개선하기 위해서, 상기 광원의 펄스폭 및 위상에 의한 점등 타이밍을 도달해야 할 계조 데이터에 달한 타이밍에 맞춤으로써, 천이 계조의 표시를 억지하는 것을 가능하게 하고, 흐려짐이 적은 양호한 동화상 표시를 가능하게 한다.
또한, 상기 데이터 저장부(50)를 복수 프레임분 구비함으로써, 인접 전후의 프레임 데이터의 비교에 그치지 않고, 복수 프레임 기간에 대한 동화상 검출이 가능해진다. 이에 따라 움직임의 경향을 파악할 수 있어, 보다 충실한 동화상 판정을 가능하게 한다.
이상 설명한 스위칭 제어 회로(25)에서는, 데이터 저장부(50)로서 프레임 메모리를 설치하고, 임의 프레임분의 표시 데이터를 저장함으로써, 임의 프레임분의 표시 데이터에 대하여 데이터 비교를 행하고, 그 비교 결과에 따라 광원 점등 신호 BL을 생성하였다. 그러나, 액정 표시 장치의 표시 영역이 확대됨에 따라(여기서는, 표시 해상도를 의미한다), 데이터 저장부(50)의 메모리 용량이 증대한다. 이에 따라, 스위칭 제어 회로(25)는 액정 표시 영역이 작은 경우, 1 칩의 제어 회로(LSI)로 실현되어 있었지만, 액정 표시 영역이 확대함에 따라 데이터 저장부(50)를 외부 부착하는 2칩 이상의 제어 회로 구성이라도, 제어 회로의 비용면뿐만 아니라 기판 부품 실장의 면으로부터도 문제가 된다. 그래서, 데이터 저장부(50)를 상기한 바와 같이 표시 영역내의 모든 표시 데이터를 1 프레임분 저장하는 방법이 아닌, 표시 영역 내에서 미리 데이터 비교 화소(검출 포인트)를 결정해 놓고, 이 화소의 표시 데이터만을 저장하는 레지스터 구성으로 해도 된다. 단지, 비교를 행하는 화소의 총 수는 제어 회로의 규모의 제약으로부터 결정하게 되지만, 프레임 메모리를 이용한 경우와 레지스터 구성으로 한 경우로 거의 동일한 결과가 되도록 결정할 필요가 있다. 여기서, 데이터 비교를 행하기 때문에 화소(검출 포인트)의 1 예를 도 21에 나타낸다. 도 21의 (a)는 검출 포인트를 표시 화면의 표시 영역에 대하여 한결같이 설정한 경우를 나타내고, 도 21의 (b)는 검출 포인트를 화면 중앙에 집중하여 설정한 경우를 나타낸다. 똑같이 분포시키는 도 21의 (a)의 경우, 실제로 표시 데이터를 표시하고 있는 모든 영역에 대하여, 일정한 비율이 된 포인트 수(예를 들면, 일정한 비율을 10%로 한 경우, 실제로 표시 영역이 수평 1024화소, 수직 768화소의 모든 786432화소이면, 그 10%의 78643 화소가 된다)를실제의 표시 영역에 대하여 균등하게 분포시킨다. 한편 중앙 분포인 도 21의 (b)에서는, 일정한 비율의 포인트 수(78643 화소)를 실제로 표시 영역 중앙부를 주변부보다 많이 분포시키는 것을 말한다.
최근 퍼스널 컴퓨터는 윈도우 시스템을 채용하고 있는 OS(Operating System)가 주류가 되고 있어서, 화면 상에 복수의 윈도우를 표시할 수 있다. 그리고, 현재 사용 중인 윈도우는 화면 중앙에 표시하는 경우가 많다고 생각되기 때문에, 도 21의 (b)의 검출 포인트의 설정은 유효가 된다.
또한 완전한 동화상 표시를 행하기 위해서는, 광원 유닛을 임펄스형 발광할뿐만 아니라, 화상 신호의 데이터 주사 타이밍과 광원의 점멸의 타이밍을 동기시키면 된다. 상기 실시예에서는 화면의 중앙에서 화상 신호의 데이터 주사 타이밍과 광원의 점멸을 동기시키고 있었지만, 이것뿐만 아니라, 표시 영역 전체의 화상 정보에 따라 점등 개시 시간을 결정해도 된다. 이것을 실현하기 위한 스위칭 제어 회로(25)의 일례를 도 22에 나타내어 설명한다.
표시 영역을 복수의 영역으로 분할하고(예를 들면 도 23에 나타낸 바와 같이 4개의 영역으로 분할), 어떤 영역에 동화상 표시가 많은지를 판정하는 모드 판정부(55)를 배치한 것 이외에, 도 18에서 설명한 회로와 동일하다. 데이터 비교부(52)에서는, 현 프레임의 표시 데이터(Data)와 데이터 저장부(50)로부터 판독한 전 프레임의 표시 데이터(Data')를 표시 1 화소(Dotck의 1 클럭에 동기하고 있다)마다 비교하고, 그 결과, 양자가 다른 경우, 동화상이라고 판단하고, 그 표시 1 화소에 대하여 동화상 판정 신호를 출력한다. 모드 판정부(55)는 도 23에 나타낸 바와 같이 표시 화면을 4개의 영역으로 나누어서, 각 영역마다의 동화상 판정 신호를 가산해가며, 그 결과로부터 가장 동화상 판정 신호가 많은 영역을 지시하는 모드 신호를 출력한다. 다음으로 펄스 제어부(53)에서는 모드 신호에 따라, 제1 기간의 개시 시간 ps 및 제1 기간의 시간 pw를 설정한다. 이상과 같이 구성한 스위칭 제어 회로(25)에 의해 생성된 광원 점등 신호 BL의 타이밍도의 일례를 도 24에 나타낸다. 도 27의 (a)는 도 34에 나타낸 분할한 표시 영역의 최상부 Y1이 다른 3 영역과 비교하여 가장 동화상 표시가 많다고 판단한 모드 Y1일 때의 광원 점등 신호 BL을 나타내고 있다. 즉, 이 영역 Y1의 표시 데이터의 기입이 종료한 직후(표시 장치의 신호 주사선이 n개로 이루어질 때, n/4개째의 신호 주사의 개시 시간), 제2 기간(중지 기간)이 되도록 제1 기간의 개시 시간 ps 및 제1 기간의 시간 pw를 설정하고 있다.
이하 마찬가지로, 도 27의 (b)는 제2 표시 영역 Y2가 모드인 경우, 도 27의 (c)는 제3 표시 영역 Y3이 모드인 경우, 도 27의 (d)는 제4 표시 영역 Y4가 모드인 경우를 나타내고 있다.
다음으로, 액정 표시 장치의 표시 영역에 대하여, 복수 영역으로 분할하여 각각 영역을 개별로 점멸 점등시키는 경우에 대하여 생각한다. 여기서는, 직하형 광원을 이용한 시스템이 용이하게 실현 가능하기 때문에, 이것을 예로 들어 설명한다. 도 25는 직하형 광원의 제어 회로의 구성을 나타내고 있다. 형광등(8)은 4개로 하고, 이것을 제어하는 인버터(21)는 각각의 형광등(8)에 대하여 계 4개 준비되고 있다. 참조 번호 20은 직류 전원 전압을 공급하는 입력 단자이고, 참조 번호23은 광원에 인가해야 할 전압에 따른 직류 전압으로 변환하는 조광 회로이고, 참조 번호 25는 상기 제1 기간(점등 기간)과 상기 제2 기간(제2 전류를 0㎃로 할 때, 중지 기간)의 시간 비율을 제어하는 스위칭 제어 회로이다. 이 스위칭 제어 회로(25)는 도 26에 나타낸 구성으로 되고 있다.
직하형 광원을 4개의 형광등(8)으로 구성하였기 때문에, 표시 영역을 도 23에 나타낸 시간과 마찬가지로 4개의 영역으로 분할하고 있어, 각 형광등(8)의 점멸 점등의 제어를 행하기 위한 광원 점등 신호 BL1 ∼ BL4를 생성하여 출력한다. 데이터 비교부(52)에서는 현 프레임의 표시 데이터(Data)와 데이터 저장부(50)로부터 판독한 전 프레임의 표시 데이터(Data')를 표시 1 화소(Dotck의 1 클럭에 동기하고 있다)마다 비교하고, 그 결과, 양자가 다른 경우, 동화상이라고 판단하여, 그 표시 1 화소에 대하여 동화상 판정 신호를 출력한다. 모드 판정부(55)는 도 23에 나타낸 바와 같이 표시 화면을 4개의 영역으로 나누어서 각 영역마다의 동화상 판정 신호를 가산해가며, 그 결과로부터 동화상 판정 신호가 많은 영역을 지시하는 모드 신호를 출력한다. 이 모드 신호는 단순히 동화상 판정 신호가 가장 많은 영역을 하나 골라내서 지시하는 것뿐만 아니라, 표시에 의해는 두개 이상을 지시해도 된다. 또한, 두개 이상을 지시하는 경우, 이 두개의 영역은 인접 영역, 분산 영역 중 어느 하나라도 상기 모드 판정부(55)로부터 출력하는 영역마다의 동화상 판정 신호 가산 결과의 대소 관계로부터 용이하게 제어하는 것이 가능하다.
다음으로 펄스 제어부(53)에서는 그 모드 신호에 따라, 각 표시 영역에 대한 광원 점등 신호에서의 제1 기간의 개시 시간(ps1 ∼ ps4) 및 제1 기간의 시간(pw1∼pw4)을 설정한다. 다음으로 펄스 생성부(54)는 라인 카운트부(51)가 출력하는 라인 카운트치와 펄스 제어부(53)가 출력하는 ps1 ∼ ps4 및 pw1 ∼ pw4에 의해 광원 점등 신호 BL1 ∼ BL4를 생성한다. 이상과 같이 구성한 스위칭 제어 회로(25)에 의해 생성된 광원 점등 신호 BL1 ∼ BL4의 타이밍도의 일례를 도 27에 나타낸다. 도 27의 (a)는 동화상 표시가 적을 때(정지 화상인 경우도 당연히 포함된다)나 동화상이 어느 정도 있더라도 그 총수의 차가 영역마다에서는 검출할 수 없는(모드없음) 경우의 BL1 ∼ BL4를 나타낸다. 모드가 없기 때문에, 각각의 영역마다 최적의 설정을 행한다. 즉, 영역 Y1에서는 이 영역 Y1의 표시 데이터의 기입이 종료한 직후(표시 장치의 신호 주사선이 n개로 이루어질 때, n/4개째의 신호 주사의 개시 시간)에 제2 기간이 되도록, 제1 기간의 개시 시간 ps1 및 제1 기간의 시간 pw1을 설정하고, 광원 점등 신호 BL1을 생성한다. 마찬가지로 하기에서는, 영역 Y2에서는 이 영역 Y2의 표시 데이터의 기입이 종료한 직후(표시 장치의 신호 주사선이 n개로 이루어질 때에, 2n/4개째의 신호 주사의 개시 시간)에 제2 기간이 되도록, ps2 및 pw2를 설정하여 BL2를 생성하고, 영역 Y3에서는 이 영역 Y3의 표시 데이터의 기입이 종료한 직후(표시 장치의 신호 주사선이 n개로 이루어질 때, 3n/4개째의 신호 주사의 개시 시간)에 제2 기간이 되도록 ps3 및 pw3을 설정하여 BL3을 생성하고, 영역 Y4에서는 이 영역 Y4의 표시 데이터의 기입이 종료한 직후(표시 장치의 신호 주사선이 n개로 이루어질 때 n개째의 신호 주사의 종료 직후)에 제2 기간이 되도록 ps4 및 pw4를 설정하여 BL4를 생성한다. 도 27의 (b)는 동화상 판정 신호가 영역 Y1로 가장 많은 경우(모드 Y1)의 BL1 ∼ BL4를 나타낸다. 영역 Y1의동화상 표시의 최적화를 도모하기 위해 그 외의 영역 Y2 ∼ Y4도 영역 Y1에 동기시켜 광원의 점등 제어를 행한다. 즉, 영역 Y1의 표시 데이터의 기입이 종료한 직후(표시 장치의 신호 주사선이 n개로 이루어질 때, n/4개째의 신호 주사의 개시 시간)에 제2 기간이 되도록, 제1 기간의 개시 시간 ps1 ∼ ps4 및 제1 기간의 시간 pw1 ∼ pw4를 동일한 값으로 설정하여, 광원 점등 신호 BL1 ∼ BL4를 생성하고 있다. 또 도 27의 (c)는 동화상 판정 신호가 영역 Y1과 영역 Y2로 많은 경우(모드 Y1, Y2)의 BL1 ∼ BL4를 나타낸다. 영역 Y1 및 Y2의 동화상 표시의 최적화를 도모하기 위해서, 이 영역에 대해서는 각각의 최적 설정을 행하고, 그 외의 영역 Y3, Y4도 영역 Y1, Y2에 동기시켜서(여기서는, Y1과 Y2의 최적 설정의 평균치를 취한다), 광원의 점등 제어를 행한다. 즉, 영역 Y1에서는 영역 Y1의 표시 데이터의 기입이 종료한 직후(표시 장치의 신호 주사선이 n개로 이루어질 때, n/4개째의 신호 주사의 개시 시간)에 제2 기간이 되도록, ps1 및 pw1을 설정하여, 광원 점등 신호 BL1을 생성하고, 영역 Y2에서는 이 영역 Y2의 표시 데이터의 기입이 종료한 직후(표시 장치의 신호 주사선이 n개로 이루어질 때에, 2n/4개째의 신호 주사의 개시 시간)에 제2 기간이 되도록, ps2 및 pw2를 설정하여 BL2를 생성하고, 영역 Y3 및 영역 Y4는 영역 Y2의 중간 행 표시 데이터의 기입이 종료한 직후(표시 장치의 신호 주사선이 n개로 이루어질 때, 5n/8개째의 신호 주사의 개시 시간)에 제2 기간이 되도록, ps3, ps4 및 pw3, pw4를 설정하여 BL3, BL4를 생성한다. 또한 도 27의 (d)은 동화상 판정 신호가 영역 Y1과 영역 Y3으로 많은 경우(모드 Y1, Y3)의 BL1 ∼ BL4를 나타낸다. 영역 Y1 및 Y3의 동화상 표시의 최적화를 도모하기 위해서, 이영역에 대해서는 각각의 최적 설정을 행하고, 그 외의 영역 Y2는 영역 Y1에 동기시키고 또한 영역 Y4는 영역 Y3에 동기시켜, 광원의 점등 제어를 행한다. 즉, 영역 Y1 및 Y2에 있어서는 영역 Y1의 표시 데이터의 기입이 종료한 직후(표시 장치의 신호 주사선이 n개로 이루어질 때 n/4개째의 신호 주사의 개시 시간)에 제2 기간이 되도록 ps1, ps2 및 pw1, pw2를 설정하여, 광원 점등 신호 BL1, BL2를 생성하고, 영역 Y3, 영역 Y4에서는 영역 Y3의 표시 데이터의 기입이 종료한 직후(표시 장치의 신호 주사선이 n개로 이루어질 때, 3n/4개째의 신호 주사의 개시 시간)에 제2 기간이 되도록, ps3, ps4 및 pw3, pw4를 설정하여 BL3, BL4를 생성한다.
또한, 도 27에 동화상 표시의 모드 판정 결과에 따른 광원 점등 신호를 나타내었지만, 이것뿐만 아니라, 동화상 표시가 최적이 되도록 설정해도 아무런 문제는 없다. 또한 여기서는 모드 판정에서만 제어하는 방법을 진술하였지만, 앞의 도 19에서도 진술한 바와 같이 동화상의 총수에 따라 각각의 영역에서 제1 기간의 개시 시간(ps1 ∼ ps4) 및 제1 기간의 시간(pw1 ∼ pw4)을 설정해도 아무런 문제는 없다.
다음으로 표시 화상의 표시 휘도에 따른 광원 점등 제어에 대하여 진술한다.
종래의 광원 유닛은, 화상 신호가 명 표시, 암 표시에 상관없이, 형광등이 상시 점등하고 있기 때문에 에너지 효율이 좋지 못하였다. 이에 대하여 화상 신호의 정보량(휘도 정보 등)에 맞춰서 광원의 조사량을 제어함으로써, 형광관의 발광 효율이 향상하고, 소비 전력의 절약, 램프 온도의 상승을 억제함으로써 휘도 향상을 한층 더 도모할 수 있다. 즉, 화상이 어두울 때는 광원의 조사량을 줄이고, 화상이 밝을 때는 조사량을 증가시킨다. 이와 같이 화상 신호의 명암의 정보에 의해, 상기 제1 기간(점등 기간)과 상기 제2 기간(제2 전류를 0㎃로 하는 경우, 중지 기간)의 시간 비율을 바꿈으로써 광원의 조사광량을 제어할 수 있다. 도 28은 이 점등 제어를 행하기 위한 스위칭 제어 회로(25)를 나타낸 도면이다. 도 28에 있어서, 참조 번호 56은 입력하는 표시 데이터로부터 휘도 정보를 1 프레임분 축적해가며, 표시 영역의 전면에 걸치는 표시 휘도(평균 휘도)의 레벨을 검출하는 표시 휘도 검출부이다. 또한, 참조 번호 57은 표시 휘도 검출부(56)의 결과를 일정한 기간 보유하는 프레임 래치부이다. 참조 번호 53, 57의 출력인 표시 휘도 검출 결과에 따라, 각 표시 영역에 대한 광원 점등 신호에서의 제1 기간의 개시 시간 ps 및 제1 기간의 시간 pw를 설정하는 펄스 제어부이고, 참조 번호 54는 라인 카운트부(51)가 출력하는 라인 카운트치와 펄스 제어부(53)가 출력하는 ps 및 pw에 의해 광원 점등 신호 BL을 생성한다. 이상과 같이 구성한 스위칭 제어 회로(25)에 의해 생성된 광원 점등 신호 BL의 타이밍도를 도 29에 나타낸다.
도 29의 (a)는 표시 휘도 검출부(56)에 의한 결과, 화면의 평균 휘도가 높은(밝은 톤) 경우의 광원 점등 신호 BL이고, 도 29의 (b)는 화면의 평균 휘도가 중간으로 한 경우의 BL이고, 도 29의 (c)는 평균 휘도가 낮은(어두운) 경우의 BL이다. 또한 표시 휘도가 높은 표시 데이터와 낮은 표시 데이터가 고속으로 전환한 경우, 이것에 동기하여 광원의 조사광량도 고속으로 전환하면, 이 전환이 표시의 변동(플리커)으로서 가시되기 때문에, 문제가 된다. 그래서, 본 제어 회로에서는 표시 휘도 정보 보유부(57)를 설정함으로써 광원의 조사광량의 고속 전환을 완화시키고 있다.
또한, 액정 표시 장치에 표시하는 화상에 의해 혹은 이용자의 형편에 따라, 본 발명에 따른 광원의 점멸 점등이 아니라, 통상의 연속 점등으로 이용하는 경우가 있다. 이 때문에, 상기 스위칭 제어 회로에는 외부로부터 점등 메뉴 선택 신호를 입력하는 섹션을 설치하는 것이 바람직하다. 그 일례를 도 30에 나타낸다. 도 30은 점등 방식 지시 회로(60)의 구성을 나타낸 도면으로, 참조 번호 61은 표시 화상 신호로 입력 수단을 판별하는 입력 수단 판별부이고, 참조 번호 62는 이용자가 상기한 광원의 점멸 점등을 사용할지를(메뉴 선택) 결정하는 점등 선택부이고, 참조 번호 63은 참조 번호 61 및 62의 출력 결과에 의해 점멸 점등을 가능하게 하는 점등 지시 신호를 출력하는 점등 지시 신호 생성부이다. 현재, 액정 표시 장치를 탑재한 디스플레이 장치로서, 액정 모니터나 액정 텔레비전이 있고, 이들 장치의 표시 화상 신호의 입력 수단으로서, 퍼스널 컴퓨터 용도의 아날로그 RGB 입력, 비디오 모니터 용도의 콤포지트 입력이나 S 영상 단자 입력, DVD 플레이어 용도의 색차 입력, 텔레비전 용도의 안테나 입력 등이 있다. 이 때문에, 입력 수단 판별부(61)는 입력 수단이 어떤 것인지를 이들의 입력 수단과 디스플레이 장치와의 접속 상태에 의해 판별할 수 있다. 점등 지시 신호 생성부(63)는 입력 수단 판별부(61)의 결과, 입력 수단이 예를 들면 퍼스널 컴퓨터 용도의 아날로그 RGB 입력이었다 하면, 동화상이 적다고 판단하여 광원의 점멸 점등을 행하지 않을 것으로 지시한다. 한편, 비디오 모니터 용도나 텔레비전 용도라고 판정한 경우에는, 동화상이 거의 없다고 판단하여 광원의 점멸 점등을 행한다고 지시한다. 또한, 이들은자동 설정되는 경우, 이용자는 메뉴 선택에 의해, 광원의 점멸 점등을 자유롭게 선택할 수 있는 것으로 한다.
<실시예 4>
본 실시예에서는, 동화상 표시에 적합한 계조 제어 및 광원의 점멸 점등의 제어를 입력 영상 데이터의 계조 특성 검출에 대응하여 행하는 시스템에 관하여 설명한다. 또, 본 실시예는 발명자가 실제로 그 효과를 확인하기 위해서 8등 직하형 백 라이트 탑재 TFT 모듈을 이용하여 시작(試作)한 표시 시스템을 일 구성예로서 진술한 것이다.
도 31은 본 발명에 따른 액정 표시 모듈의 개략 구성도이다.
도 31에서, 참조 번호 3101은 액정 모듈, 참조 번호 3102는 액정 구동 제어 기판(이하, TCON 기판으로 칭한다), 참조 번호 3103은 인버터 기판, 참조 번호 3104는 게이트용 플랫 케이블(이하, 게이트 FPC라고 칭한다), 참조 번호 3105는 드레인용 플랫 케이블(이하, 드레인 FPC라고 칭한다), 참조 번호 3106은 인버터 제어용 케이블(이하, 인버터 케이블이라고 칭한다), 참조 번호 3107은 램프 고압측 케이블, 참조 번호 3108은 램프 저압측 케이블을 각각 나타낸다.
도 31에 나타낸 바와 같이, TCON 기판(3102), 인버터 기판(3107)은 액정 모듈(3101)의 배면에 실장한다. 우선, 시스템측으로부터 영상 신호, 전원을 TCON 기판(3102)에 공급한다. TCON 기판(3102)은 영상 처리, 타이밍 처리 등을 행하여 게이트 FPC(3104) 및 드레인 FPC(3105)를 통해 액정 모듈(3101)에 영상 신호 및 타이밍 신호를 출력한다. 동시에, 인버터 케이블(3106)을 통해 인버터 기판(3103)을제어하고, 램프 고압측 케이블(3107)로부터 공급하는 관전류량에 의해 램프를 점등하고, 인버터 기판으로의 복귀 전류는 램프 저압측 케이블(3108)을 통한다. 또, 본 예로서는 램프는 액정 모듈 배면에 균등 배치하는 직하형 액정 모듈에 대하여 나타내고 있다.
도 32는 본 발명에 따른 액정 표시 모듈 배면에 실장하는 TCON 기판의 개략 구성도이다.
도 32에 있어서, 참조 번호 3201은 저전압 차동 디지털 영상 신호 입력 커넥터부(이하, 영상 신호 입력 커넥터부라고 칭한다), 참조 번호 3202는 영상 데이터 변환(저전압 차동 → TTL) LSI1, 참조 번호 3203은 FPGA 논리 데이터 설정 커넥터, 참조 번호 3204는 FPGA 논리 데이터 설정 ROM, 참조 번호 3205는 액정 패널 제어 FPGA 혹은 LSI, 참조 번호 3206은 FPGA(혹은 LSI ; 3205)의 동작 모드 설정 SW, 참조 번호 3207은 프레임 메모리, 참조 번호 3208은 발진기, 참조 번호 3209는 계조 전압 제어용 비교기, 참조 번호 3210은 게이트 신호용 커넥터, 참조 번호 3211은 드레인 신호용 커넥터, 참조 번호 3212는 드레인 신호용 커넥터, 참조 번호 3213은 영상 데이터 변환(TTL → 저전압 차동) LSI2, 참조 번호 3214는 저전압 차동 디지털 영상 신호 출력 커넥터부(이하, 영상 신호 출력 커넥터부라고 칭한다), 참조 번호 3215는 D/A 변환 비교기, 참조 번호 3216은 인버터 제어 커넥터부, 참조 번호 3217은 전원 회로부를 각각 나타낸다.
우선, 시스템으로부터의 저전압 차동 디지털 영상 신호를 영상 신호 입력 커넥터부(3201)로 입력한다. 입력된 영상 신호를 영상 데이터 변환(저전압 차동 →TTL) LSI1(3202)에 의해 TTL 형식의 영상 신호로 변환한다. 변환 후의 영상 신호는 FPGA 혹은 LSI(3205)로 입력한다. 여기서 FPGA 탑재 시에는 미리 FPGA 논리 데이터 설정 커넥터(3203)를 통해 FPGA 논리 데이터 설정 ROM(3204)에 설정해 둔 논리 정보를 기동과 동시에 상기 FPGA(3205)에 판독한다. LSI 탑재 시에는 LSI(3205)에는 미리 논리 회로가 내장되어 있기 때문에, 상기 FPGA 논리 데이터 설정 커넥터(3203) 및 FPGA 논리 데이터 설정 ROM(3204)는 불필요해진다(이하, 본 실시예에서는 LSI를 예로 설명한다). 상기 LSI(3205)가 갖는 각 종 기능은 동작 모드 설정 SW(3206)의 설정에 의해 제어한다. 상기 LSI(3205)는 외부에 프레임 메모리(3207)의 접속을 가능하게 한다. 이 프레임 메모리(3207)를 이용함으로써 입출력 비동기인 영상 처리를 가능하게 한다. 이 경우, 출력측(액정 표시측) 영상 처리에는 발진기(3208)에 의한 독자 클럭을 이용하는 것도 가능하다. 상기 LSI(3205)로부터는 2계통의 영상 데이터 출력 형식을 갖는다. 제1 계통은 액정 패널(3101)로 출력하고, 내장하는 드라이버 IC를 직접 구동하는 것이다. 이 경우, 상기 LSI(3205)로부터의 영상 출력은 드레인 신호용 커넥터(3211)를 통해 액정 패널(3101)로 출력한다. 동시에 상기 LSI(3205)에 게이트 신호를 게이트 신호용 커넥터(3210)를 통해 액정 패널(3101)로 출력한다. 이 때, 상기 드레인 신호용 커넥터(3211)를 통해 출력되는 영상 출력에 대응하는 계조 데이터와 표시 휘도의 관계인 V-B 특성은 계조 전압 제어용 비교기(3209)와, 이것에 부수하는 저항치에 의해 결정된다. 또한, 액정을 교류 구동하기 위한 기준 전압이 되는 공통 전압은 공통 전압 조정 VR(3212)에 의해 조정한다. 제2 계통은 상기 LSI(3205)로부터 출력하는영상 데이터를 영상 데이터 변환(TTL → 저전압 차동) LSI2(3213)에 의해 변환하고, 영상 신호 출력 커넥터부(3214)를 통해 출력하는 것이다. 두개의 영상 신호 형식에 있어서, 제1 계통만으로 표시해도 된다. 또한, 상기 LSI(3205)는 D/A 컨버터(3215)를 제어하고, D/A 컨버터(3215)의 출력을 인버터 제어 커넥터부(3216)를 통해 상기 인버터 기판(3103)에 제공하여, 램프의 밝기 제어를 행한다. 전원 회로(3217)는 본 TCON 기판(3102) 내부에서 필요한 전원 전압의 생성을 행하고, 일례로서 +5V의 전압을 입력으로 하고, DC-DC 컨버터에 의해, -4V, +2.5V, +3.3V, +5V, +15V, +20V의 전원 전압을 각각 생성하는 것이다.
도 33은 본 발명에 따른 TCON 기판에 탑재하는 LSI의 내부 기능 개략 구성도이다.
도 33에서, 참조 번호 3301은 저전압 차동 디지털 영상 신호, 참조 번호 3302는 상기 영상 데이터 변환(저전압 차동 → TTL) LSI1(3202)에 의해 TTL 형식으로 변환한 디지털 영상 신호, 참조 번호 3303은 상기 디지털 영상 신호를 상기 LSI(3205) 내부의 기준 타이밍 변환하는 타이밍 제어부, 참조 번호 3304는 상기 타이밍 제어부(3303)로부터 출력되는 R, G, B 영상 데이터, 참조 번호 3305는 동일하게 상기 타이밍 제어부(3303)로부터 출력되는 LSI 내부의 기준 타이밍 신호, 참조 번호 3306은 R, G, B 영상 데이터로부터 휘도 데이터를 생성하는 휘도 데이터 생성 제어부, 참조 번호 3307은 상기 휘도 데이터 생성 제어부(3306)로부터 출력되는 휘도 데이터, 참조 번호 3308은 상기 휘도 데이터(3307)를 입력하여 1 화면 중 휘도 분포 상태를 검출하는 휘도 분포 검출 제어부, 참조 번호 3309는 상기 휘도 분포검출 제어부(3308)로부터 출력되는 휘도 분포 데이터, 참조 번호 3310은 상기 R, G, B 영상 데이터(3304), 휘도 분포 데이터(3309)를 입력으로 하여 출력 계조 특성 제어를 행하는 절선 포인트 계조 제어부, 참조 번호 3311은 상기 절선 포인트 계조 제어부(3310)로부터 출력되는 출력 계조 데이터, 참조 번호 3312는 상기 프레임 메모리(3207)를 제어하는 프레임 메모리 제어부, 참조 번호 3313은 상기 프레임 메모리 제어부(3312)에 의해 제어되는 프레임 메모리 인터페이스 신호, 참조 번호 3314는 상기 프레임 메모리(3207)로부터 판독한 프레임 메모리 판독 데이터, 참조 번호 3315는 상기 출력 계조 데이터(3311) 및 프레임 메모리 판독 데이터(3314)의 비교 결과에 따라 상기 출력 계조 데이터(3311)의 보정치를 제어하는 오버 드라이브 제어부, 참조 번호 3316은 상기 오버 드라이브 제어(3315)로부터 출력되는 보정 후의 출력 계조 데이터, 참조 번호 3317은 상기 보정 후의 출력 계조 데이터(3316)로부터 의사적으로 계조수를 증가시키는 FRC 제어부, 참조 번호 3318은 상기 FRC 제어부(3317)로부터 출력되는 의사 계조 표시 데이터, 참조 번호 3319는 액정 모듈(3101) 내의 드라이버 IC를 구동하기 위한 드라이버 인터페이스 제어부, 참조 번호 3320은 상기 드라이버 인터페이스 제어부(3319)로부터 출력되는 게이트 드라이버 제어 신호, 참조 번호 3321은 동일하게 상기 드라이버 인터페이스 제어부(3319)로부터 출력되는 드레인 드라이버 제어 신호, 참조 번호 3322는 상기 영상 데이터 변환(TTL → 저전압 차동) LSI2(3213)로부터 출력되는 저전압 차동 영상 신호, 참조 번호 3323은 상기 휘도 분포 데이터(3309)를 기준으로 백 라이트의 밝기를 제어하는 백 라이트 조광 제어부, 참조 번호 3324는 동일하게 상기 휘도 분포 데이터(3309) 및 상기 LSI 내부의 기준 타이밍 신호(3305)를 기준으로 백 라이트의 점등, 비점등 기간을 제어하는 블링크 제어부, 참조 번호 3325는 상기 백 라이트 조광 제어부(3323)로부터 출력되는 디지털 백 라이트 조광 신호, 참조 번호 3326은 상기 블링크 제어부(3324)로부터 출력되는 백 라이트 ON/OFF 신호, 참조 번호 3327은 상기 D/A 컨버터(3215)로부터 출력되는 아날로그 백 라이트 조광 신호, 참조 번호 3328은, 상기 인버터 제어 커넥터부(3216)를 통해 상기 인버터 기판로 출력되는 인버터 제어 신호를 각각 나타낸다.
우선, 저전압 차동 디지털 영상 신호(3301)를 TTL 형식으로 변환한 디지털 영상 신호(3302)은 타이밍 제어부(3303)로 입력되며, 지연 조정된 R, G, B 영상 데이터(3304) 및 LSI(3205) 내부의 기준이 되는 기준 타이밍 신호(3305)를 출력한다. 출력된 상기 R, G, B 영상 데이터(3304)는 휘도 데이터 생성 제어부(3306) 및 절선 포인트 계조 제어부(3310)로 입력한다. 휘도 데이터 생성 제어부(3306)에서는 입력된 상기 R, G, B 영상 데이터(3304)로부터 휘도 데이터(3307)를 생성 출력한다. 이 휘도 데이터는 다음 단의 휘도 분포 검출 제어부(3308)로 입력되며, 여기서는 1 프레임분의 휘도 데이터를 누적한 휘도 분포 데이터(3309)를 출력한다. 휘도 분포 데이터(3309)는 상기 절선 포인트 계조 제어부(3310) 및 백 라이트 조광 제어부(3323)로 출력한다. 백 라이트 조광 제어부(3323)에서는 이 휘도 분포 정보로부터 프레임마다의 영상 데이터의 특징을 판단하고, 양호한 표시를 얻기 위한 디지털 백 라이트 조광 신호(3325)를 출력한다. 이 조광 신호(3325)는 D/A 컨버터(3215)로 입력되어 아날로그 백 라이트 조광 신호(3327)로 변환되고, 인버터제어 커넥터부(3216)로 출력된다. 한편, 백 라이트의 ON/OFF 제어는 상기 기준 타이밍 신호(3305)를 블링크 제어부(3324)가 취득하고, 1 프레임 기간 중 점등 기간 및 비점등 기간을 제어하여, 백 라이트 ON/OFF 신호(3326)로서 상기 인버터 제어 커넥터부(3216)로 출력한다. 상기 인버터 제어 커넥터부(3216)로부터는 상기 아날로그 백 라이트 조광 신호(3327) 및 백 라이트 ON/OFF 신호(3326)를 독립적으로 상기 인버터 제어 기판(3103)으로 출력한다. 한편 영상 데이터 처리는 상기 R, G, B 영상 데이터(3304) 및 휘도 분포 데이터(3309)를 상기 절선 포인트 계조 제어부(3310)로 입력한다. 절선 포인트 계조 제어부(3310)에서는 상기 휘도 분포 데이터(3309)로부터 백 라이트 제어와 마찬가지로, 프레임마다의 영상 데이터의 특징을 판단하고, 양호한 표시를 얻기 위한 계조 특성(V-B 특성) 설정을 프레임마다 행한다. 계조 제어된 출력 계조 데이터(3311)는 오버 드라이브 제어부(3315)로 입력됨과 함께, 프레임 메모리 제어부(3312)를 통해 상기 프레임 메모리(3207)에 프레임 메모리 인터페이스 신호(3313)로서 기입된다. 상기 프레임 메모리(3207)에 보유된 계조 데이터는 동일하게 프레임 메모리 제어부(3312)에 의해 판독되며, 프레임 메모리 판독 데이터(3314)로서 상기 오버 드라이브 제어부(3315)로 입력한다. 여기서 상기 출력 계조 데이터(3311)는 상기 프레임 메모리 판독 데이터(3314)에 대하여 1 프레임 후의 계조 데이터가 된다. 상기 오버 드라이브 제어부(3315)에서는 이들 인접하는 프레임 간의 계조 데이터의 차분을 검출하고, 이 차분으로부터 영상 데이터의 움직임량을 판단한다. 이 움직임량으로부터 응답 속도나 휘도에 최적의 영상 데이터 보정치를 프레임마다 구하고 상기 출력 계조 데이터(3311)에 대하여 보정을 행한다. 이에 따라 출력된 보정 후의 출력 계조 데이터(3316)는 FRC 제어부(3317)로 입력된다. FRC 제어부에서는 계조수가 적은 액정 패널에 있어서 의사적으로 다계조 표시를 행하기 위한 의사 계조 표시 데이터(3318)를 생성한다. 의사 계조 표시 데이터(3318)는 상기 기준 타이밍 신호(3305)와 함께 드라이버 인터페이스 제어부(3319)로 입력되며, 게이트 드라이버 제어 신호(3320) 및 드레인 드라이버 제어 신호(3321)로 변환 후, 상기 게이트 신호용 커넥터(3210) 및 드레인 신호용 커넥터(3211)를 통해 상기 액정 패널(3101)로 출력된다. 또한, 상기 의사 계조 표시 데이터(3318)는 제2 계통으로서 직접 LSI(3205)로부터 출력되고, 상기 영상 데이터 변환(TTL → 저전압 차동) LSI2(3213)을 통해 저전압 차동 영상 신호(3322)로서 출력된다. 여기서, 도 31에 나타낸 구성으로 표시 가능한 액정 모듈을 실현하는 경우, 상기 제2 계통은 불필요하다.
SW NO. |
기능 |
설정 조건 |
SW1 |
1 |
조광 제어 ON/OFF 설정 |
1=ON, 0=OFF |
2 |
오버 드라이브 ON/OFF 설정 |
1=ON, 0=OFF |
3 |
FRC ON/OFF 설정 |
1=ON, 0=OFF |
4 |
블링크 ON/OFF |
0=ON, 1=OFF |
SW2 |
1 |
블링크 듀티 설정 |
0=50%, 1=60% |
234 |
블링크 위상[0] 설정블링크 위상[1] 설정블링크 위상[2] 설정 |
블링크 위상[2:0]=0° ∼ 360° 지연 설정 균등 할당(1 단계=45° 지연) |
SW3 |
1234 |
오버 드라이브 특성 설정[0]오버 드라이브 특성 설정[1]오버 드라이브 특성 설정[2]오버 드라이브 특성 설정[3] |
4um 제품 Super TFT 패널특성 설정[3:0]=[0, 1, 1, 0] |
표 1은 상기 동작 모드 설정 SW(3206)에 의한 도 33에 나타낸 LSI(3205)에 탑재하는 각 종 기능 설정 일람의 일례를 나타낸다. 본 예에서는 상기 백 라이트 제어부(3323), 오버 드라이브 제어부(3315), FRC 제어부(3317), 블링크제어부(3324) 각 기능의 유효/무효 설정, 상기 블링크 제어부(3324) 유효 시의 1 프레임 내 점등 기간의 비율 설정, 점등 기간의 1 프레임 내에서의 위상을 설정하고 상기 오버 드라이브 제어부(3315)의 액정 패널마다 맞춘 최적 오버 드라이브 특성 설정에 대하여 나타낸 것이다. 이와 같이 상기 LSI(3205)에 탑재한 각 종 기능은 각각 독립적으로 설정 가능하게 한 것이다.
TTL 영상 신호 |
LVDS 영상 신호 |
신호명 |
기능 |
신호명 |
기능 |
R[7:0] |
적색 8bit 영상 신호 |
Y0+/Y0- |
저전압 차동 채널 0 |
G[7:0] |
녹색 8bit 영상 신호 |
Y1+/Y1- |
저전압 차동 채널 1 |
B[7:0] |
청색 8bit 영상 신호 |
Y2+/Y2- |
저전압 차동 채널 2 |
DTMG |
영상 유효 신호 |
Y3+/Y3- |
저전압 차동 채널 3 |
VSYNC |
수직 동기 신호 |
CLK+/CLK- |
저전압 차동 채널 CLK |
HSYNC |
수평 동기 신호 |
|
|
표 2에 상기 영상 데이터 변환(저전압 차동 → TTL) LSI1(3202) 및 영상 데이터 변환(TTL → 저전압 차동) LSI2(3213)의 입출력 신호 사양을 나타낸다. 영상 데이터 변환(저전압 차동 → TTL) LSI1(3202)로서는 입력이 LVDS 영상 신호, 출력이 TTL 영상 신호가 되며, 영상 데이터 변환(TTL → 저전압 차동) LSI2(3213)에서는 그 반대가 된다. TTL 영상 신호는 R, G, B 각 8 비트, 유효 표시 기간 신호, 수직 동기 신호, 수평 동기 신호로 구성한다. LVDS 영상 신호는 5쌍의 저전압 차동 신호로 구성한다.
도 34에 상기 표 2에 나타낸 신호 사양에 대한 타이밍도를 나타낸다.
도 34에 있어서, 클럭은 단독으로 한쌍의 저전압 차동 신호(Y3+/Y3-)를 구성하고, 그 동작 주파수는 입력 클럭(CLKIN)과 동일하다. 그 외 4쌍의 저전압 차동 신호(Y0+/Y0- ∼ Y3+/Y3-)는 상기 입력 클럭(CLKIN) 주파수를 7체배로 구동하고,TTL 영상 신호는 R, G, B 각 8 비트, 유효 표시 기간 신호, 수직 동기 신호 및 수평 동기 신호를 전송한다. 또, 상기 영상 데이터 변환(저전압 차동 → TTL) LSI1(3202)로서는, TI제 "SN75LVDS84", Thine제 "THC63LVDF84" 등이 사용 가능하고, 영상 데이터 변환(TTL → 저전압 차동) LSI2(3213)로서는 동일하게, TI제 " SN75LVDS83", Thine제 "THC63LVDF83" 등이 사용 가능하다.
도 35에 상기 프레임 메모리(3207)에 대한 상기 프레임 메모리 제어부(3312)의 동작 개략 타이밍도를 나타낸다. 프레임 메모리로서는 액정 패널의 해상도를 XGA 사이즈로 한 경우, 16M 비트 제품의 SD-RAM을 이용하는 것이 가능하다. 16M비트 제품의 SD-RAM의 구성은, 512k×16bit×2 뱅크이다. 따라서, 데이터 버스폭은 16비트이기 때문에, R, G, B 각 8bit의 24bit 구성으로 한 경우, 기입, 판독용으로 각각 2개, 합계 4개의 메모리를 이용한다. R, G, B를 5-6-5bit의 16bit 구성으로 한 경우, 기입, 판독용으로 각각 1개, 합계 2개의 메모리를 이용한다. 영상 데이터 1수평 기간을 스타트부, 내부, 엔드부로 나누어서 커맨드 제어를 행한다. 액세스는 풀페이지의 버스트 모드를 이용하여, 커맨드 설정 후는 클럭에 동기하여, 화소마다의 기입, 판독 제어를 연속으로 행한다. 수평 스타트부는 모드 설정을 행하는 MRS, 로우 어드레스 래치 및 뱅크 셀렉트를 행하는 ACTV, 판독 혹은 기입을 설정하는 READ/WRITE의 순서로 커맨드를 생성한다. 수평 내부는 로우 어드레스 래치 및 뱅크 셀렉트를 행하는 ACTV, 판독 혹은 기입을 설정하는 READ/WRITE, 어드레스에서 선택되는 뱅크의 프리차지 처리를 행하는 PRE의 순서로 커맨드를 생성한다. 수평 엔드부는 기입 혹은 판독의 풀페이지 버스트 처리를 정지하는 WBST/RBST, 모든 뱅크의 프리차지 처리를 행하는 PALL, 자동적으로 리프레시 동작을 행하는 REF의 순서로 커맨드를 생성한다. 이상 커맨드 생성에 의해 1수평 기간의 처리를 행하고, 수직 방향에 대해서는 표시 유효 기간 신호가 유효한 기간 동안 동일한 처리를 반복함으로써 1 프레임분의 영상 데이터 처리를 행한다.
신호 명칭 |
기능 개요 |
CL1 |
데이터(1라인분) 래치와 출력 신호 |
CL2 |
데이터 취득 클럭 |
STH |
데이터 취득 스타트 신호 |
M |
교류화 신호 |
FLM |
시프트 데이터 취득 신호 |
CL3 |
데이터 시프트 클럭 |
표 3에 상기 게이트 드라이버 제어 신호(3320), 드레인 드라이버 제어 신호(3321)의 기능 일람을 나타낸다. 게이트 드라이버 제어 신호(3320)로서 시프트 데이터 취득 신호(FLM) 및 데이터 시프트 클럭(CL3), 드레인 드라이버 제어 신호(3321)로서, 데이터(1 라인분) 래치 및 출력 신호(CL1), 데이터 취득 클럭(CL2), 데이터 취득 스타트 신호(STH) 및 교류화 신호(M)를 각각 갖는다.
항목 |
기호 |
설정치 |
단위 |
비고 |
데이터 딜레이 |
tDATA |
5 |
TPIC |
|
STH 딜레이 |
tSTH |
5 |
TPIC |
|
드레인 출력 타이밍 |
tCL1 |
1040 |
TPIC |
|
CL1 펄스폭 |
tCL1W |
80 |
TPIC |
|
M 세트 업 |
tM |
8 |
TPIC |
|
FLM 딜레이 |
tF |
4 |
TPIC |
|
게이트 지연 |
tGD |
494,857,767,663 |
TPIC |
1, 4us, 2, 8us, 4, 2us, 5, 8ys |
표 4 및 도 36에 상기 표 3에 나타낸 드라이버 인터페이스 타이밍 설정 사양의 일례를 나타낸다. 각 인터페이스 신호는, LSI(3205) 내부의 기준 신호인 도트클럭(CK), 수평 스타트 펄스(HCLK) 및 수평 표시 유효 기간 신호(HDTMG)로부터 생성한다.
신호 명칭 |
기능 개요 |
DACLK |
D/A 컨버터 제어 클럭 |
DACSN |
D/A 컨버터 제어 칩 셀렉트 신호 |
DADATA |
D/A 컨버터 입력 디지털 데이터 |
표 5에 상기 디지털 백 라이트 조광 신호(3325)의 기능 일람을 나타낸다. 디지털 백 라이트 조광 신호(3325)는 D/A 컨버터 제어 클럭(DACLK), D/A 컨버터 제어 칩 셀렉트 신호(DACSN) 및 D/A 컨버터 입력 디지털 데이터(DADATA)를 갖는다. 이 기능에 맞춘 D/A 컨버터로서, 예를 들면 AD5300(아날로그 디바이스제) 등이 적용 가능하다.
신호 명칭 |
기능 개요 |
설정치 |
D[15]-D[14] |
D'ont care |
all "0" |
D[13]-D[12] |
Mode set |
all "0" |
D[11]-D[04] |
Set data |
프레임마다 갱신 |
D[03]-D[00] |
D'ont care |
all "0" |
표 6 및 도 37에 상기 AD5300(아날로그 디바이스제)에 적합한 디지털 백 라이트 조광 신호 타이밍 사양의 일례를 나타낸다. D/A 컨버터 입력 디지털 데이터(DADATA)는 직렬로 전송하고, 선두 2 비트(D[15]-D[14])는 부정(不定), 이어지는 2 비트(D[13]-D[12])는 모드 설정, 이어지는 8 비트(D[11]-D[04])는 데이터, 나머지 4 비트(D[03]-D[0O])은 부정을 의미한다. 여기서, (D[13]-D[12])의 모드 설정은 노멀 동작의 설정인 "all0", 8 비트(D[11]-D[04])의 데이터는 도 33에서 휘도 분포 데이터(3309)에 따른 백 라이트 조광 제어부(3323)로부터의 디지털 백 라이트 조광 신호(3325)이다.
이상, 도 31 내지 도 37 및 표 1 내지 표 6에 나타낸 바와 같이, 본 발명에 따른 액정 표시 장치의 제어 회로는 기능의 주를 이루는 LSI, 프레임 메모리, 저전압 차동 전송 LSI, D/A 컨버터에 의해 구성한다.
이하, 상기 LSI(205)에 탑재한 본 발명의 주목적인 입력 영상 데이터에 맞춘 계조 제어 및 백 라이트 제어 기능에 대하여 상세하게 설명한다.
도 38은 상기 휘도 데이터 생성 제어부(3306)의 동작 개념도를 나타낸다.
도 38에 있어서, R, G, B 영상 데이터로부터 휘도 데이터(Y)를 생성하는 경우의 각 색의 비율은 아래 수학식 1이다.
이것을 하드웨어로 정확하게 처리하는 것은 회로 규모의 증대, 처리 속도 저하 등에 의해 곤란하다. 또한, 여기서 생성된 휘도 데이터는 표시 데이터의 특성을 얻기 위한 것이다. 이것을 고려하여, 하드웨어로 실현 가능하도록 근사 처리를 행한다. 화소 단위에서의 처리가 필요하기 때문에, 시프트와 가산 처리에 의해 이것을 실현함으로써 하였다. 도 38에서는, R, G, B가 각각 8 비트의 디지털 영상 데이터이다고 하여, R 색은 각각 2 비트와 5 비트 우측 방향으로 시프트(우측 방향으로 1 비트 시프트함으로써 2에서의 제산이 되며, n 비트 시프트함으로써, 2의 n승의 제산이 된다)하여, G색은 각각 1 비트와 4 비트 우측 방향으로 시프트하여, B색은 3 비트 시프트하여, 각 시프트 데이터를 전부 더함으로써 위 수학식 1에 대한 하기 근사 처리를 가능하게 한다.
도 39는 상기 휘도 분포 검출 제어부(3908)의 개략 구성도를 나타낸다.
도 39에서의 구성은 이하와 같다. 참조 번호 3901은 1회의 검출 기간을 설정하는 검출 기간 설정부이다. 참조 번호 3902는 입력 모든 계조 영역의 분할수를 설정하는 입력 계조 분할수 설정부이다. 참조 번호 3903은 입력 영상 데이터가 상기 입력 계조 분할수 설정부(3902)에서 설정한 각 분할 영역 중 어느 하나에 해당하는지를 검출하는 입력 영상 데이터 계조 영역 검출부이다. 참조 번호 3904는 계조의 가장 낮은 영역의 데이터를 카운트하는 제1 계조 영역 카운터이고, 참조 번호 3905는, 2번째로 낮은 영역의 데이터를 카운트하는 제2 계조 영역 카운터이다. 참조 번호 3906은, 가장 높은 영역의 데이터를 카운트하는 제n 계조 영역 카운터이다. 참조 번호 3907은, 1회의 검출 기간에서 계조가 가장 낮은 영역의 데이터 총수를 보유하는 제1 데이터 홀드 래치이다. 참조 번호 3908은, 동일하게 2번째의 영역의 데이터 총수를 보유하는 제2 데이터 홀드 래치이다. 참조 번호 3909는, 동일하게 가장 높은 영역의 데이터 총수를 보유하는 제n 데이터 홀드 래치이다. 참조 번호 3910은, 상기 제1 계조 영역 카운터(3904)의 카운트치를 m배하는 m배 승산 회로이다. 참조 번호 3911은, 상기 제2 계조 영역 카운터(3905)의 카운트치를 2*m배하는 2*m배 승산 회로이다. 참조 번호 3912는, 상기 제n 계조 영역카운터(3906)의 카운트치를 n*m배하는 n*m배 승산 회로이다. 참조 번호 3913은, 상기 각 승산 회로의 출력 데이터를 가산하는 가산 회로이다. 참조 번호 3914는, 상기 가산 회로(3913)의 출력을 n*m에서 제산하는 n*m 제산 회로이다. 참조 번호 3915는, 상기 제산 회로(3914)의 출력을 평균 휘도치로서 보유하는 평균 휘도 데이터 홀드 래치이다.
우선, 검출 기간 설정부(3901)에 1회의 검출 기간을 설정한다. 본 설정부의 출력은 각 검출 기능부의 최종단 데이터 홀드 래치용 래치 클럭이 된다. 또한, 입력 계조 분할수 설정부(3902)로 입력 모든 영역에 대한 분할수를 설정한다. 여기서는 일례로서 입력 모든 영역을 256계조(8 비트), 분할수를 8 분할로 설정하는 것으로 한다. 본 설정부로부터의 출력은 입력 영상 데이터 계조 영역 검출부(3903)로 입력한다. 여기서는 입력 영상 데이터의 계조치가 상기 입력 계조 분할수 설정부(3902)로부터의 분할 영역 중 어느 하나에 해당하는지를 판단하여, 그 영역에 대응하는 영역 카운터용 클럭을 출력한다. 여기서, 각 영역의 계조 범위는 입력 모든 계조 영역이 256계조, 분할수가 8인 것에 의해 32계조마다의 영역이 된다. 따라서, 입력 영상 신호의 특성 검출 정밀도를 향상하기 위해서는 분할수를 크게 하고, 각 분할 영역의 계조수를 적게 하면 되지만, 정밀도를 향상시키면 회로가 증대되기 때문에, 용도에 따라 정밀도를 변경할 수 있도록 하였다. 상기 입력 영상 데이터 계조 영역 검출부(3903)로부터의 클럭에 의해 제1 계조 영역 카운터(3904), 제2 계조 영역 카운터(3905) 및 제n 계조 영역 카운터(3906)로 각 계조 영역마다의 데이터수를 카운트하고, 상기 검출 기간 설정부(3901)에 의한 설정 기간 동안, 제1데이터 홀드 래치(3907), 제2 데이터 홀드 래치(3908) 및 제n 데이터 홀드 래치(3909)로 휘도 분포 데이터로서 보유함으로써 휘도 분포의 검출을 행한다. 휘도 평균치의 검출은 상기 제1 계조 영역 카운터(3904), 제2 계조 영역 카운터(3905) 및 제n 계조 영역 카운터(3906)의 각 출력을 각각, m배 승산 회로(3910), 2*m배 승산 회로(3911), n*m배 승산 회로(3912)로 승산하고, 각 출력을 가산 회로(3913)로 가산, 그 출력을 n*m 제산 회로(3914)로 제산하고, 그 출력을 상기 검출 기간 설정부(3901)에 의한 설정 기간 동안, 평균 휘도 데이터 홀드 래치(3915)로 평균 휘도 데이터로서 보유함으로써 평균 휘도의 검출을 행한다. 여기서 m은 각 분할 영역 내의 계조수를 의미하고, 본 예에서는 32가 된다. 따라서, 각 승산 회로(3910-3912) 및 가산 회로(3913)를 16 비트 구성으로 하면, 제산 회로(3914)는 n*m=8*32=256에서의 제산이 되며, 이것은 우측 방향 8 비트의 시프트 처리(상위 8 비트를 선택)라는 간이 논리로 실현할 수 있다.
도 40은 도 39에 나타낸 휘도 분포 검출 제어부 개략 구성도 중 휘도 분포 검출부의 동작을 나타낸 상태 천이도로 나타낸다. 도 40에서는 도 39에서의 설명의 일례로서 이용한 입력 모든 영역을 256계조(8 비트)로 하고, 분할수를 8분할로 설정하고 입력 영상 데이터의 해상도로서 XGA(1024도트×768라인)으로 한 경우에 대해 나타낸다.
도 40에서, 검출 기간 설정부(901)는 수직 동기 신호(inVsync) 및 표시 유효 기간 신호(inDtmg)로 구성되고, 유효한 표시 데이터는 표시 유효 기간 신호(inDtmg)가 유효할 때, 휘도 분포 결과는 1 프레임마다 갱신하기 때문에 수직동기 신호(inVsync)의 타이밍으로 갱신한다. 각 영역의 휘도 데이터수를 누적하는 카운터(elemCntr)는 분할 영역이 8 분할이기 때문에 8개 준비하고(elemCntr00 ∼ elemCntr07), 8 비트 계조 데이터의 상위 3 비트를 디코드한 결과에 대응한 카운터의 값을 가산한다. 누적한 1 프레임분의 휘도 분포 결과는 수직 동기 신호(inVsync)의 타이밍으로 갱신한다(hist00-hist07). 여기서 각 카운터의 규모는 동일 계조 데이터가 1 프레임분 존재하는 것을 상정한 것으로 할 필요가 있다. 본 예에서는 XGA 해상도이기 때문에 1024×768=786432 화소분의 카운터가 필요해진다. 즉, 20 비트의 카운터가 필요해진다.
도 41은 도 39, 도 40에 의한 휘도 분포 검출 제어부에 의한 휘도 분포 검출 결과 개략도 및 검출 결과로부터의 휘도 평균치 산출 연산식을 나타낸다.
도 41에 나타낸 바와 같이, 휘도 분포 상태에 의해 영상 데이터의 프레임마다 농담 상태 또한 휘도 평균치에 의해 프레임마다의 화면 밝기를 추출할 수 있다.
도 42에, 도 40에 나타낸 입력 모든 영역을 256계조(8 비트), 분할수를 8 분할로 설정한 상태 천이도가 별도인 일례로서, 입력 모든 영역을 256계조(8 비트), 분할수를 20분할로 설정하고, 하위측 및 상위측 각 8 분할 영역의 계조 영역은 8계조마다의 분할, 중간 계조의 4 분할 영역은 32 계조마다의 분할로 설정했을 때의 상태 천이도를 나타낸다.
도 42에서, 각 영역의 휘도 데이터수를 누적하는 카운터(elemCntr)는, 분할 영역이 20분할이다. 이 때문에, 카운터를 20개 준비한다(elemCntrOO ∼ elemCntr19). 여기서, 하위측 및 상위측 각 8 분할 영역의 계조 영역은 8 비트 계조 데이터 상위 5 비트를 디코드한 결과에 대응한 카운터의 값을 가산한다(elemCntr00 ∼ elemCntr07, elemCntr12 ∼ elemCntr19). 중간 계조의 4 분할 영역은 8 비트 계조 데이터 상위 3 비트를 디코드한 결과에 대응한 카운터의 값을 가산한다(elemCntr08 ∼ elemCntr11). 그 외의 제어에 대해서는, 도 40에 나타낸 8 분할 영역의 경우와 마찬가지로한다. 즉, 누적한 1프레임분의 휘도 분포 결과를 수직 동기 신호(inVsync)의 타이밍으로 갱신한다(histO0-hist19). 또한, 각 카운터의 규모는 상기와 마찬가지로, 동일 계조 데이터가 1 프레임분 존재하는 것을 상정한 것으로 할 필요가 있다. 즉, 본 예에서는 XGA 해상도이기 때문에 1024×768=786432 화소분 카운터가 필요해진다. 이것은 20 비트의 카운터가 필요해지는 것을 나타낸다.
도 43에 도 42에 의한 계조 분할 제어를 행한 경우의 휘도 분포 검출 결과 개략도 및 검출 결과로부터의 휘도 평균치 산출 연산식을 나타낸다.
도 43에 나타낸 바와 같이, 도 41에 나타낸 8분할한 경우에 비해, 휘도 분포 상태에서 하위 및 상위 계조 부분의 분포 상태를 보다 상세하게 검출할 수 있다. 또한, 휘도 평균치에 대해서는 도 41에 나타낸 8 분할한 경우와 마찬가지인 프레임마다의 화면 밝기를 추출할 수 있다.
도 44에 도 40 및 도 42에 나타낸 계조 영역을 8분할화했을 때의 휘도 분포 검출 결과를 이용한 상기 절선 포인트 계조 제어부(3310)에 의한 계조 제어의 일례를 나타낸다.
도 44에 있어서, 절선 포인트 방식에 의한 계조 제어에서는 9 개소의 절선포인트를 프레임마다 설정하고, 인접 포인트 간은 직선화한 연산식에 따라, 도트 클럭마다 입력된 입력 계조 데이터를 출력 계조 데이터로 변환함으로써 실시간으로 실현한다. 여기서 인접 포인트 간의 직선화 연산식은 균등한 8 분할 영역인 경우, 아래 수학식 3의 연산식을 이용할 수 있다.
여기서, 도 41에 나타낸 휘도 분포 데이터를 반영시켜 고화질화하는 예로서, 절선 포인트를 설정한다. 이 절선 포인트를 각 영역의 휘도 분포 누적수에 대응하여 설정한다. 이 경우, 1 프레임 내의 휘도 분포수 평균치 m(본 예의 경우, 1 프레임분의 화소수를 분할 영역수 8로 제산한 값)에 대하여, 검출한 각 영역의 분포수가 많은 경우, 그 계조 영역의 분포는 평균치 이상이라고 판단한다. 이 판단에 의해, 상위측 절선 포인트를 선형 특성 시(도면 중 0의 포인트)에 비해 크게 한다. 이에 따라, 그 계조 영역의 다이내믹 범위가 커져 양호한 화질을 얻을 수 있다. 반대로 평균치 m에 대해, 검출한 각 영역의 분포수가 적은 경우, 그 계조 영역의 분포는 평균치 이하라고 판단하고, 상위측 절선 포인트를 선형 특성 시(도면 중 0의 포인트)에 비해 작게 한다. 이에 따라 그 계조 영역의 다이내믹 범위는 작아지지만, 상기 평균치 m을 상회한 계조 영역의 다이내믹 범위를 크게 할 수 있기 때문에, 화면 전체로서는 분포의 대부분을 차지하는 영역의 콘트라스트를 향상시키고,양호한 화질을 얻을 수 있다.
도 45에 도 44에 나타낸 계조 영역을 8 분할화했을 때의 휘도 분포 검출 결과를 이용한 상기 절선 포인트 계조 제어부(3310)에 의한 계조 제어부 개략 구성도를 나타낸다.
참조 번호 4501은 입력 영상 데이터의 래치 회로1이다. 참조 번호 4502는, 래치 회로1(4501)의 출력 영상 데이터 중 상위 3 비트에 의한 1-8 디코더 회로이다. 참조 번호 1503은, 상위 계조측 절선 포인트 설정 레지스터 셀렉터 회로이다. 참조 번호 4504는 하위 계조측 절선 포인트 설정 레지스터 셀렉터 회로이다. 참조 번호 4505는 상기 상위 계조측 절선 포인트 설정 레지스터 셀렉터 회로(4503) 선택값으로부터, 하위 계조측 절선 포인트 설정 레지스터 셀렉터 회로(4504) 선택값을 감산하는 감산 회로이다. 참조 번호 4506은, 상기 감산 회로(4505)의 출력 결과와 상기 래치 회로1(4501)의 출력을 래치 회로2 ∼ 5(4508 ∼ 4511)를 이용하여 지연한 값을 승산하는 승산 회로이다. 참조 번호 4507은, 상기 승산 회로(4506)의 출력 결과와, 상기 하위 계조측 절선 포인트 설정 레지스터 셀렉터 회로(4504)의 출력을, 래치 회로6, 7(4512, 4513)을 이용하여 지연한 값을 가산하는 가산 회로이다.
도 45에 나타낸 제어 회로는, 도 44에 나타낸 각 절선 포인트 간의 직선식을 실현하는 것이다. 이 제어 회로는 상기 상위 계조측 절선 포인트 설정 레지스터 셀렉터 회로(4503) 및 하위 계조측 절선 포인트 설정 레지스터 셀렉터 회로(4504)에는 휘도 분포 상태에 대응한 절선 포인트 설정치(rkinji00∼rkinji08)를 프레임마다 갱신하면서 설정한다. 따라서, 화소마다의 영상 데이터(ridata[7:0])이 입력되면, 인접하는 두개의 절선 포인트 설정치를 선택하고, 선택한 두개의 계조 간을 연산하여 영상 데이터(rodata[7:0])을 출력한다. 입력 영상 데이터(ridata[7:0])이 주어지고난 후, 출력 영상 데이터(rodata[7:0])을 얻기까지의 지연은 8 클럭이다.
본 제어에 따르면, 프레임마다의 영상 데이터의 특징에 맞춰서 최적은 계조 제어를 행하는 것이 가능해진다.
도 46에, 도 43에 나타낸 계조 영역을 20 분할화했을 때의 휘도 분포 검출 결과를 이용한 절선 포인트 계조 제어부(3310)에 의한 계조 제어의 일례를 나타낸다.
도 46에 있어서, 절선 포인트 방식에 의한 계조 제어에서는 20개소의 절선 포인트를 프레임마다 설정하고, 인접 포인트 간은 직선화한 연산식에 따라, 도트 클럭마다 입력된 입력 계조 데이터를 출력 계조 데이터로 변환함으로써 실시간으로 실현한다. 여기서 인접 포인트 간의 직선화 연산식은 균등한 하위 및 상위 계조 부분인 8계조 매분 비율 영역(hist00-hist08, hist12-hist19)인 경우와, 중간 계조 부분인 32계조 매분 비율 영역(hi5t08-histl1)인 경우에 다르고, 각각 아래 수학식 4, 수학식 5의 연산식을 이용할 수 있다.
따라서, 도 43에 나타낸 휘도 분포 데이터를 반영시켜 고화질화하는 예로서, 2 단계의 제어를 실시함으로써 실현할 수 있다. 제1 단계는 8 계조마다 분할한 하위 및 상위 계조 영역에 대하여, 각각 외측의 영역(하위 계조이면 histO0, 상위 계조이면 hist19)으로부터 프레임마다의 사용 빈도를 확인하고, 왜곡할 수 있는 계조 영역을 구한다. 즉, 미리 설정해 둔 계조 누적수의 임계치와 각 계조 영역의 외측으로부터 누적치를 비교하고, 임계치를 넘은 영역까지의 계조를 왜곡하도록 한다. 도 46에서는 하위 계조 영역은 hist04가 임계치 n을 넘고 있기 때문에, 이 이전의 계조는 분포 빈도가 적다고 판단하고, 하위로부터 5개의 절선 포인트(rkinji00-rkinji04)를 "O 계조"로 설정한다. 마찬가지로, 상위 계조 영역은 hist17이 임계치 n을 넘고 있기 때문에, 이 이전의 계조는 분포 빈도가 적다고 판단하고, 상위로부터 4개의 절선 포인트(rkinji17-rkinji20)를 "255 계조"로 설정한다. 이 제1 단계의 계조 제어에 의해 계조 양 단의 누적수가 적은 부분을 왜곡하는 대신에, 남은계조 영역의 다이내믹 범위를 확대하는 것이 가능하다. 또한, 왜곡하는 계조 영역의 판단 기준으로서 본 예에서는 각 계조 영역 독립적으로 임계치 n과의 비교를 행하였지만, 양단의 계조 영역로부터의 누적과 임계치 n과의 비교와 같이, 계조를 왜곡하는 알고리즘은 소프트웨어 처리와의 조합에 의해 다양한 종류로 대응 가능하다. 제2 단계는, 제1 단계에서 모든 계조 영역의 다이내믹 범위를 확대하는 것 외에, 도 44에서 진술한 분포 영역마다 휘도 분포 평균치 m과의 비교를 행하고, 비교 결과가 큰 경우, 그 계조 영역의 다이내믹 범위가 더욱 확대하도록 상위측 절선 포인트 설정치를 선형 특성 시의 값(도면 중 ○인 포인트)보다 큰 값 또한 비교 결과가 작은 경우, 그 계조 영역의 다이내믹 범위가 축소하도록 선형 특성 시의 값보다 작은 값을 설정하도록 한다. 도 46은 이것을 중간 계조 영역인 32계조 분할 영역(rkinji09-rkinji12)에 적용한 일례이다. 도 46에서는 제1 단계에 의한 다이내믹 범위의 확대 제어 영역을 히스토그램 신장 제어 영역, 제2 단계에 의한 다이내믹 범위의 확대 제어 영역을 이퀄라이즈 제어 영역으로서 나타내고 있다.
또한, 제2 단계에 의한 다이내믹 범위의 확대 적용 범위는 중간 계조 영역인 32 계조 분할 영역(rkinji09-rkinji12)뿐만 아니라, 하위 계조, 상위 계조 영역인 8 계조 분할 영역에 적용해도 된다[도 46에서는(rkinji04-rkinji17)].
이상, 도 46에 나타낸 계조 제어 방식에서는 도 44에 나타낸 계조 제어 방식을 커버한 뒤에 더욱 다이내믹 범위를 확장한 양호한 표시를 얻을 수 있다.
도 47은 도 46에 나타낸 계조 영역을 20분할화했을 때의 휘도 분포 검출 결과를 이용하는 상기 절선 포인트 계조 제어부(3310)에 의한 계조 제어부 개략 구성도를 나타낸다.
참조 번호 4701은 입력 영상 데이터의 래치 회로 1이다. 참조 번호 4702는 래치 회로 1(4701)의 출력 영상 데이터 중 상위 3 비트에 의한 1-8 디코더 회로이다. 참조 번호 4703은 하위 계조, 중간 계조, 상위 계조의 각 분할 영역에 대한 상위 계조측 절선 포인트 설정 레지스터 셀렉터 회로이다. 참조 번호 4704는, 하위 계조, 중간 계조, 상위 계조의 각 분할 영역에 대한 하위 계조측 절선 포인트 설정 레지스터 셀렉터 회로이다. 참조 번호 4705는, 상기 3개의 영역으로 분리된 하위 계조, 중간 계조, 상위 계조의 각 분할 영역에 대한 상위 계조측 절선 포인트 설정 레지스터 셀렉터 회로(1703) 출력 중 하나를 선택하는 3-1 셀렉터 회로이다. 참조 번호 4706은, 동일하게 상기 3개의 영역으로 분리된 하위 계조, 중간 계조, 상위 계조의 각 분할 영역에 대한 하위 계조측 절선 포인트 설정 레지스터 셀렉터 회로(4704) 출력 중 하나를 선택하는 3-1 셀렉터 회로이다. 참조 번호 4707은, 상기 상위 계조측 3-1 셀렉터 회로(4705) 선택값으로부터, 하위 계조측 3-1 셀렉터 회로(4706) 선택값을 감산하는 감산 회로이다. 참조 번호 4708은, 상기 감산 회로(4707)의 출력 결과와 상기 래치 회로 1(4701)의 출력을 래치 회로 2 ∼ 6(4711 ∼ 4714)을 이용하여 지연한 값을 승산하는 하위 계조, 상위 계조와 중간 계조의 2계통으로 분리된 승산 회로이다. 참조 번호 4709는, 상기 2계통의 승산 회로(4708)의 출력 결과 중 어느 하나를 선택하는 2-1 셀렉터 회로이다. 참조 번호 4710은 상기 2-1 셀렉터 회로(4709)의 출력과, 상기 하위 계조측 3-1 셀렉터 회로(4706)의 출력을 래치 회로7 ∼ 9(4716 ∼ 4718)를 이용하여 지연한 값을 가산하는 가산 회로이다.
도 47에 나타낸 제어 회로는, 도 45에 나타낸 제어 회로와 마찬가지로 도 46에 나타낸 각 절선 포인트 간의 직선식을 실현하는 것이다. 이 제어 회로는, 상위 계조측 절선 포인트 설정 레지스터 셀렉터 회로(4703) 및 하위 계조측 절선 포인트 설정 레지스터 셀렉터 회로(4704)에 휘도 분포 상태에 대응한 절선 포인트 설정치(rkinji00 ∼ rkinji20)를 프레임마다 갱신하면서 설정한다. 따라서, 제어 회로는 화소마다의 영상 데이터(ridata[7:0])가 입력되면, 인접하는 두개의 절선 포인트 설정치를 선택하고, 선택한 두개의 계조 간을 연산하여 영상 데이터(rodata[7:0])을 출력한다. 입력 영상 데이터(ridata[7:0])이 주어지고난 후, 출력 영상 데이터(rodata[7:0])을 얻기까지의 지연은 10 클럭이다. 따라서, 본 제어에서도 프레임마다의 영상 데이터의 특징에 맞춰서 최적의 계조 제어를 행하는 것을 가능하게 하고 있다.
다음으로, 도 33에 나타낸 디지털 백 라이트 조광 신호(3325) 및 백 라이트 ON/OFF 신호(3326) 제어에 의한 휘도 제어 및 동화상 흐려짐 개선 제어에 대하여 설명한다.
도 48은 상기 인버터 기판(3103)에서의 조광 특성도의 일례이다. 입력으로서 전압을 0V ∼ 3.3V까지 가변하고, 이에 대응하여 출력 펄스의 듀티비가 변화하는 것이다. 즉, 입력 전압이 낮을수록 펄스 폭 듀티비는 커지고, 반대로 입력 전압이 높을수록 펄스 폭 듀티는 작아진다. 이 듀티비는 백 라이트의 ON/OFF에 대응하고 있기 때문에, 전압 레벨이 낮을수록 밝고, 반대로 전압 레벨이 높을수록 어두워진다. 따라서, 상기 백 라이트 조광 제어부(3323)로부터의 디지털 백 라이트 조광 신호(3325)를 표 5, 표 6 및 도 37에 나타낸 형식으로 제어하고, 상기 D/A 컨버터(3215)에 제공한다. 이에 의해, D/A 컨버터(3215)로부터 출력되는 아날로그 백 라이트 조광 신호(3327)에 의해 도 48에 나타낸 인버터 기판의 특성으로 조광 제어를 행한다.
도 49는 상기 백 라이트 조광 제어부(3323) 및 블링크 제어부(3324)에 의한 휘도 제어 및 동화상 흐려짐 개선 제어의 일례를 나타낸다. 본 예에서는 조광 제어와, 블링크 제어를 독립한 제어 신호로 행하는 경우에 대해 나타낸 것이다.
도 49는 연속하는 각 프레임 영상 데이터가 상기 휘도 분포 검출 제어부(3308)로부터의 휘도 분포 데이터가 밝은 영상 → 밝은 영상 → 어두운 영상의 순서로 전송된 경우를 나타낸 도면이다.
일반적으로 액정 표시 장치에서 동화상을 표시하는 경우, 밝은 영상이면 1 프레임을 넘는 응답 속도에 따른 동화상 흐려짐 현상은 어두운 영상의 경우에 비해 우려할 정도는 아니다. 반대로 밝은 영상에 대하여 동화상 흐려짐을 고려하여 블링크 펄스폭을 작게 함으로써, 어두운 영상이 되는 것을 주관적으로는 우려하게 된다. 따라서, 밝은 영상에 대해서는 상기 아날로그 백 라이트 조광 신호(3327)의 전압 레벨을 낮게 하고, 백 라이트에 대한 조광 파형의 펄스 폭 듀티비를 크게 한다. 반대로 어두운 영상에 대해서는 상기 아날로그 백 라이트 조광 신호(3327)의 전압 레벨을 높게 하여, 백 라이트에 대한 조광 파형의 펄스 폭 듀티비를 작게 한다. 또한, 본 제어는 휘도 분포 데이터를 검출한 다음의 프레임에 대하여 반영시킨다. 도 49에서는 휘도 분포 검출 데이터와, 조광 파형의 관계가 이것을 나타낸다. 또한, 응답 속도에 1 프레임 이상의 시간을 요함에 따른 동화상 흐려짐 현상을 개선하기 위해서 블링크 제어를 행한다. 도 49에서는, 표시 화면의 하측 화면 부분에 조준을 맞춰서, 1 프레임 후반에 블링크 파형이 ON하도록 제어한다. 즉, 도 49에 있어서 1 프레임 기간에 요하는 시간을 "a"로 하고, 1 프레임의 후반에 블링크 파형을 ON하는 시간을 "b"로 하였을 때의 블링크 파형 듀티비는 "b : a"가 되고, 이 비는 고정으로 한다. 본 제어에는 도 33의 블링크 제어부(3324)에 있어서, 타이밍 제어부(3303)로부터의 수직 기준 타이밍 신호(3305)를 이용하여 제어한다. 실제의 백 라이트 ON/OFF 파형은 상기 조광 제어를 위한 조광 파형과, 동화상 흐려짐 개선 제어를 위한 블링크 파형을 맞춘 파형이 되어, 이것에 의한 액정 휘도 파형은 도 49의 사선 부분이 된다. 여기서, 휘도 분포 검출 데이터가 밝은 영상이라고 판단한 경우에는, 휘도 파형의 발광 시간은 길어진다(반대로, 휘도 분포 검출 데이터가 어두운 영상이라고 판단한 경우에는, 휘도 파형의 발광 시간은 짧아진다). 또한, 액정 응답 파형의 정상 타이밍에서 발광(과도 타이밍에서는 발광하지 않는다)하게 되므로 동화상 흐려짐이 없는 양호한 표시 상태를 얻을 수 있다.
도 50에 도 49에 나타낸 일례에 있어서, 휘도 분포 검출 데이터에 의한 영상 판정의 일례를 나타낸다. 도 50에서 휘도 분포 검출 데이터로서는, 도 41에 나타낸 모든 계조 영역을 균등 8분할, 입력 영상 데이터의 해상도로서 XGA(1024×768)로 한 경우를 나타낸다. 이 경우, 1 프레임분의 화소수는 아래의 수학식 6이 된다.
여기서 회로 규모를 억제하기 위해, 검출 데이터 상위만을 이용하여 판정을 행한다. 도 50의 경우, 상위 8 비트를 이용한다. 상위 8 비트는 16진수로 "C0h"이고, 10진수로서는 "192"가 된다. 따라서, 균등하게 8 분할했을 때의 각 영역 평균 포인트 수는 24 포인트가 된다. 본 예에서는 도 50에 나타낸 바와 같이 영상 판정 조건으로서, e, f, g, h의 각 계조 영역(128-159, 160-191, 192-223, 224-255 계조)의 포인트수가 각각, 48, 40, 32, 24 포인트 중 어느 하나보다 큰 경우에 밝은 영상이라고 판단하고, 상기 이외의 경우를 전부 어두운 영상이라고 판단하도록 하였다.
도 51에 도 50에 나타낸 영상 판정 조건예에 따른 조광 제어 상태 천이도의 일례를 나타낸다.
도 51에서 조광 범위는 본 예의 경우, 최대 휘도로부터 최대 휘도에 대하여 85%의 휘도를 최소 휘도로 한 범위에서 제어한 것으로 한다. 그 사이를 도 50에 나타낸 영상 판정 조건에 따라 프레임마다 천이한다. 최대 휘도로부터 최소 휘도 혹은 최소 휘도로부터 최대 휘도까지의 천이 시간은 최소 40 프레임(1 프레임 60㎐의 경우, 약 0.67초) 필요하였다. 이것은 밝은 영상과 어두운 영상이 각 프레임 대신로 입력된 것과 같은 경우, 1 프레임으로 최대 ∼ 최소 휘도 간을 천이하도록제어하면 플리커가 발생하기 때문에, 이것을 억제하기 위해서이다. 따라서, 천이 도중에 영상 판정 조건이 반전한 경우, 그 시점에서 천이는 역방향으로 향하게 된다.
이상, 도 50, 도 51에서 설명한 조광 제어 알고리즘에 따라 도 49에 나타낸 조광 파형의 제어를 행한다.
도 52에 도 49에 나타낸 상기 백 라이트 조광 제어부(3323) 및 블링크 제어부(3324)에 의한 휘도 제어 및 동화상 흐려짐 개선 제어 예와는 다른 일례를 나타낸다.
도 49에 나타낸 일례에서는, 최종적인 액정 휘도 파형은 상기 백 라이트 조광 제어부(3323)에 의한 조광 파형과, 상기 블링크 제어부(3324)에 의한 블링크 파형을 맞추게 되어 있었다. 이에 대하여 본 예에서는, 상기 백 라이트 조광 제어부(3323)에 의한 조광 파형의 제어는 행하지 않고, 상시 최대 휘도 상태로 해두고, 블링크 제어부(3324)에 의해 휘도-분포 검출 데이터에 대응한 조광 제어를 블링크 제어와 맞추어서 행하는 것이다. 즉, 상기 백 라이트 조광 제어부(3323)로부터의 제어 신호는 도 48에 나타낸 인버터 기판(3103)에서의 조광 특성도로부터 항상 출력 펄스 듀티가 100%가 되도록 제어한다. 다음으로 상기 블링크 제어부(3324)는 동화상 흐려짐의 개선예로서, 표시 화면의 하측 화면 부분에 조준을 맞추어서, 1 프레임의 후반에 블링크 파형이 ON하도록 제어한다. 또한 휘도 분포 검출 데이터의 상태에 대응하여, 상기 블링크 파형의 펄스폭을 변경한다. 도 52의 예로서는 영상 데이터가 "밝은 영상 → 어두운 영상 → 밝은 영상"의 순서로입력되기 때문에, 밝은 영상에 대해서는 다음의 프레임으로 상기 블링크 파형의 펄스 폭을 크게 하고, 어두운 영상에 대해서는 다음의 프레임으로 상기 블링크 파형의 펄스폭을 작게 하도록 하였다. 또한, 도 52에 나타낸 일례로서는 블링크 펄스폭 듀티의 변경을, 펄스의 하강 엣지는 고정하고, 상승 엣지로 행하도록 한 것이다. 따라서, 1 프레임 기간에 요하는 시간을 "a"로 하고, 1 프레임의 후반에 블링크 파형을 ON하는 시간을 "b"로 하였을 때의 블링크 파형 듀티 상에는 "b : a"가 되며, 이 비는 휘도 분포 검출 데이터에 대응하여 변동한다. 또한, 본 예에 따르면, 상기 인버터 기판(3103)의 인터페이스로서 백 라이트의 ON/OFF 제어만으로 끝나기 때문에, 범용성이 있는 제어 기능이라고 할 수 있다.
도 53은 도 49, 도 52에 나타낸 상기 백 라이트 조광 제어부(3323) 및 블링크 제어부(3324)에 의한 휘도 제어 및 동화상 흐려짐 개선 제어예와는 다른 일례를 나타낸다.
도 53의 예에서는, 도 52에 나타낸 일례에 대하여, 휘도 분포 검출 데이터에 따라 제어하는 블링크 파형에 대한 블링크 펄스 폭 듀티의 변경을 펄스의 상승 엣지는 고정하고, 하강 엣지로 행하도록 한 것이다. 즉, 도 53에서 상기 블링크 제어부(3324)는 화상 흐려짐의 개선예로서, 표시 화면의 상측 화면 부분에 조준을 맞춰서, 1 프레임 전반에 블링크 파형이 ON하도록 제어한다. 또한, 휘도 분포 검출 데이터의 상태에 대응하여, 상기 블링크 파형의 펄스폭을 변경한다. 블링크 펄스 폭 듀티의 변경을 펄스의 상승 엣지는 고정하고, 하강 엣지로 행하도록 한 것이다. 따라서 도 52에 나타낸 예와 마찬가지로, 1 프레임 기간에 요하는 시간을 "a"로 하고, 1 프레임 후반에 블링크 파형을 ON하는 시간을 "b"로 하였을 때의 블링크 파형 듀티비는 "b : a"가 되고, 이 비는 휘도 분포 검출 데이터에 대응하여 변동한다. 또한, 본 예에서도 상기 인버터 기판(5103)의 인터페이스로서 백 라이트의 ON/OFF 제어만으로 해결되므로 범용성이 있는 제어 기능이라고 할 수 있다.
도 54는 도 49, 도 52, 도 53에 나타낸 상기 백 라이트 조광 제어부(3323) 및 블링크 제어부(3324)에 의한 휘도 제어 및 동화상 흐려짐 개선 제어예와는 다른 일례를 나타낸다.
본 예는 도 52, 도 53에 나타낸 일례의 양쪽을 겸비한 것이다. 즉, 도 54에서, 상기 블링크 제어부(3324)는 동화상 흐려짐의 개선예로서, 표시 화면의 중앙 화면 부분에 조준을 맞추어서, 1 프레임 중간에 블링크 파형이 ON되도록 제어한다. 또한, 휘도 분포 검출 데이터의 상태에 대응하여 상기 블링크 파형의 펄스 폭을 변경한다. 블링크 펄스폭 듀티의 변경을 펄스의 상승 엣지 및 하강 엣지의 양쪽으로 행하도록 한 것이다. 따라서 도 52, 도 53에 나타낸 예와 마찬가지로, 1 프레임 기간에 요하는 시간을 "a"로 하고, 1 프레임 후반에 블링크 파형을 ON하는 시간을 "b"로 했을 때 블링크 파형 듀티비는 "b : a"가 되고, 이 비는 휘도 분포 검출 데이터에 대응하여 변동한다. 또한, 본 예에서도 상기 인버터 기판(3103)의 인터페이스로서 백 라이트의 ON/OFF 제어만으로 끝난다. 이 때문에, 이것은 범용성이 있는 제어 기능이다.
도 55에 도 49, 도 52, 도 53, 도 54에 나타낸 상기 백 라이트 조광 제어부(3323) 및 블링크 제어부(3324)에 의한 휘도 제어 및 동화상 흐려짐 개선 제어예와는 다른 일례를 나타낸다. 상기 각 실시예에서는 동화상 흐려짐 개선에 착안했을 때에, 액정 휘도 파형은 조광 제어가 가해지는 것으로 블링크 파형과 달라진다. 예를 들면, 도 49에 나타낸 일례로서는 블링크 파형의 ON 펄스 중에서 조광 제어에 따른 OFF 기간이 존재하게 되고, 도 52 ∼ 도 54에 나타낸 예에서는 동화상 흐려짐 개선을 위해 1 화면 중의 특정 위치에 설정한 블링크 파형의 ON 펄스가 조광 제어에 따라 변경되게 된다.
도 55에 나타낸 일례는 이들을 개선한 것으로, 조광 제어로서 백 라이트의 관 전류를 제어하는 것이다. 즉, 동화상 흐려짐 개선에 대해서는 도 49에 나타낸 일례와 마찬가지로 표시 화면의 하측 화면 부분에 조준을 맞추어서, 1 프레임 후반에 블링크 파형이 ON하도록 제어한다. 즉, 도 55에 있어서 1 프레임 기간에 요하는 시간을 "a"로 하고, 1 프레임 후반에 블링크 파형을 ON 하는 시간을 "b"로 하였을 때의 블링크 파형 듀티비는 "b : a"가 되고, 이 비는 고정시킨다. 조광 제어에 대해서는 휘도 분포 검출 데이터에 따라, 밝은 영상 신호라고 판단했을 때에는 다음 프레임으로 백 라이트에 대한 관 전류량을 증대함으로써 휘도를 올린다. 또한, 어두운 영상 신호라고 판단했을 때에는 다음 프레임으로 백 라이트에 대한 관 전류량을 감소함으로써 휘도를 내린다. 본 제어에 따르면, 휘도 분포 검출 데이터에 따른 백 라이트 관 전류량에 의한 조광 제어가 어떠한 경우에서도, 동화상 흐려짐 개선을 위한 블링크 파형은 고정화할 수 있다. 이 때문에, 표시 화면의 특정 영역에 대하여 항상 안정된 동화상 흐려짐 개선 효과를 얻을 수 있다.