WO2006059695A1

WO2006059695A1 - 液晶表示装置および表示制御方法

Info

Publication number: WO2006059695A1
Application number: PCT/JP2005/022113
Authority: WO
Inventors: Mitsutaka Okita; Kazuhiro Nishiyama; Daiichi Suzuki; Shigesumi Araki
Original assignee: Toshiba Matsushita Display Technology Co., Ltd.
Priority date: 2004-12-02
Filing date: 2005-12-01
Publication date: 2006-06-08
Also published as: JPWO2006059695A1; US20070222744A1; KR100895734B1; TW200632847A; KR20070086153A

Abstract

　液晶表示装置は、複数の液晶画素ＰＸを有する表示パネルＤＰと、表示パネルＤＰを照明するバックライトＢＬとを備える。特にこの液晶表示装置は、映像信号が更新される１フレーム期間毎に所定デューティ比でバックライトＢＬを点灯させ消灯させる光源駆動部１４,ＬＤと、複数の液晶画素ＰＸの各々にバックライトＢＬの点灯制御期間より長い階調表示期間だけ映像信号に依存した可変画素電圧を保持させバックライトＢＬの消灯制御期間より短い非諧調表示期間だけこの映像信号に依存しない固定画素電圧を保持させるパネル駆動部ＹＤ，ＸＤとをさらに備える。

Description

明細書

液晶表示装置および表示制御方法

技術分野

[0001] 本発明は、例えば 1フレーム期間を階調表示期間および非階調表示期間に区分し

、階調表示期間におヽて映像信号に対応した可変階調の表示を行なヽ非階調表示期間において黒または中間調のような固定階調の表示を行う液晶表示装置および表示制御方法に関する。

背景技術

[0002] 液晶表示装置に代表される平面表示装置は、コンピュータ、カーナビゲーシヨンシステム、あるいはテレビ受信機等の表示装置として広く利用されている。液晶表示装置は、一般に複数の液晶画素のマトリクスアレイを含む液晶表示パネル、この液晶表示パネルを照明するバックライト、並びにこれら表示パネルおよびバックライトを制御する表示制御回路を有する。液晶表示パネルはアレイ基板および対向基板間に液晶層を挟持した構造である。

[0003] アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数のスイッチング素子を有する。各スイッチング素子は例えば薄膜トランジスタ (TFT) からなり、 1ゲート線が駆動されたときに導通して 1ソース線の電位を 1画素電極に印加する。対向基板には、アレイ基板に配置された複数の画素電極に対向するよう〖こ共通電極が設けられる。一対の画素電極および共通電極はこれら電極間に位置する液晶層の一部である画素領域と共に画素を構成し、画素領域において液晶分子配列を画素電極および共通電極間の電界によって制御する。表示制御回路は複数のゲート線を駆動するゲートドライノく、複数のソース線を駆動するソースドライノく、並びにこれらゲートドライノく、ソースドライノく、およびバックライトを制御するコントローラ回路等を含む。

[0004] 液晶表示装置が主に動画を表示するテレビ受信機用である場合、液晶分子が良好な応答性を示す OCBモードの液晶表示パネルを用いることが検討されて、る（特開 2002— 202491号公報を参照）。この液晶表示パネルでは、液晶が画素電極および共通電極上で互いに平行にラビングされた配向膜によって電源投入前においてほとんど寝ているスプレー配向になる。液晶表示パネルは、電源投入に伴う初期化処理で印加する比較的強い電界によりこれら液晶をスプレー配向力ベンド配向に転移させてから表示動作を行う。

[0005] 液晶が電源投入前にスプレー配向となる理由は、スプレー配向が液晶駆動電圧の無印加状態でエネルギー的にベンド配向よりも安定であるためである。このような液晶はー且ベンド配向に転移しても、スプレー配向のエネルギーとベンド配向のエネルギ一とが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に再びスプレー配向に逆転移してしまうという性質を有する。スプレー配向では、視野角特性がベンド配向に対して大きく異なることから表示異常となる。

[0006] 従来、ベンド配向力スプレー配向への逆転移を防止するため、例えば 1フレームの画像を表示するフレーム期間の一部で大きな電圧を液晶に印加する駆動方式がとられている。ノーマリホワイトの液晶表示パネルでは、この電圧が黒表示となる画素電圧に相当するため、黒挿入駆動と呼ばれる。

[0007] ところで、液晶表示パネルは画像データの更新まで表示状態を保持するホールド型表示デバイスであることから、動画表示において観察者の視覚に生じる網膜残像の影響力も物体の動きを滑らかに見せることが難しい。上述の黒挿入駆動は画素輝度を擬似的に離散的な疑似インパルス応答の波形にして網膜残像をクリアすることになるため、観察者の視覚によって低下する動画視認性の改善に有効である。黒挿入率は上述の逆転移を防止するために 1フレーム期間における黒挿入期間 (非階調表示期間）の割合として通常 20%程度に設定されるが、この黒挿入率を 50%程度に増大すると、 CRTに匹敵する違和感のな、動画視認性を得ることができる。

[0008] 階調表示期間において映像信号に対応して白表示を行っても、黒挿入期間において黒表示を行った場合、白表示の輝度が 1フレーム期間の平均値として低下し、黒挿入率の増大によりさらに低下することになる。これに加えて、従来の黒挿入駆動はバックライトを常時点灯させて行われるため、このノックライトが黒挿入期間でも電力を消費し、さらに黒表示状態を輝度ゼロの完全な黒にする妨げにもなつている。実際にコントラストを測定してみると、黒挿入率 20%のときに 500であったもの力黒挿入率 50%のときに 285まで大幅に低下していることが確認された。

[0009] 通常、バックライトはバックライト光源 (照明光源）となる単一の冷陰極管により構成される。例えば 1フレーム期間の前半および後半をそれぞれ階調表示期間および黒挿入期間に設定し、バックライト光源を階調表示期間中に点灯させ黒挿入期間中に消灯させるようなブリンキング駆動を行えば、電力消費を低減して動画視認性を向上することが可能である。これにより、ある程度コントラストも改善できる力液晶画素の光学応答性とバックライトの光学応答性との違いによる影響やバックライトとして並べた複数のノックライト光源を異なる位相で点滅させた場合に生じる影響のために良好なコントラストを得ることができな力た。

発明の開示

[0010] 本発明の目的は、動画視認性の向上に伴うコントラストの低下を改善できる液晶表示装置および表示制御方法を提供することにある。

[0011] 本発明の第 1観点によれば、複数の液晶画素を有する表示パネルと、表示パネルを照明する照明光源部と、映像信号が更新される 1フレーム期間毎に所定デューティ比で照明光源部を点灯させ消灯させる光源駆動部と、複数の液晶画素の各々に照明光源部の点灯制御期間より長い階調表示期間だけ映像信号に依存した可変画素電圧を保持させ照明光源部の消灯制御期間より短い非諧調表示期間だけこの映像信号に依存しない固定画素電圧を保持させるパネル駆動部とを備える液晶表示装置が提供される。

[0012] 本発明の第 2観点によれば、複数の液晶画素を有する表示パネルおよび表示パネルを照明する照明光源部を持つ液晶表示装置の表示制御方法であって、映像信号が更新される 1フレーム期間毎に所定デューティ比で照明光源部を点灯させ消灯させることと、複数の液晶画素の各々に照明光源部の点灯制御期間より長い階調表示期間だけ映像信号に依存した可変画素電圧を保持させ照明光源部の消灯制御期間より短い非諧調表示期間だけこの映像信号に依存しない固定画素電圧を保持させることを備える表示制御方法が提供される。 [0013] これら液晶表示装置および表示制御方法では、映像信号に依存した可変画素電圧が複数の液晶画素の各々に照明光源部の点灯制御期間（すなわち、点灯のために駆動する期間)より長い階調表示期間だけ保持され、映像信号に依存しない固定画素電圧が照明光源部の消灯制御期間 (すなわち、消灯のために駆動を停止する期間、またはほぼ消灯した状態にするためにわずかに駆動する期間）より短い非諧調表示期間だけ保持される。すなわち、液晶画素の最小階調輝度レベルを照明光源部のデューティ比を小さくすることにより低下させると、液晶画素の最大階調輝度レベルも低下させることになる恐れがあるが、非諧調表示期間を短くしたことにより諧調表示期間が照明光源部の消灯後も継続する。このため、照明光源部の消灯後に照明光源部からしばらく放出される残光を有効に利用して、最大階調に対する液晶画素の輝度レベルを高めることができる。また、照明光源部が複数の光源力もなる場合には、隣接光源力の光を有効に利用してさらに最大階調に対する液晶画素の輝度レベルを高めることができる。従って、液晶画素の光学応答性と照明光源の光学応答性との違いによる影響や複数の照明光源を異なる位相で点滅させた場合に生じる影響を補償して、動画視認性の向上に伴うコントラストの低下を改善することができる図面の簡単な説明

[0014] [図 1]図 1は、本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。

[図 2]図 2は、図 1に示す液晶表示パネルの断面構造を示す図である。

[図 3]図 3は、図 1に示す液晶表示装置において 1. 5倍速の垂直走査速度で黒挿入駆動を行う場合の動作を示すタイムチャートである。

[図 4]図 4は、図 1に示すバックライトおよび表示パネルの関係を示す図である。

[図 5]図 5は、図 1に示すインバータ制御回路、ノックライト駆動部、およびバックライトの回路構成をさらに詳細に示す図である。

[図 6]図 6は、図 5に示すインバータ制御回路の動作を示すタイムチャートである。発明を実施するための最良の形態

[0015] 以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。

[0016] 図 1はこの液晶表示装置の回路構成を概略的に示す。液晶表示装置は液晶表示パネル DP、表示パネル DPを照明するバックライト BL、および表示パネル DPおよびノックライト BLを制御する表示制御回路 CNTを備える。液晶表示パネル DPは一対の電極基板であるアレイ基板 1および対向基板 2間に液晶層 3を挟持した構造である。液晶層 3は例えばノーマリホワイトの表示動作のために予めスプレー配向力もベンド配向に転移されると共にベンド配向からスプレー配向への逆転移が周期的に印加され黒表示となる電圧により阻止される液晶を液晶材料として含む。表示制御回路 C NTはアレイ基板 1および対向基板 2から液晶層 3に印加される液晶駆動電圧により液晶表示パネル DPの透過率を制御する。スプレー配向からベンド配向への転移は電源投入時に表示制御回路 CNTにより行われる所定の初期化処理で比較的大きな電界を液晶に印加することにより得られる。

[0017] 図 2は液晶表示パネル DPの断面構造を詳細に示す。アレイ基板 1は、ガラス板等力なる透明絶縁基板 GL、この透明絶縁基板 GL上に形成される複数の画素電極 P E、およびこれら画素電極 PE上に形成される配向膜 ALを含む。対向基板 2はガラス板等力なる透明絶縁基板 GL、この透明絶縁基板 GL上に形成されるカラーフィルタ層 CF、このカラーフィルタ層 CF上に形成される共通電極 CE、およびこの共通電極 CE上に形成される配向膜 ALを含む。液晶層 3は対向基板 2とアレイ基板 1の間隙に液晶を充填することにより得られる。カラーフィルタ層 CFは赤画素用の赤着色層、緑画素用の緑着色層、青画素用の青着色層、およびブラックマトリクス用の黒着色（遮光)層を含む。図 2では、液晶分子 19がスプレイ配向した状態にある。また、液晶表示パネル DPはアレイ基板 1および対向基板 2の外側に配置される一対の位相差板 RT、これら位相差板 RTの外側に配置される一対の偏光板 PL、およびアレイ基板 1側の偏光板 PLの外側に配置される光源用のノックライト BLを備える。アレイ基板 1 側の配向膜 ALおよび対向基板 2側の配向膜 ALは互いに平行にラビング処理される。これにより、液晶分子のプレチルト角は約 10° に設定される。

[0018] アレイ基板 1では、複数の画素電極 PEが透明絶縁基板 GL上において略マトリクス状に配置される。また、複数のゲート線 Y(Yl〜Ym)が複数の画素電極 PEの行に沿って配置され、複数のソース線 Χ(Χ1〜Χη)が複数の画素電極 PEの列に沿って配置される。これらゲート線 Yおよびソース線 Xの交差位置近傍には、複数の画素スイッチング素子 Wが配置される。各画素スイッチング素子 Wは例えばゲートがゲート線 Yに接続され、ソース一ドレインノスがソース線 Xおよび画素電極 PE間に接続される薄膜トランジスタカゝらなり、対応ゲート線 Yを介して駆動されたときに対応ソース線 X および対応画素電極 PE間で導通する。

[0019] 各画素電極 PEおよび共通電極 CEは例えば ITO等の透明電極材料からなり、それぞれ配向膜 ALで覆われ、画素電極 PEおよび共通電極 CEからの電界に対応した液晶分子配列に制御される液晶層 3の一部である画素領域と共に液晶画素 PXを構成する。

[0020] 複数の液晶画素 PXは各々画素電極 PEおよび共通電極 CE間に液晶容量 CLCを有する。複数の補助容量線 Cl〜Cmは各々対応行の液晶画素 PXの画素電極 PE に容量結合して補助容量 Csを構成する。補助容量 Csは画素スイッチング素子 Wの寄生容量に対して十分大きな容量値を有する。

[0021] 表示制御回路 CNTは、複数のスイッチング素子 Wを行単位に導通させるように複数のゲート線 Yl〜Ymを順次駆動するゲートドライバ YD、各行のスイッチング素子 Wが対応ゲート線 Yの駆動によって導通する期間において画素電圧 Vsを複数のソース線 Xl〜Xnにそれぞれ出力するソースドライバ XD、ノックライト BLを駆動するバックライト駆動部 LD、表示パネル DPの駆動用電圧を発生する駆動用電圧発生回路 4、およびゲートドライノく YD、ソースドライバ XDおよびバックライト駆動部 (インバータ ) LDを制御するコントローラ回路 5を備える。

[0022] 駆動用電圧発生回路 4は、ゲートドライバ YDを介して補助容量線 Cに印加される補償電圧 Veを発生する補償電圧発生回路 6、ソースドライバ XDによって用いられる所定数の階調基準電圧 VREFを発生する階調基準電圧発生回路 7、および対向電極 CTに印加されるコモン電圧 Vcomを発生するコモン電圧発生回路 8を含む。コントローラ回路 5は、外部信号源 SSから入力される同期信号 SYNC (VSYNC, DE)に基づいてゲートドライバ YDに対する制御信号 CTYを発生する垂直タイミング制御回路 11、外部信号源 SS力も入力される同期信号 SYNC (VSYNC, DE)に基づいてソースドライバ XDに対する制御信号 CTXを発生する水平タイミング制御回路 12、複数の画素 PXに対して外部信号源 SSから入力される画像データについて例えば黒挿入 2倍速変換を行う画像データ変換回路 13、および垂直タイミング制御回路 11から出力される制御信号 CTXに基づいてバックライト駆動部 (インバータ) LDを制御するインバータ制御回路 14を含む。画像データは複数の液晶画素 PXに対する複数の画素データ DIからなり、 1フレーム期間（垂直走査期間 V)毎に更新される。制御信号 CTYはゲートドライバ YDに供給され、制御信号 CTXは画像データ変換回路 13から変換結果として得られる画素データ DOと共にソースドライバ XDに供給される。制御信号 CTYは上述のように順次複数のゲート線 Yを駆動する動作をゲートドライバ YD に行わせるために用いられ、制御信号 CTXは画像データ変換回路 13の変換結果として 1行分の液晶画素 PX単位に得られ直列に出力される画素データ DOを複数のソース線 Xにそれぞれ割り当てると共に出力極性を指定する動作をソースドライバ XD に行わせるために用いられる。

[0023] ゲートドライバ YDおよびソースドライバ XDは複数のゲート線 Yおよび複数のソース線 Xをそれぞれ選択するために例えばシフトレジスタ回路を用いて構成される。この場合、制御信号 CTYは、階調表示開始タイミングを制御する第 1スタート信号 (階調表示開始信号) STHA、黒挿入開始タイミングを制御する第 2スタート信号 (黒挿入開始信号） STHB、シフトレジスタ回路においてこれらスタート信号 STHA, STHBをシフトさせるクロック信号、およびスタート信号 STHA, STHBの保持位置に対応してシフトレジスタ回路によって所定数ずつ順次または一緒に選択されるゲート線 Yl〜 Ymへの駆動信号の出力を制御する出カイネーブル信号等を含む。他方、制御信号 CTXは 1行分の画素データの取込開始タイミングを制御するスタート信号、シフトレジスタ回路においてこのスタート信号をシフトさせるクロック信号、スタート信号の保持位置に対応してシフトレジスタ回路によって 1本ずつ選択されるソース線 XI〜Xn に対してそれぞれ取り込まれる 1行分の画素データ DOの並列出力タイミングを制御するロード信号、および画素データに対応する画素電圧 Vsの信号極性を制御する極性信号等を含む。

[0024] ゲートドライバ YDは制御信号 CTYの制御により 1フレーム期間において複数のゲート線 Yl〜Ymを階調表示用および黒挿入用に順次選択し、各行の画素スィッチング素子 Wを 1水平走査期間 Hだけ導通させる駆動信号としてオン電圧を選択ゲート線 Yに供給する。画像データ変換回路 13が黒挿入 2倍速変換を行う場合、 1行分の入力画素データ DIが 1H毎に出力画素データ DOとなる 1行分の黒挿入用固定画素データ Bおよび 1行分の階調表示用可変画素データ Sに変換される。階調表示用可変画素データ Sは画素データ DIと同じ階調値であり、黒挿入用固定画素データ Bは黒表示の階調値である。 1行分の黒挿入用固定画素データ Bおよび 1行分の階調表示用可変画素データ Sの各々はそれぞれ HZ2期間において画像データ変換回路 1 3から直列に出力される。ソースドライバ XDは上述の階調基準電圧発生回路 7から供給される所定数の階調基準電圧 VREFを参照してこれら画素データ B, Sをそれぞれ画素電圧 Vsに変換し、複数のソース線 Xl〜Xnに並列的に出力する。

[0025] 画素電圧 Vsは共通電極 CEのコモン電圧 Vcomを基準として画素電極 PEに印加される電圧であり、例えばフレーム反転駆動およびライン反転駆動を行うようコモン電圧 Vcomに対して極性反転される。 2倍速の垂直走査速度で黒挿入駆動を行う場合には、例えばライン反転駆動およびフレーム反転駆動（1H1V反転駆動）を行うようコモン電圧 Vcomに対して極性反転される。また、補償電圧 Veは 1行分のスイッチング素子 Wが非導通となるときにこれらスイッチング素子 Wに接続されるゲート線 Yに対応した補助容量線 Cにゲートドライバ YDを介して印加され、これらスイッチング素子 Wの寄生容量によって 1行分の画素 PXに生じる画素電圧 Vsの変動を補償するために用いられる。

[0026] ゲートドライバ YDが例えばゲート線 Y1をオン電圧により駆動してこのゲート線 Y1 に接続された全ての画素スイッチング素子 Wを導通させると、ソース線 Xl〜Xn上の画素電圧 Vsがこれら画素スイッチング素子 Wをそれぞれ介して対応画素電極 PEおよび補助容量 Csの一端に供給される。また、ゲートドライバ YDはこのゲート線 Y1に対応した補助容量線 C1に補償電圧発生回路 6からの補償電圧 Veを出力し、ゲート線 Y1に接続された全ての画素スイッチング素子 Wを 1水平走査期間だけ導通させた直後にこれら画素スイッチング素子 Wを非導通にするオフ電圧をゲート線 Y1に出力する。補償電圧 Veはこれら画素スイッチング素子 Wが非導通になったときにこれらの寄生容量によって画素電極 PEから引き抜かれる電荷を低減して画素電圧 Vsの変動、すなわち突き抜け電圧 Δνρを実質的にキャンセルする。

[0027] ここで、図 1に示す液晶表示装置の動作について図 3を参照して説明する。図 3では、 Βが各行の画素 ΡΧに共通な黒揷入用固定画素データを表し、 SI, S2, S3,… がそれぞれ 1行目， 2行目， 3行目，…の画素 ΡΧに対する階調表示用可変画素データを表す。 +,—はこれら画素データ Β, SI, S2, S3· ··が画素電圧 Vsに変換されてソースドライノく XD力も出力されるときの信号極性を表す。

[0028] 図 3は 2倍速の垂直走査速度で黒挿入駆動を行う場合について液晶表示装置の動作を示す。ここでは、第 1スタート信号 STHAおよび第 2スタート信号 STHBがいずれも HZ2期間分のパルス幅でゲートドライノ YDに入力されるパルスである。第 1 スタート信号 STHAが最初に入力され、第 2スタート信号 STHBが黒挿入率に従つて第 1スタート信号 STHAよりも遅れて入力される。黒挿入率は階調表示用である可変画素電圧の保持期間 (すなわち、階調表示期間）に対する黒挿入用である固定画素電圧の保持期間 (すなわち、黒挿入期間、いいかえれば非階調表示期間)の比率であるが、ここでは 1フレーム期間（IV:垂直走査期間）における黒挿入期間の割合とする。

[0029] ゲートドライバ YDは第 1スタート信号 STHAをシフトさせて複数のゲート線 Y1〜Y mを 1水平走査期間 Η当たり 1本ずつ選択し、 1H期間の後半でゲート線 Yl, Y2, Y 3,…に駆動信号を出力する。これに対し、ソースドライバ XDは階調表示用可変画素データ SI, S2, S3,…の各々を対応 1H期間の後半において画素電圧 Vsに変換し、これらを 1H毎に反転される極性でソース線 XI〜： Xnに並列出力する。これら画素電圧 Vsは、ゲート線 Yl〜Ymの各々が対応 1H期間の後半で駆動される間に 1行目 , 2行目， 3行目， 4行目' · ·の液晶画素 PXに供給される。

[0030] また、ゲートドライバ YDは第 2スタート信号 STHBをシフトさせて複数のゲート線 Y1 〜Ymを 1水平走査期間 H当たり 1本ずつ選択し、 1H期間の前半でゲート線 Yl, Y2 , Y3,…に駆動信号を出力する。これに対し、ソースドライノ XDは黒挿入用固定画素データ B, B, B,…の各々を対応 1H期間の前半において画素電圧 Vsに変換し、これらを 1H毎に反転される極性でソース線 XI〜： Xnに並列出力する。これら画素電圧 Vsはゲート線 Yl〜Ymの各々が対応 1H期間の前半で駆動される間に 1行目， 2 行目， 3行目， …の液晶画素 PXに供給される。尚、図 3では、第 1スタート信号 STH Aと第 2スタート信号 STHBとが比較的短い間隔で入力されているが、実際には階調表示用可変画素電圧の保持期間と黒挿入用固定画素電圧の保持期間との関係が黒挿入率に適合するように離して入力される。また、最終行付近の画素 PXに対する黒挿入は例えば図 3の左下部分に示すように先行フレーム力も連続することになる。

[0031] ちなみに、 1. 5倍速の垂直走査速度で黒挿入駆動を行う場合には、画像データ変換回路 13は外部信号源 SSから入力され画像データについて黒挿入 1. 5倍速変換を行うように構成される。さらに、ソースドライバ XDは 2ライン単位反転駆動およびフレーム反転駆動（2H1V反転駆動）を行うようコモン電圧 Vcomに対して極性反転される画素電圧 Vsをソース線 Xl〜Xnに出力するように構成される。黒挿入 1. 5倍速変換では、 2行分の入力画素データ DIが 2H期間毎に出力画素データ DOとなる 1行分の黒挿入用固定画素データ Bおよび 2行分の階調表示用可変画素データ Sに変換される。階調表示用可変画素データ Sは画素データ DIと同じ階調値であり、黒挿入用固定画素データ Bは黒表示の階調値である。 1行分の黒挿入用固定画素データ Bおよび 2行分の階調表示用可変画素データ Sの各々はそれぞれ 2HZ3期間において画像データ変換回路 13から直列に出力される。

[0032] 1. 5倍速の垂直走査速度で黒挿入駆動を行う場合、液晶表示装置の動作は次のようになる。この場合、第 1スタート信号 STHAが 2HZ3期間分のパルス幅でゲートドライノ YDに入力されるパルスであり、第 2スタート信号 STHBがいずれも 2H期間分のパルス幅でゲートドライバ YDに入力されるパルスである。第 2スタート信号 STHB が黒挿入率に従って第 1スタート信号 STHAよりも遅れて入力される。

[0033] ゲートドライバ YDは第 1スタート信号 STHAをシフトさせて、複数のゲート線 Yl〜 Ymを 2Η期間当たり 2本ずつ順次選択し、対応 2H期間に含まれる 2番目および 3番目の 2HZ3期間にこれら選択ゲート線 Yl, Y2 ;Y3, Υ4 ;…に出力される。これに対し、ソースドライバ XDは階調表示用可変画素データ SI, S2 ; S3, S4 ; "-を対応 2H 期間に含まれる第 2および第 3番目の 2HZ3期間に画素電圧 Vsに変換し、これらを 2H毎に反転される極性でソース線 XI〜： Xnに並列出力する。これら画素電圧 Vsはゲート線 Yl〜Ymの各々が対応 2H期間に含まれる第 2または第 3番目の 2HZ3期間で駆動される間に 1行目， 2行目， 3行目， 4行目， …の液晶画素 PXに供給される

[0034] また、ゲートドライバ YDは第 2スタート信号 STHBをシフトさせて複数のゲート線 Y1 〜Ymを 2H期間当たり 2本ずつ一緒に選択し、対応 2H期間に含まれる 1番目の 2H Z3期間にこれら選択ゲート線 Y1, Υ2 ;Υ3, Υ4 ; · ··に駆動信号を出力する。これに対し、ソースドライバ XDは黒挿入用固定画素データ Β, Β, Β,…の各々を対応 2Η期間に含まれる第 1番目の 2ΗΖ3期間において画素電圧 Vsに変換し、これらを 2H毎に反転される極性でソース線 XI〜： Xnに並列出力する。これら画素電圧 Vsはゲート線 Yl〜Ymの各々が対応 2H期間に含まれる第 1番目の 2H/3期間で駆動される間に 1行目， 2行目， 3行目， 4行目，…の液晶画素 PXに供給される。

[0035] 図 4は図 1に示すバックライト BLおよび表示パネル DPの関係を示す。図 4に示す表示画面 DSはマトリクス状に配置された複数の液晶画素 PXにより構成されている。バックライト BLは表示パネル DPの背面において複数の液晶画素 PXの行に平行に所定ピッチで並べられる例えば k個のバックライト光源 BLl〜BLkカゝらなる。これらバックライト光源 BLl〜BLkは画面 DSを縦方向にぉ、て等しく区分した複数の表示領域を主としてそれぞれ照明する。ノックライト光源 BLl〜BKkの各々は 1本の冷陰極管で構成される。実際の表示パネル DPでは、画面 DSが例えば 24個の表示領域に区分され、各表示領域が約 25行 (ライン)分の液晶画素 PXを含むように設定される。この場合、 24本の冷陰極管の各々が約 25行 (ライン)分の液晶画素 PXを照明対象として照明する。

[0036] 図 5は図 1に示すインバータ制御回路 14、ノックライト駆動部 LD、およびバックライト BLの回路構成をさらに詳細に示し、図 6はインバータ制御回路 14の動作を示す。インバータ制御回路 14は、所定デューティ比で複数のバックライト光源 BLl〜BLkを順次点滅させる動作を第 1スタート信号 STHAに同期して開始させるようにバックライト駆動部 LDを制御する。ノックライト駆動部 LDはバックライト光源 BLl〜BLkに対してそれぞれ駆動電圧を発生する k個のインバータ LDl〜LDkからり、インバータ制御回路 14はこれらインバータ LD 1〜LDkをそれぞれ制御するために図 5に示す k個のパノレス幅変調信号 PWM (PWMl〜PWMk)を発生する。

[0037] パルス幅変調信号 PWM1は垂直タイミング制御回路 11から出力される制御信号 C TXのうちの第 1および第 2スタート信号 STHA, STHBを用いて発生される。第 1スタート信号 STHAは 1行目の液晶画素 PXに階調表示用可変画素電圧を保持させる基準タイミングであり、第 2スタート信号 STHBは 1行目の液晶画素 PXに黒挿入用固定画素電圧を保持させる基準タイミングである。すなわち、階調表示用可変画素電圧の保持期間は第 1スタート信号 STHAのパルス入力力ゝら第 2スタート信号 STHBのパルス入力までの期間にほぼ等しぐ黒挿入用固定画素電圧の保持期間は第 2スタート信号 STHBのパルス入力から次の第 1スタート信号 STHAのパルス入力までの期間にほぼ等しい。

[0038] インバータ制御回路 14は第 1スタート信号 STHAおよび第 2スタート信号 STHBから第 1表示領域の第 1ラインの液晶画素 PXによる階調表示用可変画素電圧の保持が開始される黒挿入期間終了タイミングおよび第 1表示領域の第 1ラインの液晶画素 PXによる黒挿入用固定画素電圧の保持が開始される黒挿入期間開始タイミングをそれぞれ検出し、黒挿入期間終了タイミングよりも後にノルス幅変調信号 PWM1を高レベルに立ち上げ、黒挿入期間開始タイミングよりも前にパルス幅変調信号 PWM 1を低レベルに立ち下げるように構成される。このパルス幅変調信号 PWM1のデューティ比は 30%の黒挿入率に対して 50%という所定値に設定されている。

[0039] 具体的には、インバータ制御回路 14が第 1スタート信号 STHAのパルスにより特定される黒挿入期間終了タイミングカゝら所定期間 T1に等しい期間が経過したときにパルス幅変調信号 PWM1を立ち上げ、この立ち上がりから第 1スタート信号 STHAおよび第 2スタート信号 STHBの間隔に等しい階調表示用可変画素電圧の保持期間よりも所定期間 T2だけ短、期間が経過したときにパルス幅変調信号 PWM 1を立ち下げる。所定期間 Tl, T2は OCBモードの液晶およびバックライト BLの応答性を考慮して設定されることが好ましぐ現状の応答性を基準にした場合には、所定期間 T1, T2の各々を 0より長くかつ 1フレーム期間の約 30%よりも短く設定することにより輝度、コントラスト、応答性のバランスをほぼ最適にできる。さらに、光利用効率に着目して最適化を行う場合には、所定期間 Tl, T2の各々を 5%〜10%の範囲に設定することがより好ましい。経過時間の計測は、例えばクロックパルスをカウントするカウンタを設け、スタート信号 STHAの遷移に伴ってこのクロックパルスのカウントを開始し、このカウント値に基づいて適切なタイミングでパルス幅変調信号 PWM1を遷移させればよい。この場合、スタート信号 STHBはパルス幅変調信号 PWM1の立ち下がりに対して所定期間 T1だけ遅れて、ることを確認し、もしずれて、れば後続フレームでパルス幅変調信号 PWM1のデューティ比を修正するために用いられる。また、パルス幅変調信号 PWM2〜PWMkはパルス幅変調信号 PWM1を遅延させて得られた同一デューティ比の信号であり、パルス幅変調信号 PWMl〜PWMk— 1に対してそれぞれ図 6に示す位相差 TDだけずれてヽる。この位相差 TDはバックライト光源 BL 1〜BLkのピッチに対応して決定される。インバータ LD 1〜LDkはインバータ制御回路 14からのパルス幅変調信号 PWM 1〜PWMkを駆動電圧にそれぞれ電圧変換してバックライト光源 BL 1〜BLkに出力する。ノックライト光源 BL 1〜BLkはそれぞれパルス幅変調信号 PWMl〜PWMkが高レベルであるときに点灯し、パルス幅変調信号 PWM 1〜PWMkが低レベルであるときに消灯する。

[0040] 図 6から明らかなように、パルス幅変調信号 PWM1の立ち上がりは第 1表示領域の最終ラインの画素 PXの黒挿入期間終了タイミングよりも所定期間 T1だけ遅れ、パルス幅変調信号 PWM1の立ち下がりは第 1表示領域の第 1ラインの画素 PXの黒挿入期間開始タイミングよりも所定期間 T2だけ進んでいる。所定期間 Tl, T2は、ノックライト光源 BL1の照明対象でないが第 1表示領域に隣接して照明光の入射する第 2表示領域の第 1ライン付近の画素 PXの黒挿入期間中にバックライト光源 BL1を点灯させず、点灯後においては第 1表示領域の第 1ラインの画素 PXの黒挿入期間開始タイミングに先立ってバックライト光源 BL1を消灯させて残光を放出させるように決定されて、る。パルス幅変調信号 PWM2〜PWMkのデューティ比はパルス幅変調信号 P WM 1のデューティ比に一致し、バックライト光源 BL 1〜BLkのピッチを反映した位相差 TDずつずれているため、バックライト光源 BL2〜BLkについても上述したバックライト光源 BL1と同様な形式で駆動されることになる。

[0041] 本実施形態の液晶表示装置では、ノックライト光源 BLl〜BLkの各々が照明対象の液晶画素 PXによる可変画素電圧の保持が開始される黒挿入期間終了タイミングよりも後に点灯し、照明対象の液晶画素 PXによる固定画素電圧の保持が開始される黒挿入期間開始タイミングよりも前に消灯する。すなわち、黒挿入期間がバックライト光源 BLl〜BLkの各々の消灯制御期間より短く設定されるため、液晶画素 PXの光学応答性に比べて遅いバックライト光源 BLl〜BLkの光学応答性による影響やこれらバックライト光源 BLl〜BLkを異なる位相で点滅させた場合に生じる影響を補償できる。従って、動画視認性の向上に伴うコントラストの低下を改善することができる。

[0042] 比較例として、バックライト光源 BLl〜BLkを順次点滅させる構成として、所定期間 Tl, T2を設けずに黒挿入率 50%でバックライト光源 BLl〜BLkの各々の点灯制御期間を 1フレームの 50% (デューティ比 50%)に一致させてみた。この場合、第 i番目のノックライト光源 BLiおよび第 i+ 1番目のバックライト光源 BLi+ 1が順次点灯し順次消灯する。ノックライト光源 BLiおよびバックライト光源 BLi+ 1は第 i表示領域および第 i+ 1表示領域をそれぞれ照明対象とする。この結果、コントラストは通常の黒挿入率 50%の場合より良好であるが通常の黒挿入率 20%の場合に比べると不十分な 390に留まる。

[0043] 本実施形態の構成によれば、黒挿入期間が所定期間 Tl, T2を設けることによりバックライト光源 BLl〜BLkの各々の消灯制御期間に対して短く設定される。この場合も、ノックライト光源 BLiおよびバックライト光源 BLi+ 1が順次点灯し、順次消灯する。第 i表示領域の画素 PXは消灯後のバックライト光源 BUから放出される残光を無駄にせずに利用して階調表示を継続できる。さらに、第 i表示領域のバックライト光源 B Liの消灯よりも遅れて黒挿入期間になるため、この間にバックライト光源 BLi+ 1から放出される光を無駄にせずに利用して階調表示を継続できる。この結果、コントラストは 575に向上した。さら〖こ、動画視認性に関しても、ノックライト BLのデューティ比を 50%として 1フレームの半分で黒表示を行う場合と同等の効果が得られる。すなわち、黒挿入率を ₅₀%に設定した場合と比較して遜色のな、動画視認性を得ることができた。

[0044] 従来の黒挿入率 20%で得られるコントラストは 500であり、黒挿入率 50%で得られるコントラストは 285である。これに対し、本実施形態のように、所定期間 Tl, T2を設けて黒挿入率 30%およびバックライトのデューティ比 50%のような関係に設定することによりバックライト光源 BLl〜BLkの各々の消灯制御期間に対して黒挿入期間を短くすれば、コントラストを 575に大幅に向上させる一方で黒挿入率 50%と同等の動画視認性を得ることが可能であることが確認された。

[0045] 尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。

[0046] 上述の実施形態では、黒挿入率 30%およびデューティ比 50%という関係が用いられたが、この値は最適化のために任意に変更可能である。

[0047] また、上述の実施形態では、黒挿入駆動を必要とする液晶の配向形式を用いた液晶表示装置について説明したが、本発明は黒挿入駆動という限定的なものではなく周期的に画素電圧を画像の階調表示に関係ない一定値に固定するような駆動を必要とする液晶表示装置であれば適用することができる。従って、液晶の配向形式が O CBである必要はない。さらに、画素電圧は例えば画像を表示したフレーム期間の次のフレーム期間等を利用して一定値に固定されてもよい。

[0048] また、上述の実施形態では、ノックライト光源 BLl〜BLkをそれぞれインバータ LD l〜LDkによって 1つずつ駆動するように制御した力例えばインバータ数を半分にしてバックライト光源 BLl〜BLkを隣接する 2つずつ駆動するように制御してもよい。すなわち、バックライト光源 BLl〜BLkは所定数の隣接バックライト光源単位に駆動されることができる。以下、駆動単位となる所定数の隣接バックライト光源を 1相と称することにする。

[0049] また、上述の実施形態では、ノックライト光源 BLl〜BLkの各々の点灯タイミングが対応表示領域内に位置する全液晶画素 PXの階調表示期間開始タイミングよりも遅らせるように制御された。しかし、従来よりも良好な効果を得るという観点からみれば、この制御はバックライト光源 BLl〜BLkの少なくとも 1相の点灯タイミングに対して行われてもよぐ対応表示領域内に位置する任意行数の液晶画素 PXの階調表示期間開始タイミングに対して行われてもよ、。

[0050] また、上述の実施形態では、複数のバックライト光源 BLl〜BLkの各々の消灯タイミングが対応表示領域内に位置する全液晶画素 PXの非階調表示期間開始タイミングよりも早めるように制御された。しかし、従来よりも良好な効果を得るという観点からみれば、この制御はバックライト光源 BLl〜BLkの少なくとも 1相の消灯タイミングに対して行われてもよぐ対応表示領域内に位置する任意行数の液晶画素 PXの非階調表示期間開始タイミングに対して行われてもよい。

[0051] また、上述の実施形態では、複数のバックライト光源 BLl〜BLkの各々が対応表示領域において略中央に位置する行の液晶画素 PXに対向し、複数の表示領域においてそれぞれ略中央に位置する行の液晶画素 PXの動作を基準として複数のバックライト光源 BLl〜BLkの各々を点灯および消灯させるように制御された。しかし、従来よりも良好な効果を得るという観点力みれば、複数のバックライト光源 BLl〜BLk の少なくとも 1相が対応表示領域において任意行数の液晶画素 PXに対向し、このバックライト光源の点灯および消灯制御がこの表示領域においてこの任意行数の液晶画素 PXの動作を基準として行われてもよ!/、。

[0052] また、上述の実施形態では、複数のバックライト光源 BLl〜BLkの各々が冷陰極管で構成された力本発明は例えば Light Emitting Diode (LED)をこれらバックライト光源 BLl〜BLkの各々として用いる LEDバックライトを設けた場合にも適用できる。産業上の利用可能性

[0053] 本発明は、例えば 1フレーム期間を階調表示期間および非階調表示期間に区分し、階調表示期間におヽて映像信号に対応した可変階調の表示を行なヽ非階調表示期間において黒または中間調のような固定階調の表示を行う液晶表示装置に適用することができる。

Claims

請求の範囲

[1] 複数の液晶画素を有する表示パネルと、

前記表示パネルを照明する照明光源部と、

映像信号が更新される 1フレーム期間毎に所定デューティ比で前記照明光源部を点灯させ消灯させる光源駆動部と、

前記複数の液晶画素の各々に前記照明光源部の点灯制御期間より長い階調表示期間だけ前記映像信号に依存した可変画素電圧を保持させ前記照明光源部の消灯制御期間より短い非諧調表示期間だけこの映像信号に依存しない固定画素電圧を保持させるパネル駆動部とを備えることを特徴とする液晶表示装置。

[2] 前記複数の液晶画素は前記表示パネルにおいて略マトリクス状に配置され、

前記照明光源部は各々複数行の液晶画素からなる複数の表示領域を順次照明する複数の光源を含むことを特徴とする請求項 1に記載の液晶表示装置。

[3] 前記光源駆動部は前記複数の光源のうちの少なくとも 1相の点灯タイミングを対応表示領域内に位置する任意行数の液晶画素の階調表示期間開始タイミングよりも遅らせるように構成されることを特徴とする請求項 2に記載の液晶表示装置。

[4] 前記光源駆動部は前記複数の光源のうちの少なくとも 1相の各々の消灯タイミングを対応表示領域内に位置する任意行数の液晶画素の非階調表示期間開始タイミングよりも早めるように構成されることを特徴とする請求項 2または 3に記載の液晶表示装置。

[5] 前記複数の光源のうちの少なくとも 1相は対応表示領域において任意行数の液晶画素に対向し、前記光源駆動部は前記対応表示領域において前記任意行数の液晶画素の動作を基準として前記少なくとも 1相の光源を点灯および消灯させるように構成されることを特徴とする請求項 2に記載の液晶表示装置。

[6] 前記パネル駆動部は前記 1フレーム期間において階調表示開始信号および非諧調表示開始信号を発生し、階調表示開始信号の制御により前記複数の液晶画素を所定行数単位で順次駆動して駆動行の液晶画素に可変画素電圧を保持させ、非諧調表示開始信号の制御により前記複数の液晶画素を所定行数単位で一緒に駆動して駆動行の液晶画素に固定画素電圧を保持させるように構成されることを特徴とする請求項 2に記載の液晶表示装置。

[7] 前記光源駆動部は前記複数の光源に対する駆動電圧をそれぞれ発生する複数の電圧変換インバータ、および少なくとも前記階調表示開始信号を検出して前記所定デューティ比のパルス幅変調信号を発生しこのパルス幅変調信号を前記複数の光源のピッチに対応した位相差で前記複数の電圧変換インバータに出力するインバータ制御回路を含むことを特徴とする請求項 3に記載の液晶表示装置。

[8] 前記インバータ制御回路は、前記パルス幅変調信号を諧調表示期間開始タイミング力も第 1期間後に立ち上げ、この立ち上がりから前記諧調表示期間よりも短い第 2期間後に立ち下げるように構成されることを特徴とする請求項 7に記載の液晶表示装置

[9] 前記液晶画素はベンド配向された液晶分子を含むことを特徴とする請求項 1に記載の液晶表示装置。

[10] 複数の液晶画素を有する表示パネルおよび前記表示パネルを照明する照明光源部を持つ液晶表示装置の表示制御方法であって、

映像信号が更新される 1フレーム期間毎に所定デューティ比で前記照明光源部を点灯させ消灯させることと、

前記複数の液晶画素の各々に前記照明光源部の点灯制御期間より長い階調表示期間だけ前記映像信号に依存した可変画素電圧を保持させ前記照明光源部の消灯制御期間より短い非諧調表示期間だけこの映像信号に依存しない固定画素電圧を保持させることを備えることを特徴とする表示制御方法。

[11] 前記複数の液晶画素は前記表示パネルにおいて略マトリクス状に配置され、前記照明光源部は各々複数行の液晶画素からなる複数の表示領域を順次照明する複数の光源を含むことを特徴とする請求項 10に記載の表示制御方法。

[12] 前記複数の光源のうちの少なくとも 1相の点灯タイミングを対応表示領域内に位置する任意行数の液晶画素の階調表示期間開始タイミングよりも遅らせることを特徴とする請求項 11に記載の表示制御方法。

[13] 前記複数の光源のうちの少なくとも 1相の消灯タイミングを対応表示領域内に位置する任意行数の液晶画素の非階調表示期間開始タイミングよりも早めることを特徴とする請求項 11または 12に記載の表示制御方法。

[14] 前記複数の光源のうちの少なくとも 1つは対応表示領域において任意行数の液晶画素に対向し、前記対応表示領域において前記任意行数の液晶画素の動作を基準として前記少なくとも 1つの光源を点灯および消灯させることを特徴とする請求項 11〖こ記載の表示制御方法。

[15] 前記 1フレーム期間において階調表示開始信号および非諧調表示開始信号を発生し、階調表示開始信号の制御により前記複数の液晶画素を所定行数単位で順次駆動して駆動行の液晶画素に可変画素電圧を保持させ、非諧調表示開始信号の制御により前記複数の液晶画素を所定行数単位で一緒に駆動して駆動行の液晶画素に固定画素電圧を保持させることを特徴とする請求項 11に記載の表示制御方法。

[16] 少なくとも前記階調表示開始信号を検出して前記所定デューティ比のパルス幅変調信号を発生しこのパルス幅変調信号を前記複数の光源のピッチに対応した位相差で複数の電圧変^ンバータに出力することにより前記複数の光源に対する駆動電圧を得ることを特徴とする請求項 12に記載の表示制御方法。

[17] 前記パルス幅変調信号を諧調表示期間開始タイミング力第 1期間後に立ち上げ、この立ち上がりから前記諧調表示期間よりも短い第 2期間後に立ち下げることを特徴とする請求項 16に記載の表示制御方法。

[18] 前記液晶画素はベンド配向された液晶分子を含むことを特徴とする請求項 10に記載の表示制御方法。

[19] 複数の液晶画素が略マトリクス状に配置され、所定タイミングで前記液晶画素を行毎に順次駆動して液晶画素に可変画素電圧を階調表示用に書き込み可変画素電圧を保持し、さらに前記所定タイミング力ずれたタイミングで前記液晶画素を順次駆動して液晶画素に固定画素電圧を非階調表示用に書き込み固定画素電圧を保持し、これを繰り返して表示を行う表示パネルと、

前記液晶画素の行に略平行に並べられた複数相の光源とを備え、

複数行の前記液晶画素をグループとし、各グループに対し前記複数相の光源のうちの一つの相が主に対応して照明を行い、

前記各グループ内には、前記固定画素電圧が非階調表示用に書き込まれるタイミングが異なる少なくとも 2つの行、及び前記可変画素電圧が階調表示用に書き込まれるタイミングが異なる少なくとも 2つの行が存在し、

前記光源は、この光源が対応する前記グループ内で最も早く前記固定画素電圧が非階調表示用に書き込まれるタイミングより前に消灯し、この光源が対応する前記グループ内で最も遅く前記可変画素電圧が階調表示用に書き込まれるタイミングより後に点灯することを特徴とする液晶表示装置。