KR20010095320A - 과립형 자기막을 포함하는 배선기판 - Google Patents

과립형 자기막을 포함하는 배선기판 Download PDF

Info

Publication number
KR20010095320A
KR20010095320A KR1020010017971A KR20010017971A KR20010095320A KR 20010095320 A KR20010095320 A KR 20010095320A KR 1020010017971 A KR1020010017971 A KR 1020010017971A KR 20010017971 A KR20010017971 A KR 20010017971A KR 20010095320 A KR20010095320 A KR 20010095320A
Authority
KR
South Korea
Prior art keywords
magnetic
wiring board
loss material
thin film
magnetic loss
Prior art date
Application number
KR1020010017971A
Other languages
English (en)
Other versions
KR100882388B1 (ko
Inventor
요시오 아와쿠라
신야 와타나베
사토시 시라토리
히로시 오노
Original Assignee
도낀 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000101765A external-priority patent/JP4417521B2/ja
Priority claimed from JP2000101756A external-priority patent/JP2001284755A/ja
Application filed by 도낀 가부시끼가이샤 filed Critical 도낀 가부시끼가이샤
Publication of KR20010095320A publication Critical patent/KR20010095320A/ko
Application granted granted Critical
Publication of KR100882388B1 publication Critical patent/KR100882388B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance

Abstract

고속으로 동작하는 반도체 소자 및 전자회로에서 스퓨리어스 방사를 억압하는데 효과적인 자기 재료를 포함하는 배선 기판을 제공하기 위하여, 배선 기판(15)은 절연성 베이스 재료(17), 그위에 형성된 도체 패턴(19a 내지 19f), 및 도체 패턴위에 형성된 자기 박막(21a 내지 21f)을 포함한다. 자기 박막은 M-X-Y로 이루어진 자기 손실 재료로 구성되며, M은 Fe, Co 및 Ni중 적어도 하나이고, X는 M이나 Y와는 다른 적어도 하나의 원소이며, Y는 F, N 및 O중 적어도 하나이며, 상기 자기 손실 재료의 복소 투자율 특성의 허수 성분인 손실 팩터 μ"의 최대값 μ"max은 100MHz 내지 10 GHz 의 주파수 범위내에 존재하며, 상대 대역폭 bwr은 200%이하이거나 150%이상이고, μ"값이 최대값 μ"max의 50%인 두 주파수 사이의 주파수 대역폭을 추출하고 그 중심 주파수에서 주파수 대역폭을 표준화함으로써 얻어진다.

Description

과립형 자기막을 포함하는 배선기판{WIRING BOARD COMPRISING GRANULAR MAGNETIC FILM}
본 발명은 고주파수에서 우수한 자기 손실 특성을 나타내는 자성체를 포함하는 배선기판에 관한 것으로, 특히 우수한 복소 투자율 특성을 나타내며 고소에서 동작하는 능동 디바이스, 고주파 전자 부품 및 그것에 장착된 전자 기기에서 문제가 되는 스퓨리어스 방사 및 전자기 간섭을 억압하는데 효과적인 자기 손실 재료가 사용되는 고주파 전류 억압체나 가요성 배선기판과 같은 배선기판에 관한 것이다.
최근, 고집적 반도체 디바이스의 확산은 고속으로 동작하는 것이 두드러졌다. 예로서, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 마이크로프로세서(MPU), 중앙 처리 장치(CPU), 이미지 처리 산술 논리 유니트(IPALU), 및 다른 논리 회로 디바이스를 포함한다. 이들 능동 디바이스에서, 계산 속도 및 신호 처리 속도가 놀라운 비율로 고속화되었으며, 고속 전자회로를 통해 전파된 전기신호는 전압, 전류의 급격한 변화 때문에 유도성의 고주파 잡음의 주 원인이 된다. 한편, 전자 부품이나 전자 기기의 경량화, 박형화, 소형화의 경향이 급속하게 증가하고 있는 추세이다. 그 경향과 관련하여, 반도체 소자의 집적도 및 프린트 배선 또는 회로 기판에서 구현되는 더 높은 전자부품의 실장 밀도가 두드러진다. 따라서, 아주 조밀하게 집적되거나 실장되는 전자소자나 신호 라인은 서로 아주 밀접하게 되며, 신호 처리 속도의 고속화와 관련하여, 고주파 스퓨리어스 방사 잡음이 쉽게 유도되어진다.
이러한 최근 전자 집적 소자 및 배선기판에서 파워 공급 라인으로부터 능동 디바이스로 진행하는 스퓨리어스 방사에서 문제가 지적되었으며, 그것에 대하여 디커플링 콘덴서나 다른 집중 정수 부품을 파워 라인에 삽입하는 것과 같은 측정이 실시되었다.
그러나, 고속화된 전자 집적소자 및 배선기판에 있어서는, 발생하는 잡음이 고조파 성분을 포함하고 있기 때문에, 신호 경로가 분포정수적인 동작을 나타내며, 상황은 종래의 집중식 정수회로를 전제한 잡음에 대한 측정이 비효율적인 것으로 일어난다.
유사한 문제들이 전자 기기 내에서도 배선기판 사이의 접속, 및 전자 부품에탑재된 가요성 배선기판 또는 프린트 회로기판(FPC)이나 가요성 평 케이블(FFC)(둘 다 일반적인 용어인 가요성 배선 또는 프린트 회로기판(FPC)라 함)에 관하여도 발생되었다.
본 발명의 목적은 상기한 바와 같이 고속으로 동작하는 전자회로 및 반도체 소자로부터 스퓨리어스 방사를 카운터하는데 효율적인 자기 재료를 포함하는 가요성 배선기판을 제공하는 것이다.
본 발명의 다른 목적은 스퓨리어스 방사에 대한 효과적인 측정이 작은 부피의 자성체로 실시가능한, 큰 자기 손실 팩터 μ"를 나타내는 자기 손실 재료를 포함하는 가요성 배선기판을 제공하는 것이며,
본 발명의 일 특징에 따르면, 절연 베이스 재료, 그것에 형성된 도체 패턴, 및 도체 패턴상에 형성된 자기 박막을 포함하는 배선기판이 제공된다.
본 발명의 특징에 있어서, 자기 박막은 M-X-Y로 이루어진 조성을 가지는 자기 손실 재료로 이루어지며(여기서 M은 Fe, Co, 및 Ni중 적어도 하나이고 X는 M 또는 Y와는 다른 적어도 하나의 원소이며 Y는 F, N 및 O중 적어도 하나이며), 자기 손실 재료는 자기 손실 재료의 복소 투자율 특성의 허수 성분인 손실 팩터 μ"의 최대값 μ"max가 100 MHz 내지 10 GHz 범위의 주파수 내에 존재하는 협대역 자기 손실 재료이며, 및 상대 대역폭 bwr은 200%이하이고, μ"값이 최대값 μ"max의 50%인 두 주파수 사이의 주파수 대역폭을 추출하고 그 중심 주파수에서 주파수 대역폭을 표준화함으로써 얻어지는 것이 바람직하다.
본 발명의 특징에 있어서, 자기 박막은 M-X-Y로 이루어진 조성을 가지는 자기 손실 재료로 이루어지며(여기서 M은 Fe, Co, 및 Ni중 적어도 하나이고 X는 M 또는 Y와는 다른 적어도 하나의 원소이며 Y는 F, N 및 O중 적어도 하나이며), 자기 손실 재료는 자기 손실 재료의 복소 투자율 특성의 이미지 성분인 손실 팩터 μ"의 최대값 μ"max가 100 MHz 내지 10 GHz 범위의 주파수 내에 존재하는 광대역 자기 손실 재료이며, 및 상대 대역폭 bwr은 150%이상이고, μ"값이 최대값 μ"max의 50%인 두 주파수 사이의 주파수 대역폭을 추출하고 그 중심 주파수에서 주파수 대역폭을 표준화함으로써 얻어지는 것이 바람직하다.
본 발명의 다른 특징에 따르면, 도체부를 포함하는 적어도 일층의 기판, 및 도체부나 기판의 적어도 일부상에 전개된 자기 박막을 포함하는 배선기판이 제공되어 있다.
자기 박막은 M-X-Y로 이루어진 조성을 가지는 자기 손실 재료로 이루어지며(여기서 M은 Fe, Co, 및 Ni중 적어도 하나이고 Y는 F, N 및 O중 적어도 하나이며 X는 M 또는 Y와는 다른 적어도 하나의 원소이며 ), 자기 손실 재료는 자기 손실 재료의 복소 투자율 특성의 이미지 성분인 손실 팩터 μ"의 최대값 μ"max가 100 MHz 내지 10 GHz 범위의 주파수 내에 존재하는 협대역 자기 손실 재료이며, 및 상대 대역폭 bwr은 200%이하이고, μ"값이 최대값 μ"max의 50%인 두 주파수 사이의 주파수 대역폭을 추출하고 그 중심 주파수에서 주파수 대역폭을 표준화함으로써 얻어지는 것이 바람직하다.
도 1은 본 발명의 제1 실시예에 따른 가요성 배선기판의 단면도.
도 2a-2e는 도1에 도시된 가요성 배선기판을 제조하기 위한 절차를 순서대로 나타낸 단면도.
도 3은 본 발명의 제2 실시예에 따른 다층 프린트 배선기판의 단면도.
도 4는 과립형 자기박막을 형성하기 위한 장치 구성의 개략도.
도 5는 본 발명의 실시예에 따른 샘플 1에서 μ"의 주파수 의존성의 예를 나타낸 그래프.
도 6은 본 발명의 제3 실시예에 따른 다층 프린트 배선기판의 단면도.
도 7은 본 발명의 제 4실시예에 따른 다층 프린트 배선기판의 단면도.
도 8은 과립형 자기 박막을 형성하기 위한 장치 구성의 개략도.
도 9는 본 발명의 실시예에 따른 샘플 2에서 μ"의 주파수 의존성의 예를 나타낸 그래프.
도 10은 비교 샘플 2에서 μ"의 주파수 의존성의 예를 나타낸 그래프.
도 11은 본 발명에 따른 자기 손실 재료를 포함하는 고주파 전류 억압 체의 억압 효과를 관찰하기 위한 측정 시스템의 사시도.
도 12a는 본 발명의 실시예에 따른 샘플1의 전송 특성(S21)의 그래프.
도 12b는 비교 샘플1인 합성 자기 시트의 전송 특성(S21)의 그래프.
도 13은 본 발명의 실시예에 따른 자성체의 등가회로도.
도 14a는 본 발명의 실시예에 따른 샘플1의 전송 특성으로부터 평가된 R값의 그래프.
도 14b는 비교 샘플인 합성 자기 시트의 전송 특성으로부터 계산된 R값의 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
51 : 상호접속판 53,55,57,59,61 : 배선기판
63 : 그라운드 패턴 65 : 과립형 자기 박막
67 : 도체 패턴
본 발명의 내용은 본 발명의 실시예를 기술하기에 앞서 특별히 기록될 것이다.
본 발명자는. 이전에 발명된 고주파수에서 큰 자기 손실을 나타내는 합성 자성체를 가지고, 스퓨리어스 방사 소스의 근방에 합성 자성체를 전개함으로써 반도체 소자 및 전자회로등으로부터 스퓨리어스 방사의 발생이 효율적으로 억압되는 방법을 발견하였다. 이러한 자기 손실을 이용하는 스퓨리어스 방사 감쇠의 능동 메카니즘에 대한 최근의 연구조사는 스퓨리어스 방사의 소스를 구성하는 전자회로에 등가 저항 성분의 전달을 기초로하는 것이 알려졌다. 여기에서, 등가 저항 성분의 사이즈는 자성체의 자기 손실 팩터 μ"의 사이즈에 의존한다. 특히, 전자회로에 등가적으로 삽입되는 저항 성분의 사이즈는 자성체의 영역이 일정할 때 자성체의 두께 및 μ"에 대충 비례한다. 따라서, 자성체가 작거나 얇아짐에 따라 자성체에 원하는 스퓨리어스 방사 감쇠를 얻기 위하여 보다 큰 μ"가 필요하게 된다.
예를 들면, 반도체 소자 몰드의 내부에서와 같은 소문자 영역에 자기 손실 체를 이용하여 스퓨리어스 방사에 대한 측정을 하기 위하여, 자기 손실 팩터 μ"에 대한 아주 큰 값이 필요하게 되며, 종래의 자기 손실 재료보다 상당히 큰 μ"를 가지는 자성체가 조사되었다.
발명자들은 스퍼터링 또는 진공증착 방법을 이용하여 연성 자기 재료에 대한 연구 과정에서, 아주 미세한 자기 금속 입자가 세라믹과 같은 비자성체에 균일하게 확산되는 과립형 자성체의 현저한 투자율을 알게 되었고, 자기 금속 임자 및 그것들을 에워싸는 비자성체의 마이크로구조에 대한 연구를 하였다. 그 결과, 발명자들은 과립형 자성체에서 자기 금속 입자의 농도가 어떤 범위내에 있을 때 현저한 자기 손실 특성이 고주파 영역에서 얻어진다는 것을 발견하였다.
이제, 많은 연구들이 행해져서 M-X-Y 조성(여기서 M은 Fe, Co, 및 Ni중 적어도 하나이고 Y는 F, N 및 O중 적어도 하나이며 X는 M 또는 Y와는 다른 적어도 하나의 원소이며)을 가지는 과립형 자성체에 대해 연구하기 시작하였으며, 이들이 저손실이며 큰 포화 자화를 나타내는 것이 알려져 있다. 이들 M-X-Y 과립형 자성체에서, 포화 자화의 크기는 M 성분에 의해 고려된 체적비에 의존한다. 그러므로, M 성분의 비율은 큰 포화 자화를 얻기 위하여 높게 되어야 한다. 이 때문에, 고주파 유도 장치나 트랜스포머에서 자석 코어로서 사용되는 것과 같은 통상의 적용을 위해 M-X-Y 과립형 자성체에서 M성분의 비율은 일정 범위에 한정되엇으며, 그것에 의해 약 80% 이상의 포화 자화는 M 성분으로 배타적으로 이루어진 큰 금속 자성체의 포화 자화에 대해 구현될 수 있다.
발명자들은 넓은 범위에 걸쳐 M-X-Y 조성(여기서 M은 Fe, Co, 및 Ni중 적어도 하나이고 Y는 F, N 및 O중 적어도 하나이며 X는 M 또는 Y와는 다른 적어도 하나의 원소이며)을 가지는 과립형 자성체의 비율은 연구하였으며, 그 결과, 모든 조성물 시스템에서, 자기 금속 M이 특정 농도 범위내에 존재할 경우 고주파 영역에 큰 자기 손실이 나타난다는 것을 발견하였다.
더욱이, M 성분이 배타적으로 이루어진 큰 금속 자성체의 포화 자화에 비해 80% 이상 더 큰 포화 자화를 나타내는 가장 높은 영역은 일부 시간동안 널리 조사된 높은 포화 자화에서 낮은 손실을 갖는 M-X-Y 과립형 자성체 영역이다. 이 영역에서의 재료들은 실수부(real-part) 투자율(μ') 및 포화 자화의 값이 둘 다 크지만, 전기 저항에 영향을 미치는 X-Y 성분에 의해 고려된 비율은 작으며 그로인해 전기 저항이 작게 되기 때문에 상기한 고주파 인덕터와 같은 고주파 마이크로자기 디바이스에 사용된다. 그때문에, 막 두께가 얇게 되면, 고주파에서의 투자율은 고주파 영역에서 와전류 손실의 전개와 관련하여 저하되며, 그런 이유로 이들 재료는 잡음을 억압하는데 사용되는 것과 같은 비교적 두꺼운 자기 막에 사용하기에 부적합하다. M 성분만으로 이루어진 큰 금속 자성체의 포화 자화의 60% 이상 80% 이하의 포화 자화를 나타내는 M 성분비에 대한 영역에서, 전기 저항은 100 마이크로오옴-cm 이상으로 비교적 크다. 그러므로, 재료의 두께가 수 ㎛ 정도라 할지라도, 와전류에 기인한 손실은 작으며, 거의 모든 자기 손실은 자연 공진에 기인할 것이다. 그 때문에, 자기 손실 팩터 μ"에 대한 주파수 분산 폭은 좁게 될 것이며, 따라서 이러한 재료들은 협대역 주파수 범위에서 소음 방지 측정에 적합하다. 여기에서, M 성분 만으로 이루어진 큰 금속 자성체의 포화 자화의 35% 이상 60% 이하인 포화 자화를 나타내는 M 성분비에 대한 영역에서, 전기 저항에 500 마이크로오옴-cm 이상으로 더 크며, 그러므로 와전류에 기인한 손실은 아주 작게 되고, M 성분 사이의 자기 상호작용이 작게 되기 때문에, 스핀 열적 장애가 크게 되고, 자연 공진이 발생하는 주파수에서의 전개가 진동하게 된다. 그 결과, 자기 손실 팩터 μ"는 넓은 범위에 걸쳐 큰 값을 나타내게 될 것이다. 따라서, 이 조성 영역은 광대역 고주파 전류 억압에 적합하다.
한편, M 성분비가 본 발명의 영역에서보다 더 작은 영역에서, M 성분 사이의 자기 상호작용이 거의 나타나지 않기 때문에 통상적이 아닌 자기가 발생한다.
그러나, 본 발명의 제 2 실시예에 따른 가요성 배선기판(25)에서, 절연층(25)이 전개되며 이 절연층은 도체 패턴(27a, 27b, 27c, 27d 및 27e)가 전개되는 측상의 전체 표면을 덮기 위하여 합성 수지등으로 이루어지며, 도체 패턴(27a, 27b, 27c, 27d 및 27e)을 포함하여, 절연층(25)의 표면상에는 그 전체를 가로질러 진공 증착에 의해 과립형 자기 박막(31)이 형성되어 있다. 필요하다면, 이러한 것은 일부분에만 형성될 수 있다.
이들과 같은 구성을 가지는 제1 및 제2 실시예에 따른 가요성 배선기판(15,25)에서, 과립형 자기 박막(1)은 도체 패턴으로부터 스퓨어리스 방사된 전자기파를 흡수하여 열로 전환하고, 이들 가요성 배선기판(15 및 25)으로부터 외부로 고주파 잡음의 방사가 억압될 수 있다.
폴리이미드와는 다른 수지등이 절연성 및 가요성을 나타내는 합성 수지인 한 배선기판의 베이스 재료에 대해 사용될 수 있다.
다음, 도 4를 참조하여, 본 발명의 실시예에 따른 과립형 자기박막(자기몸체 M-X-Y)의 특정 예가 기술된다.
도4를 참조하면, 과립형 자기 박막 제조장치(33)는 진공 챔버(35)를 포함한다. 진공 챔버(35)는 공기를 배출하기 위한 진공 펌프(37) 및 가스 공급 유닛(39)을 포함한다. 진공 챔버(35) 내부에는 도가니(41) 및 도가니 위에 있는 보드(43)가 포함되어 있다. 셔터(45)는 도가니(41) 및 보드(43) 사이에 배치되어 있다.
다음, 도4에 도시된 과립형 자기박막 진공증착 장치를 이용하여 과립형 자기박막을 제조하는 예가 기술된다.
(샘플 1)
과립형 자기 박막은 도4에 도시된 과립형 자기박막 진공 증착 장치(33)를 이용하여, 아래의 표1에 조지된 조건하에서, 진공 증착에 의해, 유리 보드(43)로 이루어진 베이스 재료로 제조되었으며, 열처리는 샘플1을 생성하기 위하여 진공 자계에서 2시간동안 300℃에서 수행되었다.
이렇게 얻어진 샘플1이 형광 투시 x-레이 분석을 받았을 때, 막의 조성물은 Fe72Al11O17로 판명되었다.
샘플1에서의 막 두께는 2.0㎛였으며, DC 저항은 530 마이크로오옴-cm이고, 이방성 자계는 Hk 180e(1422A/m)이며, Ms는 16800 가우스(1.68T)이고, 상대 대역폭 bwr은 148%이고, 상대 대역폭은 μ"값이 최대값 μ"max의 50%인 두 주파수 사이의 주파수 대역폭을 추출하고 그 중심 주파수에서 주파수 대역폭을 표준화함으로써 얻어진다. 샘플1의 포화 자화와 M 성분만으로 이루어진 금속 자성체의 포화 자화 사이의 비율 값은 72.2%였다.
표 1
증착 전의 진공도 < 1×10-6토르(=1.33×10-4Pa)
증착시의 산소 흐름율 3.0 sccm
재료 Fe70Al30합금
얻어진 샘플1의 자기 손실 특성을 검증하기 위하여, μ- f 특성이 조사되었다. μ- f 특성의 측정은 장방형으로 이루어진 검출 코일내에 샘플을 삽입함으로써 행해졌으며, 임피던스의 측정은 바이어스 자계를 인가하면서 행해졌다. 그러므로 자기 손실 팩터 μ"의 주파수 특성이 얻어졌다.
(비교 샘플 1)
비교 샘플 1은 Al2O3칩이 90이라는 것을 제외하고는 샘플1과 동일한 조건하에서 동일한 방법으로 얻어졌다.
이렇게 얻어진 비교 샘플1이 형광 투시 x-레이 분석을 받았을 때, 막의 조성물은 Fe86Al6O8로 판명되었다. 비교 샘플1에서의 막 두께는 1.2㎛였고, DC 저항은 74 마이크로오옴-cm이고, 이방성 자계는 22 Oe(1738 A/m)이며 Ms는 18800 가우스(1.88T)였다. 비교 샘플1의 포화 자화와 M 성분만으로 이루어진 금속 자성체의 포화 자화 사이의 비율, 즉 {Ms(M-X-Y)/Ms(M)}×100은 85.7%였다.
본 발명의 샘플1의 μ"- f 특성은 도5에 도시되어 있다. 도5를 참조하면, 피크는 아주 크고, 분산은 예리하며, 700MHz 근방에서 공진 주파수는 하이라는 것을 알 수 있다.
비교 샘플1의 μ"- f 특성이 비교를 위해 조사되었을 때, 큰 μ"가 나타났으며, 포화 자화의 팩터가 큰 것을 반영하며, 와전류 손실은 샘플의 낮은 저항값에 기인하여 주파수의 상승과 함께 발생되었고, 그 때문에, 자기 손실 특성이나 투과도의 저하는 저주파 영역으로부터 발생하고, 투과특성은 고주파수에서 양호하지 않게 된다는 것이 판명되었다.
이들결과로부터, 본 발명의 샘플1에서 자성체는 고주파 영역에서 아주 큰 자기 손실 특성을 나타내는 것을 알 수 잇을 것이다.
상기 기술된 본 발명의 제1 및 제2 실시예에서, FPC 보드가 사용되었으나, 본 발명은 유사한 구성을 가지는 가요성 평 케이블(FFC)에도 적용될 수 있다.
도6을 참조하면, 본 발명의 제3 실시예에 따른 다층 배선기판으로서 인용되는 다층 배선기판 또는 상호접속판(51)은 적층 구조를 가지며 제1 내지 제5 프린트 배선기판(53, 55, 57, 59 및 61)이 스택되어 있다. 과립형 자기 박막(65)은 유리 에폭시 재료로 이루어지는 제1 프린트 배선기판(55)의 일 표면상에 전개되는 그라운드 패턴(63)의 전체표면에 걸쳐 형성되어 있다. 한편, 도체 패턴(67)은 프린트 배선기판 상에 그라운드 패턴(63)으로부터 반대측상에 있는 표면상에 형성된다. 도체 패턴(67) 상에는 과립형 박막(65)이 형성되어 있다. 그 표면상에는 유리 에폭시 재료로 만들어진 제2 프린트 배선기판(53)이 형성되어 있다. 이 제2 프린트 배선기판(53)은 도체 패턴을 가지지 않는 절연 보드이다. 제2 프린트 배선기판(53)은 도체 패턴(67)을 가지지 않지만, 그 전체 외부 표면에 걸쳐 형성된 과립형 자기 박막을 갖는다.
한편, 제1 프린트 배선기판(55)의 표면상에는 그 일 표면상에 도체 패턴을 포함하는 제3 프린트 배선기판(57)의 다른 표면이 스택되어 있다. 제3 프린트 배선기판(57)의 도체 패턴상에는 과립형 자기 박막이 형성되어 있다. 제3 프린트 배선기판(57)에는 유리 에폭시 재료로 이루어진 제4 프린트 배선기판(59)이 형성되어 있다. 제3 프린트 배선기판(57)으로부터 반대측상에 있는 제4 프린트 배선기판(59)의 표면상에는 도체 패턴(67)이 형성되어 있으며, 그 상부에는 과립형 자기박막(65)이 형성되어 있다.
제4 프린트 배선기판(59) 상에는 유리 에폭시 재료로 이루어진 제5 프린트 배선기판(61)이 형성되어 있다. 제4 프린트 배선기판(57)으로부터 반대측에 있는 제5 프린트 배선기판(61)의 표면상에는 도체 패턴(67)이 형성되어 있으며, 그 상부에는 과립형 자기박막이 형성되어 있다. 더욱이, 도체 패턴(67)이 형성되어 있지 않은 표면상에는 과립형 자기 박막(65)이 도체 패턴(67)과의 일정 간격으로 형성되어 있다. 도체 패턴들 사이에 배치된 과립형 자기 박막은 도체 패턴(67)과 접촉하기 위하여 배치되지 않을 경우에도 도체로서 사용되며 절연 보드상에 직접 배치될 수 있다.
이러한 구성을 가지는 제3 실시예에 따른 다층 배선기판에 있어서, 과립형 자기 박막은 도체 패턴(67)으로부터 방사되는 고주파를 흡수하여 이를 열로 전환시킨다. 그러므로, 다층 배선기판으로부터 외부로 고주파 잡음의 방사는 억압될 수 있다.
제3 실시예에 따른 다층 배선기판은 제1 및 제2 프린트 배선기판(55)을 인가한 후에, 제2, 제4 및 제 5 프린트 배선기판이나 절연층이 차례로 형성되도록 구성되어 있다. 그러나, 보드로서 유리 에폭시 재료를 가지는 다층 프린트 배선기판이 초기에 준비되어, 에폭시 수지등과 같은 접착제를 이용하여 인가된다.
예를 들면, 폴리이미드등은 절연성질을 나타내는 합성수지인 한 보드에 사용될 수 있다.
더욱이, 과립형 자기 박막(1)은 도체 패턴(2)상에 전개되지 않을 경우라도, 도체로서 사용되며 절연 보드상에 직접 전개될 수 있다.
도7을 참조하면, 본 발명의 제4 실시예에 따른 다층 배선기판(69)은 적층 방식으로 형성된 베이스 재료로서 폴리이미드를 가지는 제1 내지 제5 프린트 배선기판(55, 53, 57, 59 및 61)을 가진다. 제1 프린트 배선기판(55) 아래에 전개된 제2 프린트 배선기판(53)은 그 일 표면상의 그라운드 패턴(63)과 그 다른 표면상의 도체 패턴(67)을 포함한다. 제2 프린트 배선기판(53)의 그라운드 패턴에는 그 전체 표면을 가로질러 과립형 자기 박막(65)이 형성되어 있다. 제2 프린트 배선기판의 다른 표면상의 도체 패턴에는 과립형 자기 박막(65)이 형성되어 있으며, 그 위에 제1 프린트 배선기판(55)의 일 표면이 스택되어 있다. 제1 프린트 배선기판(55)의 다른 표면측상에는 제3 및 제4 프린트 배선기판(57, 59)이 형성되어 있으며, 각각 그일측상에 도체 패턴(67)을 가진다. 이들 도체 패턴(67) 상에는 과립형 자기 박막이 형성되어 있다.
도체 패턴(67)이 형성되어 있는 제4 프린트 배선기판(59)의 표면상에는 제5 프린트 배선기판(61)이 형성되어 있다. 절연막(71)은 제5 프린트 배선기판(61)의 외부 표면상의 도체 패턴이 형성되어 있는 표면의 전체 표면을 덮기 위하여 형성되어 있으며, 과립형 자기박막(65)은 그 전체 표면을 덮기 위하여 형성되어 있다.
이러한 구성을 가지는 제2 실시예에 따른 다층 배선기판(69)에 있어서, 도체 패턴(67)으로부터 방사된 고주파는 과립형 자기 박막(65)에 의해 흡수되어 그것을 열로 전환하며, 그로인해 다층 배선기판으로부터 외부로 고주파 잡음의 방사가 억압될 수 있다.
과립형 자기 박막(65)은 도전성을 나타내며 금속 자성체를 포함하며, 그러므로 그것은 도체로서 직접 사용될 수 있다.
더욱이, 제2 실시예에 따른 다층 배선기판은 제1, 제3, 제 4 및 제 5 프린트 배선기판이 제2 프린트 배선기판(55) 상에 연속으로 형성되도록 구성되어 있다. 그러나, 도체 패턴을 가지며 보드로서 폴리이미드를 사용하는 복수의 프린트 배선기판들은 초기에 준비될 수 있으며, 그들은 에폭시 수지등과 같은 접착제를 이용하여 인가될 수 있다.
다음, 본 발명의 실시에에서 사용되는 과립형 자성체 M-X-Y 구조 및 그것을 제조하기 위한 방법의 특정 예가 도8을 참조로 다음에 기술된다.
도8을 참조하면, 스퍼터링 장치(73)는 공기가 진공 펌프(37)에 의해 배출될 수 있는 진공 챔버(35) 내부의 보드(77) 및 타겟 샘플 테이블 플랫폼(75)을 포함한다. 타겟 샘플 플랫폼(75)은 외부로부터 RF 파워 서플라이(79)에 접속되어 있다. 타겟 샘플 플랫폼(75) 상에는 터겟(81)과 그안에 놓여진 팁(83)이 있다. 타겟 샘플 플랫폼(75)과 보드(77) 사이에는 보드(77)를 덮기 위하여 셔터(45)가 배치되어 있다. 심볼 39는 가스를 쳄버 내부로 공급하기 위한 가스 공급 유닛을 지시하며, 심볼 85는 보드(77)를 지지하기 위한 지지 플랫폼을 지시한다.
제조 예는 다음에 기술된다.
(샘플 2)
도 8에 도시된 장치를 이용하여, 과립형 자기 박막이 아래의 표2에 도시된 조건하에서 스퍼터링에 의해 유리 보드(77)상에서 제조되었다. 그것에 의해 얻어진 스퍼터링된 막은 샘플2를 생성하기 위하여 300℃에서 2시간동안 진공 자계의 열처리를 받았다. 이 샘플2가 형광 투시 x-레이 분석을 받은 경우, 막의 조성은 Fe72Al11O17로 판명되었다. 샘플2에서의 막 두께는 2.0㎛이고, DC 저항은 530 마이크로오옴-cm이고, Hk는 18 Oe(1422 A/m)이고, Ms는 16800 가우스(1.68T)이며, 상대 대역폭 bwr은 148%이다. 샘플2의 포화 자화 및 M 성분만으로 이루어진 금속 자성체의 포화 자화 사이의 비율값은 72.2%였다.
표 2
증착전의 진공도 <1×10-6토르(≒1.33×10-4Pa)
증착시의 분위기 Ar
파워 서플라이 RF
타겟 Fe(φ100mm) + Al2O3칩(120 피스)(칩 사이즈 : 5mm×5mm×2mmt)
샘플의 자기 손실 특성을 검증하기 위하여, μ- f 특성이 조사되었다. μ- f 특성의 측정은 장방형으로 구성된 검출 코일내에 샘플을 삽입함으로써 행해지며, 임피던스 측정은 바이어스 자계를 인가하여 행해진다. 그러므로, 자기 손실 팩터 μ"의 주파수 특성이 얻어진다.
(비교 샘플2)
비교 샘플2는 Al2O3의 수가 90인 것을 제외하고는 샘플2와 동일한 조건하에서 동일한 방법으로 얻어졌다.
이렇게 얻어진 비교 샘플2이 형광 투시 x-레이 분석을 받은 경우, 막의 조성은 Fe86Al6O8로 판명되었다. 막 두께는 1.2㎛이고, 비교 샘플2에서의 DC 저항은 74 마이크로오음-cm이고, 이방성 자계는 22 Oe(1738 A/m)이며, Ms는 18800 가우스(1.88T)였다. 비교 샘플2의 포화 자화 및 M 성분만으로 이루어진 금속 자성체의 포화 자화 사이의 비, 즉 {Ms(M-X-Y)/Ms(M)}×100은 85.7%였다.
도9를 참조하면, 본 발명의 샘플2의 μ"- f 특성에 있어서, 피크는 아주 높고, 분산은 첨예하며 공진 주파수는 700MHz 근방에서 높다.
그러나, 비교 샘플2의 저항값은 낮기 때문에, 와전류 손실은 주파수가 상승할 때 발생된다. 그러므로 투자율(자기 손실 특성)의 저하는 저주파 영역으로부터 전개되며, 그 투과 특성은 고주파에서 좋지 않다.
이들 결과로부터 본 발명의 샘플2에서 자성체는 고주파 영역에서 아주 높은 자기 손실 특성을 나타낸다는 것을 알 수 있다.
다음은 본 발명의 실시예들에서 얻어진 샘플1 및 2를 이용하여 잡음 억압 유효성을 검증하기 위하여 행해진 테스트를 기술한다. 이들 테스트는 샘플1 및 2에 대하여 동일하였으며, 그러므로 샘플1에 대해서만 기술된다.
잡음 억압 유효성을 검증하기 위하여, 도11에 도시된 측정 시스템(91)을 이용하고, 또한 도5에 도시한 투자율 특성을 가지며, 일측이 20mm의 정방형으로 이루어지고, 막두께가 2.0㎛인 과립형 자기 박막의 샘플1을 구비한 전자기 간섭 억압체를 이용하여, 이것을 75mm의 라인 길이 및 50오옴의 특성 임피던스를 가지는 마이크로스트립 바로 위에 배치하고, 네트워크 분석기(HP 8753D)를 이용하여 2포트간의 전송 특성을 구하였다. 심볼 93은 마이크로라인과 네트워크 분석기를 연결하는 동축라인을 지시한다. 그 결과는 아래의 표3에 제공되어 있다.
표 3
투자율 특성
과립형 자기박막 조성 자기 시트
μ"/700 MHz 약 1800 약 3.0
bwr 148 196
상기 표3에서, 과립형 자기박막 샘플1의 전자기 간섭 억압 시트에 대한 투자율 특성은 플랫 센더스트(Sendust) 파우더 및 비교 샘플로서 사용된 중합체로 이루어진 동일 영역의 조성 자기 시트에 대한 특성과 함께 주어진다. 과립형 자기 박막 샘플1의 μ"은 서브-마이크로파 대역에서의 분산을 나타내며, 크기는 μ"max = 700MHz 근방에서 약 1800이다. 이것은 동일 대역에서 μ" 분산을 나타내는 비교 샘플의 μ"보다 600배 정도 더 크다. 더욱이, 상대 대역폭 bwr은 비교 샘플의 것과 비교하여 작다. 고주파 전류가 잡음 전송 경로 바로 다음에 자기 손실 재료를 전개하고 전송 경로에 등가 저항 성분을 가함으로써 억압될 때, 억압 효과의 레벨은 μ" 의 크기와 자성체(μ" ·δ)의 두께의 곱에 대략 비례할 것이며, 그로인해, 억압 효과를 비교할 때, μ" ·δ의 값이 동일한 순서로 되도록 μ"≒3에서 δ=1.0mm인 조성물 자기 시트는 비교 샘플로서 사용되었다.
특히, 도 11에서 도시된 바와 같이, 전자기 간섭 억압체 시트(89)는 점선 89'로 지시된 바와 같이 마이크로스트립 라인(87) 위에 직접 전개되었으며, 전송 특성 S21의 변화가 결정되었다. 도 12a 및 12에서, S21특성은 각각 과립형 자기 박막 샘플1의 전자기 간섭 억압체 시트와 조성물 자기 시트를 전개한 경우를 도시한다. 과립형 자기 박막 샘플1의 전개시에, S21특성은 100 MHz 이상에서 감소하며, 2 GHz 근방의 -10dB의 아주 작은 값을 나타낸 후에 증가한다. 한편, 조성물 자기 시트의 경우에 있어서, S21특성은 수백 MHz로부터 간단히 감소하고 3GHz에서 -10dB을 나타낸다. 이들 결과는 S21전송 특성이 자성체의 μ" 분산에 의존하고 억압 효과의 레벨이 μ" ·δ곱에 의존하는 것을 지시한다. 그래서, 자성체는 도13에 도시한 바와 같은 치수 λ분포 상수 라인으로 추측되었으며, 전송 특성 S11및 S21로부터 단위길이(Δλ)당 등가회로 상수를 검색한 후에, 샘플 치수(λ)로 전환된 등가회로 상수가 계산되었다. 자성체가 마이크로라인 위에 놓여질 때, 이 연구에서와 같이, 전송 특성의 변화가 직렬로 부가된 등가 저항 성분에 주로 기인하기 때문에, 등가 저항 R이 발견되었으며, 그 주파수 의존성이 조사되었다. 도 14a 및 14b에서, 본 발명에서의 등가 저항 R 및 비교 샘플인 조성 자기 시트의 주파수 변화가 도시되어 있다. 두 경우에 있어서, 등가 저항 R은 서브 마이크로 대역에서 증가하여, 3GHz에서 수십 오옴이 된다. 등가 저항 R의 주파수 의존성은 1GHz 근방에서 아주 크게 되는 μ"의 주파수 분산의 것과 다른 경향을 갖는 것으로 나타났으나, 두 경우에 있어서, 이것은 전술한 μ" ·δ 곱에 더하여 파장에 대한 샘플 치수의 비가 단순히 증가하는 사실을 반영한 결과일 것이다.
본 발명의 실시예에서, 제조 예들은 스퍼터링이나 진공 기상 증착 절차를 기초로하여 지시되어 있으나, 이온 빔 기상 증착이나 가스 증착과 같은 제조 방법이 사용될 수도 있으며, 어느 한가지 방법에 제한되지는 않으며 그것으로 본 발명의 자기 손실 재료가 균일하게 영향을 미치게 될 것이다.
더욱이, 본 발명의 실시예에서, 그것은 증착 막으로서 이지만, 성능 및 특성은 진공 자계에서 열처리를 수행함으로써 막 제조후에 향상될 수 있다.
상기한 내용을 기초로하여, 서브 마이크로파 대역에서 μ" 분산을 나타내는 본 발명의 샘플은 약 500배 더 큰 두께를 가지는 조성 자기 시트의 것에 등가인 고주파 전류 억압 효과를 나타내고, 이러한 것은 전자부품 및 고주파를 사용하는 회로장치등에서 1GHz 근방에서 주행하는 고속 클록으로 동작하는 반도체 집적 장치등을 포함하는 전자 부품과 상호 간섭받기 쉬운 전자 부품들 사이에서 EMI를 최소화하는데 사용되는 재료인 것이 명백하다.
상기한 과립형 자기 박막은 단지 Fe86Al6O8에 관한 것이지만, 본 발명의 과립형 자기 박막은 그 대신에 일반 형삭 M-X-Y를 갖는 자성체의 성분이 M은 Ni, Fe, 또는 Co이고, X 성분은 C, B, Si, Al, Mg, Ti, Zn, Hf, Sr, Nb, Ta 또는 희토산화물(rare earth) 또는 택일적으로 그 혼합물이며, Y 성분은 F, N, 또는 O 또는 택일적으로 그들의 혼합물이다.
상기 기술된 실시예들에 사용된 막 형성 방법은 스퍼터링이지만, 진종 기상 증착 등과 같은 다른 방법들이 사용될 수도 있다. 그외에도, 이온 빔 증착이나 가스 증착과 같은 제조 방법이 사용될 수도 있다. 어느 한 방법에 한정되는 것은 아니며 본 발명의 과립형 자기 박막은 균일하게 구현될 수 있을 것이다.
본 발명을 기초로하여, 상기한 바와 같이, 고주파를 사용하는 가요성 배선기판에서 스퓨리어스 전자기 방사 또는 전자기 간섭에 의해 초래된 간섭을 제거하는데 아주 유용한 현저한 고주파 자기 손실 특성을 나타내는 자기 박막을 가지는 배선기판이 제공될 수 있다.
더욱이, 본 발명을 기초로하여, 고주파를 사용하는 단일층 또는 다층 배선기판에서 전자기 방사 또는 전자기 잡음에 의해 초래된 간섭을 제거하는데 아주 유용한 현저한 고주파 자기 손실 특성을 나타내는 자기 박막을 가지는 단일층 또는 다층 배선기판이 제공될 수 있다.
본 발명에 따르면, 고속에서 동작하는 전자회로 및 반도체 디바이스로부터 스퓨리어스 방사를 카운터하는데 효율적인 자기 재료를 포함하는 가요성 배선기판을 제공할 수 있으며, 또한 큰 자기 손실 팩터 μ"를 나타내는 자기 손실 재료를 포함하는 가요성 배선기판을 제공할 수 있으며, 그것에 의해 스퓨리어스 방사에 대한 효과적인 측정이 작은 부피의 자성체로 실시될 수 있다.

Claims (39)

  1. 절연 베이스 재료;
    그위에 형성된 도체 패턴; 및
    상기 도체 패턴상에 형성된 자기 박막을 포함하는 배선 기판.
  2. 제 1항에 있어서, 상기 자기 박막은 상기 도체 패턴의 외부면을 따라 상기 도체 패턴상에 형성되는 것을 특징으로 하는 배선 기판.
  3. 제 1항에 있어서, 상기 자기 박막은 그 사이에 삽입되는 절연층이 형성되며 상기 도체 패턴이 형성되어 있는 배선기판의 전체 면을 덮는 것을 특징으로 하는 배선 기판.
  4. 제 2항에 있어서, 상기 베이스 재료는 가요성 재료로 구성되는 것을 특징으로 하는 배선 기판.
  5. 제 4항에 있어서, 상기 가요성 재료는 폴리이미드인 것을 특징으로 하는 배선 기판.
  6. 제 1항에 있어서, 상기 자기 박막은 스퍼터링 및 기상 증착중 적어도 하나에 의해 생성되는 것을 특징으로 하는 배선 기판.
  7. 제 1항에 있어서, 상기 자기 박막의 두께는 0.3 내지 20 ㎛의 범위내에 있는 것을 특징으로 하는 배선 기판.
  8. 제 1항에 있어서, 상기 자기 박막은 M-X-Y로 이루어진 조성을 가지는 자기 손실 재료로 구성되며, M은 Fe,Co 및 Ni중 적어도 하나이고, X는 M 또는 Y와는 다른 적어도 하나의 원소이며 Y는 F, N 및 O 중 적어도 하나이며,
    상기 자기 손실 재료는 상기 자기 손실 재료의 복소 투자율 특성의 허수 성분인 손실 팩터 μ"의 최대값 μ"max이 100MHz 내지 10 GHz 의 주파수 범위내에 존재하는 협대역 자기 손실 재료이며, 및
    상대 대역폭 bwr은 200%이하이고, μ"값이 최대값 μ"max의 50%인 두 주파수 사이의 주파수 대역폭을 추출하고 그 중심 주파수에서 주파수 대역폭을 표준화함으로써 얻어지는 것을 특징으로 하는 배선 기판.
  9. 제 8항에 있어서, 상기 자기 손실 재료의 X 성분은 C, B, Si, Al,Mg, Ti, Zn, Hf, Sr, Nb, Ta 및 희토산화물 원소중 적어도 하나인 것을 특징으로 하는 배선 기판.
  10. 제 8항에 있어서, 상기 자기 손실 재료에서, 상기 M은 상기 X-Y 화합물의매트릭스중에 분산된 과립형태로 존재하는 것을 특징으로 하는 배선 기판.
  11. 제 8항에 있어서, 상기 과립형상을 가지는 입자 M의 평균 입자 직경은 1 내지 40 nm 의 범위내인 것을 특징으로 하는 배선 기판.
  12. 제 8항에 있어서, 상기 자기 손실 재료는 600 Oe(4.74×104A/m) 이하의 이방성 자계 Hk를 나타내는 것을 특징으로 하는 배선 기판.
  13. 제 8항에 있어서, 상기 자기 손실 재료는 Feα-Alβ-Oｒ및 Feα-Siβ-Oｒ로 부터 선택되는 것을 특징으로 하는 배선 기판.
  14. 제 8항에 있어서, 상기 자기 손실 재료의 포화 자화의 크기는 M 성분만으로 이루어진 금속 자성체의 포화 자화의 60 내지 80% 범위내인 것을 특징으로 하는 배선 기판.
  15. 제 8항에 있어서, 상기 자기 손실 재료는 100 내지 700 마이크로오옴-cm의 범위내인 것을 특징으로 하는 배선 기판.
  16. 제 1항에 있어서, 상기 자기 박막은 M-X-Y로 이루어진 조성을 가지는 자기손실 재료로 구성되며, M은 Fe, Co 및 Ni중 적어도 하나이고, X는 M이나 Y와는 다른 적어도 하나의 원소이며, Y는 F, N 및 O중 적어도 하나이며,
    상기 자기 손실 재료는 상기 자기 손실 재료의 복소 투자율 특성의 허수 성분인 손실 팩터 μ"의 최대값 μ"max이 100MHz 내지 10 GHz 의 주파수 범위내에 존재하는 광대역 자기 손실 재료이며, 및
    상대 대역폭 bwr은 150%이상이고, μ"값이 최대값 μ"max의 50%인 두 주파수 사이의 주파수 대역폭을 추출하고 그 중심 주파수에서 주파수 대역폭을 표준화함으로써 얻어지는 것을 특징으로 하는 배선 기판.
  17. 제 16항에 있어서, 상기 자기 손실 재료의 포화 자화의 크기는 M 성분만으로 이루어진 금속 자성체의 포화 자화의 35 내지 60% 범위내인 것을 특징으로 하는 배선 기판.
  18. 제 16항에 있어서, 상기 자기 손실 재료는 500 마이크로오옴-cm보다 큰 값을 가지는 DC 전기 저항을 나타내는 것을 특징으로 하는 배선 기판.
  19. 도체부를 포함하는 적어도 일층의 보드; 및
    적어도 상기 보드나 도체부상에 제공된 자기 박막을 포함하는 배선 기판.
  20. 제 19항에 있어서, 상기 도체부는 그라운드 표면이거나 상기 보드의 일면에제공된 그라운드 패턴을 포함하는 그라운드부를 가지며, 상기 그라운드부의 전체면은 자기 박막으로 덮혀지는 것을 특징으로 하는 배선 기판.
  21. 제 19항에 있어서, 상기 도체부는 상기 보드의 일면상에 제공된 그라운드 패턴이나 도체 패턴중 적어도 하나를 포함하거나, 상기 보드의 일면의 전체에 걸쳐 제공된 그라운드면을 포함하며, 상기 도체부의 적어도 일부는 전기 도전성 자기 박막에 의해 형성되는 것을 특징으로 하는 배선 기판.
  22. 제 19항에 있어서, 상기 도체부는 신호 라인 도체 패턴을 포함하는 것을 특징으로 하는 배선 기판.
  23. 제 22항에 있어서, 상기 자기 박막은 상기 신호 라인 도체 패턴상에 형성되는 것을 특징으로 하는 배선 기판.
  24. 제 22항에 있어서, 상기 자기 박막은 상기 신호 라인 도체 패턴이 형성되지 않는 부분에 신호 라인 도체 패턴으로부터 분리되도록 형성되는 것을 특징으로 하는 배선 기판.
  25. 제 22항에 있어서, 상기 자기 박막은 상기 도체 패턴을 덮기 위하여 그들 사이에 배치된 절연층을 갖도록 제공되는 것을 특징으로 하는 배선 기판.
  26. 제 22항에 있어서, 상기 자기 박막은 스퍼터링 및 기상 증착중 적어도 하나 방법에 의해 제조되는 것을 특징으로 하는 배선 기판.
  27. 제 22항에 있어서, 상기 자기 박막은 0.3 내지 20㎛의 범위내의 두께를 가지는 것을 특징으로 하는 배선 기판.
  28. 제 22항에 있어서, 상기 배선 기판은 적어도 3층의 구조를 포함하는 다층 프린트 배선기판인 것을 특징으로 하는 배선 기판.
  29. 제 22항에 있어서, 상기 자기 박막은 M-X-Y로 이루어진 조성을 가지는 자기 손실 재료로 구성되며, M은 Fe, Co 및 Ni중 적어도 하나이고, Y는 F, N 및 O중 적어도 하나이고, X는 M이나 Y와는 다른 적어도 하나의 원소이며,
    상기 자기 손실 재료는 상기 자기 손실 재료의 복소 투자율 특성의 허수 성분인 손실 팩터 μ"의 최대값 μ"max이 100MHz 내지 10 GHz 의 주파수 범위내에 존재하는 광대역 자기 손실 재료이며, 및
    상대 대역폭 bwr은 150%이상이고, μ"값이 최대값 μ"max의 50%인 두 주파수 사이의 주파수 대역폭을 추출하고 그 중심 주파수에서 주파수 대역폭을 표준화함으로써 얻어지는 것을 특징으로 하는 배선 기판.
  30. 제 29항에 있어서, 상기 자기 손실 재료의 포화 자화의 크기는 M 성분만으로 이루어진 금속 자성체의 포화 자화의 35 내지 60%범위내에 있는 것을 특징으로 하는 배선 기판.
  31. 제 19항에 있어서, 상기 자기 손실 재료는 500 마이크로오옴-cm 보다 큰 값을 가지는 DC 전기 저항을 나타내는 것을 특징으로 하는 배선 기판.
  32. 제 22항에 있어서, 상기 자기 박막은 M-X-Y로 이루어진 조성을 가지는 자기 손실 재료로 구성되며, M은 Fe, Co 및 Ni중 적어도 하나이고, Y는 F, N 및 O중 적어도 하나이고, X는 M이나 Y와는 다른 적어도 하나의 원소이며,
    M은 Fe, Co 및 Ni중 적어도 하나이고, X는 M이나 Y와는 다른 적어도 하나의 원소이며, Y는 F, N 및 O중 적어도 하나이며,
    상기 자기 손실 재료는 상기 자기 손실 재료의 복소 투자율 특성의 허수 성분인 손실 팩터 μ"의 최대값 μ"max이 100MHz 내지 10 GHz 의 주파수 범위내에 존재하는 협대역 자기 손실 재료이며, 및
    상대 대역폭 bwr은 200%이하이고, μ"값이 최대값 μ"max의 50%인 두 주파수 사이의 주파수 대역폭을 추출하고 그 중심 주파수에서 주파수 대역폭을 표준화함으로써 얻어지는 것을 특징으로 하는 배선 기판.
  33. 제 32항에 있어서, 상기 자기 손실 재료의 포화 자화의 크기는 M 성분만으로 이루어진 금속 자성체의 포화 자화의 60 내지 80% 범위내에 있는 것을 특징으로 하는 배선 기판.
  34. 제 32항에 있어서, 상기 자기 손실 재료는 100 내지 700 마이크로오옴-cm의 범위내에 있는 것을 특징으로 하는 배선 기판.
  35. 제 32항에 있어서, 상기 자기 박막의 X 성분 은 C, B, Si, Al, Mg, Ti, Zn, Hf, Sr, Nb, Ta 및 희토산화물 원소중 적어도 하나인 것을 특징으로 하는 배선 기판.
  36. 제 32항에 있어서, 상기 자기 손실 재료에서, 상기 M은 상기 X-Y 화합물의 매트릭스중에 분산된 과립 형태로 존재하는 것을 특징으로 하는 배선 기판.
  37. 제 32항에 있어서, 상기 과립 형태를 가지는 입자 M의 평균 입자 직경은 1 내지 40 nm의 범위내에 있는 것을 특징으로 하는 배선 기판.
  38. 제 32항에 있어서, 상기 자기 손실 재료는 600 Oe(5.34×104A/m) 이하의 이방성 자계 Hk를 나타내는 것을 특징으로 하는 배선 기판.
  39. 제 32항에 있어서, 상기 자기 손실 재료는 Feα-Alβ-Oｒ및 Feα-Siβ-Oｒ로 부터 선택되는 것을 특징으로 하는 배선 기판.
KR1020010017971A 2000-04-04 2001-04-04 과립형 자기막을 포함하는 배선기판 KR100882388B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-101756 2000-04-04
JP2000-101765 2000-04-04
JP2000101765A JP4417521B2 (ja) 2000-04-04 2000-04-04 配線基板
JP2000101756A JP2001284755A (ja) 2000-04-04 2000-04-04 配線基板

Publications (2)

Publication Number Publication Date
KR20010095320A true KR20010095320A (ko) 2001-11-03
KR100882388B1 KR100882388B1 (ko) 2009-02-05

Family

ID=26589399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010017971A KR100882388B1 (ko) 2000-04-04 2001-04-04 과립형 자기막을 포함하는 배선기판

Country Status (9)

Country Link
US (4) US6653573B2 (ko)
EP (1) EP1143774B1 (ko)
KR (1) KR100882388B1 (ko)
CN (1) CN100336423C (ko)
DE (1) DE60101756T2 (ko)
MY (1) MY126823A (ko)
NO (1) NO20011707L (ko)
SG (1) SG100666A1 (ko)
TW (1) TWI268125B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227750B1 (ko) * 2005-09-14 2013-01-29 티디케이가부시기가이샤 반도체 ｉｃ 내장 모듈
KR20130128336A (ko) * 2012-05-16 2013-11-26 히타치가세이가부시끼가이샤 도전 입자, 이방성 도전 접착제 필름 및 접속 구조체

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1143516B1 (en) * 2000-04-04 2009-03-11 NEC TOKIN Corporation Semiconductor device using an electromagnetic noise suppressor and method of manufacturing the same
JP2002064189A (ja) * 2000-08-21 2002-02-28 Tokin Corp マグネティック・ランダム・アクセス・メモリ
US7371471B2 (en) * 2004-03-08 2008-05-13 Nec Tokin Corporation Electromagnetic noise suppressing thin film
US8134084B2 (en) * 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board
DE102007055291A1 (de) * 2006-11-22 2008-06-26 Nec Tokin Corp., Sendai Mehrschichtige gedruckte Leiterplatte
JP5139750B2 (ja) * 2006-11-22 2013-02-06 Ｎｅｃトーキン株式会社 多層プリント配線基板
TWI382645B (zh) * 2006-12-29 2013-01-11 Hon Hai Prec Ind Co Ltd 電源裝置
JP5082060B2 (ja) * 2008-05-22 2012-11-28 学校法人明星学苑 低特性インピーダンス電源・グランドペア線路構造
US9307631B2 (en) * 2013-01-25 2016-04-05 Laird Technologies, Inc. Cavity resonance reduction and/or shielding structures including frequency selective surfaces
JP6350513B2 (ja) * 2013-02-27 2018-07-04 日本電気株式会社 配線基板、半導体装置、プリント基板及び配線基板の製造方法
CN108289369B (zh) * 2017-01-09 2020-12-25 莱尔德技术股份有限公司 具有介电间隔件的吸收器组件以及相应的组装方法
CN110035603B (zh) * 2019-04-25 2021-08-03 电子科技大学 一种印制电路埋嵌电感的制备方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS531468B2 (ko) 1972-08-30 1978-01-19
JPH01151297A (ja) 1987-12-08 1989-06-14 Nec Corp 複合回路基板
JPH01235662A (ja) * 1988-03-16 1989-09-20 Hitachi Ltd 記録電極及びその製造法
JP2799465B2 (ja) * 1989-10-04 1998-09-17 イビデン株式会社 磁性合金層被覆回路基板
EP0422760A1 (en) * 1989-10-12 1991-04-17 Mitsubishi Rayon Co., Ltd Amorphous alloy and process for preparation thereof
JPH04196285A (ja) * 1990-11-27 1992-07-16 Ibiden Co Ltd 金属層被覆回路基板
JPH05183291A (ja) 1991-12-27 1993-07-23 Japan Metals & Chem Co Ltd Ｅｍｉシールドプリント配線板の製造方法
JPH06275927A (ja) 1993-03-19 1994-09-30 Cmk Corp 磁界・電磁波シールド層を有するプリント配線板とそ の製造方法
JPH0758485A (ja) 1993-08-20 1995-03-03 Cmk Corp 磁界・電磁波シールド層を有するプリント配線板 とその製造方法
JP2665134B2 (ja) * 1993-09-03 1997-10-22 日本黒鉛工業株式会社 フレキシブル回路基板及びその製造方法
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5738931A (en) * 1994-09-16 1998-04-14 Kabushiki Kaisha Toshiba Electronic device and magnetic device
JPH08250858A (ja) 1995-03-07 1996-09-27 Ngk Spark Plug Co Ltd 回路基板
US5698131A (en) * 1995-05-15 1997-12-16 Matsushita Electric Industrial Co., Ltd. Paste for manufacturing ferrite and ferrite
JP3327375B2 (ja) * 1996-04-26 2002-09-24 富士通株式会社 磁気抵抗効果型トランスデューサ、その製造方法及び磁気記録装置
JP3151155B2 (ja) * 1996-09-10 2001-04-03 アルプス電気株式会社 薄膜磁気ヘッド
JPH10105961A (ja) * 1996-09-26 1998-04-24 Mitsubishi Chem Corp 磁気記録媒体およびその記録再生方法ならびに磁気記録装置
JP3184465B2 (ja) * 1996-11-19 2001-07-09 アルプス電気株式会社 薄膜磁気ヘッドおよびその製造方法
JP2867985B2 (ja) * 1996-12-20 1999-03-10 日本電気株式会社 プリント回路基板
JPH1196520A (ja) * 1997-09-17 1999-04-09 Fujitsu Ltd 磁気ヘッド及びその製造方法並びに該磁気ヘッドを備えた磁気記録装置
JPH11233909A (ja) 1998-02-18 1999-08-27 Kyocera Corp 配線基板
US5998048A (en) * 1998-03-02 1999-12-07 Lucent Technologies Inc. Article comprising anisotropic Co-Fe-Cr-N soft magnetic thin films
JPH11274362A (ja) 1998-03-25 1999-10-08 Kyocera Corp 配線基板
JP3769120B2 (ja) * 1998-05-08 2006-04-19 株式会社東芝 半導体素子
JP3474455B2 (ja) * 1998-09-10 2003-12-08 Ｔｄｋ株式会社 薄膜磁気ヘッドおよびその製造方法
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same
US6462630B1 (en) * 2000-07-03 2002-10-08 Oki Electric Cable Co., Ltd. Wideband noise reducing device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227750B1 (ko) * 2005-09-14 2013-01-29 티디케이가부시기가이샤 반도체 ｉｃ 내장 모듈
KR20130128336A (ko) * 2012-05-16 2013-11-26 히타치가세이가부시끼가이샤 도전 입자, 이방성 도전 접착제 필름 및 접속 구조체

Also Published As

Publication number Publication date
US20040124941A1 (en) 2004-07-01
EP1143774A3 (en) 2002-02-27
MY126823A (en) 2006-10-31
US6653573B2 (en) 2003-11-25
NO20011707L (no) 2001-10-05
US6919772B2 (en) 2005-07-19
US6953899B1 (en) 2005-10-11
DE60101756D1 (de) 2004-02-19
SG100666A1 (en) 2003-12-26
US6956173B2 (en) 2005-10-18
EP1143774B1 (en) 2004-01-14
DE60101756T2 (de) 2004-12-02
US20010037897A1 (en) 2001-11-08
NO20011707D0 (no) 2001-04-04
KR100882388B1 (ko) 2009-02-05
TWI268125B (en) 2006-12-01
EP1143774A2 (en) 2001-10-10
CN100336423C (zh) 2007-09-05
US20040124005A1 (en) 2004-07-01
CN1321059A (zh) 2001-11-07

Similar Documents

Publication Publication Date Title
EP1148773B1 (en) High-frequency current suppression body using magnetic loss material exhibiting outstanding complex permeability characteristics
JP4210016B2 (ja) 通信ケーブル
KR100882388B1 (ko) 과립형 자기막을 포함하는 배선기판
KR100908356B1 (ko) 전자기 노이즈 억제체 및 그것을 이용한 전자기 노이즈 억제방법
JP4417521B2 (ja) 配線基板
US6495927B2 (en) Resin-molded unit including an electronic circuit component
EP1146637B1 (en) Electronic component of a high frequency current suppression type and bonding wire for the same
US6624714B2 (en) Radiator capable of considerably suppressing a high-frequency current flowing in an electric component
KR100749679B1 (ko) 준마이크로파 대역에서 최대의 복합 투자율을 가진자성체와 그 제조방법
JP2001284755A (ja) 配線基板
JP4398057B2 (ja) 高周波電流抑制型電子部品
JP4191888B2 (ja) 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法
JP4243000B2 (ja) 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee