JPH11274362A - 配線基板 - Google Patents

配線基板

Info

Publication number
JPH11274362A
JPH11274362A JP7770498A JP7770498A JPH11274362A JP H11274362 A JPH11274362 A JP H11274362A JP 7770498 A JP7770498 A JP 7770498A JP 7770498 A JP7770498 A JP 7770498A JP H11274362 A JPH11274362 A JP H11274362A
Authority
JP
Japan
Prior art keywords
line
ground line
organic resin
signal
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7770498A
Other languages
English (en)
Inventor
Katsuyuki Takeuchi
勝幸 竹内
Kunihide Yomo
邦英 四方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP7770498A priority Critical patent/JPH11274362A/ja
Publication of JPH11274362A publication Critical patent/JPH11274362A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

(57)【要約】 【課題】半導体素子等の電子部品に信号線を介してノイ
ズが入り込み、誤動作を起こす。 【解決手段】複数の有機樹脂絶縁層3bを多層に積層し
てなり、表面に電子部品7が搭載される搭載部3aを有
する有機樹脂絶縁体3と、前記有機樹脂絶縁層3b間に
配され、前記電子部品7の信号電極、電源電極、グラン
ド電極が電気的に接続される薄膜形成技術によって形成
された信号線4、電源線5、グラント線6とから成る配
線基板であって、前記グランド線6は少なくとも一つの
補助グランド線6aが分岐しており、該グランド線6と
補助グランド線6aとで前記信号線4を上下より挟み込
むとともに前記グランド線6及び/又は補助グランド線
6aの少なくとも一部に磁性粉末を含有させ、磁性領域
を形成した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板に関し、
より詳細には情報処理装置等に実装される混成集積回路
装置や半導体装置等に使用される配線基板に関するもの
である。
【0002】
【従来の技術】従来、混成集積回路装置や半導体素子収
納用パッケージ等に使用される配線基板は半導体素子の
信号電極、電源電極、グランド電極が接続される信号
線、電源線、グランド線がMoーMn法等の厚膜形成技
術によって形成されている。
【0003】このMoーMn法は通常、タングステン、
モリブデン、マンガン等の高融点金属粉末に有機溶剤、
溶媒を添加混合し、ペースト状となした金属ペーストを
シート状の生セラミック体の外表面にスクリーン印刷法
により所定パターンに印刷塗布し、次にこれを複数枚積
層するとともに還元雰囲気中で焼成し、高融点金属粉末
と生セラミック体とを焼結一体化させる方法である。
【0004】なお、前記信号線、電源線、グランド線が
形成されるセラミック体としては、通常、酸化アルミニ
ウム質焼結体やムライト質焼結体等の酸化物系セラミッ
クス、或いは表面に酸化物膜を被着させた窒化アルミニ
ウム質焼結体や炭化珪素質焼結体等の非酸化物系セラミ
ックスが使用される。
【0005】しかしながら、このMoーMn法を用いて
信号線、電源線、グランド線を形成した場合、信号線、
電源線、グランド線は金属ペーストをスクリーン印刷す
ることにより形成されることから微細化が困難で信号
線、電源線、グランド線を高密度に形成することができ
ないという欠点を有していた。
【0006】そこで上記欠点を解消するために信号線、
電源線、グランド線を従来周知の厚膜形成技術により形
成するのに変えて微細化が可能な薄膜形成技術を用いて
高密度に形成した配線基板が使用されるようになってき
た。
【0007】かかる信号線、電源線、グランド線を薄膜
形成技術により形成した配線基板は、一般にエポキシ樹
脂等から成る複数の有機樹脂絶縁層を多層に積層した表
面に電子部品が搭載される搭載部を有する有機樹脂絶縁
体と、該有機樹脂絶縁体の有機樹脂絶縁層間に配され、
電子部品の信号電極、電源電極、グランド電極が電気的
に接続される薄膜形成技術によって形成された信号線、
電源線、グラント線とから構成されており、有機樹脂絶
縁体の表面に半導体素子等の能動部品や容量素子、抵抗
器等の受動部品を実装させ、半導体素子等の信号電極、
電源電極、グランド電極をボンディングワイヤ等の電気
的接続手段を介し信号線、電源線、グランド線に電気的
に接続させることによって半導体装置や混成集積回路装
置となる。
【0008】
【発明が解決しようとする課題】しかしながら、近時、
情報処理装置は高性能化が急激に進展し、これに伴って
情報処理装置に搭載実装される半導体装置や混成集積回
路装置も高速駆動が行われノイズの影響を極めて受け易
いものになってきたこと、有機樹脂絶縁体を形成するエ
ポキシ樹脂等はノイズに対するシールド効果が低いこと
等から外部近接位置にノイズの発生源があるとそのノイ
ズが信号線に直接作用して入り込み、これが信号線を伝
搬して半導体素子に入力され、半導体素子を誤動作させ
てしまうという欠点を有していた。
【0009】そこで、上記欠点を解消するために信号線
をグランド線と該グランド線より分岐した補助グランド
線とで上下より挟み込み、信号線をグランド線及び補助
グランド線でシールドすることによって信号線に外部よ
りノイズが入り込むのを有効に防止することが考えられ
る。
【0010】しかしながら、信号線をグランド線と補助
グランド線で挟み込んだ配線基板は信号線に外部からノ
イズが直接作用して入り込むことは有効に防止されるも
のの、搭載する電子部品の作動に伴う電源電圧の変動に
よって電源線とグランド線間に発生するノイズが信号線
に入り込むのは防止できず、このノイズによって電子部
品に誤動作を起こさせてしまうという解決すべき課題を
有している。
【0011】本発明は上記諸欠点に鑑み案出されたもの
で、その目的は信号線、電源線、グランド線を高密度に
形成するのを可能として、かつ信号線にノイズが入り込
むのを有効に防止し、半導体素子等の電子部品を長期間
にわたり正常に作動させることができる配線基板を提供
することにある。
【0012】
【課題を解決するための手段】本発明は、複数の有機樹
脂絶縁層を多層に積層してなり、表面に電子部品が搭載
される搭載部を有する有機樹脂絶縁体と、前記有機樹脂
絶縁層間に配され、前記電子部品の信号電極、電源電
極、グランド電極が電気的に接続される薄膜形成技術に
よって形成された信号線、電源線、グラント線とから成
る配線基板であって、前記グランド線は少なくとも一つ
の補助グランド線が分岐しており、該グランド線と補助
グランド線とで前記信号線を上下より挟み込むとともに
前記グランド線及び/又は補助グランド線の少なくとも
一部に磁性粉末を含有させ、磁性領域を形成したことを
特徴とするものである。
【0013】また本発明は、前記グランド線及び/又は
補助グランド線に形成された磁性領域おける磁性粉末の
含有量が10乃至70重量%であることを特徴とするも
のである。
【0014】更に本発明は、前記信号線、電源線、グラ
ント線及び補助グランド線は金、銀、銅、アルミニウム
もしくはこれらの合金を主成分とする金属材から成り、
かつ磁性粉末がフェライトから成ることを特徴とするも
のである。
【0015】本発明の配線基板によれば、信号線、電源
線、グラント線等を薄膜形成技術により形成したことか
ら信号線等の線幅を極めて細いものとして高密度に形成
することが可能となる。
【0016】また本発明の配線基板によれば、信号線を
グランド線と該グランド線より分岐した補助グランド線
とで上下より挟み込み、信号線をグランド線及び補助グ
ランド線でシールドしたことから信号線に外部からノイ
ズが直接作用して入り込むことはなく、これよって搭載
される電子部品を正常、かつ安定に作動させることが可
能となる。
【0017】更に本発明の配線基板によれば、グランド
線及び/または補助グランド線の少なくとも一部にフェ
ライト等の磁性粉末を例えば、10乃至70重量%含有
させ、磁性領域を形成したことから搭載する電子部品の
作動に伴う電源電圧の変動によって電源線とグランド線
間に発生したノイズはグランド線及び/または補助グラ
ンド線に含有されている磁性粉末で熱エネルギーに変換
されて吸収され、その結果、半導体素子等の電子部品に
ノイズが入り込むことはなく、半導体素子等の電子部品
を常に正常に作動させることが可能となる。
【0018】また更に本発明の配線基板によれば有機樹
脂絶縁体を構成するエポキシ樹脂等の有機樹脂材の熱硬
化処理温度が80〜200℃と低いことから信号線、電
源線及びグランド線に導電率が高く、融点の低い金、
銀、銅、アルミニウム等を使用することが可能となり、
信号線等を金、銀、銅、アルミニウムで形成すると信号
線を伝わる電気信号は大きな減衰を受けることなく正確
に半導体素子等に伝搬され、これによって半導体素子等
を正常に作動させることができる。
【0019】
【発明の実施の形態】次に、本発明を添付図面に基づき
詳細に説明する。図1は、本発明の配線基板を半導体素
子を収容する半導体素子収納用パッケージに適用した場
合の一実施例を示し、1は配線基板、2は蓋体である。
この配線基板1と蓋体2とで半導体素子を収容するため
の容器が構成される。
【0020】前記配線基板1は有機樹脂絶縁体3と、信
号線4と、電源線5と、グランド線6とにより形成され
ており、有機樹脂絶縁体3は、その上面中央部に半導体
素子7が搭載される搭載部3aを有し、該搭載部3a上
に半導体素子7が接着材を介して接着固定される。
【0021】前記有機樹脂絶縁体3は複数の有機樹脂絶
縁層3bを多層に積層して形成されており、該各有機樹
脂絶縁層3bはエポキシ樹脂、ビスマレイミドトリアジ
ン樹脂、ポリフェニレンエーテル樹脂、ふっ素樹脂等の
有機樹脂、或いはガラス繊維を織り込んだ布にエポキシ
樹脂を含浸させたガラスエポキシ樹脂やガラス繊維を織
り込んだ布にビスマレイミドトリアジン樹脂を含浸させ
たガラスビスマレイミドトリアジン樹脂等の電気絶縁材
料から成り、例えば、エポキシ樹脂で形成されている場
合にはビスフェノールA型エポキシ樹脂、ノボラック型
エポキシ樹脂、グリシジルエステル型エポキシ樹脂等に
アミン系硬化剤、イミダゾール系硬化剤、酸無水物系硬
化剤歳の硬化剤を添加混合してペースト状のエポキシ樹
脂前駆体を得るとともに該エポキシ樹脂前駆体をスピン
コート法等により所定厚みに成形し、しかる後、これを
80〜200℃の熱で0.5〜3時間熱処理し、熱硬化
させることによって形成され、またガラスエポキシ樹脂
から成る場合は、ガラス繊維を織り込んだ布にエポキシ
樹脂の前駆体を含浸させるとともに該エポキシ樹脂前駆
体を所定温度で熱硬化させることによって形成される。
【0022】前記エポキシ樹脂等から成る各有機樹脂絶
縁層3bはその複数個を上下に積層し、接着により一体
化することによって有機樹脂絶縁体3となる。
【0023】また前記有機樹脂絶縁体3はその内部及び
上下両面に信号線4、電源線5及びグランド線6が被着
形成されており、該信号線4、電源線5及びグランド線
6の各々には半導体素子7の信号電極、電源電極及びグ
ランド電極がボンディングワイヤ等の電気的接続手段8
を介して電気的に接続され、また有機樹脂絶縁体3の下
面部に導出する部位には外部電気回路基板の配線導体と
接続される外部リードピン9がロウ材を介して接合され
ている。
【0024】前記信号線4、電源線5及びグランド線6
は銅、金、銀、アルミニウムの金属材料を無電解メッキ
法や蒸着法、スパッタリング法等の薄膜形成技術及びフ
ォトリソグラフィー技術を採用することによって形成さ
れ、例えば、銅で形成されている場合には、各有機樹脂
絶縁層3bの上面に、硫酸銅0.06モル/リットル、
ホルマリン0.3モル/リットル、水酸化ナトリウム
0.35モル/リットル、エチレンジアミン四酢酸0.
35モル/リットルから成る無電解銅メッキ浴を用いて
厚さ1μm乃至40μmの銅を被着させ、しかる後、前
記銅層をフォトリソグラフィー技術により所定パターン
に加工することによって各有機樹脂絶縁層3bの上面に
形成される。この場合、信号線4、電源線5及びグラン
ド線6は薄膜形成技術により形成されることから配線の
微細化が可能であり、これによって信号線4、電源線5
及びグランド線6を極めて高密度に形成することが可能
となる。また前記信号線4、電源線5及びグランド線6
を銅、金、銀、アルミニウムもしくはこれらを主成分と
する金属で形成しておくと該銅、金等はその電気抵抗率
が3μΩ・cm以下と低いことから信号線4、電源線5
及びグランド線6を電気信号が伝搬しても電気信号に大
きな減衰等が生じることはなく、また駆動電力が流れた
場合、その駆動電力に大きな減衰を生じることがなく、
これによって信号線4、電源線5及びグランド線6を介
し搭載実装される半導体素子7に対し電気信号、電力を
確実に入力することができる。更に前記信号線4、電源
線5及びグランド線6はそれを銅、金、銀、アルミニウ
ムもしくはこれらを主成分とする金属で形成した場合、
該銅、金等の融点は660〜1080℃程度であり、多
少低いものの有機樹脂絶縁体3を構成する化有機樹脂絶
縁層3bの熱硬化温度は80〜200℃と極めて低いこ
とから各有機樹脂絶縁層3bを熱硬化処理によって形成
する際、信号線4、電源線5及びグランド線6が気散す
ることはなく、各有機樹脂絶縁層3b間に所定パターン
の信号線4、電源線5及びグランド線6を形成すること
ができる。
【0025】なお、前記有機樹脂絶縁層3bを多層に積
層して形成される有機樹脂絶縁体3は各有機樹脂絶縁層
3bの上面を中心線平均粗さ(Ra)で0.05μm≦
Ra≦5μmの粗面としておくと有機樹脂絶縁層3bと
信号線4、電源線5及びグランド線6との接合及び上下
に位置する有機樹脂絶縁層3b同士の接合を強固となす
ことができる。従って、前記有機樹脂絶縁体3を構成す
る各有機樹脂絶縁層3bはその上面をエッチング加工法
等によって粗し、中心線平均粗さ(Ra)で0.05μ
m≦Ra≦5μmの粗面としておくことが好ましい。
【0026】また前記有機樹脂絶縁層3bはその表面の
2.5mmの長さにおける凹凸の高さ(Pc)のカウン
ト値を、1μm≦Pc≦10μmが500個以上、0.
1μm≦Pc≦1μmが2500個以上、0.01μm
≦Pc≦0.1μmが12500個以上としておくと有
機樹脂絶縁層3bと信号線4、電源線5及びグランド線
6との接合及び上下に位置する有機樹脂絶縁層3b同士
の接合がより強固となる。従って、前記有機樹脂絶縁層
3bはその表面の2.5mmの長さにおける凹凸の高さ
(Pc)のカウント値を、1μm≦Pc≦10μmが5
00個以上、0.1μm≦Pc≦1μmが2500個以
上、0.01μm≦Pc≦0.1μmが12500個以
上としておくことが好ましい。
【0027】なお、前記各有機樹脂絶縁層3b上面の中
心線平均粗さ(Ra)及び2.5mmの長さにおける凹
凸の高さ(Pc)のカウント値は、有機樹脂絶縁層3b
の表面を原子間力顕微鏡(Digital Instruments Inc.製
のDimension 3000-Nano Scope III )で50μm角の対
角(70μm)に走査させてその表面状態を検査測定
し、その測定結果より各々の数値を出した。
【0028】また前記中心線平均粗さ(Ra)が0.0
5μm≦Ra≦5μm、2.5mmの長さにおける凹凸
の高さ(Pc)のカウント値が、1μm≦Pc≦10μ
mが500個以上、0.1μm≦Pc≦1μmが250
0個以上、0.01μm≦Pc≦0.1μmが1250
0個以上の有機樹脂絶縁層3bは、該有機樹脂絶縁層3
bの上面にCHF3 、CF4 、Ar等のガスを吹きつけ
たりアクティブイオンエッチング処理をすることによっ
て表面が所定の粗さに粗される。
【0029】更に前記信号線4、電源線5及びグランド
線6はその厚みが1μm未満であると信号線4、電源線
5及びグランド線6の電気抵抗値が大きなものとなって
信号線4、電源線5及びグランド線に所定の電気信号、
駆動電力を伝達させることが困難となり、また40μm
を超えると信号線4、電源線5及びグランド線6を有機
樹脂絶縁層3bに被着させる際に信号線4、電源線5及
びグランド線6の内部に大きな応力が内在し、該大きな
内在応力によって信号線4、電源線5及びグランド線6
が有機樹脂絶縁層3bより剥離し易いものとなる。従っ
て、前記信号線4、電源線5及びグランド線6の厚みは
1μm乃至40μmの範囲としておくことが好ましい。
【0030】前記信号線4、電源線5及びグランド線6
はまた有機樹脂絶縁体3の下面において外部リードピン
9がロウ付けにより接合されており、該外部リードピン
9によって信号線4、電源線5及びグランド線6が外部
電気回路基板の配線導体に電気的に接続されるようにな
っている。
【0031】前記外部リードピン9は鉄ーニッケルーコ
パルト合金や鉄ーニッケル合金、銅等の金属材料から成
り、半導体素子7の信号電極、電源電極、グランド電極
を外部電気回路に電気的に接続する作用をなす。
【0032】前記外部リードピン9は、例えば、鉄ーニ
ッケルーコバルト合金等のインゴット(塊)を圧延加工
法や打ち抜き加工法等、従来周知の金属加工法を採用す
ることによって所定形状に形成される。
【0033】前記外部リードピン9は例えば、融点が2
30℃以下の金属材料から成るロウ材、具体的にはS
n:91重量%ーZn:9重量%、Sn:89重量%ー
Zn:8重量%ーBi:3重量%、Sn:70重量%ー
Bi:20重量%ーIn10重量%、Sn:98重量%
ーAg:2重量%、Sn:99.3重量%ーCu:0.
7重量%等を使用することによって有機樹脂絶縁体2の
下面で信号線4、電源線5及びグランド線6に接合され
る。
【0034】前記融点が230℃以下の金属材料から成
るロウ材を使用して外部リードピン9を有機樹脂絶縁体
3の下面で信号線4、電源線5及びグランド線6に接合
させた場合、ロウ付けの際のロウ材を加熱溶融させる温
度が低く、ロウ材の加熱溶融の熱によって有機樹脂絶縁
体3が大きく変形することはなく、これによって有機樹
脂絶縁体3に設けられている信号線4、電源線5及びグ
ランド線6に断線等を招来するのを有効に防止すること
ができる。
【0035】かくして、上述の配線基板によれば、有機
樹脂絶縁体3の搭載部3aに半導体素子7を接着材を介
して搭載固定するとともに半導体素子7の信号電極、電
源電極、グランド電極をボンディングワイヤ等の電気的
接続手段8を介して信号線4、電源線5及びグランド線
6に接続し、しかる後、有機樹脂絶縁体3の上面に蓋体
2を樹脂製封止材を介して接合させ、配線基板1の有機
樹脂絶縁体3と蓋体2とから成る容器内部に半導体素子
7を気密に封止することによって製品としての半導体装
置となる。
【0036】かかる半導体装置は外部リードピン9を外
部電気回路基板の配線導体(不図示)に半田等を介して
接続すれば、容器内部に収容する半導体素子7の信号電
極、電源電極、グランド電極は外部リードピン9、信号
線4、電源線5、グランド線6及びボンディングワイヤ
等の電気的接続手段8を介して外部電気回路基板の配線
導体に接続されることとなり、半導体素子7と外部電気
回路基板の配線導体との間で電気信号の出し入れ及び駆
動電力の供給が可能となる。
【0037】本発明においては、有機樹脂絶縁体3内に
形成されているグランド線6より少なくとも一つの補助
グランド線6aを分岐させ、前記グランド線6と補助グ
ランド線6aとで信号線4を上下より挟み込むことが重
要である。
【0038】そのため前述の実施例においては信号線4
の上下に間に有機樹脂絶縁層3bを挟んで広面積のグラ
ンド線6と補助グランド線6aを形成し、かつ該グラン
ド線6と補助グランド線6aとを有機樹脂絶縁層3bに
設けたスルーホール導体を介して電気的に接続してい
る。
【0039】このようにグランド線6と補助グランド線
6aとで信号線4を上下より挟み込むと信号線4がグラ
ンド線6と補助グランド線6aとでシールドされること
となり、その結果、外部近接位置にノイズの発生源があ
ったとしてもそのノイズは信号線4に入り込むことはな
く、これによって半導体素子7を常に正常に作動せるこ
とが可能となる。
【0040】また本発明においては、前記グランド線6
及び該グランド線6より分岐する補助グランド線6aの
少なくとも一方に磁性粉末を含有させて磁性領域を形成
しておくことが重要である。
【0041】前記グランド線6及び補助グランド線6a
の少なくとも一方に磁性領域を形成しておくと搭載する
半導体素子7の作動に伴う電源電圧の変動によって電源
線5とグランド線6間にノイズが発生したとしてもその
ノイズは磁性領域の磁性粉末で熱エネルギーに変換され
て吸収され、その結果、このノイズが半導体素子7に入
り込むことはなく、半導体素子7を常に正常に作動させ
ることができる。
【0042】前記グランド線6及び補助グランド線6a
の少なくとも一方に含有される磁性粉末としてはZnF
2 4 、MnFe2 4 、FeFe2 4 、CoFe
2 4 、NiFe2 4 、CuFe2 4 等のフェライ
トが好適に使用される。
【0043】また前記ZnFe2 4 、MnFe2 4
等のフェライトは中性または還元雰囲気中にて1200
℃の温度で磁性を失うが、有機樹脂絶縁層3bの熱硬化
温度は80〜200℃と極めて低いことから有機樹脂絶
縁層3bを熱硬化処理によって形成する際、グランド線
6及び補助グランド線6aに含有させた磁性粉末が磁性
を失うことはなく、これによって電源線5とグランド線
6間に発生したノイズは確実に熱エネルギーに変換され
て吸収することができる。
【0044】更に前記グランド線6及び補助グランド線
6aの少なくとも一方に含有される磁性粉末はその量が
10重量%未満であると電源線5とグランド線6間に発
生したノイズを良好に吸収することができず、また70
重量%を超えるとグランド線6及び補助グランド線6a
の導通抵抗が高くなり、半導体素子7に所定の駆動電力
を遅延なく供給することが困難となる。従って、前記グ
ランド線6及び補助グランド線6aの少なくとも一方に
含有される磁性粉末はその量を10乃至70重量%の範
囲としておくことが好ましい。
【0045】前記磁性粉末のグランド線6及び補助グラ
ンド線6aへの含有は、例えば、グランド線6及び補助
グランド線6aをメッキ法によって形成する場合、予め
メッキ浴中に磁性粉末を添加含有させておくことによっ
て行われる。
【0046】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、上述の実施例におい
ては本発明の配線基板を半導体素子を収容する半導体素
子収納用パッケージに適用した場合の例で説明したが、
これを混成集積回路装置等、他の電子部品が搭載される
配線基板にも適用可能である。
【0047】また上述の実施例において、蓋体2を金属
材で形成するか、或いは金属膜を被着させた絶縁体と
し、金属製蓋体あるいは絶縁体から成る蓋体に被着させ
た金属膜を有機樹脂絶縁体3に設けたグランド線6に電
気的に接続させておけば、半導体素子7を金属製蓋体
(あるいは、絶縁体から成る蓋体に設けた金属膜)とグ
ランド線6とで完全にシールドし、半導体素子7に外部
より直接ノイズが作用して半導体素子7に誤動作を起こ
させるのを有効に防止することができる。従って、前記
蓋体2は金属材で形成するか、あるいは金属膜を被着さ
せた絶縁体とし、金属製蓋体或いは絶縁体から成る蓋体
に被着させた金属膜をグランド線6に電気的に接続させ
ておくことが好ましい。
【0048】
【発明の効果】本発明の配線基板によれば、信号線、電
源線、グラント線等を薄膜形成技術により形成したこと
から信号線等の線幅を極めて細いものとして高密度に形
成することが可能となる。
【0049】また本発明の配線基板によれば、信号線を
グランド線と該グランド線より分岐した補助グランド線
とで上下より挟み込み、信号線をグランド線及び補助グ
ランド線でシールドしたことから信号線に外部からノイ
ズが直接作用して入り込むことはなく、これよって搭載
される電子部品を正常、かつ安定に作動させることが可
能となる。
【0050】更に本発明の配線基板によれば、グランド
線及び/または補助グランド線の少なくとも一部にフェ
ライト等の磁性粉末を例えば、10乃至70重量%含有
させ、磁性領域を形成したことから搭載する電子部品の
作動に伴う電源電圧の変動によって電源線とグランド線
間に発生したノイズはグランド線及び/または補助グラ
ンド線に含有されている磁性粉末で熱エネルギーに変換
されて吸収され、その結果、半導体素子等の電子部品に
ノイズが入り込むことはなく、半導体素子等の電子部品
を常に正常に作動させることが可能となる。
【0051】また更に本発明の配線基板によれば有機樹
脂絶縁体を構成するエポキシ樹脂等の有機樹脂材の熱硬
化処理温度が80〜200℃と低いことから信号線、電
源線及びグランド線に導電率が高く、融点の低い金、
銀、銅、アルミニウム等を使用することが可能となり、
信号線等を金、銀、銅、アルミニウムで形成すると信号
線を伝わる電気信号は大きな減衰を受けることなく正確
に半導体素子等に伝搬され、これによって半導体素子等
を正常に作動させることができる。
【図面の簡単な説明】
【図1】本発明の配線基板を半導体素子を収容する半導
体素子収納用パッケージに適用した場合の一実施例を示
す断面図である。
【符号の説明】
1・・・配線基板 3・・・有機樹脂絶縁体 3a・・有機樹脂絶縁膜 3b・・搭載部 4・・・信号線 5・・・電源線 6・・・グランド線 6a・・補助グランド線

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】複数の有機樹脂絶縁層を多層に積層してな
    り、表面に電子部品が搭載される搭載部を有する有機樹
    脂絶縁体と、前記有機樹脂絶縁層間に配され、前記電子
    部品の信号電極、電源電極、グランド電極が電気的に接
    続される薄膜形成技術によって形成された信号線、電源
    線、グラント線とから成る配線基板であって、前記グラ
    ンド線は少なくとも一つの補助グランド線が分岐してお
    り、該グランド線と補助グランド線とで前記信号線を上
    下より挟み込むとともに前記グランド線及び/又は補助
    グランド線の少なくとも一部に磁性粉末を含有させ、磁
    性領域を形成したことを特徴とする配線基板。
  2. 【請求項2】前記グランド線及び/又は補助グランド線
    に形成された磁性領域おける磁性粉末の含有量が10乃
    至70重量%であることを特徴とする請求項1に記載の
    配線基板。
  3. 【請求項3】前記信号線、電源線、グラント線及び補助
    グランド線は金、銀、銅、アルミニウムもしくはこれら
    の合金を主成分とする金属材から成り、かつ磁性粉末が
    フェライトから成ることを特徴とする請求項1に記載の
    配線基板。
JP7770498A 1998-03-25 1998-03-25 配線基板 Pending JPH11274362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7770498A JPH11274362A (ja) 1998-03-25 1998-03-25 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7770498A JPH11274362A (ja) 1998-03-25 1998-03-25 配線基板

Publications (1)

Publication Number Publication Date
JPH11274362A true JPH11274362A (ja) 1999-10-08

Family

ID=13641298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7770498A Pending JPH11274362A (ja) 1998-03-25 1998-03-25 配線基板

Country Status (1)

Country Link
JP (1) JPH11274362A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1143774A2 (en) * 2000-04-04 2001-10-10 Tokin Corporation Wiring board comprising granular magnetic film

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1143774A2 (en) * 2000-04-04 2001-10-10 Tokin Corporation Wiring board comprising granular magnetic film
EP1143774A3 (en) * 2000-04-04 2002-02-27 Tokin Corporation Wiring board comprising granular magnetic film
US6653573B2 (en) 2000-04-04 2003-11-25 Nec Tokin Corporation Wiring board comprising granular magnetic film
US6919772B2 (en) 2000-04-04 2005-07-19 Nec Tokin Corporation Wiring board comprising granular magnetic film
US6953899B1 (en) 2000-04-04 2005-10-11 Nec Tokin Corporation Wiring board comprising granular magnetic film
US6956173B2 (en) 2000-04-04 2005-10-18 Nec Tokin Corporation Wiring board comprising granular magnetic film

Similar Documents

Publication Publication Date Title
US6370013B1 (en) Electric element incorporating wiring board
US7025607B1 (en) Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
JP3554310B2 (ja) 電子回路モジュール
JPH11274362A (ja) 配線基板
JP3940537B2 (ja) 多層配線基板
JPH11233909A (ja) 配線基板
JP3085616B2 (ja) 多層配線基板
JP3825293B2 (ja) 多層配線基板
JP2007200971A (ja) 多層配線基板
JP2676107B2 (ja) 電子部品搭載用基板
JPH10215042A (ja) 多層配線基板
JP3752409B2 (ja) 多層配線基板
JPH11176998A (ja) 配線基板
JP2003101239A (ja) 多層配線基板
JP2003283148A (ja) 配線基板
JPH10322030A (ja) 多層配線基板
JP2003197810A (ja) 電子部品
JP2001015930A (ja) 多層配線基板およびその製造方法
JP2002043762A (ja) 多層配線基板
JP2003078103A (ja) 回路基板
JPH11238992A (ja) 配線基板
JP3615236B2 (ja) 混成集積回路装置
JP3232002B2 (ja) 配線基板
JPH11233679A (ja) 多層配線基板
JPH11238967A (ja) 配線基板