KR20010093098A - 무기화합물 고체의 형성방법 및 그것을 사용한반도체장치의 제조방법 - Google Patents

무기화합물 고체의 형성방법 및 그것을 사용한반도체장치의 제조방법 Download PDF

Info

Publication number
KR20010093098A
KR20010093098A KR1020017006379A KR20017006379A KR20010093098A KR 20010093098 A KR20010093098 A KR 20010093098A KR 1020017006379 A KR1020017006379 A KR 1020017006379A KR 20017006379 A KR20017006379 A KR 20017006379A KR 20010093098 A KR20010093098 A KR 20010093098A
Authority
KR
South Korea
Prior art keywords
thin film
functional thin
semiconductor substrate
heat
functional
Prior art date
Application number
KR1020017006379A
Other languages
English (en)
Other versions
KR100650224B1 (ko
Inventor
나카무라다카시
후지모리요시카즈
Original Assignee
사토 게니치로
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10337323A external-priority patent/JP2000164590A/ja
Priority claimed from JP37080798A external-priority patent/JP3917310B2/ja
Application filed by 사토 게니치로, 로무 가부시키가이샤 filed Critical 사토 게니치로
Publication of KR20010093098A publication Critical patent/KR20010093098A/ko
Application granted granted Critical
Publication of KR100650224B1 publication Critical patent/KR100650224B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G23/00—Compounds of titanium
    • C01G23/003—Titanates
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G1/00—Methods of preparing compounds of metals not covered by subclasses C01B, C01C, C01D, or C01F, in general
    • C01G1/02—Oxides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G25/00—Compounds of zirconium
    • C01G25/006—Compounds containing, besides zirconium, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G35/00—Compounds of tantalum
    • C01G35/006—Compounds containing, besides tantalum, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/14—Decomposition by irradiation, e.g. photolysis, particle radiation or by mixed irradiation sources
    • C23C18/143—Radiation by light, e.g. photolysis or pyrolysis
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/14—Decomposition by irradiation, e.g. photolysis, particle radiation or by mixed irradiation sources
    • C23C18/145—Radiation by charged particles, e.g. electron beams or ion irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G9/00—Compounds of zinc
    • C01G9/006—Compounds containing, besides zinc, two ore more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G9/00—Compounds of zinc
    • C01G9/02—Oxides; Hydroxides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/80—Particles consisting of a mixture of two or more inorganic phases
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances

Abstract

금속원소를 함유하는 유기화합물 재료를 사용하여 비교적 저온의 열처리에 의해 양호한 무기화합물 고체(강유전체막 등)를 형성하는 방법.
강유전체막의 형성에 있어서, 금속원소를 함유하는 유기화합물 재료의 용액이 반도체기판에 도포된다.
이것을 건조시켜 또한 소성한다.
이 공정을 소정의 막의 두께가 되기까지 반복한 후, 유기물 제거처리를 행한다.
유기물 제거처리는, 예를 들면 감압분위기 중(약 50Torr)에 있어서의 가열처리(약 550℃)에 의해 행해진다.
유기물 제거처리에 의해 얻어진 무기화합물 재료에 대해 본 소성을 행한다.
본 소성은, 예를 들면 약 550℃의 온도로 행해지고, 이에 의해 무기화합물 재료가 결정화한다.

Description

무기화합물 고체의 형성방법 및 그것을 사용한 반도체장치의 제조방법{METHOD OF PRODUCING INORGANIC COMPOUND SOLID SUBSTANCE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
강유전체 메모리는 강유전체막을 전하유지용의 캐패시터로서 사용된 불휘발성 기억장치이며, 고속성, 저소비전력, 고집적성, 및 내개서특성이 우수하다.
강유전체막에 전계를 걸어 분극을 생기게 하면, 전계를 제거한 후에도 그 분극이 유지된다.
이에 의해 불휘발성 기억기능이 실현된다.
도 16은, 강유전체 메모리의 셀구조를 나타내는 단면도이다.
반도체기판(1)의 표면에 있어서, 필드산화막(2)에 의해 분리된 소자형성영역에는, 불순물확산층(3, 4)이 간격을 두고 형성되어 있고, 이들 불순물확산층(3, 4) 사이의 반도체기판(1)의 표면에는, 게이트절연막(5)을 개재시켜 게이트전극(6)이형성되어 있다.
이와 같이하여 트랜지스터(TR)가 형성되어 있다.
게이트전극(6)은, 제 1 층간 절연막(7)에 의해 피복되어 있고, 이 제 1 층간 절연막(7)상에는, 하부전극(11) 및 상부전극(12)에 의해 강유전체막(10)을 끼워 갖고 형성한 캐패시터구조(C)가 설치되어 있다.
상부전극(12)은, 제 2 층간 절연막(8)에 의해 피복되어 있다.
그리고, 이 제 2 층간 절연막(8)상에 형성된 제 1 알루미늄배선(9)은, 콘택트구멍(14, 15)을 거쳐 상부전극(12) 및 불순물확산층(4)과 접합되어 있어, 상부전극(12)과 불순물확산층(4)을 전기적으로 접속하고 있다.
이 셀구조의 강유전체 메모리에 있어서, 불순물확산층(3)은 비트라인을 형성하고, 게이트전극(6)은 워드라인을 형성하며, 하부전극(11)은 플레이트라인을 형성한다.
여기서, 비트라인[불순물확산층(3)]과 플레이트라인[하부전극(11)] 사이에 적당한 기록전압을 인가함과 동시에, 워드라인[게이트전극(6)]에 선택전압을 인가하여 트랜지스터(TR)를 도통시키면, 강유전체막(10)에 전계를 인가시킬 수 있다.
이에 의해, 강유전체막(10)에 인가된 전계의 방향 및 강도에 따라 분극을 발생시킬 수가 있다.
판독시에는, 워드라인[게이트전극(6)]에 적당한 선택전압을 인가하여 트랜지스터(TR)를 도통시킴과 동시에, 플레이트라인[하부전극(11)]에 적당한 판독전압을 인가시킨다.
이때, 비트라인[불순물 확산층(3)]에 나타나는 전위는, 강유전체막(10)의 분극의 방향에 따라, 2가지의 다른 전위 중의 어느 것인가가 된다.
이에 기초하여, 이 셀이「1」의 상태에 있는 것인가「0」의 상태에 있는 것인가를 조사할 수가 있다.
도 16에 나타내는 바와 같이, 다층배선이 필요한 경우에는, 제 1 알루미늄배선(9)은, 또한 제 3 층간 절연막(16)으로 피복된다.
그리고, 이 제 3 층간 절연막(16)상에 또한 제 2 알루미늄배선(17)이 형성되고, 이 제 2 알루미늄배선(17)은 콘택트구멍(18)을 거쳐 제 1 알루미늄배선(9)에 접속된다.
제 2 알루미늄배선(17)은, 또한 보호막(19)으로 피복되게 된다.
강유전체의 재료에는, PZT(Pb(Zr,Ti)O3)계의 것과 SBT(SrBi2Ta2O9)계의 것으로 대표되는 복합산화물 강유전체가 일반적으로 사용되고 있다.
이들 박막은, 예를 들면 졸·겔법에 의해 형성된다.
졸·겔법이란, 액체(졸)상의 원료를 기판상에 피복해서, 열처리에 의해 소성하여 소요의 막을 얻는 방법이다.
PZT의 졸·겔법에서는, 예를 들면 출발원료로서, 금속원소를 함유하는 유기화합물인 Pb(CH3COO)2·3H2O, Zr(n-OC4H9)4, Ti(i-OC3H7)4의 2-메톡시에탄올을 용매로 한 용액 등이 사용된다.
이 유기화합물용액을 스핀코팅에 의해 기판상에 도포하여, 150℃∼180℃로건조시킨 후에, 건조공기분위기 중에서 400℃, 30분의 가소성을 행한다.
소정의 막 두께가 되기까지 이 공정을 반복하고, 최후로, 600℃∼700℃로 열처리해서 막 전체를 결정화한다.
그런데, 이와 같은 고온에서의 결정화처리는, 그 이전에 형성되어 있는 트랜지스터(TR)의 소자특성을 열화시키는 외에, 강유전체막(10)과 상부 및 하부전극(11, 12)과의 계면에서의 각 막 재료의 상호 확산에 의해, 강유전체막(10) 자체의 특성의 열화도 생긴다.
그 때문에, 반드시 양호한 특성의 강유전체 메모리가 실현되는 것은 아니었다.
상술한 바와 같은 고온의 결정화처리가 필요한 이유는, 결정화처리전의 막 중에 유기물이 잔류하고 있기 때문이다.
약 400℃의 온도에서의 가소성에 의해, 어느 정도의 유기물은 제거되지만, 막 중의 유기물을 충분히 제거하기 위해서는, 700℃를 초과하는 온도에서의 열처리가 필요하게 된다.
그러나, 이와 같은 고온에서는, 막재료의 결정화가 시작되기 때문에, 가소성의 목적이 손상되는 외에, 반도체기판(1)에 형성되어 있는 트랜지스터(TR)에 주는 손상도 크게 된다.
따라서, 종래에는, 저온의 열처리로 양호하게 결정화 된 강유전체막을 형성하는 방법이 없고, 그 때문에, 양호한 특성의 강유전체 메모리를 제공할 수가 없었다.
한편, PZT(Pb(Zr,Ti)O3)계의 것과 SBT(SrBi2Ta2O9)계의 것으로 대표되는 복합산화물 강유전체는, 어느 것이나 산화물이기 때문에, 환원분위기에 약하다.
그 때문에, 예를 들면, SiH4를 사용하는 층간절연막 형성공정이나 P-N접합의 안정화나 콘택트의 오믹성 개선 등을 위해 H2신터 등의 공정을 통하면, 캐패시터특성이 열화할 우려가 있다.
구체적으로는, 도 16의 셀구조를 제작하는 경우에는, 강유전체막(10)의 형성후에, 제 2 및 제 3 층간 절연막(8, 16) 및 보호막(19)이 형성되기 때문에, 강유전체막(10)이 환원분위기 중에 또한 쬐어지는 것은 피할 수 없다.
또, 강유전체는, 압전특성을 병합해서 갖기 때문에, 층간 절연막이나 보호막 등에 의한 응력에 대단히 민감해서, 특성의 편재가 발생하는 경우가 있다.
따라서, 강유전체막(10)은, 그 강유전체막(10)의 형성 후의 후공정에 있어서, 형성되는 상부전극(12), 제 2 및 제 3 층간 절연막(8, 16), 제 1 및 제 2 알루미늄배선(9, 17) 및 보호막(19)으로부터의 응력을 받기 때문에, 반드시 설계대로의 캐패시터 특성을 갖는 것이 되지 않을 우려가 있다.
또한, 강유전체막(10)을 형성한 후의 공정에서는, 상부전극(12)이나 제 1 및 제 2 알루미늄배선(9, 17) 등을 패터닝하기 위한 에칭처리가 불가피하지만, 이 에칭처리에 의해, 강유전체막(10)이 손상을 받는다.
이것도, 강유전체막(10)의 캐패시터 특성의 열화의 한 원인이 되고 있다.
상술한 바와 같은 강유전체막(10)의 특성열화는, 산소분위기 중에 있어서의550℃∼600℃의 열처리에 의해, 회복 가능한 것이 알려져 있다.
그러나, 이와 같은 고온에 의한 열처리는, 트랜지스터(TR)의 특성열화를 일으키는 외에, 알루미늄배선(9, 17)의 융해를 일으킨다.
그 때문에, 특히, 알루미늄배선(9)을 형성한 후에는, 400℃ 이상의 열처리를 실시할 수가 없다.
따라서, 강유전체 메모리의 캐패시터막으로서 사용되는 강유전체막(10)에 대해서는, 사실상 특성열화를 회복하는 수단이 없고, 그 때문에, 반드시 양호한 특성의 강유전체막을 갖는 강유전체 메모리를 실현할 수가 없었다.
본 발명은, 강유전체 메모리 등의 반도체장치에 있어서 사용되는 강유전체 박막으로 대표되는 무기화합물 고체를 형성하기 위한 방법에 관한 것이다.
또한, 본 발명은, 강유전체 메모리 등의 반도체장치의 제조방법에 관한 것이다.
도 1은, 강유전체 메모리를 제조하기 위한 제조공정을 나타내는 흐름도.
도 2는, 강유전체막의 형성공정을 상세히 설명한 흐름도.
도 3은, 제 1 및 제 2 실시형태에 있어서 사용되는 열처리장치의 구성예를 나타내는 도해도.
도 4는, 제 1 실시형태에 있어서의 본 소성공정에서 사용되는 열처리장치의 구성예를 나타내는 도해도.
도 5는, 본 소성시의 온도를 각종으로 다르게 한 경우의 강유전체막의 분극포화특성의 측정결과를 나타내는 특성도.
도 6은, 유기물 제거처리를 행하지 않고, 본 소성을 행하는 종래의 방법에 의해 제작된 강유전체막의 분극포화특성의 측정결과를 나타내는 특성도.
도 7은, 각종의 강도의 반전전계를 인가한 경우의 분극의 변화를 나타내는 특성도.
도 8은, 유기물 제거처리를 행하지 않은 종래의 기술의 방법에 의해 제작된 강유전체막에 있어서의 각종의 강도의 인가전계에 대한 분극의 변화를 나타내는 특성도.
도 9는, 강유전체막의 막 피로특성을 나타내는 도면.
도 10은, 강유전체막의 데이터유지특성을 나타내는 도면.
도 11은, 회복공정을 실시하기 위한 처리장치의 구성을 나타내는 도해도.
도 12는, 자외선램프 및 오존토출구의 배치를 나타내는 간략화한 저면도.
도 13은, 강유전체막의 스위칭전하량(잔류분극)의 측정치 예를 나타내는 그래프.
도 14는, 본 발명의 제 3 실시형태에 있어서 유기물 제거처리를 위해 사용되는 처리장치의 구성예를 나타내는 도해도.
도 15는, 도 14 장치의 자외선램프 등의 저면도.
도 16은, 강유전체 메모리의 셀구조를 나타내는 단면도.
본 발명의 제 1의 목적은, 금속원소를 함유하는 유기화합물 재료를 사용해서 무기화합물 고체를 형성하는 때에, 비교적 저온에서의 열처리에 의해 양호한 무기화합물 고체를 형성할 수가 있는 방법을 제공하는데 있다.
또, 본 발명의 제 2의 목적은, 비교적 저온의 열처리로 양호한 기능성박막을 반도체기판상에 형성할 수가 있고, 이에 의해 양호한 특성의 반도체장치를 실현할 수가 있는 반도체장치의 제조방법을 제공하는데 있다.
본 발명의 제 3의 목적은, 기능성박막의 특성열화의 회복을 양호하게 행해서, 우수한 특성의 반도체장치를 제조할 수가 있는 반도체장치의 제조방법을 제공하는데 있다.
또, 본 발명의 보다 구체적인 목적은, 기능성박막의 특성열화의 회복을 비교적 저온의 열처리에 의해 실현할 수 있게 해서, 기능성박막의 특성열화를 양호하게회복할 수가 있는 반도체장치의 제조방법을 제공하는데 있다.
본 발명의 또한 구체적인 목적은, 기능성박막으로서의 강유전체막의 특성열화를 양호하게 회복시킬 수 있는 반도체장치의 제조방법을 제공하는데 있다.
본 발명은, 금속원소를 함유하는 유기화합물을 소성해서, 무기화합물 고체를 형성하는 방법으로서, 금속원소를 함유하는 유기화합물 재료에 열 이외의 수단을 사용한 유기물 제거처리를 실시해서 무기화합물 재료로 하는 유기물제거공정과, 이 유기물제거공정에 의해 얻어지는 무기화합물 재료를 소성해서 결정화하여, 무기화합물 고체를 얻는 결정화공정을 포함한다.
이 방법에 의하면, 열 이외의 수단을 사용하므로서, 결정화의 저해요인이 되는 유기물을 충분히 제거할 수가 있다.
그리고, 그후 결정화를 위한 소성이 행해지기 때문에, 비교적 저온에서의 소성에 의해 무기화합물 재료를 결정화해서 그 고체를 얻을 수가 있다.
이에 의해, 무기화합물 고체에 인접하는 다른 고체와의 상호간에 있어서의 재료의 확산을 방지할 수가 있고, 또 무기화합물과 함께 일체화되는 다른 고체부분이 있으면, 이와 같은 고체부분에 대한 열영향을 억제할 수가 있다.
결국, 상기 결정화공정은, 무기화합물 고체에 인접하는 다른 고체와의 상호간에 있어서의 재료의 확산이 생기는 온도보다도 낮은 온도로 행해지는 것이 바람직하다.
같은 모양으로, 상기 결정화공정은, 무기화합물 고체와 함께 일체화되는 다른 고체부분에 대한 열영향을 방지할 수 있도록 정해진 소정의 온도 이하의 온도로행해지는 것이 바람직하다.
상기 유기물제거공정은, 상기 유기화합물 재료를 감압분위기 중에 두는 감압공정을 포함하는 것이 바람직하다.
이에 의해, 유기화합물 재료가 감압분위기 중에 두어지므로서 유기물의 휘발이 촉진된다.
따라서, 효율적으로 유기물을 제거할 수가 있다.
또, 상기 감압공정과 함께 결정화가 일어나지 않는 온도에서의 가열처리가 병행해서 행해지는 것이 바람직하다.
또한, 이 경우의 가열처리는, 유기화합물 재료에 인접하고 있는 다른 고체와의 사이에 있어서의 재료의 확산이 생기는 온도보다도 낮은 온도로 행해지는 것이 바람직하다.
같은 모양으로, 유기화합물 재료와 함께 처리를 받는 다른 고체부분에 대한 열영향을 방지할 수 있도록 정해진 소정 온도 이하의 온도로 행해지는 것이 바람직하다.
상기 결정화공정은, 상기 감압공정 보다도 후에 행해지는 것이 바람직하다
이 경우, 감압공정에 의해 유기화합물 재료 중의 유기물을 확실히 제거한 후에, 결정화공정이 행해지기 때문에, 무기화합물 재료의 결정화를 저온에서 양호하게 진행시킬 수가 있다.
예를 들면, 상기 감압공정을 포함하는 유기물제거공정과 상기 결정화공정은 별도의 처리장치에 의해 행해도 된다.
즉, 예를 들면, 유기물 제거공정은, 처리실내를 감압한 램프가열장치에 의해 행하고, 결정화공정은 가열로를 사용해서 행하도록 해도 된다.
상기 감압공정 및 결정화공정은, 감압분위기 중에서 상기 유기화합물 재료를 소성하므로서, 동시 진행적으로 행해도 된다.
즉, 처리장치의 처리실내를 감압하고, 이 처리실내에서 유기화합물 재료를 가열하므로서, 유기물 제거처리 및 결정화가 행해진다.
이 경우, 재료 중에 유기물이 잔류하고 있는 사이에는 그 결정화가 저해되고, 유기물이 제거되어 무기화합물 재료로 되고 나서 결정화가 시작된다.
따라서, 비교적 저온에서의 소성에 의해, 무기화합물 고체가 얻어지게 된다.
이 방법의 이점은, 두 가지의 공정을 연속적으로 행할 수가 있고, 또한 하나의 처리장치로 행할 수가 있기 때문에, 공정을 간단히 할 수가 있고, 또한, 비용을 절감시킬 수가 있다.
유기물제거공정은, 상기 유기화합물 재료에, 열 이외의 에너지를 부여하는 공정을 포함하는 것이 바람직하다.
유기화합물 재료에 열 이외의 에너지를 부여하므로서, 이 유기화합물 재료 중의 유기물을 제거할 수가 있다.
따라서, 유기화합물 재료를 고온으로 가열하지 않아도 유기물의 제거를 양호하게 행할 수 있으므로, 무기화합물 고체와 인접하게 되는 다른 고체 사이에 있어서의 재료의 상호 확산을 방지할 수 있고, 또 그 무기화합물 고체와 일체화되어야할 다른 고체부분에 대한 열의 영향을 방지할 수가 있다.
물론, 재료의 상호 확산이나 다른 고체부분에의 열영향이 적은 범위에서 열에너지를 유기화합물 재료에 부여하여 열 이외의 에너지와 병용해도 된다.
상기 열 이외의 에너지를 부여하는 공정은, 상기 유기화합물 재료에 전자파를 공급하는 전자파 공급공정을 포함해도 된다.
상기 전자파로서는, 자외선이나 마이크로파를 예시할 수가 있다.
또한, 전자파 이외에도, 예를 들면 플라즈마 등의 활성입자에 의해 유기화합물 재료에 에너지를 부여하는 것에 의해서도, 유기물 제거처리를 행할 수가 있다.
또, 상기 열 이외의 에너지를 부여하는 공정은, 유기화합물 재료를 활성화산소입자에 의해 처리하는 공정을 포함해도 된다.
상기 활성화산소입자로서는, 오존(O3), 산소라디칼, 산소이온(O++,O+)를 예시할 수가 있다.
유기화합물 재료를 활성화산소입자에 접촉시키면, 재료 중의 유기물에 에너지를 부여할 수가 있고, 이에 의해 유기물 제거처리가 달성된다.
또한, 이 처리시에, 유기물재료에 대한 열처리를 병용하면 더욱 효과적이다.
이 경우의 열처리는, 유기화합물 재료의 결정화가 일어나지 않는 온도로 행하는 것이 바람직하다.
또, 인접하는 다른 고체와의 사이에 있어서의 재료의 상호 확산이 생기지 않는 온도로 행하는 것이 바람직하다.
또한, 무기화합물 고체가 별도의 고체부분과 일체화되는 경우에는, 그 고체부분에 부여되는 열영향을 최소한으로 할 수가 있는 온도로 행하는 것이 바람직하다.
상기 무기화합물 고체는, 강유전체라도 된다.
이 경우, 저온의 열처리로 강유전체의 고체를 형성할 수가 있다.
강유전체로서는, 예를 들면, PZT(Pb(Zr,Ti)O3) 및 SBT(SrBi2Ta2O9)로 대표되는 복합산화물을 예시할 수가 있다.
본 발명의 반도체장치의 제조방법은, 반도체기판상에 상술한 방법에 의해 무기화합물 고체로 된 기능성박막을 형성하는 공정을 포함하는 것을 특징으로 한다.
상기 기능성박막은, 캐패시터막이라도 되고, 이 캐패시터막은 강유전체로 된 것이라도 좋다.
본 발명에 의하면, 비교적 저온의 공정으로 기능성박막을 형성할 수가 있기 때문에, 막간에 있어서의 재료의 상호 확산이나 반도체기판에 형성된 기능소자에 대한 열영향을 방지할 수가 있으므로 양호한 특성의 반도체장치를 실현할 수가 있다.
즉, 상기 기능성박막의 형성공정은, 막계면에서의 재료의 확산이 생기는 일이 없고, 또한, 기능소자가 반도체기판에 형성되는 경우에는, 그 기능소자의 특성을 열화시키는 일이 없는 온도로 행해지는 것이 바람직하다.
상기 방법은, 상기 기능성박막을 형성하는 공정 보다도 전에, 반도체기판에 기능소자를 형성하기 위한 소자형성공정을 포함하는 것이 바람직하다.
본 발명에서는, 기능성박막의 형성을 저온의 열처리로 실현할 수 있으므로, 이 기능성박막 보다 전에 형성되는 기능소자의 특성이 열화되는 일이 없다.
상기 결정화공정은, 상기 기능소자의 특성을 열화시키는 일이 없도록 정해진 소정 온도 이하의 온도로 행해지는 것이 바람직하다.
이에 의해, 기능소자의 특성의 열화를 확실히 방지할 수 있기 때문에, 양호한 특성의 반도체장치가 실현된다.
또한, 기능소자로서는, 전계효과 트랜지스터 등의 트랜지스터, 캐패시터, 및 저항기 등을 예시할 수가 있다.
상기 결정화공정은, 상기 기능성박막과 이 기능성박막에 인접하는 고체 사이에서 재료의 상호 확산이 생기는 온도보다도 낮은 소정의 온도로 행하는 것이 바람직하다.
이에 의해, 기능성박막과 이에 인접하는 고체(다른 박막 등) 사이의 재료의 상호 확산을 확실히 방지할 수 있기 때문에, 양호한 특성의 반도체장치가 실현된다.
상기 기능성박막이 강유전체 박막인 경우, 강유전체 박막을 전하보존막으로서 사용한 강유전체 기억장치를 구성할 수 있다.
본 발명에 의하면, 비교적 저온의 열처리로 양호하게 결정화된 강유전체 박막을 전하보호막으로서 사용할 수가 있기 때문에, 양호한 강유전체 기억장치를 실현할 수가 있다.
특히, 강유전체의 분극유지특성을 이용하여, 기록 가능한 불휘발성 기억장치를 실현한 경우에, 반전분극특성, 기록가능회수 및 저전압구동 등의 점에서 현저한 개선이 실현된다.
본 발명은, 별도의 국면에 있어서, 반도체기판상에 기능성박막을 형성하는 공정과, 이 기능성박막이 형성된 후의 공정의 영향에 의한 상기 기능성박막의 특성열화를 회복시키기 위한 회복공정을 포함하는 반도체장치의 제조방법에 관한 것이며, 상기 회복공정이 열 이외의 에너지를 상기 기능성박막에 부여하는 처리공정과, 열에너지를 상기 기능성박막에 부여하는 열처리공정을 포함하는 것을 특징으로 하고 있다.
상기 회복공정에 있어서의 열 이외의 에너지를 기능성 박막에 부여하는 처리공정과 열처리공정은, 어느 것인가 한쪽을 먼저 행하고, 다른 쪽을 후에 행해도 되지만, 양 공정을 동시에 행하는 것이 바람직하다.
본 발명에 의하면, 열 이외의 에너지와 열에너지를 병용해서, 기능성박막의 특성열화의 회복이 도모된다.
그 때문에, 회복공정에 있어서, 반도체기판에 부여되는 열에너지는 비교적 적어도 된다.
이에 의해 기능성 박막 이외의 부분에 대한 열의 영향이 작아진다.
그 한편으로, 기능성박막에는 열 이외의 에너지와 열에너지의 병용에 의해 충분한 에너지를 공급할 수가 있다.
이에 의해 회복공정을 경유한 기능성박막은, 양호한 특성을 가질 수 있다.
결국, 기능성박막의 특성열화를, 비교적 저온의 열처리에 의해 보다 양호하게 회복시킬 수 있다.
상기 기능성박막은, 복합산화물 박막이라도 된다.
복합산화물막을 구성하는 복합산화물로서는, PZT(Pb(Zr,Ti)O3) 및 SBT(SrBi2Ta2O9)를 예시할 수가 있다.
복합산화물막은, 절연막 형성공정이나, 신터 등의 공정에 있어서 환원분위기에 쬐어지면, 특성(특히, 캐패시터 특성)이 열화한다.
이 때문에, 상술한 회복공정에 의한 기능회복을 필요로 하는 경우가 많다.
상기 회복공정은, 상기 기능성박막이 형성된 반도체기판의 표면에 산화성가스를 도입하는 산소도입공정을 또한 포함해도 된다.
산화성가스는, 산소를 포함하는 가스이며, 산소가스(O2), 오존(O3), NOx등을 예시할 수 있다.
이 산소도입공정은, 비열처리공정(열 이외의 에너지를 기능성박막에 부여하는 처리공정) 및/또는 열처리공정과 동시에 행해지는 것이 바람직하다.
본 발명에 의하면, 기능성박막의 특성을 회복시키는 회복공정에 있어서, 반도체기판을 산소가스분위기 중에 놓을 수가 있다.
이에 의해 환원분위기에 쬐어져서 특성이 열화한 기능성박막의 산화를 촉진할 수 있기 때문에 그 특성을 양호하게 회복시킬 수가 있다.
따라서, 산소도입공정은 기능성박막이 복합산화물로 된 경우에 특히 효과가 있다.
상기 열 이외의 에너지를 상기 기능성박막에 부여하는 처리공정은, 산소활성화 입자분위기 중에 상기 기능성박막이 형성된 반도체기판을 놓는 산소활성화 입자처리공정을 포함해도 된다.
상기 산소활성화 입자로서는, 오존, 산소라디칼 및 플라즈마를 예시할 수가 있다.
산소활성화 입자분위기 중에 반도체기판을 놓으므로서, 기능성박막에 에너지를 부여하여, 이 기능성박막의 특성열화를 회복시킬 수가 있다.
특히, 기능성박막이 복합산화물로 되어 있는 경우에는, 분위기 중의 산소가 활성화되므로서, 그 손상을 회복시킬 수 있다.
이 경우에, 반도체기판 부근에 산소가스 등의 산화성가스가 도입되는 것이 또한 바람직하고, 이에 의해 더욱 효과적으로 기능성박막의 특성을 회복시킬 수가 있다.
상기 열 이외의 에너지를 상기 기능성박막에 부여하는 처리공정은, 상기 기능성박막에 전자파를 공급하는 전자파 공급공정을 포함해도 된다.
기능성박막에 전자파를 공급하는 것에 의해, 열 이외의 에너지를 공급하여, 기능성박막의 특성을 회복시킬 수가 있다.
상기 전자파로서는 자외선 및 마이크로파를 예시할 수가 있다.
상기 기능성박막은, 강유전체막이라도 된다.
이 경우, 강유전체막 형성 후의 각종의 공정에 의해, 강유전체막의 캐패시터특성이나 분극특성이 열화한 경우에, 이 특성열화를 양호하게 회복시킬 수가 있다.
상기 반도체장치는, 상기 강유전체막을 전하유지막으로서 사용한 강유전체 기억장치라도 된다.
이 경우, 회복공정에 의해, 강유전체막의 캐패시터특성 및 분극특성을 양호하게 회복시킬 수가 있기 때문에, 우수한 특성의 기억장치(메모리)를 실현할 수 있다.
상기 방법은, 상기 회복공정 보다 전에, 상기 반도체기판상에 배선을 형성하기 위한 배선형성공정을 포함해도 된다.
특성이 열화한 기능성박막의 기능회복을 위한 회복공정에서는, 열에너지와 열 이외의 에너지가 병용되기 때문에 비교적 저온으로 그 특성을 회복시킬 수가 있다.
이에 의해 배선에 손상을 주는 일 없이 기능성박막의 특성을 회복시킬수 있으므로 양호한 특성의 반도체장치를 실현할 수가 있다.
즉, 상기 열처리공정을 반도체기판의 온도가, 상기 배선이 열화하지 않도록 정해진 소정온도를 초과하지 않도록 행하도록 하면, 배선에 손상을 주는 일은 없다.
예를 들면, 상기 배선이 알루미늄으로 형성되는 경우에는, 상기 소정온도는 400℃ 정도 이하로 되는 것이 바람직하다.
상기 방법은, 상기 회복공정 보다 전에, 반도체기판에 기능소자를 형성하기 위한 소자형성공정을 포함해도 된다.
상기 기능소자로서는, 전계효과트랜지스터 등의 트랜지스터나 캐패시터, 저항기 등을 예시할 수가 있다.
본 발명에서는, 비교적 저온으로 기능성박막의 특성을 회복시킬 수가 있기 때문에, 회복공정 보다 전에, 형성된 기능소자에 손상을 주는 일이 없다.
이에 의해 양호한 특성의 반도체장치를 실현할 수 있다.
즉, 상기 열처리공정을, 상기 반도체기판의 온도가, 상기 기능소자가 열화하지 않도록 정해진 소정온도를 초과하지 않도록 행하도록 하면, 기능소자의 특성이 열화하는 일이 없다.
예를 들면, 반도체기판에 형성된 트랜지스터 등의 기능소자를 보호하기 위해서는, 상기 소정온도는, 400℃정도 이하로 되는 것이 바람직하다.
본 발명에 있어서의 상술한, 또 다른 목적, 특징 및 효과는 첨부도면을 참조하여 다음에 기술하는 실시예의 설명으로부터 명백해 질 것이다.
도 1은, 도 16에 나타내는 셀구조를 갖는 강유전체 메모리를 제조하기 위한 제조공정을 나타내는 흐름도이다.
이 도 1과 상술한 도 16을 참조해서, 본 발명의 1 실시형태에 대해 설명한다.
우선, 반도체기판(1)상에 필드산화막(2)이 형성되고, 또한 불순물확산층(3, 4), 게이트절연막(5) 및 게이트전극(6)이 형성되어, 기능소자로서의 트랜지스터(TR)가 형성된다(스텝 S1).
이어서, 제 1 층간 절연막(7)이 형성되어 게이트전극(6)이 피복된다(스텝 S2).
그후, 캐패시터구조(C)를 형성하기 위해, 예를 들면 IrO2로 된 하부전극(11)이, 트랜지스터(TR)의 거의 위쪽의 위치에 있어서, 제 1 층간 절연막(7)상에 형성된다(스텝 S3).
이 제 1 층간 절연막(7)상에 강유전체막(10)이 적층된다(스텝 S4).
이들은 동일한 패턴으로 패터닝된다.
강유전체막(10)의 형성 후에는, 상부전극(12)이 강유전체막(10)상에 형성되어 에칭에 의해 패터닝된다(스텝 S5).
그후, 예를 들면, SiH4등을 원료가스로서 사용한 CVD법 등에 의해 실리콘산화물 등의 절연물로 된 제 2 층간 절연막(8)이 기판 전면에 형성된다(스텝 S6).
그리고, 에칭에 의해 콘택트구멍(14, 15)이, 제 1 및 제 2 층간 절연막(7, 8)에 개방되어 상부전극 및 불순물확산층(4)이 노출된다.
이어서, 예를 들면, 스퍼터링법에 의해, 제 2 층간 절연막(8)상에 알루미늄이 퇴적되어, 이것을 에칭에 의해 패터닝해서 제 1 알루미늄배선(9)이 형성된다(스텝 S7).
이어서, 예를 들면 SiH4등을 원료가스로서 사용한 CVD법 등에 의해 실리콘산화물 등의 절연물로 된 제 3 층간 절연막(16)이 기판 전면에 형성된다(스텝 S8).
그리고, 이 제 3 층간 절연막(16)에는, 에칭에 의해, 제 1 알루미늄배선(9)에 달하는 콘택트구멍(18)이 개방된다.
이에 계속해서, 예를 들면, 스퍼터링법에 의해, 제 3 층간 절연막(16)상에 알루미늄이 퇴적되고, 이것을 에칭에 의해 패터닝해서 알루미늄배선(17)이 형성된다(스텝 S9).
이어서, 기판 전면에 보호막(19)이 형성된다(스텝 S10).
보호막(19)은, 예를 들면, 실리콘산화막으로 이루어지고, 이 경우에는 SiH4등을 원료가스로서 사용한 CVD법 등에 의해 형성할 수가 있다.
이와 같이해서 셀구조가 완성되면, 다음에, 강유전체막(10)의 특성열화를 회복시키기 위한 회복 공정이 실행된다(스텝 S20).
강유전체막(10)을 형성한 후의 후공정의 영향에 의한 강유전체막(10)의 특성열화에 대해서는, 이미 상세히 설명했기 때문에 재차 언급은 생략한다.
도 2는, 강유전체막(10)의 형성공정(스텝 S4)을 상세히 설명한 흐름도이다.
강유전체막(10)의 형성은, 예를 들면 졸·겔법에 의해 행해진다.
졸·겔법이란, 액체(졸)상의 원료를 기판상에 피복하여, 열처리에 의해 소성해서 소요의 막을 얻는 방법이다.
PZT의 졸·겔법에서는, 예를 들면 출발원료로서, 금속원소를 함유하는 유기화합물 재료인 Pb(CH3COO)2·3H2O, Zr(n-OC4H9)4, Ti(i-OC3H7)4의 2-메톡시에탄올을 용매로 한 용액 등이 사용된다.
이 용액을 스핀코팅에 의해 기판상에 도포하고(스텝 S41), 150℃∼180℃로 건조(스텝 S42)시킨 후에, 건조공기분위기 중에서 400℃(결정화가 일어나지 않는 온도)로 30분의 가소성을 행한다(스텝 S43).
소정의 막의 두께가 되기까지 이 공정을 반복한 후(스텝 S44), 막 중의 유기물을 제거하기 위한 유기물 제거처리를 행한다(스텝 S45).
그리고, 최후에, 본 소성(스텝 S46)을 행하여, 막 전체를 결정화시킨다.
유기물 제거처리(스텝 S45)는, 예를 들면, 약 50 Torr의 감압분위기 중에 있어서의, 래피드·써멀·어닐(Rapid Thermal Anneal)에 의해, 약 550℃(유기화합물 재료의 결정화가 일어나지 않는 온도)의 열처리를 행하므로서 실행된다.
즉, 감압분위기 중에서의 열처리에 의해, 막 중의 유기물이 휘발하여 막 밖으로 제거되고, 이에 의해 유기물 제거처리가 달성된다.
결정화를 저해하는 유기물성분이 제거된 막(무기화합물 재료의 막)의 본 소성(스텝 S46)은, 비교적 저온의 열처리로 달성되고, 예를 들면, 약 550℃에서의 열처리에 의해, 양호하게 결정화 된 강유전체막(10)을 얻을 수가 있다.
약 550℃의 온도에서의 열처리에서는, 트랜지스터(TR)의 소자특성의 열화가일어날 염려가 없고, 또 강유전체막(10)과 이에 인접하는 각 막[하부전극(11) 및 상부전극(12) 등] 사이의 재료의 상호 확산이 생기는 일이 없다.
도 3은, 유기물 제거처리(스텝 S45)에 있어서 사용되는 열처리장치(RTA :Rapid Thermal Anneal)의 구성예를 나타내는 도해도이다.
이 열처리장치는, 처리실(31)내에, 웨이퍼홀더(32)를 구비하고 있다.
이 웨이퍼홀더(32)는, 거의 수평인 웨이퍼유지면(32a)을 상면에 갖고 있고, 이 웨이퍼유지면(32a)에 반도체기판(1)을 구성하는 웨이퍼(W)(도 2의 스텝 S44까지의 공정을 경유한 것)를 유지하도록 되어 있다.
웨이퍼홀더(32)는, 수직방향에 따라 배치된 회전축(33)의 상단에 설치된 판상체로 이루어지고, 회전축(33)을 회전구동기구(34)에 의해 회전시키므로서 웨이퍼(W)를 유지한 상태로 수직인 회전축선 주위를 회전하도록 되어 있다.
처리실(31)내에는, 또한 웨이퍼홀더(32)의 웨이퍼유지면(32a)에 대향하는 위치에, 직경이 다른 복수의 원환상 적외선램프(35, 36, 37)가 거의 동심으로 배치되어 있다.
이들 적외선램프(35, 36, 37)는, 램프구동원(38)으로부터의 전력을 얻어, 웨이퍼(W)로 향해 적외선을 발생시키고, 이에 의해, 웨이퍼(W)를 가열하는 가열수단을 구성하고 있다.
처리실(31)에는, 배기구(40)가 형성되어 있다.
이 배기구(40)는, 감압관(41)을 거쳐, 진공펌프 등으로 된 감압기구(42)에 접속되어 있다.
이와 같은 구성에 의해, 유기물 제거처리에 있어서는, 웨이퍼홀더(32)에 웨이퍼(W)를 유지하고, 이 웨이퍼홀더(32)를 회전구동기구(34)에 의해 회전구동시키고 있는 상태로 감압기구(42)가 구동되고, 처리실(31)내가, 예를 들면 50Torr정도로 감압된다.
그리고, 또한, 램프구동원(38)에 의해, 적외선램프(35, 36, 37)에 전력이 공급되어, 웨이퍼(W)가 가열된다.
이에 의해 웨이퍼(W)는, 예를 들면, 약 550℃까지 급속히 온도 상승시켜져서 1초∼수분의 기간에 걸쳐 그 온도로 유지된다.
그후는, 램프구동원(38)으로부터 적외선램프(35, 36, 37)에의 전력공급을 정지하여, 가열을 정지한다.
이와 같은 감압분위기 중에서의 열처리에 의해, 강유전체막을 구성해야할 유기화합물 재료중의 유기물이 흡인되어, 무기화합물 재료의 막이 된다.
도 4는, 본 소성공정(스텝 S46)에 있어서 사용되는 열처리장치의 구성예를 나타내는 도해도이다.
이 열처리장치는, 석영제의 로(50)와, 이 로(50)내를 가열하기 위한 히터(51)와, 이 히터(51)에 전력을 공급하는 히터구동부(52)와, 복수매의 웨이퍼(W)를 일괄해서 로(50)내에 유지하는 웨이퍼홀더(53)를 구비하고 있다.
이 구성에 의해, 유기물 제거처리가 실시된 후의 웨이퍼(W)를 로(50)내에 넣고, 히터(51)에 통전해서 웨이퍼(W)가 가열된다.
이때의 가열에서는, 웨이퍼(W)의 온도는 약 550℃로 되고, 약 30분간에 걸쳐가열이 행해진다.
유기물 제거처리(스텝 S45)의 결과, 결정화의 저해요인이 제거되어 있기 때문에, 비교적 저온에서의 로내 가열에 의해 강유전체막을 결정화시킬 수가 있다.
도 5는, 본 소성시의 온도를 550℃, 650℃, 675℃, 725℃로 한 각 경우의 강유전체막(10)의 분극포화특성의 측정결과를 나타내는 특성도이다.
이 특성도로부터, 어느 온도에서도 강유전체막(10)의 분극포화특성에 큰 차이는 없고, 저온(약 550℃)에서의 소성에 의해 양호한 분극을 생기게 할 수 있는 것이 이해된다.
도 6은, 유기물 제거처리를 행하지 않고, 본 소성을 행하는 종래의 방법에 의해 제조된 강유전체막의 분극포화특성의 측정결과를 나타내는 특성도이다.
이 도 6에서는, 본 소성시의 온도를 675℃, 700℃, 725℃로 한 각 경우의 측정결과를 나타내고 있다.
이 도 6으로부터, 분극특성이 소성시의 온도에 크게 의존하고, 700℃ 이상의 고온의 열처리를 행하지 않으면 소망의 분극특성을 실현할 수 없는 것이 이해된다.
도 7에는, 유기물 제거처리를 약 50Torr의 감압하에 있어서, 약 550℃의 온도로 행하고, 그 후에 약 550℃의 로내 가열에 의해, 강유전체막을 결정화한 경우의 분극포화특성을 나타내고 있고, 각종의 강도의 반전 전계를 인가한 경우의 분극의 변화가 나타나 있다.
각 곡선에 대응한 인가전압의 값이 병기되어 있다.
또, 도 8에는, 유기물 제거처리를 행하지 않고, 약 760Torr(상압)에서 약650℃로 본 소성을 행하여 제조된 종래기술에 의한 강유전체의 같은 분극포화특성이 나타나 있다
각 곡선에 대응하는 인가전압의 값이 병기되어 있다.
도 7과 도 8의 비교로부터, 본 실시형태의 방법에 의해 제작된 강유전체막은, 본 소성온도가 비교적 낮은데도 불구하고, 양호한 분극특성을 나타내는 것을 이해할 수 있다.
그리고, 이 실시형태의 방법에 의해 제작된 강유전체막은, 약한 전계의 인가에 의해, 큰 분극을 생기게 할 수 있는 것을 이해할 수 있다.
따라서, 이 강유전체막을 사용한 강유전체 메모리에서는, 저전압구동에 의해, 양호한 기록/소거를 행할 수가 있다.
도 9는, 강유전체막의 막피로특성을 나타내는 도면이다.
이 유기물 제거처리를 행하지 않고, 약 760Torr(상압), 약 650℃로 본 소성을 행하여 제작된 종래기술에 의한 강유전체막의 같은 분극포화특성을 나타내고 있다.
도 9에는 분극반전전압을 반복해서 인가한 경우의 분극반전주기수에 대한 스위칭전하량의 변화가 표시되어 있다.
상기 실시형태에 대응하는 강유전체막의 막피로특성이 심볼「○」로 표시되어있고, 유기물 제거처리를 행하지 않고, 약 650℃, 약 760Torr(상압)로 소성한 종래기술에 의한 강유전체막의 막피로특성이 심볼「◆」로 표시되어 있다.
도 9로부터 본 실시형태에 의해 제작된 강유전체막은, 막피로특성에 있어서도, 종래의 방법에 의해 제작된 강유전체막 보다 상당히 우수한 것을 이해할 수 있다.
이에 의해, 종래와 비교하여 개서 가능회수가 극단적으로 향상된 강유전체 메모리를 실현할 수가 있다.
도 10은, 강유전체막의 데이터유지특성을 나타내고 있고, 108회의 분극반전주기를 경유한 후의 상태로서 반전전계를 강유전체막에 인가한 때에, 이 강유전체막에 나타나는 전하량의 측정치와, 그 후 한방향에 전계를 건 상태에서 약 150℃의 온도로 가속시험을 행하여, 10시간 후에 같은 모양의 측정을 행한 경우의 측정치가 나타나 있다.
도 9의 경우와 마찬가지로, 상기 실시형태에 의해 제작된 강유전체막에 대한 측정결과는, 심볼「○」로 표시되고, 종래의 방법에 의해 제작된 강유전체막에 대한 측정결과가, 심볼 「◆」로 표시되어 있다.
이 도 10으로부터, 상기 실시형태에 의해 제작된 강유전체막은 종래의 방법으로 제작된 강유전체막과 비교하여, 분극상태를 상당히 장시간에 걸쳐 유지할 수 있고, 따라서, 데이터유지특성이 양호한 강유전체 메모리를 실현할 수 있는 것을 이해할 수 있다.
이와 같이, 감압하에서의 가열처리에 의해, 유기화합물 재료중의 유기물을 충분히 제거할 수 있다.
그리고, 그 후에, 본 소성공정을 행하여 강유전체막(10)을 결정화하도록 하므로서, 본 소성공정에서의 온도가 비교적 낮아도, 양호하게 결정화된 강유전체막(10)을 얻을 수가 있다.
그 때문에, 트랜지스터(TR)의 특성열화나, 강유전체막(10)과 이에 접하는 다른 막과의 사이에 있어서의 재료의 상호 확산에 기인하는 특성열화가 생기는 일이 없고, 이에 의해 각종 특성을 향상시킬 수가 있다.
그 결과, 종래와 비교하여, 각별히 우수한 특성의 강유전체 메모리를 실현할 수가 있다.
도 11은, 상기 회복공정을 실행하기 위한 처리장치의 구성예를 나타내는 도해도이다.
이 처리장치는, 처리실(131)내에, 웨이퍼홀더(132)를 구비하고 있다.
이 웨이퍼홀더(132)는, 거의 수평인 웨이퍼유지면(132a)을 상면에 갖고 있고, 이 웨이퍼유지면(132a)에 반도체기판(1)을 구성하는 웨이퍼(W)(도 1의 스텝 S1 내지 S10의 공정을 경유한 것)를 유지할 수 있도록 되어 있다.
웨이퍼홀더(132)는, 수직방향에 따라 배치된 회전축(133)의 상단에 부착된 판상체로 이루어지고, 회전축(133)을 회전구동기구(134)에 의해 회전시키므로서, 웨이퍼(W)를 유지한 상태로 수직인 회전축선 주위를 회전하도록 되어 있다.
웨이퍼홀더(132)에는, 히터(145)가 내장되어 있다.
이 히터(145)는, 히터구동원(146)으로부터의 전력을 얻어 발열하고, 웨이퍼유지면(132a)에 유지된 웨이퍼(W)를 가열하는 열처리수단을 구성하고 있다.
처리실(131)내에는, 또한, 웨이퍼홀더(132)의 웨이퍼유지면(132a)에 대향하는 위치에, 직경이 다른 복수의 원환상 자외선램프(135, 136, 137)가 거의 동심으로 배치되어 있다.
이들 자외선램프(135, 136, 137)는, 램프구동원(138)으로부터의 전력을 얻어, 웨이퍼(W)로 향해 자외선을 발생시키는 자외선처리수단(비열처리수단, 열에너지 이외의 에너지에 의한 처리수단)을 구성하고 있다.
도 12는, 자외선램프(135, 136, 137)의 저면도이다.
자외선램프(135, 136, 137)의 배치위치를 회피한 위치에는, 복수의 오존토출구(139)가 웨이퍼유지면(132a)에 유지된 웨이퍼(W)에 대향하도록 배치되어 있다.
오존토출구(139)에는 오조나이저(140)(도 11참조)가 발생시키는 오존이 오존공급관(141)을 거쳐 공급되도록 되어 있다.
즉, 오존토출구(139), 오조나이저(140) 및 오존공급관(141)은, 산소활성화 입자처리수단의 1종으로서의 오존처리수단을 구성하고 있다.
또한, 처리실(131)내에 있어서, 웨이퍼홀더(132)의 측면쪽의 위치에는, 웨이퍼(W)의 표면에 산소가스를 공급하기 위한 산소토출구(142)가 배치되어 있다.
이 산소토출구(142)에는, 산소공급원(143)으로부터의 산소가, 산소가스공급관(144)을 거쳐 공급되도록 되어 있다.
상기 구성에 의해, 회복공정에 있어서는, 웨이퍼(W)가 웨이퍼홀더(132)의 웨이퍼유지면(132a)에 유지되고, 이 상태에서, 히터구동원(146)에 의해 히터(145)가 통전됨과(열처리공정) 동시에, 램프구동원(138)에 의해 자외선램프(135, 136, 137)가 통전된다(전자파 공급공정, 열 이외의 에너지에 의한 처리공정).
이에 의해, 웨이퍼(W)에는 열에너지가 공급되어 열처리가 실시됨과 동시에, 자외선의 에너지가 공급되어 비열처리(비열에너지처리 : 열 이외의 에너지를 사용한 처리)가 동시에 실시된다.
회복공정에서는, 또한, 오조나이저(140)로부터 오존공급관(141)을 거쳐, 오존토출구(139)로부터 웨이퍼(W)의 표면에 오존이 공급되며(산소활성화 입자처리공정), 또한 산소가스공급원(143)으로부터는, 산소가스공급관(144)을 거쳐 산화성가스로서의 산소가스가 공급된다(산소도입공정).
이에 의해, 웨이퍼(W)에는 오존으로부터의 에너지공급에 의한 비열처리가 병행해서 실시된다.
또, 웨이퍼(W)는, 산소분위기 중에 놓이게 되므로, 산화반응을 양호하게 진행시킬 수가 있다.
웨이퍼(W)의 처리중에는, 시종, 회전구동기구(134)가 가세되어, 웨이퍼(W)를 유지한 상태의 웨이퍼홀더(132)가 회전된다.
이에 의해, 웨이퍼(W)의 각부에 대해, 자외선램프(135, 136, 137)로부터의 자외선을 균일하게 조사할 수 있고, 또한, 오존 및 산소가스를 균일하게 공급할 수 있다.
히터구동원(146)으로부터의 히터(145)로의 통전은, 웨이퍼(W)의 온도가, 알루미늄배선(9, 17)(도 16 참조)의 융해가 생기지 않는 400℃정도가 되도록 제어된다.
이 비교적 저온의 열처리만으로는, 도 1의 스텝 S5∼S10의 각 공정에 있어서생긴 강유전체막(10)의 특성열화를 회복시키는데 충분하지는 않지만, 이 실시형태에서는, 자외선의 조사 및 오존의 공급에 의해 부족한 에너지를 보충할 수 있고, 이에 의해 강유전체막(10)의 특성을 양호하게 회복시킬 수가 있다.
도 13 은, 강유전체막(10)의 스위칭전하량(잔류분극)의 측정치예를 나타내는 그래프이다.
도 16 에 나타낸 셀구조를 갖는 강유전체 메모리에 있어서, 제 1 알루미늄배선(9)이 형성된 후의 상태[그 후의 제 3층간 절연막(16) 등의 형성공정을 행하기 전의 상태], 제 2 알루미늄배선(17) 및 보호막(19)을 형성한 후의 상태(회복공정을 행하기 전의 상태), 및 상기 회복공정(UV 어닐링)을 행한 후의 상태에 대해, 각각, 스위칭전하량이 측정되어 있다.
이 도 13 의 그래프로부터 이해되는 바와 같이, 제 1 알루미늄배선(9)이 형성된 후의 공정에 의해, 강유전체막(10)의 중요한 특성인 스위칭전하량이 열화하지만, 이 특성열화는, 상기 회복공정에 의해, 거의 90%까지 회복된다.
이와 같이, 이 실시형태에 의하면, 강유전체막(10)의 특성열화를 회복시키기 위한 회복공정에 있어서, 열 이외의 에너지, 즉, 자외선에너지 및 산소활성화 입자로서의 오존을 웨이퍼(W)에 부여하므로서, 적은 열에너지로 강유전체막(10)의 기능회복을 실현하고 있다.
이에 의해, 제 1 및 제 2 알루미늄배선(9, 17)의 융해를 생기게 하는 일 없는 저온의 처리로, 강유전체막(10)의 기능을 양호하게 회복시킬 수가 있기 때문에, 양호한 캐패시터특성 및 분극특성을 갖는 강유전체막(10)을 갖는 강유전체 메모리가 실현된다.
더구나, 저온도의 처리로 강유전체막(10)의 기능회복을 행할 수 있기 때문에, 반도체기판(1)내에 형성된 불순물 확산층(3, 4)에 대한 손상이 적고, 이에 의해서도, 강유전체 메모리의 특성 향상이 도모된다.
다음에, 상술한 도 3 을 재차 참조하여, 본 발명의 제 2 실시형태의 방법을 설명한다.
이 제 2 실시형태에서는, 유기물제거공정과, 본소성공정이 동시 진행적으로 실행된다.
즉, 도 3 에 나타내는 열처리장치에 의해, 웨이퍼(W)를 웨이퍼홀더(32)에 유지시켜, 회전구동기구(34)에 의해 웨이퍼홀더(32)를 회전시킨다.
동시에, 램프구동원(38)으로부터 적외선램프(35, 36, 37)에 전력을 공급하여 웨이퍼(W)의 램프가열을 행한다.
그리고, 감압기구(42)를 작동시켜, 처리실(31)내를, 예를 들면 약 50Torr까지 감압시킨다.
적외선램프(35, 36, 37)에 의한 가열은, 웨이퍼(W)상의 강유전체막(10)을 결정화시키는데 충분한 온도(예를 들면, 약 550℃) 및 시간(예를 들면, 약 30 분)으로 행해진다.
가열개시 초기의 기간에는, 강유전체막(10)의 재료 중에 유기물이 잔류하고 있기 때문에, 막의 결정화가 저해된다.
이 유기물이, 감압된 처리실(31)내에서 휘발하여 제거되면, 막의 결정화가개시되고, 필요한 시간만큼 가열을 계속하므로서, 전체가 결정화된 강유전체막(10)이 얻어진다.
이와 같이, 이 실시형태는, 유기물제거공정과 본소성공정을 동시 진행적으로(또는 연속적으로) 하나의 처리장치에 의해 행하는 점을 특징으로 하고 있으며, 이에 의해 공정수를 삭감할 수 있는 외에 생산비용도 삭감할 수 있다.
도 14는, 본 발명의 제 3 실시형태에 있어서, 유기물 제거처리를 위해 사용되는 처리장치의 구성예를 나타내는 도해도이다.
이 처리장치는, 처리실(61)내에 웨이퍼홀더(62)를 구비하고 있다.
웨이퍼홀더(62)는, 거의 수평인 웨이퍼유지면(62a)을 상면에 갖고 있고, 이 웨이퍼유지면(62a)에 반도체기판(1)을 구성하는 웨이퍼(W)(도 2 의 스텝 S44까지의 공정을 경유한 것)를 유지할 수 있게 되어 있다.
웨이퍼홀더(62)는, 수직방향에 따라 배치된 회전축(63)의 상단에 부착된 판상체로 이루어지고, 회전축(63)을 회전구동기구(64)에 의해 회전시키므로서, 웨이퍼(W)를 유지한 상태로 수직인 회전축선 주위를 회전할 수 있게 되어 있다.
웨이퍼홀더(62)에는, 히터(75)가 내장되어 있다.
이 히터(75)는, 히터구동원(76)으로부터의 전력을 얻어 발열하고, 웨이퍼유지면(62a)에 유지된 웨이퍼(W)를 가열하는 가열수단을 구성하고 있다.
처리실(61)내에는, 또한 웨이퍼홀더(62)의 웨이퍼유지면(62a)에 대향하는 위치에, 직경이 다른 복수의 원환상 자외선램프(65, 66, 67)가, 거의 동심으로 배치되어 있다.
이들 자외선램프(65, 66, 67)는, 램프구동원(68)으로부터의 전력을 얻어, 웨이퍼(W)로 향해 자외선을 발생시키는 자외선 처리수단을 구성하고 있다.
도 15 는, 자외선램프(65, 66, 67)의 저면도이다.
자외선램프(65, 66, 67)의 배치위치를 회피한 위치에는, 복수의 오존토출구(69)가, 웨이퍼유지면(62a)에 유지된 웨이퍼(W)에 대향하도록 배치되어 있다.
오존토출구(69)에는, 오조나이저(70)(도 14 참조)가 발생시키는 오존이, 오존공급관(71)을 거쳐 공급되도록 되어 있다.
즉, 오존토출구(69), 오조나이저(70), 및 오존공급관(71)은, 활성산소입자처리수단의 일종으로서의 오존처리수단을 구성하고 있다.
상기 구성에 의해, 유기물제거공정(도 2 의 스텝 S45)에 있어서는, 웨이퍼(W)가 웨이퍼홀더(62)의 웨이퍼유지면(62a)에 유지되고, 이 상태에서, 히터구동원(76)에 의해 히터(75)가 통전됨과(열처리공정) 동시에, 램프구동원(68)에 의해 자외선램프(65, 66, 67)가 통전된다(전자파 공급공정, 열 이외의 에너지를 부여하는 공정).
이에 의해, 웨이퍼(W)에는 열에너지가 공급되어 열처리가 실시됨과 동시에, 자외선의 에너지가 공급되어 비열에너지처리가 동시에 실시된다.
이에 의해, 유기화합물 재료중의 유기물이 제거된다.
유기물제거공정(스텝 S45)에서는, 또한, 오조나이저(70)로부터 오존공급관(71)을 거쳐, 오존토출구(69)로부터 웨이퍼(W)의 표면에 오존이 공급된다(활성산소 입자처리공정).
이에 의해, 웨이퍼(W)에는 오존으로부터의 에너지공급에 의한 비열에너지처리가 병행해서 실시된다.
이에 의해, 또한 효과적으로, 유기화합물 재료중의 유기물을 제거할 수가 있다.
웨이퍼(W)의 처리중에는, 시종 회전구동기구(64)가 가세되고, 웨이퍼(W)를 유지한 상태의 웨이퍼홀더(62)가 회전시켜진다.
이에 의해, 웨이퍼(W)의 각부에 대해, 자외선램프(65, 66, 67)로부터의 자외선을 균일하게 조사할 수 있고, 또한 오존 및 산소가스를 균일하게 공급할 수 있다.
히터구동원(76)으로부터의 히터(75)에의 통전은, 웨이퍼(W)의 온도가, 트랜지스터(TR)의 소자특성의 열화나, 강유전체(10)와 이에 인접하는 각막과의 사이의 재료의 상호 확산이 일어나는 일이 없는 온도로 설정된다.
또한, 이 실시형태에 있어서, 처리실(61)내를 감압기구에 의해 감압하도록 하면, 더욱 효과적으로 유기물을 제거할 수가 있다.
유기물제거공정의 후에는, 도 4 에 나타낸 구성의 열처리장치에 의한 로내 가열에 의해, 본소성공정(도 2 의 스텝 S46)이 행해진다.
이상과 같이 이 실시형태에 의하면, 자외선에너지 및 활성산소입자로서의 오존을 유기화합물 재료에 부여하므로서, 유기물 제거처리가 달성된다.
이에 의해, 트랜지스터(TR) 등에 대한 열응력을 적게 할 수 있기 때문에, 강유전체 메모리의 특성향상에 기여할 수가 있다.
이상, 본 발명의 세가지 실시형태에 대해 설명했으나 ,본 발명은 다른 형태로도 실시하는 것이 가능하다.
예를 들면, 상술한 제 3 실시형태에서는, 유기물제거공정에 있어서, 웨이퍼(W)의 가열과 함께, 자외선의 조사 및 오존의 공급과는, 어느 것인가 하나만 또는 임의의 조합의 둘만을 행해도 된다.
또, 상술한 실시형태에서는, 강유전체막(10)의 형성이, 유기물 제거처리 및 저온의 본소성의 각 공정을 조합한 졸·겔법에 의해 행하는 예에 대해서 설명했으나, 상술한 회복공정은, 유기물 제거처리를 행하지 않고, 고온(600℃∼725℃, 특히 700℃ 이상)의 본소성공정을 행하는 종전의 졸·겔법에 의해 형성된 강유전체막에 대해서도 적용할 수 있다.
또한, 강유전체막(10)의 형성에는, 스퍼터링법, MOCVD(Metal Organic Chemical Vapor Deposition)법, MOD(Metal Organic Decomposition)법, 레이저 어브레션법, 이온 빔 스퍼터링법 등의 다른 방법도 적용 가능하며, 이들 방법에 의해 형성된 강유전체막에 대해 상술한 회복공정을 행하도록 해도 된다.
또, 상술한 실시형태에서는, 회복공정에 있어서, 웨이퍼(W)의 가열과 함께, 자외선의 조사 및 오존 공급의 양쪽을 행하도록 하고 있지만, 자외선의 조사와 오존의 공급은, 어느 쪽인가 한쪽만을 행해도 된다.
또한, 상술한 실시형태에서는, 회복공정에 있어서, 웨이퍼(W)의 분위기를 산소분위기로 하고 있으나, 주로 강유전체막(10)에 가해지는 응력에 의한 특성열화가문제로서, 강유전체막(10)의 환원반응에 의한 특성열화의 회복이 그렇게 중요하지 않은 경우에는, 웨이퍼(W)의 분위기를 산소분위기(산화성가스분위기)로 하는 것은 반드시 필요하지는 않다.
또, 상술한 실시형태에서는, 웨이퍼홀더(32)에 내장한 히터(45)가 발생한 열을 웨이퍼(W)에 전도시켜 웨이퍼(W)의 열처리를 행하는 구성에 대해 설명했으나, 예를 들면, 적외선램프 등의 복사열에 의해 웨이퍼(W)를 가열하는 구성을 채용해도 된다.
또한, 상술한 실시형태에서는, 강유전체 메모리를 제조하는 경우에 대해 설명했으나, 본 발명은, 강유전체 캐패시터의 특성을 이용한 장치, 고유전율재료(예를 들면, BST((BaSr)TiO3등)을 사용한 DRAM, 압전체(ZrO 등)나 초전체를 사용한 각종 센서 등의 다른 종류의 반도체장치의 제조에도 적용할 수가 있다.
본 발명의 실시예에 대해 상세히 설명해 왔으나, 이들은 본 발명의 기술적 내용을 명백히 하기 위해 사용되는 구체예에 불과하고, 본 발명은 이들 구체예에 한정해서 해석할 것이 아니고, 본 발명의 정신 및 범위는 첨부한 청구의 범위에 의해서만 한정된다.
본 출원은, 1998년 11월 27일 일본특허청에 제출된 특원평 10-337323호 및 1998년 12월 25일 일본국 특허청에 제출된 특원평 10-370807호에 기초하여 조약에 의한 우선권을 주장하고 있고, 이 출원의 전체 개시는 여기에 인용에 의해 포함되는 것으로 한다.
이상과 같이 본 발명은 강유전체 메모리에 사용되는 강유전체막으로 대표되는 무기화합물 고체의 형성에 이용할 수가 있고, 또한 강유전체 메모리로 대표되는 반도체장치의 제조에 적용할 수가 있다.

Claims (33)

  1. 금속원소를 함유하는 유기화합물을 소성하여, 무기화합물 고체를 형성하는 방법으로서,
    금속원소를 함유하는 유기화합물 재료에 열 이외의 수단을 사용한 유기물 제거처리를 실시하여 무기화합물 재료로 하는 유기물제거공정과,
    상기 유기물제거공정에 의해 얻어지는 무기화합물 재료를 소성해서 결정화하여, 무기화합물 고체를 얻는 결정화공정을 포함하는 무기화합물 고체의 형성방법.
  2. 제 1 항에 있어서,
    상기 유기물제거공정은, 상기 유기화합물 재료를 감압분위기 중에 두는 감압공정을 포함하는 무기화합물 고체의 형성방법.
  3. 제 2 항에 있어서,
    상기 감압공정 보다도 후에, 상기 결정화공정을 행하는 무기화합물 고체의 형성방법.
  4. 제 2 항에 있어서,
    상기 감압공정 및 상기 결정화공정은, 감압분위기 중에서 상기 유기화합물 재료를 소성하므로서, 동시 진행적으로 행해지는 무기화합물 고체의 형성방법.
  5. 제 1항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 유기물제거공정은, 상기 유기화합물 재료에 열 이외의 에너지를 부여하는 공정을 포함하는 무기화합물 고체의 형성방법.
  6. 제 5 항에 있어서,
    상기 열 이외의 에너지를 부여하는 공정은, 상기 유기화합물 재료에 전자파를 공급하는 전자파 공급공정을 포함하는 무기화합물 고체의 형성방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 열 이외의 에너지를 부여하는 공정은, 상기 유기화합물 재료를 활성화산소입자에 의해 처리하는 공정을 포함하는 무기화합물 고체의 형성방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 무기화합물 고체가 강유전체인 무기화합물 고체의 형성방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 무기화합물 고체가 복합산화물인 반도체장치의 제조방법.
  10. 반도체기판상에, 상기 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 방법에의해 무기화합물 고체로 되는 기능성 박막을 형성하는 공정을 포함하는 반도체장치의 제조방법.
  11. 제 10 항에 있어서,
    상기 기능성박막이 형성된 후의 공정의 영향에 의한 상기 기능성박막의 특성열화를 회복시키기 위한 회복공정을 또한 포함하고,
    상기 회복공정은, 열 이외의 에너지를 상기 기능성박막에 부여하는 처리공정과, 열에너지를 상기 기능성박막에 부여하는 열처리공정을 포함하는 반도체장치의 제조방법.
  12. 제 11 항에 있어서,
    상기 회복공정은, 상기 기능성박막이 형성된 반도체기판의 표면에 산화성가스를 도입하는 산소도입공정을 또한 포함하는 반도체장치의 제조방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 열 이외의 에너지를 상기 기능성박막에 부여하는 처리공정은, 산소활성화 입자분위기 중에 상기 기능성박막이 형성된 반도체기판을 두는 산소활성화 입자처리공정을 포함하는 반도체장치의 제조방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 열 이외의 에너지를 상기 기능성박막에 부여하는 처리공정은, 상기 기능성박막에 전자파를 공급하는 전자파 공급공정을 포함하는 반도체장치의 제조방법.
  15. 제 11 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 회복공정 보다 전에, 상기 반도체기판상에 배선을 형성하기 위한 배선형성공정을 포함하는 반도체장치의 제조방법.
  16. 제 15 항에 있어서,
    상기 열처리공정은, 상기 반도체기판의 온도가, 상기 배선이 열화하지 않도록 정해진 소정온도를 초과하지 않도록 행해지는 반도체장치의 제조방법.
  17. 제 11 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 회복공정 보다 전에, 상기 반도체기판에 기능소자를 형성하기 위한 소자형성공정을 포함하는 반도체장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 열처리공정은, 상기 반도체기판의 온도가, 상기 기능소자가 열화하지 않게 정해진 소정온도를 초과하지 않도록 행해지는 반도체장치의 제조방법.
  19. 제 10 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 기능성박막을 형성하는 공정 보다 전에, 상기 반도체기판에 기능소자를 형성하기 위한 소자형성공정을 포함하는 반도체장치의 제조방법.
  20. 제 19 항에 있어서,
    상기 결정화공정은, 상기 기능소자의 특성을 열화시키는 일이 없도록 정해진 소정온도 이하의 온도에서 행해지는 반도체장치의 제조방법.
  21. 제 10 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 결정화공정은, 상기 기능성박막과 이 기능성박막에 인접하는 고체 사이에서 재료의 상호 확산이 생기는 온도 보다 낮은 소정의 온도에서 행해지는 반도체장치의 제조방법.
  22. 제 10 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 기능성박막은 강유전체 박막이며, 상기 반도체장치는 상기 강유전체 박막을 전하보존막으로서 사용한 강유전체 기억장치인 반도체장치의 제조방법.
  23. 반도체기판상에 기능성박막을 형성하는 공정과,
    상기 기능성박막이 형성된 후의 공정의 영향에 의한 상기 기능성박막의 특성열화를 회복시키기 위한 회복공정을 포함하고,
    상기 회복공정은, 열 이외의 에너지를 상기 기능성박막에 부여하는 처리공정과,
    열에너지를 상기 기능성박막에 부여하는 열처리공정을 포함하는 반도체장치의 제조방법.
  24. 제 23 항에 있어서,
    상기 기능성박막이 복합산화물 박막인, 반도체장치의 제조방법.
  25. 제 23 항 또는 제 24 항에 있어서,
    상기 회복공정은, 상기 기능성박막이 형성된 반도체기판의 표면에 산화성가스를 도입하는 산소도입공정을 또한 포함하는 반도체장치의 제조방법.
  26. 제 23 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 열 이외의 에너지를 상기 기능성박막에 부여하는 처리공정은, 산소활성화 입자분위기 중에 상기 기능성박막이 형성된 반도체기판을 두는 산소활성화 입자처리공정을 포함하는 반도체장치의 제조방법.
  27. 제 23 항 내지 제 26 항 중 어느 한 항에 있어서,
    상기 열 이외의 에너지를 상기 기능성박막에 부여하는 처리공정은, 상기 기능성박막에 전자파를 공급하는 전자파 공급공정을 포함하는 반도체장치의 제조방법.
  28. 제 23 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 회복공정 보다 전에, 상기 반도체기판상에 배선을 형성하기 위한 배선형성공정을 포함하는 반도체장치의 제조방법.
  29. 제 28 항에 있어서,
    상기 열처리공정은, 상기 반도체기판의 온도가, 상기 배선이 열화하지 않게 정해진 소정온도를 초과하지 않도록 행해지는 반도체장치의 제조방법.
  30. 제 23 항 내지 제 29 항 중 어느 한 항에 있어서,
    상기 회복공정 보다 전에, 상기 반도체기판에 기능소자를 형성하기 위한 소자형성공정을 포함하는 반도체장치의 제조방법.
  31. 제 30 항에 있어서,
    상기 열처리공정은, 상기 반도체기판의 온도가, 상기 기능소자가 열화하지 않게 정해진 소정온도를 초과하지 않도록 행해지는 반도체장치의 제조방법.
  32. 제 23 항 내지 제 31 항 중 어느 한 항에 있어서,
    상기 기능성박막이 강유전체인, 반도체장치의 제조방법.
  33. 제 32 항에 있어서,
    상기 반도체장치는, 상기 강유전체막을 전하유지막으로서 사용한 강유전체 기억장치인 반도체장치의 제조방법.
KR1020017006379A 1998-11-27 1999-11-22 강유전체 또는 고유전율 재료의 고체의 형성방법 및 그것을 사용한 반도체장치의 제조방법 KR100650224B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP10337323A JP2000164590A (ja) 1998-11-27 1998-11-27 半導体装置の製造方法
JPJP-P-1998-00337323 1998-11-27
JP10-337323 1998-11-27
JP10-370807 1998-12-25
JP37080798A JP3917310B2 (ja) 1998-12-25 1998-12-25 強誘電体または高誘電率材料の固体の形成方法およびそれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20010093098A true KR20010093098A (ko) 2001-10-27
KR100650224B1 KR100650224B1 (ko) 2006-11-24

Family

ID=26575743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017006379A KR100650224B1 (ko) 1998-11-27 1999-11-22 강유전체 또는 고유전율 재료의 고체의 형성방법 및 그것을 사용한 반도체장치의 제조방법

Country Status (7)

Country Link
US (1) US6730522B1 (ko)
EP (1) EP1153888A4 (ko)
KR (1) KR100650224B1 (ko)
CN (1) CN1326425A (ko)
CA (1) CA2351607A1 (ko)
TW (1) TW466574B (ko)
WO (1) WO2000032516A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7022530B2 (en) 2001-04-03 2006-04-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP4126996B2 (ja) * 2002-03-13 2008-07-30 セイコーエプソン株式会社 デバイスの製造方法及びデバイス製造装置
JP2004095755A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置の製造方法
EP1628352A4 (en) * 2003-05-08 2009-07-22 Panasonic Corp ELECTRIC SWITCH AND MEMORY BLOCK WITH THIS
JPWO2007023658A1 (ja) * 2005-08-25 2009-03-26 パナソニック株式会社 ガラス膜およびその製造方法、ならびに光学電子デバイス
SG11201801039VA (en) * 2015-08-28 2018-03-28 Japan Advanced Institute Of Science And Tech Method for forming pzt ferroelectric film
US11832520B2 (en) * 2021-04-27 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage breakdown uniformity in piezoelectric structure for piezoelectric devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2202865A (en) * 1987-03-26 1988-10-05 Plessey Co Plc Thin film deposition process
JP2624254B2 (ja) * 1987-05-22 1997-06-25 東京応化工業株式会社 シリカ系被膜の膜質改善方法
US5156884A (en) * 1987-10-23 1992-10-20 Tokyo Ohka Kogyo Co., Ltd. Method for forming a film of oxidized metal
JPH02217337A (ja) * 1989-02-16 1990-08-30 Nippon Sheet Glass Co Ltd 膜付きガラス基板の製造方法
JPH0832304B2 (ja) 1989-08-18 1996-03-29 株式会社日立製作所 無機ポリマ薄膜の形成方法
JPH0585706A (ja) 1991-03-07 1993-04-06 Olympus Optical Co Ltd 強誘電体薄膜の製造方法
US6133050A (en) 1992-10-23 2000-10-17 Symetrix Corporation UV radiation process for making electronic devices having low-leakage-current and low-polarization fatigue
JP2825411B2 (ja) 1993-05-27 1998-11-18 ローム株式会社 複合酸化物薄膜の形成方法
JPH07321046A (ja) 1994-05-23 1995-12-08 Hitachi Ltd 薄膜形成装置及び薄膜形成方法
JPH08111411A (ja) 1994-09-02 1996-04-30 Sharp Corp 強誘電体薄膜の製造方法
JP3188179B2 (ja) * 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JP3646750B2 (ja) 1996-01-29 2005-05-11 沖電気工業株式会社 強誘電体薄膜の形成方法、薄膜形成用塗布液
SE509638C2 (sv) * 1996-06-15 1999-02-15 Allgon Ab Meanderantennanordning
JPH1064839A (ja) * 1996-08-23 1998-03-06 Sony Corp 酸化物の処理方法
JP3366212B2 (ja) 1997-02-10 2003-01-14 シャープ株式会社 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
KR100269314B1 (ko) * 1997-02-17 2000-10-16 윤종용 플라즈마처리를이용한반도체장치의커패시터제조방법
JP3718943B2 (ja) * 1997-02-27 2005-11-24 富士通株式会社 強誘電体膜の形成方法
JP3957811B2 (ja) * 1997-04-03 2007-08-15 株式会社アルバック 低比誘電性高分子膜の形成方法
JP4072630B2 (ja) 1997-06-17 2008-04-09 富士化学株式会社 透明導電膜形成剤、導電性基板および該基板の製造方法

Also Published As

Publication number Publication date
US6730522B1 (en) 2004-05-04
CN1326425A (zh) 2001-12-12
WO2000032516A1 (fr) 2000-06-08
CA2351607A1 (en) 2000-06-08
TW466574B (en) 2001-12-01
KR100650224B1 (ko) 2006-11-24
EP1153888A1 (en) 2001-11-14
EP1153888A4 (en) 2006-03-29

Similar Documents

Publication Publication Date Title
US6300212B1 (en) Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide
JP2001148377A (ja) 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法
JP2002050622A (ja) 金属酸化膜の改質方法、金属酸化膜の成膜方法及び熱処理装置
JPH0969615A (ja) 強誘電体薄膜の形成方法及び半導体素子のキャパシタ構造の作製方法
KR100650224B1 (ko) 강유전체 또는 고유전율 재료의 고체의 형성방법 및 그것을 사용한 반도체장치의 제조방법
US7217576B2 (en) Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory
KR100816597B1 (ko) 강유전체 캐패시터의 형성 방법, 강유전체 캐패시터 및전자 디바이스
JP3917310B2 (ja) 強誘電体または高誘電率材料の固体の形成方法およびそれを用いた半導体装置の製造方法
US6790676B2 (en) Method for producing a ferroelectric layer
KR100732930B1 (ko) 강유전체막, 반도체 장치, 강유전체막의 제조 방법 및강유전체막의 제조 장치
JP2000164590A (ja) 半導体装置の製造方法
JP2000058770A (ja) 半導体装置のキャパシタ―の形成方法
KR100382742B1 (ko) 반도체 소자의 커패시터 형성방법
US9305752B2 (en) Method for operating substrate processing apparatus
JP2009158539A (ja) 半導体装置の製造方法
JP5109391B2 (ja) 半導体装置およびその製造方法
KR100362185B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
JP4557144B2 (ja) セラミックスの製造方法
KR100671634B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2002284528A (ja) 強誘電体薄膜の製造方法および強誘電体薄膜を用いた電子デバイスの製造方法
KR100388467B1 (ko) 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법
JP2002299578A (ja) 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子
JP2009158538A (ja) 半導体装置およびその製造方法
KR100326239B1 (ko) 반도체소자의캐패시터제조방법
JP2004063891A (ja) 強誘電体メモリの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee