JP2009158538A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009158538A
JP2009158538A JP2007331943A JP2007331943A JP2009158538A JP 2009158538 A JP2009158538 A JP 2009158538A JP 2007331943 A JP2007331943 A JP 2007331943A JP 2007331943 A JP2007331943 A JP 2007331943A JP 2009158538 A JP2009158538 A JP 2009158538A
Authority
JP
Japan
Prior art keywords
film
pzt
ferroelectric
ferroelectric layer
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007331943A
Other languages
English (en)
Inventor
Masaki Kurasawa
正樹 倉澤
Hideki Yamawaki
秀樹 山脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007331943A priority Critical patent/JP2009158538A/ja
Publication of JP2009158538A publication Critical patent/JP2009158538A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】安定に(111)を有する強誘電体膜を有する半導体装置を提供する。
【解決手段】半導体装置は、下部電極と、前記下部電極上に形成されたPb,Zr,Tiを含む第1の強誘電体層と、前記第1の強誘電体層上に形成され、Pb,Zr,Tiを含む第2の強誘電体層と、前記第2の強誘電体層上に形成された上部電極と、を含み、前記第2の強誘電体層のTiの組成比は、前記第1の強誘電体層のTiの組成比より大きいことを特徴とする。
【選択図】図4

Description

本発明は一般に半導体装置に係り、特に強誘電体キャパシタを有する半導体装置およびその製造方法に関する。
強誘電体メモリは電圧駆動される不揮発性半導体メモリ素子であり、高速で動作し、消費電力が小さく、しかも電源を遮断しても保持している情報が消失しない好ましい特性を有している。強誘電体メモリは、すでにICカードや携帯電子機器に使われている。
図1は、いわゆるスタック型とよばれる強誘電体メモリ装置10の構成を示す断面図である。
図1を参照するに、強誘電体メモリ装置10はいわゆる1T1C型の装置であり、シリコン基板11上に素子分離領域11Iにより画成された素子領域中11Aに二つのメモリセルトランジスタが、ビット線を共有して形成されている。
より具体的には、前記シリコン基板11中には前記素子領域11Aとしてn型ウェルが形成されており、前記素子領域11A上には、ポリシリコンゲート電極13Aを有する第1のMOSトランジスタとポリシリコンゲート電極13Bを有する第2のMOSトランジスタが、それぞれゲート絶縁膜12Aおよび12Bを介して形成されている。
さらに前記シリコン基板11中には、前記ゲート電極13Aの両側壁面に対応してp型のLDD領域11a,11bが形成されており、また前記ゲート電極13Bの両側壁面に対応してp型のLDD領域11c,11dが形成されている。ここで前記第1および第2のMOSトランジスタは前記素子領域11A中に共通に形成されているため、同一のp型拡散領域が、LDD領域11bとLDD領域11cとして共用されている。
前記ポリシリコンゲート電極13A上には、シリサイド層14Aが、またポリシリコンゲート電極13B上にはシリサイド層14Bが、それぞれ形成されており、さらに前記ポリシリコンゲート電極13Aの両側壁面および前記ポリシリコンゲート電極13Bの両側壁面上には、それぞれの側壁絶縁膜が形成されている。
さらに前記シリコン基板11中には、前記ゲート電極13Aのそれぞれの側壁絶縁膜の外側に、p型の拡散領域11eおよび11fが形成されており、また前記ゲート電極13Bのそれぞれの側壁絶縁膜の外側には、p型の拡散領域11gおよび11hが形成されている。ただし、前記拡散領域11fと11gは、同一のp型拡散領域より構成されている。
さらに前記シリコン基板11上には、前記シリサイド層14Aおよび側壁絶縁膜を含めて前記ゲート電極13Aを覆うように、また前記シリサイド層14Bおよび側壁絶縁膜を含めて前記ゲート電極13Bを覆うように、SiON膜15が形成されており、前記SiON膜15上にはSiOよりなる層間絶縁膜16が形成されている。さらに前記層間絶縁膜16中には、前記拡散領域11e,11f(従って拡散領域11g),11hをそれぞれ露出するようにコンタクトホール16A,16B,16Cが形成され、前記コンタクトホール16A,16B,16Cには、Ti膜とTiN膜を積層した密着層17a,17b,17cを介して、W(タングステン)よりなるビアプラグ17A,17B,17Cが形成される。
さらに前記層間絶縁膜16上には、前記タングステンプラグ17Aにコンタクトして、下部電極18Aと多結晶強誘電体膜19Aと上部電極20Aを積層した第1の強誘電体キャパシタC1が、また前記タングステンプラグ17Cにコンタクトして、下部電極18Cと多結晶強誘電体膜19Cと上部電極20Cを積層した第2の強誘電体キャパシタC2が形成されている。
さらに前記層間絶縁膜16上には前記強誘電体キャパシタC1,C2を覆うようにAlよりなる水素バリア膜21が形成され、さらに前記水素バリア膜21上には次の層間絶縁膜22が形成されている。
さらに前記層間絶縁膜22中には、前記強誘電体キャパシタC1の上部電極20Aを露出するコンタクトホール22Aと、前記ビアプラグ17Bを露出するコンタクトホール22Bと、前記強誘電体キャパシタC2の上部電極20Cを露出するコンタクトホール22Cが形成され、前記コンタクトホール22A〜22CにはTi膜とTiN膜を積層した密着層23a,23b,23cをそれぞれ介してタングステンプラグ23A,23B,23Cがそれぞれ形成される。
さらに前記層間絶縁膜22上には、前記タングステンプラグ23A,23B,23Cにそれぞれ対応して、Ti/TiN積層構造のバリアメタル膜を伴って、Al配線パターン24A,24B,24Cが形成されている。
強誘電体メモリでは従来、前記多結晶強誘電体膜19A,19Cとして、チタン酸ジルコン酸鉛(PZT)や、SrBi2Ta29(SBT、Y1)若しくはSrBi2(Ta、Nb)29(SBTN、YZ)、Bi4Ti39,(Bi,La)4Ti312,BiFeO3などのビスマス層状構造化合物などが使われている。
特開2003−324101号公報
ところで図1のような強誘電体メモリでは、強誘電体キャパシタ絶縁膜となる多結晶強誘電体膜19A,19Cの結晶配向が非常に重要である。PZTなどの強誘電体は正方晶系のペロブスカイト構造を有し、TiやZrなどの金属原子がペロブスカイト構造中でc軸方向に変位することで強誘電性が発現する。そこで、図1の強誘電体メモリ10のように、強誘電体膜を上下電極間に挟持した構成の強誘電体キャパシタでは、電界方向が強誘電体のc軸方向に平行になるように強誘電体膜は(001)配向を有するのが理想的で、前記強誘電体膜が(100)配向を有する場合には、強誘電性は発現しない。
しかし、ペロブスカイト膜では、正方晶系とは言っても、c軸とa軸の差はそれほど大きくなく、このため通常の製法で形成したPZT膜では、(001)配向した結晶粒と(100)配向した結晶粒がほぼ同数発生し、その他の方位のものも発生することを考えると、実際に強誘電体キャパシタの動作に寄与する結晶の割合はわずかであった。このような事情から、従来、強誘電体メモリの技術分野では、強誘電体膜19A,19Cを、全体として(111)配向膜として形成し、配向方位を<111>方向にそろえることで、大きなスイッチング電荷量QSWを確保することが行われている。
このような事情で強誘電体メモリでは、強誘電体キャパシタの下部電極としてPt膜を自己配向Ti膜などの配向制御膜上に、TiAlN膜などの導電性酸素拡散バリア膜を介して(111)配向で形成し、その上にPZTなどの強誘電体膜を(111)配向で形成している。ここで自己配向Ti膜は、(002)配向を示す。また前記TiAlN酸素拡散バリア膜は、強誘電体膜中の酸素がWプラグ中に侵入するのを抑制する。
従来、強誘電体メモリにおいてはこのような多結晶強誘電体膜19A,19Cがスパッタ法あるいはゾルゲル法で形成されていたが、このような強誘電体メモリにおいても微細化および集積密度を向上させる要請が課せられており、このため強誘電体膜をステップカバレッジに優れたMOCVD法により形成する試みがなされている。
ところがMOCVD法では、強い(111)配向を示す白金(Pt)やイリジウム(Ir)を下部電極18A,18Cに用いて、その上に単純にPZT膜などの多結晶強誘電体膜を成膜しても、前記多結晶強誘電体膜19A,19Cにおいて所望の(111)配向を得ることが出来ない。
MOCVD法でPZTなどの強誘電体膜を成膜する場合、少なくとも原料の分解温度以上の温度への加熱が必要であるため、一般的に高温で成膜がなされ、またこれに伴い、形成された強誘電体が成膜と同時に結晶化されるが、図1の構成においてPt膜を下部電極18A,18Cに用いた場合には、MOCVD工程での熱により、下部電極18A,18C中のPtと特にPZT膜19A,19C中のPbが反応し、下部電極18A,18C表面のモフォロジが悪化し、前記多結晶強誘電体膜19A,19Cの(111)配向が妨げられる。
また、前記図1の構成において、上記の問題を回避するためIr膜を下部電極18A,18Cとして用いた場合には、Pt膜を使った場合に比べ下部電極18Aあるいは18Cと多結晶強誘電体膜19Aあるいは19Cとの界面での反応は抑制されるが、酸化剤として酸素ガス等を成膜チャンバーに導入するため、下部電極18A,18Cを構成するIr膜の表面が酸化してしまい、多結晶強誘電体膜19A,19Cは、せっかくのIr膜19A,19C(111)配向を引き継ぐことが出来ない。そこで、特許文献1では、初期層(シード層)を用いて、Ir膜よりなる下部電極18A,18C上にMOCVD法でPZT膜を成膜する際に、低い酸素分圧ないし酸素濃度を使い、前記シード層を優先的に(111)配向させている。かかるシード層を形成した後、PZT膜19A,19Cの主要部が、前記シード層の(111)配向を引き継いで、高い酸素分圧下、大きな成膜速度で成膜される。
これにより、得られる強誘電体キャパシタC1,C2の電気特性は大きく改善したものの、膜中のPZT膜19A,19Cの配向性、すなわち配向の程度ないし配向率にはばらつきがあり、再現性に問題があることが見出された。
薄膜形成において最も重要な因子の一つに、成膜初期における原料ガスの濃度が挙げられる。原料ガスの濃度がばらつくと、形成されるPZT膜の配向性にばらつきが生じ、結果として、強誘電体キャパシタの電気特性のばらつきが増大してしまう。
一の側面によれば本発明は、下部電極と、前記下部電極上に形成されたPb,Zr,Tiを含む第1の強誘電体層と、前記第1の強誘電体層上に形成され、Pb,Zr,Tiを含む第2の強誘電体層と、前記第2の強誘電体層上に形成された上部電極と、を含み、前記第2の強誘電体層のTiの組成比は、前記第1の強誘電体層のTiの組成比より大きいことを特徴とする半導体装置を提供する。
他の側面によれば本発明は、半導体基板上方に下部電極を形成する工程と、前記下部電極上に、Pb,Zr,Tiを含む第1の強誘電体層を形成する工程と、前記第1の強誘電層上に、前記第1の強誘電体層を形成する工程よりもTiを増やした条件で、第2の強誘電体層を形成する工程と、前記第2の強誘電体層上に上部電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法を、提供する。
本発明によれば、前記第1の強誘電体層において、安定に所望の(111)配向を実現でき、従ってその上に形成される第2の強誘電体層においても、安定に(111)配向を実現できる。
[第1の実施形態]
以下、図2(A)〜(E)を参照しながら、本発明の発明者が行ったMOCVD法による強誘電体キャパシタの作製実験を、本発明の第1の実施形態による強電体キャパシタの製造工程として、説明する。
図2(A)を参照するに、図示しないシリコン基板を覆うシリコン酸化膜41上には、(002)配向を有するTi膜42が配向制御膜としてスパッタ法により形成されており、前記配向制御膜42上には、TiAlN膜43が、導電性酸素拡散バリア膜として、反応性スパッタ法により形成されている。なお前記シリコン酸化膜41は、その表面にAl23膜を担持していてもよい。
例えば前記Ti膜42は、DCスパッタ装置中において被処理基板とターゲット間の距離を60mmに設定し、圧力が0.15PaのAr雰囲気中、20℃の基板温度で2.6kWのスパッタパワーを5秒間供給することにより形成される。また前記TiAlN膜43は、同じDCスパッタ装置中、TiおよびAlの合金ターゲットを使い、圧力が253.3PaのAr/N2雰囲気中、Arガスを40sccm、窒素ガスを10sccmの流量で供給しながら400℃の基板温度で、1.0kWのスパッタパワーを供給することにより、100nmの膜厚に形成される。
前記Ti膜42は、成膜後、一度窒化させるのが好ましい。Ti膜42をこのように窒化させることにより、後で行われる強誘電体膜の回復熱処理の際に、膜側面からのTiの酸化を抑制することができる。例えばかかる窒化処理を窒素雰囲気中、温度が650℃の急速熱処理で60秒間行うことにより、前記(002)配向を有するTi膜42から(111)配向のTiN下地導電膜42Nが得られる。
次に図2(B)の工程において、前記TiAlN膜43上に、厚さが約100nmのIr膜よりなる下部電極膜45が、例えば圧力が0.2PaのAr雰囲気中、550℃の基板温度で0.5kWのスパッタパワーを投入するスパッタ法により形成される。このようにして形成されたIr下部電極膜45は(111)配向を有する。
さらに図2(B)の構造は、Ar雰囲気中、650℃の温度で60秒間の急速熱処理を行われ、前記Ir膜45の結晶性が改善され、さらに前記Ir膜45とその下のTiAlN膜との間の密着性が改善される。
次に図2C)の工程において、前記下部電極45上に、MOCVD法により、第1のPZT膜46がシード層として、約1〜10nm、好ましくは5nm程度の膜厚に形成される。
図3は、図2(C)の工程で使われるダウンフロー型のMOCVD装置1の概略的構成を示す。
図3を参照するに、MOCVD装置1はポンプ2Aを含む排気ライン2により排気される処理容器1Aを含み、前記処理容器1A中には前記図2(B)の状態の基板41を被処理基板Wとして保持する基板保持台1Bが設けられている。前記基板保持台1Bは、図示はしないがその上の被処理基板Wを加熱する加熱手段を含んでいる。
さらに前記処理容器1A中には前記基板保持台1B上の被処理基板Wに対面してシャワーヘッド1Cが設けられ、前記シャワーヘッド1Cには、酸素ガスとPZTの各構成元素を含む原料ガスが供給され、前記各種原料ガスを前記処理容器中に放出することにより、前記PZT膜46の成膜がなされる。
また前記図3のMOCVD装置1では、Pb,Zr,Tiの有機金属原料を有機溶媒中に溶解された液体状態で供給され、これを気化してそれぞれの気相原料を形成し、形成された気相原料をArキャリアガスとともに前記シャワーヘッド1Cにライン4を介して供給する気化器3が設けられている。また前記気化器3での気相原料の発生を安定化するため、前記ライン4には切換バルブ4Aが設けられ、前記処理容器1Aに前記気相原料を供給しない場合には、前記気相原料は前記切換バルブ4Aからプリフローライン4Bを介して前記排気ライン2に捨てられる。
より具体的には、Pbの原料として化学式Pb(C111922で示されるPb(DPM)2を使い、Zrの原料として化学式Zr(C91524で示されるZr(dmhd)4を使い、Tiの原料として化学式Ti(O−C372(C111922で示されるTi(O−iPr)2(DPM)2やTi(O−C372(C91522で示されるTi(O−iPr)2(DMHD)2を使い、これらの原料を酢酸ブチルやTHF(テトラヒドロフラン)などの溶媒により、いずれも0.1〜0.3mol/lの濃度に溶解し、Pb,Zr,Tiの液体原料を形成する。
さらに、このようにして形成した液体原料は、気化器3にて気化されてPb,Zr,Tiの気相原料が形成され、これらがArキャリアガスおよび酸素ガスとともに前記シャワーヘッド1Cを介して前記処理容器1Aに供給され、前記PZT膜46の成膜がなされる。
その際、本実施形態では、最初に前記処理容器1A中に被処理基板W、すなわち図3(B)の状態のシリコン基板41を導入し、酸素ガスだけを533Paの圧力下、2000SCCMの流量で導入し、前記被処理基板Wの温度を所定の成膜温度、例えば約620℃の温度まで昇温させる。
この間は、前記各気相原料は前記バルブ4Aから前記プリフローライン4Bを介して排気ライン2へと捨てられているが、その後、前記バルブ4Aが切り替えられ、それまでプリフローライン4Bを介して排気ライン2へと捨てていた前記Pb,Zr,Tiの各気相原料を前記シャワーヘッド1Cへと供給し、前記処理容器1Aに導入する。これにより、前記処理容器1A中において前記被処理基板W上に、前記PZT膜46が、533Paの圧力下、620℃の温度で成膜される。
その際、図2(C)の工程では、以下の表1のレシピに示すように、前記処理容器1A中に供給される酸素ガス流量を、成膜前の2000SCCMから625SCCMまで減少させ、前記PZT膜46の成膜を、低い酸素分圧において、例えば約1.5Å/秒の成膜速度で行う。
Figure 2009158538
なお前記表1において、酢酸ブチル、Pb(DPM)2,Zr(dmhd)4,Ti(O−iPr)2(DPM)2の流量は、図3の気化器3に供給される液体原料の流量で示している。また前記表1のレシピにおいて、有機溶媒として酢酸ブチルの他にTHF(テトラヒドロフラン)を使うことも可能である。
図3のMOCVD装置1の構成は公知であり、さらなる説明は省略する。
次に、図2(D)の工程において、前記第1の強誘電体膜46上に第2の強誘電体膜47が、前記図3のMOCVD装置1を使ったMOCVD法により、前記表1のレシピに示すように、533Paの圧力下、620℃の成膜温度で、ただし酸素ガス流量を2000SCCMに増加して形成される。図2(D)の工程では前記PZT膜47の成膜は、例えば約2.0Å/秒の成膜速度で実行され、前記PZT膜47が、80nm以上、例えば95nm程度の膜厚に形成される。前記PZT膜47は、その下のシード層、すなわち前記PZT膜46の配向を受け継ぎ、同じ配向で成長する。すなわち、PZT膜46が(111)配向していた場合、PZT膜47も(111)配向を有する。
次に図2(E)の工程において、前記PZT膜47上に、PZTとの間に良好な界面を形成するIrOxを使って、上部電極48が、スパッタ法により形成される。本実施形態では前記上部電極48として触媒作用にあるPtの使用を避けており、これにより活性化された水素によるPZT膜46,47の還元が抑制される。
より具体的に説明すると、前記図2(D)の工程の後、前記PZT膜47上には、最初に厚さが50nmのIrOx膜がスパッタ法により、例えば300℃の基板温度でArガスおよび酸素ガスを、それぞれ120sccmおよび80sccmの流量で供給し、1〜2kWのスパッタパワーを投入することで、例えば50nmの膜厚に、また成膜時点ですでに結晶化した状態で、形成される。
次にこのようにして形成されたIrOx膜は、酸素ガスを20sccm,Arガスを2000sccmの流量で供給しながら725℃の温度で60秒間急速熱処理され、完全に結晶化される。またこの急速熱処理により、前記PZT膜46,47中に上部電極48の形成に伴って生じた酸素欠損が補償される。
次に、このようにして形成された第1の酸化イリジウム膜(前記IrOx膜)上に、第2の酸化イリジウム膜(IrOy膜)がスパッタ法により、0.8PaのAr雰囲気中、1.0kWのスパッタパワーで100〜300nm、例えば200nmの厚さに形成される。このようにして形成された前記第2の酸化イリジウム膜は、IrO2の化学量論組成に近い組成を有し(x<y≦2)、水素あるいは水に対してIrやPtのような触媒作用を生じることがなく、図3(E)の構造上に多層配線構造を形成した場合にも、PZT膜46,47が、水分を含む層間絶縁膜から放出される水素により還元されてしまう問題が抑制され、強誘電体キャパシタの水素耐性が向上する。
前記上部電極48をこのように二層構造とすることにより、前記下層のIrOx膜とその下のPZT膜47との間に優れた密着性が確保され、前記上層のIrOy膜により、上に述べたように強誘電体キャパシタの水素耐性が向上する。
なお本実施形態において前記上部電極48として、IrOxの代りにIr,Ru,Rh,Re,Os,Pd、あるいはこれらの酸化物、さらにSrRuO3などの導電性酸化物を使うことも可能である。また前記上部電極48を、これらの金属または導電性酸化物層の積層構造とすることも可能である。
本実施例では、さらに前記上部電極48の表面部分に、図示は省略するがIr膜を形成してもよい。これにより、前記上部電極48を介したH2Oの強誘電体膜46,47への侵入が抑制され、また配線パターンとのコンタクト特性が向上する。
図4は、前記図3(C)の状態の試料について、前記PZT膜46の(111)積分強度を、前記PZT膜46の組成を式PbZrTi1−xで表した場合の組成パラメータxの値を、0.0から0.7の範囲で変化させて求めた結果を示す。ただし前記組成パラメータxは、図3(C)の状態の試料に対してX線蛍光分析を行うことにより求めている。
図4を参照するに、前記PZT膜46の(111)積分強度は、前記組成パラメータxの値が0.0の場合に最大で、前記組成パラメータxの値が増加するにつれて徐々に現象するが、特に前記組成パラメータxの値が0.4を超えると、前記(111)積分強度の値が30%以上減少し、また前記(111)積分強度の減少率が増大することがわかる。このように前記組成パラメータxの値が0.4を超え、前記(111)積分強度の減少率が増大すると、前記PZT膜46の成膜の際の原料濃度のばらつきにより前記PZT膜46の組成がばらついた場合、それがPZT膜46の(111)配向率の大きなばらつきとして反映されることを示している。
図4に見られる、PZT膜46中におけるZrの組成パラメータxの減少、すなわちTi組成比の増加、とともに生じるPZT膜46の(111)積分強度の増大の傾向は、PZTのPbTiO3端成分組成における結晶化温度が、Ti組成比がより小さくZr組成比がより大きい組成におけるPZTの結晶化温度よりも低い事情を反映しているものと考えられる。すなわちZrを含まないPbTiO3膜と、Zrを高い濃度で含むPZT膜とを同一温度で形成した場合、結晶配向のために必要なエネルギがPbTiO3膜の場合にはより小さくなり、PZTの構成原子が基板上においてより自由に移動でき、より高い割合で(111)配向を生じるものと考えられる。
図4より、前記PZT膜46において高い割合の(111)配向を維持するには、前記PZT膜46中におけるZrの組成パラメータxを0.4以下とするのが好ましいことが結論される。
図5は、前記図2(C)の状態の試料において、前記PZT膜46を100nmの膜厚に形成し、さらに直接に上部電極を形成し、得られた強誘電体キャパシタについてリーク電流を測定した結果を示す。
図5を参照するに、リーク電流の値は、前記PZT膜46中の組成パラメータxが0.0の場合に最大であり、前記組成パラメータxの値が増加するにつれて減少する傾向があることがわかる。これは、Tiが複数の電荷をとることができる元素であり、PZT膜46中のTi濃度が増加した場合、膜中に異なった電荷を有するTiに起因する欠陥が増加するためと考えられる。
PZT膜46中におけるリーク電流の許容最大電流密度を約1.2×10-3A/cm2とすると、前記PZT膜46中の組成パラメータxは、0.1を下回らないのが好ましいことがわかる。
これより、図4に示すように、前記PZT膜46においてZr濃度を表す組成パラメータxは、0.1以上で0.4以下であるのが好ましいと結論される。
なお、図4および図5には、前記PZT膜46上に形成されるPZT膜47の組成パラメータxをも示しているが、前記PZT膜47は、前記PZT膜46とPZT膜47よりなる強誘電体膜の主要部をなすものであり、リテンション特性やインプリント特性の観点から、通常、約0.45の値に設定される。
図6は、上記本実施形態のプロセスにより前記図2(D)の構造を、ウェハ番号1〜20までの20枚のウェハの各々の上に形成した場合における、前記PZT膜47の(111)面からのX線回折強度、すなわち(111)回折強度を示す図である。
図6を参照するに、前記PZT膜46の組成パラメータxが0.45の比較対照試料では、(111)回折強度がウェハ毎に大きくばらつき、前記図4で説明したように、原料ガス濃度のばらつきが(111)配向に大きく影響していることを示唆している。これに対し、前記組成パラメータxを0.30に設定した試料では、(111)回折強度のばらつきが減少しており、高い(111)配向率が実現されていることがわかる。
このように、本実施形態によれば、強誘電体キャパシタの強誘電体膜を、図2(A)〜(E)で説明したように、PZT膜46とPZT膜47の積層により形成する際に、前記PZT膜46中のTiの組成比を、前記PZT膜47中のTiの組成比よりも小さく設定することにより、換言すると前記PZT膜47中のTiの組成比を、前記PZT膜46中のTiの組成比よりも大きく設定することにより、図6に示すように高い(111)配向率を、再現性よく実現することが可能となり、強誘電体キャパシタを有する半導体装置を高い歩留まりで生産することが可能となる。
なお上記「(111)配向率」は、PZT膜中において(111)配向した結晶粒の割合を表す量であり、定量的には、X線回折のθ−2θ法で形成されたPZT膜46あるいは47の(001)/(100),(101)/(110)、および(222)面に対応するX線回折ピーク強度を測定し、(222)強度/{(001)/(100)強度+(101)/(110)強度+(222)強度}×100%、に従って計算することで求められる。

[第2の実施形態]
以下、本発明の第2の実施形態による強誘電体メモリの製造工程を、図7A〜図7Tを参照しながら説明する。
図7Aを参照するに、シリコン基板61中には素子領域61Aとしてn型ウェルが形成されており、前記素子領域61A上には、ポリシリコンゲート電極63Aを有する第1のMOSトランジスタとポリシリコンゲート電極63Bを有する第2のMOSトランジスタが、それぞれゲート絶縁膜62Aおよび62Bを介して形成されている。
さらに前記シリコン基板61中には、前記ゲート電極63Aの両側壁面に対応してp型のLDD領域61a,61bが形成されており、また前記ゲート電極13Bの両側壁面に対応してp型のLDD領域61c,61dが形成されている。ここで前記第1および第2のMOSトランジスタは前記素子領域61A中に共通に形成されているため、同一のp型拡散領域が、前記LDD領域61bとLDD領域61cとして共用されている。
前記ポリシリコンゲート電極63A上には、シリサイド層64Aが、またポリシリコンゲート電極63B上にはシリサイド層64Bが、それぞれ形成されており、さらに前記ポリシリコンゲート電極63Aの両側壁面および前記ポリシリコンゲート電極63Bの両側壁面上には、それぞれの側壁絶縁膜が形成されている。
さらに前記シリコン基板61中には、前記ゲート電極63Aのそれぞれの側壁絶縁膜の外側に、p型の拡散領域61eおよび61fが形成されており、また前記ゲート電極63Bのそれぞれの側壁絶縁膜の外側には、p型の拡散領域61gおよび61hが形成されている。ただし、前記拡散領域61fと61gは、同一のp型拡散領域より構成されている。
さらに前記シリコン基板61上には、前記シリサイド層64Aおよび側壁絶縁膜を含めて前記ゲート電極63Aを覆うように、また前記シリサイド層64Bおよび側壁絶縁膜を含めて前記ゲート電極63Bを覆うように、SiON膜65が例えば200nmの厚さに形成されており、前記SiON膜65上にはSiOよりなる層間絶縁膜66が、TEOSを原料としたプラズマCVD法により、例えば1000nmの厚さに形成されている。さらに前記層間絶縁膜66はCMP法により平坦化され、さらに前記層間絶縁膜66中に、前記拡散領域61e,61f(従って拡散領域61g),61hをそれぞれ露出するようにコンタクトホール66A,66B,66Cが形成される。前記コンタクトホール66A,66B,66Cには、厚さが30nmのTi膜と厚さが20nmのTiN膜を積層した密着層67a,67b,67cを介して、W(タングステン)よりなるビアプラグ67A,67B,67Cが形成される。
さらに図7Aの構造では前記層間絶縁膜66上に、厚さが例えば130nmの別のSiON膜67を介してシリコン酸化膜よりなる次の層間絶縁膜68が、前記層間絶縁膜66と同様にしてTEOSを原料とするプラズマCVD法により、例えば300nmの厚さに形成されている。ここで前記SiON膜67に代わりにSiN膜あるいはAl23膜を使うことも可能である。
次に図7Bの工程において前記層間絶縁膜68中に、前記ビアプラグ67A,67Cを露出するビアホール68A,68Cがそれぞれ形成され、前記ビアホール68Aにはタングステンよりなり前記ビアプラグ67Aとコンタクトするように、ビアプラグ69Aが、前記密着層67aと同様なTi膜とTiN膜を積層した密着層69aを介して形成される。また前記ビアホール68Cにはタングステンよりなり前記ビアプラグ67Cとコンタクトするようにビアプラグ69Cが、前記密着層67cと同様なTi膜とTiN膜を積層した密着層69cを介して形成される。
次に図7Cの工程において、前記層間絶縁膜68の表面をNH3プラズマで処理し、NH基を前記層間絶縁膜68表面の酸素原子に結合させ、次いでTi膜70がスパッタ法により、前記層間絶縁膜68上に前記ビアプラグ69A,69Bを覆うように、例えば先の図3(A)のTi膜42と同様な条件で、例えば20nmの厚さに形成される。前記層間絶縁膜68の表面をこのようにNH3プラズマで処理しておくことにより、前記層間絶縁膜68表面の酸素原子はNH基により終端され、Ti原子と優先的に結合してその配向を規制することがないため、前記Ti膜70は理想的な(002)配向を有する。
さらに図7Cでは、前記Ti膜70を窒素雰囲気中、650℃の温度で急速熱処理し、(111)配向のTiN膜70に変換する。
次に図7Dの工程において、前記TiN膜70上にTiAlN膜71を、酸素拡散バリアとして、前記図2(A)のTiAlN膜43と同様な条件で形成し、さらに図7Eの工程で、前記TiAlN膜71上に前記図2(B)の下部電極45と同様に、厚さが約100nmのIr膜がスパッタ法により積層され、下部電極層73が形成される。
次に前記図7Fの工程において、前記図7EのIr下部電極73上に、前記図2(C)の工程と同様にして、組成をPbZrTi1−x3と表した場合に組成パラメータxが0.1〜0.4の範囲を有する第1のPZT膜74AがMOCVD法により、533Paの圧力下、620℃の成膜温度で、前記表1のレシピに従って、1〜50nmの膜厚に堆積される。
さらに図7Gの工程において、前記第1のPZT膜74A上に、組成をPbZrTi1−x3と表した場合に組成パラメータxが約0.45の値を有する第2のPZT膜74Bが、前記図3(D)のPZT膜47と同様にMOCVD法により、533Paの圧力下、620℃の成膜温度で、前記表1のレシピに従って、例えば80nmの膜厚に形成される。
先にも説明したように、このようにして形成されたPZT膜74Aは、強い(111)配向を高い再現性で示し、そのため、その上に形成されたPZT膜74Bも前記PZT膜74Aの強い(111)配向を、高い再現性で継承する。
なお、先にも説明したように、前記下部電極層73はIr以外に、Pt,Ru,Rh,Re,Osなどの貴金属より形成されてもよく、その場合には、前記第1のPZT膜74A中には、前記下部電極膜73を構成する金属元素が含まれる。
次に図7Hの工程において、前記PZT膜74B上に、酸化イリジウムよりなる上部電極76を形成する。
より具体的には、最初に前記PZT膜74B上に厚さが50nmで非化学量論組成IrOx膜を有する第1の酸化イリジウム膜を、成膜の時点で結晶化するように、スパッタ法により形成する。たとえば、前記第1の酸化イリジウム膜の成膜は、300℃の成膜温度でArガスおよび酸素ガスをそれぞれ100SCCMの流量で供給しながら、Irターゲットを1〜2kWのパワーでスパッタすることにより実行される。前記第1の酸化イリジウム膜を非化学量論組成に形成することにより、その下のPZT膜74B中の過剰なPbが前記第1の酸化イリジウム膜中に吸収され、PZT膜74Bと上部電極76との界面での剥離の問題が解消される。
さらに図7Hの工程では、このようにして得られた第1の酸化イリジウム膜を、酸素ガスを20SCCMの流量で供給し、Arガスを2000SCCMの流量で供給した雰囲気中において、725℃の温度で60秒間急速熱処理し、前記第1の酸化イリジウム膜のプラズマダメージを回復させる。また同時に、前記PZT膜74A,74Bの酸素欠損が補償され、同時にPZT膜74A,74Bが完全に結晶化する。
さらに前記図7Hの工程では、このようにして形成された非化学量論組成の第1の酸化イリジウム膜上に第2の酸化イリジウム膜を、0.8Paの圧力下、1.0kWのパワーでスパッタすることにより、100〜300nmの膜厚を有するように、また前記第1の酸化イリジウム膜よりも化学量論組成に近い組成を有するように形成される。これにより、前記PZT膜74A,74BがIrの触媒作用により発生する水素ラジカルにより還元される問題が軽減され、形成される強誘電体キャパシタの水素耐性が向上する。なお、前記上部電極76としては、酸化イリジウムの代わりに、Ir,Ru,Rh,Re,Os,Pd、あるいはこれらの導電性酸化物、あるいはSrRuO3などの導電性酸化物、あるいはこれらの積層体を使うことが可能である。また
さらに図7Hの上部電極76では、図示はしないが前記第2の酸化イリジウム膜上に、水素バリア膜および導電性向上膜として、Ir膜が、スパッタ法により、Ar雰囲気中、1Paの圧力下、1.0kWのパワーで50〜100nmの膜厚に堆積されている。前記水素バリア膜としては、Ir膜の他にRu膜、Rh膜、Pd膜などを使うことも可能である。
次に、図7Hの工程の後、基板背面洗浄を行い、さらに図7Iの工程において、前記上部電極76上に、TiAlN膜77とシリコン酸化膜78が、それぞれ反応性スパッタ法およびTEOS原料を使ったプラズマCVD法により、ハードマスク層として形成される。
さらに図7Jの工程で前記シリコン酸化膜78がパターニングされ、所望の強誘電体キャパシタC1,C2に対応したハードマスクパターン78A,78Cが形成される。
さらに次の図7Kの工程において、前記ハードマスクパターン78A,78Bをマスクに、その下のTiAlN膜77,上部電極層76,PZT膜74,75、下部電極層73、およびAl23膜が、前記TiAlN膜71が露出するまで、HBr,O2,ArおよびC48を使ったドライエッチングによりパターニングされ、前記ハードマスクパターン78Aの下に前記強誘電体キャパシタC1に対応して、下部電極層73,PZT膜74A,74B,上部電極層76およびTiAlNマスクパターン77Aを積層した構造が、また前記ハードマスクパターン76Cの下に前記強誘電体キャパシタC2に対応して、下部電極パターン層73,PZT膜74A,74B,上部電極層76およびTiAlNマスクパターン77Cを積層した構造が得られる。
次に図7Lの工程で、前記ハードマスクパターン78A,78Cがドライエッチングまたはウェットエッチングにより除去され、図7Mの工程において前記強誘電体キャパシタC1,C2をマスクに、前記層間絶縁膜68上のTiN膜70およびその上のTiAlN膜71がドライエッチングにより除去され、前記キャパシタC1、C2の各々において、前記下部電極層73の下に、TiNパターン70AおよびTiAlNパターン71Aを積層した構造が形成される。
さらに図7Nの工程で、前記図7Mの工程で露出した前記層間絶縁膜68上に、前記強誘電体キャパシタC1およびC2の側壁面および上面を連続して覆うように非常に薄い、膜厚が20nm以下のAl23膜79が、水素バリア膜としてスパッタ法あるいはALD法により形成され、次いで図7Oの工程で、酸素雰囲気中、550〜750℃、例えば650℃で熱処理を行うことにより、前記強誘電体キャパシタC1,C2中のPZT膜74A,74Bにおいて、図7Mのドライエッチング工程などで生じたダメージを回復させる。
さらに図7Pの工程において前記図7OのAl23膜79上に次のAl23膜80がMOCVD法により例えば20nmの膜厚に、やはり水素バリア膜として形成され、さらに図7Qの工程において、このようにして形成されたAl23水素バリア膜79,80を覆うように、シリコン酸化膜よりなる層間絶縁膜81が、TEOSと酸素とヘリウムの混合ガスを原料としたプラズマCVD法により1500nmの膜厚に形成される。図7Qの工程では、このようにして形成された層間絶縁膜81の表面をCMP法により平坦化した後、N2Oまたは窒素ガスを用いたプラズマ中で熱処理し、前記層間絶縁膜81中の水分を除去する。さらに図7Qの工程では、前記層間絶縁膜81上にAl23膜82が水素バリア膜として、スパッタまたはMOCVD法により20〜100nmの厚さに形成される。図7Qの工程では前記層間絶縁膜81は、CMP法による平坦化工程の結果、例えば700nmの膜厚を有する。
次に図7Rの工程において前記水素バリア膜82上には、シリコン酸化膜よりなる層間絶縁膜83が、TEOS原料のプラズマCVD法により300〜500nmの膜厚に形成され、図7Sの工程において、前記層間絶縁膜83中に前記強誘電体キャパシタC1の上部電極76Aを露出するビアホール83Aおよび前記強誘電体キャパシタC2の上部電極76Cを露出するビアホール83Cが形成される。
さらに図7Sの工程では、このようにして形成されたビアホール83Aおよび83Cを介して酸化雰囲気中で熱処理を行い、前記PZT膜74A,75A,および74C,75Cに、かかるビアホール形成工程に伴って生じた酸素欠損を補償する。
次いで前記ビアホール83A,83Cの底面および内壁面を、TiNの単層膜よりなるバリアメタル膜84a,84cによりそれぞれ覆い、さらに前記ビアホール83Aをタングステンプラグ84Aにより、また前記ビアホール83Cをタングステンプラグ84Cにより充填する。
さらに前記タングステンプラグ84A,84Cの形成の後、前記層間絶縁膜83中に前記ビアプラグ67Bを露出するビアホール83Bを形成し、これをタングステンビアプラグ84Bで充填する。なお前記タングステンビアプラグ84Bは通常のように、Ti/TiN積層構造の密着膜84bを伴っている。
さらに図7Tの工程において、前記層間絶縁膜83上に、前記ビアプラグ84Aに対応してAlCu合金よりなる配線パターン85Aが、Ti/TiN積層構造の密着膜85a,85dに挟持された形で、前記ビアプラグ84Bに対応してAlCu合金よりなる配線パターン85Bが、Ti/TiN積層構造の密着膜85b,85eに挟持された形で、さらに前記ビアプラグ85Cに対応してAlCu合金よりなる配線パターン85Cが、Ti/TiN積層構造の密着膜85c,85fに挟持された形で、形成される。
また前記図7Tの構造上に、必要に応じてさらなる配線層が形成される。
このようにして形成された強誘電体メモリでは、強誘電体キャパシタC1,C2の各々において、前記第1のPZT膜74A中のTiの組成比が、その上の第2のPZT膜74BにおけるTiの組成比よりも大きいため、前記第1のPZT膜74Aは強い(111)配向を、優れた再現性で示す。このため、かかる(111)配向を有するPZT膜74A上に形成され、強誘電体キャパシタC1,C2において強誘電体膜の主要部をなすPZT膜74Bも、前記PZT膜74Aの(111)配向を引継ぎ、強誘電体キャパシタC1,C2は優れた電気特性を示す。また、先に図6で説明したように、PZT膜74A,74Bの表面モフォロジが向上する。
先にも述べたように、前記第1のPZT膜74Aに含まれる金属元素はIrに限定されることはなく、ペロブスカイト構造のB席に入り正方晶系のPZT単位格子をより立方晶系に近づけるようなイオン半径を有するRu、Rh,Re,Os,Pdなどを使うことも可能である。
なお本実施形態において強誘電体膜74A,74BはPZT膜としたが、Laを含むPLZT膜であってもよい。
さらに前記強誘電体膜74A,74BはPZT膜に限定されることはなく、Pbを含むABO3型ペロブスカイト構造を有する強誘電体膜より構成されていればよく、例えば前記A席を占有する金属元素として、Bi,Pb,Ba,Sr,Ca,Na,K、および希土類元素などを含み、前記B席を占有する金属元素として、Ti,Zr,Nb,Ta,W,Mn,Fe,Co,Crなどを含むものであってもよい。
また前記導電性酸素バリア膜71はTiAlN膜に限定されるものではなく、Ir膜あるいはRu膜を使うことも可能である。
さらに前記配向制御膜70はTi膜あるいはTiN膜に限定されるものではなく、Pt膜、Ir膜、Re膜、Ru膜、Pd膜、Os膜、あるいはこれらの膜を構成する元素の合金より構成することも可能である。また前記配向制御膜70としては、Ti,Al,Ir,Pt,Ru,Pd,Os,Rh,PtOx,IrOx,RuOx,PdOxのいずれかよりなる単層膜または積層膜を使うことが可能である。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明の関連技術による強誘電体メモリの構成を示す図である。 本発明の第1の実施形態による強誘電体メモリの形成工程を示す図である。 図2の工程で使われるMOCVD装置の構成を示す図である。 本発明第1の実施形態の原理を説明する図である。 本発明第1の実施形態の原理を説明する別の図である。 本発明第1の実施形態の効果を説明する図である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その1)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その2)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その3)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その4)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その5)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その6)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その7)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その8)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その9)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その10)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その11)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その12)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その13)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その14)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その15)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その16)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その17)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その18)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その19)である。 本発明第2の実施形態による強誘電体メモリの製造工程を説明する図(その20)である。
符号の説明
41 絶縁層
42,70 Ti膜
43,71 TiAlN膜
45,73 下部電極
46,74A 第1のPZT膜
47,74B 第2のPZT膜
48,76 上部電極
61 基板
61A 素子領域
61I 素子分離構造
61a〜61f 拡散領域
62A,62B ゲート絶縁膜
63A,63B ゲート電極
64A,64B ゲートシリサイド層
65,67 SiON膜
66,68,81,83 層間絶縁膜
66A,66B,66C,68A,68C,83A,83B,83C ビアホール
67A〜67C,69A,69C,84A〜84C ビアプラグ
67a,67b,67c,69a,69c,84a,84b,84c 密着膜
78 ハードマスク膜
78A,78B ハードマスクパターン
79,80 Al23水素バリア膜
85A,85B,85C 配線パタ―ン

Claims (6)

  1. 下部電極と、
    前記下部電極上に形成されたPb,Zr,Tiを含む第1の強誘電体層と、
    前記第1の強誘電体層上に形成され、Pb,Zr,Tiを含む第2の強誘電体層と、
    前記第2の強誘電体層上に形成された上部電極と、を含み、
    前記第2の強誘電体層のTiの組成比は、前記第1の強誘電体層のTiの組成比より大きいことを特徴とする半導体装置。
  2. 前記第1の強誘電体層は、Pb(Zr,Ti1−x)Oを含み、
    前記第2の強誘電体層は、Pb(Zry,Ti1−y)Oを含み、x<yであることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1の強誘電体層の組成比xは、0.1以上0.4以下であることを特徴とする請求項2に記載の半導体装置。
  4. 前記第2の強誘電体層の組成比yは、0.3以上であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
  5. 半導体基板上方に下部電極を形成する工程と、
    前記下部電極上に、Pb,Zr,Tiを含む第1の強誘電体層を形成する工程と、
    前記第1の強誘電層上に、前記第1の強誘電体層を形成する工程よりもTiを増やした条件で、第2の強誘電体層を形成する工程と、
    前記第2の強誘電体層上に上部電極を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 前記第1の強誘電体層を形成する工程、及び前記第2の強誘電体層を形成する工程は、MOCVD法により行われ、
    前記第1の強誘電体層を形成する工程は、前記第2の強誘電体層を形成する工程より酸素分圧を低くした条件で行われることを特徴とする請求項5に記載の半導体装置の製造方法。
JP2007331943A 2007-12-25 2007-12-25 半導体装置およびその製造方法 Pending JP2009158538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007331943A JP2009158538A (ja) 2007-12-25 2007-12-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007331943A JP2009158538A (ja) 2007-12-25 2007-12-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009158538A true JP2009158538A (ja) 2009-07-16

Family

ID=40962276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007331943A Pending JP2009158538A (ja) 2007-12-25 2007-12-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009158538A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9533502B2 (en) 2012-08-14 2017-01-03 Ricoh Company, Ltd. Electro-mechanical transducer element, liquid droplet ejecting head, image forming apparatus, and electro-mechanical transducer element manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324101A (ja) * 2002-04-30 2003-11-14 Fujitsu Ltd 半導体装置の製造方法
JP2007088147A (ja) * 2005-09-21 2007-04-05 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324101A (ja) * 2002-04-30 2003-11-14 Fujitsu Ltd 半導体装置の製造方法
JP2007088147A (ja) * 2005-09-21 2007-04-05 Toshiba Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9533502B2 (en) 2012-08-14 2017-01-03 Ricoh Company, Ltd. Electro-mechanical transducer element, liquid droplet ejecting head, image forming apparatus, and electro-mechanical transducer element manufacturing method

Similar Documents

Publication Publication Date Title
JP5092461B2 (ja) 半導体装置及びその製造方法
JP2008078390A (ja) 半導体装置およびその製造方法
JP5083207B2 (ja) 半導体装置の製造方法
US7405121B2 (en) Semiconductor device with capacitors and its manufacture method
JP5251864B2 (ja) 半導体装置及びその製造方法
JP5211558B2 (ja) 半導体装置の製造方法
JP5672832B2 (ja) 半導体装置とその製造方法
JP5093236B2 (ja) 半導体装置の製造方法および半導体装置
US7897413B2 (en) Methods of making a ferroelectric memory device having improved interfacial characteristics
JP2007266429A (ja) 半導体装置及びその製造方法
JP5347381B2 (ja) 半導体装置の製造方法
US7811834B2 (en) Methods of forming a ferroelectric layer and methods of manufacturing a ferroelectric capacitor including the same
JP5115550B2 (ja) 半導体装置およびその製造方法
JP2009158538A (ja) 半導体装置およびその製造方法
JP2009158539A (ja) 半導体装置の製造方法
JP2009105223A (ja) 半導体装置及びその製造方法
JP5401779B2 (ja) 半導体装置の製造方法
JP2005116619A (ja) 半導体装置およびその製造方法
JP5040231B2 (ja) 半導体装置の製造方法
JP5007723B2 (ja) キャパシタを含む半導体装置及びその製造方法
JP2009105137A (ja) 半導体装置の製造方法
JP5104850B2 (ja) 半導体装置の製造方法
KR20050062862A (ko) 반도체 소자의 강유전체 캐패시터 및 그 제조방법
JP2009302305A (ja) 強誘電体メモリ素子の製造方法
JP2011082556A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130416