JP5109391B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5109391B2 JP5109391B2 JP2007029211A JP2007029211A JP5109391B2 JP 5109391 B2 JP5109391 B2 JP 5109391B2 JP 2007029211 A JP2007029211 A JP 2007029211A JP 2007029211 A JP2007029211 A JP 2007029211A JP 5109391 B2 JP5109391 B2 JP 5109391B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- moisture content
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000011229 interlayer Substances 0.000 claims description 83
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 44
- 239000001257 hydrogen Substances 0.000 claims description 42
- 229910052739 hydrogen Inorganic materials 0.000 claims description 42
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 41
- 230000004888 barrier function Effects 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 37
- 239000003990 capacitor Substances 0.000 claims description 28
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 27
- 239000002994 raw material Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 15
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 8
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 239000012528 membrane Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000012159 carrier gas Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004868 gas analysis Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Description
本発明は一般に半導体装置に係り、特に強誘電体キャパシタを有する半導体装置およびその製造方法に関する。
メモリセル中に強誘電体キャパシタを有する、いわゆる強誘電体メモリは、電圧駆動される高速不揮発性記憶素子であり、メモリカードをはじめ、様々な用途で使われている。
一般に強誘電体キャパシタでは、ペロブスカイト構造の酸化物よりなる強誘電体膜が強誘電体キャパシタ絶縁膜として使われるが、このようなペロブスカイト型強誘電体膜は酸化雰囲気中で形成する必要があり、水素雰囲気など、還元性雰囲気中で容易に還元されてしまい、このため半導体プロセスで通常使われている雰囲気中で形成された場合には、電気特性に顕著な劣化が生じる。
そこで従来、強誘電体キャパシタはメモリセルトランジスタが形成されたシリコン基板を覆う層間絶縁膜上に、トランジスタが劣化しないようにＳｉＯＮ膜などの酸素バリア膜を介して形成し、さらに強誘電体キャパシタが、その後の多層配線構造の形成工程などで劣化しないように、かかる強誘電体キャパシタをＡｌ2Ｏ3などの水素バリア膜で覆う構成が使われている。
特開２０００−２６９４３４号公報
特開平８−３７２８２号公報
図１は、本発明の関連技術による強誘電体メモリ１０の構成を示す図である。
図１を参照するに、強誘電体メモリ１０はシリコン基板１１上に形成されており、前記シリコン基板１１中には、素子分離領域１１Ｉにより画成された素子領域１１Ａに、前記シリコン基板１１上にゲート絶縁膜１２を介して形成されたポリシリコンゲート電極１３と、前記シリコン基板１１中、前記ゲート電極１３の両側に形成されたＬＤＤ領域１１ａ，１１ｂと、さらに前記シリコン基板１１中、前記ＬＤＤ領域１１ａ，１１ｂのそれぞれ外側に形成された拡散領域１１ｃ，１１ｄを含むメモリセルトランジスタが形成されている。
前記メモリセルトランジスタは、前記シリコン基板１１上に形成された層間絶縁膜１４により覆われており、前記層間絶縁膜１４中には前記拡散領域１１ｃおよび拡散領域１１ｄにコンタクトするビアプラグ１４Ａ，１４Ｂが形成されている。
前記層間絶縁膜１４は厚さが例えば６００ｎｍのＳｉＯＮ酸素バリア膜１５により覆われ、前記酸素バリア膜１５上には、厚さが例えば５０ｎｍのＡｌ2Ｏ3水素バリア膜１７で覆われたシリコン酸化膜よりなる絶縁膜１６上に、（１１１）配向したＰｔ膜などよりなる下部電極１８Ａと、（１１１）配向したＰＺＴ膜１８Ｂと、ＩｒＯｘ膜よりなる上部電極１８Ｃ，１８Ｄを積層した強誘電体キャパシタが形成されており、前記強誘電体キャパシタはさらに別のＡｌ2Ｏ3水素バリア膜１９により、その上面および側壁面が覆われている。なお前記下部電極１４Ａは、前記Ｐｔ膜の配向を（１１１）配向に制御するＴｉＮ配向制御膜とＰｂの拡散を阻止するＴｉＡｌＮ拡散防止膜を含んでいる。
例えば前記層間絶縁膜２０は９８０ｎｍの膜厚を有し、一方前記強誘電体キャパシタは、前記ＳｉＯＮ酸素バリア膜１５から上部電極１８Ｄを覆う水素バリア膜１９の上面までの高さが７４０ｎｍとなるように形成される。
さらに前記層間絶縁膜２０中には前記強誘電体キャパシタの下部電極１８Ａにコンタクトするビアプラグ２０Ａと、前記強誘電体キャパシタ１８Ｄにコンタクトするビアプラグ２０Ｂと、前記ビアプラグ１４Ａを介して前記拡散領域１１ｃにコンタクトするビアプラグ２０Ｃが形成されており、前記水素バリア膜２１上には、前記ビアプラグ２０Ａ，２０Ｂ，２０Ｃにコンタクトする配線パターンを含む配線パターン２２Ａ〜２２Ｃが形成されている。
前記配線パターン２２Ａ〜２２Ｃはさらに層間絶縁膜２２により覆われ、前記層間絶縁膜２２中には、前記ビアプラグ１４Ｂを介して拡散領域１１ｄにコンタクトするビアプラグ２０Ｄが、層間絶縁膜２０を貫通して形成されている。
前記強誘電体キャパシタは、前記水素バリア膜１９を介して、層間絶縁膜２０により覆われ、さらに前記層間絶縁膜２０の表面はＣＭＰ工程により平坦化された後、Ａｌ2Ｏ3水素バリア膜２１により覆われている。その結果、前記強誘電体キャパシタは水素バリア膜１７，１により、前記層間絶縁膜２０形成時の雰囲気中の水素から保護され、また水素バリア膜２１により、その上の層間絶縁膜形成時の雰囲気中の水素に対して保護される。
また前記上部電極１８Ｄは、その下の上部電極１８Ｃよりも酸素欠損が少なく触媒作用の少ない膜よりなり、これにより、層間絶縁膜２０、あるいはその上の配線パターン２２Ａ，２２Ｂ，２２Ｃの形成時における雰囲気中の水素の活性化が抑制され、ＰＺＴ膜１８Ｂの還元が軽減される。
このような強誘電体メモリでは、強誘電体キャパシタが形成される層間絶縁膜２０中の水分は、水素の原料となるため可能な限り減少させる必要があり、前記層間絶縁膜２０は、水分量の少ないＴＥＯＳを原料としたプラズマＣＶＤ法で形成されている。
ところが本発明の基礎となる研究において本発明の発明者は、このように層間絶縁膜２０中の水分を減少させても、強誘電体キャパシタの電気特性が劣化してしまう場合があることを見出した。これは、層間絶縁膜２２の側から水素が層間絶縁膜２０中に侵入しており、前記水素バリア膜２１を設けても、このような水素の侵入が完全には遮断できない場合があることを示唆している。
一の側面によれば本発明は、活性素子を形成された基板と、前記基板上に形成され、強誘電体キャパシタを覆い、平坦な表面を有する第1の層間絶縁膜と、前記第1の層間絶縁膜の前記平坦な表面を覆う水素バリア膜と、前記水素バリア膜上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜中に形成された複数の配線パターンよりなる配線層と、
を含む半導体装置であって、前記第２の層間絶縁膜は、前記複数の配線パターンの間を充填するシリコン酸化膜よりなる第１の膜部分と、シリコン酸化膜よりなり前記第１の膜部分の上に形成され、前記第１の膜部分の表面の凹凸を充填する、平坦化された表面を有する第２の膜部分とよりなり、前記第１の膜部分は高密度プラズマＣＶＤ法で形成されており、前記第1の膜部分は第1の水分量を有し、前記第２の膜部分は第２の水分量を有し、前記第２の水分量は前記第１の水分量よりも小さいことを特徴とする半導体装置を提供する。
を含む半導体装置であって、前記第２の層間絶縁膜は、前記複数の配線パターンの間を充填するシリコン酸化膜よりなる第１の膜部分と、シリコン酸化膜よりなり前記第１の膜部分の上に形成され、前記第１の膜部分の表面の凹凸を充填する、平坦化された表面を有する第２の膜部分とよりなり、前記第１の膜部分は高密度プラズマＣＶＤ法で形成されており、前記第1の膜部分は第1の水分量を有し、前記第２の膜部分は第２の水分量を有し、前記第２の水分量は前記第１の水分量よりも小さいことを特徴とする半導体装置を提供する。
他の側面によれば本発明は、活性素子および強誘電体キャパシタが形成された基板上に第１の層間絶縁膜を、テトラエトキシシランを原料とするプラズマＣＶＤ法により、前記強誘電体キャパシタを覆うように形成する工程と、前記第１の層間絶縁膜上に水素バリア膜を形成する工程と、前記水素バリア膜上に、配線パターンを形成する工程と、前記配線パターンを覆うように第２の層間絶縁膜の第１の膜部分を、高密度プラズマＣＶＤ法により、前記第２の層間絶縁膜の第１の膜部分が前記配線パターンの間を充填するように堆積する工程と、前記第２の層間絶縁膜の第１の膜部分上にシリコン酸化膜よりなる第２の層間絶縁膜の第２の膜部分を、テトラエトキシシランを原料としたプラズマＣＶＤ法により、平坦な表面を有するように堆積する工程と、前記第２の層間絶縁膜の第２の膜部分を化学機械研磨法により、前記第２の層間絶縁膜の第１の膜部分が露出するまで研磨する工程と、を含み、前記第２の層間絶縁膜の第１の膜部分は第１の水分量を有し、前記第２の層間絶縁膜の第２の膜部分は第２の水分量を有し、前記第２の水分量は前記第１の水分量よりも少ない半導体装置の製造方法を提供する。
本発明によれば、強誘電体キャパシタが埋設された層間絶縁膜上に水素バリア膜を隔てて形成された層間絶縁膜中の水分量を抑制することにより、前記強誘電体キャパシタが設けられた層間絶縁膜中への前記水素バリア膜を超えた水素の侵入が抑制され、強誘電体キャパシタの電気特性の劣化が抑制される。その際、本発明では、前記水素バリア膜上の層間絶縁膜を、高密度プラズマＣＶＤ法により形成される第1の膜部分と、その上にＴＥＯＳを原料としたプラズマＣＶＤ法により犠牲膜として形成される第２の膜部分とに分けて形成することで、前記水素バリア膜の上に形成される配線パターンを、前記第１の膜部分により埋込み、さらにその上に前記第２の膜部分を犠牲膜として形成し、これを化学機械研磨することにより、平坦面を得ることが可能となる。
以下、本発明を好ましい実施形態について、図２（Ａ）〜３（Ｄ）を参照しながら説明する。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図２（Ａ）を参照するに、図１の層間絶縁膜２０上の水素バリア膜２１上には、前記図１の配線パターン２２Ａ〜２２Ｃを含む配線パターン２２Ａ〜２２Ｄが形成され、図２（Ｂ）の工程において前記図２（Ａ）の構造上にシリコン酸化膜２２ＨＤが、高密度プラズマＣＶＤ法により、例えば５００ｎｍの膜厚に形成される。
その際本実施形態では、前記シリコン酸化膜２２ＨＤ中の水分量を最小化するため、前記シリコン酸化膜２２ＨＤの堆積を、１５ｍＴｏｒｒの圧力下、２５０〜４００℃の基板温度で、ＳｉＨ4よりなる原料とＯ2よりなる酸化ガスを、流量が２５０〜３００ＳＣＣＭのＡｒキャリアガスと共に、それぞれ５０〜２００ＳＣＣＭおよび４００〜６００ＳＣＣＭの流量で供給し、さらにこれに周波数が１３．５６ＭＨｚの高周波を２０００〜３０００Ｗのパワーで供給して高密度プラズマを励起し、同時に被処理基板に周波数が４ＭＨｚのバイアスを３０００〜４０００Ｗのパワーで供給することにより行っている。このような条件で形成されたシリコン酸化膜２２ＨＤでは、水分量を５．０×１０-2ｇ／ｃｍ3以下、例えば１．０×１０-2以下に抑制することができる。
このようにして形成されたシリコン酸化膜２２ＨＤは、前記水素バリア膜２１上において配線パターン２２Ａ〜２２Ｄの間を密に充填し、さらに基板バイアスを印加することにより堆積時に同時に生じるエッチング作用により、略平坦な、ただし配線パターン２２Ａ〜２２Ｄに対応した突起を有する形状の主面を有する。
なお図２（Ｂ）における前記シリコン酸化膜２２ＨＤの高密度プラズマＣＶＤ法による形成は、上記の条件あるいは原料、酸化ガスの組み合わせに限定されるものではなく、他にも様々な堆積条件が可能である。例えば、前記シリコン酸化膜２２ＨＤの堆積を、１５〜５０ｍＴｏｒｒの圧力下、３００〜４００℃の基板温度で、ＳｉＨ4よりなる原料とＯ2よりなる酸化ガスを、流量が４００〜５００ＳＣＣＭのＡｒキャリアガスと共に、それぞれ５０〜２００ＳＣＣＭおよび４００〜６００ＳＣＣＭの流量で供給し、さらにこれに周波数が１３．５６ＭＨｚの高周波を２０００〜３０００Ｗのパワーで供給して高密度プラズマを励起し、同時に被処理基板に周波数が４ＭＨｚのバイアスを１０００〜２０００Ｗのパワーで供給することにより行ってもよい。
次に図３（Ｃ）の工程において、前記図２（Ｂ）の構造上に、シリコン酸化膜２２ＰＴが、プラズマＣＶＤ法により、例えば７００ｎｍの膜厚に形成される。
その際本実施形態では、前記シリコン酸化膜２２ＰＴ中の水分量を最小化するため、前記シリコン酸化膜２２ＰＴの堆積を、トリエトキシシランを原料として行い、例えば５〜１０Ｔｏｒｒの圧力下、３５０〜４３０℃の基板温度で、トリエトキシシラン原料とＯ2よりなる酸化ガスを、流量が５００〜１０００ＳＣＣＭのＨｅキャリアガスと共に、それぞれ５００〜８００ｍｇｍおよび２５００〜３０００ＳＣＣＭの流量で供給し、さらにこれに周波数が１３．５６ＭＨｚの高周波を５００〜８００Ｗのパワーで供給してプラズマを励起することにより行う。このようにして形成されたシリコン酸化膜２２ＰＴでは、水分量を５×１０-3ｇ／ｃｍ3以下、例えば５×１０-3〜１×１０-3ｇ／ｃｍ3の、水分量が極めて低い状態に抑制することができる。なお、前記シリコン酸化膜２２ＰＴの成膜条件と同様な成膜条件は、前記強誘電体キャパシタが形成される層間絶縁膜２０の形成においても使われており、このため層間絶縁膜２０も、前記シリコン酸化膜２２ＰＴと同程度の、極低水分状態に形成される。また前記水素バリア膜１７の下の層間絶縁膜１６も、同様な条件で形成することができる。
さらに本実施形態では、図３（Ｄ）の工程において前記シリコン酸化膜２２ＰＴを化学機械研磨により除去し、その結果、図３（Ｄ）に示すように前記シリコン酸化膜２２ＰＴが前記シリコン酸化膜２２ＨＤ表面の凹部を充填する構造が得られる。
このようにして得られたシリコン酸化膜２２ＨＤおよび２２ＰＴよりなる層間絶縁膜２２では、膜中の水分量が先にも述べたように１．０×１０-2ｇ／ｃｍ3以下に抑制され、前記水素バリア膜２１を介した水素の層間絶縁膜２０への侵入が効果的に抑制される。
図４は、層間絶縁膜２２の形成を、前記図２（Ａ），（Ｂ）および図３（Ｃ），（Ｄ）の工程により行って得られた強誘電体メモリの構成を示す。ただし図４中、先に図１で説明した部分には同一の参照符号を付し、説明を省略する。
図４を参照するに、本実施形態では前記層間絶縁膜２２が、高密度プラズマＣＶＤ法により形成され、配線パターン２２Ａ〜２２Ｃの間を隙間なく充填しているシリコン酸化膜２２ＨＤと、前記シリコン酸化膜２２ＨＤの表面において凹部を充填して部分的に形成されている、シリコン酸化膜２２ＰＴとより構成され、前記シリコン酸化膜２２ＨＤは、５×１０-2ｇ／ｃｍ3以下の水分量を有しており、さらにその上に、図３（Ｄ）のＣＭＰ工程の結果部分的に残留しているシリコン酸化膜２２ＰＴは、前記層間絶縁膜２０と同様に、５×１０-3ｇ／ｃｍ3以下の水分量を有することを特徴とする。
なお、同様な高密度プラズマＣＶＤ法によるシリコン酸化膜と、ＴＥＯＳを原料としたプラズマＣＶＤ法により形成された極低水分状態のシリコン酸化膜の積層構造は、その上の層間絶縁膜２３などにおいて使うことも可能である。
図５（Ａ）は、このようにして形成した強誘電体メモリについて、昇温離脱ガス分析（ＴＤＳ）を行った結果を示す。ただし図５（Ａ）は、図５（Ｃ）に示すウェハ上に点（１）〜（５）について、加熱温度と放出されるＯＨイオンの強度の関係を示している。また図５（Ｂ）は、図５（Ａ）の結果から求められた、図５（Ａ）の加熱処理による水分子の脱離量を示す。図３（Ｄ）および図４よりわかるように、層間絶縁膜２２は大部分がシリコン酸化膜２２ＨＤより構成されており、従って図５（Ａ），（Ｂ）の昇温離脱ガス分析は、実際にはシリコン酸化膜２２ＨＤについてのものとなっている。
図５（Ａ），（Ｂ）を参照するに、ウェハ上の位置で多少のばらつきはあるものの、前記層間絶縁膜２２からの水分子の脱離量は５×１０-2ｇ／ｃｍ3以下となっていることがわかる。
特に前記シリコン酸化膜２２ＨＤの堆積を、１５ｍＴｏｒｒの圧力下、２５０〜４００℃の基板温度で、ＳｉＨ4よりなる原料とＯ2よりなる酸化ガスを、流量が２５０〜３００ＳＣＣＭのＡｒキャリアガスと共に、それぞれ５０〜２００ＳＣＣＭおよび４００〜６００ＳＣＣＭの流量で供給し、さらにこれに周波数が１３．５６ＭＨｚの高周波を２０００〜３０００Ｗのパワーで供給して高密度プラズマを励起し、同時に被処理基板に周波数が４ＭＨｚのバイアスを３０００〜４０００Ｗのパワーで供給することにより、前記シリコン酸化膜２２ＨＤ中の水分量を約１×１０-2ｇ／ｃｍ3に抑制することが可能である。
図６（Ａ），（Ｂ）は、前記図５（Ａ），（Ｂ）と同じ昇温離脱ガス分析を、図７（Ａ），（Ｂ）に示す静電チャック１００を使って形成した試料について行った結果を示す。
図７（Ａ）の静電チャック１００は、前記高密度プラズマＣＶＤ工程の際に被処理基板、すなわち図５（Ｃ）のウェハが載置される基板保持台１０１中に設けられており、一方前記基板保持台１０１は、高密度プラズマＣＶＤ装置の処理容器（図示せず）中に配設される。
図７（Ａ）を参照するに、静電チャック１００は、前記基板保持台１０１を構成するＡｌＮ材中に埋設された電極板１０２Ａと１０２Ｂより構成され、これに駆動電圧を印加することにより、前記被処理基板を前記基板保持台１０１に静電力により吸引し固定する。
その際、図７（Ａ）の静電チャック１００では電極板１０２Ａ，１０２Ｂの面内厚さ均一性が３．０％以内と、従来の静電チャックの面内厚さ均一性（約５．０％）に対して改良されており、その結果、基板処理時の基板保持台１０１中における基板温度Ｔの面内温度分布δＴＡが、図７（Ｂ）に示すように従来の基板保持台の基板温度の面内温度分布δＴＢの２．０％以下まで減少されている。
このような面内均一性に優れた静電チャックを使った場合、図６（Ａ），（Ｂ）に示すように水分脱離量の面内均一性も向上し、高密度プラズマＣＶＤ法により、ウェハ全体にわたり、均一なシリコン酸化膜が得られていることがわかる。この場合にも、前記シリコン酸化膜２２ＨＤ中の水分量は５×１０-2ｇ／ｃｍ3以下であるのがわかる。
図８（Ａ），（Ｂ）は、それぞれ前記図６（Ａ）に示す改良された静電チャック１００を使って形成したシリコン酸化膜２２ＨＤの面内膜厚分布、および従来の静電チャックを使って同様に形成したシリコン酸化膜の面内分布を、オングストローム単位で示した図である。
図７（Ａ）の改良された静電チャック１００を使うことにより、ウェハ上に形成されるシリコン酸化膜の膜厚面内分布が大きく向上しているのがわかる。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１） 活性素子を形成された基板と、
前記基板上に形成され、強誘電体キャパシタを覆い、平坦な表面を有する第1の層間絶縁膜と、
前記第1の層間絶縁膜の前記平坦な表面を覆う水素バリア膜と、
前記水素バリア膜上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜中に形成された複数の配線パターンよりなる配線層と、
を含む半導体装置であって、
前記第２の層間絶縁膜は、前記複数の配線パターンの間を充填するシリコン酸化膜よりなる第１の膜部分と、シリコン酸化膜よりなり前記第１の膜部分の上に形成され、前記第１の膜部分の表面の凹凸を充填する、平坦化された表面を有する第２の膜部分とよりなり、
前記第１の膜部分は高密度プラズマＣＶＤ法で形成されており、
前記第1の膜部分は第1の水分量を有し、
前記第２の膜部分は第２の水分量を有し、
前記第２の水分量は前記第１の水分量よりも小さいことを特徴とする半導体装置。
前記基板上に形成され、強誘電体キャパシタを覆い、平坦な表面を有する第1の層間絶縁膜と、
前記第1の層間絶縁膜の前記平坦な表面を覆う水素バリア膜と、
前記水素バリア膜上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜中に形成された複数の配線パターンよりなる配線層と、
を含む半導体装置であって、
前記第２の層間絶縁膜は、前記複数の配線パターンの間を充填するシリコン酸化膜よりなる第１の膜部分と、シリコン酸化膜よりなり前記第１の膜部分の上に形成され、前記第１の膜部分の表面の凹凸を充填する、平坦化された表面を有する第２の膜部分とよりなり、
前記第１の膜部分は高密度プラズマＣＶＤ法で形成されており、
前記第1の膜部分は第1の水分量を有し、
前記第２の膜部分は第２の水分量を有し、
前記第２の水分量は前記第１の水分量よりも小さいことを特徴とする半導体装置。
（付記２） 前記第１の水分量が５×１０-2ｇ／ｃｍ3以下であり、前記第２の水分量が５．０×１０-3ｇ／ｃｍ3以下であることを特徴とする付記１記載の半導体装置。
（付記３） 前記第1の水分量は、約１．０×１０-2ｇ／ｃｍ3であることを特徴とする付記１または２記載の半導体装置。
（付記４） 前記第１の層間絶縁膜は、５×１０-3ｇ／ｃｍ3以下の水分量を有することを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置。
（付記５） 前記第２の膜部分および前記第１の層間絶縁膜は、テトラエトキシシランを原料としたプラズマＣＶＤ法により形成されることを特徴とする付記１〜４のうち、いずれか一記載の半導体装置。
（付記６） 前記水素バリア膜はＡｌ2Ｏ3膜よりなることを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置。
（付記７） 活性素子および強誘電体キャパシタが形成された基板上に第１の層間絶縁膜を、テトラエトキシシランを原料とするプラズマＣＶＤ法により、前記強誘電体キャパシタを覆うように形成する工程と、
前記前記第１の層間絶縁膜上に水素バリア膜を形成する工程と、
前記水素バリア膜上に、配線パターンを形成する工程と、
前記配線パターンを覆うように第２の層間絶縁膜を、高密度プラズマＣＶＤ法により、前記第２の層間絶縁膜が前記配線パターンの間を充填するように堆積する工程と、
前記第２の層間絶縁膜上にシリコン酸化膜よりなる犠牲膜を、テトラエトキシシランを原料としたプラズマＣＶＤ法により、平坦な表面を有するように堆積する工程と、
前記犠牲膜を化学機械研磨法により、前記第２の層間絶縁膜が露出するまで研磨する工程と、を含み、
前記第２の層間絶縁膜は第１の水分量を有し、前記第犠牲膜は第２の水分量を有し、
前記第２の水分量は前記第1の水分量よりも少ないことを特徴とする半導体装置の製造方法。
前記前記第１の層間絶縁膜上に水素バリア膜を形成する工程と、
前記水素バリア膜上に、配線パターンを形成する工程と、
前記配線パターンを覆うように第２の層間絶縁膜を、高密度プラズマＣＶＤ法により、前記第２の層間絶縁膜が前記配線パターンの間を充填するように堆積する工程と、
前記第２の層間絶縁膜上にシリコン酸化膜よりなる犠牲膜を、テトラエトキシシランを原料としたプラズマＣＶＤ法により、平坦な表面を有するように堆積する工程と、
前記犠牲膜を化学機械研磨法により、前記第２の層間絶縁膜が露出するまで研磨する工程と、を含み、
前記第２の層間絶縁膜は第１の水分量を有し、前記第犠牲膜は第２の水分量を有し、
前記第２の水分量は前記第1の水分量よりも少ないことを特徴とする半導体装置の製造方法。
（付記８） 前記第２の層間絶縁膜を形成する工程は、前記前記第１の水分量が、５．０×１０-2ｇ／ｃｍ3以下となるように実行され、前記犠牲膜を形成する工程は、前記犠牲膜中の水分量が、５．０×１０-3ｇ／ｃｍ3以下となるように実行されることを特徴とする付記７記載の半導体装置の製造方法。
（付記９） 前記第２の層間絶縁膜を形成する工程は、前記前記第１の水分量が、約１．０×１０-2ｇ／ｃｍ3となるように実行されることを特徴とする付記７または８記載の半導体装置の製造方法。
（付記１０） 前記第1の層間絶縁膜は、テトラエトキシシランを原料としたプラズマＣＶＤ法により、前記第1の層間絶縁膜中の水分が５．０×１０-3ｇ／ｃｍ3以下となるように実行されることを特徴とする付記７〜９のうち、いずれか一項記載の半導体装置の製造方法。
１１ シリコン基板
１１Ａ 素子領域
１１Ｉ 素子分離領域
１１ａ，１１ｂ ＬＤＤ領域
１１ｃ，１１ｄ 拡散領域
１２ ゲート絶縁膜
１３ ゲート電極
１４，１６，２０，２２ 層間絶縁膜
１５ ＳｉＯＮ酸素バリア膜
１７，１９，２１ Ａｌ2Ｏ3水素バリア膜
１８Ａ 下部電極
１８Ｂ ＰＺＴ膜
１８Ｃ，１８Ｄ 上部電極
１４Ａ，１４Ｂ，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ ビアプラグ
２２Ａ，２２Ｂ，２２Ｃ，２２Ｄ 配線パターン
２２ＨＤ 高密度プラズマＣＶＤ酸化膜
２２ＰＴ プラズマＴＥＯＳＣＶＤ酸化膜
１１Ａ 素子領域
１１Ｉ 素子分離領域
１１ａ，１１ｂ ＬＤＤ領域
１１ｃ，１１ｄ 拡散領域
１２ ゲート絶縁膜
１３ ゲート電極
１４，１６，２０，２２ 層間絶縁膜
１５ ＳｉＯＮ酸素バリア膜
１７，１９，２１ Ａｌ2Ｏ3水素バリア膜
１８Ａ 下部電極
１８Ｂ ＰＺＴ膜
１８Ｃ，１８Ｄ 上部電極
１４Ａ，１４Ｂ，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ ビアプラグ
２２Ａ，２２Ｂ，２２Ｃ，２２Ｄ 配線パターン
２２ＨＤ 高密度プラズマＣＶＤ酸化膜
２２ＰＴ プラズマＴＥＯＳＣＶＤ酸化膜
Claims (6)
- 活性素子を形成された基板と、
前記基板上に形成され、強誘電体キャパシタを覆い、平坦な表面を有する第１の層間絶縁膜と、
前記第１の層間絶縁膜の前記平坦な表面を覆う水素バリア膜と、
前記水素バリア膜上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜中に形成された複数の配線パターンよりなる配線層と、
を含む半導体装置であって、
前記第２の層間絶縁膜は、前記複数の配線パターンの間を充填するシリコン酸化膜よりなる第１の膜部分と、シリコン酸化膜よりなり前記第１の膜部分の上に形成され、前記第１の膜部分の表面の凹凸を充填する、平坦化された表面を有する第２の膜部分とよりなり、
前記第１の膜部分は高密度プラズマＣＶＤ法で形成されており、
前記第１の膜部分は第1の水分量を有し、
前記第２の膜部分は第２の水分量を有し、
前記第２の水分量は前記第１の水分量よりも小さいことを特徴とする半導体装置。 - 前記第１の水分量が５×１０-2ｇ／ｃｍ3以下であり、前記第２の水分量が５．０×１０-3ｇ／ｃｍ3以下であることを特徴とする請求項１記載の半導体装置。
- 前記第２の膜部分および前記第１の層間絶縁膜は、テトラエトキシシランを原料としたプラズマＣＶＤ法により形成されることを特徴とする請求項１または２記載の半導体装置。
- 前記水素バリア膜はＡｌ2Ｏ3膜よりなることを特徴とする請求項１〜３のうち、いずれか一項記載の半導体装置。
- 活性素子および強誘電体キャパシタが形成された基板上に第１の層間絶縁膜を、テトラエトキシシランを原料とするプラズマＣＶＤ法により、前記強誘電体キャパシタを覆うように形成する工程と、
前記第１の層間絶縁膜上に水素バリア膜を形成する工程と、
前記水素バリア膜上に、配線パターンを形成する工程と、
前記配線パターンを覆うように第２の層間絶縁膜の第１の膜部分を、高密度プラズマＣＶＤ法により、前記第２の層間絶縁膜の第１の膜部分が前記配線パターンの間を充填するように堆積する工程と、
前記第２の層間絶縁膜の第１の膜部分上にシリコン酸化膜よりなる第２の層間絶縁膜の第２の膜部分を、テトラエトキシシランを原料としたプラズマＣＶＤ法により、平坦な表面を有するように堆積する工程と、
前記第２の層間絶縁膜の第２の膜部分を化学機械研磨法により、前記第２の層間絶縁膜の第１の膜部分が露出するまで研磨する工程と、を含み、
前記第２の層間絶縁膜の第１の膜部分は第１の水分量を有し、前記第２の層間絶縁膜の第２の膜部分は第２の水分量を有し、
前記第２の水分量は前記第１の水分量よりも少ないことを特徴とする半導体装置の製造方法。 - 前記第２の層間絶縁膜を形成する工程は、前記第１の水分量が、５．０×１０-2ｇ／ｃｍ3以下となるように実行され、前記犠牲膜を形成する工程は、前記犠牲膜中の水分量が、５．０×１０-3ｇ／ｃｍ3以下となるように実行されることを特徴とする請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007029211A JP5109391B2 (ja) | 2007-02-08 | 2007-02-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007029211A JP5109391B2 (ja) | 2007-02-08 | 2007-02-08 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008198641A JP2008198641A (ja) | 2008-08-28 |
| JP5109391B2 true JP5109391B2 (ja) | 2012-12-26 |
Family
ID=39757348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007029211A Expired - Fee Related JP5109391B2 (ja) | 2007-02-08 | 2007-02-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5109391B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5423056B2 (ja) * | 2009-03-02 | 2014-02-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101637A (ja) * | 2000-04-11 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4803995B2 (ja) * | 2004-06-28 | 2011-10-26 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2006344783A (ja) * | 2005-06-09 | 2006-12-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN101203953B (zh) * | 2005-06-17 | 2012-04-04 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
-
2007
- 2007-02-08 JP JP2007029211A patent/JP5109391B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008198641A (ja) | 2008-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100763559B1 (ko) | 강유전체막의 형성 방법 및 이를 이용한 강유전체캐패시터의 제조 방법 | |
| US8120087B2 (en) | Ferroelectric capacitor with underlying conductive film | |
| JP4522088B2 (ja) | 半導体装置の製造方法 | |
| JP2008078390A (ja) | 半導体装置およびその製造方法 | |
| JP4887802B2 (ja) | 半導体装置とその製造方法 | |
| US7501325B2 (en) | Method for fabricating semiconductor device | |
| JP2009094311A (ja) | 半導体装置の製造方法 | |
| KR100859256B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP4929588B2 (ja) | 半導体装置及びその製造方法 | |
| JP5109391B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004095755A (ja) | 半導体装置の製造方法 | |
| CN1954430B (zh) | 半导体装置及其制造方法 | |
| WO2007116440A1 (ja) | 半導体装置の製造方法 | |
| JP5239294B2 (ja) | 半導体装置の製造方法 | |
| KR100670726B1 (ko) | 반도체 소자의 캐패시터 및 그 형성방법 | |
| JP5277717B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008091616A (ja) | 半導体装置の製造方法 | |
| KR100533981B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP5423056B2 (ja) | 半導体装置の製造方法 | |
| KR100937988B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2007184442A (ja) | 強誘電体キャパシタ | |
| KR100321692B1 (ko) | 강유전체 메모리 소자의 캐패시터 및 그 제조방법 | |
| KR100629692B1 (ko) | 강유전체 메모리 장치의 제조 방법 | |
| KR100761378B1 (ko) | 강유전체 메모리 장치 및 그 제조 방법 | |
| JP2004063891A (ja) | 強誘電体メモリの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5109391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |