KR20010024753A - 선택적 연결 기판을 구비한 실리콘 산화 절연막 반도체 - Google Patents

선택적 연결 기판을 구비한 실리콘 산화 절연막 반도체 Download PDF

Info

Publication number
KR20010024753A
KR20010024753A KR1020007006666A KR20007006666A KR20010024753A KR 20010024753 A KR20010024753 A KR 20010024753A KR 1020007006666 A KR1020007006666 A KR 1020007006666A KR 20007006666 A KR20007006666 A KR 20007006666A KR 20010024753 A KR20010024753 A KR 20010024753A
Authority
KR
South Korea
Prior art keywords
region
soi
substrate
transistor
source
Prior art date
Application number
KR1020007006666A
Other languages
English (en)
Other versions
KR100562538B1 (ko
Inventor
울레센도날드
Original Assignee
토토라노 제이. 빈센트
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토토라노 제이. 빈센트, 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 토토라노 제이. 빈센트
Publication of KR20010024753A publication Critical patent/KR20010024753A/ko
Application granted granted Critical
Publication of KR100562538B1 publication Critical patent/KR100562538B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

실리콘 산화 절연막(SOI) 디바이스(A)는 실리콘 기판(12, 156, 172) 상에 SOI층(14, 154, 174)을 구비한다. 상기 SOI층(14, 154, 174)상에 기판 영역(B)이 놓여지고 상기 기판 영역(B)은 제 1 유전체 형을 특징으로 한다. 상기 기판 영역과 나란히 소스 및 드레인 영역(C)가 놓여지고, 상기 소스 및 드레인 영역(C)은 제 2 유전체 형을 특징으로 한다. 상기 SOI층(14, 154, 174) 위의 상기 기판 영역 주변에 천이 영역(D)이 배치되고, 상기 천이 영역(D)의 상기 유전체 형이 상기 제 1 유전체 형으로 형성됨으로써 상기 기판 영역(B)에서의 부동 기판 효과를 억제할 수 있고, 상기 제 2 유전체 형으로 형성됨으로써 상기 기판 영역을 절연시킨다. 오믹 커넥터(E)가 상기 천이 영역(D)과 접촉하고 상기 소스 및 드레인이 N-형 불순물로 주입된 때는 드레인 전력 공급에 연결된다. 반면에, 상기 소스 및 드레인이 P-형 불순물로 주입된 때는 상기 전력 공급이 소스 전력 공급에 연결된다. SOI 바이폴라 트랜지스터와, 핀치 저항과, 다이오드와, 모든 관련 천이 영역이 또한 개시된다.

Description

선택적 연결 기판을 구비한 실리콘 산화 절연막 반도체{SILICON OXIDE INSULATOR (SOI) SEMICONDUCTOR HAVING SELECTIVELY LINKED BODY}
현재 다량으로 생산되는 상보형 금속 산화막 반도체(CMOS)는 "벌크(bulk)"CMOS이며, 그 이유는 상기 벌크 CMOS가 능동적 또는 수동적 회로 소자가 배치된 반도체 벌크 기판을 구비하고 있기 때문이다. 최근에, 실리콘 산화 절연막(SOI) 디바이스는 벌크 CMOS 디바이스보다 덜 전력을 소모하고, 전지식 이동 전화 및 전지식 랩탑 컴퓨터와 같은 많은 장치에서의 중요한 장점으로 인하여 소개된다. 또한, SOI 디바이스는 벌크 CMOS 디바이스의 작동 속도보다 더 고속으로 작동한다.
SOI 디바이스는 박막 절연 물질(상기 소위 매입 산화층, 또는 SOI)을 특징으로 하고, 상기 박막 절연 물질은 상기 디바이스의 벌크 기판과 상기 회로 소자간에 삽입되어있다. 전형적으로, 어떤 물질의 다른 층도 상기 SOI와 상기 벌크 기판 사이에 놓여질 수 없다. 본 명세서에서는, 상기 회로 소자는 능동적 트랜지스터나 수동적 구성 요소, 예를 들면 저항과 같은 회로 구성요소를 이룬다.
SOI 디바이스에서, 상기 SOI상의 상기 회로 소자는 전계 산화막 영역과 단일 결정 반도체층 영역에 의해 형성되고, 상기 영역은 N-형 또는 P-형 유전체 불순물로 적절하게 주입된 것이다. 예를 들면, N 채널 트랜지스터에 있어서, 상기 절연 실리콘층은 P-형 불순물을 구비한 기판 영역을 포함하고, 상기 기판 영역은 소스 영역과 드레인 영역 사이에 놓여지고, 상기 영역에 각각 N-형 불순물이 주입되고, 상기 불순물은 예를 들면, N 채널 금속 산화막 실리콘 전계 효과 트랜지스터나 래터럴 NPN 바이폴라 트랜지스터를 형성한다.
SOI 디바이스의 하나의 단점은 기판 영역의 상기 전압이 변화되거나 "부동하는" 경향이 있다는 것이다. 기술 논문의 VLSI 기술 요지에 관한 1996년의 심포지움에서 "연결 기판 디바이스 구조에 의한 SOI 부동-기판 효과의 억제"에 관한 첸 에트 알.에 의해 알려진 바와 같이, 부동 기판 SOI 디바이스의 결과는 출력 전류 결합과, 변칙적인 부속임계 전류와, 일시적 전류 오버슈트와, 조기 디바이스 고장을 포함한다.
첸 에트 알.은 상기 부동 기판 효과를 실리콘 층의 부분을 불완전하게 산화시킴으로써 억제하는 것을 제안하고, 상기 실리콘 층의 부분 위에 전계 산화가 이루어짐으로써 전계 효과 트랜지스터(FET) 기판이 상기 비산화 실리콘층을 통하여 서로 연결되도록 하며, 상기 비산화 실리콘층은 상기 전계 산화막 밑에 있는 것이다. 그러나, 첸 에트 알.은 상기 부동 기판 억제 방법을 다양한 구성 요소의 배치로 구현하는 방법을 제시하지는 않았고, 첸 에트 알.은 현존하는 벌크 CMOS 제조 방법을 사용하여 쉽게 실행될 수 있는 기술을 사용하여 상기 부동 기판 억제 방법을 구현하는 방법도 제시하고 있지 않다. 상기에서 알 수 있듯이, 회로 제작자가 현존하는 벌크 CMOS 제조 방법을 사용하여 다양한 SOI 구성 요소를 구현하고, 반도체 제조 장치와 설비의 재구성없이 SOI 디바이스의 사용을 증진시킬 수 있도록 하는 것이 중요하다.
또한, 첸 에트 알.은 동적 임계 금속 산화막 실리콘(DTMOS) 디바이스와 같은 어떤 전위 SOI 회로 구성 배치에서는, 상기 부동 기판 효과가 유지될 수 있다는 사실을 간과하였고, 상기 동적 임계 금속 산화막 실리콘은 낮은 전압에서도 작동하는 것이다. 사실은, 어떤 회로 소자 집합에선 어떤 SOI 구성 요소는 부동 기판 특성을 보이고, 상기 집합에서의 다른 SOI 구성 요소의 상기 부동 기판 경향은 억제된다.
따라서, 본 발명의 목적은 SOI 디바이스에서 부동 기판 효과를 최소화하는 방법을 제공하는 것이다. 또 다른 본 발명의 목적은 부동 기판 효과가 상기 디바이스의 어떤 영역에서 및 다른 영역은 제외되어 선택적으로 최소화될 수 있는 SOI 디바이스를 제공하는 것이다. 또 다른 본 발명의 목적은 부동 기판 효과가 제조 방법을 사용하여 최소화될 수 있는 다양한 SOI 디바이스를 제공하는 것이다. 또한 다른 본 발명의 목적은 제조하기 쉽고 경제적인 SOI 디바이스를 제공하는 것이다.
[발명의 간단한 설명]
반도체 디바이스는 최소한 제 1 실리콘 산화 절연막(SOI) 트랜지스터와 제 2 SOI 트랜지스터를 구비하고, 상기 제 1 SOI 트랜지스터는 반도체 기판 영역을 구비한다. 반도체 천이 영역은 상기 제 1 및 제 2 SOI 트랜지스터 사이에 놓여진다. 상기 천이 영역은 제 1 유전체 형을 구비하고 전력 공급 전압원과 연결된다. 본 발명에 따라서, 상기 제 1 유전체 형과 상기 전압원이 선택되어 상기 제 1 SOI 트랜지스터를 상기 제 2 트랜지스터로부터 절연시킴으로써 상기 제 1 SOI 트랜지스터의 상기 기판 영역이 부동 효과를 보이게 하거나, 상기 기판 영역을 연결시킴으로써 상기 기판 영역이 부동 효과를 보이지 않도록 한다.
바람직한 실시예에서, 오믹 커넥터는 상기 천이 영역과 상기 전압원을 연결시킨다. 상기 천이 영역은 상대적 고농도 주입 영역과 상대적 저농도 주입 영역을 구비하고, 상기 오믹 커넥터는 상기 상대적 고농도 주입 영역과 접한다. 본 발명에 따라, 상기 제 1 트랜지스터는 소스 영역 및 드레인 영역을 구비하고, 상기 영역은 제 1 유전체 형을 구비하고, 상기 천이 영역은 상기 제 1 SOI 트랜지스터를 상기 제 2 SOI 트랜지스터로부터 절연시킨다. 상기 실시예에서, 상기 제 1 SOI 트랜지스터의 상기 기판은 부동 효과를 보여준다. 반대로, 상기 제 1 트랜지스터가 상기 제 1 유전체 형과 반대되는 제 2 유전체 형을 구비한 소스 영역 및 드레인 영역을 구비할 때는, 상기 천이 영역은 상기 제1 SOI 트랜지스터의 상기 기판 영역을 상기 전압원과 연결시킴으로써 상기 제 1 SOI 트랜지스터의 상기 기판이 부동 효과를 실질적으로 보이지 못한다. 상기 소스 및 드레인 영역에 N-형 불순물이 주입된 때, 상기 전압원은 천이 트랜지스터 드레인 전압원인 것이 바람직하고, 상기 소스 및 드레인 영역에 P-형 불순물이 주입된 때는 상기 전압원은 트랜지스터 소스 전압원인 것이 바람직하다. 또는 상기 전력 공급 전압원이 가변 전압을 출력하여 바이어스 금속 산화 실리콘(MOS) 디바이스를 형성할 수 있다.
그리고, 상기 제 1 SOI 트랜지스터는 게이트를 구비하고, 상기 디바이스는 컨덕터를 구비하고, 상기 컨덕터는 상기 게이트와 상기 천이 영역을 연결함으로써 동적 임계 금속 산화 실리콘(DTMOS) 디바이스를 형성한다. 다른 방법으로, 상기 제 1 SOI 트랜지스터는 이미터 및 게이트를 구비하고, 컨덕터는 상기 게이트와 이미터를 연결함으로써 래터럴 바이폴라 트랜지스터를 형성한다. 상기 실시예에서, 상기 게이트는 상기 제 1 유전체 형을 구비한다.
다른 면에서, 반도체 SOI 핀치 저항은 실리콘 기판과 상기 기판상에 실리콘 산화 절연막(SOI)층을 구비한다. 상기 SOI 층상에 최소한 하나의 상대적 저농도 주입 반도체 형이 있으며, 상기 상대적 저농도 주입 반도체 형을 제 1 유전체 형을 구비한다. 또한 상기 제 1 유전체 형을 구비한 최소한 제 1 및 제 2 상대적 고농도 주입 반도체 영역은 상기 상대적 저농도 주입 반도체 영역 상에 놓여진다. 또한 최소한 하나의 전계 산화층이 상기 제 1 및 제 2 상대적 고농도 주입 반도체 영역 사이에 놓여지고, 최소한 제 1 및 제 2 오믹 커넥터가 각각 상기 제 1 및 제 2 상대적 고농도 주입 반도체 영역과 접촉한다.
또 다른 면에서, 반도체 SOI 다이오드는 실리콘 기판과 상기 기판상에 실리콘 산화 절연막(SOI)층을 구비한다. 최소한 하나의 상대적 저농도 주입 반도체 영역을 제 1 유전체 형을 구비하고, 상기 SOI층 상에 놓여지고, 최소한 제 1 및 제 2 상대적 고농도 주입 반도체 영역은 각각 제 1 및 제 2 유전체 형을 구비하고, 상기 상대적 저농도 주입 반도체 영역 상에 놓인다. 상기 제 1 및 제 2 유전체 형은 각기 반대의 형이다. 최소한 제 1 및 제 2 오믹 커넥터는 각각 상기 제 1 및 제 2 상대적 고농도 주입 반도체 영역과 접촉한다.
또 다른 면에서, 실리콘 산화 절연막(SOI)디바이스를 제조하는 방법이 개시된다. 상기 방법은 최소한 하나의 SOI 층을 최소한 하나의 실리콘 기판상에 놓는 단계와, 상기 SOI 층상에 최소한 하나의 기판영역을 제공하는 단계를 포함하고, 상기 기판 영역은 제 1 유전체 형을 특징으로 한다. 또한, 상기 방법은 상기 기판 영역과 최소한 소스 영역 및 드레인 영역을 나란히 놓는 단계를 포함하고, 상기 소스 및 드레인 영역은 제 2 유전체 형을 특징으로 한다. 최소한 하나의 천이 영역이 상기 SOI 층의 상기 기판 영역에 주변에 놓여진다. 하기 상세한 설명에서 개시되듯이, 상기 천이 유전체 형은 상기 제 1 유전체 형으로 형성되어서 상기 기판 영역에서 부동 기판 효과를 억제한다. 반대로, 상기 천이 유전체 형은 상기 제 2 유전체 형으로 형성되어 상기 기판 영역을 절연시킨다.
다른 면에서, 실리콘 산화 절연막(SOI) 디바이스는 최소한 하나의 SOI 층과 상기 SOI 층을 지지하는 최소한 하나의 실리콘 기판을 구비한다. 상기 SOI 층상에 최소한 하나의 기판 영역이 놓여지고, 상기 기판 영역은 제 1 유전체 형을 특징으로 한다. 또한, 최소한 소스 영역과 드레인 영역이 상기 기판 영역과 나란히 놓여지고, 상기 소스 및 드레인 영역은 제 2 유전체 형을 특징으로 한다. 상기 SOI 층상의 상기 기판 영역 주변에 최소한 하나의 트랜지스터 영역이 놓여지고, 상기 천이 영역은 천이 유전체 형을 특징으로 한다. 하기에서 더 상세한 설명될 원리에 따라, 상기 천이 유전체 형은 상기 제 1 유전체 형으로 형성되어 상기 기판 영역에서부동 기판 효과를 억제하고, 상기 유전체 형은 상기 제 2 유전체 형으로 형성되어 상기 기판 영역을 절연시킨다.
본 발명의 다른 특징은 "발명의 상세한 설명"에서 개시된다.
본 발명은 전반적으로 반도체에 관한 것이고, 더 상세하게는 SOI-형 반도체를 다양한 배치로 제조하는 방법과 구조에 관한 것이다.
본 발명의 보다 나은 이해를 위해, 본 발명에 따른 가장 좋은 실시예의 상세한 설명을 도면과 함께 개시한다. 상기 도면에서, 금속 요소는 일반적으로 빗금으로 표시되고, 반도체 요소는 게이트 영역의 단면도를 제외하고는, 일반적으로 빗금으로 표시되지 않고, 또한:
도 1은 4 개의 트랜지스터를 구비한 SOI 디바이스의 단면도이다.
도 2는 구성 요소가 제외된 도 1의 상기 디바이스의 평면도이다.
도 3은 본 발명에 따른 SOI DTMOS의 평면도이다.
도 4는 본 발명에 따른 SOI NPN 바이폴라 트랜지스터의 평면도이다.
도 5는 수동 SOI 소자의 평면도이다.
도 6은 수동 SOI 핀치 저항의 평면도이다.
도 7은 도 5 및 6의 상기 SOI 핀치 저항의 평면도이다.
도 8은 정적 임의 접근 기억 장치(SRAM)를 위한 SOI 다이오드 절반의 단면도이다.
도 9는 도 8의 상기 선9-9에 의해 표시되는 것과 같은 도 8에서 보여진 상기 SOI 다이오드의 단면도이다.
도 10은 핀치 저항을 사용하는 N 채널 고저항 기판 연결선(tie)이다.
도 11은 핀치 저항을 사용하는 P 채널 고저항 기판 연결선이다.
도 12은 본 발명에 따른 SOI 핀치 저항을 사용하는 예시 회로를 도시한 회로 다이아그램이다.
도 13는 본 발명에 따른 SOI 다이오드를 사용하는 예시 회로의 도시한 회로 다이아그램이다.
도 14는 본 발명에 따른 SOI 구성 요소를 사용하는 예시 아날로그 차등 증폭기 회로를 도시한 회로 다이아그램이다.
참조 번호는 상기 여러 도면에 대해서 본 발명의 동일하거나 동등한 부분을 의미한다.
도 1 및 2에서 실리콘 산화 절연막(SOI)층(10)이 도시된다. 도 1에서 가장 잘 표시되듯이, 상기 SOI 디바이스(10)는 실리콘 산화 절연막(SOI)층을 지지하는 실리콘 기판(14)을 포함하고, 상기 실리콘 기판(14)은 "매입 산화막"층으로 나타나다. SOI 원리에 따라서, 상기 SOI층(14)은 500 옴스트롱과 4000옴스트롱(500Å-4000Å)사이의 두께 "t"를 구비한다. 바람직한 실시예에서, 상기 실리콘 기판은 P 유전체 불순물로 약 15오옴센티미터(50Ω-cm)가 되게 저농도 주입을 한다.
전계 산화층(16)은 상기 SOI 층(12)상에 놓여지고, 다양한 영역은 소정의 유전체 형을 가진 불순물로 주입될 수 있고, 상기 다양한 영역은 상기 SOI층(14)을 지지하고, 상기 다양한 영역은 상기 전계 산화층(16)의 부분 산화에 의해 형성될 수 있다. 상기 실시예에서 표시되듯이, N-채널 소스 영역(18)과 N-채널 드레인 영역(20)은 N+유전체 형 불순물로 주입되고, 상기 도면의 상기 표시"+"는 상대적으로 고농도 도핑을 의미하고, 상기 도면의 상기 표시"-"는 상대적으로 저농도 도핑을 의미하는 것으로 이해된다. 또한, N-채널 기판 영역(22)은 상기 소스 및 드레인 영역(18), (20) 사이에 놓여지고, P_불순물이 주입된다.
상기 소스 영역(18)과 상기 드레인 영역(20)을 상기 디바이스910)의 외부 회로 소자와 연결하기 위해서, 금속 N-채널 소스 전극(24)이 상기 소스 영역(18)과 연결되고, 금속 N-채널 드레인 전극(26)이 상기 드레인 영역(20)과 연결되고, 상기 전극(24), (26)의 상기 수평 방향 부분은 중간 산화층(28)에 의해 상기 전계 산화층(16)으로부터 떨어져 있다. 반면에, 금속 N-채널 게이트 전극(30)은 접속(32)을 구비하고, 상기 접속(32)은 상기 N-채널 기판 영역(22)을 향하여 확장하고, 상기 금속 N-채널 게이트 전극(30)은 실리콘 N-채널 제어 게이트(34)에 접한다. 상술된 구조는 N 채널 절연 트랜지스터 회로 소자를 형성하고, 이하에서 "Q1"으로 표시된다.
본 발명에 따라, 상기 N 채널 절연 트랜지스터(Q1)의 상기 기판(22)은 선택된 다른 회로 소자에서 상기 전압으로부터 절연되고, 상기 선택된 다른 회로 소자는 천이 영역에 의해 도 1 및 2에서 도시된다. 본 발명에 따른 상기 트랜지스터의 상기 기판이 상기 N 채널 트랜지스터(Q1)의 상기 기판(22)과 같이 절연된 때, 상기 천이 영역은 N-접합 절연 영역(36), (38)이고, 상기 N-접합 절연 영역(36), (38)은 각각 상기 기판 영역(22)의 상기 좌측면과 우측면을 덮고 상기 SOI층(14)에 미친다.
본 발명에 따라, 상기 절연 영역(36), (38)은 상기 기판(22)과는 반대되는 유전체 불순물로 상대적으로 저농도로 주입된다. 따라서, 상기 트랜지스터(Q1)는 N 채널 트랜지스터이기 때문에, 상기 절연 영역(36), (38)은 도 1 및 2에서 도시된 바와 같이 N-불순물도 주입된다. 상기 바람직한 실시예에서 , 상기 절연 영역(36), (38)은 약 1014입방센티미터 당 원자에서 1018입방센티미터 당 원자사이로 주입되고, 약 1016입방센티미터 당 원자에서 1018입방센티미터 당 원자가 더 바람직하다.
그리고, 상기 우측 절연 영역(38)은 상대적 고농도(예를 들면, 약 1019에서 1021입방센티미터 당 원자) 주입 연결 영역(40)을 구비한다. 도 1 및 2에서 도시된 바와 같이, 상기 연결 영역(40)에 상기 절연 영역(38)과 동일한 유전체 불순물이 주입된다. 또한, 상기 연결 영역(40)은 절연 전극(42)나 폴리실리콘 커넥터와 같은 오믹 커넥터와 연결되고, 이이서 전원 공급 전압에 연결된다. 상기 연결 영역(40)이 N-형 불순물로 주입된 때, 상기 절연 전극(42)은 전력 공급 전압(VDD)과 연결되어 상기 트랜지스터(Q1)의 상기 드레인 전력 공급을 한다. 상기 원리는 상기 트랜지스터(Q4)와 같이 절연 P 채널 트랜지스터에서의 상기 반대형 불순물에도 적용되고, 상기 전력 공급 전압은 상기 상황에서 상기 소스 전력 공급 전압(VSS)인 것이 바람직하다. 연결 트랜지스터의 상기 기판 영역은 VSS/VDD이상으로 또는 이하로 적절하게 바이어스되거나, 상술한 고정 전위에 하드와이어되거나, 예를 들어 대기 작동에 대해서는 VDD+0.5볼트이고 활성 자동에 대해서는 VDD-1.0볼트인 회로와 선택적으로 바이어스될 것이다.
상술된 개시에서, 상기 기판 영역(22)은 상기 천이(절연) 영역(36), (38)에 의해 절연된다고 이해된다. 상기 기판 영역(22)이 부동 기판 원리를 보인다 할 지라도, 본 발명에 따라 도시된 바와 같이 상기 기판(22)의 절연은 상기 N 채널 절연 트랜지스터(Q1)를 예를 들어 매우 낮은 전압(2 볼트이하) 장치, 특정 SRAM 장치에 유용하게 만들 수 있다.
어떤 경우에도, 도 1 및 2를 참고로 하여, 천이 영역으로 오믹 커넥터의 상기 사용은 상기 옵션을 의도한 상기 회로가 SOI 트랜지스터(예를 들면, 상기 N 채널 절연 트랜지스터(Q1))를 다른 회로 소자로부터 선택적으로 절연시킴으로써 상기 제 1 SOI 트랜지스터가 상술된 바와 같이 부동 효과를 보여주고, 상기 다른 회로 소자는 예를 들면 제 2 천이 트랜지스터(예를 들면, 상기 N 채널 연결 트랜지스터(Q2))이다. 또는, 천이 영역으로 오믹 커넥터의 상기 사용은 상기 옵션을 의도한 상기 회로가 트랜지스터의 상기 기판 영역과 연결시킴으로써 상기 기판 영역이 하기한 바와 같이 부동 효과를 보이지 않는다. 또한, 도 1 및 2에 도시된 상기 N 채널 연결 트랜지스터(Q2)를 보면, 상기 트랜지스터(Q2)는 P-불순물이 주입된 기판 영역(44)을 구비하고, 상기 기판 영역(44)은 N+접속 영역을 통하여 연결되고 접속(48)을 통하여 외부 전력 공급과 연결된다. 본 발명의 넓은 의미에서, 상기 접속 영역(46)은 천이 영역이다.
상술된 바와 같이, 상기 트랜지스터(Q2)가 N 채널 트랜지스터(즉, P-형 주입 기판(44)과 N+형 주입 드레인 및 소스 영역(50), (52)을 구비하는 트랜지스터)이고, 상기 N 채널 트랜지스터는 외부 전압원과 연결되고, 상기 접속(48)은 상기 트랜지스터의 상기 소스 전압(VSS)을 위해 상기 전력 공급 전압과 연결된다. 다른 방법으로 상기 접속(48)은 가변 전압원과 연결됨으로써 상기 천이 연결 영역(46)이 제어 단자를, 예를 들면 위상 동기 회로에서 전압 제어 오실레이터(VCO)를 위한 제어 단자를 형성한다. 따라서, 상기 트랜지스터(Q1)의 상기 부동 기판과는 달리, 상기 트랜지스터(Q2)의 상기 기판은 전압 레퍼런스에 저항적으로 연결됨으로써, SOI 기술에 일반적으로 부여된 상기 바람직하지 않은 "부동 기판 효과"를 제거하거나 줄일 수 있다.
도 1 및 2는 P 채널 연결 트랜지스터(Q3)를 도시하고, 상기 P 채널 연결 트랜지스터(Q3)는 상기 N 연결 트랜지스터(Q2)의 반대이다. 더 상세하게, 상기 P 채널 연결 트랜지스터(Q3)는 P+주입 소스 및 드레인 영역(54), (56)과 N -기판 영역(58)을 구비하고, 상기 기판 영역(58)은 상기 기판 영역(58)에서 접하는 P+주입 천이 영역(60)과 접속(62)에 의해 외부 전력 공급 전압에 연결된다. 이어서, 상기 접속(62)은 전력 공급 전압과 접촉하고, 바람직하게는 상기 드레인 전압(VDD)과 접촉함으로써 상기 P채널 연결 트랜지스터(Q3)의 상기 기판(58)이 상기 전력 공급 전압에 연결되게 한다. 그럼으로써, 상기 트랜지스터(Q3)에서의 부동 기판 효과는 실질적으로 억제된다.
또한, P채널 절연 트랜지스터(Q4)는 상기 N 채널 절연 트랜지스터(Q1)의 반대로 제공될 때, 상기 P채널 절연 트랜지스터(Q4)의 상기 N -주입 기판(64)은 외부 전압으로부터 절연된다. 특히, 상기 트랜지스터(Q4)는 P-주입 절연 영역(66)인 천이 영역을 구비하고, 상기 P-주입 절연 영역(66)은 상대적 고농도 주입 P+연결 영역(68)을 구비한다. 상기 연결 영역(68)은 접속(70)과 연결되고, 상기 접속(70)은 이어서 상기 트랜지스터(Q4)의 상기 드레인 전력 공급을 위한 전력 공급 전압(VDD)에 연결된다.
상기 구조는 2 개의 마스크, 즉 상기 N 전계를 위한 하나와 상기 P 전계를 위한 하나롤 사용하여 제조된다. 또는 셀프 얼라인 접근이 사용되며, 상기 셀프 얼라인 접근은 하드 마스크로서 실리콘 질화물을 다른 대용물로 사용하고, 상기 하드 마스크는 상술한 상기 N 또는 P 천이 영역에 대응하는 전계 이식 영역을 만들기 위한 것이고, 그리고 상기 실리콘 질화물 마스크를 제거하고 P 또는 N 천이 영역을 위해 상기 전류 이식을 만든다.
상기 개시는 천이 영역을 일정 전압 전력 공급 전압원과 연결시키는 것에 집중되나, 본 발명은 SOI 부동 기판에서 천이 영역이 가변 전압원에 연결할 수 있다는 것을 제시한다. 예를 들어, 이동 전화 집적 회로에서 전력 소모를 줄이기 위해서, 상기 회로는 선택적으로 전원이 제거되고, 상기 회로의 상기 트랜지스터의 상기 오프 전류는 부(negative) 전압을 N 채널 기판 영역에서의 천이 영역에 적용하고, 정(positive) 전압을 P 채널 기판 영역에서의 천이 영역에 적용함으로써, 부속 임계 누설 전류를 줄인다. 유사하게 아날로그 회로는 강화되어 더 낮은 누설 전류를 얻을 수 있다. 또한, 상기 회로는 전압을 전류 미러나 전류원과 같은 함수를 위해 천이 영역에 적용함으로써 접지되거나 순방향 바이어스될 수 있다.
도 3은 P-기판 영역(84)에 놓여진 P+천이 영역(82)을 포함하는 SOI N-채널 동적 임계 금속 산화막 실리콘(DTMOS)을 도시한다. 상기 DTMOS(80)는 전극(87)을 구비한 N+소스 영역(86)과, 전극(89)을 구비한 N+드레인 영역 및 게이트(90)를 구비한다. 도시된 바와 같이, 금속 전극(92)과 같은 오믹 커넥터는 상기 게이트(90)과 상기 천이 영역(82)을 상호 연결함으로써 상기 DTMOS(80)를 형성한다. P-채널 DTMOS는 상기 불순물 형을 반대로 하는 상기 원리를 사용하여 제조될 수 있다.
도 4는 오믹 커넥터를 구비한 상기 현재 천이 영역은 SOI NPN 바이폴라 트랜지스터(94)를 공급하기 위해 사용될 수 있으며, 상기 SOI NPN 바이폴라 트랜지스터(94)는 밴드-갭 레퍼런스 장치와, 전류 미러 장치와, 다른 아날로그 회로 장치에 유용하다. 도 4에 도시된 바와 같이, 상기 바이폴라 트랜지스터(94)는 게이트(96)를 구비하고, 상기 트랜지스터(96)는 오믹 커넥터(98)를 통하여 N+이미터(102)의 상기 전극(100)에 연결된다. 다른 방법으로, 상기 게이트(96)는 개별 고정 또는 가변 전압원(도시되지 않음)에 연결될 수 있다. 상기 바이폴라 트랜지스터(94)는 전극(106)을 구비한 N+컬렉터를 구비한다.
도 4에 도시된 상기 실시예에서, 상기 천이 영역은 P-주입 베이스 영역(110)에 놓여진 P+주입 천이 영역(108)이다. 오믹 커넥터(112)는 상기 천이 영역(108)을 외부 전압원과 상호 연결시킨다. 상기 구조로, N 채널 트랜지스터의 상기 N+소스는 바이폴라 트랜지스터의 N+이미터로 되고, 반면에 N채널 트랜지스터의 상기 N+드레인은 바이폴라 트랜지스터의 N+이미터로 된다. 원한다면, 상기 바이폴라 트랜지스터(94)의 베타(HFE)는 다양한 게이트 디멘전을 구비하고, 상기 게이트 전압의 변화에 의해 전기적으로 변화될 수 있다. 상기에서 도시된 다른 바람직한 실시예와 같이, 도 4에 도시된 상기 디바이스는 상기와 반대로 또는 역으로, 즉 PNP 바이폴라 트랜지스터와 같이, 상기에서 개시된 상기 불순물 형을 반대로 함으로써, 되어질 수 있다.
도 5 내지 7은 본 발명의 원리가 상당히 높은 저항 장치에서의 핀치 저항과 같은 수동 회로 소자에도 적용될 수 있음을 도시한다. 도 5 내지 7은 P-형 핀치 저항을 도시하고 있으나, N-형 핀치 저항도 상기 불순물 형을 반대로 하는 상술된 상기 원리를 사용하여 적용된다.
도 5 및 7에서 도시된 바와 같이, 전체적으로 (12)로 표시된 SOI 핀치 저항은 전계 산화막 영역(123)밑의 P-전계 영역(122)과 각각 분리되고 상기 핀치 저항 내에 놓여진 두 개의 P+천이 영역(124), (126)을 구비한다. 금속 또는 폴리실리콘과 같은 유전 물질로 만들어진 개별 오믹 커넥터(128), (130)는 중간 산화막층(132)을 통하여 뻗어서 각 천이 영역(124), (126)을 외부 회로와 연결시킨다.
도 6 및 7은 핀치 저항(140)을 도시하고, 상기 핀치 저항(140)은 모든 본질적인 면에서 도 5 및 7에 도시된 상기 핀치 저항(120)과 동일하며, 다만 폴리실리콘 전계 전극(142)이 상기 전계 산화막층(123) 상의 상기 중간 산화막층(132) 내에 놓여있고 폴리실리콘 오믹 핀치 커넥터(144)에 의해 외부 전압원에 연결된다. 상기 전계 전극(142)은 2 개의 P+천이 영역(146), (148)(개별 오믹 커넥터(150), (152)로)에 미치고, 상기 P+천이 영역(146), (148)은 상기 전계 전극(142) 밑에 잇는 상기 P-전계(122)의 부분(122a) 내에 놓여진 것이다. 도시된 바와 같이, 상기 P-전계는 SOI층(154)상에 놓여지고, 상기 SOI층(154)은 벌크 실리콘 기판(156)상에 지지된다.
본 발명에서 알 수 있듯이, 핀치 커넥터(144)를 구비한 상기 전계 전극(142)은 상기 P-전계 영역(122a)의 상기 유전체를 조정하기 위해 사용될 수 있다. 더 상세하게는 , 상기 P 영역(122a)의 상기 저항은 부 전압을 가진 상기 전계 전극(142)를 바이어스함으로써 증가될 수 있고, 상기 P-영역(122a)의 상기 저항은 정 또는 부 전압을 가진 상기 전계(142)를 바이어스함으로써 감소시킬 수 있다. 상기 핀치 저(120), (140)의 상기 몇몇 장치를 이하에서 개시될 것이고, 상기 장치는 아날로그 장치및 저항 정적 RAM 로드를 포함한다.
N+절연 영역(158)은 수직으로 상기 전계 산화막층(122)과 상기 SOI층(154)에 미치고, 수평적으로 상기 저항(120), (140)간에 미치므로 상기 저항(120), (140)을 절연시킨다. 본 발명의 원리에 따라, 상기 N-절연 영역(158)은 N+접속 영역(160)을 구비하고, 오믹 커넥터(162)는 상기 접속 영역(160)을 전압, 예를 들면 VDD와 상호 연결시킨다. 상기 P-영역(122)은 예를 들면, 10000 단위영역 당 오옴에서 1000000 단위 영역 당 오옴까지 주입될 수 있다.
도 8 및 9는 본 발명에 따른 SOI PN 다이오드를 도시하고, 전체적으로 (170)으로 표시된다. 도 9에서 도시된 바와 같이, 상기 다이오드(170)는 SOI층(174)을 지지하는 실리콘 벌크 기판(172)을 구비한다. P-기판 영역(176)은 상기 SOI층(176)상에 놓여지고, 전계 산화막층(178)은 상기 기판 영역(176) 상에 놓여진다. 인접한 P+및 N+다이오드 영역 (180), (182)은 상기 전계 산화막층(178)에 인접한다. 각 다이오드 영역(180), (182)은 각각 오믹 커넥터(184), (186)에 의해 접속되어 전압원이나 다른 회로 소자를 상기 각각의 다이오드 영역(180), (182)에 연결시킨다 상기 P+다이오드 영역(180)의 경우에, 상기 오믹 커넥터(184)는 VDD와 연결되거나 회로 신호 노드에 연결된다. N+천이 영역(188)은 오믹 커넥터(190)를 통하여 접지나 전압원에 연결될 수 있다. 접합 절연 영역(192)은 N-주입 영역이고, 상기 N-주입 영역은 다른 집적 회로 디바이스 및 구조(도시되지 않음)로부터 상기 기판 영역(176)을 절연시킨다.
상기 구조에서, 상기 P+/N+다이오드의 상기 높은 리버스 다이오드 누설은 SRAM 셀 로드와 같이 상기 다이오드의 사용을 용이하게 하고, 이는 상기 연결 N 채널 트랜지스터 오프 스테이트 전류가 상기 다이오드 누설 전류보다 작을 경우에 적용된다.
도 10 및 11은 핀치 저항을 사용하는 높은 저항 기판을 도시한다. 도 10에서, N 채널 트랜지스터(200)는 오믹 커넥터(204)를 구비한 N+천이 영역(202)에 의해 절연되고, VDD에 연결된다. 또한 상기 N 채널 트랜지스터(200)의 상기 P-기판(206)은 상기 기판 영역을 나누는 핀치 저항(208)을 사용함으로써 VSS에 연결된다.
유사하게, 도 11은 P채널 트랜지스터(210)가 오믹 커넥터(210)를 구비한 P+천이 영역(212)에 의해 절연되고, VSS에 연결된다. 또한 상기 P-채널 천이 트랜지스터(21)의 상기 N-기판(216)은 핀치 저항(218)을 사용함으로써 VDD에 연결된다.
도 10 및 11에서 도시된 상기 디바이스는 상기 핀치 저항(208), (218)을 사용하여 VSS,VDD(또는 다른 바람직한 전압에)에 정해진 상기 평균 dc 바이어스를 구비한 하이브리드 부동 기판 SOI 디바이스이다. 상기 기판은 채널 용량 결합에 상대적으로 큰 게이트를 구비하지만, 상기 기판은 신호 과도 전류에 의해 동적으로 바이어스됨으로써, 상기 기판 바이어스 계수(그리스 문자 ζ로 종래 기술에 제시되고)를 감소시킨다. 결과적으로, 이득과, 동적 IDSAT와, 동적 IDoff가 향상된다. 상기는 낮은 동작 전압에서 이롭다. 또한, 도 10 및 11에서 도시된 상기 디바이스를 모델링할 때. 평균 기판 전압 바이어스가 정확히 알려져 있기 때문에 회로 시뮬레이터는 정확한 예측을 하게 된다. 또한, 회로 설계 시간이 현저히 짧아진다. 상기 저항 기판 바이어스가 상기 바이어스 레퍼런스 전압을 교류-완화시키고, 결과적으로, 도 10 및 11에서 도시된 상기 하이브리드 디바이스의 회로 속도는 부동 기판 디바이스의 상기 속도와 거의 동일할 것이다. 하나의 저항이 많은 세트의 트랜지스터를 바이어스시키기 위해 사용될 수 있다.
도 12내지 14는 상기에서 개시된 상기 디바이스의 다양한 배열을 도시한다. 되 12에서, 회로(230)는 SRAM 셀로서 사용될 수 있다. 도시된 바와 같이, 상기 회로(230)는 핀치 저항(R1), (R2)을 구비하고, 상기 핀치 저항(R1), (R2)은 도 5 내지 7에서 도시된 상기 핀치 저항(120), (140) 중의 하나일 수 있다. 상기 핀치 저항(R1), (R2)은 한 끝이 VDD에 연결되고 각각 부동 기판 SOI 트랜지스터(Q1), (Q2)와 각각 연결 기판 트랜지스터(Q3), (Q4)와 직렬로 연결된다. 도 12에 도시된 상기 부동 기판 트랜지스터(Q1), (Q2)는 도 1 및 2에 도시된 상기 N 채널 부동 기판 트랜지스터(Q1)에 의해 형성될 수 있다. 반면에, 도 12의 상기 트랜지스터(Q3) 및 트랜지스터(Q4)는 연결 기판 SOI 트랜지스터이고, 이는 도 1 및 2에 도시된 상기 N 채널 연결 기판 트랜지스터(Q2)와 같다. P 채널 구성요소를 이용하는 회로는 사용될 수 있다고 이해되어야 한다. 상기 부동 기판 트랜지스터(Q1), (Q2)의 상기 게이트는 도시된 상기 SRAM 로드 회로의 상기 워드 선에 연결되고, 상기 부동 기판 트랜지스터(Q1), (Q2)의 상기 소스/드레인 영역 중의 하나는 상기 비트 선에 연결된다.
도 13은 SRAM 로드 회로(240)를 도시하며, 상기 회로(240)에서 도 9에서 도시된 상기 다이오드(170)와 같이 다이오드(D1), (D2)가 도 12에서 도시된 상기 핀치 저항을 대신한다. 상기 다이오드(D1), (D2)는 한 끝이 VDD에 연결되고 각각 부동 기판 SOI 트랜지스터(Q1), (Q2)와, 각각 연결 기판 트랜지스터(Q3), (Q4)와 직렬로 연결된다. 도 13에 도시된 상기 부동 기판 트랜지스터(Q1), (Q2)의 각각은 도 1 및 2에서 도시된 상기 N 채널 부동 기판 트랜지스터(Q1)에 의해 형성될 수 있다. 반면에, 도 13의 상기 트랜지스터(Q3)및 (Q4)는 연결 기판 SOI 트랜지스터이고, 이는 도 1 및 2에서 도시된 상기 N 채널 연결 기판 트랜지스터(Q2)와 같다. P 채널 구성 요소를 사용하는 회로는 사용될 수 있다고 이해되어야 한다. 상기 부동 기판 트랜지스터(Q1), (Q2)의 상기 게이트는 도시된 상기 SRAM 의 상기 워드 선에 연결되고, 상기 부동 기판 트랜지스터(Q1), (Q2)의 상기 소스/드레인 중의 하나는 상기 비트 선에 연결된다.
도 14에서는, 아날로그 차동 증폭기 회로(250)가 커패시터(C1)를 통해서 신호 노드(252)에 연결된다. 도시된 바와 같이, 상기 회로(252)는 SOI PNP 바이폴라 트랜지스터(Q4),(Q5)를 구비한다. 도 14에서 도시된 상기 트랜지스터(Q4), (Q5)의 각각은 도 4에 도시된 상기 NPN 트랜지스터(94)와 반대되는 PNP 바이폴라 트랜지스터에 의해 형성될 수 있다. 그리고, 도 14에 도시된 상기 회로(250)는 SOI N 채널 트랜지스터(Q2), (Q3)를 구비하고 상기 트랜지스터(Q2), (Q3)는 자신의 공통 소스(VSS대신에)에 기판 연결선을 구비하고, 상기 트랜지스터(Q2), (Q3)는 각각 상기 바이폴라 트랜지스터(Q4), (Q5)에 연결된다. 또한 N 채널 연결 기판 트랜지스터(Q1)는 상기 부동 기판 트랜지스터(Q2), (Q3)에 연결된다. 본 발명의 원리에 따라, 도 14에 도시된 상기 회로(250)에서의 상기 N 채널 연결 및 바이어스 기판 트랜지스터는 도 1 및 2에 도시된 타임(Q1) 트랜지스터일 수 있다. 또한, 도 14에 도시된 상기 회로(250)에서의 상기 N 채널 연결 기판 트랜지스터는 하기의 예외를 가지면서 도 1 및 2에서 도시된 타임(Q2) 트랜지스터(Q2)일 수 있다. 도 14에서 도시된 상기 회로(250)에서의 상기 N 채널 연결 기판 트랜지스터는 자신의 기판이 VSS에 연결된다. 만약, 어떤 특수 회로를 고려한 경우, 상기 트랜지스터의 어느 것이 부동 기판으로 더 잘 작동한다. 도 1 및 2에 도시된 상기 (Q1) N 채널 또는 (Q4) P 채널 트랜지스터가 아무런 웨이퍼 제조법의 변경없이 사용될 수 있을 것이다.
도 14는 상기 N 채널 부동 기판 트랜지스터(Q3)가 SOI 핀치 저항(R4)에 연결되고, 폴리실리콘 전계 전극을 구비한다. 따라서, 상기 핀치 저항(R4)은 도 6에 도시된 상기 핀치 저항(140)에 의해 형성될 수 있다. 도 14에서의 상기 핀치 저항(R4)의 상기 폴리실리콘 전계 전극은 제 2 핀치 저항(R5)의 폴리실리콘 전계 전극에 연결된다. 또한 SOI N 채널 트랜지스터(Q6), (Q7)이 상기 핀치 저항(R4), (R5)에 연결되고, 상기 트랜지스터(Q6)는 연결 기판 SOI 트랜지스터이고, 상기 트랜지스터(Q7)는 바이어스 연결 기판 SOI 트랜지스터이다.
핀치 저항(R3)은 상기 연결 기판 트랜지스터(Q1), (Q2), (Q3)를 위해 상기 바이어스를 형성한다. 본 발명에 따라서, 상기 연결 기판 트랜지스터(Q1), (Q6), (Q7)는 전류 미러 트랜지스터이다. 상기 핀치 저항(R3)의 상기 높은 저항은 낮은 전류 미분 장치에서 상기 연결 기판 트랜지스터(Q1), (Q6), (Q7)를 위해 낮은 전류 바이어스를 형성하도록 한다. 상기에서 알 수 있듯이, 현존하는 N+또는 P+쉬트 저항은 저항값이 너무 낮아서 도 14에서 도시된 상기 장치에 사용될 수 없다.
유사하게, 상기 폴리실리콘 전계 전극 핀치 저항(R4) 및 (R5)은 높은 저항 경로를 형성함으로써 바이어스 연결 기판 SOI 트랜지스터(Q2), (Q3)를 바이어스시키고, 상기 전계 전극은 상기 회로(250)의 상기 낮은 경로 시간 상수를 향상시킨다. 도 14에 도시된 상기 SOI 트랜지스터의 상기 기판은 상술된 바와 같이 전압에 연결됨으로써 상기 회로(250)의 낮은 전압 작동을 최적화시킨다.
상기 개시를 기억하고, 본 명세서에 개시된 상기 원리를 SOI 및 벌크 실리콘 제조 과정에서 사용되는 이전의 방법을 넘어서는 회로 설계 유연성과 성능에 이른다. 또한, 본 발명의 원리는 높은 전압 디바이스, 예를 들면 드리프트 전계와, 전계 플레이티드 및 그레이드 접합 MOSFET과, 바이폴라 트랜지스터와 같은 수많은 다른 전자 디바이스 구조에 적용될 수 있다. 또한, 본 발명의 원리는 높은 전압 다이오드와, 다양한 커패시터 및 인덕터에 적용됨으로써 상술된 연결 기판 또는 부동 기판을 사용하는 상기 회로 설계자에게 상기 디바이스를 이용할 수 있게 한다. 본 발명에서 알 수 있듯이, 상술된 본 발명에 의해 제공된 상기 유연성은 성능을 향상시키고 가격을 감소시킨다.
본 발명은 본 발명의 특정 바람직한 실시예 및 특징에 관하여 상세하게 도시되고 설명된다. 그러나, 상기 기술 분야에 종사하는 자에게는 상기 첨부된 청구항에서 시작하듯이 상기 발명의 정신과 범위를 벗어나지 않고 형태상의 다양한 변화와 변형이 이루어지는 것은 명백하다. 상기에서 도해적으로 개시된 본 발명은 상기에서 특정적으로 개시되지 않은 소자없이도 실행될 수 있다. 상기 청구항에서 "오직 하나"의 소자라고 분명히 인용되지 않으면, 소자로 인용하는 상기 청구항에서의 상기 단수의 사용은 "최소한 하나"를 의미하고 "오직 하나"를 의미하지 않는다.

Claims (27)

  1. 최소한 하나의 제 1 실리콘 산화 절연층(SOI) 트랜지스터(A)와, 하나의 제 2 SOI 트랜지스터(A)와, 최소한 상기 제 1 SOI 트랜지스터(A)는 반도체 기판 영역(B)를 구비하고;
    상기 제 1 및 제 2 SOI 트랜지스터(A) 간에 반도체 천이 영역(D)을 구비하는 반도체 디바이스에서, 상기 천이 영역(D)은 제 1 유전체형을 구비하고 전력 공급 전압원과 연결되고, 상기 제 1 유전체 형및 상기 전압원은 상기 제 2 트랜지스터로부터 상기 제 1 SOI 트랜지스터를 선택적으로 절연하도록 선택됨으로써 상기 제 1 SOI 트랜지스터(A)의 상기 기판 영역이 부동 효과를 보이거나, 상기 기판 영역(B)에 연결하도록 선택됨으로써 상기 기판 영역(B)이 부동 효과를 보이지 않는 것을 특징으로 하는 반도체 디바이스.
  2. 제 1 항에 있어서,
    상기 반도체 디바이스가 상기 천이 영역과 상기 전압원을 연결시키는 오믹 커넥터(E)를 추가적으로 구비하는 것을 특징으로 하는 반도체 디바이스.
  3. 제 2 항에 있어서,
    상기 천이 영역(D)은 상대적 고농도 주입 영역(K)와 상대적 저농도 주입 영역을 구비하고, 상기 오믹 커넥터(I)는 상기 상대적 고농도 주입 영역(J)과 접속하는 것을 특징으로 하는 반도체 디바이스.
  4. 제 2 항에 있어서,
    상기 제 1 트랜지스터(Q1, Q4)는 상기 제 1 유전체 형을 구비한 소스 및 드레인 영역(18, 20)을 구비하고, 상기 천이 영역(38, 66)은 상기 제 2 SOI 트랜지스터(Q2, Q3)로부터 상기 제 1 SOI 트랜지스터(Q1, Q4)를 절연시킴으로써 상기 제 1 SOI 트랜지스터의 상기 기판(22, 64)이 부동 효과를 보이는 것을 특징으로 하는 반도체 디바이스.
  5. 제 2 항에 있어서,
    상기 제 1 트랜지스터(Q2, Q3)는 소스및 드레인 영역(50, 52, 54, 56)을 구비하고, 상기 영역(50, 52, 54, 56)은 상기 제 1 유전체 형과 반대되는 제 2 유전체 형을 구비하고, 상기 천이 영역(46, 60)은 상기 제 1 SOI 트랜지스터(44, 58)의 상기 기판 영역을 상기 전압원과 연결시킴으로써 상기 제 1 SOI 트랜지스터(44, 58)의 상기 기판은 부동 효과를 실질적으로 보이지 않는 것을 특징으로 하는 반도체 디바이스.
  6. 제 2 항에 있어서,
    상기 제 1 SOI 트랜지스터(2, 1, 0)는 소스 및 드레인 영역을 구비하고, 상기 소스 및 드레인 영역은 P-형 불순물이 주입되고, 상기 전압원은 트랜지스터 소스 전압원인 것을 특징으로 하는 반도체 디바이스.
  7. 제 2 항에 있어서,
    상기 제 1 SOI 트랜지스터는 소스 및 드레인 영역을 구비하고, 상기 소스 및 드레인 영역은 P-형 불순물이 주입되고, 상기 전압원은 트랜지스터 소스 저압원인 것을 특징으로 하는 반도체 디바이스.
  8. 제 3 항에 있어서,
    상기 상대적 고농도 주입 영역(J)은 약 1019입방센티미터 당 원자에서 1021입방센티미터 당 원자의 값으로 주입되고, 상기 상대적 저농도 주입 영역(K)은 약 1014입방센티미터 당 원자에서 1018입방센티미터 당 원자의 값으로 주입되는 것을 특징으로 하는 반도체 디바이스.
  9. 제 2 항에 있어서,
    상기 제 1 SOI 트랜지스터(80)는 게이트(90)를 구비하고, 상기 반도체 디바이스는 컨덕터(92)를 구비함으로써 상기 게이트 및 상기 천이 영역(82)을 상호 연결하여 동적 임계 금속 산화막 실리콘(DTMOS) 디바이스를 형성하는 반도체 디바이스.
  10. 제 2 항에 있어서,
    상기 제 1 SOI 트랜지스터(94)는 이미터(102)와 게이트(91)을 구비하고, 상기 반도체 디바이스는 컨덕터(112)를 추가적으로 구비함으로써 상기 게이트(96)와 상기 이미터를 상호 연결하여 래터럴 바이폴라 트랜지스터를 형성하고, 상기 게이트(96)는 상기 제 1 유전체 형을 구비하는 것을 특징으로 하는 반도체 디바이스.
  11. 제 1 항에 있어서,
    상기 전력 공급 전압원은 가변 전압을 출력함으로써 바이어스 금속 산화막 실리콘(MOS) 디바이스(Q2)를 형성하는 것을 특징으로 하는 반도체 디바이스.
  12. 반도체 핀치 저항(120), (140)에 있어서,
    실리콘 기판(156)과;
    상기 기판(154) 상에 실리콘 산화 절연막(SOI)층과;
    상기 SOI층(154) 상에서 제 1 유전체 형을 구비한 최소한 하나의 상대적 저농도 주입 반도체 영역(122, 122a)과;
    상기 상대적 저농도 주입 반도체 영역(122, 122a) 상에서 상기 제 1 유전체 형을 구비한 최소한 제 1 및 제 2 상대적 고농도 주입 반도체 영역(124, 126)과;
    상기 제 1 및 제 2 상대적 고농도 주입 반도체 영역 사이에 최소한 하나의 전계 산화막층(123)과;
    상기 제 1 및 제 2 상대적 고농도 주입 반도체 영역(124, 126, 146, 148)과 각각 접촉하는 최소한 제 1 및 제 2 오믹 커넥터(128, 130, 150, 152)를 구비하는 것을 특징으로 하는 반도체 핀치 저항(120, 140).
  13. 제 12 에 있어서,
    상기 반도체 핀치 저항(120, 140)은 상기 전계 산화막층 상에 폴리실리콘층(142)과;
    상기 폴리실리콘층(142)과 접촉하는 오믹 커넥터(144)를 추가적으로 구비하는 것을 특징으로 하는 반도체 핀치 저항(120, 140).
  14. 실리콘 기판(172)과;
    상기 기판(172) 상의 실리콘 산화 절연막(SOI) 층(174)과;
    상기 SOI층(172) 상에서 제 1 유전체 형을 구비하는 최소한 하나의 상대적 저농도 주입 반도체 영역(176)과;
    상기 상대적 저농도 주입 반도체 영역(172)상에서 각각 제 1 및 제 2 유전체 형을 구비하는 최소한 제 1 및 제 2 상대적 고농도 주입 반도체 영역(180, 182)과, 상기 제 1 및 제 2 유전체 형은 서로 반대인 것이고;
    상기 제 1 및 제 2 상대적 고농도 주입 반도체 영역과 각각 접촉하는 최소한 제 1 및 제 2 오믹 커넥터(184, 186)를 구비하는 것을 특징으로 하는 반도체 다이오드(170).
  15. 실리콘 산화 절연막(SOI) 디바이스를 제조하는 방법에 있어서,
    최소한 하나의 실리콘 기판(12) 상에 최소한 하나의 SOI층(14)을 배치하는 단계와;
    상기 SOI층(14)상에 최소한 하나의 기판 영역(G)을 지지하는 단계로, 상기 기판 영역(G)는 제 1 유전체 형을 특징으로 하고;
    상기 기판 영역(G)과 최소한 소스 및 드레인 영역(C)을 나란히 배열하는 단계로, 상기 소스 및 드레인 영역(C)은 제 2 유전체 형을 특징으로 하고;
    상기 SOI층 위에 상기 기판 영역 주변에 최소한 하나의 천이 영역(H)을 배치하는 단계를 구비하고, 상기 천이 영역(H)은 천이 유전체 형을 특징으로 하고, 상기 천이 유전체 형은 상기 제 1 유전체 형으로 형성됨으로써 상기 기판 영역(G)에서 부동 기판 효과를 억제하고, 상기 천이 유전체 형은 상기 제 2 유전체 형으로 형성됨으로써 상기 기판 영역(G)을 절연시키는 것을 특징으로 하는 실리콘 산화 절연막(SOI) 디바이스를 제조하는 방법.
  16. 제 15 항에 있어서,
    상기 천이 영역을 오믹 커넥터(I)와 접촉하게 하는 단계를 추가적으로 포함하는 것을 특징으로 하는 실리콘 산화 절연막(SOI) 디바이스를 제조하는 방법.
  17. 제 16 항에 있어서,
    상기 천이 영역(H)에 상대적 고농도 주입 영역(J)와 상대적 저농도 주입 영역(K)을 형성함으로써 상기 오믹 커넥터(I)가 상기 상대적 고농도 주입 영역(J)에 접촉하게 하는 단계를 추가적으로 포함하는 것을 특징으로 하는 실리콘 산화 절연막(SOI) 디바이스를 제조하는 방법.
  18. 제 16 항에 있어서,
    상기 오믹 커넥터(I)를 전압원에 연결시키는 단계를 추가적으로 포함하는 것을 특징으로 하는 실리콘 산화 절연막(SOI) 디바이스를 제조하는 방법.
  19. 제 18 항에 있어서,
    상기 전압원이 천이 드레인 전압원으로 형성된 때는, 상기 소스 및 드레인 영역(C)은 N-형 불순물이 주입된 때이고, 그리고 상기 전압원이 천이 소스 전압원으로 형성된 때는, 상기 소스 및 드레인 영역은 P-형 불순물이 주입된 때인 것을 특징으로 하는 실리콘 산화 절연막(SOI) 디바이스를 제조하는 방법.
  20. 실리콘 산화 절연막(SOI) 디바이스에 있어서,
    최소한 하나의 SOI층(14)과;
    상기 SOI층(14)을 지지하는 최소한 하나의 실리콘 기판(12)과;
    상기 SOI층(14)상에 최소한 하나의 기판 영역(G)과, 상기 기판 영역(G)은 제 1 유전체 형을 특징으로 하고;
    상기 기판 영역(G)과 나란히 놓여진 최소한 소스 및 드레인 영역(G)과, 상기소스 및 드레인 영역(C)은 제 2 유전체 형을 특징으로 하고;
    상기 SOI층(14)위의 상기 기판 영역(G) 주변에 배치된 최소한 하나의 천이 영역(H)을 구비하고, 상기 천이 영역(H)는 천이 유전체 형을 특징으로 하고, 상기 천이 유전체 형이 상기 제 1 유전체 형으로 형성됨으로써 상기 기판 영역(G)에서의 부동 기판 효과를 억제하고, 상기 천이 유전체 형이 상기 제 2 유전체 형으로 형성됨으로써 상기 기판 영역(G)을 절연시키는 것을 특징으로 하는 실리콘 산화 절연막(SOI) 디바이스.
  21. 제 20 항에 있어서,
    상기 천이 영역과 전기적으로 접촉하는 오믹 커넥터(I)를 추가적으로 구비하는 것을 특징으로 하는 실리콘 산화 절연막(SOI) 디바이스.
  22. 제 21 항에 있어서,
    상기 천이 영역(J)은 상대적 고농도 주입 영역 및 상대적 저농도 주입 영역(K)를 구비하고, 상기 오믹 커넥터(I)는 상기 상대적 고농도 주입 영역(J)과 접촉하는 것을 특징으로 하는 실리콘 산화 절연막(SOI) 디바이스.
  23. 제 21 항에 있어서,
    상기 오믹 커넥터(I)에 연결된 전압원을 추가적으로 구비하고, 상기 전압원이 트랜지스터 드레인 전압원으로 형성된 때는, 상기 소스 및 드레인 영역은 N-형 불순물이 주입된 때이고, 그리고 상기 전압원이 트랜지스터 소스 전압원으로 형성된 때는, 상기 소스 및 드레인 영역은 P-형 불순물이 주입된 때인 것을 특징으로 하는 실리콘 산화 절연막(SOI) 디바이스.
  24. 제 22 항에 있어서,
    상기 상대적 고농도 주입 영역(J)은 약 1019입방센티미터 당 원자에서 1021입방센티미터 당 원자의 값으로 주입되고, 상기 상대적 저농도 주입 영역은 약 1014입방센티미터 당 원자에서 1018입방센티미터 당 원자의 값으로 주입되는 것을 특징으로 하는 실리콘 산화 절연막(SOI) 디바이스.
  25. 제 20 항에 있어서,
    상기 실리콘 산화 절연막(SOI) 디바이스는 추가적으로 게이트(90)와;
    상기 게이트(90)와 상기 천이 영역(82)을 상호 연결함으로써 동적 임계 금속 산화막 실리콘(DTMOS) 디바이스를 형성하는 컨덕터를 구비하는 것을 특징으로 하는 실리콘 산화 절연막(SOI) 디바이스.
  26. 제 20 항에 있어서,
    상기 실리콘 산화 절연막(SOI) 디바이스는 추가적으로 이미터(102)와;
    상기 게이트(95)와 상기 이미터(102)를 상호 연결함으로써 래터럴 바이폴라 트랜지스터(94)를 형성하는 컨덕터(112)를 포함하고, 상기 게이트는 상기 제 1 유전체 형을 구비하는 것을 특징으로 하는 실리콘 산화 절연막(SOI) 디바이스.
  27. 제 23 항에 있어서,
    상기 전압원은 가변 전압을 출력함으로써 바이어스 금속 산화막 실리콘(MOS) 디바이스를 형성하는 것을 특징으로 하는 실리콘 산화 절연막(SOI) 디바이스.
KR1020007006666A 1997-12-16 1998-12-16 선택적으로 연결된 본체를 구비한 실리콘 산화물 절연체 반도체 KR100562538B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/991,808 1997-12-16
US08/991,808 US6020222A (en) 1997-12-16 1997-12-16 Silicon oxide insulator (SOI) semiconductor having selectively linked body
PCT/US1998/027030 WO1999031731A2 (en) 1997-12-16 1998-12-16 Silicon oxide insulator (soi) semiconductor having selectively linked body

Publications (2)

Publication Number Publication Date
KR20010024753A true KR20010024753A (ko) 2001-03-26
KR100562538B1 KR100562538B1 (ko) 2006-03-22

Family

ID=25537598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007006666A KR100562538B1 (ko) 1997-12-16 1998-12-16 선택적으로 연결된 본체를 구비한 실리콘 산화물 절연체 반도체

Country Status (6)

Country Link
US (3) US6020222A (ko)
EP (1) EP1040521B1 (ko)
JP (2) JP2002509360A (ko)
KR (1) KR100562538B1 (ko)
DE (1) DE69836981T2 (ko)
WO (1) WO1999031731A2 (ko)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940691A (en) * 1997-08-20 1999-08-17 Micron Technology, Inc. Methods of forming SOI insulator layers and methods of forming transistor devices
GB2334633B (en) * 1998-02-21 2002-09-25 Mitel Corp Low leakage electrostatic discharge protection system
JP3517154B2 (ja) * 1998-04-30 2004-04-05 株式会社東芝 誘電体分離集積回路
JP3560480B2 (ja) * 1998-10-05 2004-09-02 シャープ株式会社 スタティック・ランダム・アクセスメモリ
US6365934B1 (en) 1999-01-29 2002-04-02 International Business Machines Corporation Method and apparatus for elimination of parasitic bipolar action in complementary oxide semiconductor (CMOS) silicon on insulator (SOI) circuits
US6188247B1 (en) 1999-01-29 2001-02-13 International Business Machines Corporation Method and apparatus for elimination of parasitic bipolar action in logic circuits for history removal under stack contention including complementary oxide semiconductor (CMOS) silicon on insulator (SOI) elements
US6278157B1 (en) 1999-01-29 2001-08-21 International Business Machines Corporation Method and apparatus for elimination of parasitic bipolar action in logic circuits including complementary oxide semiconductor (CMOS) silicon on insulator (SOI) elements
US6816824B2 (en) * 1999-04-19 2004-11-09 International Business Machines Corporation Method for statically timing SOI devices and circuits
US6154091A (en) * 1999-06-02 2000-11-28 International Business Machines Corporation SOI sense amplifier with body contact structure
TW476993B (en) * 2000-01-19 2002-02-21 Advanced Micro Devices Inc Silicon on insulator circuit structure with buried semiconductor interconnect structure and method for forming same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6552396B1 (en) * 2000-03-14 2003-04-22 International Business Machines Corporation Matched transistors and methods for forming the same
AU2001257346A1 (en) * 2000-05-31 2001-12-11 Motorola, Inc. Semiconductor device and method for manufacturing the same
US6420767B1 (en) 2000-06-28 2002-07-16 Advanced Micro Devices, Inc. Capacitively coupled DTMOS on SOI
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6583459B1 (en) * 2000-06-30 2003-06-24 Stmicroelectronics, Inc. Random access memory cell and method for fabricating same
US6359298B1 (en) 2000-07-20 2002-03-19 Advanced Micro Devices, Inc. Capacitively coupled DTMOS on SOI for multiple devices
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
AU2001277001A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6632686B1 (en) 2000-09-29 2003-10-14 Intel Corporation Silicon on insulator device design having improved floating body effect
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6441435B1 (en) 2001-01-31 2002-08-27 Advanced Micro Devices, Inc. SOI device with wrap-around contact to underside of body, and method of making
US6589823B1 (en) 2001-02-22 2003-07-08 Advanced Micro Devices, Inc. Silicon-on-insulator (SOI)electrostatic discharge (ESD) protection device with backside contact plug
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6373121B1 (en) * 2001-03-23 2002-04-16 United Microelectronics Corp. Silicon chip built-in inductor structure
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
JP2003008028A (ja) * 2001-06-27 2003-01-10 Seiko Epson Corp 半導体装置
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
KR100422468B1 (ko) * 2001-07-31 2004-03-11 삼성전자주식회사 에스 오 아이 소자 및 그 제조방법
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030036217A1 (en) * 2001-08-16 2003-02-20 Motorola, Inc. Microcavity semiconductor laser coupled to a waveguide
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
US7173320B1 (en) * 2003-04-30 2007-02-06 Altera Corporation High performance lateral bipolar transistor
US7184298B2 (en) 2003-09-24 2007-02-27 Innovative Silicon S.A. Low power programming technique for a floating body memory transistor, memory cell, and memory array
KR100501706B1 (ko) * 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
US7045873B2 (en) * 2003-12-08 2006-05-16 International Business Machines Corporation Dynamic threshold voltage MOSFET on SOI
US9039724B2 (en) 2004-03-19 2015-05-26 Aga Medical Corporation Device for occluding vascular defects
US8398670B2 (en) 2004-03-19 2013-03-19 Aga Medical Corporation Multi-layer braided structures for occluding vascular defects and for occluding fluid flow through portions of the vasculature of the body
US8313505B2 (en) 2004-03-19 2012-11-20 Aga Medical Corporation Device for occluding vascular defects
US8777974B2 (en) 2004-03-19 2014-07-15 Aga Medical Corporation Multi-layer braided structures for occluding vascular defects
US20050228434A1 (en) * 2004-03-19 2005-10-13 Aga Medical Corporation Multi-layer braided structures for occluding vascular defects
US8747453B2 (en) 2008-02-18 2014-06-10 Aga Medical Corporation Stent/stent graft for reinforcement of vascular abnormalities and associated method
US7217978B2 (en) * 2005-01-19 2007-05-15 International Business Machines Corporation SRAM memories and microprocessors having logic portions implemented in high-performance silicon substrates and SRAM array portions having field effect transistors with linked bodies and method for making same
US7829394B2 (en) * 2005-05-26 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5100034B2 (ja) * 2005-05-26 2012-12-19 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7511345B2 (en) * 2005-06-21 2009-03-31 Sarnoff Corporation Bulk resistance control technique
US7285480B1 (en) * 2006-04-07 2007-10-23 International Business Machines Corporation Integrated circuit chip with FETs having mixed body thicknesses and method of manufacture thereof
JP5042518B2 (ja) * 2006-04-12 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置
US8034061B2 (en) 2007-07-12 2011-10-11 Aga Medical Corporation Percutaneous catheter directed intravascular occlusion devices
WO2010032386A1 (ja) * 2008-09-17 2010-03-25 シャープ株式会社 半導体装置
US8698245B2 (en) 2010-12-14 2014-04-15 International Business Machines Corporation Partially depleted (PD) semiconductor-on-insulator (SOI) field effect transistor (FET) structure with a gate-to-body tunnel current region for threshold voltage (VT) lowering and method of forming the structure
CN102214679B (zh) * 2011-05-26 2012-12-05 上海先进半导体制造股份有限公司 形成于绝缘体上硅中的自隔离式高压半桥结构
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
CN107256890A (zh) * 2017-06-19 2017-10-17 西安理工大学 一种逆导型绝缘栅双极型晶体管及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587545A (en) * 1978-12-20 1986-05-06 At&T Bell Laboratories High voltage dielectrically isolated remote gate solid-state switch
US4250409A (en) * 1979-12-28 1981-02-10 Bell Telephone Laboratories, Incorporated Control circuitry using a pull-down transistor for high voltage field terminated diode solid-state switches
US5459346A (en) * 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
US5266825A (en) * 1989-10-18 1993-11-30 Hitachi, Ltd. Thin-film device
EP0488801B1 (en) * 1990-11-30 1998-02-04 Sharp Kabushiki Kaisha Thin-film semiconductor device
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.
JP3179160B2 (ja) * 1991-12-19 2001-06-25 セイコーインスツルメンツ株式会社 半導体装置及びその製造方法
US5463238A (en) * 1992-02-25 1995-10-31 Seiko Instruments Inc. CMOS structure with parasitic channel prevention
JP3188779B2 (ja) * 1992-02-25 2001-07-16 セイコーインスツルメンツ株式会社 半導体装置
JP2903892B2 (ja) * 1992-09-07 1999-06-14 日本電気株式会社 電界効果トランジスタの製造方法
US5359219A (en) * 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping
JP3778581B2 (ja) * 1993-07-05 2006-05-24 三菱電機株式会社 半導体装置およびその製造方法
JP2773611B2 (ja) * 1993-11-17 1998-07-09 株式会社デンソー 絶縁物分離半導体装置
US5559368A (en) * 1994-08-30 1996-09-24 The Regents Of The University Of California Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation
JPH08139319A (ja) * 1994-11-11 1996-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3175521B2 (ja) * 1995-01-27 2001-06-11 日本電気株式会社 シリコン・オン・インシュレータ半導体装置及びバイアス電圧発生回路
JP3176253B2 (ja) * 1995-05-25 2001-06-11 シャープ株式会社 回路基板
US5674760A (en) * 1996-02-26 1997-10-07 United Microelectronics Corporation Method of forming isolation regions in a MOS transistor device
US5767549A (en) * 1996-07-03 1998-06-16 International Business Machines Corporation SOI CMOS structure

Also Published As

Publication number Publication date
DE69836981D1 (de) 2007-03-15
EP1040521A2 (en) 2000-10-04
WO1999031731A3 (en) 1999-09-16
JP2002509360A (ja) 2002-03-26
KR100562538B1 (ko) 2006-03-22
EP1040521B1 (en) 2007-01-24
DE69836981T2 (de) 2007-11-22
US6020222A (en) 2000-02-01
US5994738A (en) 1999-11-30
US6627952B1 (en) 2003-09-30
JP2008193101A (ja) 2008-08-21
WO1999031731A2 (en) 1999-06-24

Similar Documents

Publication Publication Date Title
KR100562538B1 (ko) 선택적으로 연결된 본체를 구비한 실리콘 산화물 절연체 반도체
US6707118B2 (en) Semiconductor-on-insulator resistor-capacitor circuit
US5753955A (en) MOS device having a gate to body connection with a body injection current limiting feature for use on silicon on insulator substrates
KR100288818B1 (ko) 반도체 집적회로
US5557231A (en) Semiconductor device with improved substrate bias voltage generating circuit
US7723803B2 (en) Bipolar device compatible with CMOS process technology
KR960012249B1 (ko) 래치업 방지회로를 가진 cmos 집적회로장치
KR19990066747A (ko) 반도체 장치
KR20010033347A (ko) 벌크 씨모스 구조와 양립 가능한 에스오아이 구조
JP2001352077A (ja) Ｓｏｉ電界効果トランジスタ
JP3325396B2 (ja) 半導体集積回路
US5045716A (en) Integrated circuit in complementary circuit technology comprising a substrate bias voltage generator
US5994177A (en) Dynamic threshold MOSFET using accumulated base BJT level shifter for low voltage sub-quarter micron transistor
US7816212B2 (en) Method of high voltage operation of a field effect transistor
KR100539243B1 (ko) 부분 에스오아이 기판에 구현된 에스램 소자
JP2002134752A (ja) 半導体装置
US6229405B1 (en) Low-voltage oscillation amplifying circuit
JP3131525B2 (ja) Ｍｏｓパワー・トランジスタ・デバイス
US6677802B2 (en) Method and apparatus for biasing body voltages
JPH0493076A (ja) 半導体集積回路装置
KR940009358B1 (ko) 반도체장치
JPS5990951A (ja) 集積半導体構体
JPH08102501A (ja) 半導体装置
JPS60123053A (ja) 半導体装置
KR20010017814A (ko) 소이 구조를 갖는 반도체 집적 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee