KR20000035680A - 도전 접착제, 실장 구조체, 액정 장치, 전자기기 및 실장구조체, 액정 장치, 전자기기의 제조 방법 - Google Patents

도전 접착제, 실장 구조체, 액정 장치, 전자기기 및 실장구조체, 액정 장치, 전자기기의 제조 방법 Download PDF

Info

Publication number
KR20000035680A
KR20000035680A KR1019990052627A KR19990052627A KR20000035680A KR 20000035680 A KR20000035680 A KR 20000035680A KR 1019990052627 A KR1019990052627 A KR 1019990052627A KR 19990052627 A KR19990052627 A KR 19990052627A KR 20000035680 A KR20000035680 A KR 20000035680A
Authority
KR
South Korea
Prior art keywords
mounting
liquid crystal
base substrate
conductive adhesive
mounting structure
Prior art date
Application number
KR1019990052627A
Other languages
English (en)
Other versions
KR100581243B1 (ko
Inventor
우치야마겐지
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20000035680A publication Critical patent/KR20000035680A/ko
Application granted granted Critical
Publication of KR100581243B1 publication Critical patent/KR100581243B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0221—Insulating particles having an electrically conductive coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0233—Deformable particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Liquid Crystal (AREA)
  • Die Bonding (AREA)

Abstract

솔더 리플로(solder reflow) 처리에 견딜 수 있는 도전 접착제를 제공한다.
상기 도전 접착제는 접착용 수지(14) 중에 복수의 도전 입자(16)를 혼합하여 이루어지는 도전 접착제(7)이다. 도전 입자(16)는 합성 수지에 의해 형성된 코어(17)와, 그 코어(17)를 피복하는 도전재(18)를 갖는다. 코어(17)는 열 변형 온도가 접착용 수지(14)의 열 변형 온도보다도 높다는 성질을 갖는 재료, 바람직하게는 ASTM 규격의 D648 규정에 의한 시험법을 따른 열 변형 온도(18.6kg/cm2)가 120℃ 이상인 재료, 보다 바람직하게는 폴리페닐렌 옥사이드, 폴리설폰, 폴리카보네이트, 폴리아세탈 또는 폴리에틸렌 테레프탈레이트 중 어느 한 재료에 의해 형성된다.

Description

도전 접착제, 실장 구조체, 액정 장치, 전자기기 및 실장 구조체, 액정 장치, 전자기기의 제조 방법{Conductive adhesive, mounting structure, liquid crystal device, electronic device, and a method of producing a mounting structure, liquid crystal device, and an electronic device}
본 발명은 전자 부품을 기판 등에 실장할 때에 사용하는 도전 접착제, 특히 접착용 수지 중에 복수의 도전 입자를 혼합하여 이루어지는 도전 접착제에 관한 것이다. 또, 본 발명은 상기 도전 접착제를 사용하여 구성되는 실장 구조체에 관한 것이다. 또, 본 발명은 상기 실장 구조체를 사용하여 구성되는 액정 장치에 관한 것이다. 또, 본 발명은 상기 액정 장치를 사용하여 구성되는 전자기기에 관한 것이다. 또 본 발명은 이들 실장 구조체, 액정 장치 및 전자기기의 제조 방법에 관한 것이다.
현재, 휴대 전화기, 휴대 전자 단말기 등과 같은 전자기기에 있어서 액정 장치가 널리 사용되고 있다. 많은 경우에 있어서, 문자, 숫자, 도안 등의 정보를 표시하기 위해 상기 액정 장치가 사용되고 있다.
이 액정 장치는 일반적으로, 내면에 전극이 형성된 한 쌍의 액정 기판 및 그들에 의해 끼워지는 액정을 가지며, 그 액정에 인가하는 전압을 제어함으로서 그 액정의 배향을 제어하고, 따라서 해당 액정에 입사하는 빛을 변조한다. 이 액정 장치에서는, 액정에 인가하는 전압을 제어하기 위해 액정 구동용 IC, 즉 반도체 칩을 사용할 필요가 있으며, 그 IC는 상기 액정 기판에 직접 또는 실장 구조체를 개재시켜 간접적으로 접속된다.
실장 구조체를 개재시켜 액정 구동용 IC를 간접적으로 액정 기판에 접속할 경우에는, 예를 들면, 배선 패턴 및 전극 단자를 구비한 베이스 기판 상에 액정 구동용 IC를 실장하여 실장 구조체를 형성하고, 그 실장 구조체를 액정 장치의 기판에 접속하는 방법이 채용된다. 이 경우, 액정 구동용 IC를 베이스 기판 상에 실장할 때에는, ACF(Anisotropic Conductive Film: 이방성 도전막) 등의 도전 접착제를 사용하여 액정 구동용 IC를 베이스 기판 상에 실장할 수 있다. 구체적으로는, ACF 중에 포함되는 접착용 수지에 의해 액정 구동용 IC와 베이스 기판을 고착하고, 또한, 액정 구동용 IC의 뱀프 즉 단자와 베이스 기판 상의 전극 단자를 ACF 중에 포함되는 도전 입자에 의해 도전 접속할 수 있다.
그런데, 액정 구동용 IC 등의 반도체 칩을 베이스 기판에 실장할 때에는, 콘덴서, 저항 등의 수동 부품이나 커넥터 등의 전자 부품이 액정 구동용 IC와는 별도로 베이스 기판 상에 솔더 등에 의해 실장되는 경우가 있다. 이 종류의 솔더 처리는 일반적으로, 솔더 리플로(solder reflow) 기술을 사용하여 행해진다.
이 솔더 리플로 처리에 있어서는, 베이스 기판 상의 소정 위치에 인쇄, 디스펜스 등에 의해 솔더를 패터닝해 두고, 그 솔더 패턴 상에 수동 부품 등의 칩 부품을 실어, 그 상태의 베이스 기판을 고온 화로 속에 통과시켜 솔더를 녹임으로서 칩 부품을 베이스 기판에 솔더링한다. 이 경우의 가열로는 예를 들면, 200℃ 내지 250℃ 정도의 온도에 있으며, 베이스 기판은 이 고온 화로 내의 고온 영역에 단시간 바래지고, 그 후에 냉각된다.
반도체 칩의 실장시에 사용되는 ACF 등의 도전 접착제에 관해서, 종래에는, 그 속에 포함되는 도전 입자가 폴리에스텔 등의 열에 약한 합성 수지를 사용하여 형성되어 있었다. 따라서, 이 도전 접착제를 사용하여 반도체 칩을 베이스 기판 상에 실장한 후에는 솔더 리플로 처리를 행하지 못하며, 따라서 종래에는 칩 부품에 관한 솔더 처리를 우선 처음에 행하고, 그 후에 ACF 등을 사용한 반도체 칩의 실장 처리를 행하고 있었다.
본 발명은 상기의 문제점에 비추어져 이루어진 것으로, 솔더 리플로 처리에 견딜 수 있는 도전 접착제를 제공하는 것을 목적으로 한다. 또, 그러한 도전 접착제를 사용함으로서, 실장 구조체, 액정 장치 및 전자기기 등의 제조 공정을 간략화하여 비용 저감을 달성하는 것을 목적으로 한다.
도 1은 본 발명에 관련되는 도전 접착제를 사용한 실장 구조체의 한 실시형태를 도시하는 단면도.
도 2는 본 발명에 관련되는 접착용 수지로서 에폭시계 수지를 사용한 경우의 구체예를 도시하는 도면.
도 3은 본 발명에 관련되는 접착용 수지의 에폭시 수지로서 사용되는 비스페놀A 노볼락형 수지의 화학 구조를 도시하는 도면.
도 4는 본 발명에 관련되는 접착용 수지 경화제의 화학 구조를 도시하는 도면.
도 5는 본 발명에 관련되는 접착용 수지의 에폭시 수지로서 사용되는 나프탈렌형 수지의 화학 구조를 도시하는 도면.
도 6은 본 발명에 관련되는 접착용 수지의 에폭시 수지로서 사용되는 비스페놀A 노볼락형 수지의 반응예를 도시하는 도면.
도 7은 본 발명에 관련되는 액정 장치의 한 실시형태를 분해하여 도시하는 사시도.
도 8은 도 7의 요부를 확대하여 도시하는 단면도.
도 9는 본 발명에 관련되는 전자기기의 한 실시형태를 도시하는 사시도.
* 도면의 주요 부분에 대한 부호의 설명 *
1, 23: 실장 구조체 2, 36: 배선 패턴
3, 35: 베이스 기판 4: 반도체 칩
6, 38: 칩 부품 7, 32: 도전 접착제
8, 34: 뱀프 9, 37: 전극 단자
11, 12: 전극 단자 13: 솔더(solder)
14: 접착용 수지 16: 도전 입자
17: 코어 18: 도전재
21: 액정 장치
(1) 상기 목적을 달성하기 위해, 본 발명에 관련되는 도전 접착제는 접착용 수지 중에 복수의 도전 입자를 혼합하여 이루어지는 도전 접착제에 있어서, ① 상기 도전 입자는 합성 수지에 의해 형성되는 코어와, 그 코어를 피복하는 도전재를 가지며, ② 상기 코어를 형성하는 합성 수지의 열 변형 온도는 상기 접착용 수지의 열 변형 온도보다도 높은 것을 특징으로 한다.
상기 구성과 같이, 도전 접착제 중에 포함되는 도전 입자의 코어를 합성 수지에 의해 형성하면, 한 쌍의 접착 대상물에 의해 그 도전 입자를 끼웠을 때, 그 도전 입자에 적당한 탄성 변형이 생겨 안정된 접촉 상태가 얻어지며, 그 때문에, 그들 접착 대상물 사이에 안정된 도전 접착 상태를 형성할 수 있다.
또, 도전 접착제 속에 포함되는 도전 입자의 코어를 열 변형 온도가 높은 특성의 합성 수지에 의해 형성하면, 열에 대해 녹기 힘든 성질을 도전 접착제에 갖게 할 수 있다. 따라서, 솔더 대상물 전체를 고온 화로 속에 넣어 솔더를 행하는 솔더 리플로 처리에 견딜 수 있는 성질을 도전 접착제에 갖게 할 수 있다. 그 결과, 도전 접착제를 사용하여 반도체 칩을 베이스 기판 상에 실장한 후에, 그 베이스 기판에 대해 솔더 리플로 처리를 실행하여 콘덴서 등의 칩 부품을 솔더할 수 있다.
상기 구성에 있어서, 도전 접착제를 구성하는 접착용 수지로서는 예를 들면, 에폭시계 수지, 우레탄계 수지, 아크릴계 수지 등과 같은 열 경화성 수지를 사용할 수 있다. 이들 수지의 열 변형 온도, 즉 변형에 견딜 수 있는 온도는 100℃ 정도이다. 또, 도전 접착제에 있어서 코어를 피복하는 도전재로서는 예를 들면 Ni(니켈), 카본 등을 사용할 수 있다.
(2) 상기 구성의 도전 접착제에 있어서, 상기 도전 입자의 코어를 형성하는 합성 수지는 ASTM(American Society of Testing Materials) 규격의 D648 규정에 의한 시험법에 따른 열 변형 온도(18.6kg/cm2)가 120℃ 이상인 것을 사용하는 것이 바람직하다. 이렇게 하면, 보다 한층 더 확실하게 솔더 리플로 처리에 견딜 수 있는 성질을 도전 접착제에 갖게 할 수 있다.
(3) ASTM-D648의 시험법에 따른 열 변형 온도가 120℃ 이상이 되는 합성 수지로서는, 폴리페닐렌 옥사이드, 폴리설폰, 폴리카보네이트, 폴리아세텔 또는 폴리에텔렌 테레프탈레이트 등을 생각할 수 있다. 따라서, 이들 합성 수지를 사용하여 도전 접착제의 코어를 형성하면, 솔더 리플로 처리에 견딜 수 있는 성질의 도전 접착제를 형성할 수 있다. 또한, 상기 각 합성 수지의 특성은 표 1과 같다.
열 변형 온도(℃) 선 팽창 계수 비중 인장강도(kg/cm2)
폴리페놀옥사이드 193 4.9~5.6 1.06 700~770
폴리설폰 174 7.9 1.24 710
폴리카보네이트 132 7 1.20 560~670
폴리아세탈 124 8.1 1.42 700
폴리에틸렌테레프탈레이트 133~142 7.0 1.40 730
단, 각 특성 항목의 시험법은 다음과 같다.
열 변형 온도: ASTM D648
선 팽창 계수: ASTM D696
비중 : ASTM D792
인장 강도 : ASTM D638
(4) 다음으로, 본 발명에 관련되는 실장 구조체는 베이스 기판과, 그 베이스 기판 상에 도전 접착제를 사용하여 접착된 실장 부품을 갖는 실장 구조체에 있어서, ① 상기 도전 접착제는 접착용 수지 중에 복수의 도전 입자를 혼합하여 형성되고, ② 상기 도전 입자는 합성 수지에 의해 형성된 코어와, 그 코어를 피복하는 도전재를 가지며, ③ 상기 코어를 형성하는 합성 수지의 열 변형 온도는 상기 접착용 수지의 열 변형 온도보다도 높은 것을 특징으로 한다.
이 실장 구조체를 사용할 경우에는, 처음에 도전 접착제를 사용하여 반도체 칩을 베이스 기판 상에 장착하고, 그 후에 솔더 리플로 처리에 의해 칩 부품을 베이스 기판 상에 장착한다는 공정을 실행할 수 있다. 그 결과, 안정된 특성의 실장 구조체를 제작할 수 있다.
이 실장 구조체로서는, COB(Chip On Board) 방식의 실장 구조체나, COF(Chip 0n FPC) 방식의 실장 구조체 등을 생각할 수 있다. COB 방식의 실장 구조체는 에폭시 기판 등의 비교적 경질로 두꺼운 기판 상에 반도체 칩 등을 실장한 구조를 갖는다. 또, COF 방식의 실장 구조체는 가요성을 구비하고 있어 비교적 얇은 기판, 즉 가요성 프린트 기판(FPC: Flexible Printed Circuit) 상에 반도체 칩 등을 실장한 구조를 갖는다.
가요성 프린트 기판은 예를 들면, 폴리이미드 등에 의해 형성된 베이스층 상에 Cu(동)에 의해 배선 패턴을 형성함으로서 형성된다. 포토리소법 등을 사용하여 배선 패턴을 베이스층 상에 직접 형성하면, 소위 2층 구조의 FPC가 형성된다. 또, 접착제층을 개재시켜 배선 패턴을 베이스층 상에 접착하면, 접착제층도 포함하여, 소위 3층 구조의 FPC가 형성된다.
(5) 다음으로, 본 발명에 관련되는 액정 장치는 ① 한 쌍의 기판 사이에 액정을 봉입하여 이루어지는 액정 패널과, 그 액정 패널에 접속되는 실장 구조체를 갖는 액정 장치에 있어서, ② 상기 실장 구조체는 베이스 기판과, 그 베이스 기판 상에 도전 접착제를 사용하여 접착된 실장 부품을 가지고, ③ 상기 도전 접착제는 접착용 수지 중에 복수의 도전 입자를 혼합하여 형성되며, ④ 상기 도전 입자는 합성 수지에 의해 형성된 코어와, 그 코어를 피복하는 도전재를 가지며, ⑤ 상기 코어를 형성하는 합성 수지의 열 변형 온도는 상기 접착용 수지의 열 변형 온도보다도 높은 것을 특징으로 한다.
(6) 다음으로, 본 발명에 관련되는 전자기기는 실장 구조체를 가지고, ② 상기 실장 구조체는 베이스 기판과, 그 베이스 기판 상에 도전 접착제를 사용하여 접착된 실장 부품을 가지며, ③ 상기 도전 접착제는 접착용 수지 중에 복수의 도전 입자를 혼합하여 형성되며, ④ 상기 도전 입자는 합성 수지에 의해 형성된 코어와 그 코어를 피복하는 도전재를 가지며, ⑤ 상기 코어를 형성하는 합성 수지의 열 변형 온도는 상기 접착용 수지의 열 변형 온도보다도 높은 것을 특징으로 한다.
이 전자기기는 더욱 액정 장치와 액정 장치를 수용하는 본체를 구비해도 된다. 액정 장치는 한 쌍의 기판 사이에 액정을 봉입하여 이루어지는 액정 패널을 가지며, 액정 패널은 상기 실장 구조체에 접속된다.
(7) 다음으로, 본 발명에 관련되는 실장 구조체의 제조 방법은 ① 베이스 기판과, 그 베이스 기판 상에 도전 접착제를 사용하여 접착된 제 1 실장 부품과, 상기 베이스 기판 상에 솔더를 사용하여 실장된 제 2 실장 부품을 갖는 실장 구조체의 제조 방법에 있어서, ② 상기 베이스 기판 상에 도전 접착제를 개재시켜 상기 제 1 실장 부품을 실장하는 공정과, 상기 제 1 실장 부품을 실장 후, 상기 베이스 기판 상에 솔더 리플로법을 사용하여 상기 제 2 실장부를 실장하는 공정을 구비하며, ③ 상기 도전 접착제는 접착용 수지 중에 복수의 도전 입자를 혼합하여 형성되며, ④ 상기 도전 입자는 합성 수지에 의해 형성된 코어와, 그 코어를 피복하는 도전재를 가지며, ⑥ 상기 코어를 형성하는 합성 수지의 열 변형 온도는 상기 접착용 수지의 열 변형 온도보다도 높은 것을 특징으로 한다.
이렇게, 도전 접착제 중에 포함되는 도전 입자의 코어를 열 변형 온도가 높은 특성의 합성 수지에 의해 형성하면, 열에 대해 녹기 힘든 성질을 도전 접착제에 갖게 할 수 있다. 따라서, 도전 접착제를 사용하여 반도체 칩을 베이스 기판 상에 실장한 후에 있어서, 그 베이스 기판에 대해 솔더 리플로 처리를 실행하여 콘덴서 등의 칩 부품을 솔더링했을 때에, 도전 접착제가 솔더의 고온에 견딜 수 있다.
또, 솔더 리플로법을 사용하여 부품을 실장할 경우에는, 이방성 도전막 등의 도전 접착제를 사용하여 부품을 실장할 경우와 비교하여, 이물의 부착에 대한 영향이 작고, 그만큼 높은 클린도가 요구되지 않는다. 이 때문에, 이전 공정에서의 이물 부착 등이 있어도, 솔더 리플로에 의한 실장 공정에 있어서 문제가 생기기 힘들다. 따라서, 솔더 리플로법에 의한 실장 공정 후에 도전 접착제를 사용한 실장 공정을 배치할 경우와 비교하여, 불량 발생을 억제할 수 있다.
(8) 다음으로, 본 발명에 관련되는 액정 장치의 제조 방법은 ① 한 쌍의 기판 사이에 액정을 봉입하여 이루어지는 액정 패널과, 그 액정 패널에 접속되는 실장 구조체를 갖는 액정 장치의 제조 방법에 있어서, ② 상기 실장 구조체는 베이스 기판과, 그 베이스 기판 상에 도전 접착제를 사용하여 접착된 제 1 실장 부품과, 상기 베이스 기판 상에 솔더를 사용하여 실장된 제 2 실장 부품을 가지고, ③ 상기 베이스 기판 상에 도전 접착제를 개재시켜 상기 제 1 실장 부품을 실장하는 공정과, 상기 제 1 실장 부품을 실장 후, 상기 베이스 기판 상에 솔더 리플로법을 사용하여 상기 제 2 실장 부품을 실장하는 공정을 구비하며, ④ 상기 도전 접착제는 접착용 수지 중에 복수의 도전 입자를 혼합하여 형성되며, ⑤ 상기 도전 입자는 합성 수지에 의해 형성된 코어와, 그 코어를 피복하는 도전재를 가지며 ⑥ 상기 코어를 형성하는 합성 수지의 열 변형 온도는 상기 접착용 수지의 열 변형 온도보다도 높은 것을 특징으로 한다.
(9) 다음으로, 본 발명에 관련되는 전자기기의 제조 방법은 실장 구조체를 갖는 전자기기의 제조 방법에 있어서, ① 상기 실장 구조체는 베이스 기판과, 그 베이스 기판 상에 도전 접착제를 사용하여 접착된 제 1 실장 부품과, 상기 베이스 기판 상에 솔더를 사용하여 실장된 제 2 실장 부품을 가지며, ② 상기 베이스 기판 상에 도전 접착제를 개재시켜 상기 제 1 실장 부품을 실장하는 공정과, 상기 제 1 실장 부품을 실장 후, 상기 베이스 기판 상에 솔더 리플로법을 사용하여 상기 제 2 실장 부품을 실장하는 공정을 갖는 것을 특징으로 한다.
(발명의 실시형태)
(제 1 실시형태)
도 1은 본 발명에 관련되는 도전 접착제의 한 실시형태를 사용하여 형성되는 실장 구조체의 요부를 도시하고 있다. 여기에 도시하는 실장 구조체(1)는 배선 패턴(2)을 구비한 베이스 기판(3)과, 그 베이스 기판(3) 상에 실장되는 실장 부품으로서의 반도체 칩(4) 및 칩 부품(6)을 포함하여 구성된다. 칩 부품(6)으로서는 콘덴서, 저항 등의 수동 부품이나, 커넥터 등의 배선 요소 등을 생각할 수 있다. 또한, 도 1에서는 각 요소를 모식적으로 도시하고 있으며, 도면 중에 있어서의 그들 요소의 치수 비율은 실제의 것과는 다르다.
베이스 기판(3)은 에폭시 수지 등의 비교적 경질로 두께가 두꺼운 재료에 의해 형성되거나, 폴리이미드 등의 가요성을 갖고 또한 두께가 얇은 재료에 의해 형성되거나 한다. 배선 패턴(2)은 예를 들면 포토리소그래피법 등과 같은 주지의 성막법을 사용하여 베이스 기판(3) 상에 직접 형성하거나, 혹은, 접착제를 사용하여 베이스 기판(3) 상에 형성할 수 있다. 이 배선 패턴(2)의 재질로서는, 예를 들면, Cu 등을 사용할 수 있다.
반도체 칩(4)은 복수의 뱀프(8), 즉 전극 단자를 갖는다. 또, 반도체 칩(4)이 실장되는 영역의 배선 패턴(2)은 전극 단자(9)를 구성한다. 반도체 칩(4)은 도전 접착제(7)에 의해 베이스 기판(3) 상에 실장된다. 여기서 말하는 실장이란, 반도체 칩(4)과 베이스 기판(3)을 기계적으로 고착하는 것 및 반도체 칩(4)의 뱀프(8)와 베이스 기판(3) 상의 전극 단자(9)를 각 전극마다 도전 접속하는 것의 두가지 작용을 동시에 달성하는 접착 상태의 것이다.
도전 접착제(7)를 사용한 반도에 칩(4)의 실장 처리는 다음과 같이 시행된다. 즉, 도전 접착제(7)를 사이에 끼운 상태에서, 반도체 칩(4)을 소정 온도로 가열하면서, 더욱 그것을 소정 압력으로 베이스 기판(3)으로 가압하는 것, 소위 가열 압착 처리를 행함으로서 반도체 칩이 실장된다.
도전 접착제(7)는 일반적으로는, ACF(Anisotropic Conductive Film: 이방성 도전막)라 불리는 접착제이다. 도전 접착제(7)는 예를 들면, 접착용 수지(14) 중에 복수의 도전 입자(16)를 혼합함으로서 제작된다. 여기서, 접착용 수지(14)는 반도체 칩(4)과 베이스 기판(3) 사이의 기계적인 접착을 달성한다. 한편, 도전 입자(16)는 반도체 칩(4) 측의 뱀프(8)와 베이스 기판(3) 측의 전극 단자(9)와의 사이의 도전 접속을 달성한다. 도 1에서는, 도전 입자(16)가 모식적으로 확대되어 도시되고 있지만, 반도체 칩(4)의 치수에 비교하면, 도전 입자(16)는 실제로는 보다 미소한 입자이다.
칩 부품(6)은 양단에 전극 단자(11)를 갖는다. 또, 칩 부품(6)이 실장되는 영역의 배선 패턴(2)은 전극 단자(12)를 구성한다. 칩 부품(6)은 솔더(13)에 의해 베이스 기판(3) 상의 소정 위치에 전기적 및 기계적으로 접속, 즉 실장된다.
본 실시형태에서는 도전 접착제(7)를 사용하여 반도체 칩(4)을 실장한 후, 칩 부품(6)이 실장된다.
칩 부품(6)에 대한 실장 처리는 소위 솔더 리플로의 기술을 이용하여 행해진다. 구체적으로는, 베이스 기판(3) 상의 소정 위치에 있어서, 인쇄, 내뿜기, 도색 등에 의해 솔더를 소정 패턴으로 형성한다. 다음으로, 그 위에 칩 부품(6)을 싣고, 그리고 베이스 기판(3)을 고온 화로, 예를 들면 200℃ 내지 250℃ 정도의 고온 화로 내에 단시간 삽입한다. 베이스 기판(3)이 고온 화로 내의 고온에 바랠 때, 솔더(18)가 녹아 솔더가 행해진다.
본 실시형태에서는, 도전 접착제(7)의 접착용 수지(14)로서, 열 경화성 수지, 예를 들면 에폭시계 수지, 우레탄계 수지, 아크릴계 수지 등을 사용한다. 이들 수지의 열 변형 온도, 즉 변형에 견딜 수 있는 온도는 100℃ 정도이다. 이 중, 에폭시계 수지를 사용할 경우에는, 에폭시 수지 골격, 에폭시 수지 골격의 관능기당의 분자량, 경화제의 골격, 경화제의 관능기당의 분자량, 가교 정도(반응율) 등에 의해, 그 열 변형 온도 내지 내열성을 조정할 수 있다.
도 2는 접착용 수지(14)로서 에폭시계 수지를 사용한 경우의 구체예를 도시하고 있다. 구체예(1)에서는, 에폭시 수지로서, 도 3에 도시하는 화학 구조의 비스페놀A 노볼락형 수지를, 경화제로서 도 4에 도시하는 이미다졸을 각각 중량비 100:5로 사용하고 있다. 또, 실리카 미분말을 10 중량% 첨가하고 있다. 경화 조건은 210℃, 15초, 반응율은 84%, 열 변형 온도는 90 내지 100℃이다. 도 6은 구체예 1에 있어서, n=1인 경우에 있어서의 반응예를 도시하고 있다.
구체예(2)에서는, 에폭시 수지로서, 도 5에 도시하는 화학 구조의 나프탈렌형 수지를, 경화제로서 도 4에 도시하는 이미다졸을 각각 중량비 100:5로 사용하고 있다. 또, 실리카 미분말을 10 중량% 첨가하고 있다. 경화 조건은 210℃, 15초, 반응율은 84%, 열 변형 온도는 100 내지 110℃이다.
구체예(3)에서는, 에폭시 수지로서, 도 5에 도시하는 화학 구조의 나프탈렌형 수지를, 경화제로서 도 4에 도시하는 이미다졸을 각각 중량비 100:5로 사용하고 있다. 또, 실리카 미분말을 10 중량% 첨가하고 있다. 경화 조건은 220℃, 20초, 반응율은 90%, 열 변형 온도는 110 내지 120℃이다.
구체예 1 내지 3에 도시하는 바와 같이 조성을 바꿈으로서 접착용 수지(14)의 열 변형 온도를 조정할 수 있다. 또, 구체예(2) 및 구체예(3)에 도시하는 바와 같이, 조성이 동일해도 경화 조건을 바꿈으로서 접착용 수지(14)의 열 변형 온도를 조정할 수 있다.
한편, 도전 입자(16)는 코어(17) 전체를 도전재(18)로 피복함으로서 형성된다.
그리고, 코어(17)는 열 변형 온도가 접착용 수지(14)의 열 변형 온도보다도 높다는 성질을 가지는 재료, 바람직하게는 ASTM 규격의 D648 규정에 의한 시험법에 따른 열 변형 온도(18.6kg/cm2)가 120℃ 이상인 재료, 보다 바람직하게는 폴리페닐렌 옥사이드, 폴리설폰, 폴리카보네이트, 폴리아세탈 또는 폴리에틸렌 테레프탈레트 중 어느 한 재료에 의해 형성한다.
이들 코어를 구성하는 수지도, 접착용 수지와 마찬가지로 수지의 관능기당의 분자량, 경화제의 골격, 경화제의 관능기당의 분자량, 교량 정도(반응율) 등에 의해, 그 열 변형 온도 내지 내열성을 조정하는 것이 가능하다.
종래의 도전 접착제에서는 그 코어가 폴레에스테르 등과 같이 그 열 변형 온도가 에폭시계 수지 등의 열 변형 온도보다도 낮은 재료에 의해 형성되어 있었다. 따라서, 도전 접착제를 고온에 바래는 것, 예를 들면 솔더 리플로 처리에 바래는 것이 불가능했다. 그 때문에, 종래의 실장 구조체를 사용한 경우에는, 도전 접착제를 사용하여 반도체 칩을 베이스 기판 상에 실장한 후에, 솔더 리플로 처리를 행하지 못하고, 칩 부품에 관한 솔더 리플로 처리는 반도체 칩을 실장하기 전에 행했었다.
이에 대해, 본 실시형태에서는, 열 변형 온도가 접착용 수지(14)의 열 변형 온도보다도 높다는 성질을 갖는 재료에 의해 코어(17)를 형성했기 때문에, 도전 접착제(7)에 솔더 리플로 처리에 견딜 수 있는 성질을 갖게 할 수 있게 되었다. 그리고 그 결과, 도전 접착제(7)를 사용하여 반도체 칩(4)을 베이스 기판(3) 상에 실장한 후에, 솔더 리플로 처리에 의해 칩 부품(6)을 베이스 기판(3) 상에 실장하는 경우라도, 도전 접착제(7) 중의 도전 입자(16)가 솔더 리플로 처리 시의 고온 환경에 의해 파손하는 것을 방지할 수 있게 되었다.
이상의 설명에서는, 도전 접착제(7)에 의해 접착하는 대상물로서, 반도체 칩(4) 및 베이스 기판(3)을 생각했다. 그렇지만, 접착 대상물은 그들에 한정되는 것이 아니라, 기타 각종 대상물끼리를 접착할 때에 본 발명에 관련되는 도전 접착제를 사용할 수 있다.
(제 2 실시형태)
도 7은 본 발명에 관련되는 액정 장치의 한 실시형태를 도시하고 있다. 여기에 도시하는 액정 장치(21)는 액정 패널(22)에 실장 구조체(23)를 접속함으로서 형성된다. 또, 필요에 따라서, 백 라이트 등의 조명 장치, 그 밖의 부대 기기가 액정 패널(22)에 부설된다.
액정 패널(22)은 실재(24)에 의해 접착된 한 쌍의 기판(26a) 및 (26b)를 가지고, 그들 기판 사이에 형성되는 간격, 소위 셀 겝에 액정이 봉입된다. 기판(26a) 및 (26b)는 일반적으로는 투광성 재료, 예를 들면 유리, 합성 수지 등에 의해 형성된다. 기판(26a) 및 (26b)의 바깥 측 표면에는 편광판(28)이 점착된다.
한쪽 기판(26a)의 안쪽 표면에는 전극(27a)이 형성되고, 다른쪽 기판(26b)의 안쪽 표면에는 전극(27b)이 이루어진다. 이들 전극은 스트라이프 형상 또는 문자, 숫자, 그 밖의 적당한 패턴 형상으로 형성된다. 또, 이들 전극(27a) 및 (27b)은 예를 들면, ITO(Indium Tin 0xide: 인듐 주석 산화물) 등과 같은 투광성 재료에 의해 형성된다.
한쪽 기판(26a)은 다른쪽 기판(26b)으로부터 튀어나오는 게시부를 가지며, 그 게시부에 복수의 단자(29)가 형성된다. 이들 단자(29)는 기판(26a) 상에 전극(27a)을 형성할 때에 동시에 형성되어, 따라서, 예를 들면 ITO에 의해 형성된다. 이들 단자(29)에는, 전극(27a)으로부터 일체 연장되는 것 및 도통재(도시하지 않는다)를 개재시켜 전극(27b)에 접속되는 것이 포함된다.
또한, 전극(27a), (27b) 및 단자(29)는 실제로는 극히 좁은 간격으로 여러 개가 기판(26a) 상 및 기판(26b) 상에 형성되지만, 도 7에서는, 구조를 이해하기 쉽게 도시하기 위해 그들 간격을 확대하여 모식적으로 도시하며, 더욱이 그들 중 여러 개를 도시함으로서 다른 부분을 생략하고 있다. 또, 단자(29)와 전극(27a)과의 연결 상태 및 단자(29)와 전극(27b)과의 연결 상태의 도시도 도 7에서는 생략하고 있다.
실장 구조체(23)는 배선 기판(33) 상의 소정 위치에 반도체 칩으로서의 액정구동용 IC(3l)를 실장하고, 더욱이 배선 기판(33) 상의 다른 소정 위치에 칩 부품(38)을 실장함으로서 형성된다.
배선 기판(33)은 폴리이미드 등의 가요성 베이스 기판(35) 상에 Cu 등에 의해 배선 패턴(36)을 형성함으로서 제작된다. 이 배선 패턴(36)은 접착제층에 의해 베이스 기판(35) 상에 고착하여 형성해도 되고, 스패터링법, 도금법 등과 같은 성막법을 사용하여 베이스 기판(35) 상에 직접 고착하여 형성해도 된다. 또한, 배선기판(33)은 유리 에폭시 기판과 같이 비교적 경질로 두께가 두꺼운 기판 상에 Cu 등에 의해 배선 패턴(36)을 형성함으로서도 제작할 수 있다.
배선 기판(33)으로서 가요성 기판을 사용하여 그 위에 실장 부품을 접착하면 COF(Chip 0n FPC) 방식의 실장 구조체가 구성되며, 한편, 배선 기판(33)으로서 경질의 기판을 사용하여 그 위에 실장 부품을 접착하면 COB(Chip On Board) 방식의 실장 구조체가 구성된다.
도 7에 있어서, 배선 패터닝(36)에는 실장 구조체(23)의 한 측변부에 형성되는 출력용 단자(36a) 및 그에 대향하는 측변부에 형성되는 입력용 단자(36b)가 포함된다. 또, 배선 패턴(36) 중 액정 구동용 IC(31)를 장착하기 위한 영역에 임하는 부분은 기판측 단자(37)를 구성한다.
액정 구동용 IC(31)는 그 접합면 즉 능동면에 반도체 측 단자로서의 복수의 뱀프(34)를 갖는다. 이 액정 구동용 IC(31)는 도전 접착제로서의 ACF(32)에 의해베이스 기판(35) 상의 소정 위치에 실장된다. 그리고, 칩 부품(38)은 솔더에 의해 베이스 기판(35) 상의 다른 소정 위치에 실장된다. 여기서, 칩 부품(38)으로서는 콘덴서, 저항 등과 같은 수동 부품이나, 커넥터 등과 같은 전자 요소를 생각할 수 있다.
ACF(32)는 도 1에 부호(7)로 도시한 도전 접착제와 마찬가지로, 접착용 수지(14) 속에 복수의 도전 입자(16)를 혼합함으로서 형성된다. 또, 각 도전 입자(16)는 코어(17) 전체를 도전재(18)로 피복함으로서 형성된다. 코어(17), 도전재(18) 및 접착용 수지(14)를 형성하는 재료는 도 1에 관련하여 이미 설명한 것과 같은 것이 사용된다.
도 7 및 도 8에 도시하는 바와 같이, 액정 구동용 IC(31)는 ACF(32) 내의 접착용 수지(14)에 의해 베이스 기판(35)에 고착되고, 또, 액정 구동용 IC(31)의 뱀프(34)가 ACF(32) 내의 도전 입자(16)에 의해 배선 패턴(36)의 기판측 단자(37)에 도전 접속된다.
도 7에 도시하는 실장 구조체(23)를 제작할 때에는, 우선, 베이스 기판(35)상에 소정 패턴의 배선 패턴(36)을 형성하여 배선 기판(33)을 제작하고, 다음으로 ACF(32)를 사이에 끼워 액정 구동용 IC(31)를 배선 기판(33)의 소정 위치에 실은 상태로 그 액정 구동용 IC(31)에 가열 압착 처리를 가하며, 이로써, 액정 구동용 IC(31)를 배선 기판(33) 상에 실장한다.
그 후, 배선 기판(33) 상에 있어서 칩 부품(38)을 실장하는 위치에, 인쇄, 디스펜스 등에 의해 솔더를 패터닝하고, 더욱이 그 솔더 패턴 상에 칩 부품(38)을 싣는다. 그리고 그 상태의 배선 기판(33)을 200℃ 내지 250℃로 가열한 고온 화로의 화로 내로 단시간 삽입하여 가열하고, 더욱이 그 화로로부터 꺼내어 냉각한다.
이 때의 삽입 시간은 솔더를 용융시키는 데 충분한, 가능한 한 짧은 시간이다. 솔더에 관한 이상의 일련의 처리, 소위 솔더 리플로 처리가 종료하면, 이미 액정 구동용 IC(31)가 실장되어 있는 배선 기판(33) 상의 소정 위치에 칩 부품(38)이 솔더에 의해 실장된다.
이상과 같이 하여 구성된 실장 구조체(23)는 도 7에 있어서, ACF(39)에 의해 액정 패널(22)의 기판(26a) 게시부에 접속된다. ACF(39)는 ACF(32)와 마찬가지로 접착용 수지 및 거기에 혼입된 도전 입자에 의해 형성되어 있다. 도 8에 도시하는 바와 같이, 그 접착용 수지에 의해 실장 구조체(23)와 기판(26a)이 고착되고, 그리고, 도전 입자에 의해 실장 구조체 측의 출력용 단자(36a)와 기판 측의 단자(29)가 도전 접속된다.
또한, 액정 구동용 IC(31)의 실장을 위해 사용되는 ACF(32)에 관해서는, 도 1에 도시하는 바와 같이, 도전 입자(16)를 코어(17) 및 그것을 피복하는 도전재(18)에 의해 구성하고, 더욱이 그 코어(17)를 형성하는 재료로서, 열 변형 온도가 접착용 수지(14)의 열 변형 온도보다도 높다는 성질을 가지는 재료, 바람직하게는 ASTM 규격의 D648 규정에 의한 시험법에 따른 열 변형 온도(18.6kg/cm2)가 120℃ 이상인 재료, 보다 바람직하게는 폴리페닐렌 옥사이드, 폴리설폰, 폴리카보네이트, 폴리아세탈 또는 폴레에틸렌 테레프탈레이트 중 어느 한 재료 등을 사용한다.
이에 대해, 실장 구조체(21)를 액정 패널(22)의 기판(26a)에 접속하기 위해 사용하는 ACF(39)는 반드시 상기와 같은 특정 재료에 의해 형성되는 코어(17)를 포함할 필요는 없으며, 종래부터 사용되고 있는 통상의 ACF를 사용할 수도 있다. 물론, 액정 구동용 IC(31)용의 ACF(32)와 같은 것을 사용할 수도 있다.
본 실시형태의 액정 장치(21)에 관해서는, 특히 실장 구조체(23) 중에서 액정 구동용 IC(31)의 실장을 위해 사용되는 ACF(32)에 있어서, 그 속에 포함되는 도전 입자(16)를 구성하는 코어(17)(도 1 참조)를, 열 변형 온도가 접착용 수지(14)의 열 변형 온도보다도 높다는 성질을 가지는 재료, 바람직하게는 ASTM 규격의 D648 규정에 의한 시험법에 따른 열 변형 온도(18.6kg/cm2)가 120℃ 이상인 재료, 보다 바람직하게는 폴리페닐렌 옥사이드, 폴리설폰, 폴리카보네이트, 폴리아세텔 또는 폴리에틸렌 테레프탈레이트 중 어느 한 재료 등을 사용하여 형성하고 있다.
그 결과, 도전 입자(16)에 솔더 리플로 처리에 견딜 수 있는 열 특성을 갖게 할 수 있게 된다. 따라서, 솔더 리플로 처리를 사용하여 칩 부품(38)을 배선 기판(33) 상에 실장한다는 작업을 이미 ACF(32)에 의해 액정 구동용 IC(31)가 실장되어 있는 배선 기판(33)에 대해 행할 수 있게 되었다.
(제 3 실시형태)
도 9는 본 발명에 관련되는 전자기기의 한 실시형태인 휴대 전화기를 도시하고 있다. 여기에 도시하는 휴대 전화기(40)는 안테나(41), 스피커(42), 액정 장치(21), 키 스위치(43), 마이크로폰(44) 등의 각종 구성 요소를 본체로서의 외장 케이스(46)에 격납함으로서 구성된다. 또, 외장 케이스(46) 내부에는 상기 각 구성 요소의 동작을 제어하기 위한 제어 회로를 탑재한 제어 회로 기판(47)이 실장된다. 액정 장치(21)는 도 7에 도시한 액정 장치(21)에 의해 구성된다.
이 휴대 전화기(40)에서는, 키 스위치(43) 및 마이크로폰(44)을 통해 입력되는 신호나, 안테나(41)에 의해 수신한 수신 데이터 등이 제어 회로 기판(47) 상의 제어 회로에 입력된다. 그리고 그 제어 회로는 입력한 각종 데이터에 근거하여 액정 장치(21)의 표시면 내에 숫자, 문자, 도안 등과 같은 상을 표시하고, 더욱이 안테나(41)로부터 송신 데이터를 송신한다.
(그 밖의 실시형태)
이상, 바람직한 실시형태를 들어 본 발명을 설명했지만, 본 발명은 그 실시형태에 한정되는 것이 아니라, 청구 범위에 기재한 발명의 범위 내에서 여러가지로 개변할 수 있다.
예를 들면, 도 1에서는, 본 발명에 관련되는 도전 접착제를 사용하여 반도체 칩을 기판(3) 상에 실장할 경우를 예로 들었지만, 본 발명의 도전 접착제는 본체끼리의 고착 및 전극 단자끼리의 도전 접속의 양면이 필요해지는 임의의 한 쌍의 대상물에 대해 적용할 수 있다.
또, 도 7에 도시한 액정 장치는 설명을 위한 단순한 일례로, 본 발명은 그 외 각종 구조의 액정 장치에 대해서도 적용할 수 있다. 예를 들면, 도 7에서는 액정 패널에 1개의 실장 구조체를 접속하는 구조의 액정 장치를 예시했지만, 액정 패널에 여러 개의 실장 구조체를 접속하는 구조의 액정 장치에 대해서도 본 발명을 적용할 수 있다.
또, 도 9에서는, 전자기기로서의 휴대 전화기에 본 발명을 적용할 경우를 예시했지만, 본 발명은 그 이외의 전자기기, 예를 들면, 휴대 전자 단말기, 전자 수첩, 비디오 카메라의 파인더 등에 대해서도 적용할 수 있다.
본 발명에 의하면, 도전 접착제 중에 포함되는 도전 입자의 코어를 합성 수지에 의해 형성했기 때문에, 한 쌍의 접착 대상물에 의해 그 도전 입자를 끼웠을 때, 그 도전 입자에 적당한 탄성 변형이 생겨 안정된 접촉 상태를 얻을 수 있으며, 그 때문에, 그들 접착 대상물 사이에 안정된 도전 접착 상태를 형성할 수 있다.
또, 도전 접착제 중에 포함되는 도전 입자의 코어를 열 변형 온도가 높은 특성의 합성 수지에 의해 형성했기 때문에 열에 대해 녹기 힘든 성질을 도전 접착제에 갖게 할 수 있고, 따라서, 솔더 대상물 전체를 고온 화로 속에 넣어 솔더를 행한다는 솔더 리플로 처리에 견딜 수 있는 성질을 도전 접착제에 갖게 할 수 있다. 그 결과, 도전 접착제를 사용하여 반도체 칩을 베이스 기판 상에 실장한 후에, 그 베이스 기판에 대해 솔더 리플로 처리를 실행하여 콘덴서 등의 칩 부품을 실장할 수 있다.

Claims (10)

  1. 접착용 수지 중에 복수의 도전 입자를 혼합하여 이루어지는 도전 접착제에 있어서,
    상기 도전 입자는 합성 수지에 의해 형성되는 코어와, 그 코어를 피복하는 도전재를 가지며,
    상기 코어를 형성하는 합성 수지의 열 변형 온도는 상기 접착용 수지의 열 변형 온도보다도 높은 것을 특징으로 하는 도전 접착제.
  2. 제 1 항에 있어서, 상기 코어를 형성하는 합성 수지는 ASTM(American Society of Testing Materials) 규격의 D648 규정에 의한 시험법에 따른 열 변형 온도(18.6kg/cm2)가 120℃ 이상인 것을 특징으로 하는 도전 접착제.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 합성 수지는 폴리페닐렌 옥사이드, 폴리설폰, 폴리카보네이트, 폴리아세탈 또는 폴리에틸렌 테레프탈레이트 중 어느 하나인 것을 특징으로 하는 도전 접착제.
  4. 베이스 기판과, 그 베이스 기판 상에 도전 접착제를 사용하여 접착된 실장 부품을 갖는 실장 구조체에 있어서,
    상기 도전 접착제는 접착용 수지 중에 복수의 도전 입자를 혼합하여 형성되고,
    상기 도전 입자는 합성 수지에 의해 형성된 코어와, 그 코어를 피복하는 도전재를 가지며,
    상기 코어를 형성하는 합성 수지의 열 변형 온도는 상기 접착용 수지의 열 변형 온도보다도 높은 것을 특징으로 하는 실장 구조체.
  5. 한 쌍의 기판 사이에 액정을 봉입하여 이루어지는 액정 패널과, 그 액정 패널에 접속되는 실장 구조체를 갖는 액정 장치에 있어서,
    상기 실장 구조체는 베이스 기판과, 그 베이스 기판 상에 도전 접착제를 사용하여 접착된 실장 부품을 가지고,
    상기 도전 접착제는 접착용 수지 중에 복수의 도전 입자를 혼합하여 형성되며,
    상기 도전 입자는 합성 수지에 의해 형성된 코어와, 그 코어를 피복하는 도전재를 가지며,
    상기 코어를 형성하는 합성 수지의 열 변형 온도는 상기 접착용 수지의 열 변형 온도보다도 높은 것을 특징으로 하는 액정 장치.
  6. 제 4 항에 기재된 실장 구조체를 구비한 것을 특징으로 하는 전자기기.
  7. 베이스 기판과, 그 베이스 기판 상에 도전 접착제를 사용하여 접착된 제 1 실장 부품과, 상기 베이스 기판 상에 솔더링(soldering)을 이용하여 실장된 제 2 실장 부품을 갖는 실장 구조체의 제조 방법에 있어서,
    상기 베이스 기판 상에 도전 접착제를 개재시켜 상기 제 1 실장 부품을 실장하는 공정과,
    상기 제 1 실장 부품을 실장한 후, 상기 베이스 기판 상에 솔더 리플로법을 이용하여 상기 제 2 실장 부품을 실장하는 공정을 갖는 것을 특징으로 하는 실장 구조체의 제조 방법.
  8. 한 쌍의 기판 사이에 액정을 봉입하여 이루어지는 액정 패널과, 그 액정 패널에 접속되는 실장 구조체를 갖는 액정 장치의 제조 방법에 있어서,
    상기 실장 구조체는 베이스 기판과, 그 베이스 기판 상에 도전 접착제를 사용하여 접착된 제 1 실장 부품과, 상기 베이스 기판 상에 솔더링을 이용하여 실장된 제 2 실장 부품을 가지며,
    상기 베이스 기판 상에 도전 접착제를 개재시켜 상기 제 1 실장 부품을 실장하는 공정과,
    상기 제 1 실장 부품을 실장 후, 상기 베이스 기판 상에 솔더 리플로법을 사용하여 상기 제 2 실장 부품을 실장하는 공정을 구비한 것을 특징으로 하는 액정 장치의 제조 방법.
  9. 실장 구조체를 갖는 전자기기의 제조 방법으로,
    상기 실장 구조체는 베이스 기판과, 그 베이스 기판 상에 도전 접착제를 사용하여 접착된 제 1 실장 부품과, 상기 베이스 기판 상에 솔더링을 이용하여 실장된 제 2 실장 부품을 가지며,
    상기 베이스 기판 상에 도전 접착제를 개재시켜 상기 제 1 실장 부품을 실장하는 공정과,
    상기 제 1 실장 부품을 실장한 후, 상기 베이스 기판 상에 솔더 리플로법을 이용하여 상기 제 2 실장 부품을 실장하는 공정을 구비하는 것을 특징으로 하는 전자기기의 제조 방법.
  10. 제 6 항에 있어서, 액정 장치를 더 구비하며, 상기 실장 구조체는 상기 액정 장치에 접속되는 것을 특징으로 하는 전자기기.
KR1019990052627A 1998-11-25 1999-11-25 도전 접착제, 실장 구조체, 액정 장치, 전자기기 및 실장구조체, 액정 장치, 전자기기의 제조 방법 KR100581243B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP98-334212 1998-11-25
JP33421298 1998-11-25
JP30403499A JP3660175B2 (ja) 1998-11-25 1999-10-26 実装構造体及び液晶装置の製造方法
JP99-304034 1999-10-26

Publications (2)

Publication Number Publication Date
KR20000035680A true KR20000035680A (ko) 2000-06-26
KR100581243B1 KR100581243B1 (ko) 2006-05-22

Family

ID=26563756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052627A KR100581243B1 (ko) 1998-11-25 1999-11-25 도전 접착제, 실장 구조체, 액정 장치, 전자기기 및 실장구조체, 액정 장치, 전자기기의 제조 방법

Country Status (5)

Country Link
US (1) US6356333B1 (ko)
JP (1) JP3660175B2 (ko)
KR (1) KR100581243B1 (ko)
CN (1) CN1165591C (ko)
TW (1) TW507001B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816346B1 (ko) * 2005-07-07 2008-03-24 세이코 엡슨 가부시키가이샤 반도체 장치 제조용 기판, 반도체 장치의 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
TW487896B (en) * 2000-02-24 2002-05-21 Seiko Epson Corp Mounting structure for semiconductor device, electro-optical device, and electronic apparatus
US6614499B1 (en) * 2000-08-16 2003-09-02 Eastman Kodak Company Electrically addressable display system with alignment reference features and process for forming same
JP3767474B2 (ja) * 2001-01-15 2006-04-19 セイコーエプソン株式会社 表示装置及びその製造方法
JP3711873B2 (ja) * 2001-02-19 2005-11-02 ソニーケミカル株式会社 バンプレスｉｃチップの製造方法
JP2002299810A (ja) * 2001-04-02 2002-10-11 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP3603890B2 (ja) * 2002-03-06 2004-12-22 セイコーエプソン株式会社 電子デバイス及びその製造方法並びに電子機器
US20050087727A1 (en) * 2002-05-22 2005-04-28 Nobuo Sasaki Common transfer material, liquid crystal panel, method for manufacturing liquid crystal panel
US6933221B1 (en) * 2002-06-24 2005-08-23 Micron Technology, Inc. Method for underfilling semiconductor components using no flow underfill
JP3722137B2 (ja) * 2002-08-21 2005-11-30 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置の実装構造、電気光学装置、電気光学装置の製造方法及び電子機器
JP2004145129A (ja) * 2002-10-25 2004-05-20 Advanced Display Inc 表示装置およびその製造方法ならびに表示装置の製造装置
WO2005004286A2 (en) * 2003-07-02 2005-01-13 Integral Technologies, Inc. Low cost and versatile resistors manufactured from conductive loaded resin-based materials
CN1317752C (zh) * 2004-08-30 2007-05-23 友达光电股份有限公司 侦测各向异性导电胶导电粒子变形量的方法和结构
CN100573839C (zh) * 2005-04-14 2009-12-23 松下电器产业株式会社 电子电路装置及其制造方法
US20100321908A1 (en) * 2007-02-22 2010-12-23 Motoji Shiota Electronic circuit device, production method thereof, and display device
CN102317376B (zh) * 2009-02-16 2014-03-12 株式会社村田制作所 导电性树脂组合物、使用其的电子部件的制造方法、接合方法、接合结构以及电子部件
JP4730484B2 (ja) * 2009-09-30 2011-07-20 住友ベークライト株式会社 導電接続材料、端子間の接続方法及び接続端子の製造方法
JP5134111B2 (ja) * 2011-05-20 2013-01-30 住友電気工業株式会社 接続方法、接続構造および電子機器
TWI467718B (zh) 2011-12-30 2015-01-01 Ind Tech Res Inst 凸塊結構以及電子封裝接點結構及其製造方法
WO2014208223A1 (ja) * 2013-06-25 2014-12-31 日本特殊陶業株式会社 ノッキングセンサ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62244142A (ja) * 1986-04-16 1987-10-24 Matsushita Electric Ind Co Ltd 半導体素子の電気的接続方法
JPH01100993A (ja) * 1987-10-14 1989-04-19 Oki Electric Ind Co Ltd 混成集積回路の製造方法
US5502889A (en) * 1988-06-10 1996-04-02 Sheldahl, Inc. Method for electrically and mechanically connecting at least two conductive layers
JPH0442547A (ja) * 1990-06-08 1992-02-13 Sharp Corp プリント基板への部品搭載方法
JPH0682749A (ja) * 1992-09-01 1994-03-25 Seiko Epson Corp チップ実装方法、並びにチップ実装構造及びそれを用いた電気光学装置及び電子印字装置
JPH06196513A (ja) * 1992-12-22 1994-07-15 Hitachi Chem Co Ltd 接着剤および半導体装置
US5727310A (en) * 1993-01-08 1998-03-17 Sheldahl, Inc. Method of manufacturing a multilayer electronic circuit
JP3519100B2 (ja) * 1993-04-02 2004-04-12 サンスター技研株式会社 異方導電性接着剤組成物
JP3103956B2 (ja) * 1993-06-03 2000-10-30 ソニーケミカル株式会社 異方性導電膜
JP3159841B2 (ja) * 1993-08-26 2001-04-23 ポリプラスチックス株式会社 レーザーによる回路形成方法及び導電回路形成部品
WO1996008746A1 (fr) * 1994-09-16 1996-03-21 Seiko Epson Corporation Affichage a cristaux liquides, sa structure de montage, et dispositif electronique
DE69609773T2 (de) * 1995-06-06 2000-12-28 Nisshinbo Industries, Inc. Epoxidharzmischung und darauf basierender Klebstoff
US5861661A (en) * 1995-12-27 1999-01-19 Industrial Technology Research Institute Composite bump tape automated bonded structure
TW392179B (en) * 1996-02-08 2000-06-01 Asahi Chemical Ind Anisotropic conductive composition
MY128095A (en) * 1996-04-03 2007-01-31 Matsushita Electric Ind Co Ltd Electronic part and method for manufacturing the same
JP3328157B2 (ja) * 1997-03-06 2002-09-24 シャープ株式会社 液晶表示装置
JPH1178317A (ja) * 1997-09-10 1999-03-23 Hitachi Chem Co Ltd Ｉｃカード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816346B1 (ko) * 2005-07-07 2008-03-24 세이코 엡슨 가부시키가이샤 반도체 장치 제조용 기판, 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US6356333B1 (en) 2002-03-12
TW507001B (en) 2002-10-21
JP2000219864A (ja) 2000-08-08
JP3660175B2 (ja) 2005-06-15
CN1165591C (zh) 2004-09-08
CN1254744A (zh) 2000-05-31
KR100581243B1 (ko) 2006-05-22

Similar Documents

Publication Publication Date Title
KR100581243B1 (ko) 도전 접착제, 실장 구조체, 액정 장치, 전자기기 및 실장구조체, 액정 장치, 전자기기의 제조 방법
KR100457900B1 (ko) 전기 광학 장치의 제조 방법 및 전기 광학 장치
US5764497A (en) Circuit board connection method and connection structure
KR100242613B1 (ko) 액정장치, 액정장치의 제조 방법 및 전자기기
JP3622665B2 (ja) 接続構造、電気光学装置および電子機器
KR100548683B1 (ko) 회로 기판 유닛의 제조 방법 및 액정 장치의 제조 방법
US6456353B1 (en) Display driver integrated circuit module
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
KR100545881B1 (ko) 반도체 칩의 실장 구조체, 액정장치 및 전자기기
KR100485966B1 (ko) 압착 접속 기판, 액정 장치 및 전자 기기
JP2001230001A (ja) 接続構造、電気光学装置および電子機器
JP3985634B2 (ja) 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器
JP2004087940A (ja) 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器
WO2000026959A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
JP2004111810A (ja) 複合基板の製造方法、複合基板の構造、電気光学装置及び電子機器
JP2002032030A (ja) 電気光学装置の製造方法、端子の接続方法、電気光学装置および電子機器
JP2000219865A (ja) 導電接着剤、実装構造体、液晶装置、電子機器、並びに実装構造体、液晶装置、及び電子機器の製造方法
JP2000124575A (ja) 配線基板、液晶装置及び電子機器
JP2004136673A (ja) 接着構造、液晶装置、及び電子機器
JP3674424B2 (ja) 実装構造体、電気光学装置および電子機器
JP2003131584A (ja) 液晶表示パネル及びその製造方法、液晶表示装置、並びに電子機器
JP2000183112A (ja) 半導体チップの実装構造、液晶装置及び電子機器
JP2001318619A (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP2000058985A (ja) 配線基板、液晶装置及び電子機器
JP2005108991A (ja) 実装構造体、液晶表示装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190503

Year of fee payment: 14