KR20000005823A - 리드와직접접속된집적회로칩패키지 - Google Patents

리드와직접접속된집적회로칩패키지 Download PDF

Info

Publication number
KR20000005823A
KR20000005823A KR1019990020146A KR19990020146A KR20000005823A KR 20000005823 A KR20000005823 A KR 20000005823A KR 1019990020146 A KR1019990020146 A KR 1019990020146A KR 19990020146 A KR19990020146 A KR 19990020146A KR 20000005823 A KR20000005823 A KR 20000005823A
Authority
KR
South Korea
Prior art keywords
contact
lead
lead assembly
chip
assembly
Prior art date
Application number
KR1019990020146A
Other languages
English (en)
Other versions
KR100363776B1 (ko
Inventor
카셈와이모하메드
취안토니씨
류릭숑
호유-세
Original Assignee
실리코닉스 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리코닉스 인코퍼레이티드 filed Critical 실리코닉스 인코퍼레이티드
Publication of KR20000005823A publication Critical patent/KR20000005823A/ko
Application granted granted Critical
Publication of KR100363776B1 publication Critical patent/KR100363776B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 개량된 반도체 장치에 관한 것으로, 한 실시예에서 반도체 장치는 상부 또는 바닥 표면상에 접촉 영역을 가지는 반도체 칩을 포함하고, 전도성 물질의 반강체 시트(semi-rigid sheet)로부터 형성된 제 1 리드 조립체는 반도체 칩의 접촉 영역의 하나에 부착되는 리드 조립체 접촉을 가지고, 또한 리드 조립체 접촉으로부터 접속되고 확장된 적어도 하나의 리드를 가지고, 제 2 리드 조립체도 또한 전도성 물질의 반강체시트로부터 형성되고, 반도체 칩의 접촉 영역의 또다른 하나에 부착된 리드 조립체 접촉을 가지고, 또한 리드 조립체 접촉으로부터 접속되고 확장된 적어도 하나의 리드를 가지고, 엔캡슐런트는 반도체 칩, 제 1 리드 조립체의 리드 조립체 접촉 및 제 2 리드 조립체의 리드 조립체 접촉을 둘러싸고, 반도체 장치는 칩에 리드 조립체의 직접 접속때문에 패키지로부터 낮은 전기적 및 열적 저항 기여를 가지고 리드된 패키지 또는 리드가 없는 칩 캐리어 패키지로 형성될 수 있는 것을 특징으로 한다.

Description

리드와 직접 접속된 집적회로 칩 패키지{IC CHIP PACKAGE WITH DIRECTLY CONNECTED LEADS}
본 발명은 반도체 장치, 특히 리드와 직접 접속된 집적 회로(IC) 칩 패키지에 관한 것이다.
파워 반도체 분야에 있어서, 특히 파워 MOSFET의 분야에서 생산품의 성능은 고전류에서의 이상적인 스위치로써 작용하는 생산품의 능력에 의해 결정된다. 성능은 따라서 오프 상태에서 거의 무한 저항을, 온 상태에서 거의 제로 저항을 제공하는 생산품의 능력에 의존한다.
파워 MOSFET 기술에서의 최근의 진보는 파워 MOSFET 장치의 반도체 성분의 온 상태 저항을 상당히 감소하였고, 접촉 금속화 저항과 패키지 저항이 온 상태 저항에서 장치의 중요한 부분을 만들어왔다. 그러므로, 온 상태 저항에서의 또다른 상당한 감소를 달성하기 위하여, 금속화 및 패키지 저항은 감소될 것이다.
게다가, 파워 MOSFET 장치에서의 저항은 고성능을 유지하기 위해 제거될 열을 발생한다. 파워 MOSFET 장치의 냉각은 기본적으로 전류 장치의 배열에 의해 제한된다. 수직 파워 MOSFET 장치에서도, 파워 MOSFET 장치에서 발생된 열의 대부분은 반도체 금형의 상부 10 마이크론에서 발생된다. 왜냐하면 세라믹 패키징과 같은 열적으로 전도성의 패키징은 비싸기 때문에, 플라스틱과 같은 열적으로 절연성의 패키징 물질이 전형적으로 사용된다. 따라서, 냉각 표면을 달성하기 위하여, 주형의 상부 표면 근처에 발생된 열은 열의 제한된 양만을 전도할 수 있는 결합 와이어와 리드를 통하여 이동하고, 또는 주형의 뒷측에 반도체를 통하여 전도될 수 있다. 실리콘의 열전도성이 상당히 변화될 수 있기 때문에, 열 제거에서의 상당한 진전은 장치 배열이 주형의 상부측으로부터 열전달이 더 좋게 하는 것을 요구한다.
본 발명의 기술적인 이점은 반도체 장치가 패키지로부터 낮은 전기적 및 열적 저항 기여를 가지는 것이다. 본 발명의 또하나의 기술적인 이점은 칩 자체보다 더 작은 칩 접촉 영역을 가지는 리드 프레임이 사용되고, 그것에 의해 제한된 표면 영역의 더 작은 패키지 크기와 더 효율적인 활용이 프린트된 회로판상에 쓸 수 있는 것이 가능하다. 그러나 또하나의 기술적인 이점은 반도체 장치가 리드된 패키지 또는 리드가 없는 칩 운반 패키지로써 형성될 수도 있다는 것이다.
본 발명의 더 완전한 이해와 또다른 특징과 이점을 위하여, 수반하는 도면과 함께 다음의 설명에 의해 참고된다:
도 1a 은 본 발명의 한 실시예에 따라 구성되는 제 1 파워 MOSFET 패키지의 상부도;
도 1b 는 제 1 파워 MOSFET 패키지의 횡단면도;
도 2a - 도 2d 는 조립의 여러 단계에서 제 1 파워 MOSFET의 횡단면도;
도 3a 는 본 발명의 한 실시예에 따라 구성되는 제 2 파워 MOSFET 패키지의 상부도;
도 3b 는 제 2 파워 MOSFET 패키지의 횡단면도;
도 4a 는 본 발명의 한 실시예에 따라 구성되는 제 3 파워 MOSFET 패키지의 상부도;
도 4b 는 제 3 파워 MOSFET 패키지의 횡단면도;
도 5a - 도 5d 는 조립의 여러 단계에서 제 3 파워 MOSFET의 횡단면도;
도 6a 는 본 발명의 한 실시예에 따라 구성되는 제 4 파워 MOSFET 패키지의상부도;
도 6b 는 제 4 파워 MOSFET 패키지의 횡단면도;
도 7a - 도 7c 는 조립의 여러 단계에서 제 4 파워 MOSFET의 횡단면도;
도 8a 는 본 발명의 한 실시예에 따라 구성되는 제 5 파워 MOSFET 패키지의 상부도;
도 8b 는 제 5 파워 MOSFET 패키지의 횡단면도이다.
본 발명의 바람직한 실시예와 이점은 도 1a에서 도 8b에 관련하여 가장 잘 이해될 것이다. 여러 도면의 동일하고 대응하는 부분은 같은 번호로 사용되었다.
도 1a 및 도 1b에 대해, 본 발명에 따라 구성된 파워 MOSFET 패키지(10)가 각각 상부도 및 횡단면도를 나타낸다. 파워 MOSFET 패키지(10)에 있어서, 파워 MOSFET 칩 또는 금형(12)은 일반 접촉 영역에 의해 전원이 공급되는 수직 MOSFET(나타내지 않은)의 배열을 가진다. 파워 MOSFET 칩(12)은 아마도, 예를 들어, 참조에 의해 여기서 구체화된 1997년 9월 9일에 Richard K. Williams과 Mohammad Kasem에 의해 발행된 "분배된 저항을 줄이기 위한 두꺼운 금속층을 가지는 수직 파워 MOSFET"(Vertical Power MOSFET Having Thick Metal Layer to Reduce Distributed Resistance)의 제목을 가진 미국 특허 제5,665,996호에 따라 조립될 것이다. 칩(12)은 선택적으로 어떤 반도체 집적 회로 칩이라도 될 수 있다.
칩(12)의 상부측상에 소스 접촉 영역(14)과 게이트 접촉 영역(16)은 각각 알루미늄, 니켈 또는 구리와 같은 전도성 금속으로부터 형성되는 금속층으로 덮혀진다. 그와 같이, 칩의 바닥측상의 드레인 접촉 영역(나타내지 않은)은 금속층으로 덮혀진다.
소스 리드 조립체(18)는 칩(12)상에 소스 접촉 영역과 접촉하는 접촉 영역(18a)을 가진다. 소스 리드 조립체상에 접촉 영역(18a)은 전기적으로 전도성 부착층(19)에 의해 칩(12)상에 소스 접촉 영역과 접촉하여 유지된다. 세개의 소스 리드(18b)는 프린트된 회로판에 전기적인 접촉을 제공하기 위하여 접촉 영역(18a)에서 확장한다.
리드 조립체(18)는 예를 들어, 250 마이크론(대략 0.01 인치) 두께를 가진 구리 합금과 같은 금속의 시트로부터 형성된다. 여기서 설명된 다른 리드 조립체와 같은 리드 조립체(18)는 대개 5-50 밀스(mils)의 두께를 가진다. 알루미늄과 같은 다른 전기적으로 전도성 금속은 또한 소스 리드 조립체(18)에 사용될 수 있다.
소스 리드 조립체(18)상에 접촉 영역(18a)은 소스 접촉 영역(14)의 큰 부분에 전기적인 접촉을 유지한다. 접촉 영역(18a)은 소스 접촉 영역(14)을 형성하는 금속화층보다 두껍기 때문에, 접촉 영역(18a)은 소스 접촉 영역(14)보다 적은 분산 저항을 제공한다. 접촉 영역(18a)은 만일 종래의 결합 와이어 접촉과 같은 작은 영역 접촉이 소스 접촉 영역(14)의 일부를 전기적으로 접촉하기 위해 사용된다면 그렇지 않은 경우에 일어나게 될 소스 접촉 영역(14)의 페이스를 지나는 전압 강하는 제거되거나 감소될 것이다. 소스 리드 (18b)는 또한 종래의 결합 와이어보다 전기적인 저항이 더 낮아서 파위 MOSFET 패키지(10)의 패키지 저항을 상당히 감소시킨다.
소스 리드 조립체(18)와 같이, 게이트 리드 조립체(20)는 칩(12)상에 게이트 접촉 영역(16)과 접촉하는 접촉 영역(20a)을 가진다. 게이트 리드 조립체상에 접촉 영역(20a)은 전기적으로 전도성 접착층(19)에 의한 칩(12)상에 게이트 접촉 영역(16)과 접촉하여 유지된다. 게이트 접촉 영역(16)에 대해 게이트 리드 조립체(20)를 보호하는 접착층(19)의 일부는 물론 칩(12)상에 소스 접촉 영역에 대해 소소 리드 조립체를 보호하는 접착층(19)의 일부(와 접촉하고 있지 않은 것)로부터 분리한다. 하나의 게이트 리드(20b)는 프린트된 회로판에 전기적인 접촉을 제공하기 위하여 접촉 영역(20a)으로부터 확장된다.
유사하게, 드레인 리드 조립체(22)는 프린트된 회로판에 전기적인 접촉을 제공하기 위하여 칩(12)의 바닥측과 접촉 영역(22a)으로부터 확장한 네개의 드레인 리드(22b상에 드레인 접촉 영역과 접촉하는 접촉영역(22a)을 가진다. 드레인 리드 조립체(22)상에 접촉 영역(22a)은 전기적으로 전도성 접착층(23)에 의해 칩(12)상에 드레인 접촉 영역에 접촉하여 유지된다.
플라스틱 엔캡슐런트(24)는 칩(12), 리드 조립체(18), (20), (22)의 접촉 영역(18a), (20a) 및 (22a), 리드 (18b)와 (20b) 및 (22b)의 일부를 둘러 싼다. 엔캡슐런트(24)는 파워 MOSFET 패키지(10)에 구조적인 지지와 견고함을 줄뿐만아니라 외부 세계로부터 칩(12)의 전기적 및 열적 절연을 제공한다. 엔캡슐런트(24)는 에폭시 노보락-베이스드 성형 화합물과 같은 알려진 엔캡슐런트가 될 수 있다.
파워 MOSFET 패키지(10)의 조립을 설명하기 위하여, 도 2a에서 도 2D는 조립의 여러 단계에서 파워 MOSFET 패키지(10)의 횡단면도를 나타낸다. 첫번째로 파워 MOSFET 칩(12)은 반도체 웨이퍼로부터 패턴되고 잘려진다. 제 1 리드 프레임 스트립(26)은 구리 합금 또는 다른 금속의 250 마이크론 두께의 반강체으로부터 인쇄된다. 리드 프레임 스트립(26)은 소스 리드 조립체(18)와 게이트 리드 조립체(20)를 포함한다. 리드 프레임 스트립(26)은 또한 소스 리드 조립체(18)와 게이트 리드 조립체(20)를 함께 유지하는 연결 부분(명확하게 나타내지 않은)을 포함하고 리드 프레임 스트립(26)을 지지하는 구조적인 지지를 제공한다. 리드 프레임스트립(26)의 연결 부분은 또한 소스 리드 조립체(18)와 게이트 리드 조립체(20)를 파워 MOSFET 패키지(10)과 동세에 조립될 수 있는 몇가지의 다른 파워 MOSFET 패키지(나타내지 않은)를 위한 소스 및 게이트 리드 조립체에 접속된다.
도 2a에 관하여, 전기적으로 전도성 접착제(19)는 소스 접촉 영역(14)과 파워 MOSFET 칩(12)의 게이트 접촉 영역(16)상에 분리하여 침전된다. 여기서 설명된 접착층(19)과 다른 접착층은 예를 들어, 실버필드 에폭시(silver-filled epoxy) 또는 폴리이미드 페이스트(polyimide paste)가 될 수 있다. 선택적으로, 접착층(19)은 솔더 범프(solder bumps) 또는 다른 전기적으로 전도성인 접착 물질의 일련을 구비할 것이다. 리드 프레임 스트립(26)은 그 다음에 각각 소스 및 게이트 접촉 영역(14)과 (16)에 정열된 리드 프레임 스트립(26)상에 접촉 영역(18a)과 (20a)을 가지는 칩(12)의 상부 표면위에 눌려진다.
도 2b에 대하여, 칩(12)은 인버트되고 제 2 접착층(23)은 칩(12)의 바닥측상에 드레인 접촉 영역상에 침전된다. 제 2 의 먼저 형성된 리드 프레임 스트립(32)은 드레인 리드 조립체(22)와 몇가지 다른 파워 MOSFET 패키지의 드레인 리드 조립체를 가지는 드레인 리드 조립체(22)를 접속하는 접속 부분(나타내지 않은)을 포함한다. 리드 프레임 스트립(32)의 접촉 영역(22a)은 칩(12)상에 드레인 접촉 영역에 대하여 눌려진다. 리드 프레임 스트립(32)은 리드 프레임 스트립(26)의 소스 및 게이트 리드 (18a)와 (20b)를 가지는 초기에 대략 동일 평면상에 있는 드레인 리드(22b)와 같은 모양이다. 칩(12)은 그 다음에 도 2b에 나타낸 위쪽 위치에 대해 한번 더 인버트된다. 접착층(19)과 (23)은 그 다음에 필요하다면 경화 오븐에서 경화된다.
앞 단락에서 설명된 금형 부착 단계에 대한 대안은 칩(12)의 바닥측상에 드레인 접촉 영역보다 리드 프레임 스트립(32)의 접촉 영역(22a)상에 제 2 접착층(23)에 침전하는 것이다. 칩(12)은 그 다음에 칩(12)상에 드레인 접촉 영역에 정열된 리드 프레임 스트립(32)의 접촉 영역(22a)을 가지는 리드 프레임 스트립(32)에 대하여 눌려진다. 접착층(19)과 (23)은 그 다음에 앞에 설명된 바와 같은 경화 오븐에서 경화된다. 이 선택적인 금형 부착 단계는 금형 부착보다 앞서 칩(12)을 인버트할 필요를 제거한다.
접착층(19)과 (23)의 경화에 앞서, 리드 프레임 스트립(26)과 (32)의 상대적인 위치를 유지하기 위하여, 리드 프레임 스트립은 대개 서로를 용접(welding), 꺽쇠이음(clamping), 땜납(soldering)과 같은 역학적으로 견고한 방법으로 부착되어진다. 이 부착은 리드 조립체(18), (20), (22)가 서로 접촉하는 것과 소스에서 드레인까지 또는 게이트에서 드레인까지의 단락이 생기는 것을 방지한다. 이 부착 수단은 접착층(19)과 (23)이 경화된 후, 하기에 서술된 조정 및 형성 단계 동안에 또는 대개 전의 시간에 제거될 수 있다.
도 2C에 관하여, 칩(12)은 주형안에 놓여지고 플라스틱 엔캡슐런트(24)는 칩(12)과 리드 프레임 스트립(26)과 (32)의 일부 주위에 사출 성형된다. 도 2D 에 관하여, 리드 프레임 스트립(26)은 리드 프레임 스트립의 접속 부분을 제거하기 위해 조정되어서 게이트 리드(20b)로부터 소스 리드(18b)를 분리하고, 리드 프레임 스트립(26)에 의해 접속된 다른 파워 MOSFET 패키지의 소스 및 게이트 리드로부터소스 및 게이트 리드, (18b)와 (20b)를 분리한다. 그와 같이, 리드 프레임 스트립(32)은 리드 프레임 스트립의 접속 부분을 제거하기 위해 조정된다.
소스, 게이트 및 드레인 리드 (18b), (20b) 및 (22b)는 또한 프린트된 회로판상에 표면 주조를 위하여 갈매기 날개 모양으로 형성된다. 상기 언급한 조정 밍 형성 단계는 대개 리드 프레임 스트립(26)과 (32)에 의해 접속된 칩의 갯수를 수용할 수 있는 단 프레스에 의해 동시에 수행된다.
조립 후, 파워 MOSFET 패키지(10)는 회로판상에 대응하는 접촉 영역으로 정열된 소스, 게이트 및 드레인 리드 (18b), (20b) 및 (22b)를 프린트된 회로판상에 주조될 수 있다. 표준 납땜 역류 프로세스는 파워 MOSFET 패키지(10)와 프린트된 회로판 사이에 견고한 구조적이고 전기적인 접촉을 제공하기 위하여 사용되어질 수 있다.
앞서 말한 바와 같이, 파워 MOSFET 패키지(10)의 소스, 게이트 및 드레인 (18b), (20b) 및 (22b)은 프린트된 회로판과 파워 MOSFET 칩(12) 사이에 낮은 전기적인 저항을 제공한다. 리드(18b)와 (20b)는 또한 프린트된 회로판과 파워 MOSFET 칩(12)의 상부측 사이에 종래의 와이어 결합과는 다른 낮은 열적 저항을 제공한다. 리드(18b)와 (20b)는 그러므로 파워 MOSFET 패키지(10)에서 발생되는 열의 대부분이 있는 파워 MOSFET 칩(12)의 상부측에 냉각 파워를 제공하기 위하여 냉각된다.
도 3a 와 3b 에 관하여, 본 발명에 따라 구성된 제 2 파워 MOSFET 패키지(40)를 각각 상부도와 횡단면도로 나타낸다. 파워 MOSFET 패키지(10)과 같이 파워 MOSFET 패키지(40)는 일반 접촉 영역에 의해 전원이 공급되는 파워 MOSFET칩(42)을 가진다. 칩(42)의 상부측상에 소스 접촉 영역(44)와 게이트 접촉 영역(46)은 각각 알루미늄, 니켈 또는 구리와 같은 전도성 금속으로부터 형성되는 금속화층으로 덮혀진다. 그와 같이, 칩(42)의 바닥측상에 드레인 접촉 영역(나타내지 않은)은 금속화층으로 덮혀진다.
소스 리드 조립체(48)는 칩(42)상에 소스 접촉 영역(44)와 접촉하는 접촉 영역(48a)을 가진다. 소스 리드 조립체(48)상에 접촉 영역(48a)은 전기적으로 전도성 접착층(49)에 의해 칩(42)상에 소스 접촉 영역(44)과 접촉이 유지된다. 세개의 소스 리드(48b)는 프린트된 회로판과 전기적인 접촉을 제공하기 위하여 접촉 영역(48a)로부터 확장된다.
소스 리드 조립체(48)상에 접촉 영역(48a)은 소스 접촉 영역(44)의 대부분과 전기적인 접촉을 유지한다. 접촉 영역(48a)과 소스 리드(48b)는 예를 들어 250마이크론(대략 0.01인치)의 두께를 가지는 구리 합금과 같은 금속의 시트로부터 형성된다. 알루미늄과 같은 다른 전기적으로 전도성 금속은 소스 리드 조립체(48)에 또한 사용되어질 수 있다.
접촉 영역(48a)은 소스 접촉 영역(44)를 형성하는 금속화층보다 더 두껍기 때문에, 접촉 영역(48a)은 소스 접촉 영역(44)보다 더 적은 분산된 저항을 제공한다. 접촉 영역(48a)은 그러므로 종래의 결합 와이어 접촉과 같은 작은 영역 접촉이 소스 접촉 영역(44)의 일부를 전기적으로 접촉하기 위하여 사용되는 경우에 일어나는 것을 제외하고 일어날 수 있는 소스 접촉 영역(44)의 패이스를 지나는 전압 강하를 제거되거나 감소될 수 있다. 소스 리드(48b)는 또한 종래의 결합 와이어보다 낮은 전기적인 저항을 제공하므로 파워 MOSFET 패키지(40)의 패키지 저항을 상당히 감소시킨다.
소스 리드 조립체(48)과 같이, 게이트 리드 조립체(50)는 칩(42)상에 게이트 접촉 영역과 접촉하는 접촉 영역(50a)을 가진다. 게이트 리드 조립체(50)상에 접촉 영역(50a)은 전기적으로 전도성 접착층(나타내지 않은)에 의해 칩(42)상에 게이트 접촉 영역(46)과 접촉이 유지된다. 하나의 게이트 리드(50b)는 프린트된 회로판에 전기적인 접촉을 제공하기 위하여 접촉 영역(50a)으로부터 확장된다. 유사하게, 드레인 리드 조립체(52)는 칩(42)의 바닥측상에 드레인 접촉 영역과 접촉하는 접촉 영역(52a)를 가지고 네 개의 드레인 리드(52b)는 프린트된 회로판에 전기적인 접촉을 제공하기 위하여 접촉 영역(52a)으로부터 확장된다. 드레인 리드 조립체(52)상에 접촉 영역(52a)은 전기적으로 전도성 접착층(53)에 의해 칩(42)상에 드레인 접촉 영역과 접촉이 유지된다.
플라스틱 엔캡슐런트(54)는 칩(42), 리드 조립체(48), (50), (52)의 접촉 영역(48a), (50a), (52a), 리드 조립체(48), (50), (52)의 리드 일부(48b), (50b), (52b)를 둘러싼다. 엔캡슐런트(54)는 파워 MOSFET 패키지(40)에 구조적인 지지와 견고함을 줄뿐만아니라 외부 세계로부터 칩(42)의 전기적이고 열적 절연을 제공한다. 엔캡슐런트(54)는 에폭시 노보락에 기초한 성형 화합물과 같은 알려진 플라스틱 엔캡슐런트가 될 수 있다. 엔캡슐런트(54)는 패키지의 리드가 없는 칩 캐리어 타입을 형성하는 리드(48b), (50b), (52b)의 대부분을 둘러싼다.
파워 MOSFET 패키지(10)과 달리 파워 MOSFET 패키지(40)는 리드드(48b),(50b), (52b)를 거의 완전히 둘러싸는 엔캡슐런트(54)를 가진다. 파워 MOSFET 패키지(40)는 그러므로 리드(48b), (50b), (52b)의 표면 주조 접촉 영역이 넘치는 바닥 엔캡슐런트 표면(54a)을 가진다.
파워 MOSFET 패키지(40)의 조립은 파워 MOSFET 패키지(10)의 제조와 유사하므로 상세하게 설명하지 않을 것이다. 두 조립 프로세스 사이의 한 차이는 파워 MOSFET 패키지(40)의 리드 조립체(48), (50), (52)가 칩(42)의 부착에 앞서 갈매기 날개 모양으로 미리 형성된다는 것이다. 따라서, 파워 MOSFET 패키지(10)를 위한 상기에 설명한 조정 및 형성 단계는 리드(48b), (50b), (52b)의 모양이 없는 파워 MOSFET 패키지(40)의 각각의 리드 프레임 스트립에서 초과 물질과 접속 부분을 제거하는 것만을 요구한다. 게다가, 프린트된 회로판에 나중의 부착을 위해 노출된 표면 주조 접촉 영역이 남겨지는 동안에 파워 MOSFET 패키지(40)를 위한 엔캡슐런트 단계는 바닥 엔캡슐런트 표면이 리드(48b), (50b), (52b)상에 표면 주조 접촉 영역으로 넘치게 형성되는 것과 같이 수행되어질 수 있다.
도 4a 와 4b 에 관하여, 본발명에 따라 구성된 제 3 파워 MOSFET 패키지(60)를 각각 상부도와 횡단면도로 나타낸다. 파워 MOSFET 패키지(10), (40)과 같이 파워 MOSFET 패키지(60)는 일반 접촉 영역에 의해 전원이 공급되는 파워 MOSFET 칩(62)을 가진다. 칩(62)의 상부측상에 소스 접촉 영역(64)와 게이트 접촉 영역(66)은 각각 알루미늄, 니켈 또는 구리와 같은 전도성 금속으로부터 형성되는 금속화층으로 덮혀진다. 그와 같이, 칩(62)의 바닥측상에 드레인 접촉 영역(나타내지 않은)은 금속화층으로 덮혀진다.
소스 리드 조립체(68)는 칩(62)상에 소스 접촉 영역(64)와 접촉하는 접촉 영역(68a)을 가진다. 소스 리드 조립체(68)상에 접촉 영역(68a)은 전기적으로 전도성 접착층(69)에 의해 칩(62)상에 소스 접촉 영역(64)과 접촉이 유지된다. 세개의 소스 리드(68b)는 프린트된 회로판과 전기적인 접촉을 제공하기 위하여 접촉 영역(68a)로부터 확장된다.
소스 리드 조립체(68)상에 접촉 영역(68a)은 소스 접촉 영역(64)의 대부분과 전기적인 접촉을 유지한다. 접촉 영역(68a)과 소스 리드(68b)는 예를 들어 250마이크론(대략 0.01인치)의 두께를 가지는 구리 합금과 같은 금속의 시트로부터 형성된다. 알루미늄과 같은 다른 전기적으로 전도성 금속은 소스 리드 조립체(68)에 또한 사용되어질 수 있다.
접촉 영역(68a)은 소스 접촉 영역(64)를 형성하는 금속화층보다 더 두껍기 때문에, 접촉 영역(68a)은 소스 접촉 영역(64)보다 더 적은 분산된 저항을 제공한다. 접촉 영역(68a)은 그러므로 종래의 결합 와이어 접촉과 같은 작은 영역 접촉이 소스 접촉 영역(64)의 일부를 전기적으로 접촉하기 위하여 사용되는 경우에 일어나는 것을 제외하고 일어날 수 있는 소스 접촉 영역(64)의 패이스를 지나는 전압 강하를 제거되거나 감소될 수 있다. 소스 리드(68b)는 또한 종래의 결합 와이어보다 낮은 전기적인 저항을 제공하므로 파워 MOSFET 패키지(60)의 패키지 저항을 상당히 감소시킨다.
소스 리드 조립체(68)과 같이, 게이트 리드 조립체(70)는 칩(62)상에 게이트 접촉 영역과 접촉하는 접촉 영역(70a)을 가진다. 게이트 리드 조립체(70)상에 접촉 영역(70a)은 전기적으로 전도성 접착층(나타내지 않은)에 의해 칩(62)사에 게이트 접촉 영역(66)과 접촉이 유지된다. 하나의 게이트 리드(70b)는 프린트된 회로판에 전기적인 접촉을 제공하기 위하여 접촉 영역(70a)으로부터 확장된다. 유사하게, 드레인 리드 조립체(72)는 칩(62)의 바닥측상에 드레인 접촉 영역과 접촉하는 접촉 영역(72a)를 가지고 네 개의 드레인 리드(72b)는 프린트된 회로판에 전기적인 접촉을 제공하기 위하여 접촉 영역(72a)으로부터 확장된다. 드레인 리드 조립체(72)상에 접촉 영역(72a)은 전기적으로 전도성 접착층(73)에 의해 칩(62)상에 드레인 접촉 영역과 접촉이 유지된다.
플라스틱 엔캡슐런트(74)는 칩(62), 리드 조립체(68), (70), (72)의 접촉 영역(68a), (70a), (72a), 리드 조립체(68), (70), (72)의 리드 일부(68b), (70b), (72b)를 둘러싼다. 엔캡슐런트(74)는 파워 MOSFET 패키지(60)에 구조적인 지지와 견고함을 줄뿐만아니라 외부 세계로부터 칩(62)의 전기적이고 열적 절연을 제공한다. 엔캡슐런트(74)는 에폭시 노보락에 기초한 성형 화합물과 같은 알려진 플라스틱 엔캡슐런트가 될 수 있다.
파워 MOSFET 패키지(10), (40)과 달리 파워 MOSFET 패키지(60)는 바닥 엔캡슐런트 표면(74a)으로 넘치는 바닥 표면(72c)을 가지는 드레인 리드 조립체(72)를 가진다. 드레인 리드 조립체(72)의 완전한 바닥 표면(72c)은 프린트된 회로판에 부착을 위하여 큰 전기적이고 열적인 접촉을 제공하고 노출된다.
파워 MOSFET 패키지(60)의 조립은 도 5a에서 도 5D를 통해 설명된다. 첫째로, 리드 프레임 스트립(76)은 구리 합금 또는 다른 금속의 250 마이크론두께의 시트 반강체(semi-rigid)로부터 찍어진다. 리드 프레임 스트립(76)은 또한 소스 리드 조립체(68)와 게이트 리드 조립체(70)를 함께 유지하는 접속 부분(명확하게 나타내지 않은)을 포함하고 리드 프레임 스트립(76)을 위한 구조적인 지지를 제공한다. 리드 프레임 스트립(76)의 접속 부분은 또한 소스 리드 조립체(68)와 게이트 리드 조립체(70)을 파워 MOSFET 패키지(10)와 동시에 조립될 수 있는 몇가지의 다른 파워 MOSFET 패키지를 위한 소스 및 게이트 리드 조립체에 접속될 수 있다.
도 5a 에 관하여, 전기적으로 전도성 접착층(69)은 파워 MOSFET 칩(62)의 소스 접촉 영역(64)과 게이트 접촉 영역(66)상에 분리하여 침전된다. 접착층(69)은 예를 들어, 실버 필드 에폭시 또는 폴리이미드 파스테가 될 수 있다. 소스 및 게이트 접촉 영역(64)와 (66) 각각에 정열된 리드 프레임 스트립(76)상에 접촉 영역(68a)과 (70a)를 가지는 리드 프레임 스트립(76)은 그 다음에 칩(62)의 상부 표면위에 눌려진다.
도 5b 에 관하여, 칩(62)은 인버트되고 제 2 접착층(73)은 칩(62)의 바닥층상에 드레인 접촉 영역위에 침전된다. 제 2 의 미리 형성된 리드 프레임 스트립(78)은 드레인 리드 조립체(72)와 몇가지 다른 파원 MOSFET 패키지의 드레인 리드 조립체를 가지는 드레인 리드 조립체(72)를 접속할 수 있는 접속 부분(나타내지 않은)을 포함한다. 드레인 리드 조립체(72)는 접촉 영역(72a)의 바닥 표면(72a)과 같은 모양이 되고 드레인 리드(72b)는 평평하다. 리드 프레임 스트립(78)의 접촉 영역(72a)은 칩(62)상에 드레인 접촉 영역에 대하여 눌려진다. 칩(62)는 그 다음에 도 5b에 나타낸 위쪽 위치에 한번 더 인버트된다. 접착층(69)과 (73)은 그 다음에 만일 필요하다면 경화 오븐에서 경화된다.
앞 단락에서 설명된 금형 부착 단계에 대한 대안은 칩(62)의 바닥측상에 드레인 접촉 영역보다 리드 프레임 스트립(78)의 접촉 영역(72a)상에 제 2 접착층(73)에 침전하는 것이다. 칩(62)은 그 다음에 칩(62)상에 드레인 접촉 영역에 정열된 리드 프레임 스트립(78)의 접촉 영역(72a)을 가지는 리드 프레임 스트립(78)에 대하여 눌려진다. 접착층(69)과 (73)은 그 다음에 앞에 설명된 바와 같은 경화 오븐에서 경화된다. 이 선택적인 금형 부착 단계는 리드 프레임 스트립(78)의 부착보다 앞서 칩(62)을 인버트할 필요를 제거한다.
접착층(69)과 (73)의 경화에 앞서, 리드 프레임 스트립(76)과 (78)의 상대적인 위치를 유지하기 위하여, 리드 프레임 스트립은 대개 서로를 용접(welding), 꺽쇠이음(clamping), 땜납(soldering)과 같은 역학적으로 견고한 방법으로 부착되어진다. 이 부착은 리드 조립체(68), (70), (72)가 서로 접촉하는 것과 소스에서 드레인까지 또는 게이트에서 드레인까지의 단락이 생기는 것을 방지한다. 이 부착 수단은 접착층(69)과 (73)이 경화된 후, 하기에 서술된 조정 및 형성 단계 동안에 또는 대개 전의 시간에 제거될 수 있다.
도 5c에 관하여, 칩(62)은 주형에서 위치되고 플라스틱 엔캡슐런트(74)는 칩(62)와 리드 프레임(76)과 (78)의 일부 주위에 사출 성형된다. 드레인 리드 조립체(72)의 완전한 바닥 표면은 프린트된 회로판상에 주조하기 위해 노출된 채로 남겨진다.
도 5d 에 관하여, 리드 프레임(76)은 리드 프레임 스트립의 접속 부분을 제거하기 위하여 조정되어서 게이트 리드(70b)로부터 소스 리드(68b)를 분리하고, 리드 프레임 스트립(76)에 의해 접속된 다른 파워 MOSFET 패키지의 소스 및 게이트 리드로부터 소스 및 게이트 리드, (68b)와 (70b)를 분리한다. 그와 같이, 리드 프레임 스트립(78)은 리드 프레임 스트립의 접속 부분을 제거하기 위해 조정된다.
소스, 게이트 및 드레인 리드 (68b), (70b) 및 (72b)는 또한 프린트된 회로판상에 표면 주조를 위하여 갈매기 날개 모양으로 형성된다. 리드(68b)와 (70b)의 끝은 드레인 리드 조립체(72)와 동일 평면상에 형성된다. 상기 언급한 조정 밍 형성 단계는 대개 리드 프레임 스트립(76)과 (78)에 의해 접속된 칩의 갯수를 수용할 수 있는 단 프레스에 의해 동시에 수행된다.
조립 후, 파워 MOSFET 패키지(60)는 회로판상에 대응하는 접촉 영역으로 정열된 소스, 게이트 및 드레인 리드 (68b), (70b) 및 (72b)를 프린트된 회로판상에 주조될 수 있다. 표준 납땜 역류 프로세스는 파위 MOSFET 패키지(60)와 프린트된 회로판 사이에 견고한 구조적이고 전기적인 접촉을 제공하기 위하여 사용되어질 수 있다.
도 6a 와 6b 에 관하여, 본발명에 따라 구성된 제 4 파워 MOSFET 패키지(60)를 각각 상부도와 횡단면도로 나타낸다. 파워 MOSFET 패키지(10), (40) 및 (60)과 같이 파워 MOSFET 패키지(80)는 일반 접촉 영역에 의해 전원이 공급되는 파워 MOSFET 칩(82)을 가진다.
그러나, 파워 MOSFET 칩(82)은 파워 MOSFET 칩(82)상에 모든 MOSFET가 병렬로 접속되지 않기 때문에 앞서 설명한 파워 MOSFET와는 구별된다. 그 대신에 파워MOSFET 칩(82)상에 MOSFET는 두 그룹으로 나누어진다. MOSFET의 제 1 그룹은 칩(82)의 상부측상에 금속화된 공통 소스 접촉 영역(84)과 금속화된 게이트 공통 접촉 영역(85)을 가진다. MOSFET의 제 1 그룹은 또한 예를 들어 칩(12)의 바닥측상에 금속화층으로 실현될 수 있는 공통 드레인(나타내지 않은)을 가진다. 앞서 언급한 금속화층 각각은 알루미늄, 니켈 또는 구리와 같은 전도성 금속으로부터 형성된다.
MOSFET의 제 2 그룹은 칩(82)의 상부측상에 금속화된 공통 소스 접촉 영역(86)과 금속화된 공통 게이트 접촉 영역(87)을 가진다. MOSFET의 제 2 그룹은 또한 MOSFET의 제 1 그룹으로 나누어지는 공통 드레인(나타내지 않은)을 가진다. 앞서 언급한 금속화층 각각은 알루미늄, 니켈 또는 구리와 같은 전도성 금속으로부터 형성된다. 따라서, MOSFET의 두 그룹은 공통 드레인 접속을 통해 직렬로 접속된 두개의 파워 MOSFET 장치를 효과적으로 형성한다. 두 개의 MOSFET 장치는 두 개의 분리한 게이트에 의해 각각 제어된다.
제 1 소스 리드 조립체(87)는 칩(82)상에 제 1 소스 접촉 영역(84)과 접촉하는 접촉 영역(87a)을 가진다. 소스 리드 조립체(87)상에 접촉 영역(87a)은 전기적으로 전도성 접착층(89)에 의해 칩(82)상에 소스 접촉 영역(84)과 접촉이 유지된다. 두 개의 소스 리드(87b)는 회로판에 전기적인 접촉을 제공하기 위하여 칩(82)의 각측상에 접촉 영역(87a)으로부터 확장된다.
소스 리드 조립체(87)상에 접촉 영역(87a)은 소스 접촉 영역(84)의 대부분과 전기적인 접촉을 유지한다. 접촉 영역(87a)과 소스 리드(87b)는 예를 들어 250마이크론(대략 0.01인치)의 두께를 가지는 구리 합금과 같은 금속의 시트로부터 형성된다. 알루미늄과 같은 다른 전기적으로 전도성 금속은 소스 리드 조립체(87)에 또한 사용되어질 수 있다.
접촉 영역(87a)은 소스 접촉 영역(84)를 형성하는 금속화층보다 더 두껍기 때문에, 접촉 영역(87a)은 소스 접촉 영역(84)보다 더 적은 분산된 저항을 제공한다. 접촉 영역(87a)은 그러므로 종래의 결합 와이어 접촉과 같은 작은 영역 접촉이 소스 접촉 영역(84)의 일부를 전기적으로 접촉하기 위하여 사용되는 경우에 일어나는 것을 제외하고 일어날 수 있는 소스 접촉 영역(84)의 패이스(face)를 지나는 전압 강하를 제거되거나 감소될 수 있다. 소스 리드(87b)는 또한 종래의 결합 와이어보다 낮은 전기적인 저항을 제공하므로 파워 MOSFET 패키지(80)의 패키지 저항을 상당히 감소시킨다.
소스 리드 조립체(87)과 같이, 게이트 리드 조립체(88)는 칩(82)상에 게이트 접촉 영역과 접촉하는 접촉 영역(88a)을 가진다. 게이트 리드 조립체(88)상에 접촉 영역(88a)은 전기적으로 전도성 접착층(나타내지 않은)에 의해 칩(82)상에 게이트 접촉 영역(86)과 접촉이 유지된다. 두개의 게이트 리드(88b)는 프린트된 회로판에 전기적인 접촉을 제공하기 위하여 접촉 영역(88a)으로부터 확장된다.
유사하게, 소스 리드 조립체(90)와 게이트 리드 조립체(91)는 각각 소스 및 게이트 접촉 영역(86), (87)에 접속된다. 각각의 리드 조립체는 칩(82)의 양측에 확장되는 리드를 가진다.
플라스틱 엔캡슐런트(94)는 칩(82), 리드 조립체(87), (88), (90), (91)의일부를 둘러싼다. 엔캡슐런트(94)는 파워 MOSFET 패키지(80)에 구조적인 지지와 견고함을 줄뿐만아니라 외부 세계로부터 칩(82)의 전기적이고 열적 절연을 제공한다. 엔캡슐런트(94)는 에폭시 노보락에 기초한 성형 화합물과 같은 알려진 플라스틱 엔캡슐런트가 될 수 있다.
파워 MOSFET 패키지(80)의 조립은 도 7a에서 도 7C를 통해 설명된다. 첫째로, 리드 프레임 스트립(96)은 구리 합금 또는 다른 금속의 250 마이크론두께의 시트 반강체(semi-rigid)로부터 찍어진다. 리드 프레임 스트립(96)은 또한 리드 조립체(87)와 (90), 게이트 리드 조립체(88), (91)를 포함한다. 리드 프레임 스트립(96)은 또한 상기한 리드 조립체를 함께 유지하는 접속 부분(명확하게 나타내지 않은)을 포함하고 리드 프레임 스트립(96)을 구조적인 지지를 제공한다. 리드 프레임 스트립(96)의 접속 부분은 또한 리드 조립체(87), (88), (90), (91)를 파워 MOSFET 패키지(10)와 동시에 조립될 수 있는 몇가지의 다른 파워 MOSFET 패키지(나타내지 않은)를 위한 소스 및 게이트 리드 조립체에 접속될 수 있다.
도 7a 에 관하여, 전기적으로 전도성 접착층(89)은 파워 MOSFET 칩(82)의 소스 접촉 영역(84)과 소스 접촉 영역(86) 및 게이트 접촉 영역(85), (87)상에 분리하여 침전된다. 접착층(89)은 예를 들어, 실버 필드 에폭시 또는 폴리이미드 파스테가 될 수 있다. 소스 및 게이트 접촉 영역(64)와 (66) 각각에 정열된 리드 프레임 스트립(76)상에 접촉 영역(68a)과 (70a)를 가지는 리드 프레임 스트립(76)은 그 다음에 칩(62)의 상부 표면위에 눌려진다. 리드 프레임 스트립(96)은 그 다음에 각각의 소스 및 게이트 접촉 영역에 정열된 리드 조립체의 접촉 영역(87), (88),(90), (91)을 가지는 칩(82)의 상부 표면상에 눌려진다. 접착층(89)은 그 다음에 필요하다면 경화 오븐에서 경화된다.
도 7b 에 관하여, 칩(82)은 주형안에 위치되고 플라스틱 엔캡슐런트(94)는 칩(82)과 리드 프레임(96)의 일부 주위에 사출성형된다. 도 7C 에 관하여, 리드 프레임 스트립(96)은 리드 프레임 스트립의 접속 부분을 제거하기 위해 조정되어서리드 조립체(87), (88), (90), (91)의 서로로부터 그리고 리드 프레임 스트립(96)에 의해 접속되는 다른 파워 MOSFET의 소스 및 게이트 리드로부터 분리한다.
소스 및 게이트 리드(87b), (88b), (90b), (91b)는 프린트된 회로판상에 표면-주조를 위해 갈매기 날개 모양으로 형성된다. 상기한 조정 및 형성 단계는 대개 리드 프레임 스트립(96)에 의해 접속되는 칩의 갯수를 수용할 수 있는 단 프레스에 의해 동시에 실행된다.
조립 후, 파워 MOSFET 패키지(80)는 회로판상에 대응하는 접촉 영역으로 정열된 소스, 게이트 리드(87b), (88b) 및 (90b)를 프린트된 회로판상에 주조될 수 있다. 표준 납땜 역류 프로세스는 파위 MOSFET 패키지(80)와 프린트된 회로판 사이에 견고한 구조적이고 전기적인 접촉을 제공하기 위하여 사용되어질 수 있다.
도 8a와 도 8b 에 관하여, 본 발명에 따라 구성된 제 5 파워 MOSFET 패키지(100)는 각각 상부도 및 횡단면도를 나타낸다. 파워 MOSFET 패키지(100)은 파워 MOSFET 패키지(80)과 설계에 있어서 유사하므로 상세하게 설명하지 않을 것이다.
파워 MOSFET 패키지(100)과 파워 MOSFET 패키지(80) 사이의 한 차이는 소스및 게이트 접촉 영역(나타내지 않은)이 파워 MOSFET 칩(102)의 바닥측상에 있다는 것이다. 소스 및 게이트 리드 조립체(103)는 그러므로 칩(102)의 바닥측에 부착된다.
파워 MOSFET 패키지(100)과 파워 MOSFET 패키지(80) 사이의 또하나의 차이는 파워 MOSFET 패키지(100)의 엔캡슐런트(104)가 패키지의 리드가 없는 칩 캐리어 타입을 형성하는 소스 및 게이트 리드 조립체(103)의 대부분을 둘러싼다는 것이다.
게다가 파워 MOSFET 패키지(100)과 파워 MOSFET 패키지(80) 사이의 또하나의 차이는 소스 및 게이트 리드 조립체(103)가 각각 반으로 분리된다는 것이다. 각각의 리드 조립체는 그러므로 도 8b에 나타낸 바와 같이 그것으로부터 확장된 하나의 리드를 가지는 각각의 접촉 영역을 지닌 두개의 분리된 접촉 영역을 구비한다. 리드 조립체(103)상에 두 접촉 영역은 칩(102)의 바닥측상에 소스 또는 게이트 접촉 영역을 형성하는 한가지의 연속적인 금속화층과 접촉한다. 파워 MOSFET 패키지(100)의 이 후자 특성은 파워 MOSFET 패키지(80)과 같은 배열로 실현될 수 있고, 소스 및 게이트 접촉 영역은 파워 MOSFET 칩(82)의 상부측에 있다.
여기에 설명된 다양한 실시예는 종래의 리드된 또는 리드가 없는 IC 패키지에 능가하는 여러 가지 이점을 가진다. 첫째로, 여기에 설명된 패키지는 리드가 종래의 결합와이어보다 낮은 저항을 가지고, 리드가 칩상에 각각의 접촉 표면의 대부분을 지나는 접촉이 접촉 표면을 효과적으로 쇼팅 아웃(shorting out)때문에 여기에 설명된 패키지는 패키지로부터 낮은 전기적 저항 기여를 가진다.
둘째로, 여기에 설명된 패키지는 열의 대부분이 발생되는 프린트된 회로판에칩의 상부측으로부터 칩의 상부측의 냉각을 하게 하는 좋은 열 전달을 가진다. 좋은 열 전달은 리드와 칩 사이에 좋은 열 접촉에 의해서 그리고 리드의 낮은 열적 저항에 의해 가능해진다.
셋째로, 여기에 설명된 패키지는 일반적으로 칩 자체보다 더 작은 접촉 영역을 가지는 리드 프레임을 사용한다. 이것은 칩이 칩보다 더 큰 표면 영역을 가지는 금형 패드에 결합되는 종래의 IC 패키지와는 현저하게 다르다. 여기에 설명된 리드 프레임의 더 작은 크기는 소정의 칩 크기를 더 작은 패키지 크기가 되게 해서 프린트된 회로판 또는 다른 칩 환경상에서 사용할 수 있는 한계 표면 영역의 더 효율적인 활용을 하게 한다. 다른 이점은 IC 패키지 조립과 실현의 당업자에 의해 명확해질 것이다.
본 발명과 그것의 이점은 상세하게 설명하였지만, 다양한 변화, 대용 및 변경은 첨부된 청구항에 의해 한정되는 발명의 의도 및 범위로부터 벗어나지 않게 된다.
그러므로, 종래 기술의 단점과 결함을 처리하는 반도체 장치의 요구가 높아진다. 특히, 패키지로부터 감소된 전기적 및 열적 저항 기여를 가지는 반도체 장치의 요구가 높아진다.
따라서, 개량된 반도체 장치가 개시되었다. 한 실시예에서, 반도체 장치는 상부 또는 바닥 표면상에 다수의 접촉 영역을 가진 반도체 칩을 포함한다. 전도성물질의 반강체 시트(semi-rigid sheet)로부터 형성된 제 1 리드 조립체는 반도체 칩의 접촉 영역중의 하나에 부착된 리드 조립체 접촉을 가진다. 제 1 리드 조립체는 리드 조립체 접촉에 접속되고 확장된 적어도 하나의 리드를 가진다. 또한 전도성 물질의 반강체 시트로부터 형성된 제 2 리드 조립체는 반도체 칩의 접촉 영역의 또다른 하나에 부착된 리드 조립체 접촉을 가진다. 제 2 리드 조립체는 리드 조립체 접촉에 접속되고 획장된 적어도 하나의 리드를 가진다. 엔캡슐런트는 반도체 칩, 제 1 리드 조립체의 리드 조립체 접촉과 제 2 리드 조립체의 리드 조립체 접촉을 둘러싼다.

Claims (20)

  1. 상부 및 바닥 표면을 가지고, 상부 및 바닥 표면의 선택된 하나위에 다수의 접촉 영역을 가지는 반도체 금형;
    반도체 금형 접촉 영역의 첫번째에 부착되는 리드 조립체 접촉을 가지는 제 1 반강체(semi-rigid) 리드 조립체, 리드 조립체 접촉에 접속된 적어도 하나의 리드를 더 가지는 제 1 리드 조립체;
    반도체 금형 접촉 영역의 첫번째에 부착되는 리드 조립체 접촉을 가지는 제 2 반강체(semi-rigid) 리드 조립체, 리드 조립체 접촉에 접속된 적어도 하나의 리드를 더 가지는 제 2 리드 조립체;
    반도체 금형, 제 1 리드 조립체의 리드 조립체 접촉 및 제 2 리드 조립체의 리드 조립체 접촉을 둘러싸는 엔캡슐런트를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    반도체 금형의 제 3 접촉 영역에 부착된 리드 조립체 접촉을 가지고 제 3 접촉 영역은 제 1 및 제 2 접촉 영역을 가지는 표면에 반대로 반도체 금형의 표면상에 위치되는 제 3 반강체 리드 조립체를 더 구비하는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    엔캡슐런트는 제 3 리드 조립체의 일부가 노출된 제 3 리드 조립체의 리드 조립체 접촉의 바닥 표면을 남기도록 둘러싸는 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서,
    제 3 리드 조립체는 제 3 리드 조립체의 리드 조립체 접촉에 접속된 적어도 하나의 리드를 더 구비하는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    반도체 금형의 제 1 접촉 영역에 제 1 리드 조립체의 리드 조립체 접촉을 부착하는 접착층을 더 구비하는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    제 1 리드 조립체의 리드는 갈매기 날개 모양인 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서,
    반도체 금형의 제 1 및 제 2 접촉 영역은 반도체 금형의 바닥 표면상에 형성되고, 엔캡슐런트는 제 1 및 제 2 리드 조립체의 각각의 리드의 일부가 리드가 없는 칩 캐리어 패키지를 형성하도록 둘러싸는 것을 특징으로 하는 반도체 장치.
  8. 상부 및 바닥 표면을 가지고, 상부 및 바닥 표면의 선택된 하나위에 다수의 접촉 영역을 가지는 반도체 칩;
    전도성 물질의 반강체 시트로부터 형성되고, 반도체 칩의 접촉 영역의 첫번째에 부착되는 리드 조립체를 가지고, 리드 조립체 접촉에 접속되고 확장되는 적어도 하나의 리드를 더 가지는 제 1 리드 조립체;
    전도성 물질의 반강체 시트로부터 형성되고, 반도체 칩의 접촉 영역의 첫번째에 부착되는 리드 조립체를 가지고, 리드 조립체 접촉에 접속되고 확장되는 적어도 하나의 리드를 더 가지는 제 2 리드 조립체;
    반도체 칩, 제 1 리드 조립체의 리드 조립체 접촉 및 제 2 리드 조립체의 리드 조립체 접촉을 둘러싸는 엔캡슐런트를 구비하는 것을 특징으로 하는 반도체 패키지.
  9. 제 8 항에 있어서,
    반도체 금형의 제 3 접촉 영역에 부착된 리드 조립체 접촉을 가지는 제 3 반강체 리드 조립체, 제 1 및 제 2 접촉 영역을 가지는 표면에 반대로 반도체 금형의 표면상에 위치된 접촉 영역을 더 구비하는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서,
    엔캡슐런트는 제 3 리드 조립체의 일부가 노출된 제 3 리드 조립체의 리드 조립체 접촉의 바닥 표면을 남기도록 둘러싸는 것을 특징으로 하는 반도체 장치.
  11. 제 8 항에 있어서,
    제 1 및 제 2 리드 조립체의 각각의 접촉 영역은 반도체 칩의 표면 영역보다 더 작은 표면 영역을 가지는 것을 특징으로 하는 반도체 장치.
  12. 제 8 항에 있어서,
    반도체 금형의 제 1 접촉 영역에 제 1 리드 조립체의 리드 조립체 접촉에 부착하는 접착층을 더 구비하는 것을 특징으로 하는 반도체 장치.
  13. 제 8 항에 있어서,
    반도체 금형의 제 1 및 제 2 접촉 영역은 반도체 금형의 바닥 표면상에 형성되고, 엔캡슐런트는 제 1 및 제 2 리드 조립체의 각각의 리드의 일부가 리드가 없는 칩 캐리어 패키지를 형성하도록 둘러싸는 것을 특징으로 하는 반도체 장치.
  14. 반도체 금형에 대해 각각 반도체 금형의 제 1 및 제 2 접촉 영역을 지닌 리드 프레임 스트립의 제 1 및 제 2 접촉 영역을 정열하기 위하여 제 1 및 제 2 접촉 영역을 가지는 반강체 리드 프레임 스트립 위치를 정하고;
    리드 프레임 스트립의 제 1 및 제 2 접촉 영역과 각각의 반도체 금형의 제 1 및 제 2 접촉 영역 사이에 전기적인 접촉을 하기 위하여 리드 프레임 스트립을 반도체 금형에 부착하고;
    반도체 금형과 전기적으로 절연된 엔캡슐런트에 리드 프레임 스트립의 제 1 및 제 2 접촉 영역을 둘러싸는 것을 구비하는 것을 특징으로 하는 반도체 장치 조립 방법.
  15. 제 14 항에 있어서,
    반도체 금형에 리드 프레임을 부착은 반도체 금형의 제 1 표면상 제 1 및 제2 접촉 영역상에서 전기적으로 전도성 접착제를 침전시키는 것을 구비하는 것을 특징으로 하는 반도체 장치의 조립 방법.
  16. 제 14 항에 있어서,
    전도성 물질의 반강체 시트로부터 리드 프레임 스트립을 형성하는 것을 더 구비하는 것을 특징으로 하는 반도체 장치의 조립 방법.
  17. 제 14 항에 있어서,
    접속 물질을 제거하기 위하여 리드 프레임 스트립상에 다수의 리드를 조정하는 것을 더 구비하는 것을 특징으로 하는 반도체 장치의 조립 방법.
  18. 제 14 항에 있어서,
    프린트된 회로판상에 주조하기 위해 선택된 모양으로 리드를 형성하는 것을 더 구비하는 것을 특징으로 하는 반도체 장치의 조립 방법.
  19. 제 14 항에 있어서,
    프린트된 회로판상에 반도체 장치를 주조하는 것을 더 구비하는 것을 특징으로 하는 반도체 장치의 조립 방법.
  20. 제 14 항에 있어서,
    반도체 금형에 대해 각각 반도체 금형의 제 1 및 제 2 접촉 영역을 지닌 리드 프레임 스트립의 제 1 및 제 2 접촉 영역을 정열하기 위하여 제 1 및 제 2 접촉 영역을 가지는 제 2 리드 프레임 스트립 위치를 정하고;
    리드 프레임 스트립의 제 2 접촉 영역과 각각의 반도체 금형의 제 2 접촉 영역 사이에 전기적인 접촉을 하기 위하여 제 2 리드 프레임 스트립을 반도체 금형에 적용하는 것을 구비하는 것을 특징으로 하는 반도체 장치의 조립 방법.
KR1019990020146A 1998-06-02 1999-06-02 리드와 직접 접속된 집적회로 칩 패키지 KR100363776B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/089,310 1998-06-02
US09/089,310 US6249041B1 (en) 1998-06-02 1998-06-02 IC chip package with directly connected leads

Publications (2)

Publication Number Publication Date
KR20000005823A true KR20000005823A (ko) 2000-01-25
KR100363776B1 KR100363776B1 (ko) 2002-12-11

Family

ID=22216920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020146A KR100363776B1 (ko) 1998-06-02 1999-06-02 리드와 직접 접속된 집적회로 칩 패키지

Country Status (6)

Country Link
US (1) US6249041B1 (ko)
EP (4) EP0962975B1 (ko)
JP (2) JP4991042B2 (ko)
KR (1) KR100363776B1 (ko)
DE (1) DE69940386D1 (ko)
TW (1) TW520541B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180107073A (ko) * 2017-02-20 2018-10-01 신덴겐코교 가부시키가이샤 전자 장치

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423623B1 (en) * 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
KR20000057810A (ko) 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
WO2000049656A1 (fr) * 1999-02-17 2000-08-24 Hitachi, Ltd. Dispositif semi-conducteur et procede de fabrication associe
US6856013B1 (en) * 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
US6825550B2 (en) 1999-09-02 2004-11-30 Micron Technology, Inc. Board-on-chip packages with conductive foil on the chip surface
US7211877B1 (en) * 1999-09-13 2007-05-01 Vishay-Siliconix Chip scale surface mount package for semiconductor device and process of fabricating the same
US6867499B1 (en) * 1999-09-30 2005-03-15 Skyworks Solutions, Inc. Semiconductor packaging
US6521982B1 (en) 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6720642B1 (en) * 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6762067B1 (en) * 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails
JP3864029B2 (ja) * 2000-03-24 2006-12-27 松下電器産業株式会社 半導体パッケージ及び半導体パッケージの製造方法
US6870254B1 (en) * 2000-04-13 2005-03-22 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
US6989588B2 (en) * 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
US6566164B1 (en) 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
US6717260B2 (en) * 2001-01-22 2004-04-06 International Rectifier Corporation Clip-type lead frame for source mounted die
US6469398B1 (en) 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US6645791B2 (en) * 2001-04-23 2003-11-11 Fairchild Semiconductor Semiconductor die package including carrier with mask
US6791172B2 (en) 2001-04-25 2004-09-14 General Semiconductor Of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package
US7057273B2 (en) 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
EP1271648A1 (en) * 2001-06-22 2003-01-02 Siliconx (Taiwan) Ltd Power semiconductor package and method for making the same
JP2003100976A (ja) * 2001-09-27 2003-04-04 Sanyo Electric Co Ltd 半導体装置
US20030064542A1 (en) * 2001-10-02 2003-04-03 Corisis David J. Methods of packaging an integrated circuit
EP1316999A1 (de) * 2001-11-28 2003-06-04 Continental ISAD Electronic Systems GmbH & Co. oHG Verfahren und Vorichtung zum Kontaktieren von Leistungselektronik-Bauelementen
US7323361B2 (en) * 2002-03-29 2008-01-29 Fairchild Semiconductor Corporation Packaging system for semiconductor devices
EP1357594A1 (en) * 2002-04-23 2003-10-29 General Semiconductor of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package
TW540123B (en) * 2002-06-14 2003-07-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package with lead frame as chip carrier
JP2004079760A (ja) 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US20040080028A1 (en) 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
DE10301091B4 (de) * 2003-01-14 2015-01-22 Infineon Technologies Ag Leistungs-Halbleiterbauelement und Verfahren zur Verbindung von einem gemeinsamen Substratträger zugeordneten Halbleitereinrichtungen
DE10303463B4 (de) * 2003-01-29 2006-06-14 Infineon Technologies Ag Halbleiterbauelement mit wenigstens zwei in einem Gehäuse integrierten und durch einen gemeinsamen Kontaktbügel kontaktierten Chips
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP2004349347A (ja) * 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package
US20060108635A1 (en) * 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
US20060145319A1 (en) * 2004-12-31 2006-07-06 Ming Sun Flip chip contact (FCC) power package
US9337132B2 (en) * 2004-12-31 2016-05-10 Alpha And Omega Semiconductor Incorporated Methods and configuration for manufacturing flip chip contact (FCC) power package
US7884454B2 (en) * 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7511361B2 (en) 2005-01-05 2009-03-31 Xiaotian Zhang DFN semiconductor package having reduced electrical resistance
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US20060145312A1 (en) * 2005-01-05 2006-07-06 Kai Liu Dual flat non-leaded semiconductor package
JP2006203048A (ja) * 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd 半導体装置
DE102005011159B4 (de) * 2005-03-09 2013-05-16 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben
JP2006324320A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
DE102005027356B4 (de) * 2005-06-13 2007-11-22 Infineon Technologies Ag Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
US20070075419A1 (en) * 2005-09-06 2007-04-05 Denso Corporation Semiconductor device having metallic lead and electronic device having lead frame
US7683464B2 (en) * 2005-09-13 2010-03-23 Alpha And Omega Semiconductor Incorporated Semiconductor package having dimpled plate interconnections
US7622796B2 (en) * 2005-09-13 2009-11-24 Alpha And Omega Semiconductor Limited Semiconductor package having a bridged plate interconnection
US20070057368A1 (en) * 2005-09-13 2007-03-15 Yueh-Se Ho Semiconductor package having plate interconnections
US20070075406A1 (en) * 2005-09-30 2007-04-05 Yueh-Se Ho Wafer-level method for metallizing source, gate and drain contact areas of semiconductor die
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
DE102006005420B4 (de) * 2006-02-03 2010-07-15 Infineon Technologies Ag Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102006015447B4 (de) * 2006-03-31 2012-08-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
JP5165214B2 (ja) * 2006-06-26 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
DE102006060484B4 (de) * 2006-12-19 2012-03-08 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
US8237268B2 (en) 2007-03-20 2012-08-07 Infineon Technologies Ag Module comprising a semiconductor chip
GB2451077A (en) * 2007-07-17 2009-01-21 Zetex Semiconductors Plc Semiconductor chip package
US8140310B2 (en) * 2007-11-01 2012-03-20 Schlumberger Technology Corporation Reservoir fracture simulation
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
JP2009200338A (ja) * 2008-02-22 2009-09-03 Renesas Technology Corp 半導体装置の製造方法
JP4804497B2 (ja) * 2008-03-24 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US20110024896A1 (en) * 2008-07-07 2011-02-03 Mitsubishi Electric Corporation Power semiconductor device
JP5107839B2 (ja) 2008-09-10 2012-12-26 ルネサスエレクトロニクス株式会社 半導体装置
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
US8188587B2 (en) * 2008-11-06 2012-05-29 Fairchild Semiconductor Corporation Semiconductor die package including lead with end portion
US8124449B2 (en) 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
US20100164078A1 (en) * 2008-12-31 2010-07-01 Ruben Madrid Package assembly for semiconductor devices
JP5621217B2 (ja) * 2009-06-11 2014-11-12 シンフォニアテクノロジー株式会社 電子モジュールの製造方法及び電子モジュール並びに車両
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
DE102009041641B4 (de) * 2009-09-17 2020-09-24 Pac Tech-Packaging Technologies Gmbh Diodenanordnung und Verfahren zur Herstellung einer Diodenanordnung
US9728868B1 (en) 2010-05-05 2017-08-08 Cree Fayetteville, Inc. Apparatus having self healing liquid phase power connects and method thereof
KR101101018B1 (ko) * 2010-06-21 2011-12-29 김재구 리드선이 개량된 다이오드 패키지 및 그 제조방법
DE102011003870A1 (de) * 2011-02-09 2012-08-09 Robert Bosch Gmbh Schaltungsmodul für ein Fahrzeug
JP5787784B2 (ja) * 2012-02-15 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置
US8803185B2 (en) * 2012-02-21 2014-08-12 Peiching Ling Light emitting diode package and method of fabricating the same
JP2012235164A (ja) * 2012-08-20 2012-11-29 Renesas Electronics Corp 半導体装置
DE102012019391A1 (de) * 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität
JP6338937B2 (ja) * 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法
JP2016062904A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体装置
JP2017022258A (ja) * 2015-07-10 2017-01-26 株式会社東芝 半導体パッケージ
JP6764112B2 (ja) * 2016-08-12 2020-09-30 ミツミ電機株式会社 電池保護装置
US11211311B2 (en) 2017-02-20 2021-12-28 Shindengen Electric Manufacturing Co., Ltd. Electronic device and connection body
JP6349470B1 (ja) * 2017-02-20 2018-06-27 新電元工業株式会社 電子装置、接続体及び電子装置の製造方法
US10720380B1 (en) 2017-06-13 2020-07-21 Starlet R. Glover Flip-chip wire bondless power device
US10553524B2 (en) * 2017-10-30 2020-02-04 Microchip Technology Incorporated Integrated circuit (IC) die attached between an offset lead frame die-attach pad and a discrete die-attach pad
US11373936B2 (en) * 2019-11-14 2022-06-28 Rohde & Schwarz Gmbh & Co. Kg Flat no-leads package, packaged electronic component, printed circuit board and measurement device
US20210305166A1 (en) * 2020-03-27 2021-09-30 Cree, Inc. Power semiconductor package with improved performance
JP6967627B2 (ja) * 2020-05-08 2021-11-17 アオイ電子株式会社 半導体装置
US11908771B2 (en) * 2021-11-12 2024-02-20 Infineon Technologies Ag Power semiconductor device with dual heat dissipation structures
WO2023112743A1 (ja) * 2021-12-17 2023-06-22 ローム株式会社 電子装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52172A (en) * 1975-06-23 1977-01-05 Hitachi Ltd Semiconductor
JPS5577165A (en) * 1978-12-06 1980-06-10 Mitsubishi Electric Corp Semiconductor device
US4439918A (en) * 1979-03-12 1984-04-03 Western Electric Co., Inc. Methods of packaging an electronic device
US4380114A (en) * 1979-04-11 1983-04-19 Teccor Electronics, Inc. Method of making a semiconductor switching device
US4935803A (en) 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
US5028987A (en) * 1989-07-03 1991-07-02 General Electric Company High current hermetic package having a lead extending through the package lid and a packaged semiconductor chip
WO1991000617A1 (en) * 1989-07-03 1991-01-10 General Electric Company Low inductance encapsulated package including a semiconductor chip
JP2901091B2 (ja) * 1990-09-27 1999-06-02 株式会社日立製作所 半導体装置
JP2982126B2 (ja) * 1991-03-20 1999-11-22 株式会社日立製作所 半導体装置およびその製造方法
JP2747634B2 (ja) * 1992-10-09 1998-05-06 ローム株式会社 面実装型ダイオード
JP2670408B2 (ja) 1992-10-27 1997-10-29 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH07230934A (ja) * 1994-02-18 1995-08-29 Rohm Co Ltd 電子部品及びその基板実装構造
US5544412A (en) 1994-05-24 1996-08-13 Motorola, Inc. Method for coupling a power lead to a bond pad in an electronic module
DE69418037T2 (de) * 1994-08-02 1999-08-26 St Microelectronics Srl Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau
JP3027512B2 (ja) * 1994-08-23 2000-04-04 株式会社日立製作所 パワーｍｏｓｆｅｔ
JPH08116016A (ja) * 1994-10-15 1996-05-07 Toshiba Corp リードフレーム及び半導体装置
US5821611A (en) * 1994-11-07 1998-10-13 Rohm Co. Ltd. Semiconductor device and process and leadframe for making the same
US5665996A (en) 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
US6040626A (en) 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180107073A (ko) * 2017-02-20 2018-10-01 신덴겐코교 가부시키가이샤 전자 장치
US10615092B2 (en) 2017-02-20 2020-04-07 Shindengen Electric Manufacturing Co., Ltd. Electronic device

Also Published As

Publication number Publication date
EP0962975A2 (en) 1999-12-08
JP4991042B2 (ja) 2012-08-01
EP2306515A3 (en) 2011-10-26
JPH11354702A (ja) 1999-12-24
EP2306513A3 (en) 2011-10-12
EP0962975A3 (en) 2000-08-16
JP2009302564A (ja) 2009-12-24
EP2058857A3 (en) 2011-05-18
EP2306513A2 (en) 2011-04-06
KR100363776B1 (ko) 2002-12-11
EP2306515A2 (en) 2011-04-06
JP5442368B2 (ja) 2014-03-12
TW520541B (en) 2003-02-11
US6249041B1 (en) 2001-06-19
DE69940386D1 (de) 2009-03-26
EP0962975B1 (en) 2009-02-11
EP2058857A2 (en) 2009-05-13

Similar Documents

Publication Publication Date Title
KR100363776B1 (ko) 리드와 직접 접속된 집적회로 칩 패키지
JP3027512B2 (ja) パワーｍｏｓｆｅｔ
US6469384B2 (en) Unmolded package for a semiconductor device
US6246114B1 (en) Semiconductor device and resin film
JP3768158B2 (ja) 半導体デバイス
US20080029906A1 (en) Semiconductor switching module and method
JP2000223634A (ja) 半導体装置
JPS59141249A (ja) 電力チツプ・パツケ−ジ
US5841183A (en) Chip resistor having insulating body with a continuous resistance layer and semiconductor device
US6841865B2 (en) Semiconductor device having clips for connecting to external elements
EP1696484B1 (en) Process for assembling a double-sided circuit component
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
JP3685659B2 (ja) 半導体装置の製造方法
JP3314574B2 (ja) 半導体装置の製造方法
US20240120247A1 (en) Method of Manufacturing a Semiconductor Package, Such Semiconductor Package as well as an Electronic System Comprising a PCB Element and at Least Such Semiconductor Package
JPH11251360A (ja) 半導体装置およびその製造方法
EP0942635A1 (en) A power semiconductor device for "flip-chip" connections
US7601560B2 (en) Method for producing an electronic circuit
JP3614386B2 (ja) パワーｍｏｓｆｅｔ
JP3995661B2 (ja) パワーｍｏｓｆｅｔの製造方法
JP2002124613A (ja) パワーｍｏｓｆｅｔの製造方法
JP2002124614A (ja) パワーｍｏｓｆｅｔ
JPH02244749A (ja) パワーモジュール基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121107

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131107

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee