DE102009041641B4 - Diodenanordnung und Verfahren zur Herstellung einer Diodenanordnung - Google Patents

Diodenanordnung und Verfahren zur Herstellung einer Diodenanordnung Download PDF

Info

Publication number
DE102009041641B4
DE102009041641B4 DE102009041641.2A DE102009041641A DE102009041641B4 DE 102009041641 B4 DE102009041641 B4 DE 102009041641B4 DE 102009041641 A DE102009041641 A DE 102009041641A DE 102009041641 B4 DE102009041641 B4 DE 102009041641B4
Authority
DE
Germany
Prior art keywords
diode
electrodes
contact
arrangement
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009041641.2A
Other languages
English (en)
Other versions
DE102009041641A1 (de
Inventor
Dr. Zakel Elke
Dr. Teutsch Thorsten
Ghassem Azdasht
Siavash Tabrizi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pac Tech Packaging Technologies GmbH
Original Assignee
Pac Tech Packaging Technologies GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pac Tech Packaging Technologies GmbH filed Critical Pac Tech Packaging Technologies GmbH
Priority to DE102009041641.2A priority Critical patent/DE102009041641B4/de
Priority to US13/395,939 priority patent/US8742571B2/en
Priority to PCT/DE2010/001082 priority patent/WO2011032538A2/de
Publication of DE102009041641A1 publication Critical patent/DE102009041641A1/de
Application granted granted Critical
Publication of DE102009041641B4 publication Critical patent/DE102009041641B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/83224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Abstract

Diodenanordnung (10) mit einer Diode (11) und zwei Elektroden (14, 15), die jeweils auf einer von zwei einander gegenüberliegend angeordneten Kontaktflächen (20, 21) der Diode über eine Lotverbindung (22, 23) elektrisch leitend mit der Diode verbunden sind, wobei die Kontaktflächen der Diode durch die Oberflächen von einer Unterseite (19) und einer Oberseite (18) der Diode gebildet sind und über die Lotverbindung mit Kontaktfortsätzen (12, 13) der Elektroden kontaktiert sind, die mit den Kontaktflächen der Diode deckungsgleiche Gegenkontaktflächen (24, 25) bilden.

Description

  • Die vorliegende Erfindung betrifft eine Diodenanordnung mit einer Diode und zwei Elektroden, die jeweils auf einer von zwei einander gegenüberliegend angeordneten Kontaktflächen der Diode über eine Lotverbindung elektrisch leitend mit der Diode verbunden sind, wobei die Kontaktflächen der Diode durch die Oberflächen von einer Unterseite und einer Oberseite der Diode gebildet sind und über die Lotverbindung mit Kontaktfortsätzen der Elektroden kontaktiert sind, die mit den Kontaktflächen der Diode deckungsgleiche Gegenkontaktflächen bilden.
  • Des Weiteren betrifft die vorliegende Erfindung ein Verfahren zur Herstellung einer derartigen Diodenanordnung.
  • Diodenanordnungen der eingangs genannten Art werden beispielsweise als Bauteile von Solarzellen eingesetzt und werden dabei als so genannte „Leistungsdioden“ mit hohen elektrischen Strömen beaufschlagt. Grundsätzlich sind derartige Diodenanordnungen für sämtliche Einsatzbereiche geeignet, in denen hohe Leistungen über die Diode abgeführt werden müssen, so dass entsprechende Kühlmaßnahmen für einen störungsfreien Betrieb der Dioden zu treffen sind.
  • Aus der GB 912 460 A sowie ebenfalls aus der S58-216448 A JP ist eine Halbleiterbaugruppe bekannt, bei der ein Halbleiterbauelement in Sandwichanordnung zwischen Anschlussdrahtenden angeordnet und mit den Anschlussdrahtenden verlötet ist.
  • Die EP 0 962 975 A2 zeigt eine Diode, die über einen Sourceanschluss mit einem Kontaktdraht kontaktiert ist, wobei zur Reduzierung des Kontaktwiderstands der Kontaktdraht den Sourceanschluss nicht völlig abdeckt.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Diodenanordnung vorzuschlagen, die sich auch bei hoher Leistungsdichte durch eine besondere Betriebssicherheit auszeichnet. Des Weiteren liegt der Erfindung die Aufgabe zugrunde, ein Verfahren vorzuschlagen, mit dem derartige, auch unter höheren Temperaturen betriebssichere, Diodenanordnungen effektiv herstellbar sind.
  • Die erfindungsgemäße Diodenanordnung weist die Merkmale des Anspruchs 1 auf.
  • Bei der erfindungsgemäßen Diodenanordnung sind die Kontaktflächen der Diode durch die Oberflächen von einer Unterseite und einer Oberseite der Diode gebildet und über die Lotverbindung mit Kontaktfortsätzen der Elektroden kontaktiert, welche mit den Kontaktflächen der Diode deckungsgleiche Gegenkontaktflächen bilden.
  • Erfindungsgemäß steht demnach bei der Diodenanordnung die gesamte Oberfläche einer Unterseite oder Oberseite der Diode zur Kontaktierung mit den Elektroden zur Verfügung. Hierdurch ist es möglich, den Übergangswiderstand zwischen der Diode und den Elektroden so gering wie möglich auszubilden. Aufgrund der Kontaktierung der Kontaktflächen der Diode mit Kontaktfortsätzen der Elektroden, die deckungsgleiche Gegenkontaktflächen ausbilden, ist sichergestellt, dass sich die Lotverbindung in ihrer Flächenausdehnung nicht über die Kontaktflächen der Diode hinaus erstreckt, so dass hierdurch auch die Ausbildung von Kurzschlüssen zwischen der Unterseite und der Oberseite der Elektrode weitestgehend reduziert ist. Dadurch, dass Kontaktfortsätze an den Elektroden zur Kontaktierung mit der Diode vorgesehen sind, ist es möglich, die Elektroden in ihren über die Kontaktfortsätze hinausgehenden Bereichen beliebig auszubilden und dabei insbesondere flächenmäßig ausgedehnte Elektroden zu gestalten, die eine besonders gute Wärmeabfuhr von der Diode bzw. den Lötverbindungen zwischen der Diode und den Elektroden ermöglichen.
  • Als besonders vorteilhaft für die Herstellung der Diodenanordnung erweist es sich, wenn die Elektroden durch Teilstücke eines Elektrodensubstrats aus einem Leitermaterial gebildet sind, dessen Kontaktseite mit einer Beschichtung aus einer Lotmaterial-Barriere versehen ist, auf die eine Lotmaterial-Kontaktschicht aufgebracht ist.
  • Hierdurch ist es möglich, zur Herstellung der Elektroden ein Halbzeug vorzusehen, das beispielsweise durch einen Plattierungsvorgang aufgebrachte Beschichtungen aufweist, die die Herstellung einer Lotverbindung mit definierten Eigenschaften erleichtern. Insbesondere sorgt dabei die Ausbildung einer Lotmaterial-Barriere für eine Diffusionssperre, die einerseits die Herstellung einer Lotverbindung definierter Zusammensetzung ermöglicht und andererseits es auch unterstützt, eine Lotverbindung definierter Höhe herzustellen, um so reproduzierbare Anschlussmaße der Diodenanordnung zu ermöglichen, die beispielsweise durch den Abstand a der auf unterschiedlichen Oberflächen der Diode angeordneten Elektroden voneinander definiert ist.
  • Als besonders vorteilhaft hat es sich herausgestellt, wenn das Elektrodensubstrat aus Kupfer oder einer Kupferlegierung gebildet ist, die Lotmaterial-Barriere Nickel oder eine Nickellegierung aufweist und die Lotmaterial-Kontaktschicht Zinn oder eine Zinnlegierung aufweist.
  • Das erfindungsgemäße Verfahren weist die Merkmale des Anspruchs 4 auf.
  • Bei dem erfindungsgemäßen Verfahren werden an den Elektroden ausgebildete Kontaktfortsätze, die Gegenkontaktflächen bilden, die in ihrer Flächenausdehnung mit einer Unterseite und einer Oberseite der Diode übereinstimmen, mit einem Lotmaterial-Auftrag versehen, und zur Herstellung einer Lotverbindung wird die Diode nachfolgend in einer Sandwich-Anordnung derart zwischen den Elektroden angeordnet, dass die Gegenkontaktflächen der Kontaktfortsätze in einer Überdeckungslage mit durch die Unterseite oder die Oberseite der Diode gebildeten Kontaktflächen angeordnet sind.
  • Erfindungsgemäß erfolgt bereits vor der Herstellung der Sandwich-Anordnung und der Ausbildung der Lotverbindung ein Reflow des auf die Kontaktfortsätze der Elektroden aufgebrachten Lotmaterial-Auftrags, um insbesondere die Ausbildung von Kurzschlüssen zwischen der Unterseite und der Oberseite der Diode während der nachfolgenden Ausbildung der Lotverbindung weitestgehend ausschließen zu können.
  • Besonders vorteilhaft für eine automatisierte Herstellung der Diodenanordnung ist es, wenn die Herstellung der Sandwich-Anordnung in zwei Phasen erfolgt, derart, dass in einer ersten Phase eine erste Überdeckungsanordnung zwischen der Gegenkontaktfläche der ersten Elektrode und der ersten Kontaktfläche der Diode und anschließend in einer zweiten Phase eine zweite Überdeckungsanordnung zwischen der Gegenkontaktfläche der zweiten Elektrode und der zweiten Kontaktfläche der Diode erfolgt.
  • Dabei hat es sich insbesondere hinsichtlich der Handhabung der Elemente bei der Herstellung der Sandwich-Anordnung als vorteilhaft herausgestellt, wenn die erste Überdeckungsanordnung derart hergestellt wird, dass die Diode mit der ersten Kontaktfläche auf die Gegenkontaktfläche der ersten Elektrode appliziert wird und nachfolgend die zweite Überdeckungsanordnung derart hergestellt wird, dass die zweite Elektrode mit ihrer Gegenkontaktfläche auf die zweite Kontaktfläche der Diode appliziert wird.
  • In einer möglichen Variante des Verfahrens erfolgt die Ausbildung der Lotverbindung nach Herstellung der Sandwich-Anordnung.
  • Besonders vorteilhaft ist es, wenn die Ausbildung der Lotverbindung in zwei Phasen erfolgt, derart, dass nach Herstellung der ersten Überdeckungsanordnung eine erste Lotverbindung und nach Herstellung der zweiten Überdeckungsanordnung eine zweite Lotverbindung hergestellt wird.
  • Wenn zur Ausbildung der Lotverbindung eine rückwärtige Beaufschlagung des Kontaktfortsatzes von zumindest einer Elektrode erfolgt, kann die dadurch definierte Relativanordnung der Diode und der elektrodenerhaltenden Sandwich-Anordnung bei Durchführung der Lotverbindung unverändert beibehalten werden.
  • Wenn zur Bereitstellung der Elektroden für eine nachfolgende Ausbildung der Sandwich-Anordnung die Elektroden durch Entnahme von Teilstücken eines bandförmigen Elektrodensubstrats gebildet werden, derart, dass nach Entnahme der Teilstücke die bandförmige Ausbildung des Elektrodensubstrats erhalten bleibt, kann ein Halbzeug für die Herstellung bzw. Bereitstellung der Elektroden verwendet werden, das kontinuierlich ausgebildet ist und insbesondere keine Strukturierung zur Erzeugung der Elektroden aufweisen muss.
  • Nachfolgend wird eine bevorzugte Ausführungsform der Diodenanordnung sowie ein Verfahren zur Herstellung einer Diodenanordnung anhand eines Beispiels unter Bezugnahme auf die Zeichnungen näher erläutert.
  • Es zeigen:
    • 1 eine Diodenanordnung in Seitenansicht;
    • 2 eine Diodenanordnung in Draufsicht;
    • 3 eine schematische Darstellung des Verfahrens zur Herstellung der Diodenanordnung.
  • 1 zeigt eine Diodenanordnung 10, die in einer Stapel- oder Sandwichanordnung 44 ausgebildet ist, mit einer Diode 11, die zwischen zwei Kontaktfortsätzen 12, 13 angeordnet ist, welche jeweils an einem freien Kontaktende von streifenförmigen Elektroden 14, 15 ausgebildet sind.
  • Wie insbesondere der 2 zu entnehmen ist, weisen die Elektroden 14, 15 an ihren den Kontaktfortsätzen 12, 13 diametral gegenüberliegenden Enden weitere Kontaktfortsätze 16, 17 auf, die zur elektrisch leitenden Verbindung der Diodenanordnung 10 mit weiteren Anschlusseinrichtungen dienen.
  • Wie weiterhin aus 1 zu ersehen ist, ist durch die Stapelanordnung ein Kontaktaufbau zwischen den Kontaktfortsätzen 12, 13 der Elektroden 14, 15 aufgebaut, der jeweils auf einer Oberseite 18 und einer Unterseite 19 der Diode 11 eine Diodenkontaktfläche 20, 21 aufweist, welche als metallische Anschlussfläche einer Roh-Diode gebildet sein kann, so dass es sich bei der in 1 dargestellten Diode 11 beispielsweise um eine unmittelbar vor Anordnung in der in 1 dargestellten Stapelanordnung durch Sägen aus einem Waver-Verbund vereinzelte Diode handeln kann, bei der insbesondere noch keine Präparierung der Diodenkontaktfläche 20, 21 vorgenommen wurde, die sich also noch in ihrem Rohzustand befindet.
  • Jeweils auf den Diodenkontaktflächen 20, 21 ist eine zu einem aufgeschmolzenen Lotmaterial gebildete Lotverbindung 22, 23 vorgesehen, die eine elektrisch leitende, mechanisch belastbare Verbindung zwischen den Diodenkontaktflächen 20, 21 und Gegenkontaktflächen 24, 25 der Kontaktfortsätze 12, 13 bildet.
  • Wie aus einer Zusammenschau der 1 und 2 deutlich wird, sind die Kontaktfortsätze 12, 13 und die Diode 11 in ihren Abmessungen so aufeinander abgestimmt, dass sich, wie insbesondere aus der 2 ersichtlich, eine deckungsgleiche Anordnung ergibt, mit der Folge, dass sich eine im Wesentlichen flächenbündige Anordnung des Kontaktaufbaus in der in 1 eingezeichneten Stapelrichtung 26 ergibt.
  • Weiterhin zeigen die 1 und 2 deutlich, dass sowohl die Diodenkontaktflächen 20, 21 als auch die durch die Kontaktfortsätze 12, 13 gebildeten Gegenkontaktflächen 24, 25 eine übereinstimmende Flächenausdehnung oder Größe aufweisen.
  • Diese aufeinander abgestimmte Flächenausdehnung im Zusammenwirken mit den in Folge eines Umschmelzens zur Ausbildung der Lotverbindungen 22, 23 des Lotmaterials entstehenden Kapillarkräften im Bereich der Lotverbindungen 22, 23 verhindert, dass es bei Ausbildung der Lotverbindung zur Ausbildung von Lotmaterialbrücken zwischen der Oberseite 18 und der Unterseite 19 der Diode 11 kommen kann.
  • Wie der 2 zu entnehmen ist, weisen die Elektroden 14, 15 zwischen ihren Kontaktfortsätzen 12 und 16 bzw. 13 und 17 ausgehend von den zur Kontaktierung mit der Diode 11 dienenden Kontaktfortsätzen 12, 13 eine zunehmende Breite b auf, wobei die Kontaktfortsätze 16, 17 wieder schmäler ausgeführt sind. Hierdurch ist zum einen sichergestellt, dass, wie bereits vorstehend ausführlich erläutert, im Bereich der Diode 11 eine Ausbildung von Lotverbindungen 22, 23 ohne die Gefahr von Kurzschlussgestaltungen möglich ist. Zum anderen kann trotzdem eine große Kühlfläche durch die im Übrigen breite Ausgestaltung der Elektroden 14, 15 gebildet werden, die im Leistungsbetrieb der Diode 11 einer thermischen Überbeanspruchung der Diode 11 oder der Lotverbindungen 22, 23 entgegenwirkt.
  • Nachfolgend soll Bezug nehmend auf 3 ein mögliches Verfahren zur Herstellung der in den 1 und 2 dargestellten Diodenanordnung näher erläutert werden. Hierzu ist in 3 unter anderem eine Vorrichtung zur Herstellung von Diodenanordnungen 10 dargestellt, die eine Zuführeinrichtung 27 zur Zuführung eines bandförmigen Elektrodensubstrats umfasst, vermittels der zwei Elektrodensubstratbänder 28, 29 über jeweils eine Aufrolleinrichtung 30 und eine Abrolleinrichtung 31 kontinuierlich in Zuführrichtung 32 zugeführt werden.
  • Die Elektrodensubstratbänder 28, 29 weisen im vorliegenden Fall einen mehrschichtigen Aufbau auf mit einem Kupferband, das mit einer als Diffusions-Barriere wirkenden Lotmaterial-Barriere versehen ist, auf der eine Lotmaterialkontaktschicht aufgebracht ist. Vorzugsweise findet sich der vorgenannte Aufbau aus einer Lotmaterial-Barriere mit darauf ausgebildeter Lotmaterial-Kontaktschicht sowohl auf der Unterseite als auch auf der Oberseite der Elektrodensubstratbänder.
  • Wie weiterhin aus 3 ersichtlich, ist Bestandteil der Vorrichtung zur Herstellung der Diodenanordnungen 10 ein im Taktbetrieb in Drehrichtung 33 vorbewegter Rund-Takttisch 34, der vermittels einer Übernahmeeinrichtung 35 von der Zuführeinrichtung 27 übernommene Elektroden 14, 15 zu verschiedenen, nachfolgend noch erläuterten Einrichtungen überführt.
  • Die Übernahmeeinrichtung 35 ist mit einer hier nicht näher dargestellten Stanzeinrichtung versehen, die aus den kontinuierlich gleichförmig ausgebildeten Elektrodensubstratbändern 28, 29 durch Stanzung Elektroden 14, 15 vereinzelt und in jeweils eine auf dem Rund-Takttisch 34 ausgebildete Elektrodenaufnahme 36, 37 überführt. Im Einzelnen wird hierzu bei dem in 3 beispielhaft dargestellten Verfahren zunächst eine Mehrzahl von Elektroden 14 dem Elektrodensubstratband 28 entnommen und in die der Peripherie des Rund-Takttischs 34 zugeordnete Elektrodenaufnahme 36 überführt, mit dem Ergebnis, dass im vorliegenden Fall vier Elektroden 14 in einer Reihe in der Elektrodenaufnahme 36 angeordnet sind.
  • Anschließend werden durch Stanzung Elektroden 15 aus dem Elektrodensubstratband 29 vereinzelt und in die benachbart der Elektrodenaufnahme 36 angeordnete Elektrodenaufnahme 37 überführt, derart, dass in der Elektrodenaufnahme 37 vier Elektroden 15 in Reihe angeordnet sind. Nachfolgend werden die in den Elektrodenaufnahmen 36 und 37 aufgenommenen Elektroden 14 und 15 durch Ausführung eines Dreh-Takts in Drehrichtung 33 zu einer Lotmaterialapplikationseinrichtung 38 überführt. In der Lotmaterialapplikationseinrichtung 38 erfolgt eine Applikation von Lotmaterial auf die in 3 nicht im Einzelnen dargestellten Kontaktfortsätze 12, 13 der Elektroden 14, 15, wobei die Applikation beispielsweise durch den Auftrag eines Lotmaterialdepots in Form einer Lotpaste erfolgen kann. Ebenso gut können jedoch Lotmaterialdepots in zumindest teilweise aufgeschmolzenem Zustand auf die Kontaktfortsätze 12, 13 der Elektroden 14, 15 aufgebracht werden.
  • Nachfolgend wird durch Ausführung eines weiteren Dreh-Takts in Drehrichtung 33 ein Transport der Elektroden 14, 15 zu einer Umschmelzeinrichtung 39 ausgeführt, die beispielsweise aus einer Laseranordnung, insbesondere einer Diodenlaseranordnung, bestehen kann, bei der entsprechend den in den Elektrodenaufnahmen 36, 37 aufgenommenen Elektroden, 14, 15 vier Laserdioden 40 in Reihe angeordnet sind. Durch eine radiale Zustellbewegung 41 der Laserdioden 40 können diese in eine Überdeckungslage mit den auf den Elektroden 14 angeordneten Lotmaterialdepots gebracht werden, so dass von unterhalb des Rund-Takttischs 34 her eine rückwärtige Beaufschlagung der Lotmaterialdepots durch die Elektroden 14 hindurch erfolgen kann.
  • Nach dem Aufschmelzen der Lotmaterialdepots auf den Elektroden 14 erfolgt mittels einer Zuführeinrichtung 48 eine Applikation von vier in einer Reihe angeordneten Dioden 11 auf die aufgeschmolzenen Lotmaterialdepots der Elektroden 14.
  • Nach einer weiteren Dreh-Takt-Bewegung werden die mit den Dioden 11 bestückten Elektroden 14 zu einer weiteren Umschmelzeinrichtung 42 überführt, die im Wesentlichen wie die zuvor beschriebene Umschmelzeinrichtung 39 ausgebildet ist und eine rückwärtige Beaufschlagung der Elektroden 14 mit Laserenergie aus einer Position unterhalb des Rund-Takttischs 34 ermöglicht, mit der Folge, dass zwischen den Elektroden 14 und den Dioden 11 eine erste Lotverbindung 22 ausgebildet wird (1).
  • Nach Überführung der Elektroden 14 und 15 zu einer Stapeleinrichtung 43 werden die Elektroden 15 durch Umschwenken in eine Stapelanordnung mit den Elektroden 14 überführt, derart, dass sich die in 1 dargestellte Relativanordnung der Elektroden 14 und 15 ergibt. Zur Fixierung der Stapelanordnung 44 und Herstellung der in 1 dargestellten Diodenanordnung 10 wird die Stapelanordnung 44 nach Ausführung eines weiteren Dreh-Takts in Drehrichtung 33 zu einer weiteren Umschmelzeinrichtung 45 überführt, welche durch Umschmelzen der auf den Elektroden 15 angeordneten Lotmaterialdepots die weitere Lotverbindung 23 herstellt (1). Dabei kann eine entsprechende Beaufschlagung mit Laserenergie wahlweise von unterhalb des Rund-Takttischs 34 her oder auch von oberhalb des Rund-Takttisches 34 her erfolgen, wobei im ersten Fall die Herstellung der Lotverbindung 23 mittels eines Energieflusses über die Elektroden 14, die Lotverbindungen 22 und die Dioden 11 erfolgt und im zweiten Fall eine vergleichsweise direktere Energiebeaufschlagung über die Elektroden 15 erfolgt. Unabhängig von der Beaufschlagungsrichtung erfolgt jedoch in jedem Fall eine rückwärtige Energiebeaufschlagung über die jeweiligen Elektroden 14 oder 15.
  • Nach Überführung der fertig gestellten Diodenanordnungen 10 können diese dann vermittels einer Entnahmeeinrichtung 46 der Elektrodenaufnahme 37 entnommen und in eine Magazinanordnung 47 überführt werden, die als Entnahmedepot für eine Weiterverarbeitung der Diodenanordnungen 10 dienen kann.

Claims (9)

  1. Diodenanordnung (10) mit einer Diode (11) und zwei Elektroden (14, 15), die jeweils auf einer von zwei einander gegenüberliegend angeordneten Kontaktflächen (20, 21) der Diode über eine Lotverbindung (22, 23) elektrisch leitend mit der Diode verbunden sind, wobei die Kontaktflächen der Diode durch die Oberflächen von einer Unterseite (19) und einer Oberseite (18) der Diode gebildet sind und über die Lotverbindung mit Kontaktfortsätzen (12, 13) der Elektroden kontaktiert sind, die mit den Kontaktflächen der Diode deckungsgleiche Gegenkontaktflächen (24, 25) bilden.
  2. Diodenanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Elektroden (14, 15) durch Teilstücke eines Elektrodensubstrats aus einem Leitermaterial gebildet sind, dessen Kontaktseite mit einer Beschichtung mit einer Lotmaterial-Barriere versehen ist, auf der eine Lotmaterial-Kontaktschicht aufgebracht ist.
  3. Diodenanordnung nach Anspruch 2, dadurch gekennzeichnet, dass das Elektrodensubstrat aus Kupfer oder einer Kupferlegierung gebildet ist, die Lotmaterial-Barriere Nickel oder eine Nickellegierung aufweist und die Lotmaterial-Kontaktschicht Zinn oder eine Zinn-Legierung aufweist.
  4. Verfahren zur Herstellung einer Diodenanordnung (10) mit einer Diode (11) und zwei Elektroden (14, 15), die jeweils auf einer von zwei einander gegenüberliegend angeordneten Kontaktflächen (20, 21) der Diode über eine Lotverbindung (22, 23) elektrisch leitend mit der Diode verbunden sind, wobei an den Elektroden ausgebildete Kontaktfortsätze (12, 13) Gegenkontaktflächen (24, 25) bilden, welche in ihrer Flächenausdehnung mit einer Unterseite (19) und einer Oberseite (18) der Diode übereinstimmen, mit einem Lotmaterialauftrag versehen werden, und zur Herstellung einer Lotverbindung (22, 23) die Diode in einer Sandwich-Anordnung (44) derart zwischen den Elektroden angeordnet wird, dass die Gegenkontaktflächen der Kontaktfortsätze in einer deckungsgleichen Überdeckungslage mit den durch die Unterseite und die Oberseite der Diode gebildeten Kontaktflächen angeordnet sind, wobei vor Herstellung der Sandwich-Anordnung (44) und Ausbildung der Lotverbindung (22, 23) ein Reflow des auf den Kontaktfortsätzen (12, 13) der Elektroden (14, 15) aufgebrachten Lotmaterialauftrags erfolgt.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Herstellung der Sandwich-Anordnung (44) in zwei Phasen erfolgt, derart, dass in einer ersten Phase eine erste Überdeckungsanordnung zwischen der Gegenkontaktfläche (24) der ersten Elektrode (14) und der ersten Kontaktfläche (20) der Diode (11) erfolgt, und anschließend in einer zweiten Phase eine zweite Überdeckungsanordnung zwischen der Gegenkontaktfläche (25) der zweiten Elektrode (15) und der zweiten Kontaktfläche (21) der Diode erfolgt.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Ausbildung der Lotverbindungen (22, 23) nach Herstellung der Sandwich-Anordnung (44) erfolgt.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Ausbildung der Lotverbindungen (22, 23) in zwei Phasen erfolgt, derart, dass nach Herstellung der ersten Überdeckungsanordnung eine erste Lotverbindung (22) und nach Herstellung der zweiten Überdeckungsanordnung eine zweite Lotverbindung (23) hergestellt wird.
  8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zur Ausbildung der Lotverbindung (22, 23) eine rückwärtige Beaufschlagung des Kontaktfortsatzes (12, 13) von zumindest einer Elektrode (14, 15) erfolgt.
  9. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zur Bereitstellung der Elektroden (14, 15) für eine nachfolgende Ausbildung der Sandwich-Anordnung (44) die Elektroden durch Entnahme von Teilstücken eines bandförmigen Elektrodensubstrats (28, 29) gebildet werden, derart, dass nach Entnahme der Teilstücke die bandförmige Ausbildung des Elektrodensubstrats erhalten bleibt.
DE102009041641.2A 2009-09-17 2009-09-17 Diodenanordnung und Verfahren zur Herstellung einer Diodenanordnung Active DE102009041641B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009041641.2A DE102009041641B4 (de) 2009-09-17 2009-09-17 Diodenanordnung und Verfahren zur Herstellung einer Diodenanordnung
US13/395,939 US8742571B2 (en) 2009-09-17 2010-09-15 Diode array and method for producing a diode array
PCT/DE2010/001082 WO2011032538A2 (de) 2009-09-17 2010-09-15 Diodenanordnung und verfahren zur herstellung einer diodenanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009041641.2A DE102009041641B4 (de) 2009-09-17 2009-09-17 Diodenanordnung und Verfahren zur Herstellung einer Diodenanordnung

Publications (2)

Publication Number Publication Date
DE102009041641A1 DE102009041641A1 (de) 2011-03-24
DE102009041641B4 true DE102009041641B4 (de) 2020-09-24

Family

ID=43259676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009041641.2A Active DE102009041641B4 (de) 2009-09-17 2009-09-17 Diodenanordnung und Verfahren zur Herstellung einer Diodenanordnung

Country Status (3)

Country Link
US (1) US8742571B2 (de)
DE (1) DE102009041641B4 (de)
WO (1) WO2011032538A2 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB912460A (en) * 1960-09-08 1962-12-05 Standard Telephones Cables Ltd Semiconductor rectifier device
JPS58216448A (ja) * 1982-06-09 1983-12-16 Hitachi Ltd 半導体装置及びその製造方法
JPS63179555A (ja) * 1987-01-21 1988-07-23 Fuji Electric Co Ltd 半導体装置
US5576053A (en) * 1993-05-11 1996-11-19 Murata Manufacturing Co., Ltd. Method for forming an electrode on an electronic part
EP0962975A2 (de) * 1998-06-02 1999-12-08 Siliconix Incorporated IC-Chip-Verpackung mit direkt angeschlossenen Leitern
EP1760783A2 (de) * 2005-08-31 2007-03-07 Hitachi, Ltd. Halbleitervorrichtung und Kraftfahrzeug-Wechselstromgenerator

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3042792A (en) * 1959-05-12 1962-07-03 Philips Corp Method and device for the machine soldering of a crystal to the cathode portion of crystal diodes
US3115697A (en) * 1960-08-31 1963-12-31 Pacific Semiconductors Inc Method of making a low resistance ohmic contact
US3737738A (en) * 1970-09-22 1973-06-05 Gen Electric Continuous strip processing of semiconductor devices and novel bridge construction
WO2007056890A1 (en) * 2005-11-16 2007-05-24 Tak Cheong Electronics (Shanwei) Co., Ltd. Surface mounting plastic packaging diode and manufacture method of the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB912460A (en) * 1960-09-08 1962-12-05 Standard Telephones Cables Ltd Semiconductor rectifier device
JPS58216448A (ja) * 1982-06-09 1983-12-16 Hitachi Ltd 半導体装置及びその製造方法
JPS63179555A (ja) * 1987-01-21 1988-07-23 Fuji Electric Co Ltd 半導体装置
US5576053A (en) * 1993-05-11 1996-11-19 Murata Manufacturing Co., Ltd. Method for forming an electrode on an electronic part
EP0962975A2 (de) * 1998-06-02 1999-12-08 Siliconix Incorporated IC-Chip-Verpackung mit direkt angeschlossenen Leitern
EP1760783A2 (de) * 2005-08-31 2007-03-07 Hitachi, Ltd. Halbleitervorrichtung und Kraftfahrzeug-Wechselstromgenerator

Also Published As

Publication number Publication date
US20120228772A1 (en) 2012-09-13
WO2011032538A9 (de) 2011-10-13
WO2011032538A3 (de) 2012-01-05
DE102009041641A1 (de) 2011-03-24
WO2011032538A2 (de) 2011-03-24
US8742571B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
EP2577740B1 (de) Verfahren zum kontaktieren und verschalten von solarzellen und damit hergestellter solarzellenverbund
DE102010016476B4 (de) Verfahren zum Aufbringen von Kontaktdrähten auf eine Oberfläche einer Photovoltaikzelle, Photovoltaikzelle, Photovoltaikmodul, Anordnung zum Aufbringen von Kontaktdrähten auf eine Oberfläche einer Photovoltaikzelle
WO2008014900A1 (de) Verfahren zum anbringen eines verbindungsleiters an einer photovoltaischen solarzelle
DE112012004671B4 (de) Solarzellenmodul und Herstellungsverfahren für dieses
DE102006041046A1 (de) Solarzelle, Verfahren zur Herstellung von Solarzellen sowie elektrische Leiterbahn
DE102009014582A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0115803A2 (de) Scheibenförmige Solarzelle
DE102011104159A1 (de) Verfahren zum elektrischen verbinden mehrerer solarzellen und photovoltaikmodul
DE202015101360U1 (de) Solarzelle
DE4000089A1 (de) Solarzelle und verfahren zu deren herstellung
DE1439648B2 (de) Verfahren zum Herstellen eines Halb leiterbauelementes
WO2010083976A1 (de) Vorrichtung zum auflöten eines leiters auf einen schaltungsträger
DE102009041641B4 (de) Diodenanordnung und Verfahren zur Herstellung einer Diodenanordnung
DE102014206606A1 (de) Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102014109766B3 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE102013204357A1 (de) Verfahren, Solarzelle und Verdrahtungsfolie zur Herstellung eines Solarmoduls
EP2710642A1 (de) Rückkontaktsolarzelle und verfahren zum herstellen einer solchen
EP2786420A2 (de) Solarzelle und verfahren zum herstellen einer solarzelle
DE102021106598B4 (de) Solarzellenstring und Verfahren zur Herstellung eines Solarzellenstrings
DE102010013850A1 (de) Verfahren zum elektrischen Verbinden von Solarzellen für ein Solarmodul
DE102008040332A1 (de) Rückseitenkontaktierte Solarzelle
DE2606885A1 (de) Halbleiterbauteil
DE102008031836A1 (de) Lotkontakt
DE102015103926B4 (de) Solarzelle
DE102022113753A1 (de) Verfahren zur Herstellung eines Solarzellenmoduls

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20130803

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final