DE1439648B2 - Verfahren zum Herstellen eines Halb leiterbauelementes - Google Patents

Verfahren zum Herstellen eines Halb leiterbauelementes

Info

Publication number
DE1439648B2
DE1439648B2 DE19631439648 DE1439648A DE1439648B2 DE 1439648 B2 DE1439648 B2 DE 1439648B2 DE 19631439648 DE19631439648 DE 19631439648 DE 1439648 A DE1439648 A DE 1439648A DE 1439648 B2 DE1439648 B2 DE 1439648B2
Authority
DE
Germany
Prior art keywords
interconnects
covered
elements
transistors
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19631439648
Other languages
English (en)
Other versions
DE1439648A1 (de
Inventor
Dr 7100 Hetl bronn Dahlberg. Reinhard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1439648A1 publication Critical patent/DE1439648A1/de
Publication of DE1439648B2 publication Critical patent/DE1439648B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/10—ROM devices comprising bipolar components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements, das aus mehreren parallel geschalteten und auf einer gemeinsamen Halbleiterscheibe befindlichen einzelnen Bauelementen besteht, zum Ausschluß unbrauchbarer Einzelelemente durch Abdecken mit einer Isolierschicht.
Es ist bereits eine legierte Halbleiterdiode bekannt, bei der nach dem Legierungsprozeß Teile der legierten Zonen nicht mehr durch mechanische Spannungen vom übrigen Halbleiterkörper abgetrennt werden. Bei dieser Diode wird die legierte Zone in mehrere Bereiche aufgeteilt. Die einzelnen Bereiche werden nachträglich miteinander verbunden. Hierbei werden schadhafte Elektrodenteile gegebenenfalls vor der Kontaktierung der einzelnen Bereiche mit einer elektrischen Isolierschicht abgedeckt.
Ferner war bereits ein Sperrschichtgleichrichter bekannt, bei dem eine Anzahl Gleichrichterzellen auf einer gemeinsamen Trägplatte vorhanden sind.- Diese Zellen werden durch Verbindungsleiter miteinander verbunden.
Es war außerdem bekannt, an einem Halbleiterkörper mehrere Kontakte anzubringen. Von diesen Kontakten wird der geeignetste für die Stromzuführung ausgewählt. Nur dieser Kontakt wird dann mit einem Zuführurigsdraht versehen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Halbleiterbauelements anzugeben, das aus mehreren Einzelelementen besteht. Hierbei soll eine Rücksichtnahme auf Ausfallelemente nicht mehr erforderlich sein.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zur Herstellung eines Leistungstransistors die Einzeltransistoren auf ihre Eignung geprüft werden und die als unbrauchbar ermittelten Transistoren mit einer elektrisch isolierenden Schicht abgedeckt werden, das dann auf die Oberfläche der Halbleiterscheibe unter Verwendung einer stets gleichen Kontaktierungsmaske zum Verschalten sämtlicher Einzeltransistoren elektrische Leitbahnen aufgebracht werden.
Der wesentliche Vorteil der Erfindung besteht darr in, daß dieselbe Aufdampfmaske bei ein und derselben Type für sämtliche »wafer« unabhängig von deren speziellen Ausfallverteilung benutzt werden kann, wenn die Aufdampfmaske so ausgebildet ist, daß mit ihrer Hilfe Leitbahnen für sämtliche Elemente des »wafer«, d. h. also sowohl für die brauchbaren wie auch für die unbrauchbaren Elemente, entstehen. Die auf die Ausfallelemente ! aufgebrachten Isolierschichten sorgen nämlich in jedem Fall dafür, daß die auch zu den Ausfallelementen führenden Leitbahnen keine Kurzschlüsse verursachen können.
Die Erfindung soll an Hand der Figur näher erläutert werden. '■■
In der Figur ist ein Hochfrequenz-Leistungstransistor dargestellt, welcher aus einer Vielzahl von miteinander verschalteten Einzelelementen besteht, die auf einer gemeinsamen Siliziumscheibe 1 aufgebaut sind. Bei den Einzelelementen handelt es sich um Siliziumplanartransistoren, die sämtlich zueinander parallel geschaltet sind. Die Parallelschaltung der Emitterelektroden erfolgt mit Hilfe der Leitbahnen 2, die jeweils zwei Emitterelektroden zweier benachbarter Transistoren miteinander elektrisch leitend verbinden. Diese Leitbahnen sind ihrerseits durch die Leitbahnen 3 miteinander verknüpft, die außer mit den Leitbahnen 2 noch mit der gemeinsamen Emitterelektrode 4 elektrisch leitend verbunden sind. Die :- einzelnen Leitbahnen verlaufen nicht unmittelbar auf der Siliziumoberfläche, sondern auf der bei Planartransistoren auf der Oberfläche vorhandenen Oxydschicht oder einer besonderen Isolierschicht. Eine solche Isolierschicht ist auch bei Nichtplanarsystemen erforderlich. Das Aufbringen einer Isolierschicht als Unterlage für die Leitbahnen erfolgt z. B. durch einen thermischen Zersetzungsprozeß durch Aufschmelzen
ίο einer Glasschicht oder durch Aufdampfen oder Aufstäuben eines Dielektrikums im Vakuum. Die Leit-. bahnstruktur auf/der »waferÄ-Oberfläche kann beispielsweise auch dadurch hergestellt werden, daß zunächst eine zusammenhängende Metallschicht aufgedampft wird, aus der dann die Leitbahnstruktur herausgeätzt wird.
Die Parallelschaltung der Basiselektroden erfolgt in analoger Weise mit Hilfe der Leitbahnen 5 und 6. Letztere stellen die elektrische Verbindung der Leit-
ao bahnen 5 untereinander und mit der gemeinsamen Basiselektrode 7 her.
Die Elemente 8, 9, 10, 11 und 12 haben sich bei der Messung als unbrauchbar erwiesen. Sie sind daher mit einer elektrisch isolierenden Schicht, die beispielsweise aus Glas, einem organischen Thermoplasten oder auch einer Lackschicht besteht, überdeckt, die vor dem Aufdampfen der Leitbahnen aufgebracht wird. Dampft man nun die Leitbahnen mit Hilfe einer Maske auf, die.für sämtliche Elemente und somit auch für die Ausfallelemente Leitbahnen vorsieht, so münden <iie zu den Ausfallelementen führenden Leitbahnen auf der Isolierschicht, so daß Kurzschlüsse oder sonstige Störungen vermieden
' werden.
Die Leitbahnen können beispielsweise aus Aluminium hergestellt werden. Sie können aber auch aus einer Kombination von Nickel oder Chrom mit Aluminium, Silber, Kupfer oder Gold bestehen.

Claims (9)

. Patentansprüche:
1. Verfahren zum Herstellen eines Halbleiterbauelements, das aus mehreren parallel geschalteten und auf einer gemeinsamen Halbleiterscheibe befindlichen einzelnen Bauelementen besteht, zum Ausschluß unbrauchbarer Einzelelemente durch Abdecken mit einer Isolierschicht, dadurch gekennzeichnet, daß zur Herstellung eines Leistungstransistors die Einzeltransistoren auf ihre Eignung geprüft werden und die als unbrauchbar ermittelten Transistoren mit einer elektrisch isolierenden Schicht abgedeckt werden, das dann auf die Oberfläche der Halbleiterscheibe unter. Verwendung einer stets gleichen Kontaktierungsmaske zum Verschalten sämtlicher Einzeltränsistoren elektrische Leitbahnen aufgebracht werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß "die Leitbahnen von der Halbleiteroberfläche durch eine elektrisch isolierende Schicht, wie beispielsweise eine Oxydschicht, getrennt werden.. .
3. Verfahren nach Anspruch 2, gekennzeichnet durch die Anwendung bei Planardioden oder Planartransistoren.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ausfallelemente mit einem Glasüberzug abgedeckt werden.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ausfallelemente mit einem organischen Thermoplasten abgedeckt werden.
6. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ausfallelemente mit einer Lackschicht abgedeckt werden.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Leitbahnen aus Aluminium bestehen.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Leitbahnen aus einer Kombination von Nickel oder Chrom mit Aluminium, Silber, Kupfer oder Gold bestehen.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Leitbahnen aufgedampft werden und daß zum Aufdampfen eine Aufdampfmaske verwendet wird, die elektrische Leitbahnen sowohl für die guten als auch für die Ausfallelemente vorsieht.
Hierzu 1 Blatt Zeichnungen
DE19631439648 1963-04-05 1963-08-27 Verfahren zum Herstellen eines Halb leiterbauelementes Withdrawn DE1439648B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DET0023794 1963-04-05
DET0024580 1963-08-27

Publications (2)

Publication Number Publication Date
DE1439648A1 DE1439648A1 (de) 1969-03-20
DE1439648B2 true DE1439648B2 (de) 1971-02-11

Family

ID=25999711

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19631439626 Pending DE1439626A1 (de) 1963-04-05 1963-04-05 Halbleiterbauelement
DE19631439648 Withdrawn DE1439648B2 (de) 1963-04-05 1963-08-27 Verfahren zum Herstellen eines Halb leiterbauelementes

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19631439626 Pending DE1439626A1 (de) 1963-04-05 1963-04-05 Halbleiterbauelement

Country Status (4)

Country Link
US (1) US3543102A (de)
DE (2) DE1439626A1 (de)
GB (1) GB1054514A (de)
NL (1) NL6403583A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1563879A (de) * 1968-02-09 1969-04-18
US3699403A (en) * 1970-10-23 1972-10-17 Rca Corp Fusible semiconductor device including means for reducing the required fusing current
DE2203892C3 (de) * 1971-02-08 1982-05-27 TRW Inc., Los Angeles, Calif. Transistoranordnung mit mehreren zur Leistungserhöhung bei hohen Frequenzen parallel geschalteten Transistorelementen
US3761787A (en) * 1971-09-01 1973-09-25 Motorola Inc Method and apparatus for adjusting transistor current
US3821045A (en) * 1972-07-17 1974-06-28 Hughes Aircraft Co Multilayer silicon wafer production methods
US3895977A (en) * 1973-12-20 1975-07-22 Harris Corp Method of fabricating a bipolar transistor
GB1445479A (en) * 1974-01-22 1976-08-11 Raytheon Co Electrical fuses
US4306246A (en) * 1976-09-29 1981-12-15 Motorola, Inc. Method for trimming active semiconductor devices
JPS6019150B2 (ja) * 1979-10-05 1985-05-14 株式会社日立製作所 半導体装置の製造方法
JP2593471B2 (ja) * 1987-03-11 1997-03-26 株式会社東芝 半導体装置
JPH0821807B2 (ja) * 1993-04-07 1996-03-04 日本電気株式会社 マイクロ波回路モジュールの製造装置
FR2741475B1 (fr) * 1995-11-17 2000-05-12 Commissariat Energie Atomique Procede de fabrication d'un dispositif de micro-electronique comportant sur un substrat une pluralite d'elements interconnectes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2655625A (en) * 1952-04-26 1953-10-13 Bell Telephone Labor Inc Semiconductor circuit element
US2721822A (en) * 1953-07-22 1955-10-25 Pritikin Nathan Method for producing printed circuit
US2994834A (en) * 1956-02-29 1961-08-01 Baldwin Piano Co Transistor amplifiers
NL233303A (de) * 1957-11-30
US3029366A (en) * 1959-04-22 1962-04-10 Sprague Electric Co Multiple semiconductor assembly
NL262767A (de) * 1960-04-01
US3219748A (en) * 1961-12-04 1965-11-23 Motorola Inc Semiconductor device with cold welded package and method of sealing the same
US3317653A (en) * 1965-05-07 1967-05-02 Cts Corp Electrical component and method of making the same

Also Published As

Publication number Publication date
DE1439648A1 (de) 1969-03-20
US3543102A (en) 1970-11-24
GB1054514A (de) 1900-01-01
NL6403583A (de) 1964-10-06
DE1439626A1 (de) 1968-10-31

Similar Documents

Publication Publication Date Title
DE2411259C3 (de) Verfahren zur Herstellung integrierter Schaltkreise
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE68915250T2 (de) Leiterplatten mit selbsttragender Verbindung zwischen den Seiten.
DE1640457C2 (de)
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE2217538B2 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
EP2087524A2 (de) Solarzelle und solarzellenmodul mit verbesserten rückseiten-elektroden sowie verfahren zur herstellung
DE1439648B2 (de) Verfahren zum Herstellen eines Halb leiterbauelementes
DE1614148B2 (de) Verfahren zum herstellen einer elektrode fuer halbleiter bauelemente
DE102014000126A1 (de) Leiterplatte, Schaltung und Verfahren zur Herstellung einer Schaltung
DE102016226231A1 (de) Isolierte sammelschiene, verfahren zum herstellen einer isolierten sammelschiene und elektronisches gerät
DE2139656C3 (de) Elektrolumineszente Halbleitervorrichtung
DE2218230A1 (de) Halbleiterbauelement mit guter Wärmeableitung
DE102009036418A1 (de) Wellenleiter, insbesondere beim Dielektrikum-Wand-Beschleuniger
DE2802822C2 (de)
DE2940337C2 (de)
DE1439648C (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE102017217354A1 (de) Mehrschichtige stromschienenanordnung und leistungsmodul
DE102020203145B4 (de) Leiterplattenanordnung
DE1439529B2 (de) : Halbleiterbauelement mit einem planaren Halbleiterelement auf einer Kontaktierungsplatte und Verfahren zum Herstellen desselben
DE3637988A1 (de) Anzuendbauteil
WO1980001334A1 (en) Semiconductor device
CH242944A (de) Vorrichtung mit mindestens zwei auf gemeinsamer Tragplatte gebildeten Sperrschichtzellen.
DE2411690C3 (de) Verfahren zum Aufbringen eines Kontaktsystems auf die Oberflache einer Solarzelle
WO2012171679A1 (de) Solarzellenmodul und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee