DE1439648C

DE1439648C - Verfahren zum Herstellen eines Halbleiterbauelementes

Info

Publication number: DE1439648C
Authority: DE
Inventors: Reinhard Dr. 7100 Heilbronn Dahlberg
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Publication date: 1971-09-09

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements, das aus mehreren parallel geschalteten und auf einer gemeinsamen Halbleiterscheibe befindlichen einzelnen Bauelementen besteht, zum Ausschluß unbrauchbarer Einzelelemente durch Abdecken mit einer Isolierschicht.

Es ist bereits eine legierte Halbleiterdiode bekannt, bei der nach dem Legierungsprozeß Teile der legierten Zonen nicht mehr durch mechanische Spannungen vom übrigen Halbleiterkörper abgetrennt werden. Bei dieser Diode wird die legierte Zone in mehrere Bereiche aufgeteilt. Die einzelnen Bereiche werden nachträglich miteinander verbunden. Hierbei werden schadhafte Elektrodenteile gegebenenfalls vor der Kontaktierung der einzelnen Bereiche mit einer elektrischen Isolierschicht abgedeckt.

Ferner war bereits ein Sperrschichtgleichrichter bekannt, bei dem eine Anzahl Gleichrichterzellen auf einer gemeinsamen Tragplatte vorhanden sind. Diese Zellen werden durch Verbindungsleiter miteinander verbunden. ·

Es war außerdem bekannt, an einem Halbleiterkörper mehrere Kontakte anzubringen. Von diesen Kontakten wird der geeignetste für die Stromzuführung ausgewählt. Nur dieser Kontakt wird dann mit einem Zuführungsdraht versehen. . · ' ·

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Halbleiterbauelements anzugeben, das aus mehreren Einzelelementen besteht. Hierbei soll eine Rücksichtnahme auf Ausfallelemente nicht mehr erforderlich sein. -

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zur Herstellung eines Leistungstransistors die Einzeltransistoren auf ihre Eignung geprüft werden und die als unbrauchbar ermittelten Transistoren mit. einer elektrisch isolierenden Schicht abgedeckt werden, das dann auf die Oberfläche der Halbleiterscheibe unter Verwendung einer stets gleichen Kontaktier ungsmaske zum Verschalten sämtlicher Einzeltransistoren elektrische Leitbahnen aufgebracht werden.

Der wesentliche Vorteil der Erfindung besteht darin, daß dieselbe Aufdampfmaske bei ein und dersel-' ben Type für sämtliche »wafer« unabhängig von deren speziellen Ausfallverteilung benutzt werden kann, wenn die Aufdampfmaske so ausgebildet ist, daß mit ihrer Hilfe Leitbahnen für sämtliche Elemente des »wafer«, d. h. also sowohl für die brauchbaren wie auch für die unbrauchbaren Elemente, entstehen. Die auf die Ausfallelemente aufgebrachten Isolierschichten sorgen nämlich in jedem Fall dafür, daß die auch zu den Ausfallelementen führenden Leitbahnen keine Kurzschlüsse verursachen können.

Die Erfindung soll an Hand der Figur näher erläutert werden.

In der Figur ist ein Hochfrequenz-Leistungstransistor dargestellt, welcher aus einer Vielzahl von miteinander verschalteten Einzelelementen besteht, die auf einer gemeinsamen Siliziumscheibe 1 aufgebaut sind. Bei den Einzelelementen handelt es sich um Siliziumplanartransistoren, die sämtlich zueinander parallel geschaltet sind. Die Parallelschaltung der Emitterelektroden erfolgt mit Hilfe der Leitbahnen 2, die jeweils zwei Emitterelektroden zweier benachbarter Transistoren miteinander elektrisch leitend verbinden. Diese Leitbahnen sind ihrerseits durch die Leitbahnen 3 miteinander verknüpft, die außer mit ■ den Leitbahnen 2 noch mit der gemeinsamen Emitterelektrode 4 elektrisch leitend verbunden sind. Die einzelnen Leitbahnen verlaufen nicht unmittelbar auf der Siliziumoberfläche, sondern auf der bei Planartransistoren auf der Oberfläche vorhandenen Oxydschicht oder einer besonderen Isolierschicht. Eine solche Isolierschicht ist auch bei Nichtplanarsystemen erforderlich. Das Aufbringen einer Isolierschicht als Unterlage für die Leitbahnen erfolgt z. B. durch einen thermischen Zersetzungsprozeß durch Aufschmelzen einer Glasschicht oder durch Aufdampfen oder Aufstäuben eines Dielektrikums im Vakuum. Die Leitbahnstruktur auf der »wafer«-Oberfläche kann beispielsweise auch dadurch hergestellt werden, daß zunächst eine zusammenhängende Metallschicht aufgedampft wird, aus der dann die Leitbahnstruktur herausgeätzt wird.

Die Parallelschaltung der Basiselektroden erfolgt in analoger Weise mit Hilfe der Leitbahnen 5 und 6. Letztere stellen die elektrische Verbindung der Leitbahnen 5 untereinander und mit der gemeinsamen Basiselektrode 7 her.

Die Elemente 8, 9, 10, 11 und 12 haben sich bei der Messung als unbrauchbar erwiesen. Sie sind daher mit einer elektrisch isolierenden Schicht, die beispielsweise aus Glas, einem organischen Thermoplasten oder auch einer Lackschicht besteht, überdeckt, die vor dem Aufdampfen der Leitbahnen aufgebracht wird. Dampft man nun die Leitbahnen mit Hilfe einer Maske auf, die für sämtliche Elemente und somit auch für die Ausfallelemente Leitbahnen vorsieht, so münden die zu den Ausfallelementen führenden Leitbahnen auf der Isolierschicht, so daß Kurzschlüsse oder sonstige Störungen vermieden werden.

Die Leitbahnen können beispielsweise aus Aluminium hergestellt werden. Sie können aber auch aus einer Kombination von Nickel oder Chrom mit Aluminium, Silber, Kupfer oder Gold bestehen.

Claims

Patentansprüche: ·

1. Verfahren zum Herstellen eines Halbleiterbauelements, das aus mehreren parallel geschalteten und auf einer gemeinsamen Halbleiterscheibe befindlichen einzelnen Bauelementen besteht, zum Ausschluß unbrauchbarer Einzelelemente durch Abdecken mit einer Isolierschicht, dadurch gekennzeichnet, daß zur Herstellung eines Leistungstransistors die Einzeltransistoren auf ihre Eignung geprüft werden und die als unbrauchbar ermittelten Transistoren mit einer elektrisch isolierenden Schicht abgedeckt werden, das dann auf die Oberfläche der Halbleiterscheibe unter Verwendung einer stets gleichen Kontaktierungsmaske zum Verschalten sämtlicher Einzeltransistoren elektrische Leitbahnen aufgebracht werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Leitbahnen von der Halbleiteroberfläche durch eine elektrisch isolierende Schicht, wie beispielsweise eine Oxydschicht, getrennt werden.

3. Verfahren nach Anspruch 2, gekennzeichnet durch die Anwendung bei Planardioden oder Planartransistoren.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ausfallelemente mit einem Glasüberzug abgedeckt werden.

5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ausfallelemente mit einem organischen Thermoplasten abgedeckt werden.

6. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ausfallelemente mit einer Lackschicht abgedeckt werden.

7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Leitbahnen aus Aluminium bestehen.

8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Leitbahnen aus einer Kombination von Nickel oder Chrom mit Aluminium, Silber, Kupfer oder Gold bestehen.

9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Leitbahnen aufgedampft werden und daß zum Aufdampfen eine Aufdampfmaske verwendet wird, die elektrische Leitbahnen sowohl für die guten als auch für die Ausfallelemente vorsieht.

Hierzu 1 Blatt Zeichnungen