KR20180107073A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20180107073A
KR20180107073A KR1020187008211A KR20187008211A KR20180107073A KR 20180107073 A KR20180107073 A KR 20180107073A KR 1020187008211 A KR1020187008211 A KR 1020187008211A KR 20187008211 A KR20187008211 A KR 20187008211A KR 20180107073 A KR20180107073 A KR 20180107073A
Authority
KR
South Korea
Prior art keywords
conductor layer
substrate
straight line
conductor
conductor layers
Prior art date
Application number
KR1020187008211A
Other languages
English (en)
Other versions
KR102005381B1 (ko
Inventor
소이치로 우메다
유지 모리나가
Original Assignee
신덴겐코교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신덴겐코교 가부시키가이샤 filed Critical 신덴겐코교 가부시키가이샤
Publication of KR20180107073A publication Critical patent/KR20180107073A/ko
Application granted granted Critical
Publication of KR102005381B1 publication Critical patent/KR102005381B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전자 장치는, 기판(5)과, 상기 기판(5) 상에 설치된 복수의 제 1 도체층(71)과, 상기 기판(5) 상에 설치된 제 2 도체층(72)과, 상기 제 1 도체층(71)에 설치된 전자 소자(95)와, 상기 기판(5), 상기 제 1 도체층(71), 상기 제 2 도체층(72) 및 상기 전자 소자(95)를 덮는 밀봉부(90)를 가지고 있다. 상기 기판(5)의 면내 방향으로서, 상기 제 2 도체층(72)을 포함하는 가상 직선(VL)상에 상기 제 1 도체층(71)이 설치되어 있지 않다. 상기 제 2 도체층(72)은, 상기 밀봉부(90) 내에 봉입됨과 함께 상기 밀봉부(90)에 의해서만 덮여져 있다.

Description

전자 장치
본 발명은, 전자 장치에 관한 것이다.
종래부터, 전자 소자의 일례인 반도체 소자를 기판의 도체층 상에 재치(載置)하고, 당해 반도체 소자의 표면과 단자를 땜납을 통하여 와이어나 접속자로 접속하며, 이들 도체층, 반도체 소자, 와이어, 접속자 등을 밀봉 수지 등의 밀봉부에 의해 밀봉하는 전자 장치의 일례인 반도체 장치가 알려져 있다(일본 공개특허 특개2014-195064호 참조). 이와 같은 반도체 장치에 있어서, 기판 상에서 도체층이 위치하지 않는 영역이 길어지면, 기판의 휨이 커져버리는 경우가 있다.
이러한 점을 감안하여, 본 발명은, 기판의 휨이 커지는 것을 방지할 수 있는 전자 장치를 제공한다.
본 발명에 의한 전자 장치는,
기판과,
상기 기판 상에 설치된 제 1 도체층과,
상기 기판 상에 설치된 제 2 도체층과,
상기 제 1 도체층에 설치된 전자 소자와,
상기 기판, 상기 제 1 도체층, 상기 제 2 도체층 및 상기 전자 소자를 덮는 밀봉부를 구비하고,
상기 기판의 면내 방향으로서, 상기 제 2 도체층을 포함하는 가상 직선상에 상기 제 1 도체층이 설치되어 있지 않고,
상기 제 2 도체층은, 상기 밀봉부 내에 봉입됨과 함께 상기 밀봉부에 의해서만 덮여 있다.
본 발명에 의한 전자 장치에 있어서,
한 쌍의 제 2 도체층이 설치되고,
상기 한 쌍의 제 2 도체층을 연결하는 직선이 상기 가상 직선에 합치되어도 된다.
본 발명에 의한 전자 장치에 있어서,
일방의 제 2 도체층은 상기 기판의 일방의 단부에 위치하고, 타방의 제 2 도체층은 상기 기판의 타방의 단부에 위치해도 된다.
본 발명에 의한 전자 장치에 있어서,
상기 복수의 제 1 도체층은, 상기 가상 직선에 대하여 선대칭으로 배치되어도 된다.
본 발명에 의한 전자 장치에 있어서,
복수의 제 2 도체층이 설치되고,
어느 가상 직선과 다른 가상 직선이 평행하게 설치되며,
상기 어느 가상 직선상의 제 2 도체층이 일방측에 설치되고, 상기 다른 가상 직선상의 제 2 도체층이 타방측에 설치되어도 된다.
본 발명에 의한 전자 장치에 있어서,
복수의 제 2 도체층이 설치되고,
상기 기판의 긴 길이 방향을 따른 가상 직선상의 상기 제 2 도체층은 쌍을 이루어 설치되며,
상기 기판의 짧은 길이 방향을 따른 가상 직선상의 상기 제 2 도체층은 쌍을 형성하고 있지 않아도 된다.
본 발명에서는, 제 1 도체층이 설치되지 않은 가상 직선상에 더미의 제 2 도체층을 설치한다. 이와 같은 제 2 도체층을 설치함으로써, 기판의 휨이 커지는 것을 방지할 수 있다.
도 1은, 본 발명의 제 1 실시 형태에 의한 반도체 장치의 사시도이다.
도 2는, 본 발명의 제 1 실시 형태에 의한 반도체 장치에 있어서, 밀봉부를 제거한 양태를 나타낸 사시도이다.
도 3은, 본 발명의 제 1 실시 형태에 의한 반도체 장치에 있어서, 밀봉부를 제거한 양태를 나타낸 평면도이다.
도 4는, 본 발명의 제 2 실시 형태에 의한 반도체 장치에 있어서, 도체층의 위치 관계를 나타낸 평면도이다.
도 5는, 본 발명의 제 2 실시 형태의 변형예 1에 의한 반도체 장치에 있어서, 도체층의 위치 관계를 나타낸 평면도이다.
도 6은, 본 발명의 제 2 실시 형태의 변형예 2에 의한 반도체 장치에 있어서, 도체층의 위치 관계를 나타낸 평면도이다.
도 7은, 본 발명의 제 2 실시 형태의 변형예 3에 의한 반도체 장치에 있어서, 도체층의 위치 관계를 나타낸 평면도이다.
제 1 실시 형태
《구성》
도 2에 나타내는 바와 같이, 본 실시 형태의 전자 장치의 일례인 반도체 장치는, 밀봉 수지 등으로 이루어지는 밀봉부(90)(도 1 참조)와, 밀봉부(90)의 제 1 측면으로부터 외방으로 돌출되는 제 1 주단자(11)와, 밀봉부(90) 내에 설치된 전자 소자의 일례인 반도체 소자(95)를 가져도 된다.
본 실시 형태에서는, 전자 장치로서 반도체 장치를 이용하고, 전자 소자로서 반도체 소자(95)를 이용하여 설명하지만, 이에 한정되는 것은 아니고, 특별히 「반도체」일 필요는 없다.
본 실시 형태의 반도체 장치는, 밀봉부(90)로부터 외방으로 돌출됨과 함께, 주전류가 흐르는 제 2 주단자(12)도 가지고 있다. 도 2에 나타내는 반도체 소자(95)는, 제 1 주단자(11)에 표면이 전기적으로 접속되고, 제 2 주단자(12)에 이면이 전기적으로 접속되어 있다.
도 2에 나타내는 바와 같이, 반도체 장치는, 예를 들면 절연성 재료로 이루어지는 기판(5)과, 기판(5)에 설치되어, 구리 등으로 이루어지는 도체층(70)을 가져도 된다. 도체층(70)은, 제 1 도체층(71), 제 2 도체층(72) 및 제 3 도체층(73)을 가져도 된다. 제 1 도체층(71)의 일부에는 반도체 소자(95)가 설치되고, 제 1 도체층(71)의 다른 일부에는 와이어(19)가 설치되며, 제 2 도체층(72) 및 제 3 도체층(73)에는 반도체 소자(95)가 설치되지 않아도 된다. 제 3 도체층(73)은, 금형으로 가압할 때에 가압되는 부분에 해당되어도 된다. 이와 같이 금형으로 제 3 도체층(73)이 가압되는 경우에는, 당해 제 3 도체층(73)은, 밀봉부(90)의 외부에 위치되어도 된다(도 3 참조). 또한, 밀봉부(90)는, 기판(5), 제 1 도체층(71), 제 2 도체층(72) 및 반도체 소자(95)를 덮어도 된다. 기판(5)으로서는, 세라믹 기판 및 수지 기판 등을 이용할 수도 있다. 또한, 도전 재료이지만 (얇은) 금속 기판을 이용할 수도 있다.
기판(5)의 면내 방향(도 3의 지면(紙面)을 포함하는 방향)으로서, 제 2 도체층(72)을 포함하는 가상 직선(VL)상에 제 1 도체층(71)이 설치되어 있지 않고, 제 2 도체층(72)은, 밀봉부(90) 내에 완전히 봉입됨과 함께 밀봉부(90)에 의해서만 덮여져도 된다. 이 제 2 도체층(72)은 더미의 도체층이며, 제 2 도체층(72)에는 반도체 소자(95)도 재치되지 않고, 와이어(19)도 접속되지 않으며, 밀봉부(90)에 의해서만 덮어지게 된다. 제 2 도체층(72)을 포함하는 직선을 기판(5)의 면내 방향에서 그리고, 그 직선상에 제 1 도체층(71)이 설치되어 있지 않으면, 「기판(5)의 면내 방향으로서, 제 2 도체층(72)을 포함하는 가상 직선(VL)상에 제 1 도체층(71)이 설치되어」 있지 않게 된다.
또한, 한 쌍의 제 2 도체층(72)이 설치되고, 한 쌍의 제 2 도체층(72)을 연결하는 직선이 가상 직선(VL)에 합치하도록 되어 있어도 된다. 도 3에 나타내는 양태에서는, 한 쌍의 제 2 도체층(72)의 중심을 연결하는 직선이 가상 직선(VL)에 합치하도록 되어 있다. 3개 이상의 제 2 도체층(72)이 복수 설치되어 있는 경우에는, 2개의 제 2 도체층(72)을 적절히 선택함으로써, 한 쌍의 제 2 도체층(72)을 구성하도록 해도 된다(제 2 실시 형태의 도 4 및 도 5 참조).
또한, 일방의 제 2 도체층(72)은 기판(5)의 일방의 단부에 위치하고, 타방의 제 2 도체층(72)의 중심은 기판(5)의 타방의 단부에 위치해도 된다. 여기서 「단부」란, 가상 직선(VL)을 따른 기판(5)의 길이에 있어서, 주연으로부터 10분의 1 이내에 위치하는 것을 의미한다.
도 3에 나타내는 바와 같이, 한 쌍의 제 1 주단자(11)가, 가상 직선(VL)에 대하여 선대칭으로 배치되어도 된다. 또한, 한 쌍의 제 2 주단자(12)가, 가상 직선(VL)에 대하여 선대칭으로 배치되어도 된다. 그리고, 한 쌍의 제 1 주단자(11)의 사이의 거리가 한 쌍의 제 2 주단자(12)의 사이의 거리보다 짧아져 있으며, 제 1 주단자(11)의 사이에 제 2 도체층(72)의 하나가 위치하고, 제 2 주단자(12)의 사이에 제 2 도체층(72)의 다른 하나가 위치해도 된다. 이 경우, 제 1 주단자(11)의 사이에 위치하는 제 2 도체층(72)의 폭은, 제 2 주단자(12)의 사이에 위치하는 제 2 도체층(72)의 폭보다도 길어져도 된다. 반대로, 한 쌍의 제 1 주단자(11)의 사이의 거리가 한 쌍의 제 2 주단자(12)의 사이의 거리보다 길어지며, 제 1 주단자(11)의 사이에 위치하는 제 2 도체층(72)의 폭은, 제 2 주단자(12)의 사이에 위치하는 제 2 도체층(72)의 폭보다 짧아져도 된다. 또한, 이 「폭」은, 가상 직선(VL)에 직교하는 방향의 길이여도 되고, 가상 직선(VL)을 따른 방향의 길이여도 된다.
복수의 제 1 도체층(71)은, 그 전부 또는 일부가 가상 직선(VL)과 선대칭으로 배치되어도 된다.
제 1 도체층(71), 제 2 도체층(72) 및 제 3 도체층(73) 중 2개 또는 그 전부(3개)는 동일한 제조 방법으로 작성되어도 된다. 제 1 도체층(71)의 두께, 제 2 도체층(72)의 두께 및 제 3 도체층(73)의 두께 중 2개 또는 그 전부(3개)는 대응하고 있어도 된다. 여기서 「대응」한다란, 대상이 되는 도체층의 두께의 평균값의 ±5%의 범위 내에 어느 도체층의 두께도 들어 있는 것을 의미한다. 또한, 제 2 도체층(72)의 두께를 제 1 도체층(71)의 두께보다 두껍게 하여 기판(5)의 휨을 확실하게 방지할 수 있도록 해도 되고, 반대로, 더미인 제 2 도체층(72)의 두께를 제 1 도체층(71)의 두께보다 얇게 해도 된다.
도 2에 나타내는 양태에서는, 제 1 도체층(71)에 제 2 주단자(12)가 접속되고, 제 2 주단자(12)는 반도체 소자(95)의 이면과 제 1 도체층(71)을 개재하여 접속되어 있다. 제 2 주단자(12)의 제 1 도체층(71)과의 접속 개소의 주연에는, 땜납 등의 도전성 접착제가 흘러 나오는 것을 방지하기 위한 레지스트(도시 생략)가 설치되어도 된다.
제 1 주단자(11) 및 제 2 주단자(12)는, 200A∼300A 정도의 대용량의 전류가 흐르는 파워 단자여도 된다.
도 1에 나타내는 양태에서는, 밀봉부(90)의 일방측의 측면으로부터, 제 2 주단자(12) 및 제어 단자(15)가 외방으로부터 돌출되고, 밀봉부(90)의 타방측의 측면으로부터 제 1 주단자(11)가 외방으로 돌출되어 있다. 이들 제 1 주단자(11), 제 2 주단자(12) 및 제어 단자(15)는 표면측으로 구부려져, 표면측에 설치된 제어 기판과 접속되도록 되어 있다. 이 제어 기판은, 반도체 소자(95)를 제어하기 위해 이용되는 것이다.
반도체 장치의 밀봉부(90) 내의 구조는 선대칭으로 되어 있어도 된다. 도 3에 나타내는 양태에서는, 제 1 주단자(11), 제 2 주단자(12) 및 도체층(70)(제 1 도체층(71), 제 2 도체층(72) 및 제 3 도체층(73))의 각각이, 가상 직선(VL)에 대하여 선대칭이 되도록 하여 배치되어 있다.
《작용·효과》
이어서, 상기 서술한 구성으로 이루어지는 본 실시 형태에 의한 작용·효과에 대하여 설명한다. 또한, 「작용·효과」에서 설명한 구성도, 적절하게 채용할 수 있다.
본 실시 형태에 의하면, 도 3에 나타내는 바와 같이, 제 1 도체층(71)이 설치되지 않는 가상 직선(VL)상에 더미의 제 2 도체층(72)을 설치한다. 이러한 제 2 도체층(72)을 설치함으로써, 기판(5)의 휨이 커지는 것을 방지할 수 있다.
도 3에 나타내는 바와 같이, 한 쌍의 제 2 도체층(72)이 설치되고, 한 쌍의 제 2 도체층(72)을 연결하는 직선이 가상 직선(VL)에 합치하도록 되어 있는 양태를 채용한 경우에는, 가상 직선(VL)상에 적어도 2개의 제 2 도체층(72)을 설치할 수 있다. 이 때문에, 기판(5)의 휨을 보다 확실하게 방지할 수 있다.
일방의 제 2 도체층(72)이 기판(5)의 일방의 단부에 위치하고, 타방의 제 2 도체층(72)이 기판(5)의 타방의 단부에 위치하는 양태를 채용한 경우에는, 주연에 가까운 위치에 제 2 도체층(72)을 위치를 부여할 수 있고, 이 때문에, 기판(5)의 휨을 보다 확실하게 방지할 수 있다. 또한, 제 2 도체층(72)을 기판(5)의 면내 방향에 있어서의 중심부에 설치한 경우에는 다른 부재를 설치하는 것이 장해가 되는 경우가 있지만, 기판(5)의 단부에 설치함으로써 이러한 사태가 발생하는 것을 최대한 방지할 수 있는 점에서도 유익하다.
복수의 제 1 도체층(71)의 전부 또는 일부가 가상 직선(VL)과 선대칭으로 배치되어 있는 경우에는, 어느 가상 직선상에 제 1 도체층(71)이 설치되어 있지 않은 경우가 많다. 이 때문에, 기판(5)에 휨이 발생하는 경우가 있다. 이 때문에, 본 실시 형태와 같은 제 2 도체층(72)을 설치하는 것은 유익하다. 특히, 복수의 제 1 도체층(71)의 전부가 가상 직선(VL)과 선대칭으로 배치되어 있는 경우에는, 어느 가상 직선상에 제 1 도체층(71)이 설치되어 있지 않을 가능성이 매우 높다. 이 때문에, 기판(5)의 휨이 문제가 될 가능성이 높아진다. 따라서, 이러한 양태에 있어서, 본 실시 형태와 같은 제 2 도체층(72)을 설치하는 것은 매우 유익하다.
제 2 실시 형태
이어서, 본 발명의 제 2 실시 형태에 대하여 설명한다.
제 1 실시 형태에서는, 1개의 한 쌍의 제 2 도체층(72)이 설치되어 있는 양태를 이용하여 설명했지만, 제 2 실시 형태에서는, 복수의 한 쌍의 제 2 도체층(72)이 설치되어 있는 양태, 및/또는, 쌍이 되지 않는 제 2 도체층(72)이 설치되어 있는 양태를 이용하여 설명한다.
그 밖의 구성은, 제 1 실시 형태와 동일하다. 제 2 실시 형태에 있어서, 제 1 실시 형태와 동일하거나 또는 동일한 부재 등에 대해서는 동일한 부호를 붙여, 그 설명을 생략한다. 본 실시 형태에서도, 제 1 실시 형태에 의해 실현되는 효과와 동일한 효과를 얻을 수 있다.
도 4 및 도 5에 나타내는 양태에서는, 짧은 길이 방향을 따른 2개의 가상 직선(VL)을 그을 수 있고, 긴 길이 방향을 따른 1개의 가상 직선(VL)을 그을 수 있다. 그리고, 가상 직선(VL)의 각각에, 한 쌍의 제 2 도체층(72)이 설치되어 있다. 또한 제 2 도체층(72)의 각각은, 기판(5)의 단부에 위치 부여되어 있다. 이와 같이, 3개 이상의 제 2 도체층(72)을 설치하는 것이, 보다 확실하게 기판(5)이 휘는 것을 방지할 수 있는 점에서 유익하다. 또한, 도 4에 나타내는 양태에서는, 제 3 도체층(73)이 설치되어 있지 않다.
또한 제 2 도체층(72)의 폭이 서로 상이해도 된다. 일례로서는, 도 4에 나타내는 바와 같이, 긴 길이 방향의 가상 직선(VL1)에 위치 부여되는 제 2 도체층(72)의 폭은, 짧은 길이 방향의 가상 직선(VL2)에 위치 부여되는 제 2 도체층(72)의 폭보다 길게 되어 있어도 된다.
또한, 제 2 도체층(72)의 두께가 서로 상이해도 된다. 일례로서는, 긴 길이 방향의 가상 직선(VL1)에 위치 부여되는 제 2 도체층(72)의 두께는, 짧은 길이 방향의 가상 직선(VL2)에 위치 부여되는 제 2 도체층(72)의 두께보다 두껍게 되어 있어도 된다.
도 6에 나타내는 바와 같이, 기판(5)의 긴 길이 방향을 따른 가상 직선(VL1)상의 제 2 도체층(72)은 쌍을 이루어 설치되어 있지만, 기판(5)의 짧은 길이 방향의 가상 직선(VL2)상의 제 2 도체층(72)은 쌍을 형성하고 있지 않아도 된다. 긴 길이 방향에서는 기판(5)의 휨이 커지는 경향이 있기 때문에, 이러한 양태를 채용하는 것은, 더미인 제 2 도체층(72)의 수를 절감하면서, 기판(5)의 휨을 최대한 방지할 수 있는 점에서 유익하다.
어느 가상 직선(VL)과 다른 가상 직선(VL)이 평행하게 설치되고, 어느 가상 직선(VL)상의 제 2 도체층(72)이 일방측에 설치되며, 다른 가상 직선(VL) 상의 제 2 도체층(72)이 타방측에 설치되어도 된다. 이러한 양태를 채용함으로써, 스페이스 등의 문제로 상이한 가상 직선(VL2)에 제 2 도체층(72)이 설치되는 경우라도, 양 방향에 제 2 도체층(72)을 위치 부여할 수 있어, 기판(5)의 휨을 최대한 방지할 수 있는 점에서 유익하다. 도 6에 나타내는 양태에서는, 도 6의 좌측의 짧은 길이 방향의 가상 직선(VL2)에 위치 부여되는 제 2 도체층(72)은 도 6의 하측의 단부에 설치되고, 도 6의 우측의 짧은 길이 방향의 가상 직선(VL2)에 위치 부여되는 제 2 도체층(72)은 도 6의 상측의 단부에 설치되어 있다.
또한, 3개 이상의 가상 직선(VL)이 평행하게 설치되는 양태에서는, 제 2 도체층(72)은 일방측과 타방측에서 번갈아 배치되도록 해도 된다. 이러한 양태를 채용함으로써, 스페이스 등의 문제로 상이한 가상 직선(VL2)에 제 2 도체층(72)이 설치되는 경우라도, 양 방향에 제 2 도체층(72)을 밸런스 좋게 위치 부여할 수 있어, 기판(5)의 휨을 최대한 방지할 수 있는 점에서 유익하다. 도 7에 나타내는 양태에서는, 도 7의 좌측의 짧은 길이 방향의 가상 직선(VL2)에 위치 부여되는 제 2 도체층(72)은 도 7의 하측의 단부에 설치되고, 도 7의 중앙의 짧은 길이 방향의 가상 직선(VL2)에 위치 부여되는 제 2 도체층(72)은 도 7의 상측의 단부에 설치되며, 도 7의 우측의 짧은 길이 방향의 가상 직선(VL2)에 위치 부여되는 제 2 도체층(72)은 도 7의 하측의 단부에 설치되어 있다.
최후가 되었지만, 상기 서술한 각 실시 형태의 기재, 변형예의 기재 및 도면의 개시는, 청구범위에 기재된 발명을 설명하기 위한 일례에 지나지 않고, 상기 서술한 실시 형태의 기재 또는 도면의 개시에 의해 청구범위에 기재된 발명이 한정되지 않는다 또한, 출원 당초의 청구항의 기재는 어디까지나 일례이며, 명세서, 도면 등의 기재에 의거하여, 청구항의 기재를 적절히 변경할 수도 있다.
5 기판
11 제 1 주단자
12 제 2 주단자
71 제 1 도체층
72 제 2 도체층
73 제 3 도체층
90 밀봉부
95 반도체 소자(전자 소자)
VL 가상 직선

Claims (6)

  1. 기판과,
    상기 기판 상에 설치된 제 1 도체층과,
    상기 기판 상에 설치된 제 2 도체층과,
    상기 제 1 도체층에 설치된 전자 소자와,
    상기 기판, 상기 제 1 도체층, 상기 제 2 도체층 및 상기 전자 소자를 덮는 밀봉부를 구비하고,
    상기 기판의 면내 방향으로서, 상기 제 2 도체층을 포함하는 가상 직선상에 상기 제 1 도체층이 설치되어 있지 않고,
    상기 제 2 도체층은, 상기 밀봉부 내에 봉입됨과 함께 상기 밀봉부에 의해서만 덮여 있는 것을 특징으로 하는 전자 장치.
  2. 제 1 항에 있어서,
    한 쌍의 제 2 도체층이 설치되고,
    상기 한 쌍의 제 2 도체층을 연결하는 직선이 상기 가상 직선에 합치되는 것을 특징으로 하는 전자 장치.
  3. 제 2 항에 있어서,
    일방의 제 2 도체층은 상기 기판의 일방의 단부에 위치하고, 타방의 제 2 도체층은 상기 기판의 타방의 단부에 위치하는 것을 특징으로 하는 전자 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 복수의 제 1 도체층은, 상기 가상 직선에 대하여 선대칭으로 배치되는 것을 특징으로 하는 전자 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    복수의 제 2 도체층이 설치되고,
    어느 가상 직선과 다른 가상 직선이 평행하게 설치되며,
    상기 어느 가상 직선상의 제 2 도체층이 일방측에 설치되고, 상기 다른 가상 직선상의 제 2 도체층이 타방측에 설치되는 것을 특징으로 하는 전자 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    복수의 제 2 도체층이 설치되고,
    상기 기판의 긴 길이 방향을 따른 가상 직선상의 상기 제 2 도체층은 쌍을 이루어 설치되며,
    상기 기판의 짧은 길이 방향을 따른 가상 직선상의 상기 제 2 도체층은 쌍을 형성하고 있지 않는 것을 특징으로 하는 전자 장치.
KR1020187008211A 2017-02-20 2017-02-20 전자 장치 KR102005381B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/006031 WO2018150560A1 (ja) 2017-02-20 2017-02-20 電子装置

Publications (2)

Publication Number Publication Date
KR20180107073A true KR20180107073A (ko) 2018-10-01
KR102005381B1 KR102005381B1 (ko) 2019-07-30

Family

ID=62143936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187008211A KR102005381B1 (ko) 2017-02-20 2017-02-20 전자 장치

Country Status (6)

Country Link
US (1) US10615092B2 (ko)
EP (1) EP3588547A4 (ko)
JP (1) JP6325757B1 (ko)
KR (1) KR102005381B1 (ko)
CN (1) CN108738366B (ko)
WO (1) WO2018150560A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD920937S1 (en) * 2019-03-29 2021-06-01 Shindengen Electric Manufacturing Co., Ltd. Power module device containing semiconductor elements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823145A (ja) * 1994-07-06 1996-01-23 Mitsubishi Materials Corp ハイブリッドｉｃ用基板
KR20000005823A (ko) * 1998-06-02 2000-01-25 실리코닉스 인코퍼레이티드 리드와직접접속된집적회로칩패키지
JP2013034022A (ja) * 2012-11-12 2013-02-14 Fuji Electric Co Ltd 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10010461A1 (de) * 2000-03-03 2001-09-13 Infineon Technologies Ag Vorrichtung zum Verpacken elektronischer Bauteile mittels Spritzgußtechnik
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same
JP2002083890A (ja) 2000-09-06 2002-03-22 Sanyo Electric Co Ltd 半導体モジュール
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same
JP2007019123A (ja) * 2005-07-06 2007-01-25 Sumitomo Metal Electronics Devices Inc セラミック回路基板集合体
JP2007109938A (ja) * 2005-10-14 2007-04-26 Nec Electronics Corp 半導体装置
US8014154B2 (en) 2006-09-27 2011-09-06 Samsung Electronics Co., Ltd. Circuit substrate for preventing warpage and package using the same
JP5230157B2 (ja) 2006-09-27 2013-07-10 三星電子株式会社 反り防止のための回路基板及びその製造方法
JP2008186919A (ja) 2007-01-29 2008-08-14 Alps Electric Co Ltd 積層セラミック配線板
US8587019B2 (en) 2011-10-11 2013-11-19 Ledengin, Inc. Grooved plate for improved solder bonding
JP6398222B2 (ja) 2013-02-28 2018-10-03 日亜化学工業株式会社 発光装置およびその製造方法
CN106063388B (zh) * 2014-02-24 2018-10-26 株式会社村田制作所 电子装置
KR101733442B1 (ko) * 2014-12-29 2017-05-10 주식회사 케이씨씨 기판의 휨 방지 구조체
KR20170000458A (ko) * 2015-06-23 2017-01-03 삼성전자주식회사 기판 스트립
US9455157B1 (en) * 2015-09-04 2016-09-27 Anokiwave, Inc. Method and apparatus for mitigating parasitic coupling in a packaged integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823145A (ja) * 1994-07-06 1996-01-23 Mitsubishi Materials Corp ハイブリッドｉｃ用基板
KR20000005823A (ko) * 1998-06-02 2000-01-25 실리코닉스 인코퍼레이티드 리드와직접접속된집적회로칩패키지
JP2013034022A (ja) * 2012-11-12 2013-02-14 Fuji Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
CN108738366B (zh) 2022-03-15
KR102005381B1 (ko) 2019-07-30
EP3588547A4 (en) 2020-08-19
US20190237377A1 (en) 2019-08-01
CN108738366A (zh) 2018-11-02
JPWO2018150560A1 (ja) 2019-02-21
EP3588547A1 (en) 2020-01-01
US10615092B2 (en) 2020-04-07
WO2018150560A1 (ja) 2018-08-23
JP6325757B1 (ja) 2018-05-16

Similar Documents

Publication Publication Date Title
US7762819B2 (en) Substrate connecting member and connecting structure
US10375816B2 (en) Printed-circuit board, printed-wiring board, and electronic apparatus
US11081432B2 (en) Semiconductor device with semiconductor element and electrodes on different surfaces
TWI704858B (zh) 電子模組
KR102005381B1 (ko) 전자 장치
WO2017154232A1 (ja) 半導体装置及びリードフレーム
US20220310491A1 (en) Electronic device and electronic device mounting structure
JP6718754B2 (ja) 半導体装置
KR20100134229A (ko) 반도체 패키지
JP6189444B2 (ja) 半導体装置及びその製造方法
JP5708359B2 (ja) 半導体装置及び半導体装置の製造方法
JP4065876B2 (ja) パッド下の集積半導体構造
JP7280879B2 (ja) 電子装置
JP7186645B2 (ja) 半導体装置
CN107958875B (zh) 半导体装置以及布线基板的设计方法
JP7264630B2 (ja) 電子モジュール
JP2009152310A (ja) 半導体装置の組み立て構造
US11842951B2 (en) Semiconductor device for improving heat dissipation and mounting structure thereof
US10881006B2 (en) Package carrier and package structure
JP6727482B2 (ja) 半導体装置
TWI545704B (zh) Semiconductor device and manufacturing method thereof
KR20160148223A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
US9293399B2 (en) Semiconductor device and electronic unit provided with the same
JP3164084B2 (ja) 半導体装置のフレーム
KR101119305B1 (ko) 더미영역을 포함하는 반도체 패키지 기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant