JP6727482B2

JP6727482B2 - 半導体装置

Info

Publication number: JP6727482B2
Application number: JP2017020523A
Authority: JP
Inventors: 直矢武; 裕孝大野
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2017-02-07
Filing date: 2017-02-07
Publication date: 2020-07-22
Anticipated expiration: 2037-02-07
Also published as: JP2018129366A

Description

本明細書は、半導体装置を開示する。

特許文献１には、電極パッドが設けられた半導体チップと、複数の信号端子を有する半導体装置が開示されている。各々の信号端子は、半導体チップの外部から半導体チップに向かう方向に沿って伸びている。各々の信号端子がワイヤを介して対応する電極パッドに接続されている。

特開２０１１−１２９８７５号公報

信号端子に高電流を流す際には、電流によるワイヤの溶断を防止するために、信号端子を複数のワイヤを介して電極パッドに接続する場合がある。この場合、複数のワイヤを接続するために、信号端子の幅を広くする必要がある。信号端子の幅が広くなると、複数の信号端子を配列するために幅が広いスペースが必要となり、半導体装置全体のサイズが大きくなる。本明細書は、幅が広い信号端子を用いる場合において、半導体装置の大型化を抑制する技術を開示する。

本明細書が開示する半導体装置は、上面と、第１側面と、第１側面に隣接する第２側面を有し、上面に、複数の第１電極パッドと、第２電極パッドが設けられた半導体チップを有している。半導体チップを上から見たときに、第１側面に沿う方向を第１方向とし、第２側面に沿う方向を第２方向とする。半導体装置は、半導体チップの第２側面側に配置されており、第１方向に沿って伸びており、第２方向に沿って間隔を空けて配列されており、対応する第１電極パッドにワイヤを介して接続されている複数の第１信号端子と、半導体チップの第２側面側に配置されており、第１方向に沿って伸びており、第２電極パッドに複数のワイヤを介して接続されており、第１信号端子よりも第２方向における幅が広く、半導体チップの厚み方向において第１信号端子とは異なる位置に配置されている第２信号端子、を有する。

上記の半導体装置では、半導体チップの厚み方向において第２信号端子が第１信号端子とは異なる位置に配置されているため、第１信号端子と第２信号端子との絶縁距離を半導体チップの厚み方向に稼ぐことができる。このため、複数の第１信号端子を配列するスペースの幅を狭くすることができる。このため、第２信号端子の幅を広くしても、半導体装置全体の幅が大きくなることが抑制される。

半導体装置の平面図。半導体装置の側面図（第１側面１２ａ側から見た図）。変形例の半導体装置の図１に対応する平面図。変形例の半導体装置の図１に対応する平面図。変形例の半導体装置の図１に対応する平面図。変形例の半導体装置の図２に対応する側面図。

図１は、半導体装置の上面を示している。半導体装置は、半導体チップ１２を有している。半導体チップ１２は、例えば、Ｓｉ（シリコン）により構成されている。上側から見たときに、半導体チップ１２は矩形を有している。図１では、半導体チップ１２の第１側面１２ａに沿う方向をｘ方向といい、第１側面１２ａに隣接する第２側面１２ｂに沿う方向をｙ方向といい、半導体チップ１２の厚み方向をｚ方向という。半導体チップ１２の上面１２ｃには、主電極１４と、複数の第１電極パッド１６と、第２電極パッド１８が設けられている。複数の第１電極パッド１６のサイズおよび第２電極パッド１８のサイズは、各主電極１４のサイズよりも小さい。主電極１４は、はんだによって図示しないリードフレームに接続されている。また、図２に示すように、半導体チップ１２の下面には、下部電極２０が設けられている。下部電極２０は、はんだ５０によってリードフレーム５２に接続されている。

複数の第１電極パッド１６は、半導体チップ１２の上面１２ｃに設けられている。各第１電極パッド１６は、ｙ方向に間隔を空けて配列されている。本実施形態では、４個の第１電極パッド１６がｙ方向に間隔を空けて配列されている。各第１電極パッド１６は、それぞれ異なる種類の電圧を出力する。第１電極パッド１６には、例えば、半導体チップ１２の温度を示す電圧を出力するもの、半導体チップ１２を流れる電流値を示す電圧を出力するもの等がある。

第２電極パッド１８は、半導体チップ１２の上面１２ｃに設けられている。第２電極パッド１８は、２つの隣り合う第１電極パッド１６の間に間隔を空けて配置されている。詳細には、４つの第１電極パッド１６のうち、ｙ方向において半導体チップ１２の中央側に位置する２つの第１電極パッド１６の間に間隔を空けて配置されている。すなわち、各第１電極パッド１６と第２電極パッド１８は、ｙ方向に間隔を空けて配列されている。第２電極パッド１８は、半導体チップ１２のゲートパッドである。各第１電極パッド１６のサイズと第２電極パッド１８のサイズは、略同一である。

半導体装置は、複数の第１信号端子２６と、第２信号端子２８を有している。各第１信号端子２６は、半導体チップ１２の第２側面１２ｂ側に配置されている。各第１信号端子２６は、ｘ方向に沿って伸びている。各第１信号端子２６は、ｙ方向に間隔を空けて配列されている。各第１信号端子２６は、対応する第１電極パッド１６にワイヤ３２を介して接続されている。ワイヤ３２は、例えば、銅により構成されている。

第２信号端子２８は、半導体チップ１２の第２側面１２ｂ側に配置されている。第２信号端子２８は、ｘ方向に沿って伸びている。すなわち、第２信号端子２８は、平面視において、各第１信号端子２６と並行するように配置されている。第２信号端子２８は、平面視において、２つの隣り合う第１信号端子２６の間に間隔を空けて配置されている。詳細には、４つの第１信号端子２６のうち、ｙ方向において半導体チップ１２の中央側に位置する２つの第１信号端子２６の間に間隔を空けて配置されている。第２信号端子２８は、第２電極パッド１８に複数のワイヤ３４を介して接続されている。本実施形態では、第２信号端子２８は、２本のワイヤ３４を介して第２電極パッド１８に接続されている。ワイヤ３４は、例えば、銅により構成されている。第２信号端子２８のｙ方向の幅は、各第１信号端子２６のｙ方向の幅よりも広い。図１に示すように、上側から見たときの第１信号端子２６と第２信号端子２８の間のｙ方向における距離Ｌ３は、上側から見たときの隣接する第１信号端子２６の間のｙ方向における距離Ｌ２よりも狭い。

図２に示すように、第２信号端子２８は、半導体チップ１２の厚み方向（ｚ方向）において各第１信号端子２６と異なる位置に配置されている。本実施形態では、第２信号端子２８は、ｚ方向において、各第１信号端子２６に対して上側に配置されている。ｙ方向に沿って見たときに、第２信号端子２８と第１信号端子２６の間に距離Ｌ１が設けられている。また、各第１信号端子２６は、ｚ方向において互いに略同じ位置に配置されている。第２信号端子２８と第１信号端子２６の間の最短距離（＝（Ｌ１^２＋Ｌ３^２）^１／２）は、隣接する第１信号端子２６の間の距離Ｌ２よりも長い。なお、図２では、ワイヤ３４が第１電極パッド１６に接続されているように描かれているが、実際には、ワイヤ３４は、第１電極パッド１６に対して紙面の奥側（ｙ軸負方向側）に位置する図示されない第２電極パッド１８に接続されている。

上記の半導体装置では、半導体チップ１２の厚み方向において第２信号端子２８が第１信号端子２６とは異なる位置に配置されている。このため、第２信号端子２８と、第２信号端子２８に最も近い位置に配置されている第１信号端子２６との絶縁距離を半導体チップ１２の厚み方向に稼ぐことができる。このため、上側から見たときに、第２信号端子２８と第１信号端子２６の間の距離Ｌ３を、隣接する第１信号端子２６の間の距離Ｌ２よりも短くすることができる。このため、複数の第１信号端子２６を配列するスペースの幅（すなわち、ｙ方向の幅）を狭くすることができる。このため、第２信号端子２８の幅を広くしても、半導体装置全体の幅が大きくなることが抑制される。

上述した半導体装置では、ｚ方向において、第２信号端子２８が各第１信号端子２６に対して上側に配置されていたが、第２信号端子２８が各第１信号端子２６に対して下側に配置されていてもよい。ｚ方向において、各第１信号端子２６と第２信号端子２８とが異なる位置に配置されていれば、半導体装置の大型化を抑制することができる。

また、図３に示すように、平面視において、第１信号端子２６と第２信号端子２８とが重複するように配置されていてもよい。第１信号端子２６と第２信号端子２８とをこのように配置することで、複数の第１信号端子２６をｙ方向に沿って配列するスペースをより狭くすることができる。

また、図４に示すように、ｙ方向における一番端に第２電極パッド１８を配置し、ｙ方向における一番端に第２信号端子２８を配置してもよい。このような構成では、第２信号端子２８と１つの第１信号端子２６（すなわち、第２信号端子２８に最も近い位置に配置される第１信号端子２６）との絶縁距離を考慮するだけでよいため、複数の第１信号端子２６をｙ方向に沿って配列するスペースをより狭くすることができる。

また、図５に示すように、第２信号端子２８のボンディングエリア２８ａの面積を広くしてもよい。第２信号端子２８に対してより多くのワイヤをボンディングすることができる。

また、図６に示すように、半導体チップ１２の厚み方向において、第２信号端子２８のボンディングエリア２８ｂが２段構造となるように構成してもよい。第２信号端子２８に対してより多くのワイヤをボンディングすることができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１２：半導体チップ
１２ａ：第１側面
１２ｂ：第２側面
１２ｃ：上面
１６：第１電極パッド
１８：第２電極パッド
２６：第１信号端子
２８：第２信号端子
３２、３４：ワイヤ

Claims

上面と、第１側面と、前記第１側面に隣接する第２側面を有し、前記上面に、複数の第１電極パッドと、第２電極パッドが設けられた半導体チップを有し、
前記半導体チップを上から見たときに、前記第１側面に沿う方向を第１方向とし、前記第２側面に沿う方向を第２方向とし、
前記半導体チップの前記第２側面側に配置されており、前記第１方向に沿って伸びており、前記第２方向に沿って間隔を空けて配列されており、対応する第１電極パッドにワイヤを介して接続されている複数の第１信号端子と、
前記半導体チップの前記第２側面側に配置されており、前記第１方向に沿って伸びており、前記第２電極パッドに複数のワイヤを介して接続されており、前記第１信号端子よりも前記第２方向における幅が広い第２信号端子を有しており、
前記第２信号端子と前記第１信号端子は、前記第２方向に沿う直線上で見たときに、前記半導体チップの厚み方向において異なる位置に配置されている、
半導体装置。
前記厚み方向における前記第１信号端子と前記第２信号端子の間の距離をＬ１、前記第２方向における前記第１信号端子と前記第２信号端子の間の距離をＬ３、としたときに、前記第１信号端子と前記第２信号端子の間の最短距離が、（Ｌ１ ^２＋Ｌ３ ^２） ^１／２である、請求項１に記載の半導体装置。
上側から前記第２信号端子を平面視したときに、前記第２信号端子が、前記複数の第１信号端子の少なくとも１つと部分的に重複するように配置されている、請求項１又は２に記載の半導体装置。