KR19990076526A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR19990076526A
KR19990076526A KR1019980044988A KR19980044988A KR19990076526A KR 19990076526 A KR19990076526 A KR 19990076526A KR 1019980044988 A KR1019980044988 A KR 1019980044988A KR 19980044988 A KR19980044988 A KR 19980044988A KR 19990076526 A KR19990076526 A KR 19990076526A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
bonding
electronic circuit
semiconductor
semiconductor device
Prior art date
Application number
KR1019980044988A
Other languages
English (en)
Other versions
KR100306858B1 (ko
Inventor
시게노부 마에다
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990076526A publication Critical patent/KR19990076526A/ko
Application granted granted Critical
Publication of KR100306858B1 publication Critical patent/KR100306858B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48684—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48784—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

서지로부터 전자 회로를 보호하는 반도체 장치 및 그 제조 방법을 얻는다.
p 형의 반도체 기판(13)과, 전자 회로가 형성된 SOI 층(111)을 둘러싸고, 반도체 기판(13) 상에 형성된 절연체(14)와, 배선(113)을 통해 SOI 층(111)에 도통하는 본딩 패드(121)와, 본딩 패드(121) 및 반도체 기판(13)이 노출되어 있는 바닥부를 구비한 구멍(122) 및 본딩 패드(121)를 포함하는 본딩 영역(12)을 구비하고, 본딩 영역(12)에 본딩 와이어(3)가 본딩되어 있다.

Description

반도체 장치 및 그 제조 방법
본 발명은, 전자 회로가 설치된 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 전자 회로의 전기적인 보호에 관한 것이다.
종래의 반도체 장치에서는, 정전기에 기인하는 서지가 고전압 혹은 대전류로 내부에 설치된 전자 회로로 전파하는 경우가 있다.
따라서, 서지에 의해 내부에 설치된 전자 회로가 파괴된다고 하는 문제점이 있다. 특히, SOI(Silicon On Insulator) 구조를 구비한 반도체 장치에서는, 서지에 의해 내부에 설치된 전자 회로가 파괴되기 쉽다. 도 33에 SOI 구조를 구비한 반도체 장치의 단면의 예를 나타낸다. 도 33에서, 13은 SOI 기판 중의 p 형 기판 영역(이하, 단순히 반도체 기판이라고 함), 111은 SOI층, 14는 매립 산화막, 112는 SOI 층(111) 상에 형성된 전자 회로를 구성하는 MOS 트랜지스터이고, 게이트 G, 소스 S, 드레인 D를 나타내고 있다. 매립 산화막(14)은, 열전도성이 매우 나쁘고, 예를 들면 SiO2인 경우, 단결정 Si와 비교하여 열도전율은 100분의 1정도이다. 따라서, 소스 S와 드레인 D 사이에 서지가 전파되면, 소스 S와 드레인 D가 고온이 되어, 파괴되기 쉽다.
본 발명은, 이 문제점을 해결하기 위해 이루어진 것으로, 내부에 설치된 전자 회로를 서지로부터 보호할 수 있는 반도체 장치 및 그 제조 방법을 얻는 것을 목적으로 한다.
본 발명의 청구항 1에 따른 과제 해결 수단은, 반도체 기판과, 상기 반도체 기판에 설치된 전자 회로와, 상기 전자 회로로 도통하는 단자와, 상기 단자, 상기 반도체 기판의 표면 중 상기 단자에 인접하여 노출되는 영역의 양방에 공통하여 본딩되는 금속의 접속재를 구비하고, 상기 반도체 기판의 표면을 한쪽 전극으로 하는 다이오드가, 상기 접속재와 상기 반도체 기판 사이에 형성된다.
본 발명의 청구항 2에 따른 과제 해결 수단에서, 상기 금속은 상기 영역과 함께 쇼트키 접합을 형성한다.
본 발명의 청구항 3에 따른 과제 해결 수단에서, 상기 영역은 상기 반도체 기판과는 반대의 도전형을 구비한다.
본 발명의 청구항 4에 따른 과제 해결 수단은, 상기 반도체 기판과 상기 단자사이에 형성되고, 상기 전자 회로를 둘러싸고, 상기 영역과 함께 상기 단자에 인접하여 노출되는 절연막과, 상기 절연막과 상기 영역에 걸쳐 형성되는 도전재를 더욱 구비한다.
본 발명의 청구항 5에 따른 과제 해결 수단에서, 상기 영역은 상기 단자의 중앙에 존재한다.
본 발명의 청구항 6에 따른 과제 해결 수단은, 반도체 기판, 상기 반도체 기판 상에 형성된 절연막, 상기 절연막 상에 형성되고, 전자 회로가 형성된 반도체층을 포함하는 반도체 칩과, 상기 반도체층을 전기적으로 보호하기 위한 보호 기판과, 외부 단자와, 상기 반도체 칩과 상기 보호 기판을 전기적으로 접속하는 제1 접속재와, 상기 보호 기판과 상기 외부 단자를 전기적으로 접속하는 제2 접속재를 구비한다.
본 발명의 청구항 7에 따른 과제 해결 수단은, (a) 반도체 기판, 상기 반도체 기판 상에 형성된 절연막, 상기 절연막 상에 형성되고, 전자 회로가 형성된 반도체층, 상기 전자 회로에 도통하는 단자, 및 외부 단자를 준비하는 스텝과, (b) 상기 절연막에 구멍을 뚫어 상기 반도체 기판을 노출시키는 스텝과, (c) 상기 외부 단자에 대해 금속의 접속재의 일단을 접속하는 스텝과, (d) 노출된 상기 반도체 기판 및 상기 단자에 대해 상기 접속재의 타단을 본딩하는 스텝을 구비한다.
본 발명의 청구항 8에 따른 과제 해결 수단은, 상기 스텝 (b), (c) 사이에 실행되는 (e) 노출된 상기 반도체 기판 표면의 도전형을, 상기 반도체 기판의 도전형과 다르게 한 스텝을 더욱 포함한다.
본 발명의 청구항 9에 따른 과제 해결 수단은, 상기 스텝(e), (c) 사이에 실행되는 (f) 노출된 상기 반도체 기판의 표면으로부터 상기 구멍의 측벽에 걸친 도전재를 형성하는 스텝을 더욱 포함한다.
본 발명의 청구항 10에 따른 과제 해결 수단에서, 상기 전자 회로는 SOI 구조에 설치되어 있다.
본 발명의 청구항 11에 따른 과제 해결 수단에서, 상기 전자 회로는 SOI 구조에 설치되어 있다.
도 1은 본 발명의 실시예 1에서의 반도체 장치를 도시하는 개념도.
도 2는 본 발명의 실시예 1에서의 반도체 장치를 도시하는 단면도.
도 3은 본 발명의 실시예 1에서의 반도체 장치의 등가 회로도.
도 4는 본 발명의 실시예 1에서의 반도체 장치의 등가 회로도.
도 5는 본 발명의 실시예 2에서의 반도체 장치를 도시하는 단면도.
도 6은 본 발명의 실시예 3에서의 반도체 장치를 도시하는 단면도.
도 7은 본 발명의 실시예 3에서의 반도체 장치를 도시하는 단면도.
도 8은 본 발명의 실시예 3에서의 반도체 장치를 도시하는 단면도.
도 9는 본 발명의 실시예 3에서의 반도체 장치를 도시하는 단면도.
도 10은 본 발명의 실시예 3에서의 반도체 장치를 도시하는 단면도.
도 11은 본 발명의 실시예 4에서의 반도체 장치를 도시하는 단면도.
도 12는 본 발명의 실시예 5에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 13은 본 발명의 실시예 5에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 14는 본 발명의 실시예 5에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 15는 본 발명의 실시예 5에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 16은 본 발명의 실시예 5에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 17은 본 발명의 실시예 5에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 18은 본 발명의 실시예 5에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 19는 본 발명의 실시예 5에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 20은 본 발명의 실시예 5에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 21은 본 발명의 실시예 5에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 22는 본 발명의 실시예 5에서의 반도체 장치를 도시하는 단면도.
도 23은 본 발명의 실시예 5에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 24는 본 발명의 실시예 5에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 25는 본 발명의 실시예 6에서의 반도체 장치를 도시하는 개념도.
도 26은 본 발명의 실시예 6에서의 반도체 장치를 도시하는 개념도.
도 27은 본 발명의 실시예 6에서의 반도체 장치를 도시하는 개념도.
도 28은 본 발명의 실시예 6에서의 반도체 장치를 도시하는 단면도.
도 29는 본 발명의 실시예 7에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 30은 본 발명의 실시예 7에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 31은 본 발명의 실시예 7에서의 반도체 장치의 제조 방법을 나타내는 단면도.
도 32는 본 발명의 실시예 7에서의 반도체 장치를 도시하는 단면도.
도 33은 SOI 구조를 도시하는 단면도.
도 34는 본 발명을 SOI 구조이외의 반도체 기판에 적용한 경우를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 칩
2 : 외부 단자
3 : 본딩 와이어(접속재)
7 : 반도체 기판(보호 기판)
11 : 전자 회로
12 : 본딩 패드
13 : 반도체 기판(보호 기판)
14 : 절연막
31 : 본딩 와이어(제1 접속재)
32 : 본딩 와이어(제2 접속재)
33 : 범프(제1 접속재)
111 : SOI층 (반도체층)
121 : 본딩 패드
122 : 구멍
실시예 1.
도 1은 본 발명의 실시예 1에서의 반도체 장치의 구성을 도시하는 개념도이다. 도 1에서, 1은 SOI 구조를 구비하는 반도체 칩, 11은 반도체 칩(1)에 설치된 SOI 층이 있는 영역(이하, SOI 영역이라고 함)이고, 이 SOI 영역(11) 상에 전자 회로가 형성되어 있다. 12는 반도체 칩(1)에 설치되어 본딩 와이어(3)가 접속되는 영역(이하, 본딩 영역이라고 함), 2는 본딩 와이어(3)를 통해 본딩 영역(12)과 접속되는 외부 단자, 4는 몰드 수지이다.
이어서, 본딩 영역(12)을 도 2를 이용하여 설명한다. 도 2는 본 발명의 실시예 1에서의 반도체 장치를 도시하는 단면도로서, 도 1의 본딩 영역(12)에 따른 부분을 나타낸다. 도 2에서, 13은 반도체 기판, 14는 매립 산화막과 층간 절연막등으로 이루어지는 절연체, 15는 유리 코트막, 16은 폴리이미드막, 112는 전자 회로를 대표적으로 도시하기 위한 MOS 트랜지스터, 121은 본딩 패드, 122는 본딩 영역(12)에 인접하여 설치된, 반도체 기판(13)에 달하는 구멍, 113은 전자 회로의 배선이다.
본딩 와이어(3)는 본딩 패드(121)와 반도체 기판(13)에 공통으로 하여 접촉하고 있다. 실제로는 구멍(122)의 깊이는 얕기 때문에, 예를 들면 서모소닉 본딩(thermosonic bonding)법을 이용하면, 본딩 와이어(3)를 본딩 패드(121)와 반도체 기판(13)에 공통으로 접촉시키는 것이 가능하다.
도 3에 해당 부분의 등가 회로를 도시한다. 11a가 SOI 영역(11) 상에 형성된 전자 회로를 도시한다. 본딩 와이어(3)와 반도체 기판(13)과의 접합은 쇼트키 접합이기 때문에, 반도체 기판(13)이 애노드, 본딩 와이어(3)가 캐소드가 되는 다이오드(1220)가 형성된다. 또, 쇼트키 접합을 형성하는 본딩 와이어(3)의 재질은, 금, 알루미늄 등의 금속이면 된다. 본딩 와이어(3)를 전파하는 신호는 반도체 기판(13)으로 흐르지 않는다. 그러나, 본딩 와이어(3)를 서지가 전파되면 다이오드(1220)가 항복하여 반도체 기판(13)과 도통한다. 또, 도 4에 도시된 바와 같이, 전자 회로(11a)와 본딩 패드(121) 사이의 SOI 영역(11)이외의 SOI 기판 상에 전자 회로(11a)를 서지로부터 보호하기 위한 보호 회로(6)를 설치해도 된다.
실시예 1에 따르면, 본딩 와이어(3)를 전파하는 서지를 효과적으로 반도체 기판(13)으로 방출하기 때문에, 전자 회로를 서지로부터 보호할 수 있다.
실시예 2.
이어서 실시예 2에 대해 설명한다. 도 5는 본 발명의 실시예 2에서의 반도체 장치를 도시하는 단면도로서, 도 1의 본딩 영역(12)에 따른 부분을 도시한다. 도 5에서, 123은 n 형의 불순물이 구멍(122)의 바닥에 주입된 불순물 영역, 기타는 실시예 1와 동일하다.
실시예 2에서는, 불순물 영역(123)이 캐소드, p 형의 반도체 기판(13)이 애노드가 되는 PN 접합형의 다이오드가 형성된다.
실시예 2에 따르면, 불순물 영역(123) 및 반도체 기판(13)으로 이루어지는 다이오드는, 실시예 1에서 설명한 다이오드와 비교하여, 저항이 작기 때문에, 서지가 반도체 기판(13)으로 방출되기 쉬워진다.
실시예 3.
예를 들면 도 5에서 구멍(122)이 깊을수록, 본딩 와이어(3)는 불순물 영역(123)에 접촉하는 것이 곤란해진다. 그래서, 실시예 3에서는 도 6에 도시된 바와 같이 절연체(14) 및 불순물 영역(123)에 걸쳐 형성되는 Al, Cu, TiN 또는 W 등의 도전재(124)를 구비한다.
또한, 도전재(124)는 적어도 구멍(122)의 바닥 및 절연체(14)의 측벽에 형성되어 있으면 되고, 예를 들면 도 7 ∼ 도 10에 도시된 것이라도 된다.
도 9 및 도 10에서는, 금속의 스퍼터, 레지스트의 형성 및 금속의 불필요 부분의 에칭에 의해 얻을 수 있는 도전재(124)을 도시하고, 도 6 ∼ 도 8에서는, FIB 장치를 이용하여 얻을 수 있는 도전재(124)를 도시한다. FIB 장치를 이용하는 경우에는, 상술된 스퍼터등에 의한 경우와 비교하여, 본딩 영역(12)의 수가 적을수록 작업 처리량이 좋아지고, 국소적으로 도전재(124)를 형성할 수 있다.
실시예 3에 따르면, 본딩 와이어(3)는 구멍(122)이 깊어도 도전재(124)에 접촉하기 때문에, 다이오드와의 전기적 접속이 확실해진다.
실시예 4.
실시예 4에서는, 도 11에 도시된 바와 같이 구멍(122)은 본딩 패드(121)의 중앙에 존재한다. 본딩 패드(121) 위에서 바라보면, 구멍(122)은 본딩 패드(121)에 둘러싸여 있다.
실시예 4에 따르면, 구멍(122)이 본딩 패드(121)의 중앙에 존재함으로써, 본딩 와이어(3)가 본딩 패드(121)의 외부 모서리에 겨냥하여 본딩되었다고 해도, 본딩 와이어(3)가 구멍(122)의 바닥에 접촉하기 쉽다. 또한, 구멍(122)은 본딩 와이어(3)로 피복되기 쉽고, 절연체(14)가 노출하지 않기 때문에, 절연체(14)가 수분을 흡수하는 것을 억제할 수 있다.
실시예 5.
실시예 5에서는, 본 발명의 반도체 장치의 제조 방법에 대해 설명한다. 우선, 도 12에 도시된 구조를 구비한 웨이퍼(10)를 주지의 기술을 이용하여 얻는다. 웨이퍼(10)는, SOI 기판을 유리 코트막(15) 및 폴리이미드막(16)으로 피복한 것이고, SOI 영역(11) 상에는 전자 회로가 형성되어 있다. 그 밖의 부호에 대해서는 상술된 부호에 대응하고 있다.
또한, 도면에서 (a)는 본딩 영역(12) 중 전원용 Vdd 또는 신호용의 본딩 영역(12)에 대한 부분을 도시하고, (b)는 그랜드용 Vss에 대한 부분을 도시한다.
이어서, 도 12에 도시된 구조에 대해, 폴리이미드막(16)을 패터닝하고, 본딩 패드(121) 상측에 본딩 영역(12)을 설치한다(도 13).
이어서, 도 13에 도시된 구조에 대해, 폴리이미드막(16)을 마스크로 하여 유리 코트막(15)을 에칭함으로써, 본딩 영역(12) 내의 유리 코트막(15)을 제거하고, 본딩 패드(121) 및 절연체(14)를 노출시킨다(도 14).
다음에, 도 14에 도시된 구조에 대해, 폴리이미드막(16) 및 본딩 패드(121)를 마스크로서 절연체(14)를 에칭함에 따라, 절연체(14)에 구멍(122)을 뚫어 반도체 기판(13)에 달하는 구멍(122)을 설치한다(도 15).
다음에, (a)의 본딩 영역(12) 이외를 피복하는 레지스트(51)를 형성하고, n 형 불순물의 주입을 행함에 따라, (a)의 구멍(122)의 바닥에 n 형의 불순물 영역(123)을 설치한다(도 16).
다음에, 레지스트(51)를 제거한 후, (b)의 본딩 영역(12) 이외를 피복하는 레지스트(52)를 형성하고, p 형 불순물의 주입을 행함에 따라, (b)의 구멍(122)의 바닥에 p 형의 불순물 영역(123)을 설치한다(도 17).
다음에, 레지스트(52)를 제거함에 따라, 도 18에 도시된 구조를 얻는다. 이것을 칩형으로 절단함에 따라 반도체 칩(1)을 형성한다. 이 반도체 칩(1)과 외부 단자(2)를 준비한다(도 19).
다음에, 본딩 영역(12) 및 외부 단자(2)를 본딩 와이어(3)로 본딩한다(도 20 및 도 21). 여기서, 외부 단자(2)에 본딩 와이어(3)를 본딩한 후, 반도체 칩(1)의 본딩 영역(12)에 본딩 와이어(3)를 본딩한다.
이상과 같이, 외부 단자(2), 반도체 칩을 이 순으로 전기적으로 접속하기 때문에, 본딩할 때에 생긴 서지를 외부 단자(2)로 흐르게 하는 상태에서 본딩 와이어(3)가 본딩 영역(12)으로 본딩된다. 따라서, 전자 회로를 서지로부터 보호할 수 있다. 또한, 본딩 와이어(3)는, 본딩 영역(12)으로 본딩됨과 동시에, p 형의 반도체 기판(13)이 애노드, n 형의 불순물 영역(123)이 캐소드가 되는 다이오드에 접속된다. 따라서 본딩할 때 생긴 서지는 본딩 와이어(3)로부터 전자 회로로 흐르지 않고, 이 다이오드를 통해 반도체 기판(13)으로 흐르기 때문에, 전자 회로를 서지로부터 보호할 수 있다. 이들 전자 회로의 보호는, 반도체 칩(1)이 보호 회로를 구비하지 않는 경우에 유효하다.
이어서, 외부 단자(2), 본딩 와이어(3), 반도체 칩(1)을 몰드 수지(4)에 의해 피복하고, 외부 단자(2)를 프레이밍(framing)하여, 반도체 장치가 완성된다(도 22).
또, 레지스트(51, 52)의 형성 및 제거, 불순물 영역(123)을 형성하기 위한 이온 주입을 생략하면, 실시예 1에서의 반도체 장치를 얻을 수 있다.
또한, 실시예 4에서 설명한 도전재(124)를 형성하는 공정을 도 19에 도시한 반도체 칩(1)과 외부 단자(2)를 준비하기 전까지 추가해도 된다. 가령, 도 18에 도시된 구조를 얻은 직후에 FIB 장치를 이용하여 도전재(124)를 형성하면 된다 (도 24).
또한, (b)의 본딩 영역(12)에 대해서도 구멍(122)을 설치함에 따라, 본딩 와이어(3)가 반도체 기판(13)에 접촉하기 때문에, 반도체 기판(13)에 그랜드의 전위가 부여된다. (b)의 구멍(122)의 바닥에 반도체 기판(13)에 p 형 불순물을 주입해 둠에 따라, 본딩 와이어(3)와 반도체 기판(13) 사이의 저항이 작아진다.
또, 그랜드 Vss 미만의 신호가 부여되는 반도체 장치에 대해서는, 신호가 반도체 기판(13)으로부터 유출하지 않도록 하기 때문에, 도 23에 도시된 바와 같이 본딩 영역(12)에 구멍(122)을 설치하지 않는다.
실시예 5에 따르면, 본딩할 때에 생긴 서지는, 본딩 와이어(3)로부터 전자 회로로 흐르려고 해도, 반도체 기판(13)으로 방출되기 때문에, 전자 회로를 서지로부터 보호할 수 있다. 또한, 외부 단자(2), 반도체 칩(1)을 이 순으로 전기적으로 접속하기 때문에, 서지를 외부 단자(2)로 흐르게 하는 상태에서 본딩 와이어(3)가 본딩 영역(12)에 본딩된다. 이에 따라서도, 전자 회로를 서지로부터 보호할 수 있다.
실시예 6.
보호 회로(6)도, 상술된 전자 회로와 동일하고, SOI 구조 상에 설치되면, 서지에 대해 파괴되기 쉽다. 그래서, 실시예 6에서는 보호 회로(6)에 대해서는 다른 기판에 설치한다.
도 25는 본 발명의 실시예 6에서의 반도체 장치를 도시하는 평면도이다. 도 25에서, 23은 반도체 칩(1)에 설치된 본딩 영역, 7은 반도체 기판, 21 및 22는 반도체 기판(7) 상에 형성된 본딩 영역, 31은 본딩 영역(22, 23)에 본딩된 본딩 와이어, 32는 외부 단자(2) 및 본딩 영역(21)에 본딩된 본딩 와이어, 그 밖의 부호는 상술된 부호에 대응하고 있다. 보호 회로(6)는 반도체 기판(7) 상에 형성되고, 본딩 영역(21, 22)에 접속되어 있다.
보호 회로(6)에는, 전원 Vdd 용의 외부 단자(2) 및 그랜드 Vss 용의 외부 단자(2)로부터 배선(도시하지 않음)을 통해, 전원 Vdd 및 그랜드 Vss가 공급된다.
본딩 영역(21, 22, 23)은, 모두 도 23에 도시된 본딩 영역(12)이라도, 혹은 적어도 하나가 실시예 1 ∼ 4 중 어느 한 본딩 영역(12)이라도 된다.
또한, 본딩 영역(21, 22, 23) 중 적어도 하나에 실시예 1∼ 4 중 어느 한 본딩 영역을 적용하면, 본딩에 의해 형성되는 다이오드가 전자 회로를 서지로부터 보호하기 때문에, 반도체 기판(7) 상의 보호 회로(6)를 생략해도 된다.
도 25 외에, 도 26 ∼ 도 28에 도시된 것이라도 좋다. 도 25에서는, 반도체 기판(7)은 4개이지만, 도 26에서는 반도체 기판(7)은 하나이고, 반도체 칩(1)은 반도체 기판(7) 상에 탑재되어 있다. 도 27에서는, 플립 칩 방식을 적용한다. 도 28에 도 27의 단면을 도시한다. 도 28에서, 311은 금, 알루미늄, 땜납등의 범프이고, 본딩 영역(23)과 본딩 영역(22)을 전기적으로 접속한다. 플립 칩 방식에 따라, 한번에 다수의 본딩 영역(23)과 본딩 영역(22)을 전기적으로 접속할 수 있기 때문에 작업 처리량이 향상한다.
실시예 6에 따르면, 서지가 반도체 기판(7)으로 유입되기 때문에, 반도체 칩(1) 상의 전자 회로를 서지로부터 보호할 수 있다,
실시예 7.
실시예 7에서는, 실시예 6에서의 반도체 장치의 제조 방법에 대해 설명하겠다. 우선, 반도체 칩(1), 반도체 기판(7) 및 외부 단자(2)를 준비한다(도 29).
다음에, 외부 단자(2)에 본딩 와이어(32)를 본딩하고, 이어서 본딩 영역(21)에 본딩 와이어(32)를 본딩한다(도 30). 다음에, 본딩 영역(22)에 본딩 와이어(31)를 본딩하고, 이어서 본딩 영역(23)에 본딩 와이어(31)를 본딩한다(도 31). 이와 같이, 외부 단자(2), 반도체 기판(7), 반도체 칩(1)을 이 순으로 전기적으로 접속하기 때문에, 본딩 와이어(31)를 본딩 영역(23)으로 본딩할 때에는, 본딩 와이어(31)는 반도체 기판(7) 및 외부 단자(2)에 전기적으로 접속되어 있기 때문에, 본딩할 때에 생긴 서지로부터 전자 회로를 보호할 수 있다.
이어서, 외부 단자(2), 본딩 와이어(31), 본딩 와이어(32), 반도체 칩(1), 반도체 기판(7)을 몰드 수지(4)에 의해 피복하고, 외부 단자(2)를 프레이밍하고, 반도체 장치가 완성된다(도 32).
실시예 7에 따르면, 외부 단자(2), 반도체 기판(7), 반도체 칩을 이 순으로 전기적으로 접속하기 때문에, 본딩할 때에 생긴 서지로부터 전자 회로를 보호할 수 있다.
변형예.
이상과 같이, 전자 회로가 SOI 구조에 설치된 경우를 이용하여 설명했지만, SOI 구조가 아닌 반도체 기판 상에 전자 회로가 설치되어도 된다. 예를 들면, 도 34를 도시한 바와 같이, 반도체 기판(13) 상에 전자 회로를 구성하는 MOS 트랜지스터(112)를 형성한 것에 적용해도 된다.
본 발명 청구항 1에 따르면, 접속재로부터 본딩 패드와 서지가 전파해 온 경우, 서지는 다이오드를 통해 반도체 기판으로 전파한다. 따라서, 전자 회로를 서지로부터 보호할 수 있다.
본 발명 청구항 2에 따르면, 접속재와 반도체 기판의 표면 사이에 쇼트키형의 다이오드가 형성되므로, 간이하게 청구항 1에 기재된 발명의 효과를 얻을 수 있다.
본 발명 청구항 3에 따르면, 상기 반도체 기판의 표면에 PN 접합형의 다이오드가 형성되므로, 쇼트키형의 다이오드와 비교하여 항복시의 저항이 작기 때문에, 서지가 반도체 기판으로 흐르기 쉬워진다.
본 발명 청구항 4에 따르면, 접속재는 본딩 패드에 접촉해도 절연막이 두꺼울수록, 반도체 기판이 노출되는 영역에 접촉하는 것이 곤란해지지만, 도전재를 설치함에 따라 반도체 기판과 도통할 수 있다.
본 발명 청구항 5에 따르면, 영역이 단자의 중앙에 존재함에 따라, 접속재가 단자의 외부 모서리에 겨냥하여 본딩되었다고 해도, 접속재가 영역에 접촉되기 쉽다.
본 발명 청구항 6에 따르면, 전자 회로가 형성되어 있는 반도체층이 절연막에 의해 반도체 기판과 절연되어 있는 반도체 장치에서는, 서지가 외부 단자로부터 반도체층으로 전파해 오면, 서지가 반도체층으로부터 흘러나오는 경로가 거의 없기 때문에, 전자 회로가 서지에 의해 파괴되기 쉽다. 그래서, 외부 단자와 반도체 칩 사이에 보호 기판을 전기적으로 개재시켜, 외부 단자로부터 반도체 칩으로 서지가 전파하는 것을 방지함에 따라, 전자 회로를 서지로부터 보호할 수 있다.
본 발명 청구항 7에 따르면, 일반적으로 절연막 상에 형성된 전자 회로는 서지를 놓치기 어렵지만, 스텝(c)에 의해 접속재는 외부 단자에 접속되어 있으므로, 스텝(d)에서 본딩할 때에 서지가 생겨도, 이것은 외부 단자로 유출하기 때문에, 전자 회로를 서지로부터 보호할 수 있다.
본 발명 청구항 8에 따르면, 접속재로부터 전자 회로로 서지가 흐르려고 해도, 반도체 기판의 표면에서 형성된 PN 접합형의 다이오드를 통해 유출되기 때문에, 전자 회로를 서지로부터 보호할 수 있다.
본 발명 청구항 9에 따르면, 접속재의 타단이 구멍의 측벽으로밖에 달하지 않고, 구멍의 바닥에 있는 반도체 기판에까지 달하지 않도록 본딩되어도, 청구항 8의 효과를 얻을 수 있다.
본 발명 청구항 10에 따르면, SOI 구조에 형성된 전자 회로를 효과적으로 서지로부터 보호할 수 있다.
본 발명 청구항 11에 따르면, SOI 구조에 형성된 전자 회로를 효과적으로 서지로부터 보호할 수 있다.

Claims (3)

  1. 반도체 기판,
    상기 반도체 기판에 설치된 전자 회로,
    상기 전자 회로에 도통하는 단자,
    상기 단자, 상기 반도체 기판의 표면 중 상기 단자에 인접하여 노출되는 영역의 양방에 공통되어 본딩되는 금속의 접속재
    를 구비하고,
    상기 반도체 기판의 표면을 한쪽 전극으로 하는 다이오드가, 상기 접속재와 상기 반도체 기판 사이에 형성되는 것을 특징으로 하는 반도체 장치.
  2. 반도체 기판,
    상기 반도체 기판 상에 형성된 절연막,
    상기 절연막 상에 형성되고, 전자 회로가 형성된 반도체층
    을 포함하는 반도체 칩,
    상기 반도체 층을 전기적으로 보호하기 위한 보호 기판,
    외부 단자,
    상기 반도체 칩과 상기 보호 기판을 전기적으로 접속하는 제1 접속재,
    상기 보호 기판과 상기 외부 단자를 전기적으로 접속하는 제2 접속재
    를 구비하는 것을 특징으로 하는 반도체 장치.
  3. (a) 반도체 기판,
    상기 반도체 기판 상에 형성된 절연막,
    상기 절연막 상에 형성되고, 전자 회로가 형성된 반도체층,
    상기 전자 회로에 도통하는 단자, 및
    외부 단자
    를 준비하는 단계,
    (b) 상기 절연막에 구멍을 뚫어 상기 반도체 기판을 노출시키는 단계,
    (c) 상기 외부 단자에 대해 금속의 접속재의 일단을 접속하는 단계,
    (d) 노출된 상기 반도체 기판 및 상기 단자에 대해 상기 접속재의 타단을 본딩하는 단계
    를 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019980044988A 1998-03-13 1998-10-27 반도체장치및그제조방법 KR100306858B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-63046 1998-03-13
JP10063046A JPH11261010A (ja) 1998-03-13 1998-03-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR19990076526A true KR19990076526A (ko) 1999-10-15
KR100306858B1 KR100306858B1 (ko) 2001-11-17

Family

ID=13218010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980044988A KR100306858B1 (ko) 1998-03-13 1998-10-27 반도체장치및그제조방법

Country Status (6)

Country Link
US (2) US6133625A (ko)
JP (1) JPH11261010A (ko)
KR (1) KR100306858B1 (ko)
DE (1) DE19845294B4 (ko)
FR (1) FR2776124B1 (ko)
TW (1) TW452867B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4651815B2 (ja) * 1998-01-23 2011-03-16 ローム株式会社 ダマシン配線および半導体装置
EP1137333B1 (en) * 1998-09-17 2010-04-21 Ibiden Co., Ltd. Multilayer build-up wiring board
JP2974022B1 (ja) 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
JP3217336B2 (ja) * 1999-11-18 2001-10-09 株式会社 沖マイクロデザイン 半導体装置
JP2002016065A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
US6887786B2 (en) * 2002-05-14 2005-05-03 Applied Materials, Inc. Method and apparatus for forming a barrier layer on a substrate
CN1601735B (zh) * 2003-09-26 2010-06-23 松下电器产业株式会社 半导体器件及其制造方法
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
US7691127B2 (en) * 2005-12-13 2010-04-06 Cardiva Medical, Inc. Drug eluting vascular closure devices and methods
DE102007016257A1 (de) * 2007-04-04 2008-10-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes mit vorderseitigem Anschluss
JP2008199045A (ja) * 2008-03-19 2008-08-28 Seiko Epson Corp 半導体装置およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247940A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置およびその製造方法
JPS6144454A (ja) * 1984-08-09 1986-03-04 Fujitsu Ltd 半導体装置
JPH077783B2 (ja) * 1988-03-18 1995-01-30 株式会社東芝 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置
US5719448A (en) * 1989-03-07 1998-02-17 Seiko Epson Corporation Bonding pad structures for semiconductor integrated circuits
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5113236A (en) * 1990-12-14 1992-05-12 North American Philips Corporation Integrated circuit device particularly adapted for high voltage applications
JP2550248B2 (ja) * 1991-10-14 1996-11-06 株式会社東芝 半導体集積回路装置およびその製造方法
JP3211351B2 (ja) * 1992-04-08 2001-09-25 関西日本電気株式会社 半導体装置
US5854085A (en) * 1992-06-04 1998-12-29 Lsi Logic Corporation Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
JP3124144B2 (ja) * 1993-01-27 2001-01-15 株式会社東芝 半導体装置
JP2944840B2 (ja) * 1993-03-12 1999-09-06 株式会社日立製作所 電力用半導体装置
EP0622850B1 (en) * 1993-04-30 1999-04-21 International Business Machines Corporation Process for making an electrostatic discharge protect diode for silicon-on-insulator technology
JPH077820A (ja) * 1993-06-18 1995-01-10 Takaoka Electric Mfg Co Ltd 配電盤
EP0646959B1 (en) * 1993-09-30 2001-08-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Metallization and bonding process for manufacturing power semiconductor devices
US5382818A (en) * 1993-12-08 1995-01-17 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a buried diode
JP2755148B2 (ja) * 1993-12-28 1998-05-20 ヤマハ株式会社 半導体装置
JPH07312424A (ja) * 1994-05-18 1995-11-28 Nippondenso Co Ltd 半導体装置及びその製造方法
JPH0888323A (ja) * 1994-09-19 1996-04-02 Nippondenso Co Ltd 半導体集積回路装置
KR100389754B1 (ko) * 1994-11-22 2003-10-17 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체장치
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
JPH0923017A (ja) * 1995-07-06 1997-01-21 Mitsubishi Electric Corp Ｓｏｉ入力保護回路
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
JP3305211B2 (ja) * 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
US5763918A (en) * 1996-10-22 1998-06-09 International Business Machines Corp. ESD structure that employs a schottky-barrier to reduce the likelihood of latch-up

Also Published As

Publication number Publication date
FR2776124A1 (fr) 1999-09-17
FR2776124B1 (fr) 2002-08-30
KR100306858B1 (ko) 2001-11-17
US6248657B1 (en) 2001-06-19
JPH11261010A (ja) 1999-09-24
DE19845294A1 (de) 1999-09-23
US6133625A (en) 2000-10-17
DE19845294B4 (de) 2005-11-03
TW452867B (en) 2001-09-01

Similar Documents

Publication Publication Date Title
KR101870153B1 (ko) 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법
US7338840B1 (en) Method of forming a semiconductor die with heat and electrical pipes
US5757081A (en) Surface mount and flip chip technology for total integrated circuit isolation
KR100737204B1 (ko) 반도체 장치의 제조 방법
JP5048230B2 (ja) 半導体装置およびその製造方法
US7498636B2 (en) Semiconductor device and method of manufacturing the same
KR100438206B1 (ko) Ｓｏｉ구조를 갖는 반도체장치 및 그 제조방법
KR100649808B1 (ko) 고 전압 차폐
US8237192B2 (en) Light emitting diode chip with overvoltage protection
KR100306858B1 (ko) 반도체장치및그제조방법
JP2003204014A (ja) 半導体ウエハ、バンプ付き半導体ウエハの製造方法、バンプ付き半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器
US7105910B2 (en) Semiconductor device having SOI construction
KR980012297A (ko) 반도체 장치
US7375397B2 (en) Semiconductor device having an SOI structure and method for manufacturing the same
JPH10270562A (ja) 半導体集積回路
EP4060731A2 (en) Plated pillar dies having integrated electromagnetic shield layers
US11784104B2 (en) Method of forming electronic chip package having a conductive layer between a chip and a support
US20020185743A1 (en) Wafer level chip-scale package and a method for manufacturing
US20190355674A1 (en) Protection of integrated circuits
EP1020907B1 (en) Periphery barrier structure for integrated circuits
US20050263894A1 (en) Semiconductor chip with metallization levels, and a method for fomation of interconnect structrures
US6677644B2 (en) Semiconductor integrated circuit having low voltage and high voltage transistors
JP3071773B1 (ja) 半導体装置の製造方法
JP4945895B2 (ja) 半導体装置
KR100596898B1 (ko) 반도체소자의 금속배선 콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040809

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee