DE19845294A1 - Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung

Info

Publication number
DE19845294A1
DE19845294A1 DE19845294A DE19845294A DE19845294A1 DE 19845294 A1 DE19845294 A1 DE 19845294A1 DE 19845294 A DE19845294 A DE 19845294A DE 19845294 A DE19845294 A DE 19845294A DE 19845294 A1 DE19845294 A1 DE 19845294A1
Authority
DE
Germany
Prior art keywords
semiconductor substrate
semiconductor
semiconductor device
electronic circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19845294A
Other languages
English (en)
Other versions
DE19845294B4 (de
Inventor
Shigenobu Maeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19845294A1 publication Critical patent/DE19845294A1/de
Application granted granted Critical
Publication of DE19845294B4 publication Critical patent/DE19845294B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48684—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48763—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48784—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Halbleitervorrichtung zum Schützen einer elektronischen Schaltung (11a) vor einem Stoß und ein Herstellungsverfahren der Halbleitervorrichtung werden erhalten. Die Halbleitervorrichtung enthält ein p-Halbleitersubstrat (13), einen Isolator (14), der eine SOI-Schicht (111) umschließt, auf der eine elektronische Schaltung (11a) gebildet ist. Auf dem Halbleitersubstrat (13) sind ein Kontaktierungsfleck (121), der mit der SOI-Schicht (111) über eine Verdrahtung (113) verbunden ist, und ein Kontaktierungsbereich (12), der den Kontaktierungsfleck (121) und eine Öffnung (122) mit einem Boden, an dem das Halbleitersubstrat (13) freigelegt ist, enthält, vorgesehen. Ein Kontaktierungsdraht (3) ist mit dem Kontaktierungsbereich (12) kontaktiert.

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einer elektronischen Schaltung und ein Herstellungsverfah­ ren einer Halbleitervorrichtung.
Speziell betrifft sie einen elektrischen Schutz für die elek­ tronische Schaltung.
Bei einer der Anmelderin bekannten Halbleitervorrichtung schreitet manchmal ein Strom- bzw. Spannungsstoß, der durch statische Elektrizität verursacht ist, mit hoher Spannung oder großem Strom zu einer darin vorgesehenen elektronischen Schal­ tung fort.
Folglich gibt es eine Schwierigkeit, daß die in der Halbleiter­ vorrichtung vorgesehene elektronische Schaltung durch den Stoß durchbrochen wird. Speziell bei einer Halbleitervorrichtung mit einer SOI-Struktur (Silizium-auf-Isolator-Struktur) wird eine darin vorgesehene elektronische Schaltung leicht durch den Stoß durchbrochen. Fig. 33 zeigt ein Beispiel eines Querschnitts der Halbleitervorrichtung mit der SOI-Struktur. In Fig. 33 bezeich­ net 13 einen p-Halbleiterbereich in einem SOI-Substrat (im fol­ genden als Halbleitersubstrat bezeichnet), bezeichnet 111 eine SOI-Schicht (Halbleiterschicht), bezeichnet 14 einen vergrabe­ nen Oxidfilm und bezeichnet 112 einen MOS-Transistor, der auf der SOI-Schicht 111 vorgesehen ist und eine elektronische Schaltung mit einem Gate G, einem Source S und einem Drain D, die gezeigt sind, bildet. Der vergrabene Oxidfilm 14 weist eine sehr schlechte thermische Leitfähigkeit auf. Beispielsweise weist SiO2 eine thermische Leitfähigkeit von ungefähr 1/100 verglichen mit einem Einkristall-Si auf. Wenn der Stoß zwischen dem Source S und dem Drain D fortschreitet, werden folglich die Temperaturen des Source S und des Drain D derart erhöht, daß der Source S und der Drain S leicht durchbrochen werden.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervor­ richtung vorzusehen, die eine darin gebildete elektronische Schaltung vor einem Stoß schützen kann, und ein Herstellungs­ verfahren der Halbleitervorrichtung vorzusehen.
Die Aufgabe wird durch Halbleitervorrichtung des Anspruches 1 oder 6 oder durch das Herstellungsverfahren einer Halbleiter­ vorrichtung des Anspruches 7 gelöst.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.
Ein erster Aspekt der vorliegenden Erfindung ist auf eine Halb­ leitervorrichtung gerichtet, die ein Halbleitersubstrat, eine elektronische Schaltung, die auf dem Halbleitersubstrat vorge­ sehen ist, einen Anschluß, der mit der elektronischen Schaltung leitend verbunden ist, und ein Metallverbindungsteil, das ge­ meinsam mit sowohl dem Anschluß als auch einem Bereich einer Oberfläche des Halbleitersubstrates, der benachbart zu dem An­ schluß freigelegt ist, kontaktiert ist, und eine Diode mit der Oberfläche des Halbleitersubstrates als eine der Elektroden, die zwischen dem Verbindungsteil und dem Halbleitersubstrat ge­ bildet ist, aufweist.
Ein zweiter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung gerichtet, bei der das Metall einen Schottky-Übergang mit dem Bereich bildet.
Ein dritter Aspekt der vorliegenden Erfindung ist auf die Halb­ leitervorrichtung gerichtet, bei der der Bereich einen Lei­ tungstyp aufweist, der zu dem Leitungstyp des Halbleitersub­ strates umgekehrt ist.
Ein vierter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung gerichtet, die weiter einen Isolierfilm, der zwischen dem Halbleitersubstrat und dem Anschluß gebildet ist, der die elektronische Schaltung umgibt und der benachbart zu dem Anschluß zusammen mit dem Bereich freigelegt ist, und ein leitendes Teil, das auf dem Isolierfilm und dem Bereich ge­ bildet ist, aufweist.
Ein fünfter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung gerichtet, bei der der Bereich in der Mitte des Anschlusses vorgesehen ist.
Ein sechster Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung gerichtet, die einen Halbleiterchip, der ein Halbleitersubstrat, einen Isolierfilm, der auf dem Halblei­ tersubstrat gebildet ist, und eine Halbleiterschicht, die auf dem Isolierfilm gebildet ist und eine elektronische Schaltung, die darauf gebildet ist, aufweist, ein Schutzsubstrat zum elek­ trischen Schützen der Halbleiterschicht, einen externen An­ schluß, ein erstes Verbindungsteil zum elektrischen Verbinden des Halbleiterchips und des Schutzsubstrates und ein zweites Verbindungsteil zum elektrischen Verbinden des Schutzsubstrates und des externen Anschlusses aufweist.
Ein siebter Aspekt der vorliegenden Erfindung ist auf ein Her­ stellungsverfahren einer Halbleitervorrichtung mit den Schrit­ ten von (a) Vorbereiten eines Halbleitersubstrates, eines Iso­ lierfilmes, der auf dem Halbleitersubstrat gebildet ist, eine Halbleiterschicht, die auf dem Isolierfilm gebildet ist und ei­ ne elektrische Schaltung darauf gebildet aufweist, eines An­ schlusses, der mit der elektronischen Schaltung verbunden ist, und eines externen Anschlusses, (b) Bilden einer Öffnung auf dem Isolierfilm derart, daß das Halbleitersubstrat freigelegt wird, (c) Verbinden von einem Ende eines Metallverbindungstei­ les mit dem externen Anschluß und (d) Kontaktieren des anderen Endes des Verbindungsteiles mit dem freigelegten Halbleitersub­ strat und dem Anschluß gerichtet.
Ein achter Aspekt der vorliegenden Erfindung ist auf ein Ver­ fahren zum Herstellen einer Halbleitervorrichtung gerichtet, das weiterhin zwischen den Schritten (b) und (c) einen Schritt (e) des Umwandelns eines Leitungstyps einer Oberfläche des freigelegten Halbleitersubstrates in einen anderen als den des Halbleitersubstrates aufweist.
Ein neunter Aspekt der vorliegenden Erfindung ist auf ein Her­ stellungsverfahren einer Halbleitervorrichtung gerichtet, das weiterhin zwischen den Schritten (e) und (c) einen Schritt (f) des Bildens eines leitenden Teiles von der Oberfläche des frei­ gelegten Halbleitersubstrates zu einer Seitenwand der Öffnung aufweist.
Ein zehnter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung gerichtet, bei der die elektronische Schaltung auf einer SOI-Struktur vorgesehen ist.
Ein elfter Aspekt der vorliegenden Erfindung ist auf ein Her­ stellungsverfahren einer Halbleitervorrichtung gerichtet, bei der die elektronische Schaltung auf einer SOI-Struktur gebildet wird.
Ein zwölfter Aspekt der vorliegenden Erfindung ist auf eine Halbleitervorrichtung gerichtet, bei der die elektronische Schaltung auf einer SOI-Struktur vorgesehen ist.
Entsprechend dem ersten Aspekt der vorliegenden Erfindung wird in einem Fall, bei dem ein Stoß von dem Verbindungsteil zu dem Kontaktierungsfleck übertragen wird, der Stoß zu dem Halblei­ tersubstrat über die Diode gesendet. Folglich kann die elektro­ nische Schaltung vor dem Stoß geschützt werden.
Entsprechend dem zweiten Aspekt der vorliegenden Erfindung ist eine Schottky-Diode zwischen dem Verbindungsteil und der Ober­ fläche des Halbleitersubstrates gebildet. Daher können die Ef­ fekte entsprechend dem ersten Aspekt der vorliegenden Erfindung leicht erzielt werden.
Entsprechend dem dritten Aspekt der vorliegenden Erfindung ist eine Diode des PN-Übergangstyps auf der Oberfläche des Halblei­ tersubstrates gebildet. Daher ist ein Widerstand während dem Durchbruch verglichen mit der Schottky-Diode kleiner. Folglich kann der Stoß leicht zu dem Halbleitersubstrat fließen.
Entsprechend dem vierten Aspekt der vorliegenden Erfindung wird es für Verbindungsteil, wenn es in Kontakt mit dem Kontaktie­ rungsfleck kommt, schwieriger in Kontakt mit dem Bereich zu kommen, an dem das Halbleitersubstrat freigelegt ist, wenn eine Dicke des Isolierfilms erhöht wird. Wenn jedoch das leitende Teil vorgesehen ist, kann das Verbindungsteil mit dem Halblei­ tersubstrat elektrisch verbunden werden.
Entsprechend dem fünften Aspekt der vorliegenden Erfindung ist der Bereich in der Mitte des Anschlusses vorgesehen. Sogar wenn das Verbindungsteil zu der Peripherie des Anschlusses kontak­ tiert ist, kann folglich das Verbindungsteil leicht in Kontakt mit dem Bereich kommen.
Entsprechend dem sechsten Aspekt der vorliegenden Erfindung weist die Halbleitervorrichtung, bei der die Halbleiterschicht mit der elektronischen Schaltung, die darauf gebildet ist, von dem Halbleitersubstrat durch den Isolierfilm isoliert ist, sehr wenig Pfade auf, über die ein Stoß zu der Halbleiterschicht fließt, wenn der Stoß von dem externen Anschluß zu der Halblei­ terschicht übertragen wird. Aus diesem Grund kann die elektri­ sche Schaltung durch den Stoß leicht durchbrochen werden. Daher ist das Schutzsubstrat elektrisch zwischen dem externen An­ schluß und dem Halbleiterchip derart vorgesehen, daß verhindert wird, daß der Stoß von dem externen Anschluß zu dem Halbleiter­ chip übertragen wird. Folglich kann die Halbleiterschaltung vor dem Stoß geschützt werden.
Entsprechend dem siebten Aspekt der vorliegenden Erfindung lei­ tet im allgemeinen die elektronische Schaltung, die auf dem Isolierfilm gebildet ist, den Stoß mit Schwierigkeiten ab. Das Verbindungsteil wird jedoch mit dem externen Anschluß in dem Schritt (c) verbunden. Daher fließt der Stoß zu dem externen Anschluß, sogar wenn er während dem Kontaktieren in dem Schritt (d) erzeugt wird. Daher kann die elektronische Schaltung vor dem Stoß geschützt werden.
Entsprechend dem achten Aspekt der vorliegenden Erfindung fließt der Stoß über die Diode des PN-Übergangstyps, die auf dem Halbleitersubstrat gebildet ist, heraus, sogar wenn es wahrscheinlich ist, daß er von dem Verbindungsteil zu der elek­ tronischen Schaltung fließt. Folglich kann die elektronische Schaltung vor dem Stoß geschützt werden.
Entsprechend dem neunten Aspekt der vorliegenden Erfindung kön­ nen die Effekte entsprechend dem achten Aspekt der vorliegenden Erfindung erzielt werden, sogar wenn das andere Ende des Ver­ bindungsteiles in einer solchen Art kontaktiert ist, daß es nur die Seitenwand der Öffnung erreicht und nicht das Halbleiter­ substrat an einem Boden der Öffnung erreicht.
Entsprechend dem zehnten Aspekt der vorliegenden Erfindung kann die elektronische Schaltung, die auf der SOI-Struktur gebildet ist, effektiv vor dem Stoß geschützt werden.
Entsprechend dem elften Aspekt der vorliegenden Erfindung kann die elektronische Schaltung, die auf der SOI-Struktur gebildet ist, effektiv vor dem Stoß geschützt werden.
Entsprechend dem zwölften Aspekt der vorliegenden Erfindung kann die elektronische Schaltung, die auf der SOI-Struktur ge­ bildet ist, effektiv vor dem Stoß geschützt werden.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen der Erfindung anhand der Figuren. Von den Figuren zeigen:
Fig. 1 eine konzeptionelle Ansicht, die eine Halb­ leitervorrichtung entsprechend einem ersten Ausführungsbeispiel zeigt,
Fig. 2 eine Querschnittsansicht, die die Halbleiter­ vorrichtung entsprechend dem ersten Ausfüh­ rungsbeispiel zeigt,
Fig. 3 ein Ersatzschaltbild, das die Halbleitervor­ richtung entsprechend dem ersten Ausführungs­ beispiel zeigt,
Fig. 4 ein Ersatzschaltbild, das die Halbleitervor­ richtung entsprechend dem ersten Ausführungs­ beispiel zeigt,
Fig. 5 eine Querschnittsansicht, die eine Halblei­ tervorrichtung entsprechend einem zweiten Ausführungsbeispiel zeigt,
Fig. 6 eine Querschnittsansicht, die eine Halblei­ tervorrichtung entsprechend einem dritten Ausführungsbeispiel zeigt,
Fig. 7 eine Querschnittsansicht, die die Halbleiter­ vorrichtung entsprechend dem dritten Ausfüh­ rungsbeispiel zeigt,
Fig. 8 eine Querschnittsansicht, die die Halbleiter­ vorrichtung entsprechend dem dritten Ausfüh­ rungsbeispiel zeigt,
Fig. 9 eine Querschnittsansicht, die die Halbleiter­ vorrichtung entsprechend dem dritten Ausfüh­ rungsbeispiel zeigt,
Fig. 10 eine Querschnittsansicht, die die Halbleiter­ vorrichtung entsprechend dem dritten Ausfüh­ rungsbeispiel zeigt,
Fig. 11 eine Querschnittsansicht, die eine Halblei­ tervorrichtung entsprechend einem vierten Ausführungsbeispiel zeigt,
Fig. 12A und 12B Querschnittsansichten, die ein Herstellungs­ verfahren einer Halbleitervorrichtung ent­ sprechend einem fünften Ausführungsbeispiel zeigen,
Fig. 13A und 13B Querschnittsansichten, die das Herstellungs­ verfahren einer Halbleitervorrichtung ent­ sprechend dem fünften Ausführungsbeispiel zeigen,
Fig. 14A und 14B Querschnittsansichten, die das Herstellungs­ verfahren einer Halbleitervorrichtung ent­ sprechend dem fünften Ausführungsbeispiel zeigen,
Fig. 15A und 15B Querschnittsansichten, die das Herstellungs­ verfahren einer Halbleitervorrichtung ent­ sprechend dem fünften Ausführungsbeispiel zeigen,
Fig. 16A und 16B Querschnittsansichten, die das Herstellungs­ verfahren einer Halbleitervorrichtung ent­ sprechend dem fünften Ausführungsbeispiel zeigen,
Fig. 17A und 17B Querschnittsansichten, die das Herstellungs­ verfahren einer Halbleitervorrichtung ent­ sprechend dem fünften Ausführungsbeispiel zeigen,
Fig. 18A und 18B Querschnittsansichten, die das Herstellungs­ verfahren einer Halbleitervorrichtung ent­ sprechend dem fünften Ausführungsbeispiel zeigen,
Fig. 19 eine Querschnittsansicht, die das Herstel­ lungsverfahren der Halbleitervorrichtung ent­ sprechend dem fünften Ausführungsbeispiel zeigt,
Fig. 20 eine Querschnittsansicht, die das Herstel­ lungsverfahren der Halbleitervorrichtung ent­ sprechend dem fünften Ausführungsbeispiel zeigt,
Fig. 21A und 21B Querschnittsansichten, die das Herstellungs­ verfahren der Halbleitervorrichtung entspre­ chend dem fünften Ausführungsbeispiel zeigen,
Fig. 22 eine Querschnittsansicht, die die Halbleiter­ vorrichtung entsprechend dem fünften Ausfüh­ rungsbeispiel zeigt,
Fig. 23 eine Querschnittsansicht, die das Herstel­ lungsverfahren der Halbleitervorrichtung ent­ sprechend dem fünften Ausführungsbeispiel zeigt,
Fig. 24A und 24B Querschnittsansichten, die das Herstellungs­ verfahren der Halbleitervorrichtung entspre­ chend dem fünften Ausführungsbeispiel zeigen,
Fig. 25 eine konzeptionelle Ansicht, die eine Halb­ leitervorrichtung entsprechend einem sechsten Ausführungsbeispiel zeigt,
Fig. 26 eine konzeptionelle Ansicht, die die Halblei­ tervorrichtung entsprechend dem sechsten Aus­ führungsbeispiel zeigt,
Fig. 27 eine konzeptionelle Ansicht, die die Halblei­ tervorrichtung entsprechend dem sechsten Aus­ führungsbeispiel zeigt,
Fig. 28 eine Querschnittsansicht, die die Halbleiter­ vorrichtung entsprechend dem sechsten Ausfüh­ rungsbeispiel zeigt,
Fig. 29 eine Querschnittsansicht, die ein Herstel­ lungsverfahren einer Halbleitervorrichtung entsprechend einem siebten Ausführungsbei­ spiel zeigt,
Fig. 30 eine Querschnittsansicht, die das Herstel­ lungsverfahren der Halbleitervorrichtung ent­ sprechend dem siebten Ausführungsbeispiel zeigt,
Fig. 31 eine Querschnittsansicht, die das Herstel­ lungsverfahren der Halbleitervorrichtung ent­ sprechend dem siebten Ausführungsbeispiel zeigt,
Fig. 32 eine Querschnittsansicht, die die Halbleiter­ vorrichtung entsprechend dem siebten Ausfüh­ rungsbeispiel zeigt,
Fig. 33 eine Querschnittsansicht, die eine SOI-Struktur zeigt, und
Fig. 34 eine Querschnittsansicht, die einen Fall zeigt, bei dem die vorliegende Erfindung bei einem Halbleitersubstrat angewendet wird, das eine andere Struktur als die SOI-Struktur aufweist.
Erstes Ausführungsbeispiel
Fig. 1 ist eine konzeptionelle Ansicht, die eine Struktur einer Halbleitervorrichtung entsprechend dem ersten Ausführungsbei­ spiel zeigt. In Fig. 1 bezeichnen 1 einen Halbleiterchip mit einer SOI-Struktur und 11 einen Bereich mit einer SOI-Schicht, der auf dem Halbleiterchip 1 vorgesehen ist (im folgenden als SOI-Bereich bezeichnet). Eine elektronische Schaltung ist in dem SOI-Bereich 11 gebildet. Das Bezugszeichen 12 bezeichnet einen auf dem Halbleiterchip 1 vorgesehenen Bereich, zu dem ein Kontaktierungsdraht 3 (Metallverbindungsteil) verbunden ist (im folgenden als Kontaktierungsbereich bezeichnet). Das Bezugszei­ chen 2 bezeichnet einen externen Anschluß, der über den Kontak­ tierungsdraht 3 mit dem Kontaktierungsbereich 12 verbunden ist, und das Bezugszeichen 4 bezeichnet eine Kunststofform.
Als nächstes wird der Kontaktierungsbereich 12 mit Bezug zu Fig. 2 beschrieben. Fig. 2 ist eine Querschnittsansicht, die eine Halbleitervorrichtung entsprechend dem ersten Ausführungs­ beispiel zeigt und einen Abschnitt darstellt, der den Kontak­ tierungsbereich 12 in Fig. 1 betrifft. In Fig. 2 bezeichnen 13 ein Halbleitersubstrat, 14 einen Isolator, der einen vergrabe­ nen Oxidfilm, einen dielektrischen Zwischenschichtfilm und ähn­ liches enthält, 15 einen Glasbeschichtungsfilm, 16 einen Polyi­ midfilm, 112 einen MOS-Transistor als Vertreter einer elektro­ nischen Schaltung. Das Bezugszeichen 121 bezeichnet einen Kon­ taktierungsfleck (Anschluß), der mit der elektronischen Schal­ tung verbunden ist bzw. zu ihr leitet, das Bezugszeichen 122 bezeichnet eine Öffnung, die das Halbleitersubstrat 13 erreicht und die benachbart bzw. angrenzend zu dem Kontaktierungsbereich 12 vorgesehen ist, und das Bezugszeichen 113 bezeichnet eine Verdrahtung der elektronischen Schaltung. Der Isolator 14 ist zwischen dem Halbleitersubstrat 13 und dem Kontaktierungsfleck 121 gebildet, umschließt die elektronische Schaltung und ist benachbart zu dem Kontaktierungsfleck 121 zusammen mit einem Bereich einer Oberfläche des Halbleitersubstrates 13 freige­ legt.
Der Kontaktierungsdraht 3 ist gemeinsam mit dem Kontaktierungs­ fleck 121 und dem Halbleitersubstrat 13 in Kontakt. Tatsächlich weist die Öffnung 122 eine kleine Tiefe auf. Daher kann verur­ sacht werden, daß der Kontaktierungsdraht 3 mit dem Kontaktie­ rungsfleck 121 und dem Halbleitersubstrat 13 unter Verwendung von beispielsweise einem Wärme-Ultraschall-Kontaktierungs­ verfahren gemeinsam in Kontakt kommt.
Fig. 3 zeigt eine Ersatzschaltung eines relevanten Abschnittes. Das Bezugszeichen 11a bezeichnet eine in dem SOI-Bereich 11 ge­ bildete elektronische Schaltung. Der Kontaktierungsdraht 3 und das Halbleitersubstrat 13 bilden dazwischen einen Schottky-Über­ gang. Daher ist eine Diode 1220 mit dem Halbleitersubstrat 13 als Anode und dem Kontaktierungsdraht 3 als Kathode gebil­ det. Es ist bevorzugt, daß ein Material des Verbindungsdrahtes 3, der den Schottky-Übergang bildet, ein Metall ist, wie zum Beispiel Gold, Aluminium oder ähnliches. Ein über den Kontak­ tierungsdraht 3 übertragenes Signal wird nicht zu dem Halblei­ tersubstrat 13 gesendet. Wenn jedoch ein Stoß durch den Kontak­ tierungsdraht 3 übertragen wird, bricht die Diode 1220 zusam­ men, so daß der Kontaktierungsdraht 3 mit dem Halbleitersub­ strat 13 elektrisch verbunden wird. Wie in Fig. 4 gezeigt ist, kann eine Schutzschaltung 6 zum Schützen der elektronischen Schaltung 11a vor dem Stoß auf einem SOI-Substrat vorgesehen sein, das ein anderes als der SOI-Bereich 11 ist und das zwi­ schen der elektronischen Schaltung 11a und dem Kontaktierungs­ fleck bzw. -fläche 121 gebildet ist.
Entsprechend dem ersten Ausführungsbeispiel wird ein über den Kontaktierungsdraht 3 übertragener Stoß effektiv in das Halb­ leitersubstrat 13 entladen. Folglich kann die elektronische Schaltung vor einem Stoß geschützt werden.
Zweites Ausführungsbeispiel
Als nächstes wird ein zweites Ausführungsbeispiel beschrieben. Fig. 5 ist eine Querschnittsansicht, die eine Halbleitervor­ richtung entsprechend dem zweiten Ausführungsbeispiel zeigt, und die einen Abschnitt darstellt, der den Kontaktierungsbe­ reich 12 in Fig. 1 betrifft. In Fig. 5 bezeichnet 123 ein Do­ tierungsbereich, in dem eine n-Dotierung in einen Boden einer Öffnung 122 implantiert ist. Die anderen Bezugszeichen sind die gleichen wie in dem ersten Ausführungsbeispiel.
In dem zweiten Ausführungsbeispiel ist eine Diode des PN-Übergangstyps mit dem Dotierungsbereich 123 als Kathode und dem p-Halbleitersubstrat 13 als Anode gebildet.
Entsprechend dem zweiten Ausführungsbeispiel weist die Diode mit dem Dotierungsbereich 123 und dem Halbleitersubstrat 13 ei­ nen kleineren Widerstand als in der Diode, die in dem ersten Ausführungsbeispiel beschrieben ist, auf. Daher wird ein Stoß leichter in das Halbleitersubstrat 13 entladen.
Drittes Ausführungsbeispiel
Wenn beispielsweise eine Tiefe der Öffnung 122 in Fig. 5 erhöht wird, kommt ein Kontaktierungsdraht 3 schwieriger in Kontakt mit dem Dotierungsbereich 123. In dem dritten Ausführungsbei­ spiel ist ein leitendes Teil 124, wie zum Beispiel Al, Cu, TiN oder W, über bzw. auf einem Isolator 14 und dem Dotierungsbe­ reich 123 gebildet, wie in Fig. 6 gezeigt ist.
Es ist ausreichend, daß das leitende Teil 124 zumindest auf dem Boden der Öffnung 122 und einer Seitenwand des Isolators 14 ge­ bildet ist. Beispielsweise kann das leitende Teil 124, wie in Fig. 7-10 gezeigt ist, gebildet sein.
Fig. 9 und 10 zeigen das leitende Teil 124, das durch Sputtern von Metall, Bilden eines Resists und Ätzen eines nicht notwen­ digen Abschnittes des Metalls erhalten wird. Fig. 6-8 zeigen das leitende Teil 124, das unter Verwendung eines Reparatursy­ stems mit einem fokussierten Ionenstrahl (im folgenden als ein FIB bezeichnet) erhalten wird. In einem Fall, bei dem das FIB verwendet wird, wird der Durchsatz mehr erhöht, wenn die Anzahl der Kontaktierungsbereiche 12 verringert wird, und das leitende Teil 124 kann verglichen mit einem Fall, bei dem das Sputtern oder ähnliches durchgeführt wird, wie oben beschrieben wurde, lokal gebildet werden.
Entsprechend dem dritten Ausführungsbeispiel kommt der Kontak­ tierungsdraht 3 in Kontakt mit dem leitenden Teil 124, sogar wenn die Öffnung 122 eine große Tiefe aufweist. Daher kann die elektrische Verbindung zu einer Diode sichergestellt werden.
Viertes Ausführungsbeispiel
In einem vierten Ausführungsbeispiel ist eine Öffnung 122 in einer Mitte eines Kontaktierungsflecks bzw. -fläche 121 gebil­ det, wie in Fig. 11 gezeigt ist. Von oberhalb des Kontaktie­ rungsfleckes 121 gesehen, ist die Öffnung 122 durch den Kontak­ tierungsfleck 121 umschlossen.
Entsprechend dem vierten Ausführungsbeispiel ist die Öffnung 122 in der Mitte des Kontaktierungsflecks 121 gebildet. Folg­ lich kommt ein Kontaktierungsdraht 3 leicht in Kontakt mit ei­ nem Boden der Öffnung 122, sogar wenn er zu der Peripherie des Kontaktierungsflecks 121 kontaktiert ist. Weiterhin ist die Öffnung 112 einfach mit dem Kontaktierungsdraht 3 bedeckt und ein Isolator 14 ist nicht freigelegt. Daher ist es möglich zu verhindern, daß der Isolator 14 Feuchtigkeit absorbiert.
Fünftes Ausführungsbeispiel
In einem fünften Ausführungsbeispiel wird im folgenden ein Her­ stellungsverfahren einer Halbleitervorrichtung beschrieben. Zu­ erst wird ein Wafer 10 mit einer Struktur, die in Fig. 12A und 12B gezeigt ist, unter Verwendung einer bekannten Technik er­ halten. In dem Wafer 10 ist ein SOI-Substrat mit einem Glasbe­ schichtungsfilm 15 und einem Polyimidfilm 16 bedeckt, und eine elektronische Schaltung ist in einem SOI-Bereich 11 gebildet. Andere Bezugszeichen entsprechen den oben erwähnten Bezugszei­ chen.
Fig. 12A, 13A, 14A, 15A, 16A, 17A, 18A, 21A und 24A zeigen ei­ nen Abschnitt, der den Kontaktierungsbereich 12 für eine Span­ nungsversorgung Vdd oder den Kontaktierungsbereich 12 für ein Signal betrifft. Fig. 12B, 13B, 14B, 15B, 16B, 17B, 18B, 21B und 24B zeigen einen Abschnitt, der den Kontaktierungsbereich 12 für eine Masse Vss betrifft.
Mit Bezug zu einer Struktur, die in Fig. 12A und 12B gezeigt ist, wird der Polyimidfilm 16 einem Bemustern derart ausge­ setzt, daß der Kontaktierungsbereich 12 oberhalb eines Kontak­ tierungsflecks 121 vorgesehen wird (Fig. 13A und 13B).
Mit Bezug zu der Struktur, die in Fig. 13A und 13B gezeigt ist, wird der Glasbeschichtungsfilm 15 unter Verwendung des Polyi­ midfilmes 16 als Maske geätzt. Folglich wird der Glasbeschich­ tungsfilm 15, der in dem Kontaktierungsbereich 12 vorgesehen ist, entfernt und der Kontaktierungsfleck 121 und ein Isolator 14 werden freigelegt (Fig. 14A und 14B).
Mit Bezug zu der Struktur, die in Fig. 14A und 14B gezeigt ist, wird der Isolator 14 unter Verwendung des Polyimidfilmes 16 und des Kontaktierungsflecks 121 als Masken geätzt. Folglich wird eine Öffnung 122, die ein Halbleitersubstrat 13 erreicht, auf bzw. in dem Isolator 14 derart gebildet, daß das Halbleitersub­ strat 13 freigelegt wird (Fig. 15A und 15B).
Als nächstes wird ein Resist 51, das einen anderen Abschnitt als den Kontaktierungsbereich 12 für Vdd oder das Signal be­ deckt, gebildet und eine n-Dotierung wird implantiert. Folglich wird ein n-Dotierungsbereich 123 an einem Boden der Öffnung 122 für Vdd oder das Signal vorgesehen (Fig. 16A und 16B).
Dann wird der Resist 51 entfernt. Danach wird ein Resist 52, der einen anderen Abschnitt als den Kontaktierungsbereich 12 für Vss bedeckt, gebildet und eine p-Dotierung wird implan­ tiert. Folglich wird ein p-Dotierungsbereich 123 an dem Boden der Öffnung 122 für Vss vorgesehen (Fig. 17A und 17B).
Danach wird der Resist 52 derart entfernt, daß die in Fig. 18A und 18B gezeigte Struktur erhalten wird. Die Struktur wird in Chips geschnitten. Somit wird ein Halbleiterchip 1 gebildet. Der Halbleiterchip 1 und ein externer Anschluß 2 werden vorbe­ reitet (Fig. 19).
Als nächstes werden der Kontaktierungsbereich 12 und der exter­ ne Anschluß bzw. die externe Verbindung 2 durch einen Kontak­ tierungsdraht 3 kontaktiert (Fig. 20, 21A und 21B). Der Kontak­ tierungsdraht 3 wird mit dem externen Anschluß 2 kontaktiert und wird dann mit dem Kontaktierungsbereich 12 des Halbleiter­ chips 1 kontaktiert.
Wie oben beschrieben wurde, werden der externe Anschluß 2 und der Halbleiterchip 1 in dieser Reihenfolge elektrisch verbun­ den. Daher wird der Kontaktierungsdraht 3 mit dem Kontaktie­ rungsbereich 12 in einem Zustand kontaktiert, in dem ein Stoß, der während dem Kontaktieren erzeugt wird, dazu gebracht wird, zu dem externen Anschluß 2 zu fließen. Folglich kann eine elek­ tronische Schaltung vor dem Stoß geschützt werden. Weiterhin wird der Kontaktierungsdraht 3 mit dem Kontaktierungsbereich 12 kontaktiert und wird mit einer Diode verbunden, die ein p-Halbleitersubstrat 13 als Anode und einen n-Dotierungsbereich 123 als Kathode aufweist. Sogar wenn es wahrscheinlich ist, daß ein während dem Kontaktieren erzeugter Stoß von dem Kontaktie­ rungsdraht 3 zu der elektronischen Schaltung fließt, fließt er folglich über die Diode zu dem Halbleitersubstrat 13. Daher kann die elektrische Schaltung vor dem Stoß geschützt werden. Ein solcher Schutz für die elektronische Schaltung ist effektiv in einem Fall, bei dem der Halbleiterchip 1 keine Schutzschal­ tung aufweist.
Als nächstes werden der externe Anschluß 2, der Verbindungs­ draht 3 und der Halbleiterchip 1 mit einem Formkunststoff 4 be­ deckt, und der externe Anschluß 2 wird einem Rahmen bzw. Umrah­ men ausgesetzt. Somit wird eine Halbleitervorrichtung fertigge­ stellt (Fig. 22).
Wenn das Bilden und Entfernen des Resists 51 und 52 und die Io­ nenimplantation zum Bilden des Dotierungsbereiches 123 ausge­ lassen werden, kann die Halbleitervorrichtung entsprechend dem ersten Ausführungsbeispiel erhalten werden.
Der Schritt des Bildens des leitenden Teiles 124, das in dem vierten Ausführungsbeispiel beschrieben wurde, kann hinzugefügt werden, bevor der Halbleiterchip 1 und der externe Anschluß 2, die in Fig. 19 gezeigt sind, vorbereitet werden. Es ist bei­ spielsweise bevorzugt, daß das leitende Teil 124 unter Verwen­ dung eines FIB direkt nachdem die Struktur, die in Fig. 18A und 18B gezeigt ist, erhalten wird, gebildet wird (Fig. 24A und 24B).
Weiterhin wird die Öffnung 122 in dem Kontaktierungsbereich 12 für Vss vorgesehen, so daß der Kontaktierungsdraht 3 in Kontakt mit dem Halbleitersubstrat 13 kommt. Daher wird ein elektri­ sches Potential von Masse dem Halbleitersubstrat 13 gegeben. Die p-Dotierung wird in das Halbleitersubstrat 13 an dem Boden der Öffnung 122 für Vss implantiert. Folglich wird ein Wider­ stand zwischen dem Kontaktierungsdraht 3 und dem Halbleitersub­ strat 13 reduziert.
Bei einer Halbleitervorrichtung, zu der ein Signal mit einer Größe, die kleiner als Masse Vss ist, gesendet wird, ist die Öffnung 122 in einer solchen Art nicht in dem Kontaktierungsbe­ reich 12 vorgesehen, daß das Signal nicht von dem Halbleiter­ substrat 13 gesendet wird, wie in Fig. 23 gezeigt ist.
Entsprechend dem fünften Ausführungsbeispiel wird der während dem Kontaktieren erzeugte Stoß in das Halbleitersubstrat 13 entladen, sogar wenn es wahrscheinlich ist, daß er von dem Kon­ taktierungsdraht 3 zu der elektronischen Schaltung fließt. Da­ her kann die elektronische Schaltung vor dem Stoß geschützt werden. Weiterhin werden der externe Anschluß 2 und der Halb­ leiterchip 1 elektrisch in dieser Reihenfolge verbunden. Folg­ lich wird der Kontaktierungsdraht 3 mit dem Kontaktierungsbe­ reich 12 in einem Zustand kontaktiert, indem der Stoß dazu ge­ bracht werden kann, zu dem externen Anschluß 2 zu fließen. So­ mit kann die elektronische Schaltung vor dem Stoß geschützt werden.
Sechstes Ausführungsbeispiel
In der gleichen Art wie die obige elektronische Schaltung wird die Schutzschaltung 6 leicht durch einen Stoß durchbrochen, wenn sie auf einer SOI-Struktur vorgesehen ist. In einem sech­ sten Ausführungsbeispiel ist die Schutzschaltung 6 auf einem anderen Substrat vorgesehen.
Fig. 25 ist eine Draufsicht, die eine Halbleitervorrichtung entsprechend dem sechsten Ausführungsbeispiel zeigt. In Fig. 25 bezeichnet das Bezugszeichen 23 einen Kontaktierungsbereich, der auf einem Halbleiterchip 1 vorgesehen ist, bezeichnet das Bezugszeichen 7 ein Halbleitersubstrat (Schutzsubstrat) zum elektrischen Schützen der SOI-Schicht 111, bezeichnen die Be­ zugszeichen 21 und 22 Kontaktierungsbereiche, die auf dem Halb­ leitersubstrat 7 gebildet sind, bezeichnet das Bezugszeichen 31 einen Kontaktierungsdraht (erstes Verbindungsteil), der mit dem Kontaktierungsbereich 22 und 23 kontaktiert ist, bezeichnet das Bezugszeichen 32 einen Kontaktierungsdraht (zweites Verbin­ dungsteil), der mit einem externen Anschluß 2 und dem Kontak­ tierungsbereich 21 kontaktiert ist, und die anderen Bezugszei­ chen entsprechen den oben erwähnten Bezugszeichen. Die Schutz­ schaltung 6 ist auf dem Halbleitersubstrat 7 gebildet und ist mit den Kontaktierungsbereichen 21 und 22 verbunden.
Die Spannungsversorgung Vdd und Masse Vss werden von den exter­ nen Anschlüssen 2 für die Spannungsversorgung Vdd und die Masse Vss zu der Schutzschaltung 6 über Verdrahtungen (nicht gezeigt) geliefert.
Alle Kontaktierungsbereiche 21, 22 und 23 können wie der in Fig. 23 gezeigte Kontaktierungsbereich 12 gebildet sein. Alter­ nativ kann zumindest einer der Kontaktierungsbereiche 21, 22 und 23 der Kontaktierungsbereich 12 entsprechend einem von dem ersten bis vierten Ausführungsbeispiel sein.
Wenn der Kontaktierungsbereich entsprechend einem von dem er­ sten bis vierten Ausführungsbeispiel bei zumindest einem der Kontaktierungsbereiche 21, 22 und 23 angewendet wird, kann die auf dem Halbleitersubstrat 7 vorzusehende Schutzschaltung aus­ gelassen werden, da eine Diode, die durch das Kontaktieren ge­ bildet ist, eine elektronische Schaltung vor einem Stoß schützt.
Zusätzlich zu der in Fig. 25 gezeigten Struktur können Struktu­ ren, die in Fig. 26 bis 28 gezeigt sind, gebildet sein. Obwohl vier Halbleitersubstrate 7 in Fig. 25 vorgesehen sind, ist ein Halbleitersubstrat 7 in Fig. 26 vorgesehen und ein Halbleiter­ chip 1 ist auf dem Halbleitersubstrat 7 montiert. In Fig. 27 ist ein Flip-Chip-Verfahren angewendet. Fig. 28 zeigt einen Querschnitt von Fig. 27. In Fig. 28 bezeichnet das Bezugszei­ chen 311 einen Anschluß bzw. einen erhöhten Kontaktflecken (er­ stes Verbindungsteil), wie zum Beispiel Gold, Aluminium, Lot, Weichlot oder ähnliches, der die Kontaktierungsbereiche 23 und 22 elektrisch verbindet. Durch das Flip-Chip-Verfahren können eine große Anzahl von Kontaktbereichen 23 und 22 elektrisch zu einer Zeit verbunden werden. Daher kann der Durchsatz erhöht werden.
Entsprechend dem sechsten Ausführungsbeispiel fließt der Stoß in das Halbleitersubstrat 7. Daher kann die elektronische Schaltung, die auf dem Halbleiterchip 1 vorgesehen ist, vor dem Stoß geschützt werden.
Siebtes Ausführungsbeispiel
In dem siebten Ausführungsbeispiel wird im folgenden ein Her­ stellungsverfahren der Halbleitervorrichtung entsprechend dem sechsten Ausführungsbeispiel im folgenden beschrieben. Zuerst werden ein Halbleiterchip 1, ein Halbleitersubstrat 7 und ein externer Anschluß 2 vorbereitet (Fig. 29).
Als nächstes wird ein Kontaktierungsdraht 32 mit dem externen Anschluß 2 kontaktiert und wird dann mit einem Kontaktierungs­ bereich 21 kontaktiert (Fig. 30). Danach wird ein Kontaktie­ rungsdraht 31 mit einem Kontaktierungsbereich 22 kontaktiert und wird dann mit einem Kontaktierungsbereich 23 kontaktiert (Fig. 31). Somit werden der elektrische Anschluß 2, das Halb­ leitersubstrat 7 und der Halbleiterchip 1 elektrisch in dieser Reihenfolge verbunden. Daher wird der Kontaktierungsdraht 31 elektrisch mit dem Halbleitersubstrat 7 und dem externen An­ schluß 2 verbunden, wenn er mit dem Kontaktierungsbereich 23 kontaktiert wird. Folglich kann eine elektronische Schaltung vor einem Stoß, der während dem Kontaktieren erzeugt wird, ge­ schützt werden.
Dann werden der externe Anschluß 2, der Kontaktierungsdraht 31, der Kontaktierungsdraht 32, der Halbleiterchip 1 und das Halb­ leitersubstrat 7 mit einem Formkunststoff 4 bedeckt, und der externe Anschluß 2 wird einem Rahmen ausgesetzt. Somit wird ei­ ne Halbleitervorrichtung fertiggestellt (Fig. 32).
Entsprechend dem siebten Ausführungsbeispiel werden der elek­ trische Anschluß 2, das Halbleitersubstrat 7 und der Halblei­ terchip 1 elektrisch in dieser Reihenfolge verbunden. Daher kann die elektronische Schaltung vor dem Stoß, der während dem Kontaktieren erzeugt wird, geschützt werden.
Variante
Obwohl ein Fall oben beschrieben wurde, bei dem die elektroni­ sche Schaltung auf der SOI-Struktur vorgesehen ist, kann die elektronische Schaltung auf einem Halbleitersubstrat vorgesehen sein, das keine SOI-Struktur sein muß. Beispielsweise können die obigen Ausführungsbeispiele bei einer Struktur angewendet werden, bei der ein MOS-Transistor 112, der eine elektronische Schaltung bildet, auf einem Halbleitersubstrat 13 gebildet ist, wie in Fig. 34 gezeigt ist.

Claims (11)

1. Halbleitervorrichtung mit
einem Halbleitersubstrat (13),
einer auf dem Halbleitersubstrat (13) vorgesehenen elektroni­ schen Schaltung (11a),
einem mit der elektronischen Schaltung (11a) verbundenen An­ schluß (121) und
einem Metallverbindungsteil (3), das gemeinsam mit sowohl dem Anschluß (121) als auch einem Bereich einer Oberfläche des Halbleitersubstrates (13), der benachbart zu dem Anschluß (121) freigelegt ist, kontaktiert ist, und
einer zwischen dem Verbindungsteil (3) und dem Halbleitersub­ strat (13) gebildeten Diode mit der Oberfläche des Halbleiter­ substrates (13) als eine der Elektroden.
2. Halbleitervorrichtung nach Anspruch 1, bei der das Metall mit dem Bereich einen Schottky-Übergang bildet.
3. Halbleitervorrichtung nach Anspruch 1, bei der der Bereich einen Leitungstyp aufweist, der umgekehrt zu einem Leitungstyp des Halbleitersubstrates (13) ist.
4. Halbleitervorrichtung nach Anspruch 3, weiter mit
einem Isolierfilm (14), der zwischen dem Halbleitersubstrat (13) und dem Anschluß (121) gebildet ist, der die elektronische Schaltung (11a) umschließt und der benachbart zu dem Anschluß (121) zusammen mit dem Bereich freigelegt ist, und
einem leitenden Teil (124), das über den Isolierfilm (14) und den Bereich gebildet ist.
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der der Bereich in einer Mitte des Anschlusses (121) vorge­ sehen ist.
6. Halbleitervorrichtung mit
einem Halbleiterchip (1), der
ein Halbleitersubstrat (13),
einen auf dem Halbleitersubstrat (13) gebildeten Isolierfilm (14) und
eine auf dem Isolierfilm (14) gebildete Halbleiterschicht (111), die eine darauf gebildete elektronische Schaltung auf­ weist, aufweist,
einem Schutzsubstrat (7) zum elektrischen Schützen der Halblei­ terschicht (111),
einem externen Anschluß (2),
einem ersten Verbindungsteil (31) zum elektrischen Verbinden des Halbleiterchips (1) und des Schutzsubstrates (7) und
einem zweiten Verbindungsteil (32) zum elektrischen Verbinden des Schutzsubstrates (7) und des externen Anschlusses (2).
7. Herstellungsverfahren einer Halbleitervorrichtung mit den Schritten:
  • (a) Vorbereiten eines Halbleitersubstrates (13), eines auf dem Halbleitersubstrat (13) gebildeten Isolierfilmes (14), einer Halbleiterschicht (111), die auf dem Isolierfilm (14) gebildet ist und eine darauf gebildete elektronische Schaltung (11a) aufweist, eines Anschlusses (121), der mit der elektronischen Schaltung (11a) verbunden ist, und eines externen Anschlusses (2),
  • (b) Bilden einer Öffnung (122) auf dem Isolierfilm (14) derart, daß das Halbleitersubstrat (13) freigelegt wird,
  • (c) Verbinden von einem der Enden eines Metallverbindungsteiles (3) mit dem externen Anschluß (2) und
  • (d) Kontaktieren des anderen Endes des Verbindungsteiles (3) mit dem freigelegten Halbleitersubstrat (13) und dem Anschluß (121).
8. Verfahren nach Anspruch 7, weiter mit einem Schritt (e) zwischen den Schritten (b) und (c) des Machens eines Lei­ tungstyps einer Oberfläche des freigelegten Halbleitersubstra­ tes (13) verschieden von dem des Halbleitersubstrates (13).
9. Verfahren nach Anspruch 8, weiter mit einem Schritt (f) zwischen den Schritten (e) und (c) des Bildens eines leitenden Teiles (124) von der Oberfläche des freigelegten Halbleitersub­ strates (13) zu einer Seitenwand der Öffnung (122).
10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei der die elektronische Schaltung (11a) auf einer SOI-Struktur vorgesehen ist.
11. Verfahren nach einem der Ansprüche 7 bis 9, bei der die elektronische Schaltung (11a) auf einer SOI-Struktur vorgesehen wird.
DE19845294A 1998-03-13 1998-10-01 Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung Expired - Fee Related DE19845294B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPP10-063046 1998-03-13
JP10063046A JPH11261010A (ja) 1998-03-13 1998-03-13 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE19845294A1 true DE19845294A1 (de) 1999-09-23
DE19845294B4 DE19845294B4 (de) 2005-11-03

Family

ID=13218010

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19845294A Expired - Fee Related DE19845294B4 (de) 1998-03-13 1998-10-01 Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung

Country Status (6)

Country Link
US (2) US6133625A (de)
JP (1) JPH11261010A (de)
KR (1) KR100306858B1 (de)
DE (1) DE19845294B4 (de)
FR (1) FR2776124B1 (de)
TW (1) TW452867B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008122624A2 (de) * 2007-04-04 2008-10-16 X-Fab Semiconductor Foundries Ag Verfahren zur herstellung eines elektrischen trägerscheibenkontakts für einen vorderseitigen anschluss

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4651815B2 (ja) * 1998-01-23 2011-03-16 ローム株式会社 ダマシン配線および半導体装置
EP1137333B1 (de) * 1998-09-17 2010-04-21 Ibiden Co., Ltd. Vielschichtig aufgebaute leiterplatte
JP2974022B1 (ja) 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
JP3217336B2 (ja) * 1999-11-18 2001-10-09 株式会社 沖マイクロデザイン 半導体装置
JP2002016065A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置
US6887786B2 (en) * 2002-05-14 2005-05-03 Applied Materials, Inc. Method and apparatus for forming a barrier layer on a substrate
CN1601735B (zh) * 2003-09-26 2010-06-23 松下电器产业株式会社 半导体器件及其制造方法
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
US7691127B2 (en) * 2005-12-13 2010-04-06 Cardiva Medical, Inc. Drug eluting vascular closure devices and methods
JP2008199045A (ja) * 2008-03-19 2008-08-28 Seiko Epson Corp 半導体装置およびその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247940A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置およびその製造方法
JPS6144454A (ja) * 1984-08-09 1986-03-04 Fujitsu Ltd 半導体装置
JPH077783B2 (ja) * 1988-03-18 1995-01-30 株式会社東芝 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置
US5719448A (en) * 1989-03-07 1998-02-17 Seiko Epson Corporation Bonding pad structures for semiconductor integrated circuits
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5113236A (en) * 1990-12-14 1992-05-12 North American Philips Corporation Integrated circuit device particularly adapted for high voltage applications
JP2550248B2 (ja) * 1991-10-14 1996-11-06 株式会社東芝 半導体集積回路装置およびその製造方法
JP3211351B2 (ja) * 1992-04-08 2001-09-25 関西日本電気株式会社 半導体装置
US5854085A (en) * 1992-06-04 1998-12-29 Lsi Logic Corporation Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
JP3124144B2 (ja) * 1993-01-27 2001-01-15 株式会社東芝 半導体装置
JP2944840B2 (ja) * 1993-03-12 1999-09-06 株式会社日立製作所 電力用半導体装置
EP0622850B1 (de) * 1993-04-30 1999-04-21 International Business Machines Corporation Verfahren zum Herstellen einer Schutzdiode gegen elektrostatische Entladungen in der Silizium-auf-Insulator-Technologie
JPH077820A (ja) * 1993-06-18 1995-01-10 Takaoka Electric Mfg Co Ltd 配電盤
EP0646959B1 (de) * 1993-09-30 2001-08-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Verfahren zur Metallisierung und Verbindung bei der Herstellung von Leistungshalbleiterbauelementen
US5382818A (en) * 1993-12-08 1995-01-17 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a buried diode
JP2755148B2 (ja) * 1993-12-28 1998-05-20 ヤマハ株式会社 半導体装置
JPH07312424A (ja) * 1994-05-18 1995-11-28 Nippondenso Co Ltd 半導体装置及びその製造方法
JPH0888323A (ja) * 1994-09-19 1996-04-02 Nippondenso Co Ltd 半導体集積回路装置
KR100389754B1 (ko) * 1994-11-22 2003-10-17 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체장치
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
JPH0923017A (ja) * 1995-07-06 1997-01-21 Mitsubishi Electric Corp Ｓｏｉ入力保護回路
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
JP3305211B2 (ja) * 1996-09-10 2002-07-22 松下電器産業株式会社 半導体装置及びその製造方法
US5763918A (en) * 1996-10-22 1998-06-09 International Business Machines Corp. ESD structure that employs a schottky-barrier to reduce the likelihood of latch-up

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008122624A2 (de) * 2007-04-04 2008-10-16 X-Fab Semiconductor Foundries Ag Verfahren zur herstellung eines elektrischen trägerscheibenkontakts für einen vorderseitigen anschluss
WO2008122624A3 (de) * 2007-04-04 2009-01-08 X Fab Semiconductor Foundries Verfahren zur herstellung eines elektrischen trägerscheibenkontakts für einen vorderseitigen anschluss

Also Published As

Publication number Publication date
FR2776124A1 (fr) 1999-09-17
FR2776124B1 (fr) 2002-08-30
KR100306858B1 (ko) 2001-11-17
US6248657B1 (en) 2001-06-19
JPH11261010A (ja) 1999-09-24
KR19990076526A (ko) 1999-10-15
US6133625A (en) 2000-10-17
DE19845294B4 (de) 2005-11-03
TW452867B (en) 2001-09-01

Similar Documents

Publication Publication Date Title
DE19580514B4 (de) Halbleiterbauelement mit einer umgreifenden Flanschverbindung und Verfahren zu dessen Herstellung
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE69128566T2 (de) Zusammengesetzte integrierte Schaltungsanordnung
DE4019848C2 (de) Halbleitereinrichtung mit einer allseitig isolierten Unterstützungsschicht unterhalb eines Kontaktgebietes und Herstellungsverfahren für eine solche Halbleitereinrichtung
DE2629203C2 (de)
DE60122878T2 (de) Sicherungseinsatz
DE102006033319A1 (de) Halbleiterbauelement in Halbleiterchipgröße mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE69429467T2 (de) Halbleiteranordnung mit einer Isolationszone
DE102007022428A1 (de) Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE69510484T2 (de) Metaloxidhalbleiter-Anordnung mit einer Substratkontaktstruktur
DE212018000072U1 (de) Elektronische Komponente und Halbleitervorrichtung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE19845294B4 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung
DE10122931A1 (de) Halbleitermodul
DE102018115326B3 (de) Halbleiteranordnung und verfahren zu deren herstellung
WO2006066690A1 (de) Bauelement mit halbleiterübergang und verfahren zur herstellung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE102004041904B4 (de) Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors
DE19713186A1 (de) Halbleitervorrichtung
DE102019002210A1 (de) Halbleiterleistungsmodul zu m schutz vor einem kurzschlussereignis
DE2432544A1 (de) Halbleiterbauelement mit einem dielektrischen traeger sowie verfahren zu seiner herstellung
DE69321966T2 (de) Leistungs-Halbleiterbauelement
DE3119288A1 (de) Halbleiteranordnung
DE102021100945A1 (de) Chip-Eckbereiche mit einer Dummy-Füllstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee