KR102039280B1 - 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템 - Google Patents

메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템 Download PDF

Info

Publication number
KR102039280B1
KR102039280B1 KR1020187004272A KR20187004272A KR102039280B1 KR 102039280 B1 KR102039280 B1 KR 102039280B1 KR 1020187004272 A KR1020187004272 A KR 1020187004272A KR 20187004272 A KR20187004272 A KR 20187004272A KR 102039280 B1 KR102039280 B1 KR 102039280B1
Authority
KR
South Korea
Prior art keywords
region
magnetic
nonmagnetic
forming
oxide
Prior art date
Application number
KR1020187004272A
Other languages
English (en)
Other versions
KR20180018858A (ko
Inventor
웨이 첸
서닐 머시
위톨드 쿨라
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20180018858A publication Critical patent/KR20180018858A/ko
Application granted granted Critical
Publication of KR102039280B1 publication Critical patent/KR102039280B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H01L43/02—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템이 개시된다. 자기 셀 코어는 터널, 수직 자기 배향을 나타내도록 구성되는 적어도 하나의 자성 영역(가령, 자유 영역 또는 고정 영역)과, 정션 영역 또는 옥사이드 캐핑 영역일 수 있는 적어도 하나의 옥사이드-계 영역과, 철(Fe)을 포함할 수 있는 적어도 하나의 자성 인터페이스 영역을 포함한다. 일부 실시예에서, 자성 인터페이스 영역은 자성 영역에 의해 적어도 하나의 옥사이드-계 영역으로부터 이격된다. 자성 인터페이스 영역의 존재는 자기 셀 코어의 수직 자기 이방성(PMA) 강도를 향상시킨다. 일부 실시예에서, PMA 강도는 자성 인터페이스 영역이 없는 동일 자기 셀 코어 구조에 비해 50% 넘게 향상될 수 있다.　

Description

메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템 {MEMORY CELLS, METHODS OF FABRICATION, SEMICONDUCTOR DEVICE STRUCTURES, AND MEMORY SYSTEMS}
우선권 주장
본 출원은 2013년 3월 12일 출원된 미국특허출원 제13/797,185호(발명의 명칭: "Memory Cells, Methods of Fabrication, Semiconductor Device Structures, and Memory Systems")에 기초한 우선권을 주장한다.　
기술분야
본 발명은, 다양한 실시예에서, 일반적으로 메모리 소자 설계 및 제조 분야에 관한 것이다. 특히, 본 발명은 스핀 토크 전달 자기 랜덤 액세스 메모리(STT_MRAM) 셀의 특성을 갖는 메모리 셀의 설계 및 제조에 관한 것이다.　
자기 랜덤 액세스 메모리(MRAM)는 자기저항에 기초한 비휘발성 컴퓨터 메모리 기술이다. 한 타입의 MRAM 셀은 스핀 토크 전달 MRAM(STT-MRAM) 셀로서, 기판에 의해 지지되는 자기 셀 코어를 포함한다. 자기 셀 코어는 적어도 2개의 자성 영역 - 예를 들어, "고정 영역" 및 "자유 영역" - 을 그 사이의 비자성 영역과 함께 포함한다. 고정 영역은 고정된(가령, 스위칭가능하지 않은) 자기 배향을 갖는 자성 물질을 포함하며, 자유 영역은 셀의 작동 중, 고정 영역의 자기 배향 및 자유 영역의 자기 배향이 동일 방향(가령, 각각 북과 북, 동과 동, 남과 남, 또는 서와 서)을 향하는 "평행" 구조와, 고정 영역의 자기 배향 및 자유 영역의 자기 배향이 반대 방향(가령, 각각 북과 남, 동과 서, 남과 북, 또는 서와 동)을 향하는 "역평행" 구조 사이에서 스위칭될 수 있는 자기 배향을 가지는 자성 물질을 포함한다.
평행 구조에서, STT-MRAM 셀은 자기저항 요소들 - 즉, 고정 영역 및 자유 영역 - 간에 낮은 전기 저항을 나타낸다. 비교적 낮은 전기 저항의 이러한 상태는 MRAM 셀의 "0" 상태로 규정될 수 있다. 역평행 구조에서, STT-MRAM 셀은 자기저항 요소들 - 즉, 자기 물질의 영역, 가령, 고정 영역 및 자유 영역 - 간에 높은 전기 저항을 나타낸다. 비교적 높은 전기 저항의 이러한 상태는 MRAM 셀의 "1" 상태로 규정될 수 있다. 자유 영역의 자기 배향의 스위칭과, 이에 따른 자기 저항 요소들 간의 고/저 저항 상태에 의해, 기존 MRAM 셀의 기록 및 판독 작동이 이루어진다. 이상적인 경우에, 평행 구조로부터 역평행 구조로 자유 영역을 스위칭시키는데 요구되는 프로그래밍 전류의 양은, 역평행 구조로부터 평행 구조로 스위칭하는데 요구되는 프로그래밍 전류의 양과 본질적으로 동일하다. 스위칭을 위한 이러한 동일한 프로그래밍 전류는 여기서 "대칭 스위칭"으로 불린다.
STT-MRAM 셀의 자유 영역 및 고정 영역은 영역의 폭과 함께 수평 배향("평면-내") 또는 수직 배향("평면-외")되는 자기 배향을 나타낼 수 있다. 수직-배향 자성 영역을 가진 STT-MRAM 셀에서, 수직 자기 배향을 나타내는 자성 물질은 자성 물질의 수직 자기 이방성("PMA")의 강도에 의해 특성화될 수 있다. 강도(여기서 "자기 강도" 또는 "PMA 강도"로도 불림)는 자기 배향 변경에 대한 자성 물질의 저항의 표시다. 고 PMA 강도를 가진 수직 자기 배향을 나타내는 자성 물질은, 저 자기 강도를 가진 수직 자기 배향을 나타내는 자성 물질보다 수직 배향으로부터 자성 배향을 변경시키기가 쉽지 않을 수 있다. 그러나, 성공적인 STT-MRAM 셀 작동을 위한, 고 PMA 강도의 실현이 충분하지 않을 수 있다. 예를 들어, 저저항 영역(RA), 저 스위칭 전류, 저 스위칭 전압, 및 대칭 스위칭은 STT-MRAM 셀의 성공적 작동에 또한 기여할 수 있다. 그러나, STT-MRAM 셀의 작동의 다른 특성, 특히, 셀의 RA에 악영향없이 고 PMA 강도를 나타내는 물질 및 설계를 찾아내는 것이 하나의 난관일 수 있다.　
메모리 셀이 개시된다. 메모리 셀은 기판 상에 자기 셀 코어를 포함한다. 자기 셀 코어는 일 옥사이드 영역과 다른 옥사이드 영역 사이에 자성 영역을 포함한다. 자성 영역은 수직 자기 배향을 나타낸다. 자기 셀 코어는 상기 일 옥사이드 영역과 상기 다른 옥사이드 영역 사이에 자성 인터페이스 영역을 또한 포함한다.　
고정된 수직 자기 배향을 나타내도록 구성되는 고정 영역과, 스위칭가능한 수직 자기 배향을 나타내도록 구성되는 자유 영역을 포함하는 자기 셀 코어를 포함하는 메모리 셀이 또한 개시된다. 비자성 영역이 자유 영역과 고정 영역 사이에 배치된다. 자성 인터페이스 영역은 자유 영역 및 고정 영역 중 하나에 의해 비자성 영역으로부터 이격된다.　
메모리 셀 형성 방법이 개시된다. 이 방법은 기판 위에 옥사이드 물질을 형성하는 단계를 포함한다. 상기 옥사이드 물질 위에 자성 물질이 형성된다. 상기 자성 물질 위에 다른 옥사이드 물질이 형성된다. 상기 옥사이드 물질 및 상기 다른 옥사이드 물질 중 하나와 자성 물질 사이에 철-계 물질이 형성된다. 상기 옥사이드 물질, 상기 자성 물질, 상기 다른 옥사이드 물질, 및 상기 철-계 물질이 패턴처리되어 자기 셀 코어를 형성한다. 자기 셀 코어는 옥사이드 영역으로부터 터널 정션 영역, 자성 물질로부터 자유 영역 및 고정 영역 중 하나, 철-계 물질로부터 자성 인터페이스 영역, 그리고, 다른 옥사이드 물질로부터 옥사이드 캐핑 영역을 포함한다. 자성 물질은 수직 자기 배향을 나타낸다.　
스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 어레이를 포함하는 반도체 디바이스 구조가 또한 개시된다. STT-MRAM 어레이는 복수의 STT-MRAM 셀을 포함한다. 복수 중 각각의 STT-MRAM 셀은 자성 영역 및 다른 자성 영역 사이에 비자성 영역을 포함하는 셀 코어를 포함한다. 자성 영역 및 다른 자성 영역 각각은 수직 자기 배향을 나타내도록 구성된다. 셀 코어는 자성 영역 및 다른 자성 영역 중 하나에 의해 비자성 영역으로부터 이격되는 옥사이드 영역을 또한 포함한다. 셀 코어는 상기 일 옥사이드 영역과 비자성 영역 사이에 자성 인터페이스 영역을 또한 포함한다.　
스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 시스템이 또한 개시된다. STT-MRAM 시스템은 자기 셀 코어와, 자기 셀 코어와 통신하는 복수의 전도 물질을 포함한다. 자기 셀 코어는 자성 영역 내에 또는 상에 자성 인터페이스 영역을 포함한다. 자성 영역은 수직 자기 배향을 나타내도록 구성된다. 자기 셀 코어는 자성 인터페이스 영역으로부터 이격되는 옥사이드 영역을 또한 포함한다.　
도 1은 자유 영역과 자기 터널 정션 영역 사이에 배치되는 자성 인터페이스 영역을 포함하는 STT-MRAM 셀의 자기 셀 코어의 단면 입면도다.　
도 2는 자유 영역과 옥사이드 캡 영역 사이에 배치되는 자성 인터페이스 영역을 포함하는 STT-MRAM 셀의 자기 셀 코어의 단면 입면도다.　
도 3은 자유 영역의 자성 서브 영역과 옥사이드 캡 영역 사이에 배치되는 자성 인터페이스 영역을 포함하는 STT-MRAM 셀의 자기 셀 코어의 단면 입면도다.　
도 4는 자유 영역 내에 배치되는 자성 인터페이스 영역을 포함하는 STT-MRAM 셀의 자기 셀 코어의 단면 입면도다.　
도 5는 자유 영역과 옥사이드 캡 영역 사이에 배치되는 하나의 자성 인터페이스 영역과, 자유 영역과 옥사이드 자기 터널 정션 영역 사이에 배치되는 다른 하나의 자성 인터페이스 영역을 포함하는, STT-MRAM 셀의 자기 셀 코어의 단면 입면도다.　
도 6은 4개의 자성 인터페이스 영역을 포함하는 STT-MRAM 셀의 자기 셀 코어의 단면 입면도로서, 한 쌍은 자유 영역의 상부 및 하부 상에 배치되고, 다른 한 쌍은 고정 영역의 상부 및 하부 상에 배치된다.　
도 7은 자유 영역 내의 하나의 자성 인터페이스 영역과, 고정 영역 위의 다른 자성 인터페이스 영역을 포함하는 STT-MRAM 셀의 자기 셀 코어의 단면 입면도다.　
도 8은 본 발명의 일 실시예에 따른 메모리 셀을 가진 STT-MRAM 셀의 개략도다.　
도 9는 본 발명의 일 실시예의 메모리 셀을 포함하는 반도체 디바이스 구조의 단순화된 블록도다.　
도 10은 본 발명의 하나 이상의 실시예에 따라 구현되는 시스템의 단순화된 블록도다.　
도 11은 자성 인터페이스 영역이 빠진 자기 셀 코어와 비교하여, 자성 인터페이스 영역을 포함하는 자기 셀 코어의 PMA 강도의 측정치를 나타내는 그래프다.
메모리 셀, 이러한 메모리 셀을 포함하는 반도체 디바이스 구조, 메모리 시스템, 및 이러한 메모리 셀 형성 방법이 개시된다. 메모리 셀은 수직 자기 배향을 나타내는 고정 영역 또는 자유 영역과 같은 자성 영역을 포함한다. 메모리 셀은 옥사이드-계 자기 터널 정션("MJT") 영역 및 옥사이드 캐핑 영역 중 하나 이상과 같이, 적어도 하나의 옥사이드 영역을 또한 포함한다. 메모리 셀의 저항-영역과 같은, 메모리 셀의 다른 특성에 별다른 악영향없이, 자성 인터페이스 영역이 없는 메모리 셀에 비해, 메모리 셀의 PMA 강도를 증가시키도록 구성되는 자성 인터페이스 영역이, 자성 영역과 옥사이드 영역 사이에 직접적으로 또는 간접적으로, 배치된다. 예를 들어, 저 RA(가령, 약 20 Ω·μm2 　(오옴 x 제곱마이크로미터) 미만)이 향상된 PMA 강도를 가지면서도 유지될 수 있다(약 4,000 Oe(에르스텟)(약 318.3kA/m)을 넘는 단축 이방성 필드(Hk)). 따라서, 자성 인터페이스 영역은 높은 데이터 보유 시간 및 저전력 작동을 수용하는 자기 메모리 셀 구조 내의 자성 영역(가령, 자유 영역 또는 고정 영역)의 작동 성능을 향상시킬 수 있다.　
여기서 사용되는 바와 같이, "기판"이라는 용어는 메모리 셀 내의 구성요소들과 같이 구성요소의 형성을 위한 토대 물질 또는 기타 구조물을 포함한다. 기판은 반도체 기판, 지지 구조물 상의 베이스 반도체 물질, 금속 전극, 또는 하나 이상의 물질, 구조, 또는 그 위에 형성되는 영역을 가진 반도체 기판일 수 있다. 기판은 기존의 실리콘 기판 또는 반도성 물질을 포함하는 다른 벌크 기판일 수 있다. 여기서 사용되는 바와 같이, 용어 "벌크 기판"은 실리콘 웨이퍼만이 아니라, 실리콘-온-인설레이터("SOI") 기판, 가령, 실리콘-온-샤파이어("SOS") 기판, 실리콘-온-글래스("SOG") 기판, 베이스 반도체 파운데이션 상의 실리콘 에피택셜층, 또는 다른 반도체 또는 광전 물질, 가령, 실리콘-게르마늄(Si1 - xGex, 이때, x 는, 가령, 0.2와 0.8 사이의 몰분율), 게르마늄(Ge), 갈륨 아시나이드(GaAs), 갈륨 나이트라이드(GaN), 또는 인듐 포스파이드(InP)를, 다른 것들 중에서도, 포함한다. 더욱이, 다음의 설명에서 "기판"을 참조할 때, 베이스 반도체 구조 또는 파운데이션에 물질, 영역, 또는 정션을 형성하는데 이전 프로세스 스테이지들이 사용되었을 수 있다.　
여기서 사용되는 바와 같이, "STT-MRAM" 셀은 자유 영역과 고정 영역 사이에 배치되는 비자성 영역을 포함하는 자기 셀 구조를 의미 및 포함한다. 비자성 영역은 자기 터널 정션("MJT") 구조로 전기 절연(가령, 유전) 영역일 수 있다. 대안으로서, 비자성 영역은 스핀-밸브 구조의 전기 전도 영역일 수 있다.　
여기서 사용되는 바와 같이, "셀 코어"는 자유 영역 및 고정 영역을 포함하는 메모리 셀 구조를 포함하고, 이를 통해, 메모리 셀의 이용 및 작동 중, 전류가 흘러 자유 영역 내의 평행 또는 역평행 자기 배향에 영향을 미칠 수 있다.　
여기서 사용되는 바와 같이, 용어 "수직"은 각자의 영역의 폭 및 길이에 수직인 방향을 의미 및 포함한다. "수직"은 STT-MRAM 셀이 위치하는 기판의 주 표면에 직교하는 방향을 또한 의미 및 포함한다.　
여기사 사용되는 바와 같이, 용어 "수평"은 각자의 영역의 폭 및 길이 중 적어도 하나에 대해 평행한 방향을 의미 및 포함한다. "수평"은 STT-MRAM 셀이 위치하는 기판의 주 표면에 평행한 방향을 또한 의미 및 포함한다.　
여기서 사용되는 바와 같이, "자성 물질"은 강자성 물질, 페리마그네틱 물질, 및 반강자성 물질을 모두 의미 및 포함한다.　
여기서 사용되는 바와 같이, "철-계 물질"은 철을 포함하는 물질을 의미 및 포함한다. 예를 들어, 제한없이, 철-계 물질은 순철, 철 합금, 그리고 코발트 및 철을 포함하는 물질을 포함한다. 철-계 물질의 조성은, 자기 메모리 셀의 제조 중 철-계 물질의 어닐링으로 인해 변경될 수 있으나, 그럼에도 불구하고, 이러한 물질은 여기서 철-계 물질로 언급될 수 있다.　
여기서 사용되는 바와 같이, "자성 영역"은 자성을 나타내는 영역을 의미한다. 자성 영역은 자성 물질을 포함하고, 하나 이상의 비자성 물질을 또한 포함할 수 있다.　
여기서 사용되는 바와 같이, "서브영역"은 다른 영역 내에 포함된 영역을 의미 및 포함한다. 따라서, 일 자성 영역은 하나 이상의 자성 서브영역, 즉, 자성 물질의 서브영역과, 비자성 서브영역, 즉, 비자성 물질의 서브영역을 포함할 수 있다.　
여기서 사용되는 바와 같이, "고정 영역"은 셀 코어의 일 자성 영역, 가령, 자유 영역의 자화 방향 변화를 일으키는 전류 또는 인가 장이 고정 영역의 자화 방향을 변화시키지 않을 수 있다는 점에서, STT-MRAM 셀의 이용 및 작동 중 자성 물질을 포함하는 그리고 고정 자기 배향을 가진, STT-MRAM 셀 내 자성 영역을 의미 및 포함한다. 고정 영역은 하나 이상의 자성 물질을 포함할 수 있고, 선택적으로, 이상의 비자성 물질을 또한 포함할 수 있다. 예를 들어, 고정 영역은 자성 서브영역에 인접한 루테늄(Ru)의 서브영역을 포함하는 합성 반강자성체(SAF)로 구성될 수 있다. 각각의 자성 서브-영역은 하나 이상의 물질 및 내부의 하나 이상의 영역을 포함할 수 있다. 다른 예로서, 고정 영역은 단일한, 균질 자성 물질로 구성될 수 있다. 따라서, 고정 영역은 STT-MRAM 셀의 이용 및 작동 중 고정 자기 배향을 가진 고정 영역에 영향을 미치는 서로 다른 자화의 서브영역 또는 균일한 자화를 가질 수 있다.　
여기서 사용되는 바와 같이, "자유 영역"은 STT-MRAM 셀의 이용 및 작동 중 스위칭가능 자기 배향을 가진, 자성 물질을 포함하는, STT-MRAM 셀 내 자성 영역을 의미 및 포함한다. 자기 배향은, 자유 영역에 의해 나타나는 자기 배향과 고정 영역에 의해 나타나는 자기 배향이 동일 방향으로 배향되는 "평행" 방향과, 자유 영역에 의해 나타나는 자기 배향과 고정 영역에 의해 나타나는 자기 배향이 서로 반대 방향으로 배향되는 "역평행" 방향 사이에서 스위칭될 수 있다.　
여기서 사용되는 바와 같이, "옥사이드 영역"은 옥사이드 물질을 포함하는 STT-MRAM 셀 내의 일 영역을 의미 및 포함한다. 예를 들어, 제한없이, 옥사이드 영역은 옥사이드-계 MTJ 영역, 옥사이드 캐핑 영역, 또는 둘 모두를 포함할 수 있다.　
여기서 사용되는 바와 같이, "사이"라는 용어는 적어도 2개의 다른 물질, 영역, 또는 서브영역에 대한 일 물질, 영역, 또는 서브영역의 상대적 배치를 설명하는데 사용되는 공간적 상대어다. "사이"라는 용어는 다른 물질, 영역, 또는 서브영역에 바로 인접한 일 물질, 영역, 또는 서브영역의 배치와, 다른 물질, 영역, 또는 서브영역에 바로 인접하지 않은 일 물질, 영역, 또는 서브 영역의 배치를 모두 포괄할 수 있다.　
여기서 사용되는 바와 같이, 다른 요소 "상의" 또는 "위의" 요소에 대한 참조는, 다른 요소 바로 위에, 또는 인접한, 또는 아래에, 또는 직접 접촉하는 경우를 의미 및 포함한다. 이는 사이에 존재하는 다른 요소들과 함께, 다른 요소들의 간접적으로 위에, 인접하게, 아래에, 또는 근처에 있는 경우를 또한 포함한다. 이에 반해, 일 요소가 다른 요소 "바로 위에" 또는 "바로 인접하게" 위치한다고 언급될 때, 중간에 개인 요소들이 존재하지 않는다.
여기서 사용되는 바와 같이, "밑", "아래", "하측", "하부", "위", "상측", "상부", "전방", "후방", "좌측", "우측", 등과 같은 다른 공간적 상대적 용어들이 설명을 돕고자 사용되어, 도면에 도시되는 바와 같이 다른 요소 또는 특징부에 대한 일 요소 또는 특징부의 관계를 설명할 수 있다. 달리 명시하지 않을 경우, 공간적 상대 용어들은 도면에 도시되는 바의 배향에 추가하여 물질의 다른 배향을 포괄하도록 의도된다. 예를 들어, 도면의 물질이 뒤집힐 경우, 다른 요소 또는 특징부의 "밑" 또는 "아래" 또는 "하부" 또는 "저부"로 설명되는 요소들은, 그 후, 다른 요소 또는 특징부의 "위" 또는 "상부"로 배향될 것이다. 따라서, "밑"은 용어가 사용되는 범주에 따라 위 및 밑의 배향을 모두 포괄할 수 있고, 이는 당 업자에게 명백하다. 물질은 달리 배향될 수 있고(90도 회전, 역전, 등), 여기서 사용되는 공간적 상대적 기술어는 이에 따라 해석될 수 있다.　
여기서 사용되는 바와 같이, "포함한다", "포함하는", "가진다", 및/또는 "가지는"은 명시되는 특징부, 영역, 정수, 스테이지, 작동, 요소, 물질, 구성요소, 및/또는 그룹의 존재를 명시하지만, 하나 이상의 다른 특징부, 영역, 정수, 스테이지, 작동, 요소, 물질, 구성요소, 및/또는 그룹의 존재 또는 추가를 배제하지 않는다.　
여기서 사용되는 바와 같이, "및/또는"은 연관된 나열 아이템들 중 하나 이상의 모든 조합을 포함한다.　
여기서 사용되는 바와 같이, 단수 형태 "일", "하나의", "이러한"은 달리 명확히 언급하지 않을 경우, 복수의 형태 역시 포함하는 것으로 간주된다.　
여기서 제시되는 도해는 특정 구성요소, 구조, 디바이스, 또는 시스템의 실제 모습을 의미하는 것은 아니며, 본 발명의 실시예를 설명하기 위해 이용되는 단지 이상화된 표현에 지나지 않는다.　
실시예는 개략적 도해인 단면도를 참조하여 여기서 설명된다. 따라서, 제조 기술 및/또는 허용 공차의 결과로 도면의 형상으로부터의 변화가 예상된다. 따라서, 여기서 설명되는 실시예는 도시되는 바의 특정 형상 또는 영역으로 제한되는 것으로 간주되어서는 안되며, 가령, 제조로부터 나타나는 형상의 편차를 포함한다. 예를 들어, 박스 형상으로 도시 또는 설명되는 영역이 러프한, 및/또는 비선형의 특징부를 가질 수 있다. 더욱이, 도시되는 날카로운 각도가 둥글 수 있다. 따라서, 도면에 도시되는 물질, 특징부, 및 영역은 도식적인 속성을 갖고, 그 형상은 물질, 특징부, 또는 영역의 정밀 형상을 나타내고자 하는 것이 아니며, 청구범위의 범위를 제한하지 않는다.　
다음의 설명은 개시되는 디바이스 및 방법의 실시예를 완전히 설명하기 위해, 물질 종류 및 공정 조건과 같은 구체적 세부사항을 제공한다. 그러나, 당 업자는 디바이스 및 방법의 실시예들이 이러한 구체적 세부사항의 이용없이 실시될 수 있음을 이해할 것이다. 게다가, 디바이스 및 방법의 실시예는 당해 산업에서 이용되는 기존 반도체 제조 기술과 연계하여 실시될 수 있다.　
여기서 설명되는 제조 프로세스는 반도체 디바이스 구조의 처리를 위한 완전한 프로세스 흐름을 형성하지 않는다. 프로세스 흐름의 나머지는 당 업자에게 알려져 있다. 따라서, 본 디바이스 및 방법의 실시예를 이해하는데 필요한 방법 및 반도체 디바이스 구조만이 여기서 설명된다.　
달리 명시하지 않을 경우, 여기서 설명되는 물질은 스핀 코팅, 블랭킷 코팅, 화학적 기상 증착("CVD"), 원자층 증착("ALD"), 플라즈마 증강 ALD, 또는 물리적 기상 증착("PVD")과 같은, 그러나 이에 제한되지 않는, 임의의 적절한 기술에 의해 형성될 수 있다. 대안으로서, 물질이 동 위치에서 성장할 수 있다. 형성될 구체적 물질에 따라, 물질 증착 또는 성장을 위한 기술이 당 업자에 의해 선택될 수 있다.　
달리 명시하지 않을 경우, 여기서 설명되는 물질의 제거는 에칭, 이온 밀링, 연마 평탄화, 또는 다른 공지 기술을 포함한, 그러나 이에 제한되지 않는, 임의의 적절한 기술에 의해 실현될 수 있다.
이제 도면을 참조하며, 도면에서는 유사 도면부호들이 전체에 걸쳐 유사 구성요소를 나타낸다. 도면은 반드시 축적에 맞게 그려진 것이 아니다.　
메모리 셀이 개시된다. 메모리 셀은 수직 자기 배향을 나타내는 적어도 하나의 자성 영역(가령, 고정 영역 또는 자유 영역)과, 옥사이드 영역(가령, MTJ 영역 또는 옥사이드 캐핑 영역)을, 사이에 직접적으로 또는 간접적으로 배치되는 자성 인터페이스 영역과 함께 포함한다. 자성 인터페이스 영역은 자기 메모리 셀의 PMA 강도를 향상시킬 수 있다. 자성 인터페이스 영역은 각자의 자성 영역에 인접하게 또는 그 안에 배치될 수 있다. 일부 실시예에서, 메모리 셀은 단 하나의 자성 인터페이스 영역을 포함할 수 있고, 그러나, 다른 실시예에서, 2개 이상의 자성 인터페이스 영역이 메모리 셀에 포함될 수 있다.　
도 1은 본 발명의 일 실시예에 따른 STT-MRAM 셀의 자기 셀 코어(100)를 도시한다. 자기 셀 코어(100)는 기판(102)에 의해 지지된다. 자기 셀 코어(100)는 적어도 2개의 자성 영역, 예를 들어, "고정 영역"(110) 및 "자유 영역"(120)을, 사이의 비자성 영역(130)과 함께 포함한다. 하나 이상의 하위 중간 영역(140) 및 하나 이상의 상위 중간 영역(150)이, 선택적으로, 각각 자기 셀 코어(100) 구조체의 자성 영역(가령, 고정 영역(110) 및 자유 영역(120)) 아래에 그리고 위에 배치될 수 있다.　
일부 실시예에서, 도 1에 도시되는 바와 같이, 자기 셀 코어(100)는 기판(102) 상의 시드 영역(160)을 형성하는 선택적 전도 물질을 포함할 수 있다. 시드 영역(160)은, 존재할 경우, 또는, 시드 영역(160)이 존재하지 않을 경우 하위 중간 영역(140)은, 하부 전도 물질(도시되지 않음) 위에 형성될 수 있고, 하부 전도 물질은 예를 들어, 구리, 텅스텐, 티타늄, 또는 이들의 조합을 포함할 수 있으나, 이에 제한되지 않는다. 시드 영역(160)은, 존재할 경우, 예를 들어, 니켈-계 물질을 포함할 수 있으나 이에 제한되지 않고, 위에 놓인 물질 또는 영역의 결정 표면을 제어하도록 구성될 수 있다. 하위 중간 영역(140)은 존재할 경우, 자기 셀 코어(100) 내 위에 놓인 물질의 요망 결정 구조를 보장하도록 구성되는 물질을 포함할 수 있다.　
STT-MRAM 셀은 자성 영역(가령, 고정 영역(110) 및 자유 영역(120)) 중 적어도 하나의 수직 자기 배향을 나타내도록 구성될 수 있다. 나타내는 수직 자기 배향은 수직 자기 이방성("PMA") 강도에 의한 특성을 가질 수 있다. 도 1에서 화살표(112, 122)로 도시되는 바와 같이, 일부 실시예에서, 고정 영역(110) 및 자유 영역(120) 각각은 수직 자기 배향을 나타낼 수 있다. 고정 영역(110)의 자기 배향은 예를 들어, 도 1의 화살표(112)에 의해 표시되는 방향으로, STT-MRAM 셀의 작동 전체에 걸쳐 본질적으로 동일한 방향으로 지향됨을 유지할 수 있다. 다른 한편, 자유 영역(120)의 자기 배향은, 셀 작동 중, 도 1의 양방향 화살표로 표시되는 바와 같이, "평행" 구조와 "역평행" 구조 사이에서, 스위칭될 수 있다. 평행 배향에서, 자유 영역(120)의 자기 배향(122)은 고정 영역(110)의 자기 배향(112)(가령, 북향)과 본질적으로 동일한 방향(가령, 북향)으로 지향되어, 자기저항 요소들(즉, 고정 영역(110) 및 자유 영역(120)) 간에 낮은 전기저항을 생성하고, 이는 STT-MRAM 셀의 "0" 상태로 규정될 수 있다. 역평행 배향에서, 자유 영역(120)의 자기 배향(122)은 고정 영역(110)의 자기 배향(112)(가령, 북향)과 본질적으로 반대 방향(가령, 북향)으로 지향되어, 자기저항 요소들(즉, 고정 영역(110) 및 자유 영역(120)) 간에 높은 전기저항을 생성하고, 이는 STT-MRAM 셀의 "1" 상태로 규정될 수 있다.　
사용 및 작동시, 프로그래밍 전류는 액세스 트랜지스터(도시되지 않음) 및 자기 셀 코어(100)를 통해 흐를 수 있다. 자기 셀 코어(100) 내의 고정 영역(110)은 프로그래밍 전류의 전자 스핀을 분극시킨다. 스핀-분극된 전자 전류는 자유 영역(120) 상에 토크를 가함으로써 자유 영역(120)과 상호작용한다. 자유 영역(120)을 통과하는 스핀-분극된 전자 전류의 토크가 자유 영역(120)의 임계 스위칭 전류 밀도(J c )보다 클 때, 스핀-분극 전류에 의해 가해지는 토크는, 가령, 북향 자기 배향과 남향 자기 배향 사이에서, 자유 영역(120)의 자화 방향을 스위칭시키기에 충분하다. 따라서, 프로그래밍 전류를 이용하여 고정 영역(110)의 자기 배향(112)에 평행하게 또는 역평행하게 자유 영역(120)의 자기 배향(122)을 정렬시킬 수 있다.
자유 영역(120) 및 고정 영역(110)은 강자성 물질, 예를 들어, Co, Fe, Ni, 또는 그 합금, NiFe, CoFe, CoNiFe, 또는 도핑된 합금 CoX, CoFeX, CoNiFeX (X=B, Cu, Re, Ru, Rh, Hf, Pd, Pt, C), 또는 다른 반-금속 강자성 물질, 가령, NiMnSb 및 PtMnSb로부터 형성되거나 이를 포함할 수 있다. 일부 실시예에서, 예를 들어, 자유 영역(120), 고정 영역(110), 또는 둘 모두가 CoxFeyBz로부터 형성될 수 있고, x = 10 ~ 80, y = 10 ~ 80, z = 0 ~ 50 이다. 다른 실시예에서, 자유 영역(120), 고정 영역(110), 또는 둘 모두는 철(Fe) 및 붕소(B)로 형성될 수 있고, 코발트(Co)를 포함하지 않을 수 있다. 자유 영역(120) 및 고정 영역(110)의 구성요소 및 구조(가령, 두께 및 기타 물리적 치수)는 동일할 수도 있고, 서로 다를 수도 있다.　
대안으로서 또는 추가적으로, 일부 실시예에서, 자유 영역(120), 고정 영역(110), 또는 둘 모두는 복수의 물질로부터 형성되거나 이를 포함할 수 있고, 그 중 일부는 자성 물질일 수 있고, 일부는 비자성 물질일 수 있다. 예를 들어, 일부 이러한 다물질 자유 영역, 고정 영역, 또는 둘 모두는 복수의 서브영역을 포함할 수 있다. 예를 들어, 그리고 제한없이, 자유 영역(120), 고정 영역(110), 또는 둘 모두는 코발트 및 플라티늄의 서브영역들의 반복으로부터 형성되거나 이를 포함할 수 있고, 플라티늄의 서브영역이 코발트의 서브영역들 사이에 배치될 수 있다. 다른 예로서, 제한없이, 자유 영역(120), 고정 영역(110), 또는 둘 모두는 코발트 및 니켈의 서브영역들의 반복을 포함할 수 있고, 니켈의 서브영역이 코발트의 서브영역들 사이에 배치될 수 있다.　
고정 영역(110)과 자유 영역(120) 사이에 배치되는 비자성 영역(130)은, (가령, 마그네슘 옥사이드(MgO), 알루미늄 옥사이드(Al2O3), 티타늄 옥사이드(TiO2), 또는 기존 MTJ 영역의 다른 옥사이드 물질과 같은) 비자성 물질을 포함할 수 있다. 따라서, 이러한 옥사이드-포함 MTJ 영역은 여기서 "옥사이드-계 MTJ 영역" 또는 "옥사이드-계 비자성 영역"으로 불릴 수 있다. 비자성 영역(130)은 하나 이상의 이러한 비자성 물질을 포함할 수 있다. 대안으로서 또는 추가적으로, 비자성 영역(130)은 하나 이상의 비자성 물질의 서브영역을 포함할 수 있다.　
도 1에 도시되는 바와 같이, 자기 셀 코어(100)는, 일부 실시예에서, MgO, TiO2, 탄탈륨 펜톡사이드(Ta2O5), 또는 이들의 조합과 같은 옥사이드를 포함할 수 있는, 옥사이드 캐핑 영역(170)을 포함할 수 있다. 따라서, 이러한 옥사이드-포함 캐핑 영역은 여기서 "옥사이드-계 비자성 영역"으로 불릴 수 있다. 일부 실시예에서, 옥사이드 캐핑 영역(170)은 비자성 영역(130)의 동일 물질, 구조, 또는 둘 모두를 포함할 수 있고, 예를 들어, 옥사이드 캐핑 영역(170) 및 비자성 영역(130)은 둘 모두 마그네슘 옥사이드(가령, MgO), 알루미늄 옥사이드, 티타늄 옥사이드, 징크 옥사이드, 하프늄 옥사이드, 루테늄 옥사이드, 또는 탄탈륨 옥사이드를 포함할 수 있다.　
선택적인 상위 중간 영역(150)은 존재할 경우, 자기 셀 코어(100)의 이웃 물질에 요망 결정 구조를 보장하도록 구성되는 물질을 포함할 수 있다. 상위 중간 영역(150)은 자기 셀 코어(100), 장벽 물질, 또는, 기존 STT-MRAM 셀 코어 구조의 기타 물질의 제조 중 패턴처리 프로세스를 돕도록 구성되는 금속 물질을 대안으로서 또는 추가적으로 포함할 수 있다. 도 1에 도시되는 바와 같은 일부 실시예에서, 상위 중간 영역(150)은 구리, 탄탈륨, 텅스텐, 루테늄, 탄탈륨 나이트라이드, 또는 티타늄 나이트라이드와 같은 하나 이상의 물질을 포함할 수 있는, 전도 캐핑 영역을 포함할 수 있다.　
본 발명에 따르면 자기 셀 코어(100)는, 자성 영역 또는 자성 서브영역들(가령, 고정 영역(110), 고정 영역(110)의 자성 서브영역, 자유 영역(120), 또는 자유 영역(120)의 자성 서브영역) 중 하나와, 옥사이드 영역(가령, 비자성 영역(130) 및 옥사이드 캐핑 영역(170)) 중 하나 사이에 배치되는 자성 인터페이스 영역(180)을 또한 포함한다. 도 1에 도시되는 바와 같이, 자성 인터페이스 영역(180)은 자성 영역 또는 자성 서브영역 중 하나와 옥사이드 영역 중 하나에 바로 인접하여 배치될 수 있다. 도 1에 도시되는 실시예에 따르면, 자성 인터페이스 영역(180)은 비자성 영역(130) 바로 위에 그리고 자유 영역(120) 바로 아래에 배치될 수 있다. 위치한 바와 같이, 자성 인터페이스 영역(180)은 2개의 옥사이드 영역 사이에, 즉, 옥사이드-계 MTJ(가령, 비자성 영역(130))와 옥사이드 캐핑 영역(170) 사이에, 배치될 수 있다.　
자성 인터페이스 영역(180)은 도 1에 도시되는 실시예에 따라, 자성 셀 코어(100)의, 특히, 그 인접 자성 영역의(가령, 자유 영역(120)의) PMA 강도를 향상시키도록 구성될 수 있다. 증가된 PMA는 자성 셀 코어(100)의 저저항-영역(가령, 약 20 Ω·μm2　(오옴 x 제곱마이크로미터) 미만)을 유지하면서 실현될 수 있다. 자성 인터페이스 영역(180)은 철-계 물질, 가령, 철 단독(Fe), 철 합금, 또는 일부 실시예에서, 코발트-철(CoFe)-계 물질과 같은 자성 물질로 형성될 수 있다.　
자성 인터페이스 영역(180)의 물질은 비자성 영역(130)과 옥사이드 캐핑 영역(170) 사이에 배치되는 철 또는 다른 철-포함 화합물의 단층 형태일 수 있다. 대안으로서 또는 추가적으로, 자성 인터페이스 영역(180)은 약 10 Å (약 1.0 nm) (가령, 약 5 Å (약 0.5 nm) 미만, 가령, 약 3 Å (약 0.3 nm)) 미만인 두께(기판(102)의 상측 표면에 수직인 축을 따른 높이)를 가질 수 있다. 이와 같이, 자성 인터페이스 영역(180)은 이웃 영역들보다 얇을 수 있다. 예를 들어, 도 1에서 위에 놓인 자유 영역(120)은 약 15Å(약 1.5nm) 내지 약 30Å(약 3.0nm)의 두께를 갖도록 형성될 수 있고, 도 1에서 아래에 놓인 비자성 영역(130)은 7Å(약 0.7nm) 내지 약 10Å(약 1.0nm)의 두께를 갖도록 형성될 수 있다.
자성 인터페이스 영역(180)은 형성될 때의 아래 물질의 배향과 동일한 결정 배향을 갖도록 구성되는, 또는 만들어지는, 물질로부터 형성될 수 있다. 예를 들어, 도 1에 도시되는 실시예에 따르면, 자성 인터페이스 영역(180)은 비자성 영역(130) 내에 MgO와 동일한 결정 배향을 갖도록 하는 방식으로(가령, 마그네트론 스퍼터링에 의해) 철(Fe)로부터 형성될 수 있다.
자성 인터페이스 영역(180)은 가령, 마그네트론 스퍼터링에 의해, 형성될 수 있다. 예를 들어, 자기 셀 코어(100)의 하위 영역의 물질은 층에서와 같이 차례로 형성될 수 있고, 이어서, 자성 인터페이스 영역(180)의 자성 물질이 앞서-형성된 물질 위에 형성될 수 있다. 자기 셀 코어(100)의 상위 영역의 물질은 그 후, 자성 인터페이스 영역(180)의 자성 물질 위에, 층에서와 같이 차례로 형성될 수 있다. 따라서, 자성 인터페이스 영역(180)의 물질은 2개의 옥사이드-계 물질 사이에, 즉, 비자성 영역(130) 및 옥사이드 캐핑 영역(170)을 형성할 옥사이드 물질 사이에, 배치되도록 형성될 수 있다.　
자기 셀 코어(100)의 물질 형성에 이어, 물질을 패턴처리하여, 다양한 영역들을 포함하는 자기 셀 코어(100)를 형성할 수 있다. 자기 셀 코어(100)의 하측 및 상측 영역의 물질 형성 및 패턴처리 기술은, 당 분야에 잘 알려져 있어서 여기서 상세히 설명하지 않는다. 예를 들어, 자기 셀 코어(100)는, 기저부로부터 상부까지 순차적 순서로 영역들의 각각의 물질을 형성함으로써, 그리고 그 후, 자기 셀 코어(100)를 형성하도록 물질을 패턴처리함으로써, 형성될 수 있다. 자기 셀 코어(100) 구조체는 패턴처리 전 또는 후에 적어도 150°C (가령, 약 150°C 및 약 400°C 사이)의 온도로 어닐링될 수 있다. 대안으로서 또는 추가적으로, 자기 셀 코어(100) 구조체의 물질은 자기 셀 코어(100) 구조체의 제조 중에, 가령, 자기 셀 코어(100) 구조체의 하나 이상의 물질의 형성 후 그리고 다른 물질이 형성되기 전에, 어닐링될 수 있다.　
도 1에 도시되는 경우와 같은 실시예에서, 자성 인터페이스 영역(180)이 비자성 영역(130)과 자유 영역(120) 바로 사이에 배치되고, 자성 인터페이스 영역(180)이 비자성 영역(130)과 옥사이드 캐핑 영역(170) 사이에 배치될 때, 어떤 특정 이론에 구속됨이 없이, 자성 인터페이스 영역(180)은 자성 인터페이스 영역(180) 내 철과, 이웃하는 옥사이드-계 영역(가령, 비자성 영역(130))의 옥사이드 물질 내 산호 사이에 철-산소 결합을 가능하게 한다. 철-산소 결합은 계면 PMA 강도에 기여할 수 있다. 철-산소 결합에 의한 계면 PMA 강도에 대한 기여는 코발트-산소 결합과 같이, 다른 산소 결합으로부터의 기여도보다 클 수 있다. 따라서, 자기 셀 코어(100) 내 자성 인터페이스 영역(180)을 포함시킴으로써, 자유 영역(120)과 같은 자성 영역과, 비자성 영역(130)과 같은 옥사이드 영역 사이에 자성 인터페이스 영역(180)이 빠진 자기 셀 코어 구조체 의해 실현되는 경우에 비해 더 강한 PMA가 실현될 수 있다.　
따라서, 기판 상에 자기 셀 코어를 포함하는 메모리 셀이 개시된다. 자기 셀 코어는 옥사이드 영역과 다른 옥사이드 영역 사이에 자성 영역을 포함한다. 자성 영역은 수직 자기 배향을 나타낸다. 자성 인터페이스 영역은 옥사이드 영역과 다른 옥사이드 영역 사이에 배치된다.　
도 2를 참조하면, 자성 인터페이스 영역(180)이 비자성 영역(130)과 옥사이드 캐핑 영역(170) 사이에, 그러나 자유 영역(120) 위에 배치되는, 자기 셀 코어(200)가 도시된다. 따라서, 비자성 영역(130)이 자유 영역의 일 측부, 가령, 아래에 배치되고, 자성 인터페이스 영역(180)이 자유 영역(120)의 다른 측부에, 가령, 위에, 배치된다. 자기 셀 코어(100)의 물질은, 앞서 설명한 자기 셀 코어(100)(도 1)의 물질과 동일할 수 있다. 자기 셀 코어(200)는 기저부로부터 상부까지, 순차적 순서로, 영역들의 물질 각각을 형성함으로써, 그리고, 그 후, 자기 셀 코어(200) 구조체를 형성하도록 물질을 패턴처리함으로써, 형성될 수 있다. 따라서, 자성 인터페이스 영역(180)은 자유 영역(120) 바로 위에 형성될 수 있고, 옥사이드 캐핑 영역(170)은 자성 인터페이스 영역(180) 바로 위에 형성될 수 있다. (도 2에 도시되지 않는) 다른 실시예에서, 자유 영역(120) 및 고정 영역(110)의 위치가 상호 교환되어, 자성 인터페이스 영역(180)이 옥사이드 캐핑 영역(170)과 고정 영역(110)(비자성 영역(130) 위에 위치) 사이에 배치될 수 있다.　
따라서, 기판 위에 옥사이드 물질을 형성하는 단계를 포함하는, 메모리 셀 형성 방법이 개시된다. 옥사이드 물질 위에 자성 물질이 형성된다. 자성 물질 위에 다른 옥사이드 물질이 형성된다. 상기 옥사이드 물질 및 상기 다른 옥사이드 물질 중 하나와 자성 물질 사이에 철-계 물질이 형성된다. 상기 옥사이드 물질, 자성 물질, 다른 옥사이드 물질, 및 철-계 물질이 패턴처리되어, 옥사이드 물질로부터 터널 정션 영역, 자성 물질로부터 자유 영역 및 고정 영역 중 하나, 철-계 물질로부터 자성 인터페이스 영역, 그리고, 다른 옥사이드 물질로부터 옥사이드 캐핑 영역을 포함하는 자성 셀 코어가 형성된다. 자성 물질은 수직 자기 배향을 나타낸다.　
도 3을 참조하면, 일부 실시예에서, 본 발명에 따른 자기 셀 코어(300)는 다물질 구조를 가진 자유 영역, 고정 영역, 또는 둘 모두와 같은 자성 영역을 포함할 수 있다. 예를 들어, 도 3의 실시예의, 또는 선행 또는 다음 설명의 실시예의, 고정 영역(110)은 자성 서브영역에 의해 상부 및 하부 상에 이웃하는 Ru 서브영역을 갖는 SAF로 구성될 수 있다. 다른 예로서, 도시되는 바와 같이, 자성 셀 코어(300)는 다물질 자유 영역(320)을 포함할 수 있다. 다물질 자유 영역(320)은 스페이서(328)에 의해 하측 자성 서브영역(326)으로부터 분리되는(즉, 물리적으로 직접 접촉하지 않는) 상측 자성 서브영역(324)을 포함할 수 있다. 다른 실시예에서, 다물질 자유 영역(320)은 스페이서(328)가 없을 수 있다. 또 다른 실시예에서, 다물질 자유 영역(320)은 3개 이상의 자성 서브영역, 2개 이상의 스페이서(328), 또는 두가지 모두를 가질 수 있다.
상측 자성 서브영역(324) 및 하측 자성 서브영역(326)을 형성할 물질은 앞서 설명한 바와 같이, 자유 영역(120)을 형성할 물질과 동일할 수 있다. 예를 들어, 그리고 제한없이, 상측 자성 서브영역(324) 및 하측 자성 서브영역(326) 각각은 CoxFeyBz로부터 형성될 수 있고, 이때, x = 1, y = 50 ~ 60, z = 1 ~ 30이다(가령, CoFe50B30). 다른 예로서, 상측 자성 서브영역(324)은 CoFeB60　로 형성될 수 있고, 하측 자성 서브영역(326)은 CoFe50B30로 형성될 수 있다.
상측 자성 서브영역(324) 및 하측 자성 서브영역(326) 각각은 각각 스페이서(328)보다 두껍게 형성될 수 있다. 일부 실시예에서, 하측 자성 서브영역(326)은 약 10Å (약 1.0 nm)의 두께를 가질 수 있고, 상측 자성 서브영역(324)의 두께는 약 6 Å (약 0.6 nm)의 두께를 가질 수 있다. 다른 실시예에서, 상측 자성 서브영역(324)은 대략 동일한 두께, 가령, 약 6Å (약 0.6 nm) 내지 약 10 Å (약 1.0 nm)의 두께를 갖도록 형성될 수 있다.
스페이서(328)는 예를 들어, 그리고 제한없이, 탄탈륨(Ta)과 같은 전도 물질로부터 형성될 수 있다. 스페이서(328)는 위에 놓인 그리고 아래에 놓인 서브영역들에 비해 비교적 얇을 수 있다. 예를 들어, 스페이서(328)는 약 3 Å (약 0.3 nm) 미만(가령, 약 1.5Å (약 0.15 nm))의 두께를 가질 수 있다.
다물질 자유 영역(320)은 자기 셀 코어(300) 형성을 위해 물질들이 패턴처리되기 전에 기저부로부터 상부까지, 순차적으로, 각각의 물질을 형성함으로써 형성될 수 있다.　
도 3의 실시예에 따르면, 자성 인터페이스 영역(180)이, 비자성 영역(130)과 옥사이드 캐핑 영역(170) 사이에 배치되도록, 다물질 자유 영역(320) 위에 형성될 수 있다. 따라서, 자성 인터페이스 영역(180)은 상측 자성 서브영역(324)과 옥사이드 캐핑 영역(170) 바로 사이에 놓일 수 있다.　
따라서, 고정된 수직 자기 배향을 나타내도록 구성되는 고정 영역과, 스위칭가능한 수직 자기 배향을 나타내도록 구성되는 자유 영역을 포함하는 자기 셀 코어를 포함하는 메모리 셀이 개시된다. 비자성 영역이 자유 영역과 고정 영역 사이에 배치된다. 자성 인터페이스 영역은 자유 영역 및 고정 영역 중 하나에 의해 비자성 영역으로부터 이격된다.
도 4를 참조하면, 상측 자성 서브영역(324), 하측 자성 서브영역(326), 및 스페이서(328)를 포함하는 다물질 자유 영역(420)을 가진, 본 발명에 따른 자기 셀 코어(400)는, 자성 인터페이스 영역(180)을 또한 포함하는 구조를 취할 수 있다. 즉, 자성 인터페이스 영역(180)은 상측 자성 서브영역(324) 및 하측 자성 서브영역(326) 중 하나와 스페이서(328)에 바로 인접하여(위 또는 아래에) 배치될 수 있다. 이러한 구조에서, 자성 인터페이스 영역(180)은 옥사이드-계 영역 모두(즉, 비자성 영역(130) 및 옥사이드 캐핑 영역(170))으로부터 이격된다. 그럼에도 불구하고, 자성 인터페이스 영역(180)의 존재는 도 4에 도시되는 바와 같이, 자유 영역일 수 있는, 자성 인터페이스 영역(180)을 포함하는 자성 영역의 PMA 강도를 향상시킬 수 있다. 예를 들어, 자성 영역의 PMA 강도(가령, 다물질 자유 영역(420))는 약 4000에르스텟(약 318.3kA/m) 이상(가령, 약 5,000 에르스텟(약t 397.9 kA/m) 이상)일 수 있다.　
도 4의 자기 셀 코어(400)의 경우와 같은 구조에서, 상측 자성 서브영역(324) 및 하측 자성 서브영역(326)은 동일 두께를 가질 수 있다. 대안으로서, 자성 인터페이스 영역(180)과, 자성 인터페이스 영역(180)에 인접한 상측 자성 서브영역(324) 및 하측 자성 서브영역(326) 중 하나의 총 두께는 상측 자성 서브영역(324) 및 하측 자성 서브영역(326) 중 다른 하나의 두께와 대략 동일할 수 있다. 예를 들어, 하측 자성 서브영역(326)은 약 10Å (약 1.0 nm)의 두께를 가질 수 있고, 상측 자성 서브영역(324)은 약 6 Å (약 0.6 nm)의 두께를 가질 수 있으며, 자성 인터페이스 영역(180)은 약 4Å (약 0.4 nm)의 두께를 가질 수 있다.　
다물질 자유 영역(420)의 물질은 기저부로부터 상부까지 순차적으로 형성될 수 있고, 자성 인터페이스 영역(180)은 스페이서(328) 바로 위에 형성될 수 있으며, 상측 자성 서브영역(324)은 자성 인터페이스 영역(180) 바로 위에 형성될 수 있다.　
도 5를 참조하면, 본 발명에 따른 자기 셀 코어(500)는, 대안으로서, 2개 이상의 자성 인터페이스 영역(180)을 포함할 수 있다. 예를 들어, 도 5에 도시되는 바와 같이, 한 쌍의 자성 인터페이스 영역(180)은, 하나가 상기 자기 셀 코어(500)의 자성 영역들 중 하나 위에 놓이도록, 가령, 자유 영역(120) 위에 놓이도록, 그리고, 상기 한 쌍 중 다른 하나의 자성 인터페이스 영역(180)이 동일 자성 영역 아래에 놓이도록, 가령, 자유 영역(120) 아래에 놓이도록, 배치될 수 있다. 다시, 자성 셀 코어(500)의 물질은 기저부로부터 상부까지 순차적으로 형성될 수 있고, 자성 셀 코어(500)를 형성하도록 패턴처리될 수 있다.　
도 6을 참조하면, 일부 실시예에서, 자기 셀 코어(600)는 3개 이상의 자성 인터페이스 영역(180)을 포함할 수 있다 - 가령, 자기 셀 코어(600)의 각각의 자성 영역(가령, 자유 영역(120) 및 고정 영역(110))의 상부 및 하부 각각 바로 상에 하나의 자성 인터페이스 영역(180)이 위치할 수 있다. 다시, 자기 셀 코어(600)의 물질은 기저부로부터 상부까지 순차적으로 형성될 수 있고, 그 후, 자성 셀 코어(600)를 형성하도록 패턴처리될 수 있다.　
도 7을 참조하면, 자기 셀 코어(700)의 자성 영역 중 하나, 가령, 자유 영역, 또는 예를 들어, 다물질 자유 영역(720)이 자성 인터페이스 영역(180)을 포함할 수 있고, 자기 셀 코어(700)의 다른 자성 영역, 가령, 고정 영역(110)이 다른 자성 인터페이스 영역(180)에 인접하여 놓일 수 있다. 다시, 이러한 자기 셀 코어(700)의 물질이 기저부로부터 상부까지 순차적으로 형성될 수 있다.　
따라서, 자성 인터페이스 영역(180)의 개수 및 이러한 자성 인터페이스 영역(180)의 증착은, 요망되는 STT-MRAM 구조 및 작동성에 따라 맞춤화될 수 있다. 마찬가지로, 자성 인터페이스 영역(180)의 정확한 조성 및 두께가 요망 PMA 강도를 실현하도록 맞춤화될 수 있고, 이는 STT-MRAM 셀의 작동에 악영향없이 실현가능한 최고 PMA 강도(가령, Hk　(Oe))일 수 있다. 자성 인터페이스 영역(180)의 두께는, 검사를 통해, STT-MRAM 셀의 작동 특성에 부정적 영향을 미치는 두께보다 작으면서, PMA 강도를 개선시키기에 충분히 큰 두께로 최적화될 수 있다.　
복수의 인터페이스 영역(180)이 자기 셀 코어에 포함되는 실시예(가령, 자기 셀 코어(500, 600, 700))에서, 자기 셀 코어(500, 600, 700) 내 자성 인터페이스 영역(180)은 동일 두께를 가질 수 있고, 또는 대안으로서, 자성 인터페이스 영역(180)의 두께가 서로로부터 변할 수 있다. 다시, 복수의 자성 인터페이스 영역(180)의 상대적 두께가, 검사를 통해, 최적화될 수 있다.　
자기 셀 코어(자기 셀 코어(100-700) 중 하나)의 형성에 이어, 반도체 디바이스 구조는 당 분야에 알려진 바와 같이 추가적인 제조 단계를 거칠 수 있어서, 작동 반도체 디바이스, 가령, STT-MRAM 셀, STT-MRAM 셀 어레이, STT-MRAM 시스템, 프로세서-기반 시스템, 또는 이들의 조합을 형성할 수 있다.　
도 8을 참조하면, STT-MRAM 셀(814)과 통신하는 주변 디바이스(812)를 포함하는 STT-MRAM 시스템(800)이 도시되며, 복수로 제조되어, 시스템 요건 및 제조 기술에 따라, 복수의 로우 및 칼럼을 포함하는 그리드 패턴으로, 또는 다양한 다른 배열로, 메모리 셀의 어레이를 형성하게 된다. STT-MRAM 셀(814)은 셀 코어(802), 액세스 트랜지스터(803), 데이터/감지 라인(804)(가령, 비트 라인)으로 기능할 수 있는 전도 물질, 액세스 라인(805)(가령, 워드 라인)으로 기능할 수 있는 전도 물질, 및 소스 라인(806)으로 기능할 수 있는 전도 라인을 포함한다. STT-MRAM 시스템(800)의 주변 디바이스(812)는 판독/기록 회로(807), 비트 라인 레퍼런스(808), 및 감지 증폭기(809)를 포함할 수 있다. 셀 코어(802)는 앞서 설명한 자기 셀 코어(100-700) 중 임의의 셀 코어일 수 있다. 즉, 비자성 영역(130)으로부터, 또는, 옥사이드 캐핑 영역(170)으로부터, 이격된 자성 인터페이스 영역(180)(도 1-7)을 포함시키는, STT-MRAM 셀(814)의 PMA 강도의 결과적 향상으로 인해, STT-MRAM 셀(814)은 기존 STT-MRAM 셀보다 낮은 파워에서 효율적으로 작동할 수 있고, 높은 데이터 보유 시간을 나타낼 수 있다.
사용 및 작동시, STT-MRAM 셀(814)이 프로그래밍됨으로 선택될 때, 프로그래밍 전류가 STT-MRAM 셀(814)에 인가되고, 셀 코어(802)의 고정 영역에 의해 전류가 스핀-분극되고, 셀 코어(802)의 자유 영역에 토크를 가하여, STT-MRAM 셀(814)에 "기록" 또는 "프로그래밍"하도록 자유 영역의 자화를 스위칭시킨다. STT-MRAM 셀(814)의 판독 작동시, 전류를 이용하여 셀 코어(802)의 저항 상태를 검출한다.
STT-MRAM 셀(814)의 프로그래밍을 개시하기 위해, 판독/기록 회로(807)는 데이터/감지 라인(804) 및 소스 라인(806)에 기록 전류를 발생시킨다. 데이터/감지 라인(804) 및 소스 라인(806) 사이의 전압 극성은 셀 코어(802) 내 자유 영역의 자기 배향의 스위칭을 결정한다. 스핀 극성으로 자유 영역의 자기 배향으로 변경시킴으로써, 자유 영역은 프로그래밍 전류의 스핀 극성에 따라 자화되고, 프로그램된 상태가 STT-MRAM 셀(814)에 기록된다.　
STT-MRAM 셀(814)을 판독하기 위해, 판독/기록 회로(807)는 셀 코어(802) 및 액세스 트랜지스터(803)를 통해 데이터/감지 라인(804) 및 소스 라인(806)에 판독 전압을 발생시킨다. STT-MRAM 셀(814)의 프로그래밍된 상태는, 셀 코어(802) 간의 저항에 관련되고, 이는 데이터/감지 라인(804)과 소스 라인(806) 간의 전압 차이에 의해 결정될 수 있다. 일부 실시예에서, 전압차는 비트 라인 레퍼런스(808)에 비교될 수 있고, 감지 증폭기(809)에 의해 증폭될 수 있다.　
도 8은 작동가능한 STT-MRAM 시스템(800)의 한 예를 도시한다. 그러나, 자기 셀 코어(100-700)(도 1-7)는 수직 자기 배향을 나타내는 자성 영역을 가진 자기 셀 코어를 포함하도록 구성되는 임의의 STT-MRAM 시스템 내에 포함 및 이용될 수 있다. 주목할 사항으로서, 자성 인터페이스 영역(180)(도 1-7)의 두께가 자기 셀 코어(100-700)의 다른 영역에 비해 비교적 얇을 수 있기 때문에, 자기 셀 코어(100-700)의 총 높이는 STT-MRAM 셀의 기존 자기 셀 코어의 높이와 동일하거나 이보다 크지 않을 수 있다. 더욱이, 자성 인터페이스 영역(180)이 자기 셀 코어(100-700)의 다른 영역 형성에 사용되는 기술과 동일 또는 유사 기술을 이용하여 형성될 수 있기 때문에, 전체 제조 프로세스는 본 발명의 실시예에 따른 자기 셀 코어(100-700)의 형성을 실현하도록 크게 변경되지 않을 수 있다.　
따라서, 자성 영역 내에 또는 상에 자성 인터페이스 영역을 포함하는 자기 셀 코어를 포함하는 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 시스템이 개시된다. 자성 영역은 수직 자기 배향을 나타내도록 구성된다. 옥사이드 영역이 자성 인터페이스 영역으로부터 이격된다. STT-MRAM 시스템은 자기 셀 코어와 통신하는 복수의 전도 물질을 또한 포함한다.　
도 9을 참조하면, 여기서 설명되는 하나 이상의 실시예에 따라 구현되는 반도체 디바이스 구조(900)의 단순화된 블록도가 도시된다. 반도체 디바이스 구조(900)는 메모리 어레이(902) 및 제어 로직 구성요소(904)를 포함한다. 메모리 어레이(902)는 앞서 논의한 자성 셀 코어(100-700)(도 1-7) 중 임의의 것을 포함하는 복수의 STT-MRAM 셀(814)(도 8)을 포함할 수 있고, 이러한 자기 셀 코어(100-700(도 1-7)는 앞서 설명한 방법에 따라 형성된 것일 수 있다. 제어 로직 구성요소(904)는 메모리 어레이(902) 내의 모든 메모리 셀(가령, STT-MRAM 셀(814))로부터 판독 또는 여기에 기록하도록 메모리 어레이(902)와 상호작용하도록 구성될 수 있다.　
따라서, 복수의 STT-MRAM 셀을 포함하는 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM) 어레이를 포함하는 반도체 디바이스 구조가 개시된다. 복수 중 각각의 STT-MRAM 셀은 자성 영역 및 다른 자성 영역 사이에 비자성 영역을 포함하는 셀 코어를 포함한다. 자성 영역 및 다른 자성 영역 각각은 수직 자기 배향을 나타내도록 구성된다. 옥사이드 영역이 자성 영역 및 다른 자성 영역 중 하나에 의해 비자성 영역으로부터 이격된다. 자성 인터페이스 영역은 옥사이드 영역과 비자성 영역 사이에 배치된다.　
도 10을 참조하면, 프로세서-기반 시스템(1000)이 묘사된다. 프로세서-기반 시스템(1000)은 본 발명의 실시예에 따라 제조되는 다양한 전자 디바이스를 포함할 수 있다. 프로세서-기반 시스템(1000)은 컴퓨터, 페이저, 셀룰러 전화, 개인용 오거나이저, 제어 회로, 또는 다른 전자 디바이스와 같은 다양한 타입들 중 임의의 것일 수 있다. 프로세서-기반 시스템(1000)은 프로세서-기반 시스템(1000) 내 시스템 기능 및 요청의 처리를 제어하기 위해, 마이크로프로세서와 같은 하나 이상의 프로세서(1002)를 포함할 수 있다. 프로세서(1002) 및 프로세서-기반 시스템(1000)의 다른 서브구성요소는 본 발명의 실시예에 따라 제조되는 자기 메모리 디바이스를 포함할 수 있다.　
프로세서-기반 시스템(1000)은 전력 공급원(1004)을 포함할 수 있다. 예를 들어, 프로세서-기반 시스템(1000)이 휴대형 시스템일 경우, 전력 공급원(1004)은 연료 전지, 전력 포집 디바이스, 영구 배터리, 교체형 배터리, 및 충전식 배터리 중 하나 이상을 포함할 수 있다. 전력 공급원(1004)은 AC 어댑터를 또한 포함할 수 있고, 따라서, 프로세서-기반 시스템(1000)은 예를 들어, 벽체 콘센트에 플러그연결될 수 있다. 전력 공급원(1004)은 DC 어댑터를 또한 포함할 수 있어서, 프로세서-기반 시스템(1000)이 차량 시가잭 또는 차량 전력 포트에 플러그연결될 수 있다.　
다양한 다른 디바이스들이, 프로세서-기반 시스템(1000)이 수행하는 기능에 따라, 프로세서(1002)에 연결될 수 있다. 예를 들어, 사용자 인터페이스(1006)가 프로세서(1002)에 연결될 수 있다. 사용자 인터페이스(1006)는 버튼, 스위치, 키보드, 광 펜, 마우스, 디지타이저 및 스타일러스, 터치 스크린, 음성 인식 시스템, 마이크로폰, 또는 이들의 조합과 같은 입력 디바이스들을 포함할 수 있다. 디스플레이(1008)가 또한 프로세서(1002)에 연결될 수 있다. 디스플레이(1008)는 LCD 디스플레이, SED 디스플레이, CRT 디스플레이, DLP 디스플레이, 플라즈마 디스플레이, OLED 디스플레이, LED 디스플레이, 3차원 프로젝션, 오디오 디스플레이, 또는 이들의 조합을 포함할 수 있다. 더욱이, RF 서브시스템/기저대역 프로세서(1010)가 프로세서(1002)에 또한 연결될 수 있다. RF 서브시스템/기저대역 프로세서(1010)는, RF 수신기에 그리고 RF 송신기(도시되지 않음)에 연결되는 안테나를 포함할 수 있다. 통신 포트(1012), 또는 2개 이상의 통신 포트(1012)가 프로세서(1002)에 또한 연결될 수 있다. 통신 포트(1012)는 예를 들어, 모뎀, 프린터, 컴퓨터, 스캐너, 또는 카메라와 같은 하나 이상의 주변 디바이스(1014)에, 또는, 근거리 통신망, 원거리 통신망, 인트라넷, 또는 인터넷과 같은 네트워크에 연결되도록 구성될 수 있다.　
프로세서(1002)는 메모리에 저장된 소프트웨어 프로그램을 구현함으로써 프로세서-기반 시스템(1000)을 제어할 수 있다. 소프트웨어 프로그램은 운영 체제, 데이터베이스 소프트웨어, 드래프팅 소프트웨어, 워드 프로세싱 소프트웨어, 미디어 편집 소프트웨어, 또는 미디어 재생 소프트웨어, 등을 포함할 수 있다. 메모리는 프로세서(1002)에 작동가능하게 연결되어, 다양한 프로그램의 실행을 저장 및 촉진시킬 수 있다. 예를 들어, 프로세서(1002)는 시스템 메모리(1016)에 연결될 수 있고, 이는 스핀 토크 전달 자기 랜덤 액세스 메모리(STT-MRAM), 자기 랜덤 액세스 메모리(MRAM), 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM), 레이스트랙 메모리, 및 다른 알려진 메모리 타입 중 하나 이상을 포함할 수 있다. 시스템 메모리(1016)는 휘발성 메모리, 비휘발성 메모리, 또는 이들의 조합을 포함할 수 있다. 시스템 메모리(1016)는 동적으로 로딩되는 애플리케이션 및 데이터를 저장할 수 있도록 통상적으로 크다. 일부 실시예에서, 시스템 메모리(1016)는 도 9의 반도체 디바이스 구조(900)와 같은, 반도체 디바이스 구조를 포함할 수 있고, 메모리 셀은 자기 셀 코어(100-700)(도 1-7) 중 임의의 것 또는 그 조합을 포함한다.　
프로세서(1002)는 비휘발성 메모리(1018)에 또한 연결될 수 있고, 이는 시스템 메모리(1016)가 반드시 휘발성임을 암시하지 않는다. 비휘발성 메모리(1018)는 시스템 메모리(1016)와 연계하여 사용될 STT-MRAM, MRAM, 읽기 전용 메모리(ROM), 가령, EPROM, 저항성 판독 전용 메모리(RROM), 및 플래시 메모리 중 하나 이상을 포함할 수 있다. 비휘발성 메모리(1018)의 크기는 필요한 임의의 운영 체제, 애플리케이션 프로그램, 및 고정 데이터를 저장하기에 충분할만큼만 크도록 선택되는 것이 일반적이다. 추가적으로, 비휘발성 메모리(1018)는 예를 들어, 저항성 메모리 또는 다른 타입의 비휘발성 고상 메모리를 포함한, 고용량 메모리, 가령, 디스크 드라이브 메모리, 예를 들어, 하이브리드-드라이브를 포함할 수 있다. 비휘발성 메모리(1018)는 반도체 디바이스 구조, 가령, 도 9의 반도체 디바이스 구조(900), 메모리 셀 코어(100-700)(도 1-7) 중 임의의 것을 포함하는 메모리 셀, 또는 이들의 조합을 포함할 수 있다.　
다음의 예는 본 발명의 실시예를 더 상세하게 설명하기 위해 제시된다. 본 예는 본 발명의 범위에 대해 소모적이거나 배타적인 것으로 간주되어서는 안된다.　
예
본 발명의 일 실시예에 따라 제조된 자유 영역의 PMA 강도를 평가하기 위해, 고정 영역으로부터의 자기 기여없는, 부분 자기 셀 코어 구조를 제조하였다. 부분 자기 셀 코어 구조는 약 50 Å (약 5.0 nm)의 두께를 가진 전도성 시드 영역; 약 5 Å (약 0.5 nm)의 두께를 가진, CoFeB의 위에 놓인 더미 고정 영역; 약 12 Å (약 1.2 nm)의 두께를 가진 MgO의 위에 놓인 비자성 영역; 약 10 Å (약 1.0 nm)의 두께를 가진 CoFeB의 하측 자성 서브영역을 포함하는 위에 놓인 다물질 자유 영역, 약 1.5 Å (약 0.15 nm)의 두께를 가진 Ta의 위에 놓인 스페이서, 및 약 6 Å (약 0.6 nm)의 두께를 가진 하측 자성 서브영역과는 약간 다른 B 농도를 가진, CoFeB의 위에 놓인 상측 자성 서브영역; 약 4 Å (약 0.4 nm)의 두께를 가진 Fe의 위에 놓인 자성 인터페이스 영역; 약 7 Å (약 0.7 nm)의 두께를 가진 MgO의 위에 놓인 옥사이드 캐핑 영역; 및 약 500 Å (약 50 nm)의 두께를 가진 위에 놓인 상측 전도 캐핑 영역을 포함하였다. 이러한 부분 자기 셀 코어 구조는 도 11의 데이터 라인(1200)에 의해 표시되는 바와 같이, 5,007 Oe (398.4 kA/m)의 PMA 강도(Hk　(Oe)으로 측정)을 나타냈다. 이는, Fe의 자성 인터페이스 영역이 빠진 동일 구조에 의해 나타나는 도 11의 데이터 라인(1100)에 의해 표시되는 바와 같이, 2,992 Oe (238.1 kA/m)의 PMA 강도에 비교된다. 따라서, 옥사이드 캐핑 영역에 인접한, 자유 영역 위에 배치되는 자성 인터페이스 영역을 가진 자기 셀 코어 구조는 자성 인터페이스 영역없는 동일 구조에 비해 PMA 강도에 50% 이상의 증가가 있음을 나타냈다.　
본 발명이 구현시 다양한 변형예 및 대안의 형태를 취할 수 있으나, 구체적인 실시예가 도면에서 예를 들어 도시되었고 여기서 세부적으로 설명되었다. 그러나, 본 발명은 개시되는 특정 형태로 제한되지 않는다. 대신에, 본 발명은 다음에 첨부된 청구범위 및 그 법적 등가물에 의해 규정되는 본 발명의 범위 내에 있는 모든 변형, 조합, 등가물, 변화, 및 대안들을 포괄한다.

Claims (20)

  1. 고정 영역;
    상기 고정 영역 위의 자유 영역;
    상기 고정 영역과 상기 자유 영역 사이의 비자성 영역;
    상기 자유 영역에 의해 상기 비자성 영역으로부터 분리된 옥사이드-계 비자성 영역; 및
    상기 자유 영역의 자성 서브-영역에 바로 인접하여 배치된 철로 이루어지고 상기 자성-서브 영역과 상기 자유 영역의 다른 자성 서브-영역 사이에 배치되어 있는 단층을 포함하는 메모리 디바이스.
  2. 제 1 항에 있어서, 상기 자유 영역은 코발트 및 붕소 중 적어도 하나와, 철을 포함하는, 메모리 디바이스.　
  3. 제 1 항에 있어서, 상기 고정 영역 및 상기 비자성 영역에 직접 접촉해 있는 철로 이루어지는 다른 단층을 더 포함하는, 메모리 디바이스.　
  4. 제 1 항에 있어서, 상기 자성 서브-영역 및 상기 다른 자성 서브-영역은 각각 CoFeB를 포함하는, 메모리 디바이스.　
  5. 제 1 항에 있어서, 상기 자성 서브-영역과 상기 다른 자성 서브-영역 사이의 스페이서를 더 포함하는, 메모리 디바이스.
  6. 제 5 항에 있어서, 철로 이루어지는 상기 단층은 상기 자성 서브-영역 및 상기 다른 자성 서브-영역 중 하나 및 상기 스페이서에 접촉하고 그 사이에 배치되어 있는, 메모리 디바이스.
  7. 제 5 항에 있어서, 상기 스페이서는 탄탈륨을 포함하는, 메모리 디바이스.
  8. 제 1 항에 있어서, 상기 비자성 영역과 상기 고정 영역 사이에 철로 이루어지는 제 2 단층 및 철로 이루어지는 상기 제 2 단층에 대향하여 상기 고정 영역의 측 상에서 상기 고정 영역에 인접하는 철로 이루어지는 제 3 단층을 더 포함하는, 메모리 디바이스.
  9. 제 1 항에 있어서, 상기 비자성 영역은 마그네슘 옥사이드를 포함하는, 메모리 디바이스.
  10. 제 1 항에 있어서, 철로 이루어지는 상기 단층의 두께는 상기 자유 영역 및 상기 비자성 영역의 각각의 두께 미만인, 메모리 디바이스.
  11. 제 1 항에 있어서, 철로 이루어지는 상기 단층은 상기 비자성 영역과 동일한 결정 배향을 나타내는, 메모리 디바이스.
  12. 물질 구조를 형성하는 단계로서,
    베이스 물질 위에 스위칭가능한 자기 배향을 나타내는 자성 물질의 영역을 형성하는 단계로서, 상기 베이스 물질 위에 자성 서브-영역을 형성하는 단계, 상기 자성 서브-영역에 인접하는 철로 이루어지는 단층을 형성하는 단계, 및 상기 자성 서브-영역에 대향하여 철로 이루어지는 상기 단층의 측 상에 다른 자성 서브-영역을 형성하는 단계를 포함하는, 상기 자성 물질의 영역을 형성하는 단계;
    상기 베이스 물질 위에 고정 자기 배향을 나타내는 다른 자성 물질의 영역을 형성하는 단계;
    상기 자성 물질 영역의 영역과 상기 다른 자성 물질의 영역 사이에 수직으로 비자성 물질을 형성하는 단계; 및
    상기 자성 물질의 영역에 의해 상기 비자성 물질로부터 분리된 옥사이드-계 비자성 물질을 형성하는 단계를 포함하는, 상기 물질 구조를 형성하는 단계; 및
    상기 물질 구조를 패턴처리하는 단계를 포함하는, 메모리 디바이스 형성 방법.
  13. 제 12 항에 있어서, 자성 물질의 영역을 형성하는 단계, 다른 자성 물질의 영역을 형성하는 단계, 및 비자성 물질을 형성하는 단계는:
    상기 자성 물질의 영역을 형성하는 단계 전에, 그리고 상기 비자성 물질을 형성하는 단계 전에 상기 다른 자성 물질의 영역을 형성하는 단계;
    상기 다른 자성 물질의 영역 위에 상기 비자성 물질을 형성하는 단계; 및
    상기 비자성 물질 위에 상기 자성 물질의 영역을 형성하는 단계를 포함하는, 메모리 디바이스 형성 방법.
  14. 제 12 항에 있어서, 상기 물질 구조를 형성하는 단계는, 상기 다른 자성 물질의 영역에 접촉하는 철로 이루어지는 다른 단층을 형성하는 단계를 더 포함하는, 메모리 디바이스 형성 방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020187004272A 2013-03-12 2014-03-10 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템 KR102039280B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/797,185 2013-03-12
US13/797,185 US9379315B2 (en) 2013-03-12 2013-03-12 Memory cells, methods of fabrication, semiconductor device structures, and memory systems
PCT/US2014/022555 WO2014164482A1 (en) 2013-03-12 2014-03-10 Memory cells, methods of fabrication, semiconductor device structures, and memory systems

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157026735A Division KR101831504B1 (ko) 2013-03-12 2014-03-10 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20180018858A KR20180018858A (ko) 2018-02-21
KR102039280B1 true KR102039280B1 (ko) 2019-10-31

Family

ID=51523777

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020187004272A KR102039280B1 (ko) 2013-03-12 2014-03-10 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템
KR1020157026735A KR101831504B1 (ko) 2013-03-12 2014-03-10 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020157026735A KR101831504B1 (ko) 2013-03-12 2014-03-10 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템

Country Status (7)

Country Link
US (4) US9379315B2 (ko)
EP (1) EP2973574B1 (ko)
JP (1) JP6159009B2 (ko)
KR (2) KR102039280B1 (ko)
CN (2) CN108198584B (ko)
TW (1) TWI555173B (ko)
WO (1) WO2014164482A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
KR102105078B1 (ko) * 2013-05-30 2020-04-27 삼성전자주식회사 자기 기억 소자
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
JP6276588B2 (ja) * 2013-12-27 2018-02-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) * 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US9559143B2 (en) * 2015-01-05 2017-01-31 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including free layers that are cobalt-free
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
CN104795089B (zh) * 2015-04-21 2017-05-10 福州大学 低功耗两级放大器stt‑ram读取电路的控制方法
WO2017034563A1 (en) * 2015-08-26 2017-03-02 Intel IP Corporation Dual pulse spin hall memory with perpendicular magnetic elements
US9564581B1 (en) 2015-11-20 2017-02-07 HGST Netherlands B.V. Magnetoresistive effect devices having enhanced magnetic anisotropy
US9728242B1 (en) * 2016-03-04 2017-08-08 Kabushiki Kaisha Toshiba Memory device
KR102574163B1 (ko) * 2016-08-31 2023-09-06 삼성전자주식회사 자기 메모리 장치
CN107871816B (zh) * 2016-09-27 2020-10-27 上海磁宇信息科技有限公司 磁电阻元件中增强垂直磁矩稳定性的方法
US10014345B1 (en) 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication
US10727271B2 (en) 2017-01-05 2020-07-28 Micron Trechnology, Inc. Memory device having source contacts located at intersections of linear portions of a common source, electronic systems, and associated methods
US10453895B2 (en) 2017-01-05 2019-10-22 Micron Technology, Inc. Magnetic memory device with a common source having an array of openings, system, and method of fabrication
US10665773B2 (en) * 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
US10636964B2 (en) 2018-03-30 2020-04-28 Applied Materials, Inc. Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy
US11205679B2 (en) 2019-07-22 2021-12-21 Samsung Electronics Co., Ltd. Magnetic memory device including a free layer and a pinned layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060918A (ja) * 2009-09-08 2011-03-24 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子、磁気ランダムアクセスメモリ、光変調器、表示装置、ホログラフィ装置、ホログラム記録装置および光変調器の製造方法
US20120146167A1 (en) * 2010-12-10 2012-06-14 Avalanche Technology Memory system having thermally stable perpendicular magneto tunnel junction (mtj) and a method of manufacturing same
JP2012129225A (ja) * 2010-12-13 2012-07-05 Sony Corp 記憶素子、メモリ装置

Family Cites Families (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760745A (en) 1986-12-05 1988-08-02 Mag Dev Inc. Magnetoelastic torque transducer
US5768069A (en) * 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6258470B1 (en) 1998-01-16 2001-07-10 Matsushita Electric Industrial Co., Ltd. Exchange coupling film, magnetoresistance effect device, magnetoresistance effective head and method for producing exchange coupling film
GB2343308B (en) 1998-10-30 2000-10-11 Nikolai Franz Gregor Schwabe Magnetic storage device
JP4568926B2 (ja) 1999-07-14 2010-10-27 ソニー株式会社 磁気機能素子及び磁気記録装置
US6275363B1 (en) 1999-07-23 2001-08-14 International Business Machines Corporation Read head with dual tunnel junction sensor
US6166948A (en) 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2001084756A (ja) 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
DE10113853B4 (de) * 2000-03-23 2009-08-06 Sharp K.K. Magnetspeicherelement und Magnetspeicher
JP3603771B2 (ja) * 2000-09-26 2004-12-22 松下電器産業株式会社 磁気抵抗素子およびそれを用いた磁気センサ、メモリー装置
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6603678B2 (en) 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
JP2002208682A (ja) 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
US7220498B2 (en) 2001-05-31 2007-05-22 National Institute Of Advanced Industrial Science And Technology Tunnel magnetoresistance element
US6667861B2 (en) 2001-07-16 2003-12-23 International Business Machines Corporation Dual/differential GMR head with a single AFM layer
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6829157B2 (en) 2001-12-05 2004-12-07 Korea Institute Of Science And Technology Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
US7095933B2 (en) 2002-04-09 2006-08-22 Barth Phillip W Systems and methods for designing and fabricating multi-layer structures having thermal expansion properties
US6866255B2 (en) 2002-04-12 2005-03-15 Xerox Corporation Sputtered spring films with low stress anisotropy
US6815248B2 (en) 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6849464B2 (en) 2002-06-10 2005-02-01 Micron Technology, Inc. Method of fabricating a multilayer dielectric tunnel barrier structure
JP3678213B2 (ja) 2002-06-20 2005-08-03 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP4252353B2 (ja) 2002-07-16 2009-04-08 株式会社日立製作所 半導体レーザ素子の製造方法
JP2004128229A (ja) 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6985338B2 (en) 2002-10-21 2006-01-10 International Business Machines Corporation Insulative in-stack hard bias for GMR sensor stabilization
US6980468B1 (en) 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
JP2004200245A (ja) 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US6845038B1 (en) 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6998150B2 (en) 2003-03-12 2006-02-14 Headway Technologies, Inc. Method of adjusting CoFe free layer magnetostriction
KR100544690B1 (ko) 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US20040224243A1 (en) 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US7189583B2 (en) 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
KR100548997B1 (ko) 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
JP2005064050A (ja) 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US7274080B1 (en) 2003-08-22 2007-09-25 International Business Machines Corporation MgO-based tunnel spin injectors
US7298595B2 (en) 2003-09-26 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Differential GMR sensor with multi-layer bias structure between free layers of first and second self-pinned GMR sensors
US7195927B2 (en) 2003-10-22 2007-03-27 Hewlett-Packard Development Company, L.P. Process for making magnetic memory structures having different-sized memory cell layers
US7282755B2 (en) 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7083988B2 (en) 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7239568B2 (en) * 2004-01-29 2007-07-03 Hewlett-Packard Development Company, Lp. Current threshold detector
US7564152B1 (en) 2004-02-12 2009-07-21 The United States Of America As Represented By The Secretary Of The Navy High magnetostriction of positive magnetostrictive materials under tensile load
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7130167B2 (en) 2004-03-03 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having improved synthetic free layer
US20050211973A1 (en) 2004-03-23 2005-09-29 Kiyotaka Mori Stressed organic semiconductor
WO2005101373A1 (en) 2004-04-02 2005-10-27 Tdk Corporation Laminated free layer for stabilizing magnetoresistive head having low magnetostriction
JP3863536B2 (ja) 2004-05-17 2006-12-27 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP4868198B2 (ja) 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US20060042930A1 (en) 2004-08-26 2006-03-02 Daniele Mauri Method for reactive sputter deposition of a magnesium oxide (MgO) tunnel barrier in a magnetic tunnel junction
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
JP5093747B2 (ja) 2004-11-16 2012-12-12 日本電気株式会社 磁気メモリ
JP2006156608A (ja) 2004-11-29 2006-06-15 Hitachi Ltd 磁気メモリおよびその製造方法
JP2006165327A (ja) 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
US7230265B2 (en) 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US8068317B2 (en) 2005-07-22 2011-11-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent
US7372674B2 (en) 2005-07-22 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent and stronger pinning
US7349187B2 (en) * 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7791844B2 (en) 2005-12-14 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a magnetically stable free layer with a positive magnetostriction
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
JP2007250094A (ja) 2006-03-16 2007-09-27 Fujitsu Ltd 磁気記録媒体、磁気記録媒体の製造方法、及び磁気記録装置
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP4496189B2 (ja) 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US20080205130A1 (en) 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Mram free layer synthetic antiferromagnet structure and methods
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP4108734B1 (ja) * 2007-03-16 2008-06-25 株式会社モモ・アライアンス 電気的接続に係る接続構造体、及び照明装置
US7682841B2 (en) 2007-05-02 2010-03-23 Qimonda Ag Method of forming integrated circuit having a magnetic tunnel junction device
US7486552B2 (en) 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7602033B2 (en) 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
JP4874884B2 (ja) * 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置
EP2015307B8 (en) 2007-07-13 2013-05-15 Hitachi Ltd. Magnetoresistive device
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
TW200907964A (en) 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
JP4649457B2 (ja) 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8497559B2 (en) 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US7488609B1 (en) 2007-11-16 2009-02-10 Hitachi Global Storage Technologies Netherlands B.V. Method for forming an MgO barrier layer in a tunneling magnetoresistive (TMR) device
US7919794B2 (en) 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
JP5150284B2 (ja) * 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
US7727834B2 (en) 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
JP2009194210A (ja) 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US9021685B2 (en) 2008-03-12 2015-05-05 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
US7885105B2 (en) 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
JP4724196B2 (ja) 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8274818B2 (en) 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
KR101780611B1 (ko) 2008-09-03 2017-09-21 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자 및 그것을 이용하는 기억 장치
KR101004506B1 (ko) 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
KR101178767B1 (ko) 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US9165625B2 (en) 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7835173B2 (en) 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7929370B2 (en) 2008-11-24 2011-04-19 Magic Technologies, Inc. Spin momentum transfer MRAM design
FR2939955B1 (fr) 2008-12-11 2011-03-11 Commissariat Energie Atomique Procede pour la realisation d'une jonction tunnel magnetique et jonction tunnel magnetique ainsi obtenue.
US20100148167A1 (en) 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
WO2010080542A1 (en) * 2008-12-17 2010-07-15 Yadav Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
JP4952725B2 (ja) 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
JP4738499B2 (ja) 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
JP5150531B2 (ja) 2009-03-03 2013-02-20 ルネサスエレクトロニクス株式会社 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US7969774B2 (en) 2009-03-10 2011-06-28 Micron Technology, Inc. Electronic devices formed of two or more substrates bonded together, electronic systems comprising electronic devices and methods of making electronic devices
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
EP2249350B1 (en) 2009-05-08 2012-02-01 Crocus Technology Magnetic memory with a thermally assisted spin transfer torque writing procedure using a low writing current
EP2434540A4 (en) 2009-05-19 2014-12-03 Fuji Electric Co Ltd MAGNETIC MEMORY ELEMENT AND STORAGE DEVICE USING SAID MEMORY
US20100327248A1 (en) 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
JP5321991B2 (ja) 2009-07-03 2013-10-23 富士電機株式会社 磁気メモリー素子及びその駆動方法
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US8125746B2 (en) 2009-07-13 2012-02-28 Seagate Technology Llc Magnetic sensor with perpendicular anisotrophy free layer and side shields
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US8779538B2 (en) 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
US20110031569A1 (en) 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP5527649B2 (ja) 2009-08-28 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8284594B2 (en) * 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8072800B2 (en) 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8169821B1 (en) 2009-10-20 2012-05-01 Avalanche Technology, Inc. Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM)
US8184411B2 (en) 2009-10-26 2012-05-22 Headway Technologies, Inc. MTJ incorporating CoFe/Ni multilayer film with perpendicular magnetic anisotropy for MRAM application
KR101740040B1 (ko) 2010-07-16 2017-06-09 삼성전자주식회사 패턴 구조물, 패턴 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
KR101658394B1 (ko) 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
KR101608671B1 (ko) 2009-12-16 2016-04-05 삼성전자주식회사 휴대 단말기의 프로세서 간 데이터 통신 방법 및 장치
US8238151B2 (en) 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
KR20110071702A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 그라핀을 이용한 스핀밸브소자 및 그 제조방법과 스핀밸브소자를 포함하는 자성소자
KR20110071710A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US9093163B2 (en) 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US8149614B2 (en) 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
WO2011149274A2 (ko) 2010-05-26 2011-12-01 고려대학교 산학협력단 자기적으로 연결되고 수직 자기 이방성을 갖도록 하는 비정질 버퍼층을 가지는 자기 터널 접합 소자
US8920947B2 (en) 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
JP5502627B2 (ja) 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US20120015099A1 (en) 2010-07-15 2012-01-19 Everspin Technologies, Inc. Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8564080B2 (en) 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
KR101746615B1 (ko) 2010-07-22 2017-06-14 삼성전자 주식회사 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템
US8772886B2 (en) 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
US8310868B2 (en) 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
KR101739952B1 (ko) 2011-02-25 2017-05-26 삼성전자주식회사 자기 메모리 장치
JP2012182219A (ja) 2011-02-28 2012-09-20 Toshiba Corp 磁気ランダムアクセスメモリ
US8947914B2 (en) 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
US20120241878A1 (en) 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US8508006B2 (en) 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
JP6029020B2 (ja) 2011-05-20 2016-11-24 国立大学法人東北大学 磁気メモリ素子および磁気メモリ
EP2541554B1 (en) 2011-06-30 2015-12-30 Hitachi, Ltd. Magnetic functional device
KR101831931B1 (ko) 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US20130059168A1 (en) 2011-08-31 2013-03-07 Agency Fo Science, Technology And Research Magnetoresistance Device
JP5767925B2 (ja) 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP5867030B2 (ja) 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US8823117B2 (en) 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011060918A (ja) * 2009-09-08 2011-03-24 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子、磁気ランダムアクセスメモリ、光変調器、表示装置、ホログラフィ装置、ホログラム記録装置および光変調器の製造方法
US20120146167A1 (en) * 2010-12-10 2012-06-14 Avalanche Technology Memory system having thermally stable perpendicular magneto tunnel junction (mtj) and a method of manufacturing same
JP2012129225A (ja) * 2010-12-13 2012-07-05 Sony Corp 記憶素子、メモリ装置

Also Published As

Publication number Publication date
US20180233657A1 (en) 2018-08-16
CN108198584B (zh) 2021-11-05
US10651367B2 (en) 2020-05-12
JP2016515304A (ja) 2016-05-26
US20160308118A1 (en) 2016-10-20
US9972770B2 (en) 2018-05-15
US10276781B2 (en) 2019-04-30
TWI555173B (zh) 2016-10-21
KR20150123893A (ko) 2015-11-04
CN105074829A (zh) 2015-11-18
US9379315B2 (en) 2016-06-28
JP6159009B2 (ja) 2017-07-05
KR101831504B1 (ko) 2018-02-26
EP2973574A4 (en) 2016-11-23
US20190097125A1 (en) 2019-03-28
WO2014164482A1 (en) 2014-10-09
EP2973574B1 (en) 2020-09-02
KR20180018858A (ko) 2018-02-21
US20140264663A1 (en) 2014-09-18
CN108198584A (zh) 2018-06-22
TW201448170A (zh) 2014-12-16
CN105074829B (zh) 2018-03-27
EP2973574A1 (en) 2016-01-20

Similar Documents

Publication Publication Date Title
KR102039280B1 (ko) 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템
US11158670B2 (en) Magnetic structures, semiconductor structures, and semiconductor devices
US11211554B2 (en) Electronic systems including magnetic regions
US20130250661A1 (en) Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right