JP2016515304A - メモリセル、製造方法、半導体デバイス構造、及びメモリシステム - Google Patents

メモリセル、製造方法、半導体デバイス構造、及びメモリシステム Download PDF

Info

Publication number
JP2016515304A
JP2016515304A JP2016500998A JP2016500998A JP2016515304A JP 2016515304 A JP2016515304 A JP 2016515304A JP 2016500998 A JP2016500998 A JP 2016500998A JP 2016500998 A JP2016500998 A JP 2016500998A JP 2016515304 A JP2016515304 A JP 2016515304A
Authority
JP
Japan
Prior art keywords
region
magnetic
oxide
semiconductor device
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016500998A
Other languages
English (en)
Other versions
JP6159009B2 (ja
Inventor
チェン，ウェイ
マーシー，スニル
クラ，ヴィトルド
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2016515304A publication Critical patent/JP2016515304A/ja
Application granted granted Critical
Publication of JP6159009B2 publication Critical patent/JP6159009B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

磁気メモリセル、製造方法、半導体デバイス構造、及びメモリシステムが開示される。磁気セルコアは、垂直な磁場配向を示す少なくとも１つの磁性領域（例えば自由領域または固定領域）と、トンネル接合領域またはオキサイドキャップ領域であってもよい少なくとも１の酸化物系領域と、鉄（Ｆｅ）を含むか鉄からなる少なくとも１つの磁気インタフェース領域とを含む。いくつかの実施形態では、磁気インタフェース領域は、磁性領域によって、少なくとも１つの酸化物系領域から隔てられる。磁気インタフェース領域の存在は、磁気セルコアの垂直磁気異方性（ＰＭＡ）強度を高める。いくつかの実施形態では、ＰＭＡ強度は、磁気インタフェース領域を欠く同一の磁気セルコア構造のそれと比べて５０％超高める可能性がある。【選択図】図１

Description

本願は、２０１３年３月１２日出願の米国特許出願番号１３／７９７，１８５号「メモリセル、製造方法、半導体デバイス構造、及びメモリシステム」の出願日の利益を主張する。
本発明の開示は、各種の実施形態において、一般的にはメモリデバイスの設計及び製造分野に関する。特に、この開示は、スピントルク転送磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）セルとして特徴付けられるメモリセルの設計及び製造に関する。
磁気ランダムアクセスメモリ（ＭＲＡＭ）は、磁気抵抗に基づく不揮発性コンピュータメモリ技術である。ＭＲＡＭセルの種類の１つには、スピントルク転送ＭＲＡＭ（ＳＴＴ−ＭＲＡＭ）セルがあり、スピントルク転送ＭＲＡＭは、基板により支持された磁気セルコアを含む。磁気セルコアは、例えば、「固定領域」及び「自由領域」のように、それらの間に非磁性領域を備えた少なくとも２つの磁性領域を含む。固定領域は、固定された（例えば、切り替え不可の）磁場配向を有する磁性材料を含み、その一方、自由領域は、切り替え可能な磁場配向を有する磁性材料を含む。自由領域は、セルの動作中、固定領域の磁場配向と自由領域の磁場配向とが同一方向（例えば、それぞれ北と北、東と東、南と南、または西と西）となる「平行」な構成と、固定領域の磁場配向と自由領域の磁場配向とが逆方向（例えば、それぞれ北と南、東と西、南と北、または西と東）となる「逆平行」の構成との間で切り替え可能である。
平行な構成では、ＳＴＴ−ＭＲＡＭセルは、磁気抵抗要素にわたり、すなわち固定領域及び自由領域にわたり、より低い電気抵抗を示す。この比較的低い電気抵抗の状態を、ＭＲＡＭセルの「０」状態として定義してもよい。逆平行の構成では、ＳＴＴ−ＭＲＡＭセルは、磁気抵抗要素にわたり、すなわち、例えば固定領域及び自由領域といった磁性材料の領域にわたり、より高い電気抵抗を示す。この比較的高い電気抵抗の状態を、ＭＲＡＭセルの「１」状態として定義してもよい。自由領域の磁場配向を切り替えて磁気抵抗要素にわたり高抵抗または低抵抗とすることにより、従来のＭＲＡＭセルの書き込み動作及び読み出しの動作が可能となる。理想的には、自由領域を平行構成から逆平行構成に切り替えるために必要なプログラミング電流の量は、逆平行構成から平行構成に切り替えるために必要なプログラミング電流と本質的には同量である。このような、切り替えのための等しいプログラミング電流を、ここでは、「対称スイッチング」という。
ＳＴＴ−ＭＲＡＭセルの自由領域及び固定領域は、これらの領域の幅で、水平配向（面内）または垂直配向（面外）のいずれかの磁場配向を示す。垂直配向の磁性領域を有するＳＴＴ−ＭＲＡＭセルでは、垂直な磁場配向を示す磁性材料は、磁性材料の垂直磁気異方性（ＰＭＡ）の強さにより特徴付けられてもよい。この強さ（以下においては、「磁気的強さ」または「ＰＭＡ強度」ともいう）は、磁場配向の変化に対する磁性材料の抵抗力を示している。高いＰＭＡ強度を有する垂直な磁場配向を示す磁性材料では、より低い磁気的強さを有する垂直な磁場配向を示す磁性材料に比べて、その磁場配向が垂直な配向から外れて変化するといった傾向が少ないかもしれない。しかしながら、ＳＴＴ−ＭＲＡＭセルをうまく動作させるために、高いＰＭＡ強度を達成することは、それ自体のみでは十分ではないかもしれない。例えば、低抵抗領域（ＲＡ）、低スイッチング電流、低スイッチング電圧、及び対称スイッチングもまた、ＳＴＴ−ＭＲＡＭセルをうまく動作させるのに貢献しうる。しかしながら、特にセルのＲＡといった、ＳＴＴ−ＭＲＡＭセルの動作の他の特性に対して悪影響を与えることなく高いＰＭＡ強度を示す材料や設計を見つけることには課題がある。
メモリセルが開示される。メモリセルは、基板上に磁気セルコアを含む。磁気セルコアは、酸化物領域と別の酸化物領域との間に磁性領域を含む。磁性領域は、垂直な磁場配向を示す。磁気セルコアは、酸化物領域と別の酸化物領域との間に磁気インタフェース領域をも含む。
また、切り替え可能な垂直な磁場配向を示すように構成される自由領域と、固定の垂直な磁場配向を示すように構成される自由領域とを含む磁気セルコアを含むメモリセルについても開示される。非磁性領域は、自由領域と固定領域との間にある。磁気インタフェース領域は、自由領域及び固定領域のうちの１つによって非磁性領域から隔てられる。
メモリセルを形成する方法が開示される。この方法は、基板の上方に酸化物材料を形成することを含む。磁性材料が、酸化物材料の上方に形成される。別の酸化物材料が、磁性材料の上方に形成される。鉄系材料が、磁性材料と、酸化物材料及び別の酸化物材料のうちの１つとの間に形成される。酸化物材料、磁性材料、別の酸化物材料、及び鉄系材料は、パターニングされて、磁気セルコアを形成する。磁気セルコアは、酸化物材料からのトンネル接合領域と、磁性材料からの自由領域及び固定領域のうちの１つと、鉄系材料からの磁気インタフェース領域と、別の酸化物材料からのオキサイドキャップ領域と、を含む。磁性材料は、垂直な磁場配向を示す。
また、スピントルク転送磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）アレイを含む半導体デバイス構造が開示される。ＳＴＴ−ＭＲＡＭアレイは、複数のＳＴＴ−ＭＲＡＭセルを含む。複数のＳＴＴ−ＭＲＡＭセルのそれぞれは、磁性領域と別の磁性領域との間に非磁性領域を含むセルコアを含む。磁性領域及び別の磁性領域のそれぞれは、垂直な磁場配向を示すように構成される。セルコアは、磁性領域及び別の磁性領域のうちの１つにより非磁性領域から隔てられる酸化物領域も含む。セルコアは、酸化物領域と非磁性領域との間に、磁気インタフェース領域をも含む。
スピントルク転送磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）システムについても開示される。ＳＴＴ−ＭＲＡＭシステムは、磁気セルコアと、磁気セルコアと動作可能に通信する複数の導電材料とを含む。磁気セルコアは、磁性領域上または磁性領域内に、磁気インタフェース領域を含む。磁性領域は、垂直な磁場配向を示すように構成される。磁気セルコアは、磁気インタフェース領域から隔てられる酸化物領域をも含む。
自由領域と磁気トンネル接合領域との間に直接配置される磁気インタフェース領域を含んだＳＴＴ−ＭＲＡＭセルの磁気セルコアの立面断面概略図である。 自由領域とオキサイドキャップ領域との間に直接配置される磁気インタフェース領域を含んだＳＴＴ−ＭＲＡＭセルの磁気セルコアの立面断面概略図である。 自由領域の磁性サブ領域とオキサイドキャップ領域との間に直接配置される磁気インタフェース領域を含んだＳＴＴ−ＭＲＡＭセルの磁気セルコアの立面断面概略図である。 自由領域内に配置される磁気インタフェース領域を含んだＳＴＴ−ＭＲＡＭセルの磁気セルコアの立面断面概略図である。 それらのうちの１つが自由領域とオキサイドキャップ領域との間に直接配置され、別の１つが自由領域と磁気トンネル接合領域との間に直接配置される、２つの磁気インタフェース領域を含んだＳＴＴ−ＭＲＡＭセルの磁気セルコアの立面断面概略図である。 それらのうちの１つの磁気インタフェース領域対が自由領域の上下に配置され、別の１つの磁気インタフェース領域対が固定領域の上下に配置される、４つの磁気インタフェース領域を含んだＳＴＴ−ＭＲＡＭセルの磁気セルコアの立面断面概略図である。 自由領域内の１つの磁気インタフェース領域と、固定領域上の別の磁気インタフェース領域とを含んだＳＴＴ−ＭＲＡＭセルの磁気セルコアの立面断面概略図である。 本発明の開示の実施形態に従ったメモリセルを有するＳＴＴ−ＭＲＡＭシステムの概略図である。 本発明の開示の実施形態のメモリセルを含む半導体デバイス構造の簡易なブロック図である。 本発明の開示の１以上の実施形態に従って実装されたシステムの簡易なブロック図である。 磁気インタフェース領域を欠く磁気セルコアと比較して、磁気インタフェース領域を組み込んだ磁気セルコアについて計測したＰＭＡ強度を示すグラフである。
メモリセル、このメモリセルを含む半導体デバイス構造、メモリシステム、及びこのメモリセルを形成する方法が開示される。メモリセルは、垂直な磁場配向を示す、自由領域または固定領域といった磁性領域を含む。メモリセルは、１つ以上の酸化物系磁気トンネル接合（ＭＴＪ）領域やオキサイドキャップ領域等の、少なくとも１つの酸化物領域をも含む。磁性領域と酸化物領域との間に直接または間接に配置されるのは、磁気インタフェース領域である。磁気インタフェース領域は、磁気インタフェース領域を欠くメモリセルと比較して、メモリセルのＰＭＡ強度を増大させるように構成されるが、メモリセルの抵抗領域（resistance-area）等のメモリセルの他の特性に深刻な悪影響を与えることがない。例えば、高められたＰＭＡ強度（例えば約４，０００Ｏｅ（エルステッド）（約３１８．３ｋＡ／ｍ）を超える単軸の異方性場（Ｈｋ））でも、低ＲＡ（例えば約２０Ω・μｍ２（オーム×ミクロンの２乗）未満）を維持することができる。したがって、磁気インタフェース領域は、高いデータ保持時間と低電力動作とに対応した磁気メモリセル構造内の磁性領域（例えば自由領域または固定領域）の動作性能を向上させることができる。
用語「基板」は、本明細書で用いられるように、メモリセル内のコンポーネント等のコンポーネントがその上に形成される基材またはその他の構造を意味し含む。基板は、半導体基板、支持構造上の基礎となる半導体材料、金属電極、または、その上に形成される１以上の材料、構造、もしくは領域を有する半導体基板であってもよい。基板は、従来のシリコン基板または半導体材料を含むその他のバルク基板であってもよい。用語「バルク基板」は、本明細書で用いられるように、シリコンウェハのみを意味し含むものではなく、サファイア上シリコン（ＳＯＳ）基板もしくはガラス上シリコン（ＳＯＧ）基板等のシリコン・オン・インシュレータ（ＳＯＩ）基板、基礎となる半導体下地上のエピタキシャルレイヤ、または、その他の半導体材料もしくは光電子材料をも意味し含む。その他の半導体材料または光電子材料としては、とりわけ、シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ、ｘは例えば０．２から０．８の間のモル分率）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、またはリン化インジウム（ＩｎＰ）等がある。更には、以下の明細書において「基板」への言及がなされる場合、基礎となる半導体構造または半導体下地に材料、領域、または接合を形成するために、前処理過程が利用されてもよい。
用語「ＳＴＴ−ＭＲＡＭセル」は、本明細書で用いられるように、自由領域と固定領域との間に配置される非磁性領域を含んだ磁気セル構造を意味し含む。非磁性領域は、磁気トンネル接合（ＭＴＪ）構造において、電気的に絶縁（例えば誘電）の領域であってもよい。あるいは、非磁性領域は、スピンバルブ構造において、電気的に導電性の領域であってもよい。
用語「セルコア」は、本明細書で用いられるように、自由領域及び固定領域を含むメモリセル構造を意味し含む。メモリセルの使用中及び動作中には、このセルコアを通じて電流が流れ、自由領域内での平行または逆平行の磁場配向がもたらされる。
用語「垂直」は、本明細書で用いられるように、各領域の幅と長さとに対して直角をなす方向を意味し含む。「垂直」とは、ＳＴＴ−ＭＲＡＭセルが配置される基板の主面に対して直角をなす方向を意味し含んでもよい。
用語「水平」は、本明細書で用いられるように、各領域の幅及び長さのうちの少なくとも１つに対して平行な方向を意味し含む。「水平」とは、ＳＴＴ−ＭＲＡＭセルが配置される基板の主面に対して平行な方向を意味し含んでもよい。
用語「磁性材料」は、本明細書で用いられるように、強磁性材料、フェリ磁性材料、及び反強磁性材料のいずれをも意味し含む。
用語「鉄系材料」は、本明細書で用いられるように、鉄を含む材料を意味し含む。これらに限定されるものではないが、例えば、鉄系材料には、純鉄、鉄合金、並びにコバルト及び鉄を含んだ材料を含む。鉄系材料の組成は、磁気メモリセルの製造中に鉄系材料をアニーリングすることによって変化しうるが、このような材料は、依然、本明細書では鉄系材料と称してもよい。
用語「磁性領域」は、本明細書で用いられるように、磁性を示す領域を意味する。磁性領域には、磁性材料が含まれ、これには１つ以上の非磁性材料が含まれてもよい。
用語「サブ領域」は、本明細書で用いられるように、別の領域に含まれる領域を意味し含む。それ故、１つの磁性領域は、１つ以上の磁性サブ領域、すなわち磁性材料のサブ領域と共に、非磁性サブ領域、すなわち非磁性材料のサブ領域を含んでもよい。
用語「固定領域」は、本明細書で用いられるように、ＳＴＴ−ＭＲＡＭセル内の磁性領域を意味し含む。ＳＴＴ−ＭＲＡＭセルは、磁性材料を含む。また、ＳＴＴ−ＭＲＡＭセルは、例えば自由領域といった、セルコアのある磁性領域の磁化方向に変化をもたらす電流場または印加電場が、固定領域の磁化方向には変化をもたらさない可能性があるという点で、ＳＴＴ−ＭＲＡＭセルの使用中及び動作中に固定の磁場配向を有する。固定領域は、１つ以上の磁性材料を含んでもよく、１つ以上の非磁性材料を任意に含んでもよい。例えば、固定領域は、磁性サブ領域に隣接するルテニウム（Ｒｕ）のサブ領域を含んだ、合成反強磁性（ＳＡＦ）として構成されてもよい。磁性サブ領域のそれぞれは、１つ以上の材料と、そこに１つ以上の領域とを含んでもよい。別の例では、固定領域は、単一で同種の磁性材料から構成されてもよい。したがって、固定領域は、ＳＴＴ−ＭＲＡＭセルの使用中や動作中に固定の磁場配向を有する固定領域を全体としてもたらす、単一の磁性または異なる磁性のサブ領域を有してもよい。
用語「自由領域」は、本明細書で用いられるように、ＳＴＴ−ＭＲＡＭセルの使用中及び動作中に切り替え可能な磁場配向を有し磁性材料を含んだ、ＳＴＴ−ＭＲＡＭセル内の磁性領域を意味し含む。磁場配向は、自由領域が示す磁場配向と固定領域が示す磁場配向とが同一の方向を向いた「平行」方向と、自由領域が示す磁場配向と固定領域が示す磁場配向とが互いに逆方向を向いた「逆平行」方向との間で切り替えられてもよい。
用語「酸化物領域」は、本明細書で用いられるように、酸化物材料を含んだＳＴＴ−ＭＲＡＭセル内の領域を意味し含む。これらに限定されるものではないが、例えば、酸化物領域は、酸化物系ＭＴＪ領域、オキサイドキャップ領域、またはそれら両方を含んでもよい。
用語「間」（“between”）は、本明細書で用いられるように、少なくとも２つの他の材料、領域、またはサブ領域に対する、ある材料、領域、またはサブ領域の相対的な配置を表すために用いられる、空間的に相対的な用語である。用語「間」は、他の材料、領域、またはサブ領域に直接隣接するある材料、領域、またはサブ領域の配置と、他の材料、領域、またはサブ領域に直接隣接しないある材料、領域、またはサブ領域の配置との両方を包含することができる。
ある要素が他の要素の「上に」（“on”）ある、または他の要素の「上方に」（“over”）あるとの表現は、本明細書で用いられるように、その要素が、他の要素の直接上にあること、隣接すること、下にあること、または、直接接触することを意味し含む。これはそれらの間に存在する他の要素と共に、ある要素が、他の要素の間接的に上にあること、隣接すること、下にあること、または近くにあることをも含む。その一方で、ある要素が別の要素の「直接上に」ある、または「直接隣接」すると表現される場合、介在する要素は存在しない。
その他の空間的に相対的な用語、例えば「下」（“beneath”, “below”, “lower”, “bottom”）、「上」（“above”, “upper”, “top”）、「前」（“front”）、「後ろ」(“rear”)、「左」、「右」等の用語は、本明細書で用いられるように、図示されるようなある要素または特徴の、別の要素または他の特徴との関係を記述する際に説明を簡単にするために使用されてもよい。特に示さない限り、空間的に相対的な用語は、図に示す方向に加えて、材料のこれと異なる方向をも包含することを意図している。例えば、図中の材料が逆にされた場合、他の要素または特徴の「下」（“below”、“beneath”, “under”, or “on bottom of”）と記載された要素は、今度は、他の要素または特徴の「上」（“above” or “on top of”）の向きとなるであろう。それ故、用語「下」（“below”）は、その用語が用いられる文脈によって上向き及び下向きの両方をも包含することができ、このことは、当業者であれば明白であろう。材料は、他の方法で方向付けられてもよく（９０度回転、反転等）、本明細書で使用される空間的に相対的な記述は、それに従って解釈される。
用語「含む」（“comprises”, “comprising”, “includes”, and/or “including”）は、述べられた特徴、領域、整数、過程、動作、要素、材料、コンポーネント及び／またはグループが存在することを明示するが、そこに１つ以上の他の特徴、領域、整数、過程、動作、要素、材料、コンポーネント及び／またはグループが存在することや追加されることを排除しない。
「及び／または」は、本明細書で用いられるように、関連する列挙された１つ以上の事項のあらゆる組み合わせを含む。
単数形“a、an、the”は、本明細書で用いているように、文脈が明確にそうではないことを示さない限り、複数形を含むことを意図する。
本明細書で提示する図面は、いかなる特定のコンポーネント、構造、デバイス、またはシステムについても、その実際の見え方を意図したものではなく、単に、本発明の開示の実施形態を記述するのに用いた理想的な表現に過ぎない。
本明細書には、概略的な図面である断面図を参照しながら実施形態が記述される。したがって、例えば、製造技術及び／または許容差の結果として、図面の形状からのばらつきが予想される。それ故、本明細書で記述する実施形態は、図示されるような特定の形状または領域に限定して解釈されるべきではなく、例えば、製造からもたらされる形状のずれを含む。例えば、方形に図示されあるいは記述される領域は、でこぼこな及び／または非線形の特徴を有してもよい。また、図面される鋭角は、丸みを帯びてもよい。したがって、図示される材料、特徴、及び領域は、本質的には概略的であり、それらの形状は、材料、特徴、または領域の正確な形状を説明することを意図しておらず、本発明の請求項の範囲を限定しない。
以下の記述では、開示する装置及び方法の実施形態についての十分な説明を提供するために、材料の種類や処理条件等の具体的詳細を提供している。しかしながら、当業者であれば、装置及び方法の実施形態が、これら具体的詳細を採用することなく実施可能なことを理解できるであろう。実際、装置及び方法の実施形態は、産業界における従来の半導体製造技術と組み合わせることで実施されてもよい。
本明細書で述べる製造処理は、半導体デバイス構造を処理するための完全な処理フローを構成していない。処理フローの残りは、当業者には既知である。したがって、本明細書には、本発明の装置及び方法の実施形態を理解するために必要な方法及び半導体デバイス構造のみが記述される。
文脈が別のことを示していない限り、本明細書で述べる材料は、これらに限定されるものではないが、スピンコーティング、ブランケットコーティング、化学気相成長（ＣＶＤ）、原子層堆積（ＡＬＤ）、プラズマ強化ＡＬＤ、または物理気相成長（ＰＶＤ）を含む、任意の最適な技術によって形成されてもよい。あるいは、材料は、その場所で成長させてもよい。形成される特定の材料に応じて、その材料を堆積させる技術または成長させる技術は当業者により選択されてもよい。
文脈が別のことを示していない限り、本明細書で述べる材料の除去とは、これらに限定されるものではないが、エッチング、イオンミリング、研磨平坦化（abrasive planarization）、又はその他の公知の方法を含む、任意の最適な技術によってなされてもよい。
ここでは図面の参照がなされており、図面では、全体を通して同様の数字は同様のコンポーネントを指している。図面は、必ずしも正確な縮尺で描かれていない。
メモリセルが開示される。メモリセルは、垂直な磁場配向を示す少なくとも１つの磁性領域（例えば自由領域または固定領域）と、酸化物領域（例えばＭＴＪ領域またはオキサイドキャップ領域）とを、それらの間に直接または間接的に配置された磁気インタフェース領域と共に含む。磁気インタフェース領域は、磁気メモリセルのＰＭＡ強度を高めてもよい。磁気インタフェース領域は、そのそれぞれの磁性領域に隣接してまたは領域内に配置されてもよい。いくつかの実施形態では、メモリセルは、ただ１つの磁気インタフェース領域のみを含む。しかしながら、他の実施形態では、２つ以上の磁気インタフェース領域がメモリセルに含まれてもよい。
図１は、本発明の開示の実施形態に従ったＳＴＴ−ＭＲＡＭセルの磁気セルコア１００を示す。磁気セルコア１００は、基板１０２により支持される。磁気セルコア１００は、少なくとも２つの領域、例えば、それらの間に非磁性領域１３０を伴う「固定領域」１１０及び「自由領域」１２０を含む。１つ以上の下層中間領域１４０と１つ以上の上層中間領域１５０とが、磁気セルコア１００構造の磁性領域（例えば固定領域１１０及び自由領域１２０）の下及び上にそれぞれ任意に配置されてもよい。
いくつかの実施形態では、図１に示すように、磁気セルコア１００は、基板１０２上にシード領域１６０を形成する任意の導電材料を含んでもよい。シード領域が存在する場合にはシード領域１６０が、あるいはシード領域１６０が存在しない場合には下層中間領域１４０が、底の導電材料（不図示）の上方に形成されてもよく、導電材料は、非限定的な例として、銅、タングステン、チタン、またはこれらの組み合わせを含んでもよい。シード領域１６０は、存在する場合には、非限定的な例としてニッケル系材料を含んでもよく、上にある材料または領域の結晶構造を制御するように構成されてもよい。下層中間領域１４０は、存在する場合、磁気セルコア１００内で上にある材料の所望の結晶構造を確保するように構成される材料を含んでもよい。
ＳＴＴ−ＭＲＡＭセルは、磁性領域（例えば固定領域１１０及び自由領域１２０）のうちの少なくとも１つにおいて、垂直な磁場配向を示すように構成されてもよい。示される垂直な磁場配向は、垂直磁気異方性（ＰＭＡ）強度によりその特性が表されてもよい。図１において矢印１１２、１２２で示すように、実施形態によっては、固定領域１１０及び自由領域１２０のそれぞれが垂直な磁場配向を示してもよい。固定領域１１０の磁場配向は、ＳＴＴ−ＭＲＡＭセルの動作を通じて、例えば図１の矢印１１２で示す方向のように、本質的には同一の向きを向いたままであってもよい。他方、自由領域１２０の磁場配向は、セルの動作中、図１の両矢印１２２で示すように、「平行」構成と「逆平行」構成との間で切り替えられてもよい。平行構成においては、自由領域１２０の磁場配向１２２は、固定領域１１０の磁場配向１１２（例えば北）と本質的に同じ方向（例えば北）を向く。これにより、磁気抵抗要素にわたり、すなわち、固定領域１１０及び自由領域１２０にわたり低電気抵抗となり、これはＳＴＴ−ＭＲＡＭセルの「０」状態として定義されてもよい。逆平行構成では、自由領域１２０の磁場配向１２２は、固定領域１１０の磁場配向１１２（例えば北）と本質的に逆の方向（例えば南）を向く。これにより、磁気抵抗要素にわたって、すなわち固定領域１１０及び自由領域１２０にわたって高電気抵抗となり、これはＳＴＴ−ＭＲＡＭセルの「１」状態として定義されてもよい。
使用中及び動作中には、プログラミング電流が生じ、これがアクセストランジスタ（不図示）及び磁気セルコア１００を通じて流れてもよい。磁気セルコア１００内の固定領域１１０は、プログラミング電流の電子スピンに極性を与える。スピン偏極電子流は、自由領域１２０にトルクをはたらかせることにより、自由領域１２０と相互に作用し合う。自由領域１２０を通過するスピン偏極電子流のトルクが、自由領域１２０の臨界スイッチング電流密度（Ｊｃ）よりも大きい場合、スピン偏極電子流によりはたらくトルクは、例えば北向きの磁場配向と南向きの磁場配向との間で、自由領域１２０の磁化の方向を切り替えるには十分である。したがって、プログラミング電流は、自由領域１２０の磁場配向１２２を固定領域１１０の磁場配向１１２に対して平行または逆平行のいずれかの向きに合わせるために使用できる。
自由領域１２０及び固定領域１１０は、Ｃｏ、Ｆｅ、Ｎｉ、もしくはこれらの合金であるＮｉＦｅ、ＣｏＦｅ、ＣｏＮｉＦｅ、もしくはドープされた合金であるＣｏＸ、ＣｏＦｅＸ、ＣｏＮｉＦｅＸ（Ｘ＝Ｂ、Ｃｕ、Ｒｅ、Ｒｕ、Ｒｈ、Ｈｆ、Ｐｄ、Ｐｔ、Ｃ）等の強磁性材料、または例えばＮｉＭｎＳｂやＰｔＭｎＳｂ等のその他のハーフメタリック強磁性材料から形成されてもよく、あるいは含んでもよい。いくつかの実施形態では、例えば、自由領域１２０、固定領域１１０、またはこれらの両方が、ＣｏｘＦｅｙＢｚから形成されてもよく、ここで、ｘ＝１０から８０、ｙ＝１０から８０、ｚ＝０から５０である。他の実施形態では、自由領域１２０、固定領域１１０、またはこれらの両方は、コバルト（Ｃｏ）を含まずに鉄（Ｆｅ）及びホウ素（Ｂ）から形成されてもよい。自由領域１２０及び固定領域１１０の組成及び構造（例えば厚みやその他の物理的次元）は、同一であってもよいし、異なってもよい。
実施形態によっては、上記の代わりに、または上記に追加して、自由領域１２０、固定領域１１０、またはこれらの両方は、いくつかが磁性材料でありいくつかが非磁性材料である複数の材料から形成されてもよく、あるいは含んでもよい。例えば、いくつかのこうした多数の材料からなる自由領域、固定領域、またはこれらの両方は、複数のサブ領域を含んでもよい。非限定的な例としては、自由領域１２０、固定領域１１０、またはこれらの両方は、白金のサブ領域がコバルトのサブ領域の間に配置されてもよい、コバルト及び白金の繰り返しのサブ領域から形成されてもよく、あるいは含んでもよい。別の非限定的な例では、自由領域１２０、固定領域１１０、またはこれらの両方は、ニッケルのサブ領域がコバルトのサブ領域間に配置されてもよい、コバルト及びニッケルの繰り返したサブ領域から形成され、あるいは含んでもよい。
固定領域１１０と自由領域１２０との間に配置される非磁性領域１３０は、非磁性材料（例えば、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、または従来のＭＴＪ領域のその他の酸化物材料といった非磁性酸化物材料等）を含んでもよい。したがって、そのような酸化物含有のＭＴＪ領域は、本明細書では、「酸化物系ＭＴＪ領域」または「酸化物系非磁性領域」と称してもよい。非磁性領域１３０は、１つ以上のそのような非磁性材料を含んでもよい。この代わりに、またはこれに追加して、非磁性領域１３０は、１つ以上の非磁性材料からなるサブ領域を含んでもよい。
図１に示すように、磁気セルコア１００は、実施形態によっては、オキサイドキャップ領域１７０を含んでよく、オキサイドキャップ領域１７０は、ＭｇＯ、ＴｉＯ２、五酸化タンタル（Ｔａ２Ｏ５）、またはこれらの組み合わせ等の酸化物を含んでもよい。したがって、このような酸化物含有のキャップ領域は、本明細書では、「酸化物系非磁性領域」とも称してもよい。いくつかの実施形態では、オキサイドキャップ領域１７０は、非磁性領域１３０と同一の材料、構造、またはそれらの両方を含んでもよく、例えば、オキサイドキャップ領域１７０と非磁性領域１３０とのいずれもが、酸化マグネシウム（例えばＭｇＯ）、酸化アルミニウム、酸化チタン、酸化亜鉛、酸化ハフニウム、酸化ルテニウム、または酸化タンタルを含んでもよい。
任意の上層中間領域１５０は、これが存在する場合、磁気セルコア１００の隣接する材料中に所望の結晶構造を確保するように構成される材料を含んでもよい。上層中間領域１５０は、この代わりに、またはこれに追加して、磁気セルコア１００、障壁材料、または従来のＳＴＴ−ＭＲＡＭセルコア構造の他の材料の製造中におけるパターニング処理を助けるように構成される金属材料を含んでもよい。いくつかの実施形態では、図１に示すように、上層中間領域１５０は、導電キャップ領域を含んでもよく、導電キャップ領域は、銅、タンタル、チタン、タングステン、ルテニウム、窒化タンタル、または窒化チタン等の１つ以上の材料を含んでもよい。
本発明の開示によれば、磁気セルコア１００は、磁性領域または磁性サブ領域（例えば、固定領域１１０、固定領域１１０の磁性サブ領域、自由領域１２０、または自由領域の１２０の磁性サブ領域）の１つと酸化物領域（例えば、非磁性領域１３０及びオキサイドキャップ領域１７０）の１つとの間に配置される、磁気インタフェース領域１８０も含む。図１に示すように、磁気インタフェース領域１８０は、磁性領域または磁性サブ領域の１つと酸化物領域の１つとに直接隣接して配置されてもよい。図１に示す実施形態によれば、磁気インタフェース領域１８０は、非磁性領域１３０の上に直接に、かつ、自由領域１２０の下に直接に配置されてもよい。磁気インタフェース領域１８０は、その位置のとおり、２つの酸化物領域の間、すなわち、酸化物系ＭＴＪ（例えば非磁性領域１３０）とオキサイドキャップ領域１７０との間に配置されてもよい。
磁気インタフェース領域１８０は、磁気セルコア１００のＰＭＡ強度を高めるように構成されてよく、より具体的には、その隣接する磁性領域、例えば、図１に示す実施形態に従った自由領域１２０のＰＭＡ強度を高めるように構成されてもよい。磁気セルコア１００の低抵抗領域（例えば、約２０Ω・μｍ２（オーム×ミクロンの２乗）未満）が維持される一方で、ＰＭＡの向上が達成される。磁気インタフェース領域１８０は、例えば鉄のみ（Ｆｅ）、鉄合金、または、実施形態によっては、コバルト鉄（ＣｏＦｅ）系材料といった鉄系材料等の磁性材料で形成されてもよい。
磁気インタフェース領域１８０の材料は、非磁性領域１３０とオキサイドキャップ領域１７０との間に配置される、鉄の単一層またはその他の鉄含有化合物の形であってもよい。この代わりに、またはこれに追加して、磁気インタフェース領域１８０は、約１０Å（約１．０ｎｍ）（例えば約５Å（約０．５ｎｍ）未満であって、例えば約３Å（約０．３ｎｍ））未満の厚み（すなわち、基板１２０の上表面に垂直な軸に沿った高さ）を有してもよい。このように、磁気インタフェース領域１８０は、隣接する領域よりも薄くてもよい。例えば、図１の磁気インタフェース領域１８０の上側の自由領域１２０は、約１５Å（約１．５ｎｍ）から約３０Å（約３．０ｎｍ）の厚みを有するように形成されてもよく、図１の磁気インタフェース領域１８０の下側の非磁性領域１３０は、約７Å（約０．７ｎｍ）から約１０Å（約１．０ｎｍ）の厚みを有するように形成されてもよい。
磁気インタフェース領域１８０は、その上方に形成される材料の結晶軸方向と同一の結晶軸方向を有するように定式化されるか構成された材料から形成されてもよい。例えば、図１に示す実施形態によれば、磁気インタフェース領域１８０は、非磁性領域１３０内のＭｇＯと同一の結晶軸方向を有するような方法で（例えばマグネトロンスパッタリングにより）鉄（Ｆｅ）から形成されてもよい。
磁気インタフェース領域１８０は、例えばマグネトロンスパッタリングにより形成されてもよい。例えば、磁気セルコア１００の下方領域の材料が層をなす等して順に形成され、これに続き、磁気インタフェース領域１８０の磁性材料が、それ以前に形成された材料の上方に形成されてもよい。その後、磁気セルコア１００の上方領域の材料が、磁気インタフェース領域１８０の磁性材料の上に層をなす等して順に形成されてもよい。したがって、磁気インタフェース領域１８０の材料は、２つの酸化物系材料の間、すなわち、非磁性領域１３０及びオキサイドキャップ領域１７０が形成される酸化物系材料の間に配置されるように形成される。
磁気セルコア１００の材料の形成に続き、材料をパターニングして、各種の領域を有する磁気セルコア１００を形成する。磁気セルコア１００の下方領域及び上方領域の材料を形成する技術及びパターニングする技術は、公知の技術であるので、本明細書では詳細には説明しない。例えば、磁気セルコア１００は、その各領域の材料を下から上に順に形成し、その後、磁気セルコア１００を画定するために材料のパターニングすることによって形成されてもよい。磁気セルコア１００構造は、パターニングの前または後に、少なくとも１５０℃（例えば、約１５０℃と約４００℃との間）の温度でアニールされてもよい。この代わりに、またはこれに追加して、磁気セルコア１００構造の材料は、磁気セルコア１００構造の製造中、例えば、磁気セルコア１００構造の１つ以上の材料の形成後であって他の材料が形成される前に、アニールされてもよい。
磁気インタフェース領域１８０が非磁性領域１３０と自由領域１２０との間に直接配置され、磁気インタフェース領域１８０が非磁性領域１３０とオキサイドキャップ領域１７０との間に配置される図１に示すような実施形態においては、ある特定の理論に束縛されることなく、磁気インタフェース領域１８０は、磁気インタフェース領域１８０の鉄と、例えば非磁性領域１３０といった隣接する酸化物系領域の酸化物系材料中の酸素との間の鉄−酸素の結合を可能にすると考えられる。鉄−酸素の結合は、界面のＰＭＡ強度に寄与してもよい。鉄−酸素の結合によるＰＭＡ強度への寄与は、コバルト−酸素間の結合等の他の酸素との結合による寄与よりも大きいと考えられる。したがって、磁気セルコア１００の磁気インタフェース領域１８０を含むことで、自由領域１２０等の磁性領域と非磁性領域１３０等の酸化物領域との間に磁気インタフェース領域１８０を欠く磁気セルコア構造により実現されるＰＭＡよりも、より強いＰＭＡを可能にできる。
したがって、基板上に磁気セルコアを含むメモリセルが開示される。磁気セルコアは、酸化物領域と別の酸化物領域との間に磁性領域を含む。磁性領域は、垂直な磁場配向を示す。磁気インタフェース領域は、酸化物領域と別の酸化物領域との間に配置される。
図２を参照すると、非磁性領域１３０とオキサイドキャップ領域１７０との間であるが、自由領域１２０よりも上に磁気インタフェース領域１８０が配置される磁気セルコア２００が示されている。このように、非磁性領域１３０は、自由領域１２０の例えば下、といった一方の側に配置される一方、磁気インタフェース領域１８０は、自由領域１２０の例えば上、といった他方の側に配置される。磁気セルコア２００の材料は、上記の磁気セルコア１００（図１）の材料と同様であってよい。磁気セルコア２００は、その領域の各材料を下から上に順に形成し、その後、磁気セルコア２００構造を画定するために材料をパターニングすることによって、形成されてもよい。したがって、磁気インタフェース領域１８０は、自由領域１２０上に直接形成されてもよく、オキサイドキャップ領域１７０は、磁気インタフェース領域１８０上に直接形成されてもよい。他の実施形態（図２においては不図示）では、オキサイドキャップ領域１７０と、非磁性領域１３０よりも上に配置される固定領域１１０との間に磁気インタフェース領域１８０が配置されるように、自由領域１２０及び固定領域１１０の位置は入れ替えられてもよい。
したがって、メモリセルを形成する方法が開示され、その方法は、基板の上方に酸化物材料を形成することを含む。磁性材料は、酸化物材料の上方に形成される。別の酸化物材料は、磁性材料の上方に形成される。鉄系材料は、磁性材料と酸化物材料及び別の酸化物材料のうちの１つとの間に形成される。酸化物材料、磁性材料、別の酸化物材料、及び鉄系材料は、パターニングされて、酸化物材料からのトンネル接合領域と、磁性材料からの自由領域及び固定領域のうちの１つと、鉄系材料からの磁気インタフェース領域と、別の酸化物材料からのオキサイドキャップ領域とを含む磁気セルコアを形成する。磁性材料は、垂直な磁場配向を示す。
図３を参照すると、いくつかの実施形態では、本発明の開示に従った磁気セルコア３００は、自由領域、固定領域、またはそれらの両方といった磁性領域を含み、磁性領域は、多材構造を有してもよい。例えば、図３の実施形態の、または以前もしくは以下に記述する実施形態の固定領域１１０は、磁性サブ領域が上下に隣接するＲｕサブ領域を備えるＳＡＦとして構成されてもよい。別の例では、図示するように、磁気セルコア３００は、多材自由領域３２０を含んでもよい。多材自由領域３２０は、スペーサ３２８により下方の磁性サブ領域３２６から隔てられた（すなわち、直接に物理的に接触しない）上方の磁性サブ領域３２４を含んでもよい。他の実施形態では、多材自由領域３２０は、スペーサ３２８を欠いてもよい。更に他の実施形態では、多材自由領域３２０は、３つ以上の磁性サブ領域、２つ以上のスペーサ３２８、またはそれらの両方を有してもよい。
上方の磁性サブ領域３２４及び下方の磁性サブ領域３２６を形成する１つまたは複数の材料は、自由領域１２０が上述したように形成されてもよい同一の１つまたは複数の材料からそれぞれ形成されてもよい。非限定的な例としては、上方の磁性サブ領域３２４及び下方の磁性サブ領域３２６のそれぞれは、ＣｏｘＦｅｙＢｚから構成されてもよく、ここで、ｘ＝１、ｙ＝５０から６０、ｚ＝１から３０で、例えば、ＣｏＦｅ５０Ｂ３０である。別の例としては、上方の磁性サブ領域３２４はＣｏＦｅＢ６０で構成され、一方、下方の磁性サブ領域３２６はＣｏＦｅ５０Ｂ３０で構成されてもよい。
上方の磁性サブ領域３２４及び下方の磁性サブ領域３２６のそれぞれは、スペーサ３２８よりもそれぞれ薄くてもよい。いくつかの実施形態では、下方の磁性サブ領域３２６は、約１０Å（約１．０ｎｍ）の厚みを有してもよく、上方の磁性サブ領域３２４は、約６Å（約０．６ｎｍ）の厚みを有してもよい。他の実施形態では、上方の磁性サブ領域３２４及び下方の磁性サブ領域３２６は、例えば約６Å（約０．６ｎｍ）から約１０Å（約１．０ｎｍ）のほぼ等しい厚みを有してもよい。
スペーサ３２８は、非限定的な例としては、タンタル（Ｔａ）等の導電材料から形成されてもよい。スペーサ３２８は、上方及び下方のサブ領域と比較して、相対的に薄くてもよい。例えば、スペーサ３２８は、約３Å（約０．３ｎｍ）未満、例えば、約１．５Å（約０．１５ｎｍ）の厚みを有していてもよい。
多材自由領域３２０は、磁気セルコア３００を形成するために材料がパターニングされるよりも前に、その材料のそれぞれを下から上に順に形成することで、形成されてもよい。
図３の実施形態に従えば、磁気インタフェース領域１８０は、非磁性領域１３０とオキサイドキャップ領域１７０との間に配置されるよう、多材自由領域３２０の上方に形成されてもよい。それ故、磁気インタフェース領域１８０は、上方の磁性サブ領域３２４とオキサイドキャップ領域１７０との間に直接存在してもよい。
したがって、メモリセルが開示され、そのメモリセルは、切り替え可能な垂直な磁場配向を示すよう構成された自由領域と、固定の垂直な磁場配向を示すよう構成された固定領域とを有する磁気セルコアを含む。非磁性領域は、自由領域と固定領域との間に配置される。磁気インタフェース領域は、自由領域及び固定領域のうちの１つにより非磁性領域から隔てられる。
図４を参照すると、本発明の開示に従った磁気セルコア４００は、上方の磁性サブ領域３２４、下方の磁性サブ領域３２６、及びスペーサ３２８を含む多材自由領域４２０を有し、磁気インタフェース領域１８０をも含むように構築されてもよい。すなわち、磁気インタフェース領域１８０は、スペーサ３２８と上方の磁性サブ領域３２４及び下方の磁性サブ領域３２６のうちの１つとに直接に隣接して、その上方または下方のいずれかに配置されてもよい。この構造では、磁気インタフェース領域１８０は、酸化物系領域、すなわち非磁性領域１３０及びオキサイドキャップ領域１７０の両方から隔てられる。それでもなお、磁気インタフェース領域１８０が存在することにより、磁気インタフェース領域１８０を組み込んだ少なくとも磁性領域のＰＭＡ強度を高めることができ、この磁性領域は、図４に示すように、自由領域（例えば多材自由領域４２０）であってもよい。例えば、磁性領域（例えば多材自由領域４２０）のＰＭＡ強度は、約４，０００エルステッド（約３１８．３ｋＡ／ｍ）よりも大きく（例えば約５，０００エルステッド（約３９７．９ｋＡ／ｍ）よりも大きく）なりうる。
図４の磁気セルコア４００の構造等の構造では、上方の磁性サブ領域３２４及び下方の磁性サブ領域３２６は、同一の厚みであってもよい。この代わりに、磁気インタフェース領域１８０と、磁気インタフェース領域１８０に隣接する上方の磁性サブ領域３２４及び下方の磁性サブ領域３２６のうちの一方との合計の厚みは、上方の磁性サブ領域３２４及び下方の磁性サブ領域３２６のうちの他方の厚みと概ね等しくてもよい。例えば、下方の磁性サブ領域３２６は、約１０Å（約１．０ｎｍ）の厚みを有し、一方、上方の磁性サブ領域３２４は、約６Å（約０．６ｎｍ）の厚みを有してもよく、磁気インタフェース領域１８０は、約４Å（約０．４ｎｍ）の厚みを有してもよい。
多材自由領域４２０の材料は、下から上に順に形成されてもよく、これにより、磁気インタフェース領域１８０はスペーサ３２８上に直接形成されてもよく、上方の磁性サブ領域３２４は磁気インタフェース領域１８０の上に直接形成されてもよい。
図５を参照すると、本発明の開示に従った磁気セルコア５００は、２つ以上の磁気インタフェース領域１８０を代わりに含んでもよい。例えば、図５に示すように、磁気インタフェース１８０の対は、一方が磁気セルコア５００の磁性領域の一方の上にある、例えば自由領域１２０の上にあると共に、対のうちの別の磁気インタフェース領域１８０が同一の磁性領域の下にある、例えば自由領域１２０の下にあるというように配置されてもよい。ここでも、磁気セルコア５００の材料は下から上に順に形成されてもよく、磁気セルコア５００を作成するためにパターニングされてもよい。
図６を参照すると、いくつかの実施形態では、磁気セルコア６００は、磁気セルコア６００の各磁性領域（例えば自由領域１２０及び固定領域１１０）の上下それぞれに直接にある１つの磁気インタフェース領域１８０等、３つ以上の磁気インタフェース領域１８０を含んでもよい。ここでも、磁気セルコア６００の材料は、下から上に順に形成されてもよく、磁気セルコア６００を作成するためにその後パターニングされてもよい。
図７を参照すると、自由領域、または、例えば多材自由領域７２０等の磁気セルコア７００の磁性領域の１つは、磁気インタフェース領域１８０を組み込んでもよく、他方、固定領域１１０等の磁気セルコア７００の別の磁性領域は、別の磁気インタフェース領域１８０に隣接してもよいと考えられる。ここでも、このような磁気セルコア７００の材料は、下から上に順に形成されてもよい。
したがって、磁気インタフェース領域１８０の数やこのような磁気インタフェース領域１８０の配置は、所望のＳＴＴ−ＭＲＡＭの構造及び操作性に従って調整されてもよい。同様に、磁気インタフェース領域１８０の正確な組成及び厚みは、所望のＰＭＡ強度を得るために調整されてもよく、ＳＴＴ−ＭＲＡＭセルの動作に悪影響をもたらすことなく得られる最強度のＰＭＡ強度（例えばＨｋ（Ｏｅ））であってもよい。磁気インタフェース領域１８０の厚みは、ＳＴＴ−ＭＲＡＭセルの動作特性に悪影響をもたらす厚みよりも薄くＰＭＡ強度が十分に得られる厚みになるよう、テストを通じて最適化されてもよいと考えられる。
多数の磁気インタフェース領域１８０が磁気セルコア（例えば磁気セルコア５００、６００、または７００）に含まれる実施形態では、磁気セルコア５００、６００、または７００内の磁気インタフェース領域１８０は、等しい厚みを有していてもよく、または、この代わりに、磁気インタフェース領域１８０の厚みは、互いに異なっていてもよい。ここでも、多数の磁気インタフェース領域１８０の相対的な厚みは、テストを通じて最適化されてもよいと考えられる。
磁気セルコア（例えば磁気セルコア１００〜７００の内の１つ）の形成に続いて、ＳＴＴ−ＭＲＡＭセル、ＳＴＴ−ＭＲＡＭセルのアレイ、ＳＴＴ−ＭＲＡＭシステム、プロセッサベースのシステム、またはこれらの任意の組み合わせ等、操作可能な半導体デバイスを形成するために、半導体デバイス構造は、公知の技術である追加の製造ステップにさらされてもよい。
図８を参照すると、ＳＴＴ−ＭＲＡＭセル８１４と動作可能に通信する周辺デバイス８１２を含んだＳＴＴ−ＭＲＡＭシステム８００が示されている。複数のＳＴＴ−ＭＲＡＭセル８１４は、システム要求及び製造技術に応じて、多数のロウ及びカラムを含む格子状の、あるいは各種のその他の配置のメモリセルのアレイを形成するために製造さてもよい。ＳＴＴ−ＭＲＡＭセル８１４は、セルコア８０２、アクセストランジスタ８０３、データ／検知線８０４（例えばビット線）として機能しうる導電材料、アクセス線８０５（例えばワード線）として機能しうる導電材料、及びソース線８０６として機能しうる導電材料を含む。ＳＴＴ−ＭＲＡＭシステム８００の周辺デバイス８１２は、読み出し／書き込み回路８０７、ビット線基準器８０８、及びセンスアンプ８０９を含んでもよい。セルコア８０２は、上記の磁気セルコア１００〜７００のうちのいずれかであってもよい。セルコア８０２の構造により、言い換えると、例えばトンネル接合またはＭＴＪといった非磁性領域１３０から、またはオキサイドキャップ領域１７０から隔てられた磁気インタフェース領域１８０（図１〜図７）を包含すること、そして、その結果ＳＴＴ−ＭＲＡＭセル８１４のＰＭＡ強度が向上することにより、ＳＴＴ−ＭＲＡＭセル８１４は、従来のＳＴＴ−ＭＲＡＭセルと比べ、より長いデータの保持時間を示し、より低電力で効率よく動作することができる。
使用中及び動作中、ＳＴＴ−ＭＲＡＭセル８１４が選択されてプログラムされる場合には、プログラミング電流がＳＴＴ−ＭＲＡＭセル８１４に印加され、該電流は、セルコア８０２の固定領域によりスピン偏極され、セルコア８０２の自由領域上にトルクを作用させ、トルクは、自由領域の磁化をＳＴＴ−ＭＲＡＭセル８１４の「書き込み」または「プログラム」へと切り替える。ＳＴＴ−ＭＲＡＭセル８１４の読み出し動作では、電流は、セルコア８０２の抵抗状態を検知するために使用される。
ＳＴＴ−ＭＲＡＭセル８１４のプログラミングを初期化するために、読み出し／書き込み回路８０７は、書き込み電流をデータ／検知線８０４及びソース線８０６に生じさせてもよい。データ／検知線８０４とソース線８０６との間の電圧の極性は、セルコア８０２内の自由領域の磁場配向の切り替えを決定する。スピン偏極により自由領域の磁場配向を変更することにより、自由領域は、プログラミング電流のスピン偏極に従って磁化され、プログラム状態は、ＳＴＴ−ＭＲＡＭセル８１４に書き込まれる。
ＳＴＴ−ＭＲＡＭセル８１４を読み出すために、読み出し／書き込み回路８０７は、セルコア８０２及びアクセストランジスタ８０３を通じて、読み出し電圧をデータ／検知線８０４及びソース線８０６に生じさせてもよい。ＳＴＴ−ＭＲＡＭセル８１４のプログラム状態は、セルコア８０２を越える抵抗に関係し、該抵抗は、データ／検知線８０４とソース線８０６との間の電位差により決定されてもよい。いくつかの実施形態では、電位差は、ビット線基準器８０８と比較され、センスアンプ８０９により増幅されてもよい。
図８は、操作可能なＳＴＴ−ＭＲＡＭシステム８００の一実施例を示す。しかしながら、磁気セルコア１００〜７００（図１〜図７）は、垂直な磁場配向を示す磁性領域を有する磁気セルコアを組み込むように構成された任意のＳＴＴ−ＭＲＡＭシステム内に組み込まれて使用されてもよいと考えられる。特に、磁気インタフェース領域１８０（図１〜図７）の厚みは、磁気セルコア１００〜７００の他の領域と比べて比較的薄いため、磁気セルコア１００〜７００のトータルの高さは、従来のＳＴＴ−ＭＲＡＭセルの磁気セルコアの高さと同一か、これと比べてさほど高くない可能性がある。更には、磁気インタフェース領域１８０は、磁気セルコア１００〜７００の他の領域と同一または同様の技術を用いて形成されてもよいので、本発明の開示の実施形態に従って磁気セルコア１００〜７００を形成するために、製造処理全体が著しく変更されてなくてもよい。
したがって、磁性領域上または磁性領域内に磁気インタフェース領域を含む磁気セルコアを含む、スピントルク転送磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）システムが開示される。磁性領域は、垂直な磁場配向を示すように構成される。酸化物領域は、磁気インタフェース領域から隔てられる。ＳＴＴ−ＭＲＡＭシステムは、磁気セルコアと動作可能に通信する複数の導電材料をも含む。
図９を参照すると、本明細書で説明する１つ以上の実施形態に従って実装される半導体デバイス構造９００の簡易なブロック図が示されている。半導体デバイス構造９００は、メモリアレイ９０２と制御ロジックコンポーネント９０４とを含む。メモリアレイ９０２は、前述の磁気セルコア１００〜７００（図１〜図７）のいずれかを含んだ複数のＳＴＴ−ＭＲＡＭセル８１４（図８）を含んでもよい。ここで、磁気セルコア１００〜７００（図１〜図７）は、前述の方法に従って形成されてもよい。制御ロジックコンポーネント９０４は、メモリアレイ９０２内のいずれかまたは全てのメモリセル（例えばＳＴＴ−ＭＲＡＭセル８１４）から読み出しまたはこれへ書き込めるように、メモリアレイ９０２と動作可能に相互作用するように構成されてもよい。
したがって、複数のＳＴＴ−ＭＲＡＭセルを含むスピントルク転送磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）アレイを含む、半導体デバイス構造が開示される。複数のＳＴＴ−ＭＲＡＭセルのそれぞれは、磁性領域と別の磁性領域との間に非磁性領域を含む。磁性領域及び別の磁性領域のそれぞれは、垂直な磁場配向を示すように構成される。酸化物領域は、磁性領域及び別の磁性領域のうちの１つによって非磁性領域から隔てられる。磁気インタフェース領域は、酸化物領域と非磁性領域との間に配置される。
図１０を参照すると、プロセッサベースのシステム１０００が描かれている。プロセッサベースのシステム１０００は、本発明の開示の実施形態に従って製造される各種の電子デバイスを含んでもよい。プロセッサベースのシステム１０００は、コンピュータ、ポケットベル、携帯電話、システム手帳、制御回路、またはその他の電子デバイス等のさまざまな種類のうちのいずれであってもよい。プロセッサベースのシステム１０００は、マイクロプロセッサ等の、プロセッサベースのシステム１０００内のシステム機能や要求の処理を制御する１つ以上のプロセッサ１００２を含んでもよい。プロセッサ１００２及びプロセッサベースのシステム１０００の他のサブコンポーネントは、本発明の開示の実施形態に従って製造される磁気メモリデバイスを含んでもよい。
プロセッサベースのシステム１０００は、電源１００４を含んでもよい。例えば、プロセッサベースのシステム１０００がポータブル・システムである場合、電源１００４は、燃料電池、電力掃気装置、永久電池、交換可能電池、及び充電池のうちの１つ以上を含んでもよい。電源１００４は、ＡＣアダプタも含んでよく、したがって、プロセッサベースのシステム１０００は、例えば壁付きコンセントに差し込まれてもよい。電源１００４は、プロセッサベースのシステム１０００が例えば車両用シガーライターまたは車両用電源ポートに差し込まれるように、ＤＣアダプタをも含んでよい。
プロセッサベースのシステム１０００が実施する機能に応じて、各種の他のデバイスがプロセッサ１００２につながれてもよい。例えば、ユーザインタフェース１００６がプロセッサ１００２につながれてもよい。ユーザインタフェース１００６は、ボタン、スイッチ、キーボード、ライトペン、マウス、ディジタイザー及びスタイラス、タッチスクリーン、音声認識システム、マイク、またはこれらの組み合わせ等の入力デバイスを含んでもよい。ディスプレイ１００８も、プロセッサ１００２につながれてもよい。ディスプレイ１００８は、ＬＣＤディスプレイ、ＳＥＤディスプレイ、ＣＲＴディスプレイ、ＤＬＰディスプレイ、プラズマディスプレイ、ＯＬＥＤディスプレイ、ＬＥＤディスプレイ、３次元プロジェクション、オーディオ・ディスプレイ、またはこれらの組み合わせを含んでもよい。更には、ＲＦサブシステム／ベースバンド・プロセッサ１０１０もプロセッサ１００２につながれてもよい。ＲＦサブシステム／ベースバンド・プロセッサ１０１０は、ＲＦ受信機及びＲＦ送信機（不図示）につながれたアンテナを含んでもよい。１つの通信ポート１０１２または２つ以上の通信ポート１０１２も、プロセッサ１００２につながれてもよい。通信ポート１０１２は、モデム、プリンタ、コンピュータ、スキャナ、もしくはカメラ等の１以上の周辺デバイス１０１４、または、例えばローカル・エリア・ネットワーク、リモート・エリア・ネットワーク、イントラネット、もしくはインターネット等のネットワーク等につながれるように適合してもよい。
プロセッサ１００２は、メモリに格納されるソフトウェア・プログラムを実行することにより、プロセッサベースのシステム１０００を制御してもよい。ソフトウェア・プログラムは、例えば、オペレーティングシステム、データベースソフト、描画ソフト、ワープロソフト、メディア編集ソフト、またはメディア再生ソフトを含んでもよい。メモリは、プロセッサ１００２に動作可能につながれて、さまざまなプログラムを格納し、その実行を容易にする。例えば、プロセッサ１００２は、システムメモリ１０１６につながれてもよく、システムメモリ１０１６は、スピントルク転送磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）、磁気ランダムアクセスメモリ（ＭＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、レーストラックメモリ、及びその他の公知の種類のメモリの内の１つ以上を含んでもよい。システムメモリ１０１６は、揮発性メモリ、不揮発性メモリ、またはこれらの組み合わせを含んでもよい。システムメモリ１０１６は、動的にロードしたアプリケーションやデータを格納できるように概して大きい。いくつかの実施形態では、システムメモリ１０１６は、図９の半導体デバイス構造９００等の半導体デバイス構造、磁気セルコア１００〜７００（図１〜図７）のいずれかを含むメモリセル、またはこれらの組み合わせを含んでもよい。
プロセッサ１００２は、不揮発性メモリ１０１８につながれてもよいが、これは、システムメモリ１０１６が必ず揮発性であることを示唆するものではない。不揮発性メモリ１０１８は、システムメモリ１０１６と併用するために、ＳＴＴ−ＭＲＡＭ、ＭＲＡＭ、並びにＥＰＲＯＭ、レジスティブ・リード・オンリ・メモリ（ＲＲＯＭ）、及びフラッシュメモリ等のリード・オンリ・メモリ（ＲＯＭ）のうちの１つ以上を含んでもよい。不揮発性メモリ１０１８のサイズは、概して、任意の必要なオペレーティングシステム、アプリケーション・プログラム、及び固定のデータを格納するだけの十分な大きさがあるように選択される。また、不揮発性メモリ１０１８は、例えばレジスティブ・メモリまたはその他の種類の不揮発性ソリッド・ステート・メモリを含んだハイブリッドドライブ等、ディスク・ドライブ・メモリ等の高容量メモリを含んでもよい。不揮発性メモリ１０１８は、図９の半導体デバイス構造９００等の半導体デバイス構造、磁気セルコア１００〜７００（図１〜図７）のいずれかを含むメモリセル、またはこれらの組み合わせを含んでもよい。
以下の実施例は、本発明の開示の実施形態をより詳細に説明するためのものである。この実施例は、この開示の範囲に関して網羅的なもの、あるいは排他的なものと解釈されない。
＜実施例＞
固定領域からの磁気的寄与なしに、部分的な磁気セルコア構造が製造されると、本発明の開示の実施形態に従って製造された自由領域のＰＭＡ強度が高められた。部分的な磁気セルコア構造は、以下を含む。すなわち、約５０Å（約５．０ｎｍ）の厚みを有する導電性シード領域と；約５Å（約０．５ｎｍ）の厚みを有し、導電性シード領域の上側にある、ＣｏＦｅＢからなるダミー固定領域と；約１２Å（約１．２ｎｍ）の厚みを有し、ダミー固定領域の上側にあるＭｇＯからなる非磁性領域と；約１０Å（約１．０ｎｍ）の厚みを有し、ＣｏＦｅＢからなる下方の磁性サブ領域と、約１．５Å（約０．１５ｎｍ）の厚みを有し、下方の磁性サブ領域の上側にある、Ｔａからなるスペーサと、約６Å（約０．６ｎｍ）の厚みを有し、スペーサの上側にある、下方の磁性サブ領域とわずかにＢの組成が異なるＣｏＦｅＢからなるサブ磁性領域とを含む、非磁性領域の上側にある多材自由領域と；約４Å（約０．４ｎｍ）の厚みを有し、多材自由領域の上側にある、Ｆｅからなる磁気インタフェース領域と；約７Å（０．７ｎｍ）の厚みを有し、磁気インタフェース領域の上側にある、ＭｇＯからなるオキサイドキャップ領域と；約５００Å（約５０ｎｍ）の厚みを有し、オキサイドキャップ領域の上側にある、上方導電キャップ領域とを含む。この部分的な磁気セルコア構造は、図１１のデータ線１２００が示すように、５，００７Ｏｅ（３９８．４ｋＡ／ｍ）のＰＭＡ強度（Ｈｋ（Ｏｅ）により測定）を示した。これは、Ｆｅからなる磁気インタフェース領域を欠いた同一の構造により示された、図１１のデータ線１１００が示す２，９９２Ｏｅ（２３８．１ｋＡ／ｍ）のＰＭＡ強度と比較される。したがって、自由領域の上方に配置されて、オキサイドキャップ領域に隣接する磁気インタフェース領域を備えた磁気セルコア構造では、磁気インタフェース領域を有しない同一構造と比較して、５０％超のＰＭＡ強度の向上が現れた。
本発明の開示は、その実施において各種の変更や代替形式が可能であるが、特定の実施形態が図面に一例として示され、本明細書に詳細が記述された。しかしながら、本発明の開示は、開示した特定の形式に限定されることを意図しない。本発明の開示は、むしろ、以下の別紙の請求項及びそれらの法的均等物により定義されるような発明の開示の範囲内に属する全ての変更、組み合わせ、均等物、変形、及び代替を包含する。

Claims (20)

  1. 少なくとも１つのメモリセルを含む半導体デバイスであって、
    前記少なくとも１つのメモリセルは、基板上にセルコアを含み、
    前記セルコアは、
    酸化物領域と別の酸化物領域の間の磁性領域であって、垂直な磁場配向を示す前記磁性領域と、
    前記酸化物領域と前記別の酸化物領域との間の磁気インタフェース領域と、
    を含む
    ことを特徴とする半導体デバイス。
  2. 前記磁性領域は、切り替え可能な垂直な磁場配向を示すように構成されることを特徴とする請求項１に記載の半導体デバイス。
  3. 前記磁気インタフェース領域は、前記磁性領域と前記酸化物領域及び前記別の酸化物領域のうちの１つとの間に直接に配置されることを特徴とする請求項１に記載の半導体デバイス。
  4. 前記セルコアは、前記酸化物領域及び前記別の酸化物領域のうちの１つにより前記磁性領域から隔てられた別の磁性領域を更に含むことを特徴とする請求項１に記載の半導体デバイス。
  5. 前記磁気インタフェース領域は、前記磁性領域及び前記別の磁性領域の上方に配置されることを特徴とする請求項４に記載の半導体デバイス。
  6. 前記磁性領域は、鉄と、コバルト及びホウ素のうちの少なくとも１つとを含むことを特徴とする請求項１に記載の半導体デバイス。
  7. 前記磁気インタフェース領域は、鉄からなることを特徴とする請求項１に記載の半導体デバイス。
  8. 前記磁気インタフェース領域は、前記磁性領域内に配置されることを特徴とする請求項１に記載の半導体デバイス。
  9. 前記磁気インタフェース領域は、前記磁性領域の磁性サブ領域の間に配置されることを特徴とする請求項８に記載の半導体デバイス。
  10. 前記セルコアは、別の磁気インタフェース領域を更に含むことを特徴とする請求項１に記載の半導体デバイス。
  11. 前記磁性領域は、約４，０００エルステッド（約３１８．３ｋＡ／ｍ）を超える垂直磁気異方性を示すことを特徴とする請求項１に記載の半導体デバイス。
  12. 前記セルコアは、固定された垂直な磁場配向を示す別の磁性領域を更に含み、
    前記磁気インタフェース領域は、前記磁性領域及び前記別の磁性領域のうちの１つによって、前記酸化物領域及び前記別の酸化物領域のうちの１つから隔てられる
    ことを特徴とする請求項１に記載の半導体デバイス。
  13. 前記酸化物領域及び前記別の酸化物領域のうちの少なくとも１つは、マグネシウム、アルミニウム、またはチタンの酸化物を含むことを特徴とする請求項１に記載の半導体デバイス。
  14. 前記磁気インタフェース領域は、約３オングストローム（約０．３ｎｍ）から約４オングストローム（約０．４ｎｍ）の厚みを有することを特徴とする請求項1に記載の半導体デバイス。
  15. 前記セルコアは、
    別の磁性領域と、
    前記磁性領域及び前記別の磁性領域のうちの少なくとも１つと接触する別の磁気インタフェース領域と、
    を更に含むことを特徴とする請求項１に記載の半導体デバイス。
  16. 前記少なくとも１つのメモリセルは、アレイにメモリセルを含むことを特徴とする請求項１から１５のいずれか１項に記載の半導体デバイス。
  17. 前記磁気セルコアと動作可能に通信する導電材料を更に含むことを特徴とする請求項１から１５のいずれか１項に記載の半導体デバイス。
  18. メモリセルを作成する方法であって、
    基板の上方に酸化物材料を形成し、
    前記酸化物材料の上方に磁性材料を形成し、
    前記磁性材料の上方に別の酸化物材料を形成し、
    前記磁性材料と前記酸化物材料及び前記別の酸化物材料のうちの１つとの間に鉄系材料を形成し、
    前記酸化物材料、前記磁性材料、前記別の酸化物材料、及び前記鉄系材料をパターニングして、前記酸化物材料からのトンネル接合領域と、前記磁性材料からの自由領域及び固定領域のうちの１つと、前記鉄系材料からの磁気インタフェース領域と、前記別の酸化物材料からのオキサイドキャップ領域とを含む磁気セルコアを形成すること
    を含み、
    前記磁性材料は、垂直な磁場配向を示す、ことを特徴とする方法。
  19. 前記酸化物材料、前記磁性材料、前記別の酸化物材料、及び前記鉄系材料をアニーリングすることを更に含むことを特徴とする請求項１８に記載の方法。
  20. 前記鉄系材料を形成することは、マグネトロンスパッタリングにより前記鉄系材料を形成することを含むことを特徴とする請求項１８または１９に記載の方法。
JP2016500998A 2013-03-12 2014-03-10 メモリセル、製造方法、半導体デバイス構造、及びメモリシステム Active JP6159009B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/797,185 US9379315B2 (en) 2013-03-12 2013-03-12 Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US13/797,185 2013-03-12
PCT/US2014/022555 WO2014164482A1 (en) 2013-03-12 2014-03-10 Memory cells, methods of fabrication, semiconductor device structures, and memory systems

Publications (2)

Publication Number Publication Date
JP2016515304A true JP2016515304A (ja) 2016-05-26
JP6159009B2 JP6159009B2 (ja) 2017-07-05

Family

ID=51523777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016500998A Active JP6159009B2 (ja) 2013-03-12 2014-03-10 メモリセル、製造方法、半導体デバイス構造、及びメモリシステム

Country Status (7)

Country Link
US (4) US9379315B2 (ja)
EP (1) EP2973574B1 (ja)
JP (1) JP6159009B2 (ja)
KR (2) KR102039280B1 (ja)
CN (2) CN105074829B (ja)
TW (1) TWI555173B (ja)
WO (1) WO2014164482A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
KR102105078B1 (ko) * 2013-05-30 2020-04-27 삼성전자주식회사 자기 기억 소자
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
JP6276588B2 (ja) * 2013-12-27 2018-02-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) * 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US9559143B2 (en) * 2015-01-05 2017-01-31 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including free layers that are cobalt-free
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
CN104795089B (zh) * 2015-04-21 2017-05-10 福州大学 低功耗两级放大器stt‑ram读取电路的控制方法
WO2017034563A1 (en) * 2015-08-26 2017-03-02 Intel IP Corporation Dual pulse spin hall memory with perpendicular magnetic elements
US9564581B1 (en) 2015-11-20 2017-02-07 HGST Netherlands B.V. Magnetoresistive effect devices having enhanced magnetic anisotropy
US9728242B1 (en) * 2016-03-04 2017-08-08 Kabushiki Kaisha Toshiba Memory device
KR102574163B1 (ko) * 2016-08-31 2023-09-06 삼성전자주식회사 자기 메모리 장치
CN107871816B (zh) * 2016-09-27 2020-10-27 上海磁宇信息科技有限公司 磁电阻元件中增强垂直磁矩稳定性的方法
US10727271B2 (en) 2017-01-05 2020-07-28 Micron Trechnology, Inc. Memory device having source contacts located at intersections of linear portions of a common source, electronic systems, and associated methods
US10014345B1 (en) 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication
US10453895B2 (en) 2017-01-05 2019-10-22 Micron Technology, Inc. Magnetic memory device with a common source having an array of openings, system, and method of fabrication
US10665773B2 (en) * 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
US10636964B2 (en) 2018-03-30 2020-04-28 Applied Materials, Inc. Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy
US11205679B2 (en) 2019-07-22 2021-12-21 Samsung Electronics Co., Ltd. Magnetic memory device including a free layer and a pinned layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2009021532A (ja) * 2007-03-16 2009-01-29 Momo Alliance Co Ltd 電気的接続に係る接続構造体、及び照明装置
JP2009021352A (ja) * 2007-07-11 2009-01-29 Toshiba Corp 磁気記録素子及び磁気記録装置
JP2011060918A (ja) * 2009-09-08 2011-03-24 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子、磁気ランダムアクセスメモリ、光変調器、表示装置、ホログラフィ装置、ホログラム記録装置および光変調器の製造方法
US20120146167A1 (en) * 2010-12-10 2012-06-14 Avalanche Technology Memory system having thermally stable perpendicular magneto tunnel junction (mtj) and a method of manufacturing same
WO2012148587A1 (en) * 2011-04-25 2012-11-01 International Business Machines Corp. Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory

Family Cites Families (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760745A (en) 1986-12-05 1988-08-02 Mag Dev Inc. Magnetoelastic torque transducer
US5768069A (en) * 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6258470B1 (en) 1998-01-16 2001-07-10 Matsushita Electric Industrial Co., Ltd. Exchange coupling film, magnetoresistance effect device, magnetoresistance effective head and method for producing exchange coupling film
GB2343308B (en) 1998-10-30 2000-10-11 Nikolai Franz Gregor Schwabe Magnetic storage device
JP4568926B2 (ja) 1999-07-14 2010-10-27 ソニー株式会社 磁気機能素子及び磁気記録装置
US6275363B1 (en) 1999-07-23 2001-08-14 International Business Machines Corporation Read head with dual tunnel junction sensor
US6166948A (en) 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2001084756A (ja) 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
DE10113853B4 (de) * 2000-03-23 2009-08-06 Sharp K.K. Magnetspeicherelement und Magnetspeicher
JP3603771B2 (ja) * 2000-09-26 2004-12-22 松下電器産業株式会社 磁気抵抗素子およびそれを用いた磁気センサ、メモリー装置
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6603678B2 (en) 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
JP2002208682A (ja) 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
EP1391942A4 (en) 2001-05-31 2007-08-15 Nat Inst Of Advanced Ind Scien TUNNEL MAGNETIC RESISTANCE ELEMENT
US6667861B2 (en) 2001-07-16 2003-12-23 International Business Machines Corporation Dual/differential GMR head with a single AFM layer
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6829157B2 (en) 2001-12-05 2004-12-07 Korea Institute Of Science And Technology Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
US7095933B2 (en) 2002-04-09 2006-08-22 Barth Phillip W Systems and methods for designing and fabricating multi-layer structures having thermal expansion properties
US6866255B2 (en) 2002-04-12 2005-03-15 Xerox Corporation Sputtered spring films with low stress anisotropy
US6815248B2 (en) 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6849464B2 (en) 2002-06-10 2005-02-01 Micron Technology, Inc. Method of fabricating a multilayer dielectric tunnel barrier structure
JP3678213B2 (ja) 2002-06-20 2005-08-03 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP4252353B2 (ja) 2002-07-16 2009-04-08 株式会社日立製作所 半導体レーザ素子の製造方法
JP2004128229A (ja) 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6985338B2 (en) 2002-10-21 2006-01-10 International Business Machines Corporation Insulative in-stack hard bias for GMR sensor stabilization
US6980468B1 (en) 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
JP2004200245A (ja) 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US6845038B1 (en) 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6998150B2 (en) 2003-03-12 2006-02-14 Headway Technologies, Inc. Method of adjusting CoFe free layer magnetostriction
KR100544690B1 (ko) 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US20040224243A1 (en) 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US7189583B2 (en) 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
KR100548997B1 (ko) 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
JP2005064050A (ja) 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US7274080B1 (en) 2003-08-22 2007-09-25 International Business Machines Corporation MgO-based tunnel spin injectors
US7298595B2 (en) 2003-09-26 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Differential GMR sensor with multi-layer bias structure between free layers of first and second self-pinned GMR sensors
US7195927B2 (en) 2003-10-22 2007-03-27 Hewlett-Packard Development Company, L.P. Process for making magnetic memory structures having different-sized memory cell layers
US7282755B2 (en) 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7083988B2 (en) 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7239568B2 (en) * 2004-01-29 2007-07-03 Hewlett-Packard Development Company, Lp. Current threshold detector
US7564152B1 (en) 2004-02-12 2009-07-21 The United States Of America As Represented By The Secretary Of The Navy High magnetostriction of positive magnetostrictive materials under tensile load
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7130167B2 (en) 2004-03-03 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having improved synthetic free layer
US20050211973A1 (en) 2004-03-23 2005-09-29 Kiyotaka Mori Stressed organic semiconductor
US20070035890A1 (en) 2004-04-02 2007-02-15 Tdk Corporation Composed free layer for stabilizing magnetoresistive head having low magnetostriction
JP3863536B2 (ja) 2004-05-17 2006-12-27 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP4868198B2 (ja) 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US20060042930A1 (en) 2004-08-26 2006-03-02 Daniele Mauri Method for reactive sputter deposition of a magnesium oxide (MgO) tunnel barrier in a magnetic tunnel junction
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
US7582923B2 (en) 2004-11-16 2009-09-01 Nec Corporation Magnetic memory and manufacturing method for the same
JP2006156608A (ja) 2004-11-29 2006-06-15 Hitachi Ltd 磁気メモリおよびその製造方法
JP2006165327A (ja) 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
US7230265B2 (en) 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US8068317B2 (en) 2005-07-22 2011-11-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent
US7372674B2 (en) 2005-07-22 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent and stronger pinning
US7349187B2 (en) * 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7791844B2 (en) 2005-12-14 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a magnetically stable free layer with a positive magnetostriction
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
JP2007250094A (ja) 2006-03-16 2007-09-27 Fujitsu Ltd 磁気記録媒体、磁気記録媒体の製造方法、及び磁気記録装置
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP4496189B2 (ja) 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US8593862B2 (en) * 2007-02-12 2013-11-26 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
US20080205130A1 (en) 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Mram free layer synthetic antiferromagnet structure and methods
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
US7682841B2 (en) 2007-05-02 2010-03-23 Qimonda Ag Method of forming integrated circuit having a magnetic tunnel junction device
US7486552B2 (en) 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7602033B2 (en) 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
EP2015307B8 (en) 2007-07-13 2013-05-15 Hitachi Ltd. Magnetoresistive device
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
TW200907964A (en) 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
JP4649457B2 (ja) 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8497559B2 (en) 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US7488609B1 (en) 2007-11-16 2009-02-10 Hitachi Global Storage Technologies Netherlands B.V. Method for forming an MgO barrier layer in a tunneling magnetoresistive (TMR) device
US7919794B2 (en) 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
JP5150284B2 (ja) * 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
US7727834B2 (en) 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
JP2009194210A (ja) 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US9021685B2 (en) 2008-03-12 2015-05-05 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
JP4724196B2 (ja) 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7885105B2 (en) 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8274818B2 (en) 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
KR101607356B1 (ko) 2008-09-03 2016-03-29 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자 및 그것을 이용하는 기억 장치
KR101004506B1 (ko) 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
KR101178767B1 (ko) 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US9165625B2 (en) 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7835173B2 (en) 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7929370B2 (en) 2008-11-24 2011-04-19 Magic Technologies, Inc. Spin momentum transfer MRAM design
FR2939955B1 (fr) 2008-12-11 2011-03-11 Commissariat Energie Atomique Procede pour la realisation d'une jonction tunnel magnetique et jonction tunnel magnetique ainsi obtenue.
US20100148167A1 (en) 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
JP4952725B2 (ja) 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
JP4738499B2 (ja) 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
JP5150531B2 (ja) 2009-03-03 2013-02-20 ルネサスエレクトロニクス株式会社 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US7969774B2 (en) 2009-03-10 2011-06-28 Micron Technology, Inc. Electronic devices formed of two or more substrates bonded together, electronic systems comprising electronic devices and methods of making electronic devices
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
ATE544153T1 (de) 2009-05-08 2012-02-15 Crocus Technology Magnetischer speicher mit wärmeunterstütztem schreibverfahren und niedrigem schreibstrom
KR101687845B1 (ko) 2009-05-19 2016-12-19 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자 및 그것을 이용한 기억장치
US20100327248A1 (en) 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
WO2011001746A1 (ja) 2009-07-03 2011-01-06 富士電機ホールディングス株式会社 磁気メモリー素子及びその駆動方法
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US8125746B2 (en) 2009-07-13 2012-02-28 Seagate Technology Llc Magnetic sensor with perpendicular anisotrophy free layer and side shields
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8779538B2 (en) 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
US20110031569A1 (en) 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP5527649B2 (ja) 2009-08-28 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8284594B2 (en) * 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8072800B2 (en) 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8169821B1 (en) 2009-10-20 2012-05-01 Avalanche Technology, Inc. Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM)
US8184411B2 (en) 2009-10-26 2012-05-22 Headway Technologies, Inc. MTJ incorporating CoFe/Ni multilayer film with perpendicular magnetic anisotropy for MRAM application
KR101740040B1 (ko) 2010-07-16 2017-06-09 삼성전자주식회사 패턴 구조물, 패턴 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
KR101658394B1 (ko) 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
KR101608671B1 (ko) 2009-12-16 2016-04-05 삼성전자주식회사 휴대 단말기의 프로세서 간 데이터 통신 방법 및 장치
US8238151B2 (en) 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
KR20110071702A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 그라핀을 이용한 스핀밸브소자 및 그 제조방법과 스핀밸브소자를 포함하는 자성소자
KR20110071710A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US9093163B2 (en) 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US8149614B2 (en) 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
WO2011149274A2 (ko) 2010-05-26 2011-12-01 고려대학교 산학협력단 자기적으로 연결되고 수직 자기 이방성을 갖도록 하는 비정질 버퍼층을 가지는 자기 터널 접합 소자
US8920947B2 (en) 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
JP5502627B2 (ja) 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US20120015099A1 (en) 2010-07-15 2012-01-19 Everspin Technologies, Inc. Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8564080B2 (en) 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
KR101746615B1 (ko) 2010-07-22 2017-06-14 삼성전자 주식회사 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템
US8772886B2 (en) 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
US8310868B2 (en) 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
JP2012129225A (ja) * 2010-12-13 2012-07-05 Sony Corp 記憶素子、メモリ装置
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
KR101739952B1 (ko) 2011-02-25 2017-05-26 삼성전자주식회사 자기 메모리 장치
JP2012182219A (ja) 2011-02-28 2012-09-20 Toshiba Corp 磁気ランダムアクセスメモリ
US8947914B2 (en) 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
US20120241878A1 (en) 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8508006B2 (en) 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US9799822B2 (en) 2011-05-20 2017-10-24 Nec Corporation Magnetic memory element and magnetic memory
EP2541554B1 (en) 2011-06-30 2015-12-30 Hitachi, Ltd. Magnetic functional device
KR101831931B1 (ko) 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US20130059168A1 (en) 2011-08-31 2013-03-07 Agency Fo Science, Technology And Research Magnetoresistance Device
JP5767925B2 (ja) 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP5867030B2 (ja) 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US8823117B2 (en) 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2009021532A (ja) * 2007-03-16 2009-01-29 Momo Alliance Co Ltd 電気的接続に係る接続構造体、及び照明装置
JP2009021352A (ja) * 2007-07-11 2009-01-29 Toshiba Corp 磁気記録素子及び磁気記録装置
JP2011060918A (ja) * 2009-09-08 2011-03-24 Nippon Hoso Kyokai <Nhk> スピン注入磁化反転素子、磁気ランダムアクセスメモリ、光変調器、表示装置、ホログラフィ装置、ホログラム記録装置および光変調器の製造方法
US20120146167A1 (en) * 2010-12-10 2012-06-14 Avalanche Technology Memory system having thermally stable perpendicular magneto tunnel junction (mtj) and a method of manufacturing same
WO2012148587A1 (en) * 2011-04-25 2012-11-01 International Business Machines Corp. Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory

Also Published As

Publication number Publication date
KR20180018858A (ko) 2018-02-21
KR102039280B1 (ko) 2019-10-31
KR20150123893A (ko) 2015-11-04
US20180233657A1 (en) 2018-08-16
US10276781B2 (en) 2019-04-30
TW201448170A (zh) 2014-12-16
CN108198584B (zh) 2021-11-05
EP2973574B1 (en) 2020-09-02
US20160308118A1 (en) 2016-10-20
KR101831504B1 (ko) 2018-02-26
US10651367B2 (en) 2020-05-12
US9972770B2 (en) 2018-05-15
US9379315B2 (en) 2016-06-28
JP6159009B2 (ja) 2017-07-05
EP2973574A1 (en) 2016-01-20
CN105074829A (zh) 2015-11-18
EP2973574A4 (en) 2016-11-23
CN108198584A (zh) 2018-06-22
US20140264663A1 (en) 2014-09-18
WO2014164482A1 (en) 2014-10-09
TWI555173B (zh) 2016-10-21
US20190097125A1 (en) 2019-03-28
CN105074829B (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
JP6159009B2 (ja) メモリセル、製造方法、半導体デバイス構造、及びメモリシステム
US11211554B2 (en) Electronic systems including magnetic regions
EP2862173B1 (en) Memory cells, semiconductor device structures, memory systems, and methods of fabrication
JP6427181B2 (ja) メモリセル、動作方法および製造方法、半導体デバイス構造およびメモリシステム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170608

R150 Certificate of patent or registration of utility model

Ref document number: 6159009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250