KR101940932B1

KR101940932B1 - 표시 장치 및 그 구동 방법

Info

Publication number: KR101940932B1
Application number: KR1020177000624A
Authority: KR
Inventors: 다이찌 니시까와; 야스유끼 오가와; 가오루 야마모또; 노리따까 기시; 시게쯔구 야마나까; 마사노리 오하라; 노보루 노구찌
Original assignee: 샤프 가부시키가이샤
Priority date: 2014-06-10
Filing date: 2015-06-05
Publication date: 2019-01-21
Also published as: WO2015190407A1; JP6284636B2; US20170186373A1; JPWO2015190407A1; CN111489699B; US20180342208A1; KR20170016950A; CN106663403A; CN106663403B; US10593267B2; US10074313B2; CN111489699A

Abstract

본 발명의 표시 장치는, 휴지 기간 내로 설정된 전류 측정 기간에 있어서, 데이터선(S1 내지 Sm)에 대하여 측정용 전압을 인가하여, m개의 화소 회로(18)로부터 모니터선(M1 내지 Mm)에 출력된 전류를 측정한 후에, 상기 데이터선(S1 내지 Sm)에 대하여 영상 신호에 따른 데이터 전압을 인가한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND METHOD FOR DRIVING SAME}

본 발명은 표시 장치에 관한 것으로, 특히 유기 EL 소자 등의 전기 광학 소자를 구비한 액티브 매트릭스형의 표시 장치 및 그 구동 방법에 관한 것이다.

최근 들어, 박형, 경량, 고속 응답 가능한 표시 장치로서, 유기 EL(Electro Luminescence) 표시 장치가 주목받고 있다. 유기 EL 표시 장치는, 2차원 형상으로 배치된 복수의 화소 회로를 구비하고 있다. 유기 EL 표시 장치의 화소 회로는, 유기 EL 소자와, 유기 EL 소자와 직렬로 설치된 구동 트랜지스터를 포함하고 있다. 구동 트랜지스터는 유기 EL 소자에 흐르는 전류의 양을 제어하고, 유기 EL 소자는 흐르는 전류의 양에 따른 휘도로 발광한다.

유기 EL 표시 장치에는, 사용 시간과 함께 화소의 휘도가 저하된다는 문제가 있다. 화소의 휘도가 저하되는 이유는, 사용 시간과 함께, 유기 EL 소자의 발광 효율이 저하되고, 구동 트랜지스터의 특성(예를 들어, 역치 전압 등)이 변동하기 때문이다. 이 문제를 해결하는 방법으로서, 화소 회로 내를 흐르는 전류를 데이터선 등을 경유해서 화소 회로의 외부에 판독하고, 판독한 전류를 측정한 결과에 기초하여 영상 신호를 보정하는 방법이 알려져 있다(예를 들어, 특허문헌 1을 참조). 또한, 전류 대신에 전압을 측정한 결과에 기초하여 영상 신호가 보정되는 경우도 있다.

이와는 별도로, 저소비 전력의 표시 장치로서, 휴지 구동(간헐 구동, 또는, 저주파 구동이라고도 불림)을 행하는 표시 장치가 알려져 있다. 휴지 구동이란, 동일한 화상을 계속해서 표시할 때 구동 기간과 휴지 기간을 설치하여, 구동 기간에는 구동 회로를 동작시키고, 휴지 기간에는 구동 회로의 동작을 정지시키는 구동 방법이다. 휴지 구동은, 화소 회로 내의 트랜지스터의 오프 누설 특성이 좋은(오프 누설 전류가 작은) 경우에 적용할 수 있다. 휴지 구동을 행하는 표시 장치는, 예를 들어 특허문헌 2에 기재되어 있다.

일본의 일본 특허 공개 제2005-284172호 공보 일본의 일본 특허 공개 제2004-78124호 공보

액티브 매트릭스형 표시 장치에서는, 1 프레임 기간은, 화소 회로를 1행씩 순서대로 선택해서 선택한 행의 화소 회로에 데이터 전압을 기입하는 영상 신호 기간과, 화소 회로에 데이터 전압을 기입하지 않는 수직 귀선 기간으로 분할된다. 화소 회로 내를 흐르는 전류를 측정한 결과에 기초하여 영상 신호를 보정하는 경우, 일반적인 주사선 구동 회로는 수직 귀선 기간에 선택 레벨의 신호를 출력하는 기능을 갖지 않는 점을 고려하여, 전류 측정 처리를 영상 신호 기간 내에 행하는 방법을 생각할 수 있다.

1 영상 신호 기간 내에 복수행의 화소 회로에 대해서 전류를 측정하는 방법으로서, 영상 신호 기간에 있어서 복수의 라인 기간을 선택하고, 선택한 라인 기간의 길이를 통상보다도 연장해서 데이터 전압의 기입과 전류의 측정을 행하는 방법(이하, 종래의 방법이라고 함)을 생각할 수 있다. 종래의 방법에서는, 주사선(G1 내지 Gn)은, 도 47에 나타내는 타이밍에서 선택된다. 그러나, 종래의 방법에서는, 라인 기간의 길이가 일정하지는 않으므로, 표시 제어 회로로부터 데이터선 구동 회로에의 데이터 전송 타이밍이 불규칙해진다. 이 때문에, 종래의 방법에는, 데이터 전송을 위해서 프레임 메모리나 수십 라인 분의 라인 메모리가 필요하게 된다는 문제가 있다. 또한, 종래의 방법에서는, 전류 측정 처리를 행할 때, 데이터 전압과는 상이한 측정용 전압을 화소 회로에 기입한다. 이 때문에, 종래의 방법에는, 화소 회로에 측정용 전압을 기입함으로써 유기 EL 소자의 평균적인 휘도가 변화하여, 표시 화상의 화질이 저하된다는 문제도 있다.

그 때문에, 본 발명은 간단한 회로를 사용하여, 표시 화상의 화질 저하를 방지하면서, 회로 소자의 특성을 취득하기 위한 전기량의 측정(예를 들어, 화소 회로의 전류의 측정)을 행할 수 있는 표시 장치를 제공하는 것을 목적으로 한다.

본 발명의 제1 국면은, 구동 기간과 휴지 기간을 갖는 액티브 매트릭스형의 표시 장치이며,

복수의 주사선과 복수의 데이터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부와,

상기 복수의 주사선을 구동하는 주사선 구동 회로와,

상기 복수의 데이터선을 구동하는 기능 외에 각 화소 회로로부터 출력된 전류를 측정하는 기능을 갖는 데이터선 구동 회로를 구비하고,

상기 주사선 구동 회로는, 휴지 기간 내에 설정된 전류 측정 기간에는, 상기 복수의 주사선 중에서 선택한 주사선에 대하여 전류 측정용 및 전압 기입용 주사 신호를 인가하고,

상기 데이터선 구동 회로는, 전류 측정 기간에는, 상기 복수의 데이터선에 대하여 측정용 전압을 인가하고, 선택된 주사선에 대응해서 설치되어 있는 화소 회로로부터 출력된 전류를 측정하고, 상기 복수의 데이터선에 대하여 영상 신호에 따른 데이터 전압을 인가하는 것을 특징으로 한다.

본 발명의 제2 국면은, 본 발명의 제1 국면에 있어서,

상기 주사선 구동 회로는, 구동 기간에는 라인 기간마다 상기 복수의 주사선을 순서대로 선택하고, 선택한 주사선에 대하여 선택 레벨의 주사 신호를 인가하고, 휴지 기간 내의 전류 측정 기간 이외의 기간에는 상기 복수의 주사선에 대하여 비선택 레벨의 주사 신호를 인가하고,

상기 데이터선 구동 회로는, 구동 기간에는 라인 기간마다 상기 복수의 데이터선에 대하여 상기 데이터 전압을 인가하는 것을 특징으로 한다.

본 발명의 제3 국면은, 본 발명의 제2 국면에 있어서,

구동 기간에는 각 라인 기간에서 선택 레벨이 되고, 휴지 기간에는 전류 측정 기간의 적어도 일부에서 선택 레벨이 되는 인에이블 신호를 출력하는 표시 제어 회로를 더 구비하고,

상기 주사선 구동 회로는, 상기 복수의 주사선에 대응하는 복수의 단을 갖고, 상기 인에이블 신호에 기초하여 상기 복수의 주사선에 인가하는 주사 신호를 출력하는 시프트 레지스터를 포함하는 것을 특징으로 한다.

본 발명의 제4 국면은, 본 발명의 제3 국면에 있어서,

상기 시프트 레지스터의 각 단은,

세트 단자 및 리셋 단자로부터 입력된 신호에 따라, 제1 노드의 전압을 선택 레벨 및 비선택 레벨로 전환하는 노드 제어 회로와,

상기 제1 노드의 전압이 선택 레벨일 때, 클럭 단자로부터 입력된 신호를 다음 단의 세트 단자 및 전단의 리셋 단자에 인가하는 제1 출력 제어 회로와,

상기 제1 노드의 전압이 선택 레벨일 때, 상기 인에이블 신호를 대응하는 주사선에 인가하는 제2 출력 제어 회로를 포함하는 것을 특징으로 한다.

본 발명의 제5 국면은, 본 발명의 제4 국면에 있어서,

상기 제1 출력 제어 회로는, 클럭 단자에 접속된 제1 도통 단자와, 다음 단의 세트 단자 및 전단의 리셋 단자에 접속된 제2 도통 단자와, 상기 제1 노드에 접속된 제어 단자를 갖는 제1 출력 제어 트랜지스터를 포함하고,

상기 제2 출력 제어 회로는, 상기 인에이블 신호가 부여되는 제1 도통 단자와, 대응하는 주사선에 접속된 제2 도통 단자와, 상기 제1 노드 또는 상기 제1 노드와 동일한 논리 레벨의 전압을 갖는 제2 노드에 접속된 제어 단자를 갖는 제2 출력 제어 트랜지스터를 포함하는 것을 특징으로 한다.

본 발명의 제6 국면은, 본 발명의 제5 국면에 있어서,

상기 표시부는,

복수의 모니터선을 더 포함하고,

각 화소 회로는,

전기 광학 소자와,

상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,

대응하는 데이터선과 상기 구동 트랜지스터의 제어 단자와의 사이에 설치되고, 대응하는 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,

대응하는 모니터선과 상기 구동 트랜지스터의 한쪽의 도통 단자와의 사이에 설치되고, 대응하는 주사선에 접속된 제어 단자를 갖는 판독 제어 트랜지스터와,

상기 구동 트랜지스터의 제어 단자와 한쪽의 도통 단자와의 사이에 설치된 콘덴서를 포함하는 것을 특징으로 한다.

본 발명의 제7 국면은, 본 발명의 제5 국면에 있어서,

각 화소 회로는,

전기 광학 소자와,

상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,

대응하는 데이터선과 상기 구동 트랜지스터의 한쪽의 도통 단자와의 사이에 설치되고, 대응하는 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,

상기 구동 트랜지스터의 제어 단자와 기준 전압을 갖는 배선과의 사이에 설치되고, 대응하는 주사선에 접속된 제어 단자를 갖는 기준 전압 인가 트랜지스터와,

본 발명의 제8 국면은, 본 발명의 제4 국면에 있어서,

상기 복수의 주사선은, 복수의 제1 주사선과 복수의 제2 주사선을 포함하고,

상기 인에이블 신호는, 제1 인에이블 신호와 제2 인에이블 신호를 포함하고,

상기 제2 출력 제어 회로는,

상기 제1 인에이블 신호가 부여되는 제1 도통 단자와, 대응하는 제1 주사선에 접속된 제2 도통 단자와, 상기 제1 노드 또는 상기 제1 노드와 동일한 논리 레벨의 전압을 갖는 제2 노드에 접속된 제어 단자를 갖는 제2 출력 제어 트랜지스터와,

상기 제2 인에이블 신호가 부여되는 제1 도통 단자와, 대응하는 제2 주사선에 접속된 제2 도통 단자와, 상기 제1 노드 또는 상기 제1 노드와 동일한 논리 레벨의 전압을 갖는 제3 노드에 접속된 제어 단자를 갖는 제3 출력 제어 트랜지스터를 포함하는 것을 특징으로 한다.

본 발명의 제9 국면은, 본 발명의 제8 국면에 있어서,

각 화소 회로는,

전기 광학 소자와,

상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,

대응하는 데이터선과 상기 구동 트랜지스터의 제어 단자와의 사이에 설치되고, 대응하는 제1 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,

대응하는 데이터선과 상기 구동 트랜지스터의 한쪽의 도통 단자와의 사이에 설치되고, 대응하는 제2 주사선에 접속된 제어 단자를 갖는 판독 제어 트랜지스터와,

상기 구동 트랜지스터의 제어 단자와 다른 쪽의 도통 단자와의 사이에 설치된 콘덴서를 포함하는 것을 특징으로 한다.

본 발명의 제10 국면은, 본 발명의 제3 국면에 있어서,

상기 표시 제어 회로는, 상기 시프트 레지스터의 홀수 단째용 인에이블 신호와, 상기 시프트 레지스터의 짝수 단째용 인에이블 신호를 출력하는 것을 특징으로 한다.

본 발명의 제11 국면은, 본 발명의 제3 국면에 있어서,

상기 표시 제어 회로는, 휴지 기간에 있어서 선택 레벨의 인에이블 신호를 출력하는 타이밍을 복수의 휴지 기간마다 전환하는 것을 특징으로 한다.

본 발명의 제12 국면은, 본 발명의 제3 국면에 있어서,

상기 주사선 구동 회로는, 인듐, 갈륨, 아연, 및 산소를 포함하는 산화물 반도체를 사용해서 형성된 트랜지스터를 포함하는 것을 특징으로 한다.

본 발명의 제13 국면은, 본 발명의 제3 국면에 있어서,

상기 시프트 레지스터는, 구동 기간에는 라인 기간마다 시프트 동작을 행하고, 휴지 기간에는 라인 기간보다도 긴 주기로 시프트 동작을 행하는 것을 특징으로 한다.

본 발명의 제14 국면은, 본 발명의 제2 국면에 있어서,

상기 데이터선 구동 회로에서 측정된 전류에 기초하여 영상 신호를 보정하는 보정 연산부를 더 구비한 것을 특징으로 한다.

본 발명의 제15 국면은, 화상을 표시하기 위한 회로 소자를 포함하고 복수행×복수열의 화소 매트릭스를 구성하는 복수개의 화소 회로를 구비한 액티브 매트릭스형의 표시 장치이며,

각 화소 회로에 전압을 공급하기 위해서 상기 화소 매트릭스의 각 열에 대응하도록 설치된 데이터선과,

각 화소 회로에의 전압의 기입을 제어하기 위해서 상기 화소 매트릭스의 각 행에 대응하도록 설치된 제1 주사선과,

상기 회로 소자의 특성을 취득하기 위한 전기량의 측정을 행할지 여부를 제어하기 위해서 상기 화소 매트릭스의 각 행에 대응하도록 설치된 제2 주사선과,

각 화소 회로에 공급해야 할 전압을 상기 데이터선에 인가하는 기능 외에 전기량의 측정을 행하는 기능을 갖는 데이터선 구동 회로와,

상기 화소 매트릭스를 형성하는 복수의 행에 1대1로 대응하는 복수의 단을 포함하고, 각 단이 상기 제1 주사선 및 상기 제2 주사선에 접속된 시프트 레지스터를 포함하고, 상기 제1 주사선 및 상기 제2 주사선에 각각 제1 주사 신호 및 제2 주사 신호를 인가하는 주사선 구동 회로

를 구비하고,

상기 시프트 레지스터의 각 단은, 1개의 시프트 클럭에 기초하여, 상기 제1 주사선에 인가해야 할 제1 주사 신호 및 상기 제2 주사선에 인가해야 할 제2 주사 신호의 양쪽 레벨을 제어하는 것을 특징으로 한다.

본 발명의 제16 국면은, 본 발명의 제15 국면에 있어서,

상기 시프트 레지스터의 각 단은,

제1 노드와,

다음 단에 접속된 제1 출력 노드와,

상기 제1 주사선에 접속된 제2 출력 노드와,

상기 제2 주사선에 접속된 제3 출력 노드와,

전단의 제1 출력 노드로부터 부여되는 출력 신호가 비선택 레벨에서 선택 레벨로 변화했을 때 상기 제1 노드를 오프 레벨에서 온 레벨로 변화시키는 제1 노드 제어부와,

상기 제1 노드가 온 레벨로 되어 있을 때, 상기 제1 출력 노드로부터 출력되는 출력 신호의 레벨을 제어 클럭에 기초하여 제어하는 출력 신호 제어부와,

상기 제1 노드가 온 레벨로 되어 있을 때, 상기 제2 출력 노드로부터 출력되는 제1 주사 신호의 레벨을 제1 인에이블 신호에 기초하여 제어하는 제1 주사 신호 제어부와,

상기 제1 노드가 온 레벨로 되어 있을 때, 상기 제3 출력 노드로부터 출력되는 제2 주사 신호의 레벨을 제2 인에이블 신호에 기초하여 제어하는 제2 주사 신호 제어부

를 포함하는 것을 특징으로 한다.

본 발명의 제17 국면은, 본 발명의 제16 국면에 있어서,

상기 시프트 레지스터의 각 단은, 상기 제2 출력 노드로부터 출력되는 제1 주사 신호의 레벨을 비선택 레벨로 하는 제1 주사 신호 리셋부를 더 포함하고,

상기 제1 주사 신호 제어부는, 상기 제1 노드에 제어 단자가 접속되고, 상기 제1 인에이블 신호가 제1 도통 단자에 부여되고, 상기 제2 출력 노드 및 상기 제1 주사 신호 리셋부에 제2 도통 단자가 접속된 제1 주사 제어 트랜지스터와,

상기 제1 노드에 일단부가 접속되고, 상기 제1 주사 제어 트랜지스터의 제2 도통 단자에 타단부가 접속된 제1 부스트 용량

을 갖는 것을 특징으로 한다.

본 발명의 제18 국면은, 본 발명의 제17 국면에 있어서,

상기 제1 인에이블 신호는, 4상 이상의 클럭 신호이며,

상기 시프트 레지스터에 있어서 서로 인접하는 2개의 단에는, 상기 제1 인에이블 신호로서 서로 다른 상의 클럭 신호가 부여되는 것을 특징으로 한다.

본 발명의 제19 국면은, 본 발명의 제16 국면에 있어서,

상기 시프트 레지스터의 각 단은, 상기 제3 출력 노드로부터 출력되는 제3 주사 신호의 레벨을 비선택 레벨로 하는 제2 주사 신호 리셋부를 더 포함하고,

상기 제2 주사 신호 제어부는, 상기 제1 노드에 제어 단자가 접속되고, 상기 제2 인에이블 신호가 제1 도통 단자에 부여되고, 상기 제3 출력 노드 및 상기 제2 주사 신호 리셋부에 제2 도통 단자가 접속된 제2 주사 제어 트랜지스터를 갖는 것을 특징으로 한다.

본 발명의 제20 국면은, 본 발명의 제19 국면에 있어서,

상기 제2 주사 신호 제어부는, 상기 제1 노드에 일단부가 접속되고, 상기 제2 주사 제어 트랜지스터의 제2 도통 단자에 타단부가 접속된 제2 부스트 용량을 더 갖는 것을 특징으로 한다.

본 발명의 제21 국면은, 본 발명의 제19 국면에 있어서,

상기 제2 인에이블 신호는, 2상 이상의 클럭 신호이며,

상기 시프트 레지스터에 있어서 서로 인접하는 2개의 단에는, 상기 제2 인에이블 신호로서 서로 다른 상의 클럭 신호가 부여되는 것을 특징으로 한다.

본 발명의 제22 국면은, 본 발명의 제19 국면에 있어서,

상기 제1 주사 신호 제어부는, 상기 제1 노드에 제어 단자가 접속되고, 상기 제1 인에이블 신호가 제1 도통 단자에 부여되고, 상기 제2 출력 노드 및 상기 제1 주사 신호 리셋부에 제2 도통 단자가 접속된 제1 주사 제어 트랜지스터를 갖고,

상기 제1 주사 제어 트랜지스터의 전류 능력은, 상기 제2 주사 제어 트랜지스터의 전류 능력보다도 큰 것을 특징으로 한다.

본 발명의 제23 국면은, 본 발명의 제22 국면에 있어서,

상기 제1 주사 제어 트랜지스터의 채널 폭은, 상기 제2 주사 제어 트랜지스터의 채널 폭보다도 큰 것을 특징으로 한다.

본 발명의 제24 국면은, 본 발명의 제16 국면에 있어서,

상기 시프트 레지스터의 각 단은,

상기 제2 출력 노드로부터 출력되는 제1 주사 신호의 레벨을 비선택 레벨로 하는 제1 주사 신호 리셋부와,

상기 제3 출력 노드로부터 출력되는 제2 주사 신호의 레벨을 비선택 레벨로 하는 제2 주사 신호 리셋부

를 더 포함하고,

동일한 신호에 기초하여, 상기 제1 주사 신호 리셋부는 상기 제1 주사 신호의 레벨을 비선택 레벨로 하고, 상기 제2 주사 신호 리셋부는 상기 제2 주사 신호의 레벨을 비선택 레벨로 하는 것을 특징으로 한다.

본 발명의 제25 국면은, 본 발명의 제16 국면에 있어서,

상기 시프트 레지스터의 각 단은,

상기 제1 출력 노드로부터 출력되는 출력 신호의 레벨을 비선택 레벨로 하는 출력 신호 리셋부와,

를 더 포함하고,

동일한 신호에 기초하여, 상기 출력 신호 리셋부는 상기 출력 신호의 레벨을 비선택 레벨로 하고, 상기 제1 주사 신호 리셋부는 상기 제1 주사 신호의 레벨을 비선택 레벨로 하고, 상기 제2 주사 신호 리셋부는 상기 제2 주사 신호의 레벨을 비선택 레벨로 하는 것을 특징으로 한다.

본 발명의 제26 국면은, 본 발명의 제15 국면에 있어서,

상기 데이터선 구동 회로는, 전기량의 측정을 수직 주사 기간에 행하는 것을 특징으로 한다.

본 발명의 제27 국면은, 본 발명의 제15 국면에 있어서,

통상의 표시 동작을 행하는 구동 기간과, 상기 데이터선 구동 회로 및 상기 주사선 구동 회로의 동작을 정지하는 휴지 기간을 반복하는 휴지 구동이 채용되고,

상기 데이터선 구동 회로는, 전기량의 측정을 휴지 기간에 행하는 것을 특징으로 한다.

본 발명의 제28 국면은, 본 발명의 제15 국면에 있어서,

상기 데이터선 구동 회로는, 장치의 전원 온 직후의 기간 또는 장치의 전원 오프가 지시되고 나서 장치의 전원이 오프될 때까지의 기간인 비표시 기간에 전기량의 측정을 행하는 것을 특징으로 한다.

본 발명의 제29 국면은, 본 발명의 제28 국면에 있어서,

상기 데이터선 구동 회로는, 전기량의 측정을 행할 때마다, 흑색 표시에 상당하는 전압을 상기 데이터선에 인가하고,

상기 주사선 구동 회로는, 상기 데이터선 구동 회로에 의해 흑색 표시에 상당하는 전압이 상기 데이터선에 인가되고 있는 기간에 상기 제1 주사선에 대하여 선택 레벨의 제1 주사 신호를 인가함과 함께 상기 제2 주사선에 대하여 선택 레벨의 제2 주사 신호를 인가하는 것을 특징으로 한다.

본 발명의 제30 국면은, 본 발명의 제15 국면에 있어서,

전기량의 측정이 행하여지는 행을 측정 대상 행이라 정의했을 때, 상기 회로 소자의 특성을 취득하는 처리가 행하여지는 특성 검출 처리 기간은, 전기량을 측정하는 준비가 행하여지는 측정 준비 기간과, 상기 측정 준비 기간 후에 설치되어 전기량의 측정이 행하여지는 전기량의 측정 기간과, 상기 전기량의 측정 기간 후에 설치되어 상기 측정 대상 행에 있어서 원하는 표시가 행해지도록 준비하는 표시 준비 기간을 포함하고,

상기 주사선 구동 회로는,

상기 측정 준비 기간에는, 상기 측정 대상 행에 대응하는 제1 주사선에 대하여 선택 레벨의 제1 주사 신호를 인가하고,

상기 전기량의 측정 기간에는, 상기 측정 대상 행에 대응하는 제2 주사선에 대하여 선택 레벨의 제2 주사 신호를 인가하고,

상기 표시 준비 기간에는, 상기 측정 대상 행에 대응하는 제1 주사선에 대하여 선택 레벨의 제1 주사 신호를 인가하고,

상기 데이터선 구동 회로는, 상기 측정 준비 기간에는, 상기 회로 소자의 특성이 취득되도록 전기량의 측정을 행하기 위한 전압을 상기 데이터선에 인가하고,

상기 표시 준비 기간에는, 상기 측정 대상 행에 대응하는 각 화소의 목표 휘도에 따른 전압을 상기 데이터선에 인가하는 것을 특징으로 한다.

본 발명의 제31 국면은, 본 발명의 제30 국면에 있어서,

상기 전기량의 측정 기간은, 상기 측정 준비 기간보다도 긴 기간으로 설정되고, 또한 상기 표시 준비 기간보다도 긴 기간으로 설정되어 있는 것을 특징으로 한다.

본 발명의 제32 국면은, 본 발명의 제30 국면에 있어서,

상기 전기량의 측정 기간의 길이가 변경 가능하게 구성되어 있는 것을 특징으로 한다.

본 발명의 제33 국면은, 본 발명의 제30 국면에 있어서,

상기 특성 검출 처리 기간은, 상기 측정 준비 기간 전에 설치되고, 상기 측정 대상 행에 있어서 흑색 표시가 행하여지도록 하는 화소 리셋 기간을 더 포함하고,

상기 주사선 구동 회로는, 상기 화소 리셋 기간에는, 상기 측정 대상 행에 대응하는 제1 주사선에 대하여 선택 레벨의 제1 주사 신호를 인가함과 함께 상기 측정 대상 행에 대응하는 제2 주사선에 대하여 선택 레벨의 제2 주사 신호를 인가하고,

상기 데이터선 구동 회로는, 상기 화소 리셋 기간에는, 흑색 표시에 상당하는 전압을 상기 데이터선에 인가하는 것을 특징으로 한다.

본 발명의 제34 국면은, 본 발명의 제15 국면에 있어서,

상기 복수개의 화소 회로 및 상기 주사선 구동 회로는, 1매의 유리 기판 상에 형성되어 있는 것을 특징으로 한다.

본 발명의 제35 국면은, 본 발명의 제34 국면에 있어서,

상기 복수개의 화소 회로 및 상기 주사선 구동 회로는, 인듐, 갈륨, 아연, 및 산소를 포함하는 산화물 반도체를 사용해서 형성된 트랜지스터를 포함하는 것을 특징으로 한다.

본 발명의 제36 국면은, 본 발명의 제34 국면에 있어서,

상기 주사선 구동 회로는, 상기 제1 주사선 및 상기 제2 주사선이 연장되는 방향에 대해서, 상기 화소 매트릭스가 형성되는 직사각형 영역의 한쪽 측에만 설치되어 있는 것을 특징으로 한다.

본 발명의 제37 국면은, 본 발명의 제34 국면에 있어서,

상기 주사선 구동 회로는, 상기 제1 주사선 및 상기 제2 주사선이 연장되는 방향에 대해서, 상기 화소 매트릭스가 형성되는 직사각형 영역의 한쪽의 측 및 다른 쪽의 측에 설치되어 있는 것을 특징으로 한다.

본 발명의 제38 국면은, 본 발명의 제15 국면에 있어서,

상기 데이터선 구동 회로 및 상기 주사선 구동 회로의 동작을 제어하는 제어부를 더 구비하고,

상기 제어부는, 상기 데이터선 구동 회로에 의해 전기량의 측정이 행하여질 때는, 상기 시프트 레지스터에 있어서 시프트 클럭의 전송이 정지하도록 상기 주사선 구동 회로의 동작을 제어하는 것을 특징으로 한다.

본 발명의 제39 국면은, 복수의 주사선과 복수의 데이터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부를 갖고, 구동 기간과 휴지 기간을 갖는 액티브 매트릭스형의 표시 장치의 구동 방법이며,

상기 복수의 주사선을 구동하는 스텝과,

상기 복수의 데이터선을 구동하여, 각 화소 회로로부터 출력된 전류를 측정하는 스텝을 구비하고,

상기 복수의 주사선을 구동하는 스텝에서는, 휴지 기간 내로 설정된 전류 측정 기간에는, 상기 복수의 주사선 중에서 선택한 주사선에 대하여 전류 측정용 및 전압 기입용의 주사 신호를 인가하고,

상기 복수의 데이터선을 구동해서 전류를 측정하는 스텝에서는, 전류 측정 기간에는, 상기 복수의 데이터선에 대하여 측정용 전압을 인가하고, 선택된 주사선에 대응해서 설치되어 있는 화소 회로로부터 출력된 전류를 측정하고, 상기 복수의 데이터선에 대하여 영상 신호에 따른 데이터 전압을 인가하는 것을 특징으로 한다.

본 발명의 제40 국면은, 화상을 표시하기 위한 회로 소자를 포함하고, 복수행×복수열의 화소 매트릭스를 구성하는 복수개의 화소 회로와, 각 화소 회로에 전압을 공급하기 위해서 상기 화소 매트릭스의 각 열에 대응하도록 설치된 데이터선과, 각 화소 회로에의 전압의 기입을 제어하기 위해서 상기 화소 매트릭스의 각 행에 대응하도록 설치된 제1 주사선과, 상기 회로 소자의 특성을 취득하기 위한 전기량의 측정을 행할지 여부를 제어하기 위해서 상기 화소 매트릭스의 각 행에 대응하도록 설치된 제2 주사선을 구비한 액티브 매트릭스형의 표시 장치의 구동 방법이며,

각 화소 회로에 공급해야 할 전압의 상기 데이터선에의 인가 및 전기량의 측정이 행해지도록 상기 데이터선을 구동하는 데이터선 구동 스텝과,

상기 화소 매트릭스를 형성하는 복수의 행에 1대1로 대응하는 복수의 단을 포함하고, 각 단이 상기 제1 주사선 및 상기 제2 주사선에 접속된 시프트 레지스터에 의해 상기 제1 주사선 및 상기 제2 주사선에 각각 제1 주사 신호 및 제2 주사 신호를 인가하는 주사선 구동 스텝

을 구비하고,

상기 주사선 구동 스텝에서는, 상기 시프트 레지스터의 각 단이, 1개의 시프트 클럭에 기초하여, 상기 제1 주사선에 인가해야 할 제1 주사 신호 및 상기 제2 주사선에 인가해야 할 제2 주사 신호의 양쪽 레벨을 제어하는 것을 특징으로 한다.

본 발명의 제1 또는 제39 국면에 의하면, 구동 기간과 휴지 기간을 사용해서 휴지 구동을 행하는 경우에, 휴지 기간 내에 전류 측정 기간을 설정하여, 전류 측정 기간에 있어서 측정용 전압을 기입한 화소 회로로부터 출력된 전류를 측정할 수 있다. 또한, 전류 측정 기간에 있어서 화소 회로에 데이터 전압을 기입함으로써, 전류 측정이 표시 화상에 끼치는 영향을 억제하여, 표시 화상의 화질 저하를 방지할 수 있다.

본 발명의 제2 국면에 의하면, 휴지 기간 내의 전류 측정 기간 이외의 기간에 주사선의 전압을 고정함으로써, 표시 장치의 소비 전력을 삭감할 수 있다.

본 발명의 제3 국면에 의하면, 구동 기간과 휴지 기간에서 서로 다른 형태로 변화하는 인에이블 신호에 기초하여, 동일한 시프트 레지스터를 사용해서 구동 기간의 주사 신호와 휴지 기간의 주사 신호를 생성함으로써, 주사선 구동 회로의 구성을 간단화할 수 있다.

본 발명의 제4 국면에 의하면, 2개의 출력 제어 회로를 사용하여, 다음 단에의 출력 신호와는 별도로, 인에이블 신호에 기초하는 주사 신호를 출력할 수 있다.

본 발명의 제5 국면에 의하면, 다음 단에의 출력 신호를 출력하는 제1 출력 제어 회로를 제1 출력 제어 트랜지스터를 사용해서 구성하고, 주사 신호를 출력하는 제2 출력 제어 회로를 제2 출력 제어 트랜지스터를 사용해서 구성할 수 있다.

본 발명의 제6 국면에 의하면, 전기 광학 소자와 3개의 트랜지스터와 콘덴서를 포함하는 화소 회로와 모니터선을 구비한 표시 장치에 있어서, 간단한 회로를 사용하여, 표시 화상의 화질 저하를 방지하면서 화소 회로의 전류를 측정할 수 있다.

본 발명의 제7 국면에 의하면, 전기 광학 소자와 3개의 트랜지스터와 콘덴서를 포함하는 화소 회로와 기준 전압을 갖는 배선을 구비한 표시 장치에 있어서, 간단한 회로를 사용하여, 표시 화상의 화질 저하를 방지하면서 화소 회로의 전류를 측정할 수 있다.

본 발명의 제8 국면에 의하면, 2종류의 주사선을 구비한 표시 장치에 있어서, 다음 단에의 출력 신호를 출력하는 제1 출력 제어 회로를 제1 출력 제어 트랜지스터를 사용해서 구성하고, 2개의 주사 신호를 출력하는 제2 출력 제어 회로를 제2 출력 제어 트랜지스터 및 제3 출력 제어 트랜지스터를 사용해서 구성할 수 있다.

본 발명의 제9 국면에 의하면, 전기 광학 소자와 3개의 트랜지스터와 콘덴서를 포함하는 화소 회로를 구비한 표시 장치에 있어서, 간단한 회로를 사용하여, 표시 화상의 화질 저하를 방지하면서 화소 회로의 전류를 측정할 수 있다.

본 발명의 제10 국면에 의하면, 시프트 레지스터의 홀수 단째와 짝수 단째에 서로 다른 인에이블 신호를 공급함으로써, 인접하는 주사선의 전압이 동일한 시간대에 선택 레벨로 되는 것을 방지할 수 있다.

본 발명의 제11 국면에 의하면, 휴지 기간에 동일한 주사선을 계속해서 선택함으로써, 동일한 화소 회로에 대해서 조건을 전환해서 전류를 복수회 측정할 수 있다.

본 발명의 제12 국면에 의하면, 인듐, 갈륨, 아연, 및 산소를 포함하는 산화물 반도체는 아몰퍼스 실리콘보다도 높은 이동도를 가지므로, 상기 산화물 반도체를 사용해서 주사선 구동 회로에 포함되는 트랜지스터를 형성함으로써, 트랜지스터의 사이즈를 작게 하고, 주사선 구동 회로의 레이아웃 면적을 삭감할 수 있다. 따라서, 화소 회로와 주사선 구동 회로를 일체로 형성하는 경우에, 화소 영역의 주위에 형성되는 프레임의 면적을 삭감할 수 있다. 또한, 상기 산화물 반도체를 사용해서 형성된 트랜지스터는, 오프 누설 전류가 작다는 특징을 갖는다. 따라서, 화소 회로와 주사선 구동 회로를 일체로 형성함으로써, 유지한 전압이 변동되기 어려워 휴지 구동에 적합한 화소 회로와, 동작을 휴지하고 있는 기간이 긴 경우에도 오동작하기 어려운 주사선 구동 회로를 실현할 수 있다.

본 발명의 제13 국면에 의하면, 전류 측정 기간을 라인 기간보다도 길게 함으로써, 전류 측정 기간에 있어서 측정용 전압의 기입, 전류의 측정, 및 데이터 전압의 기입을 필요한 시간을 들여서 행할 수 있다.

본 발명의 제14 국면에 의하면, 전류 측정 결과에 기초하여 영상 신호를 보정함으로써, 화소의 휘도 저하를 보상하고, 표시 화상의 화질을 향상시킬 수 있다.

본 발명의 제15 또는 제40 국면에 의하면, 주사선 구동 회로 내에는, 1개의 시프트 클럭에 기초하여 제1 주사 신호 및 제2 주사 신호의 양쪽 레벨을 제어하는 시프트 레지스터가 설치된다. 따라서, 간단한 회로를 사용하여, 회로 소자의 특성을 취득하기 위한 전기량의 측정을 행할 수 있다.

본 발명의 제16 국면에 의하면, 제어 클럭, 제1 인에이블 신호 및 제2 인에이블 신호의 파형을 적합하게 제어함으로써, 본 발명의 제15 국면의 효과를 발휘하는 표시 장치가 실현된다.

본 발명의 제17 국면에 의하면, 제1 주사 제어 트랜지스터와 제1 부스트 용량을 갖는 제1 주사 신호 제어부를 구비한 표시 장치에 있어서, 본 발명의 제15 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제18 국면에 의하면, 제1 인에이블 신호로서 4상 이상의 클럭 신호를 사용한 표시 장치에 있어서, 본 발명의 제15 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제19 국면에 의하면, 제2 주사 제어 트랜지스터를 갖는 제2 주사 신호 제어부를 구비한 표시 장치에 있어서, 본 발명의 제15 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제20 국면에 의하면, 제2 주사 제어 트랜지스터와 제2 부스트 용량을 갖는 제2 주사 신호 제어부를 구비한 표시 장치에 있어서, 본 발명의 제15 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제21 국면에 의하면, 제2 인에이블 신호로서 2상 이상의 클럭 신호를 사용한 표시 장치에 있어서, 본 발명의 제15 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제22 국면에 의하면, 충분히 짧은 시간에 화소에의 기입을 행할 수 있고, 전기량을 측정하는 기간을 충분히 확보하는 것이 가능하게 된다.

본 발명의 제23 국면에 의하면, 본 발명의 제22 국면과 마찬가지의 효과가 얻어진다.

본 발명의 제24 국면에 의하면, 간이한 구성으로, 제1 주사 신호 및 제2 주사 신호의 양쪽 레벨을 비선택 레벨로 하는 것이 가능하게 된다.

본 발명의 제25 국면에 의하면, 간이한 구성으로, 출력 신호, 제1 주사 신호, 제2 주사 신호의 모든 레벨을 비선택 레벨로 하는 것이 가능하게 된다.

본 발명의 제26 국면에 의하면, 휴지 구동 등의 특별한 구동 방법이 채용되지 않은 경우에도, 회로 소자의 특성을 취득하기 위한 전기량의 측정을 행하는 것이 가능하게 된다.

본 발명의 제27 국면에 의하면, 표시 화상의 화질에 영향을 미치지 않고, 회로 소자의 특성을 취득하기 위한 전기량의 측정을 행하는 것이 가능하게 된다.

본 발명의 제28 국면에 의하면, 휴지 구동 등의 특별한 구동 방법이 채용되지 않은 경우에도, 회로 소자의 특성을 취득하기 위한 전기량의 측정을 행하는 것이 가능하게 된다. 또한, 표시 화상의 화질에 전혀 영향을 미치지 않고 전기량의 측정을 행하는 것이 가능하게 된다.

본 발명의 제29 국면에 의하면, 비표시 기간에 불필요한 표시(예를 들어, 유기 EL 소자의 발광)가 행하여지는 것이 방지된다.

본 발명의 제30 국면에 의하면, 전기량의 측정 후에 각 화소에 목표 휘도에 따른 전압이 인가되므로, 전기량의 측정이 표시 화상에 끼치는 영향을 억제하여, 표시 화상의 화질 저하를 방지할 수 있다.

본 발명의 제31 국면에 의하면, 전기량의 측정 결과의 신뢰성이 향상되므로, 더 효과적으로 회로 소자의 열화를 보상하는 것이 가능하게 된다.

본 발명의 제32 국면에 의하면, 전기량의 측정 결과(아날로그 데이터)를 AD 변환할 때 A/D 변환기에 의한 AD 변환의 분해능을 유효하게 활용하는 것이 가능하게 된다.

본 발명의 제33 국면에 의하면, 전기량의 측정이 행하여지기 직전에, 화소의 표시 상태가 흑색 표시의 상태로 된다. 이에 의해, 전기량의 측정이 행하여지기 전의 화소 회로 내의 상태가 측정 결과에 미치는 영향을 제거하는 것이 가능하게 된다.

본 발명의 제34 국면에 의하면, 화소 회로와 주사선 구동 회로가 동일한 유리 기판 상에 형성되므로, 표시 장치의 소형화가 가능하게 된다.

본 발명의 제35 국면에 의하면, 인듐, 갈륨, 아연, 및 산소를 포함하는 산화물 반도체는 아몰퍼스 실리콘보다도 높은 이동도를 가지므로, 상기 산화물 반도체를 사용해서 주사선 구동 회로에 포함되는 트랜지스터를 형성함으로써, 트랜지스터의 사이즈를 작게 하고, 주사선 구동 회로의 레이아웃 면적을 삭감할 수 있다. 따라서, 화소 회로와 주사선 구동 회로를 일체로 형성하는 경우에, 화소 영역의 주위에 형성되는 프레임의 면적을 삭감할 수 있다. 또한, 상기 산화물 반도체를 사용해서 형성된 트랜지스터는, 오프 누설 전류가 작다는 특징을 갖는다. 따라서, 전기량의 측정이 행하여질 때의 S/N비를 높일 수 있다.

본 발명의 제36 국면에 의하면, 화소 매트릭스가 형성되는 직사각형 영역의 양측에 주사선 구동 회로가 설치되는 구성에 비하여, 전체의 사이즈를 작게 할 수 있다.

본 발명의 제37 국면에 의하면, 표시부의 좌우 양측의 프레임의 사이즈를 용 이하게 동일하게 할 수 있다.

본 발명의 제38 국면에 의하면, 시프트 클럭의 전송이 정지되어 있는 기간 중에 확실하게 전기량의 측정을 행하는 것이 가능하게 된다.

도 1은 본 발명의 제1 실시 형태에 따른 표시 장치의 구성을 도시하는 블록도이다.
도 2는 도 1에 도시하는 표시 장치의 화소 회로의 회로도이다.
도 3은 도 1에 도시하는 표시 장치의 주사선 구동 회로의 블록도이다.
도 4는 도 3에 도시하는 주사선 구동 회로의 단위 회로의 회로도이다.
도 5는 도 4에 도시하는 단위 회로의 타이밍 차트이다.
도 6은 도 4에 도시하는 단위 회로의 타이밍 차트이다.
도 7은 도 4에 도시하는 단위 회로의 타이밍 차트이다.
도 8은 도 4에 도시하는 단위 회로의 타이밍 차트이다.
도 9는 도 1에 도시하는 표시 장치의 동작을 나타내는 타이밍 차트이다.
도 10은 도 1에 도시하는 표시 장치의 휴지 기간에 있어서의 출력 신호(Y1)의 파형을 나타내는 타이밍 차트이다.
도 11은 도 1에 도시하는 표시 장치의 휴지 기간에 있어서의 데이터선과 모니터선의 전압 변화를 도시하는 모식도이다.
도 12는 도 1에 도시하는 표시 장치의 상세한 타이밍 차트이다.
도 13은 도 1에 도시하는 표시 장치의 보정 데이터 기억부와 보정 연산부의 상세를 도시하는 블록도이다.
도 14는 도 1에 도시하는 표시 장치의 CPU 동작을 나타내는 흐름도이다.
도 15는 본 발명의 제2 실시 형태에 따른 표시 장치의 구성을 도시하는 블록도이다.
도 16은 도 15에 도시하는 표시 장치의 화소 회로의 회로도이다.
도 17은 도 15에 도시하는 표시 장치의 상세한 타이밍 차트이다.
도 18은 도 15에 도시하는 표시 장치의 보정 데이터 기억부와 보정 연산부의 상세를 도시하는 블록도이다.
도 19는 도 15에 도시하는 표시 장치의 CPU 동작을 나타내는 흐름도이다.
도 20은 본 발명의 제3 실시 형태에 따른 표시 장치의 구성을 도시하는 블록도이다.
도 21은 도 20에 나타내는 표시 장치의 화소 회로의 회로도이다.
도 22는 도 20에 나타내는 표시 장치의 주사선 구동 회로의 블록도이다.
도 23은 도 22에 나타내는 주사선 구동 회로의 단위 회로의 회로도이다.
도 24는 도 20에 나타내는 표시 장치의 상세한 타이밍 차트이다.
도 25는 도 20에 나타내는 표시 장치의 휴지 기간에 있어서의 데이터선의 전압 변화를 도시하는 모식도이다.
도 26은 본 발명의 제4 실시 형태에서의 구동 방법에 대해서 설명하기 위한 타이밍 차트이다.
도 27은 본 발명의 제5 실시 형태에 따른 표시 장치의 구성을 도시하는 블록도이다.
도 28은 상기 제5 실시 형태에 있어서, 화소 회로 및 전류 측정부를 포함하는 영역의 구성을 도시하는 회로도이다.
도 29는 상기 제5 실시 형태에 있어서, 특성 검출을 위한 전류 측정이 행하여질 때의 동작에 대해서 설명하기 위한 타이밍 차트이다.
도 30은 상기 제5 실시 형태에 있어서, 전원 온일 때 집중적으로 다수의 행에 관한 전류 측정이 행하여지는 경우의 처리 수순을 나타내는 흐름도이다.
도 31은 상기 제5 실시 형태에 있어서, 전원 오프일 때 집중 모니터가 행하여지는 경우의 처리 수순을 나타내는 흐름도이다.
도 32는 제1 변형예에 관한 표시 장치의 구성을 도시하는 블록도이다.
도 33은 상기 제1 변형예에 있어서, 데이터선의 접속처의 전환에 대해서 설명하기 위한 도면이다.
도 34는 상기 제1 변형예에 있어서, 전압 측정부의 일 구성예를 도시하는 도면이다.
도 35는 도 32에 나타내는 표시 장치의 상세한 타이밍 차트이다.
도 36은 제2 변형예에 있어서, 화소 회로 및 전류 측정부의 구성을 도시하는 회로도이다.
도 37은 상기 제2 변형예에 있어서, 제어 클럭 신호의 제어에 대해서 설명하기 위한 도면이다.
도 38은 상기 제2 변형예에 있어서, 적분 시간의 조정에 대해서 설명하기 위한 도면이다.
도 39는 제3 변형예에 관한 표시 장치의 구성을 도시하는 블록도이다.
도 40은 상기 제3 변형예에서의 주사선 구동 회로 내의 단위 회로의 회로도이다.
도 41은 상기 제3 변형예에서의 주사선의 구동 방법에 대해서 설명하기 위한 타이밍 차트이다.
도 42는 제4 변형예에서의 단위 회로의 주요부의 구성을 도시하는 블록도이다.
도 43은 상기 제4 변형예에서의 단위 회로의 회로도이다.
도 44는 제5 변형예에서의 단위 회로의 회로도이다.
도 45는 상기 제5 변형예에서의 주사선 구동 회로의 구성을 도시하는 블록도이다.
도 46은 제6 변형예에서의 구동 방법에 대해서 설명하기 위한 타이밍 차트이다.
도 47은 연장한 라인 기간을 갖는 표시 장치의 타이밍 차트이다.

<1. 제1 실시 형태>

<1.1 구성>

도 1은, 본 발명의 제1 실시 형태에 따른 표시 장치의 구성을 도시하는 블록도이다. 도 1에 도시하는 표시 장치(1)는, 표시부(11), 표시 제어 회로(12), 주사선 구동 회로(13), 소스 드라이버(데이터선 구동/전류 측정 회로)(14), A/D 변환기(15), 보정 데이터 기억부(16), 및 보정 연산부(17)를 구비한 액티브 매트릭스형의 유기 EL 표시 장치이다. 이하, m 및 n은 2 이상의 정수, i는 1 이상 n 이하의 정수, j는 1 이상 m 이하의 정수인 것으로 한다.

표시부(11)는, n개의 주사선(G1 내지 Gn), m개의 데이터선(S1 내지 Sm), m개의 모니터선(M1 내지 Mm), 및 (m×n)개의 화소 회로(18)를 포함하고 있다. 주사선(G1 내지 Gn)은, 서로 평행하게 배치된다. 데이터선(S1 내지 Sm)과 모니터선(M1 내지 Mm)은, 서로 평행하게 또한 주사선(G1 내지 Gn)과 직교하도록 배치된다. 주사선(G1 내지 Gn)과 데이터선(S1 내지 Sm)은, (m×n)개소에서 교차한다. (m×n)개의 화소 회로(18)는, 주사선(G1 내지 Gn)과 데이터선(S1 내지 Sm)과의 교차점에 대응해서 2차원 형상으로 배치된다. 이 (m×n)개의 화소 회로(18)에 의해, n행×m열의 화소 매트릭스가 형성되어 있다. 화소 회로(18)에는, 도시하지 않은 전극을 사용해서 하이 레벨 전원 전압(ELVDD)과 로우 레벨 전원 전압(ELVSS)이 공급된다. 이하, 주사선의 연신 방향(도 1에서는 수평 방향)을 행방향, 데이터선의 연신 방향(도 1에서는 수직 방향)을 열방향이라 한다.

표시 제어 회로(12)는 표시 장치(1)의 제어 회로이다. 표시 제어 회로(12)는 주사선 구동 회로(13)에 대하여 제어 신호(CS1)를 출력하고, 소스 드라이버(14)에 대하여 제어 신호(CS2)를 출력하고, 보정 연산부(17)에 대하여 영상 신호(X1)를 출력한다. 제어 신호(CS2)에는, 예를 들어 소스 스타트 펄스나 소스 클럭 등이 포함된다. 제어 신호(CS1)의 상세는 후술한다.

주사선 구동 회로(13)는, 제어 신호(CS1)에 따라 주사선(G1 내지 Gn)을 구동한다(상세는 후술). 또한, 주사선 구동 회로(13)에는, 도시하지 않은 전원 회로로부터 하이 레벨 전압(VDD) 및 로우 레벨 전압(VSS)이 부여되어 있다. 소스 드라이버(14)에는, 제어 신호(CS2)와, 보정 연산부(17)로부터 출력된 보정 후의 영상 신호(X2)가 공급된다. 소스 드라이버(14)는, 데이터선(S1 내지 Sm)을 구동하는 기능(데이터선 구동 회로로서의 기능)과, 화소 회로(18)로부터 모니터선(M1 내지 Mm)에 출력된 전류를 측정하는 기능(전류 측정 회로로서의 기능)을 갖는다. 보다 상세하게는, 소스 드라이버(14)는, 제어 신호(CS2)에 따라, 영상 신호(X2)에 따른 m개의 전압(이하, 데이터 전압이라고 함)을 데이터선(S1 내지 Sm)에 각각 인가한다. 또한, 소스 드라이버(14)는, 제어 신호(CS2)에 따라, m개의 측정용 전압을 데이터선(S1 내지 Sm)에 각각 인가하고, 그때 화소 회로(18)로부터 모니터선(M1 내지 Mm)에 출력된 m개의 전류를 각각 전압으로 변환해서 출력한다.

A/D 변환기(15)는, 소스 드라이버(14)의 출력 전압을 디지털 데이터로 변환한다. 보정 데이터 기억부(16)는, 보정 연산부(17)에 의한 보정 연산에 필요한 데이터(이하, 보정 데이터라고 함)를 기억한다. 보정 연산부(17)는, A/D 변환기(15)로부터 출력된 데이터에 기초하여, 보정 데이터 기억부(16)에 기억된 보정 데이터를 갱신한다. 또한, 보정 연산부(17)는, 보정 데이터 기억부(16)에 기억된 보정 데이터를 참조하여, 표시 제어 회로(12)로부터 출력된 영상 신호(X1)를 보정하고, 보정 후의 영상 신호(X2)를 출력한다.

도 2는, i행 j열째의 화소 회로(18)의 회로도이다. 도 2에 도시한 바와 같이, 화소 회로(18)는, 유기 EL 소자(L1), 트랜지스터(Q1 내지 Q3), 및 콘덴서(C1)를 포함하고, 주사선(Gi), 데이터선(Sj), 및 모니터선(Mj)에 접속된다. 트랜지스터(Q1 내지 Q3)는, N채널형 TFT(Thin Film Transistor: 박막 트랜지스터)이다. 트랜지스터(Q1)의 드레인 단자에는, 하이 레벨 전원 전압(ELVDD)이 인가된다. 트랜지스터(Q1)의 소스 단자는, 유기 EL 소자(L1)의 애노드 단자에 접속된다. 유기 EL 소자(L1)의 캐소드 단자에는, 로우 레벨 전원 전압(ELVSS)이 인가된다. 트랜지스터(Q2)의 한쪽의 도통 단자(도 2에서는 좌측 단자)는 데이터선(Sj)에 접속되고, 트랜지스터(Q2)의 다른 쪽 도통 단자는 트랜지스터(Q1)의 게이트 단자에 접속된다. 트랜지스터(Q3)의 한쪽의 도통 단자(도 2에서는 좌측 단자)는 모니터선(Mj)에 접속되고, 트랜지스터(Q3)의 다른 쪽 도통 단자는 트랜지스터(Q1)의 소스 단자와 유기 EL 소자(L1)의 애노드 단자에 접속된다. 트랜지스터(Q2, Q3)의 게이트 단자는, 주사선(Gi)에 접속된다. 콘덴서(C1)는, 트랜지스터(Q1)의 게이트 단자와 소스 단자의 사이에 설치된다. 트랜지스터(Q1)는 구동 트랜지스터로서 기능하고, 트랜지스터(Q2)는 기입 제어 트랜지스터로서 기능하고, 트랜지스터(Q3)는 판독 제어 트랜지스터로서 기능한다.

도 3은, 주사선 구동 회로(13)의 구성을 도시하는 블록도이다. 도 3에 도시한 바와 같이, 주사선 구동 회로(13)는, n개의 단위 회로(41)를 다단 접속한 시프트 레지스터를 포함하고 있다. 도 3에는 1 내지 4단째의 단위 회로(41)가 기재되어 있는데, 5 내지 n단째의 단위 회로(41)도 마찬가지의 형태로 접속된다. 단위 회로(41)는, 클럭 단자(CK, CKB), 인에이블 단자(EN), 세트 단자(S), 리셋 단자(R), 및 출력 단자(Y1, Y2)를 갖는다. 주사선 구동 회로(13)에 공급되는 제어 신호(CS1)에는, 게이트 스타트 펄스(GSP), 게이트 클럭(GCK1, GCK2), 및 인에이블 신호(EN1, EN2)가 포함된다.

게이트 스타트 펄스(GSP)는, 1단째의 단위 회로(41)의 세트 단자(S)에 부여된다. 게이트 클럭(GCK1)은, 홀수 단째의 단위 회로(41)의 클럭 단자(CK)와 짝수 단째의 단위 회로(41)의 클럭 단자(CKB)에 부여된다. 게이트 클럭(GCK2)은, 짝수 단째의 단위 회로(41)의 클럭 단자(CK)와 홀수 단째의 단위 회로(41)의 클럭 단자(CKB)에 부여된다. 인에이블 신호(EN1)는 홀수 단째의 단위 회로(41)의 인에이블 단자(EN)에 부여되고, 인에이블 신호(EN2)는 짝수 단째의 단위 회로(41)의 인에이블 단자(EN)에 부여된다. 1단째의 단위 회로(41)의 출력 단자(Y1)는, 2단째의 단위 회로(41)의 세트 단자(S)에 접속된다. 2 내지 (n-1)단째의 단위 회로(41)의 출력 단자(Y1)는, 다음 단의 단위 회로(41)의 세트 단자(S)와 전단의 단위 회로(41)의 리셋 단자(R)에 접속된다. n단째의 단위 회로(41)의 출력 단자(Y1)는, (n-1)단째의 단위 회로(41)의 리셋 단자(R)에 접속된다. n단째의 단위 회로(41)의 리셋 단자(R)에는, 영상 신호 기간 종료를 나타내는 신호가 부여된다(도시하지 않음). i단째의 단위 회로(41)의 출력 단자(Y2)는, 주사선(Gi)에 접속된다.

도 4는, 단위 회로(41)의 회로도이다. 도 4에 도시한 바와 같이, 단위 회로(41)는, 트랜지스터(Q11 내지 Q17) 및 콘덴서(C11, C12)를 포함하고 있다. 트랜지스터(Q11 내지 Q17)는, N채널형 TFT이다. 트랜지스터(Q11)의 드레인 단자와 게이트 단자는, 세트 단자(S)에 접속된다. 트랜지스터(Q11)의 소스 단자는, 트랜지스터(Q12)의 드레인 단자, 트랜지스터(Q13)의 게이트 단자 및 트랜지스터(Q15)의 한쪽의 도통 단자(도 4에서는 좌측 단자)에 접속된다. 트랜지스터(Q13)의 드레인 단자는 클럭 단자(CK)에 접속되고, 트랜지스터(Q13)의 소스 단자는 트랜지스터(Q14)의 드레인 단자와 출력 단자(Y1)에 접속된다. 트랜지스터(Q15)의 다른 쪽 도통 단자는 트랜지스터(Q16)의 게이트 단자에 접속되고, 트랜지스터(Q15)의 게이트 단자에는 하이 레벨 전압(VDD)이 인가된다. 트랜지스터(Q16)의 드레인 단자는 인에이블 단자(EN)에 접속되고, 트랜지스터(Q16)의 소스 단자는 트랜지스터(Q17)의 드레인 단자와 출력 단자(Y2)에 접속된다. 트랜지스터(Q12, Q14, Q17)의 소스 단자에는, 로우 레벨 전압(VSS)이 인가된다. 트랜지스터(Q12)의 게이트 단자는 리셋 단자(R)에 접속되고, 트랜지스터(Q14, Q17)의 게이트 단자는 클럭 단자(CKB)에 접속된다. 콘덴서(C11)는 트랜지스터(Q13)의 게이트 단자와 소스 단자의 사이에 설치되고, 콘덴서(C12)는 트랜지스터(Q16)의 게이트 단자와 소스 단자의 사이에 설치된다.

트랜지스터(Q11, Q12)는, 세트 단자(S)와 리셋 단자(R)로부터 입력된 신호에 따라, 도 4에 도시하는 노드(N1)(제1 노드)의 전압을 하이 레벨과 로우 레벨로 전환하는 노드 제어 회로로서 기능한다. 트랜지스터(Q13, Q14)와 콘덴서(C11)는, 노드(N1)가 부스트 상태일 때, 클럭 단자(CK)로부터 입력된 신호를 다음 단의 단위 회로(41)의 세트 단자(S)와 전단의 단위 회로(41)의 리셋 단자(R)에 인가하는 제1 출력 제어 회로로서 기능한다. 트랜지스터(Q15 내지 Q17)와 콘덴서(C12)는, 노드(N1)의 전압이 하이 레벨일 때, 표시 제어 회로(12)로부터 출력된 인에이블 신호(EN1 또는 EN2)를 주사선(Gi)에 인가하는 제2 출력 제어 회로로서 기능한다.

화소 회로(18)에 포함되는 트랜지스터(Q1 내지 Q3) 및 주사선 구동 회로(13)의 단위 회로(41)에 포함되는 트랜지스터(Q11 내지 Q17)는, 예를 들어 인듐(In), 갈륨(Ga), 아연(Zn) 및 산소(O)를 포함하는 산화물 반도체를 사용해서 형성된다.

도 5는, 단위 회로(41)의 타이밍 차트이다. 도 5를 참조하여, 단위 회로(41)의 동작을 설명한다. 이하, 단위 회로(41)의 단자 경유로 입출력되는 신호를 그 단자와 동일한 명칭으로 부른다. 예를 들어, 클럭 단자(CK) 경유로 입력되는 신호를 클럭 신호(CK)라 칭한다. 또한, 트랜지스터(Q13, Q16)의 게이트 단자가 접속된 노드를, 각각, 노드(N1), 노드(N2)라고 한다. 도 5에 도시한 바와 같이, 클럭 신호(CK, CKB)는, 서로 다른 기간에 하이 레벨이 된다. 세트 신호(S)는, 클럭 신호(CKB)의 하이 레벨 기간(도 5에서는 시각 t1 내지 t2)에 하이 레벨이 된다. 리셋 신호(R)는, 클럭 신호(CKB)의 다음의 하이 레벨 기간(도 5에서는 시각 t5 내지 t6)에 하이 레벨이 된다.

시각 t1보다 전에는, 노드(N1)의 전압은 로우 레벨이다. 시각 t1에서 세트 신호(S)가 하이 레벨로 변화하면, 트랜지스터(Q11)는 온 상태로 되고, 노드(N1)의 전압은 하이 레벨로 변화한다. 또한, 노드(N1)의 전압이 통상의 하이 레벨일 때는 트랜지스터(Q13)는 온 상태가 되지만, 클럭 신호(CK)가 로우 레벨이므로, 출력 신호(Y1)는 로우 레벨인 상태 그대로 유지된다. 시각 t2에서, 세트 신호(S)가 로우 레벨로 변화하면, 트랜지스터(Q11)는 오프 상태로 되고, 노드(N1)는 하이 임피던스 상태가 된다. 노드(N1)의 전압은, 시각 t2 이후에도 하이 레벨이다.

시각 t3에서, 클럭 신호(CK)가 하이 레벨로 변화한다. 이때 노드(N1)는, 하이 임피던스 상태이므로, 클럭 신호(CK)가 하이 레벨로 변화하면, 노드(N1)의 전압은 부트스트랩에 의해 통상의 하이 레벨보다도 높아진다(노드(N1)가 부스트 상태로 된다). 따라서, 하이 레벨의 클럭 신호(CK)는, 그대로의 레벨에서(트랜지스터(Q13)의 역치 전압분만큼 저하되지 않고), 트랜지스터(Q13)를 통과해서 출력 단자(Y1)로부터 출력된다. 시각 t4에서 클럭 신호(CK)가 로우 레벨로 변화하면, 노드(N1)의 전압은 통상의 하이 레벨로 돌아가고, 출력 신호(Y1)는 로우 레벨로 변화한다.

시각 t5에서 리셋 신호(R)가 하이 레벨로 변화하면, 트랜지스터(Q12)는 온 상태로 되고, 노드(N1)의 전압은 로우 레벨로 변화한다. 또한, 시각 t5에서 클럭 신호(CKB)가 하이 레벨로 변화하면, 트랜지스터(Q14)는 온 상태로 된다. 트랜지스터(Q14)는, 출력 신호(Y1)를 확실하게 로우 레벨로 하는 기능을 갖는다. 이렇게 노드(N1)의 전압이 하이 레벨일 때, 클럭 신호(CK)가 출력 단자(Y1)로부터 출력된다.

트랜지스터(Q16, Q17) 및 콘덴서(C12)는, 트랜지스터(Q13, Q14) 및 콘덴서(C11)와 마찬가지의 형태로 접속되어 있다. 노드(N2)가 하이 임피던스 상태에서 노드(N2)의 전압이 하이 레벨일 때, 인에이블 신호(EN)가 하이 레벨로 변화하면, 노드(N2)의 전압은 부트스트랩에 의해 통상의 하이 레벨보다도 높아진다(노드(N2)가 부스트 상태로 된다). 트랜지스터(Q15)는, 노드(N2)의 전압이 통상의 하이 레벨보다도 높은 때를 제외하고 온 상태로 유지된다. 노드(N2)는, 노드(N1)와 동일한 논리 레벨의 전압을 갖는다. 따라서, 노드(N1, N2)의 전압이 하이 레벨일 때, 인에이블 신호(EN)가 출력 단자(Y2)로부터 출력된다.

또한, 트랜지스터(Q15)는, 노드(N2)의 전압이 소정 이상으로 되면 오프 상태가 되어, 노드(N1, N2)를 전기적으로 분리하고, 부트스트랩에 의한 노드(N2)의 전압 상승을 보조하는 기능을 갖는다. 콘덴서(C11)는, 부트스트랩에 의한 노드(N1)의 전압 상승을 보조하는 기능과, 클럭 신호(CK)에 혼입된 노이즈가 트랜지스터(Q13)의 기생 용량을 통해서 노드(N1)의 전압에 끼치는 영향을 저감하는 기능을 갖는다. 콘덴서(C12)는, 콘덴서(C11)와 마찬가지의 기능을 갖는다.

상술한 바와 같이, 노드(N2)는, 노드(N1)와 동일한 논리 레벨의 전압을 갖는다. 여기서, 구동 기간에는, 도 6에 나타내는 파형의 인에이블 신호(EN)가 단위 회로(41)에 부여된다. 이 때문에, 시각 t3이 되면, 노드(N2)의 전압은 부트스트랩에 의해 통상의 하이 레벨보다도 높아진다(노드(N2)가 부스트 상태로 된다). 이에 의해, 하이 레벨인 인에이블 신호(EN)가, 그대로의 레벨에서(트랜지스터(Q16)의 역치 전압분만큼 저하되지 않고), 트랜지스터(Q16)를 통과해서 출력 단자(Y2)로부터 출력된다(도 6을 참조). 한편, 휴지 기간에는, 후술하는 전류 측정 기간을 제외하고, 도 7에 도시하는 바와 같이 인에이블 신호(EN)는 로우 레벨로 유지된다. 이 때문에, 시각 t3에 노드(N2)의 전압이 부트스트랩에 의해 통상의 하이 레벨보다도 높아져도, 출력 단자(Y2)의 전압은 로우 레벨로 유지된다. 휴지 기간에는, 도 8에 도시하는 바와 같이 전류 측정 기간에만 인에이블 신호(EN)는 하이 레벨이 된다. 이 때문에, 전류 측정 기간(도 8에서는 시각 t3 내지 시각 t4의 기간)에는, 노드(N2)의 전압이 부트스트랩에 의해 통상의 하이 레벨보다도 높아짐으로써, 하이 레벨인 인에이블 신호(EN)가, 그대로의 레벨에서(트랜지스터(Q16)의 역치 전압분만큼 저하되지 않고), 트랜지스터(Q16)를 통과해서 출력 단자(Y2)로부터 출력된다.

<1.2 구동 방법>

도 9는, 표시 장치(1)의 동작을 나타내는 타이밍 차트이다. 표시 장치(1)는 구동 기간과 휴지 기간을 사용한 휴지 구동을 행한다. 구동 기간의 길이는 1 프레임 기간으로 설정되고, 구동 기간은 영상 신호 기간과 수직 귀선 기간으로 분할된다. 영상 신호 기간은, n행의 화소 회로(18)에 대응하고, n개의 라인 기간(수평 기간이라고도 불림)을 포함하고 있다. 영상 신호 기간에서는, 게이트 클럭(GCK1, GCK2)의 주기는 각각 2 라인 기간이며, n개의 주사선(G1 내지 Gn)은 1 라인 기간씩 순서대로 선택된다. i번째의 라인 기간에서는, 주사선 구동 회로(13)는 주사선(Gi)의 전압을 하이 레벨로 제어하고, 소스 드라이버(14)는, 데이터선(S1 내지 Sm)에 대하여 m개의 데이터 전압을 인가한다. 이에 의해, 주사선(Gi)에 접속된 m개의 화소 회로(18)에 데이터 전압이 기입된다(도 9에서는 프로그램이라고 기재).

휴지 기간의 길이는, 1 프레임 기간보다도 길게, 예를 들어 복수 프레임 기간으로 설정된다. 휴지 기간은, 영상 유지 기간과 수직 귀선 기간으로 분할된다. 게이트 클럭(GCK1, GCK2)은, 구동 기간뿐만 아니라 휴지 기간에서도 하이 레벨과 로우 레벨로 변화한다. 휴지 기간에 있어서의 게이트 클럭(GCK1, GCK2)의 주기는, 2 라인 기간보다도 길다. 휴지 기간에서는, 도 10에 도시한 바와 같이, n개의 단위 회로(41)의 출력 신호(Y1)는, 오름차순으로(1단째, 2단째, 3단째, …의 순서대로) 게이트 클럭(GCK1, GCK2)의 반주기씩 하이 레벨이 된다. 이하, 휴지 기간에 있어서 1 내지 n단째의 단위 회로(41)의 출력 신호(Y1)가 하이 레벨이 되는 기간을, 각각, 1 내지 n번째의 휴지 라인 기간이라고 한다. 이하의 설명에서는, 영상 유지 기간은 1 내지 n번째의 휴지 라인 기간을 1회씩 포함한다고 가정한다.

휴지 기간에는, 1개의 휴지 라인 기간(이하, i번째의 휴지 라인 기간이라 함)이 전류 측정 기간으로서 선택된다. 전류 측정 기간에는 주사선(Gi)이 선택된다. 주사선 구동 회로(13)는, 전류 측정 기간에는, 선택한 주사선(Gi)에 대하여, 전류 측정용 주사 신호 및 전압 기입용 주사 신호를 인가한다. 휴지 기간에 선택되는 주사선은, 소정의 방법으로(예를 들어, 오름차순으로, 또는, 랜덤하게) 결정되며, 4 휴지 기간마다 전환된다. 휴지 기간 내의 전류 측정 기간 이외의 기간에는, 주사선 구동 회로(13)는 주사선(G1 내지 Gn)의 전압을 로우 레벨로 제어한다(도 9에서는 굵은 파선으로 기재).

도 11은, 휴지 기간에 있어서의 데이터선(Sj)과 모니터선(Mj)의 전압의 변화를 도시하는 모식도이다. 소스 드라이버(14)는, 전류 측정 기간에는, 데이터선(S1 내지 Sm)에 대하여 측정용 전압을 인가하여, m개의 화소 회로(18)로부터 모니터선(M1 내지 Mm)에 출력된 전류를 측정하고, 데이터선(S1 내지 Sm)에 대하여 m개의 데이터 전압을 인가한다. 이에 의해, 주사선(Gi)에 접속된 m개의 화소 회로(18)에 대해서, 측정용 전압을 기입하는 처리, 전류를 측정하는 처리 및 데이터 전압을 기입하는 처리가 행하여진다. 표시 장치(1)에서는, 측정용 전압을 기입하는 처리와 전류를 측정하는 처리는 동일한 시간대에 행하여진다. 휴지 기간의 전류 측정 기간 이외의 기간에는, 소스 드라이버(14)는 데이터선(Sj)을 구동하지 않는다.

도 12는, 표시 장치(1)의 상세한 타이밍 차트이다. 도 12에는, 휴지 기간에 짝수 번째의 주사선(Gi)(i는 짝수)을 선택하는 경우의 타이밍이 기재되어 있다. 또한, 한쪽의 클럭의 하강 시점과 다른 쪽의 클럭의 상승 시점과의 사이에는 도 5에 도시하는 바와 같이 얼마간의 간격이 형성되어 있는데, 도 12에서는 설명의 편의상, 당해 간격을 무시하고 도시하고 있다. 도 12에 도시한 바와 같이, 게이트 클럭(GCK1, GCK2)은, 서로 다른 기간에 하이 레벨이 된다. 구동 기간에서는 게이트 클럭(GCK1, GCK2)의 주기는 2 라인 기간이며, 게이트 스타트 펄스(GSP)(도시하지 않음)는, 구동 기간의 개시 전에 1 라인 기간만 하이 레벨이 된다. 따라서, 1 내지 n단째의 단위 회로(41)의 출력 신호(Y1)는, 각각, 1 내지 n번째의 라인 기간에 하이 레벨이 되고, 구동 기간 내의 그 이외의 기간에는 로우 레벨이 된다. 구동 기간에는, 인에이블 신호(EN1, EN2)는, 각각, 게이트 클럭(GCK1, GCK2)과 마찬가지로 변화한다. 이 때문에, 각 단의 단위 회로(41)에 있어서, 클럭 신호(CK)와 인에이블 신호(EN)는 마찬가지로 변화하고, 출력 신호(Y2)는 출력 신호(Y1)와 마찬가지로 변화한다. 따라서, 구동 기간에는, 주사선(G1 내지 Gn)의 전압은, 각각, 1 내지 n번째의 라인 기간에서만 하이 레벨이 된다.

휴지 기간에서는 게이트 클럭(GCK1, GCK2)의 주기는 각각 2 휴지 라인 기간이며, 게이트 스타트 펄스(GSP)는, 휴지 기간 내의 소정의 타이밍에 1 휴지 라인 기간만 하이 레벨이 된다. 따라서, 1 내지 n단째의 단위 회로(41)의 출력 신호(Y1)는, 각각, i번째의 휴지 라인 기간에 하이 레벨이 되고, 휴지 기간 내의 그 이외의 기간에는 로우 레벨이 된다. 상술한 바와 같이 휴지 기간에 주사선(Gi)을 선택하는 경우, i번째의 휴지 라인 기간에는, i가 홀수인 경우에는 인에이블 신호(EN1)가 하이 레벨이 되고, i가 짝수인 경우에는 인에이블 신호(EN2)가 하이 레벨이 된다. 인에이블 신호(EN1, EN2)는, 휴지 기간 내의 그 이외의 기간에는 로우 레벨이 된다(도 12는 i가 짝수인 경우를 나타냄). 이 때문에, i단째의 단위 회로(41)에서는, 클럭 신호(CK)와 인에이블 신호(EN)는 마찬가지로 변화하고, 출력 신호(Y2)는 출력 신호(Y1)와 마찬가지로 변화한다. 1 내지 n단째(i단째를 제외함)의 단위 회로(41)에서는, 인에이블 신호(EN)가 로우 레벨이므로, 출력 신호(Y2)는 로우 레벨이다. 따라서, 휴지 기간에는, 주사선(Gi)의 전압은 i번째의 휴지 라인 기간에서만 하이 레벨이 되고, 주사선(G1 내지 Gn)(Gi를 제외함)의 전압은 로우 레벨로 유지된다.

이하, 도 12에 나타내는 타이밍에서 주사선(Gi)과 데이터선(Sj)을 구동했을 때의 i행 j열째의 화소 회로(18)의 동작을 설명한다. 이하, 트랜지스터(Q1)의 특성을 「TFT 특성」이라고 하며, 유기 EL 소자(L1)의 특성을 「OLED 특성」이라고 한다. i번째의 라인 기간에는, 주사선(Gi)의 전압은 하이 레벨이므로, 트랜지스터(Q2, Q3)는 온 상태가 된다. 이때, 소스 드라이버(14)는 데이터선(Sj)에 대하여 데이터 전압(Dij)을 인가한다. 따라서, 트랜지스터(Q1)의 게이트 전압은 Dij가 된다.

i번째의 라인 기간의 종료 시에, 선택된 주사선(Gi)의 전압은 로우 레벨로 변화한다. 이에 따라, 트랜지스터(Q2, Q3)는 오프 상태가 된다. 이후, 트랜지스터(Q1)의 게이트 전압은, 콘덴서(C1)의 작용에 의해 Dij로 유지된다. 데이터 전압(Dij)이 소정 이상인 경우에는, 트랜지스터(Q1)는 온 상태로 되고, 유기 EL 소자(L1)에는 트랜지스터(Q1)의 게이트-소스간 전압에 따른 양의 전류가 흐른다. 유기 EL 소자(L1)는, 흐르는 전류의 양에 따른 휘도로 발광한다.

i번째의 휴지 라인 기간(전류 측정 기간)에는, 선택된 주사선(Gi)의 전압은 하이 레벨로 변화한다. 이에 따라, 트랜지스터(Q2, Q3)는 온 상태가 된다. i번째의 휴지 라인 기간의 전반부에는, 소스 드라이버(14)는, 데이터선(Sj)에 대하여 측정용 전압(Vmg(i, j))을 인가한다. 따라서, 트랜지스터(Q1)의 게이트 전압은 Vmg(i, j)가 된다. 측정용 전압(Vmg(i, j))은 TFT 특성 측정용 전압 및 OLED 특성 측정용 전압 중 어느 하나이다. 또한, 측정용 전압(Vmg(i, j))의 값은, 전류 측정 기간에 트랜지스터(Q1) 또는 유기 EL 소자(L1) 중 어느 한쪽에만 전류가 흐르도록 설정되는 것으로 한다. OLED 특성의 측정이 행하여질 때의 측정용 전압(Vmg(i, j))은, 트랜지스터(Q1)가 온 상태로 되지 않는 임의의 전압이다. 또한, 소스 드라이버(14)는, 데이터선(Sj)에 대하여 OLED 특성 측정용 전압을 인가할 때는, 또한 모니터선(Mj)에 대하여 유기 EL 소자(L1)에 전류를 흘리기 위한 전압(Vm(i, j))을 인가한다. TFT 특성 측정용 전압을 인가했을 때는, 트랜지스터(Q1)는 온 상태가 되고, 하이 레벨 전원 전압(ELVDD)을 갖는 전극으로부터 트랜지스터(Q1, Q3)를 통과하는 전류가 모니터선(Mj)에 흐른다. OLED 특성 측정용 전압을 인가했을 때는, 트랜지스터(Q1)는 오프 상태가 되고, 모니터선(Mj)으로부터 트랜지스터(Q3)와 유기 EL 소자(L1)를 통과하는 전류가 로우 레벨 전원 전압(ELVSS)을 갖는 전극에 흐른다. 소스 드라이버(14)는 i번째의 휴지 라인 기간의 전반부에 모니터선(Mj)에 흐르는 전류를 측정한다.

i번째의 휴지 라인 기간의 후반부에는, 소스 드라이버(14)는, 데이터선(Sj)에 대하여 데이터 전압(Dij)을 인가한다. 이때 화소 회로(18)는, i번째의 라인 기간과 마찬가지로 동작한다. i번째의 휴지 라인 기간의 종료 시에, 주사선(Gi)의 전압은 로우 레벨로 변화한다. 이후, 유기 EL 소자(L1)는, 데이터 전압(Dij)에 따른 휘도로 발광한다.

<1.3 보정 연산 및 보정 데이터의 갱신>

도 13은, 보정 데이터 기억부(16)와 보정 연산부(17)의 상세를 도시하는 블록도이다. 도 13에 도시한 바와 같이, 보정 데이터 기억부(16)는, TFT용 게인 기억부(16a), OLED용 게인 기억부(16b), TFT용 오프셋 기억부(16c) 및 OLED용 오프셋 기억부(16d)를 포함하고 있다. 4개의 기억부(16a 내지 16d)는 각각, (m×n)개의 화소 회로(18)에 대응해서 (m×n)개의 보정 데이터를 기억한다. TFT용 게인 기억부(16a)는, TFT 특성의 검출 결과에 기초하는 게인(이하, TFT용 게인이라고 함)을 기억한다. OLED용 게인 기억부(16b)는, OLED 특성의 검출 결과에 기초하는 게인(이하, OLED용 게인이라고 함)을 기억한다. TFT용 오프셋 기억부(16c)는, TFT 특성의 검출 결과에 기초하는 오프셋(이하, TFT용 오프셋이라고 함)을 기억한다. OLED용 오프셋 기억부(16d)는, OLED 특성의 검출 결과에 기초하는 오프셋(이하, OLED용 오프셋이라고 함)을 기억한다.

보정 연산부(17)는, LUT(61), 승산기(62, 63, 66, 67), 가산기(64, 65, 68) 및 CPU(69)를 포함하고 있다. 보정 연산부(17)에는, 영상 신호(X1)에 포함되는 계조(P), TFT 특성 검출용의 계조(P), OLED 특성 검출용의 값(pre_Vmg_oled), 및 A/D 변환기(15)의 출력이 입력된다. 4개의 기억부(16a 내지 16d)로부터는, i행 j열째의 화소 회로(18)의 보정 데이터가 판독된다.

LUT(61)는, 계조(P)에 대하여 감마 보정을 실시한다. 승산기(62)는, LUT(61)의 출력에 대하여 TFT용 게인 기억부(16a)로부터 판독된 TFT용 게인을 승산한다. 승산기(63)는, 승산기(62)의 출력에 대하여 OLED용 게인 기억부(16b)로부터 판독된 OLED용 게인을 승산한다. 가산기(64)는, 승산기(63)의 출력에 대하여 TFT용 오프셋 기억부(16c)로부터 판독된 TFT용 오프셋을 가산한다. 가산기(65)는, 가산기(64)의 출력에 대하여 OLED용 오프셋 기억부(16d)로부터 판독된 OLED용 오프셋을 가산한다. 승산기(66)는, 가산기(65)의 출력에 대하여 데이터 전압의 감쇠를 보상하기 위한 계수(Z)를 승산한다. 보정 연산부(17)는, 영상 신호 기간에는, 소스 드라이버(14)에 대하여 승산기(66)의 출력을 포함하는 영상 신호(X2)를 출력한다. 보정 연산부(17)는, TFT 특성을 검출하는 전류 측정 기간에는, 소스 드라이버(14)에 대하여 승산기(66)의 출력을 측정용 전압(Vmg(i, j))에 대응한 데이터로서 출력한다.

승산기(67)는, 값(pre_Vmg_oled)에 대하여 OLED용 게인 기억부(16b)로부터 판독된 OLED용 게인을 승산한다. 가산기(68)는, 승산기(67)의 출력에 대하여 OLED용 오프셋 기억부(16d)로부터 판독된 OLED용 오프셋을 가산한다. 보정 연산부(17)는, OLED 특성을 검출하는 전류 측정 기간에는, 소스 드라이버(14)에 대하여 가산기(68)의 출력을 전압(유기 EL 소자(L1)에 전류를 흘리기 위한 전압)(Vm(i, j))에 대응한 데이터로서 출력한다.

CPU(69)는, A/D 변환기(15)의 출력에 기초하여, 4개의 기억부(16a 내지 16d)에 기억된 보정 데이터를 갱신한다. 도 14는, CPU(69)의 동작을 나타내는 흐름도이다. CPU(69)는, 도 14에 도시하는 스텝 S101 내지 S116을 4 휴지 기간마다 실행한다. CPU(69)는, 제1 휴지 기간에는 스텝 S101 내지 S104를 실행하고, 제2 휴지 기간에는 스텝 S105 내지 S108을 실행하고, 제3 휴지 기간에는 스텝 S109 내지 S112를 실행하고, 제4 휴지 기간에는 스텝 S113 내지 S116을 실행한다.

소스 드라이버(14)는, 제1 휴지 기간 내의 전류 측정 기간의 전반부에 있어서, TFT 특성을 측정하기 위한 제1 측정용 전압(Vmg(i, j))을 데이터선(S1 내지 Sm)에 인가하고, 이때 화소 회로(18)로부터 모니터선(M1 내지 Mm)에 출력된 전류를 측정한다. CPU(69)는, 이때 얻어진 제1 전류 측정값을 A/D 변환기(15)로부터 수취한다(스텝 S101). 이어서, CPU(69)는, 스텝 S101에서 수취한 제1 전류 측정값에 기초하여, 제1 TFT 특성을 구한다(스텝 S102). 이어서, CPU(69)는, 제1 TFT 특성을 사용하여, TFT용 오프셋 기억부(16c)에 기억된 TFT용 오프셋을 갱신하고(스텝 S103), TFT용 게인 기억부(16a)에 기억된 TFT용 게인을 갱신한다(스텝 S104).

소스 드라이버(14)는, 제2 휴지 기간 내의 전류 측정 기간의 전반부에 있어서, TFT 특성을 측정하기 위한 제2 측정용 전압(Vmg(i, j))을 데이터선(S1 내지 Sm)에 인가하고, 이때 화소 회로(18)로부터 모니터선(M1 내지 Mm)에 출력된 전류를 측정한다. CPU(69)는, 이때 얻어진 제2 전류 측정값을 A/D 변환기(15)로부터 수취한다(스텝 S105). 이어서, CPU(69)는, 스텝 S105에서 수취한 제2 전류 측정값에 기초하여, 제2 TFT 특성을 구한다(스텝 S106). 이어서, CPU(69)는, 제2 TFT 특성을 사용하여, TFT용 오프셋 기억부(16c)에 기억된 TFT용 오프셋을 갱신하고(스텝 S107), TFT용 게인 기억부(16a)에 기억된 TFT용 게인을 갱신한다(스텝 S108). 또한, 제1 측정용 전압과 제2 측정용 전압은 서로 상이하다. 예를 들어, 제1 측정용 전압은 상대적으로 낮은 계조에 대응한 데이터 전압이며, 제2 측정용 전압은 상대적으로 높은 계조에 대응한 데이터 전압이다.

소스 드라이버(14)는, 제3 휴지 기간 내의 전류 측정 기간의 전반부에 있어서, 트랜지스터(Q1)가 온 상태로 되지 않는 전압을 데이터선(S1 내지 Sm)에 인가하면서, OLED 특성을 측정하기 위한 제3 측정용 전압(Vm(i, j))을 모니터선(M1 내지 Mm)에 인가하고, 이때 화소 회로(18)로부터 모니터선(M1 내지 Mm)에 출력된 전류를 측정한다. CPU(69)는, 이때 얻어진 제3 전류 측정값을 A/D 변환기(15)로부터 수취한다(스텝 S109). 이어서, CPU(69)는, 스텝 S109에서 수취한 제3 전류 측정값에 기초하여, 제1 OLED 특성을 구한다(스텝 S110). 이어서, CPU(69)는, 제1 OLED 특성을 사용하여, OLED용 오프셋 기억부(16d)에 기억된 OLED용 오프셋을 갱신하고(스텝 S111), OLED용 게인 기억부(16b)에 기억된 OLED용 게인을 갱신한다(스텝 S112).

소스 드라이버(14)는, 제4 휴지 기간 내의 전류 측정 기간의 전반부에 있어서, 트랜지스터(Q1)가 온 상태로 되지 않는 전압을 데이터선(S1 내지 Sm)에 인가하면서, OLED 특성을 측정하기 위한 제4 측정용 전압(Vm(i, j))을 모니터선(M1 내지 Mm)에 인가하고, 이때 화소 회로(18)로부터 모니터선(M1 내지 Mm)에 출력된 전류를 측정한다. CPU(69)는, 이때 얻어진 제4 전류값을 A/D 변환기(15)로부터 수취한다(스텝 S113). 이어서, CPU(69)는, 스텝 S113에서 수취한 제4 전류 측정값에 기초하여, 제2 OLED 특성을 구한다(스텝 S114). 이어서, CPU(69)는, 제2 OLED 특성을 사용하여, OLED용 오프셋 기억부(16d)에 기억된 OLED용 오프셋을 갱신하고(스텝 S115), OLED용 게인 기억부(16b)에 기억된 OLED용 게인을 갱신한다(스텝 S116). 또한, 제3 측정용 전압과 제4 측정용 전압은, 서로 상이하다.

표시 제어 회로(12)는, 휴지 기간에 있어서 하이 레벨인 인에이블 신호(EN1, EN2)를 출력하는 휴지 라인 기간을 4 휴지 기간마다 전환한다. 따라서, 휴지 기간에 선택되는 주사선은, 4휴지 기간마다 전환된다. 소스 드라이버(14)는, 제1 내지 제4 휴지 기간에는, 각각, 제1 내지 제4 측정용 전압을 기입한 화소 회로(18)로부터 출력된 전류를 측정한다. 보정 연산부(17)는, 제1 내지 제4 휴지 기간에는, 각각, 제1 내지 제4 전류 측정값에 기초하여, 보정 데이터 기억부(16)에 기억된 보정 데이터를 갱신한다. 이렇게 휴지 기간에 동일한 주사선을 계속해서 선택함으로써, 동일한 화소 회로(18)에 대해서 조건을 전환해서 전류를 복수회 측정하고, 복수회의 전류 측정 결과에 기초하여 보정 데이터를 갱신할 수 있다.

<1.4 효과 등>

이상에 나타낸 바와 같이, 본 실시 형태에 따른 표시 장치(1)는, n개의 주사선(G1 내지 Gn)과 m개의 데이터선(S1 내지 Sm)과 m개의 모니터선(M1 내지 Mm)과 2차원 형상으로 배치된 (m×n)개의 화소 회로(18)를 포함하는 표시부(11)와, 표시 제어 회로(12)와, 주사선 구동 회로(13)와, 소스 드라이버(14)를 구비하고 있다. 주사선 구동 회로(13)는, 구동 기간에는, 라인 기간마다 주사선(G1 내지 Gn)을 순서대로 선택하고, 선택한 주사선에 대하여 하이 레벨(선택 레벨)의 주사 신호를 인가한다. 주사선 구동 회로(13)는, 또한 휴지 기간 내로 설정된 전류 측정 기간에는, 주사선(G1 내지 Gn) 중에서 선택한 주사선(Gi)에 대하여 하이 레벨(전류 측정용 및 전압 기입용)의 주사 신호를 인가하고, 휴지 기간 내의 전류 측정 기간 이외의 기간에는, 주사선(G1 내지 Gn)에 대하여 로우 레벨(비선택 레벨)의 주사 신호를 인가한다. 소스 드라이버(14)는, 구동 기간에는, 라인 기간마다 데이터선(S1 내지 Sm)에 대하여 영상 신호(X2)에 따른 데이터 전압을 인가한다. 소스 드라이버(14)는, 또한 전류 측정 기간에는, 데이터선(S1 내지 Sm)에 대하여 측정용 전압을 인가하여, 화소 회로(18)로부터 모니터선(M1 내지 Mm)에 출력된 전류를 측정하고, 데이터선(S1 내지 Sm)에 대하여 데이터 전압을 인가한다.

따라서, 본 실시 형태에 따른 표시 장치(1)에 의하면, 구동 기간과 휴지 기간을 사용해서 휴지 구동을 행하는 경우에, 휴지 기간 내에 전류 측정 기간을 설정하고, 전류 측정 기간에 있어서 측정용 전압을 기입한 화소 회로(18)로부터 출력된 전류를 측정할 수 있다. 또한, 전류 측정 기간에 있어서 화소 회로(18)에 데이터 전압을 기입함으로써, 전류 측정이 표시 화상에 끼치는 영향을 억제하여, 표시 화상의 화질 저하를 방지할 수 있다. 또한, 휴지 기간 내의 전류 측정 기간 이외의 기간에 주사선(G1 내지 Gn)의 전압을 고정함으로써, 표시 장치(1)의 소비 전력을 삭감할 수 있다.

표시 제어 회로(12)는, 구동 기간에는 1 라인 기간마다 교대로 하이 레벨이 되고, 휴지 기간에는 전류 측정 기간에 한쪽이 하이 레벨이 되는 2개의 인에이블 신호(EN1, EN2)를 출력한다. 주사선 구동 회로(13)는, 주사선(G1 내지 Gn)에 대응하는 복수의 단위 회로(41)(복수의 단)를 갖고, 인에이블 신호(EN1, EN2)에 기초하여 주사선(G1 내지 Gn)에 인가하는 주사 신호를 출력하는 시프트 레지스터를 포함하고 있다. 구동 기간과 휴지 기간에 서로 다른 형태로 변화하는 인에이블 신호(EN1, EN2)에 기초하여, 동일한 시프트 레지스터를 사용해서 구동 기간의 주사 신호와 휴지 기간의 주사 신호를 생성함으로써, 주사선 구동 회로(13)의 구성을 간단화할 수 있다.

단위 회로(41)(시프트 레지스터의 각 단)는, 노드 제어 회로(트랜지스터(Q11, Q12))와, 제1 출력 제어 회로(트랜지스터(Q13, Q14)와 콘덴서(C11))와, 제2 출력 제어 회로(트랜지스터(Q15 내지 Q17)와 콘덴서(C12))를 포함하고 있다. 이렇게 2개의 출력 제어 회로를 사용하여, 다음 단의 단위 회로(41)에의 출력 신호와는 별도로, 인에이블 신호(EN1 또는 EN2)에 기초하는 주사 신호를 출력할 수 있다.

제1 출력 제어 회로는, 클럭 단자(CK)에 접속된 드레인 단자(제1 도통 단자)와, 다음 단의 세트 단자(S) 및 전단의 리셋 단자(R)에 접속된 소스 단자(제2 도통 단자)와, 노드(N1)에 접속된 게이트 단자(제어 단자)를 갖는 트랜지스터(Q13)(제1 출력 제어 트랜지스터), 다음 단의 세트 단자(S) 및 전단의 리셋 단자(R)에 접속된 드레인 단자와, 로우 레벨 전압(VSS)이 부여되는 소스 단자와, 클럭 단자(CKB)에 접속된 게이트 단자를 갖는 트랜지스터(Q11) 및 트랜지스터(Q13)의 게이트 단자와 소스 단자의 사이에 설치된 콘덴서(C11)를 사용해서 구성할 수 있다. 제2 출력 제어 회로는, 인에이블 신호(EN1 또는 EN2)가 부여되는 드레인 단자와, 주사선(Gi)에 접속된 소스 단자와, 노드(N1)와 동일한 논리 레벨의 전압을 갖는 노드(N2)(제2 노드)에 접속된 게이트 단자를 갖는 트랜지스터(Q16)(제2 출력 제어 트랜지스터), 주사선(Gi)에 접속된 드레인 단자와, 로우 레벨 전압(VSS)이 부여되는 소스 단자와, 클럭 단자(CKB)에 접속된 게이트 단자를 갖는 트랜지스터(Q17), 트랜지스터(Q11)의 소스 단자에 접속된 도통 단자(한쪽의 도통 단자)와, 트랜지스터(Q16)의 게이트 단자에 접속된 도통 단자(다른 쪽의 도통 단자)와, 하이 레벨 전압(VDD)이 부여되는 게이트 단자를 갖는 트랜지스터(Q15) 및 트랜지스터(Q16)의 게이트 단자와 소스 단자의 사이에 설치된 콘덴서(C12)를 사용해서 구성할 수 있다.

화소 회로(18)는, 유기 EL 소자(L1)(전기 광학 소자)와, 유기 EL 소자(L1)와 직렬로 설치된 트랜지스터(Q1)(구동 트랜지스터)와, 데이터선(Sj)과 트랜지스터(Q1)의 게이트 단자와의 사이에 설치되어 주사선(Gi)에 접속된 게이트 단자를 갖는 트랜지스터(Q2)(기입 제어 트랜지스터)와, 모니터선(Mj)과 트랜지스터(Q1)의 소스 단자(한쪽의 도통 단자)와의 사이에 설치되어 주사선(Gi)에 접속된 게이트 단자를 갖는 트랜지스터(Q3)(판독 제어 트랜지스터)와, 트랜지스터(Q1)의 게이트 단자와 소스 단자와의 사이에 설치된 콘덴서(C1)를 포함하고 있다. 따라서, 전기 광학 소자와 3개의 트랜지스터와 콘덴서를 포함하는 화소 회로와 모니터선을 구비한 표시 장치에 있어서, 간단한 회로를 사용하여, 표시 화상의 화질 저하를 방지하면서 화소 회로의 전류를 측정할 수 있다.

표시 제어 회로(12)는, 홀수 단째의 단위 회로(41)(시프트 레지스터의 홀수 단째)용의 인에이블 신호(EN1)와, 짝수 단째의 단위 회로(41)(시프트 레지스터의 짝수 단째)용의 인에이블 신호(EN2)를 출력한다. 이렇게 시프트 레지스터의 홀수 단째와 짝수 단째에 서로 다른 인에이블 신호를 공급함으로써, 인접하는 주사선의 전압이 동일한 시간대에 하이 레벨로 되는 것을 방지할 수 있다.

또한, 인듐, 갈륨, 아연 및 산소를 포함하는 산화물 반도체는, 아몰퍼스 실리콘보다도 높은 이동도를 갖는다. 이 때문에, 상기 산화물 반도체를 사용해서 주사선 구동 회로(13)에 포함되는 트랜지스터(Q11 내지 Q17)를 형성함으로써, 트랜지스터의 사이즈를 작게 하고, 주사선 구동 회로(13)의 레이아웃 면적을 삭감할 수 있다. 따라서, 화소 회로(18)와 주사선 구동 회로(13)를 일체로 형성하는 경우(게이트 드라이버 모놀리식 구성이라고도 불림)에, 화소 영역의 주위에 형성되는 프레임의 면적을 삭감할 수 있다. 또한, 상기 산화물 반도체를 사용해서 형성된 트랜지스터는, 오프 누설 전류가 작다는 특징을 갖는다. 따라서, 게이트 모놀리식 구성을 채용한 경우에, 유지한 전압이 변동되기 어려워, 휴지 구동에 적합한 화소 회로와, 동작을 휴지하고 있는 기간이 긴 경우에도 오동작하기 어려운 주사선 구동 회로를 실현할 수 있다.

주사선 구동 회로(13)에 포함되는 시프트 레지스터는, 구동 기간에는 라인 기간마다 시프트 동작을 행하고, 휴지 기간에 라인 기간보다도 긴 휴지 라인 기간마다 시프트 동작을 행한다. 이렇게 전류 측정 기간을 라인 기간보다도 길게 함으로써, 전류 측정 기간에 있어서 측정용 전압의 기입, 전류의 측정 및 데이터 전압의 기입을 필요한 시간을 들여서 행할 수 있다. 또한, 표시 장치(1)는, 소스 드라이버(14)에서 측정된 전류에 기초하여 영상 신호(X1)를 보정하는 보정 연산부(17)를 더 구비하고 있다. 따라서, 전류 측정 결과에 기초하여 영상 신호(X1)를 보정함으로써, 화소의 휘도의 저하를 보상하여, 표시 화상의 화질을 향상시킬 수 있다.

<2. 제2 실시 형태>

<2.1 구성>

도 15는, 본 발명의 제2 실시 형태에 따른 표시 장치의 구성을 도시하는 블록도이다. 도 15에 도시하는 표시 장치(2)는, 제1 실시 형태에 따른 표시 장치(1)에 있어서, 표시부(11), 보정 데이터 기억부(16) 및 보정 연산부(17)를 각각, 표시부(21), 보정 데이터 기억부(26) 및 보정 연산부(27)로 치환한 것이다. 표시 장치(2)는, 데이터선과 모니터선이 공통화되어 있다는 특징을 갖는다. 본 실시 형태의 구성 요소 중, 제1 실시 형태와 동일한 요소에 대해서는, 동일한 참조 부호를 붙여서 설명을 생략한다.

표시부(21)는, n개의 주사선(G1 내지 Gn), m개의 데이터선(S1 내지 Sm) 및 (m×n)개의 화소 회로(28)를 포함하고 있다. 주사선(G1 내지 Gn)은, 서로 평행하게 배치된다. 데이터선(S1 내지 Sm)은, 서로 평행하게 또한 주사선(G1 내지 Gn)과 직교하도록 배치된다. (m×n)개의 화소 회로(28)는, 주사선(G1 내지 Gn)과 데이터선(S1 내지 Sm)과의 교차점에 대응해서 2차원 형상으로 배치된다. 화소 회로(28)에는, 하이 레벨 전원 전압(ELVDD)과 로우 레벨 전원 전압(ELVSS) 외에, 도시하지 않은 배선을 사용해서 기준 전압(Vref)이 공급된다.

도 16은, i행 j열째의 화소 회로(28)의 회로도이다. 도 16에 도시한 바와 같이, 화소 회로(28)는, 유기 EL 소자(L1), 트랜지스터(Q1 내지 Q3) 및 콘덴서(C1)를 포함하고, 주사선(Gi)과 데이터선(Sj)에 접속된다. 트랜지스터(Q1)와 유기 EL 소자(L1)는, 화소 회로(18)와 동일한 형태로 접속된다. 트랜지스터(Q2)의 한쪽의 도통 단자(도 16에서는 좌측 단자)는 데이터선(Sj)에 접속되고, 트랜지스터(Q2)의 다른 쪽 도통 단자는 트랜지스터(Q1)의 소스 단자와 유기 EL 소자(L1)의 애노드 단자에 접속된다. 트랜지스터(Q3)의 드레인 단자는, 기준 전압(Vref)을 갖는 배선에 접속되고, 트랜지스터(Q3)의 소스 단자는, 트랜지스터(Q1)의 게이트 단자에 접속된다. 트랜지스터(Q2, Q3)의 게이트 단자는, 주사선(Gi)에 접속된다. 콘덴서(C1)는, 트랜지스터(Q1)의 게이트 단자와 소스 단자의 사이에 설치된다. 트랜지스터(Q1)는, 구동 트랜지스터로서 기능하고, 트랜지스터(Q2)는, 기입 제어 트랜지스터로서 기능하고, 트랜지스터(Q3)는, 기준 전압 인가 트랜지스터로서 기능한다.

<2.2 구동 방법>

표시 장치(2)는, 표시 장치(1)와 마찬가지로, 도 9 및 도 11에 도시하는 타이밍 차트에 따라 동작한다. 도 17은, 표시 장치(2)의 상세한 타이밍 차트이다. 도 17에 나타내는 타이밍 차트는, 도 12에 나타내는 타이밍 차트로부터 모니터선(Mj)의 전압의 변화를 삭제한 것이다. 표시 장치(2)에서도 표시 장치(1)와 마찬가지로, 도 3 및 도 4에 도시하는 주사선 구동 회로(13)를 사용하여, 도 17에 나타내는 타이밍에 따라 주사선(G1 내지 Gn)을 구동할 수 있다. 표시 장치(2)에서는, 표시 제어 회로(12)는, 하이 레벨인 인에이블 신호(EN1, EN2)를 출력하는 휴지 라인 기간을 2 휴지 기간마다 전환한다. 따라서, 휴지 기간에 선택되는 주사선은 2 휴지 기간마다 전환된다.

이하, 도 17에 나타내는 타이밍에서 구동 기간에 주사선(Gi)과 데이터선(Sj)을 구동했을 때의 i행 j열째의 화소 회로(28)의 동작을 설명한다. i번째의 라인 기간에는, 주사선(Gi)의 전압은 하이 레벨이므로, 트랜지스터(Q2, Q3)는 온 상태가 된다. 이때, 소스 드라이버(14)는, 데이터선(Sj)에 대하여 데이터 전압(Dij)을 인가한다. 따라서, 트랜지스터(Q1)의 게이트-소스간 전압은 (Vref-Dij)이 된다.

i번째의 라인 기간의 종료 시에, 선택된 주사선(Gi)의 전압은 로우 레벨로 변화한다. 이에 따라, 트랜지스터(Q2, Q3)는 오프 상태가 된다. 이후, 트랜지스터(Q1)의 게이트-소스간 전압은, 콘덴서(C1)의 작용에 의해 (Vref-Dij)로 유지된다. 데이터 전압(Dij)이 소정 이하인 경우에는, 트랜지스터(Q1)는 온 상태로 되고, 유기 EL 소자(L1)에는 트랜지스터(Q1)의 게이트-소스간 전압에 따른 양의 전류가 흐른다. 유기 EL 소자(L1)는, 흐르는 전류의 양에 따른 휘도로 발광한다.

i번째의 휴지 라인 기간(전류 측정 기간)에는, 선택된 주사선(Gi)의 전압은 하이 레벨로 변화한다. 이에 따라, 트랜지스터(Q2, Q3)는 온 상태가 된다. i번째의 휴지 라인 기간의 전반부에는, 소스 드라이버(14)는, 데이터선(Sj)에 대하여 측정용 전압(Vmg(i, j))을 인가한다. 따라서, 트랜지스터(Q1)의 게이트-소스간 전압은 {Vref-Vmg(i, j)}가 된다. 이때, 트랜지스터(Q1)는 온 상태로 되고, 하이 레벨 전원 전압(ELVDD)을 갖는 전극으로부터 트랜지스터(Q1, Q2)를 통과하는 전류가 데이터선(Sj)에 흐른다. 도 17에 나타내는 기간 T0에서, 전류는 데이터선(Sj)에 흐른다. 소스 드라이버(14)는, i번째의 휴지 라인 기간의 전반부에 데이터선(Sj)에 출력된 전류를 측정한다.

i번째의 휴지 라인 기간의 후반부에는, 소스 드라이버(14)는, 데이터선(Sj)에 대하여 데이터 전압(Dij)을 인가한다. 이때 화소 회로(28)는, i번째의 라인 기간과 마찬가지로 동작한다. i번째의 휴지 라인 기간의 종료 시에, 주사선(Gi)의 전압은 로우 레벨로 변화한다. 이후, 유기 EL 소자(L1)는, 데이터 전압(Dij)에 따른 휘도로 발광한다.

<2.3 보정 연산 및 보정 데이터의 갱신>

도 18은, 보정 데이터 기억부(26)와 보정 연산부(27)의 상세를 도시하는 블록도이다. 도 18에 도시한 바와 같이, 보정 데이터 기억부(26)는, TFT용 게인 기억부(26a)와 TFT용 오프셋 기억부(26b)를 포함하고 있다. 2개의 기억부(26a, 26b)는 각각, (m×n)개의 화소 회로(28)에 대응해서 (m×n)개의 보정 데이터를 기억한다. TFT용 게인 기억부(26a)는 TFT용 게인을 기억하고, TFT용 오프셋 기억부(26b)는 TFT용 오프셋을 기억한다.

보정 연산부(27)는, LUT(71), 승산기(72, 74), 가산기(73) 및 CPU(75)를 포함하고 있다. 보정 연산부(27)에는, 영상 신호(X1)에 포함되는 계조(P), TFT 특성 검출용의 계조(P) 및 A/D 변환기(15)의 출력이 입력된다. 2개의 기억부(26a, 26b)로부터는, i행 j열째의 화소 회로(28)의 보정 데이터가 판독된다.

LUT(71)는, 계조(P)에 대하여 감마 보정을 실시한다. 승산기(72)는, LUT(71)의 출력에 대하여, TFT용 게인 기억부(26a)로부터 판독된 TFT용 게인을 승산한다. 가산기(73)는, 승산기(72)의 출력에 대하여 TFT용 오프셋 기억부(26b)로부터 판독된 TFT용 오프셋을 가산한다. 승산기(74)는, 가산기(73)의 출력에 대하여 데이터 전압의 감쇠를 보상하기 위한 계수(Z)를 승산한다. 보정 연산부(27)는, 영상 신호 기간에는, 소스 드라이버(14)에 대하여 승산기(74)의 출력을 포함하는 영상 신호(X2)를 출력한다. 보정 연산부(27)는, 전류 측정 기간에는, 소스 드라이버(14)에 대하여 승산기(74)의 출력을 측정용 전압(Vmg(i, j))에 대응한 데이터로서 출력한다.

CPU(75)는, A/D 변환기(15)의 출력에 기초하여, 2개의 기억부(26a, 26b)에 기억된 보정 데이터를 갱신한다. 도 19는, CPU(75)의 동작을 나타내는 흐름도이다. CPU(75)는, 도 19에 나타내는 스텝 S101 내지 S108을 2 휴지 기간마다 실행한다. CPU(75)는, 제1 휴지 기간에는 스텝 S101 내지 S104를 실행하고, 제2 휴지 기간에는 스텝 S105 내지 S108을 실행한다. 스텝 S101 내지 S108은, 스텝 S103, S107에서는 TFT용 오프셋 기억부(26b)에 기억된 TFT용 오프셋이 갱신되고, 스텝 S104, S108에서는 TFT용 게인 기억부(26a)에 기억된 TFT용 게인이 갱신되는 점을 제외하고, 제1 실시 형태와 동일하다.

상술한 바와 같이, 표시 장치(2)에서는, 휴지 기간에 선택되는 주사선은 2 휴지 기간마다 전환된다. 소스 드라이버(14)는, 제1 휴지 기간 및 제2 휴지 기간에는, 각각, 제1 측정용 전압 및 제2 측정용 전압을 기입한 화소 회로(28)로부터 출력된 전류를 측정한다. 보정 연산부(27)는, 제1 휴지 기간 및 제2 휴지 기간에는, 각각, 제1 전류 측정값 및 제2 전류 측정값에 기초하여, 보정 데이터 기억부(26)에 기억된 보정 데이터를 갱신한다.

<2.4 효과 등>

이상에 나타낸 바와 같이, 본 실시 형태에 따른 표시 장치(2)는, n개의 주사선(G1 내지 Gn)과 m개의 데이터선(S1 내지 Sm)과 2차원 형상으로 배치된 (m×n)개의 화소 회로(28)를 포함하는 표시부(21)와, 표시 제어 회로(12)와, 주사선 구동 회로(13)와, 소스 드라이버(14)를 구비하고 있다. 주사선 구동 회로(13)는, 전류 측정 기간에는, 주사선(G1 내지 Gn) 중에서 선택한 주사선(Gi)에 대하여 하이 레벨(전류 측정용 및 전압 기입용)의 주사 신호를 인가한다. 소스 드라이버(14)는, 전류 측정 기간에는, 데이터선(S1 내지 Sm)에 대하여 측정용 전압을 인가하여, 화소 회로(28)로부터 데이터선(S1 내지 Sm)에 출력된 전류를 측정하고, 데이터선(S1 내지 Sm)에 대하여 데이터 전압을 인가한다.

화소 회로(28)는, 유기 EL 소자(L1)(전기 광학 소자)와, 유기 EL 소자(L1)와 직렬로 설치된 트랜지스터(Q1)(구동 트랜지스터)와, 데이터선(Sj)과 트랜지스터(Q1)의 소스 단자(한쪽의 도통 단자)와의 사이에 설치되어 주사선(Gi)에 접속된 게이트 단자(제어 단자)를 갖는 트랜지스터(Q2)(기입 제어 트랜지스터)와, 트랜지스터(Q1)의 게이트와 기준 전압(Vref)을 갖는 배선과의 사이에 설치되어 주사선(Gi)에 접속된 게이트 단자를 갖는 트랜지스터(Q3)(기준 전압 인가 트랜지스터)와, 트랜지스터(Q1)의 게이트 단자와 소스 단자와의 사이에 설치된 콘덴서(C1)를 포함하고 있다. 따라서, 전기 광학 소자와 3개의 트랜지스터와 콘덴서를 포함하는 화소 회로와 기준 전압을 갖는 배선을 구비한 표시 장치에 있어서, 간단한 회로를 사용하여, 표시 화상의 화질 저하를 방지하면서 화소 회로의 전류를 측정할 수 있다.

<3. 제3 실시 형태>

<3.1 구성>

도 20은, 본 발명의 제3 실시 형태에 따른 표시 장치의 구성을 도시하는 블록도이다. 도 20에 나타내는 표시 장치(3)는, 제1 실시 형태에 따른 표시 장치(1)에 있어서, 표시부(11)와 주사선 구동 회로(13)를 각각, 표시부(31)와 주사선 구동 회로(33)로 치환한 것이다. 본 실시 형태의 구성 요소 중, 제1 실시 형태와 동일한 요소에 대해서는, 동일한 참조 부호를 붙여서 설명을 생략한다.

표시부(31)는, 2n개의 주사선(GA1 내지 GAn, GB1 내지 GBn), m개의 데이터선(S1 내지 Sm) 및 (m×n)개의 화소 회로(38)를 포함하고 있다. 주사선(GA1 내지 GAn, GB1 내지 GBn)은, 서로 평행하게 배치된다. 데이터선(S1 내지 Sm)은, 서로 평행하게 또한 주사선(GA1 내지 GAn, GB1 내지 GBn)과 직교하도록 배치된다. (m×n)개의 화소 회로(38)는, 주사선(GA1 내지 GAn)과 데이터선(S1 내지 Sm)과의 교차점에 대응해서 2차원 형상으로 배치된다. 또한, 주사선(GA1 내지 GAn)은 제1 주사선에 상당하고, 주사선(GB1 내지 GBn)은 제2 주사선에 상당한다. 또한, 주사선(GA1 내지 GAn)에 부여되는 신호가 제1 주사 신호에 상당하고, 주사선(GB1 내지 GBn)에 부여되는 신호가 제2 주사 신호에 상당한다.

도 21은, i행 j열째의 화소 회로(38)의 회로도이다. 도 21에 도시한 바와 같이, 화소 회로(38)는, 유기 EL 소자(L1), 트랜지스터(Q1 내지 Q3) 및 콘덴서(C1)를 포함하고, 주사선(GAi, GBi)과 데이터선(Sj)에 접속된다. 화소 회로(38)의 구성은, 이하의 점을 제외하고, 화소 회로(18)와 동일하다. 트랜지스터(Q3)의 한쪽의 도통 단자(도 21에서는 좌측 단자)는 데이터선(Sj)에 접속된다. 트랜지스터(Q2, Q3)의 게이트 단자는, 각각, 주사선(GAi, GBi)에 접속된다. 콘덴서(C1)는, 트랜지스터(Q1)의 게이트 단자와 드레인 단자의 사이에 설치된다.

도 22는, 주사선 구동 회로(33)의 구성을 도시하는 블록도이다. 도 22에 도시한 바와 같이, 주사선 구동 회로(33)는, n개의 단위 회로(51)를 다단 접속한 시프트 레지스터를 포함하고 있다. 단위 회로(51)는, 클럭 단자(CK, CKB), 인에이블 단자(ENA, ENB), 세트 단자(S), 리셋 단자(R) 및 출력 단자(Y1 내지 Y3)를 갖는다. 주사선 구동 회로(33)에 공급되는 제어 신호(CS1)에는, 게이트 스타트 펄스(GSP), 게이트 클럭(GCK1, GCK2) 및 인에이블 신호(ENA1, ENA2, ENB1, ENB2)가 포함된다.

단위 회로(51)의 접속 형태는, 이하의 점을 제외하고, 제1 실시 형태에 따른 단위 회로(41)의 접속 형태와 동일하다. 인에이블 신호(ENA1, ENB1)는, 각각, 홀수 단째의 단위 회로(51)의 인에이블 단자(ENA, ENB)에 부여된다. 인에이블 신호(ENA2, ENB2)는, 각각, 짝수 단째의 단위 회로(51)의 인에이블 단자(ENA, ENB)에 부여된다. i단째의 단위 회로(51)의 출력 단자(Y2, Y3)는, 각각, 주사선(GAi, GBi)에 접속된다.

도 23은, 단위 회로(51)의 회로도이다. 도 23에 도시한 바와 같이, 단위 회로(51)는, 단위 회로(41)에 대하여 N채널형 TFT인 트랜지스터(Q18 내지 Q20)와 콘덴서(C13)를 추가한 것이다. 트랜지스터(Q11 내지 Q17)와 콘덴서(C11, C12)는, 단위 회로(41)와 마찬가지의 형태로 접속된다. 단, 트랜지스터(Q16)의 드레인 단자는 인에이블 단자(ENA)에 접속된다.

트랜지스터(Q18)의 한쪽의 도통 단자(도 23에서는 좌측 단자)는, 노드(N1)에 접속된다. 트랜지스터(Q18)의 다른 쪽 도통 단자는 트랜지스터(Q19)의 게이트 단자에 접속되고, 트랜지스터(Q18)의 게이트 단자에는 하이 레벨 전압(VDD)이 인가된다. 트랜지스터(Q19)의 드레인 단자는 인에이블 단자(ENB)에 접속되고, 트랜지스터(Q19)의 소스 단자는 트랜지스터(Q20)의 드레인 단자와 출력 단자(Y3)에 접속된다. 트랜지스터(Q20)의 게이트 단자는 클럭 단자(CKB)에 접속되고, 트랜지스터(Q20)의 소스 단자에는 로우 레벨 전압(VSS)이 인가된다. 콘덴서(C13)는, 트랜지스터(Q19)의 게이트 단자와 소스 단자의 사이에 설치된다. 이하, 트랜지스터(Q19)의 게이트 단자가 접속된 노드를 노드(N3)라고 한다.

트랜지스터(Q11, Q12)는 노드 제어 회로로서 기능하고, 트랜지스터(Q13, Q14)와 콘덴서(C11)는 제1 출력 제어 회로로서 기능한다. 트랜지스터(Q15 내지 Q20)와 콘덴서(C12, C13)는, 노드(N1)의 전압이 하이 레벨일 때, 표시 제어 회로(12)로부터 출력된 인에이블 신호(ENA1 또는 ENA2)를 주사선(GAi)에 인가하고, 표시 제어 회로(12)로부터 출력된 인에이블 신호(ENB1 또는 ENB2)를 주사선(GBi)에 인가하는 제2 출력 제어 회로로서 기능한다. 또한, 본 실시 형태에서는, 콘덴서(C12)에 의해 제1 부스트 용량이 실현되고, 콘덴서(C13)에 의해 제2 부스트 용량이 실현되어 있다.

단위 회로(51)에서는, 단위 회로(41)와 마찬가지로, 노드(N1)의 전압이 하이 레벨일 때, 클럭 신호(CK)가 출력 단자(Y1)로부터 출력되고, 인에이블 신호(ENA)가 출력 단자(Y2)로부터 출력된다. 또한, 트랜지스터(Q18 내지 Q20) 및 콘덴서(C13)는, 트랜지스터(Q15 내지 Q17) 및 콘덴서(C12)와 마찬가지의 형태로 접속되어 있다. 노드(N3)는, 노드(N1)와 동일한 논리 레벨의 전압을 갖는다. 따라서, 노드(N1, N3)의 전압이 하이 레벨일 때는, 인에이블 신호(ENB)가 출력 단자(Y3)로부터 출력된다.

이상과 같이 단위 회로(51)가 구성되어 있으므로, 단위 회로(51)는, 1개의 시프트 클럭에 기초하여 주사선(GAi) 및 주사선(GBi)의 양쪽을 구동할 수 있다. 이에 대해서는, 제4 실시 형태 및 제5 실시 형태에 대해서도 마찬가지이다. 또한, 출력 단자(Y1)에 의해 제1 출력 노드가 실현되고, 출력 단자(Y2)에 의해 제2 출력 노드가 실현되고, 출력 단자(Y3)에 의해 제3 출력 노드가 실현되어 있다. 또한, 트랜지스터(Q16)에 의해 제1 주사 제어 트랜지스터가 실현되고, 트랜지스터(Q19)에 의해 제2 주사 제어 트랜지스터가 실현되어 있다. 또한, 트랜지스터(Q11)에 의해 제1 노드 제어부가 실현되고, 트랜지스터(Q12)에 의해 출력 신호 제어부가 실현되고, 트랜지스터(Q16) 및 콘덴서(C12)에 의해 제1 주사 신호 제어부가 실현되고, 트랜지스터(Q19) 및 콘덴서(C13)에 의해 제2 주사 신호 제어부가 실현되고, 트랜지스터(Q14)에 의해 출력 신호 리셋부가 실현되고, 트랜지스터(Q17)에 의해 제1 주사 신호 리셋부가 실현되고, 트랜지스터(Q20)에 의해 제2 주사 신호 리셋부가 실현되어 있다.

<3.2 구동 방법>

표시 장치(3)는, 표시 장치(1)와 마찬가지로, 도 9 및 도 11에 도시하는 타이밍 차트에 따라 동작한다. 도 24는, 표시 장치(3)의 상세한 타이밍 차트이다. 도 24에는, 휴지 기간에 짝수 번째의 주사선(Gi)(i는 짝수)을 선택하는 경우의 타이밍이 기재되어 있다. 게이트 스타트 펄스(GSP)와 게이트 클럭(GCK1, GCK2)은, 제1 실시 형태와 마찬가지로 변화한다. 또한, 주사선(Gi)에 대응하는 행이 측정 대상 행에 상당한다.

구동 기간에는, 인에이블 신호(ENA1, ENA2)는 각각 게이트 클럭(GCK1, GCK2)과 마찬가지로 변화하고, 인에이블 신호(ENB1, ENB2)는 로우 레벨로 유지된다. 따라서, 구동 기간에는, 주사선(GA1 내지 GAn)의 전압은 각각 1 내지 n번째의 휴지 라인 기간에서만 하이 레벨이 되고, 주사선(GB1 내지 GBn)의 전압은 로우 레벨로 유지된다.

i번째의 휴지 라인 기간(전류 측정 기간)에는, 도 24에 도시한 바와 같이, 기간 T1 내지 T3이 설정된다. 또한, 도 25에 도시한 바와 같이, 기간 T1은 측정용 전압을 기입하기 위한 기간이며, 기간 T2는 전류 측정을 행하기 위한 기간이며, 기간 T3은 데이터 전압을 기입하기 위한 기간이다. 도 24에 관하여, i가 홀수인 경우에는, 인에이블 신호(ENA1)가 기간 T1, T3에 하이 레벨이 되고, 인에이블 신호(ENB1)가 기간 T2에 하이 레벨이 된다. i가 짝수인 경우에는, 인에이블 신호(ENA2)가 기간 T1, T3에 하이 레벨이 되고, 인에이블 신호(ENB2)가 기간 T2에 하이 레벨이 된다. 인에이블 신호(ENA1, ENA2, ENB1, ENB2)는, 휴지 기간 내의 그 이외의 기간에는 로우 레벨이 된다. i가 홀수인 경우에는, i단째의 단위 회로(51)에서는, 출력 신호(Y2, Y3)는, 각각, 인에이블 신호(ENA1, ENB1)와 마찬가지로 변화한다. i가 짝수인 경우에는, i단째의 단위 회로(51)에서는, 출력 신호(Y2, Y3)는, 각각, 인에이블 신호(ENA2, ENB2)와 마찬가지로 변화한다. 1 내지 n단째(i단째를 제외함)의 단위 회로(51)에서는, 인에이블 신호(ENA1, ENA2, ENB1, ENB2)가 로우 레벨이므로, 출력 신호(Y2, Y3)는 로우 레벨이다. 따라서, 휴지 기간에는, 주사선(GAi)의 전압은 기간 T1, T3에서만 하이 레벨이 되고, 주사선(GBi)의 전압은 기간 T2에서만 하이 레벨이 되고, 주사선(GA1 내지 GAn, GB1 내지 GBn(GAi, GBi를 제외함))의 전압은 로우 레벨로 유지된다.

이하, 도 24에 나타내는 타이밍에서 주사선(GAi, GBi)과 데이터선(Sj)을 구동했을 때의 i행 j열째의 화소 회로(38)의 동작을 설명한다. i번째의 라인 기간에는, 주사선(GAi)의 전압은 하이 레벨이고, 주사선(GBi)의 전압은 로우 레벨이다. 이 때문에, 트랜지스터(Q2)는 온 상태가 되고, 트랜지스터(Q3)는 오프 상태가 된다. 이때, 소스 드라이버(14)는, 데이터선(Sj)에 대하여 영상 신호(X2)에 따른 데이터 전압(Dij)을 인가한다. 따라서, 트랜지스터(Q1)의 게이트 전압은 Dij가 된다.

i번째의 라인 기간의 종료 시에, 주사선(GAi)의 전압은 로우 레벨로 변화한다. 이에 따라, 트랜지스터(Q2)는 오프 상태가 된다. 이후, 트랜지스터(Q1)의 게이트 전압은, 콘덴서(C1)의 작용에 의해 Dij로 유지된다. 데이터 전압(Dij)이 소정 이상인 경우에는, 트랜지스터(Q1)는 온 상태가 되고, 유기 EL 소자(L1)에는 트랜지스터(Q1)의 게이트-소스간 전압에 따른 양의 전류가 흐른다. 유기 EL 소자(L1)는, 흐르는 전류의 양에 따른 휘도로 발광한다. 따라서, 유기 EL 소자(L1)는, 데이터 전압(Dij)에 따른 휘도로 발광한다.

i번째의 휴지 라인 기간(전류 측정 기간) 내의 기간 T1에는, 주사선(GAi)의 전압은 하이 레벨이고, 주사선(GBi)의 전압은 로우 레벨이다. 이 때문에, 트랜지스터(Q2)는 온 상태가 되고, 트랜지스터(Q3)는 오프 상태가 된다. 이때, 소스 드라이버(14)는, 데이터선(Sj)에 대하여 측정용 전압(Vmg(i, j))을 인가한다. 따라서, 트랜지스터(Q1)의 게이트 전압은 Vmg(i, j)가 된다. 측정용 전압(Vmg(i, j))은, TFT 특성 측정용 전압 및 OLED 특성 측정용 전압 중 어느 하나이다. 또한, TFT 특성 측정용 전압은 트랜지스터(Q1)를 온 상태로 하는 전압이며, OLED 특성 측정용 전압은 트랜지스터(Q1)를 오프 상태로 하는 전압이다.

기간 T2에는, 주사선(GAi)의 전압은 로우 레벨이며, 주사선(GBi)의 전압은 하이 레벨이다. 이 때문에, 트랜지스터(Q2)는 오프 상태가 되고, 트랜지스터(Q3)는 온 상태가 된다. TFT 특성 측정용 전압을 기간 T1에 인가했을 때는, 하이 레벨 전원 전압(ELVDD)을 갖는 전극으로부터 트랜지스터(Q1, Q3)를 통과하는 전류가 데이터선(Sj)에 흐른다. 또한, 이때 유기 EL 소자(L1)에 전류가 흐르지 않도록, 측정용 전압(Vmg(i, j))의 값이 설정되는 것으로 한다. OLED 특성 측정용 전압을 기간 T1에 인가했을 때는, 소스 드라이버(14)는 또한 데이터선(Sj)에 대하여 유기 EL 소자(L1)에 전류를 흘리기 위한 전압(Vm(i, j))을 인가한다. 이에 의해, 데이터선(Sj)으로부터 트랜지스터(Q3)와 유기 EL 소자(L1)를 통과하는 전류가 로우 레벨 전원 전압(ELVSS)을 갖는 전극에 흐른다. 소스 드라이버(14)는, 기간 T2에서 데이터선(Sj)에 흐르는 전류를 측정한다.

기간 T3에는, 주사선(GAi)의 전압은 하이 레벨이고, 주사선(GBi)의 전압은 로우 레벨이다. 이때, 소스 드라이버(14)와 화소 회로(38)는 i번째의 라인 기간과 마찬가지로 동작한다. 기간 T3 이후, 유기 EL 소자(L1)는, 데이터 전압(Dij)에 따른 휘도로 발광한다.

<3.3 보정 연산 및 보정 데이터의 갱신>

표시 장치(3)에 포함되는 보정 데이터 기억부(16)와 보정 연산부의 상세는, 제1 실시 형태와 동일하다(도 13을 참조). 보정 연산부(17)에 포함되는 CPU(69)의 동작은, 제1 실시 형태와 동일하다(도 14를 참조).

<3.4 효과 등>

이상에 나타낸 바와 같이, 본 실시 형태에 따른 표시 장치(3)는, 2n개의 주사선(GA1 내지 GAn, GB1 내지 GBn)과 m개의 데이터선(S1 내지 Sm)과 2차원 형상으로 배치된 (m×n)개의 화소 회로(38)를 포함하는 표시부(31)와, 표시 제어 회로(12)와, 주사선 구동 회로(33)와, 소스 드라이버(14)를 구비하고 있다. 주사선 구동 회로(33)는, 전류 측정 기간에는, 주사선(GA1 내지 GAn, GB1 내지 GBn) 중에서 선택한 주사선(GAi, GBi)에 대하여 기간 T1 내지 T3에 하이 레벨이 되는 주사 신호(전류 측정용의 주사 신호 및 전압 기입용의 주사 신호)를 인가한다. 소스 드라이버(14)는, 전류 측정 기간에는, 데이터선(S1 내지 Sm)에 대하여 측정용 전압을 인가하여, 화소 회로(38)로부터 데이터선(S1 내지 Sm)에 출력된 전류를 측정하고, 데이터선(S1 내지 Sm)에 대하여 데이터 전압을 인가한다.

표시 제어 회로(12)는, 제1 인에이블 신호로서 인에이블 신호(ENA1, ENA2)를 출력하고, 제2 인에이블 신호로서 인에이블 신호(ENB1, ENB2)를 출력한다. 단위 회로(51)(시프트 레지스터의 각 단)는, 노드 제어 회로(트랜지스터(Q11, Q12))와, 제1 출력 제어 회로(트랜지스터(Q13, Q14)와 콘덴서(C11))와, 제2 출력 제어 회로(트랜지스터(Q15 내지 Q20)와 콘덴서(C12, C13))를 포함하고 있다.

제2 출력 제어 회로는, 인에이블 신호(ENA1 또는 ENA2)가 부여되는 드레인 단자(제1 도통 단자)와, 주사선(GAi)(제1 주사선)에 접속된 소스 단자(제2 도통 단자)와, 노드(N1)와 동일한 논리 레벨의 전압을 갖는 노드(N2)(제2 노드)에 접속된 게이트 단자(제어 단자)를 갖는 트랜지스터(Q16)(제2 출력 제어 트랜지스터)와, 인에이블 신호(ENB1 또는 ENB2)가 부여되는 드레인 단자와, 주사선(GBi)(제2 주사선)에 접속된 소스 단자와, 노드(N1)와 동일한 논리 레벨의 전압을 갖는 노드(N3)(제3 노드)에 접속된 게이트 단자를 갖는 트랜지스터(Q19)(제3 출력 제어 트랜지스터)를 사용해서 구성할 수 있다.

화소 회로(38)는, 유기 EL 소자(L1)(전기 광학 소자)와, 유기 EL 소자(L1)와 직렬로 설치된 트랜지스터(Q1)(구동 트랜지스터)와, 데이터선(Sj)과 트랜지스터(Q1)의 게이트 단자와의 사이에 설치되어 주사선(GAi)에 접속된 게이트 단자(제어 단자)를 갖는 트랜지스터(Q2)(기입 제어 트랜지스터)와, 데이터선(Sj)과 트랜지스터(Q1)의 소스 단자(한쪽의 도통 단자)와의 사이에 설치되어 주사선(GBi)에 접속된 게이트 단자를 갖는 트랜지스터(Q3)(판독 제어 트랜지스터)와, 트랜지스터(Q1)의 게이트 단자와 드레인 단자(다른 쪽의 도통 단자)와의 사이에 설치된 콘덴서(C1)를 포함하고 있다. 따라서, 전기 광학 소자와 3개의 트랜지스터와 콘덴서를 포함하는 화소 회로와 2종류의 주사선을 구비한 표시 장치에 있어서, 간단한 회로를 사용하여, 표시 화상의 화질 저하를 방지하면서 화소 회로의 전류를 측정할 수 있다.

<4. 제4 실시 형태>

<4.1 구성 등>

표시 장치의 전체 구성, 화소 회로의 구성, 주사선 구동 회로의 구성 및 단위 회로의 구성에 대해서는, 제3 실시 형태와 마찬가지이므로, 설명을 생략한다(도 20 내지 도 23을 참조). 본 실시 형태에 따른 표시 장치와 제3 실시 형태에 따른 표시 장치는 구동 방법이 상이하다. 상세하게는, 제3 실시 형태에서는, 휴지 구동이 채용되어, 특성 검출(구동 트랜지스터나 유기 EL의 특성 검출)을 위한 전류 측정이 휴지 기간 중에 행하여지고 있었다. 이에 반해, 본 실시 형태에서는, 반드시 휴지 구동은 채용되지 않아도 되고, 특성 검출을 위한 전류 측정이 통상의 표시 기간 중에 행하여진다.

<4.2 구동 방법>

도 26은, 본 실시 형태에서의 구동 방법에 대해서 설명하기 위한 타이밍 차트이다. 도 26에 나타내는 타이밍 차트에서는 i행째(i는 짝수)에 관한 전류 측정(특성 검출을 위한 전류 측정)이 행하여지는 것이라 가정한다. 즉, i행째가 측정 대상 행에 상당한다. 여기에서는, 특성 검출을 위한 처리가 행하여지는 기간을 「특성 검출 처리 기간」이라고 하고, 통상의 표시 처리가 행하여지는 기간을 「통상 동작 기간」이라고 한다. 도 26에서는, 시각 t11부터 시각 t14까지의 기간이 특성 검출 처리 기간이며, 시각 t11 이전의 기간 및 시각 t14 이후의 기간이 통상 동작 기간이다. 또한, 시각 t12부터 시각 t13까지의 기간은, 실제로 전류의 측정이 행하여지는 전류 측정 기간이다. 특성 검출을 위한 전류 측정은, 1 프레임 기간에 1행씩 또는 1 프레임 기간에 복수행씩 행하여진다. 본 실시 형태에서는, 주사선(GA1 내지 GAn)이 하이 레벨로 되었을 때, 하이 레벨로 유지되는 기간의 길이는, 통상 동작 기간과 특성 검출 처리 기간에서 동일하다.

또한, 본 실시 형태에서는, 시각 t11부터 시각 t12까지의 기간이 측정 준비 기간에 상당하고, 시각 t12부터 시각 t13까지의 기간이 전기량의 측정 기간에 상당하고, 시각 t13부터 시각 t14까지의 기간이 표시 준비 기간에 상당한다. 단, 본 실시 형태에서는, 전류의 측정이 행하여지므로, 전기량의 측정 기간은 전류 측정 기간이다. 전류 측정 기간은, 측정 준비 기간보다도 긴 기간으로 설정되고, 또한 표시 준비 기간보다도 긴 기간으로 설정되는 것이 바람직하다. 또한, 주사선(GA1 내지 GAn)이 제1 주사선에 상당하고, 주사선(GB1 내지 GBn)이 제2 주사선에 상당한다.

통상 동작 기간에는, 인에이블 신호(ENA2)는 게이트 클럭(GCK2)과 마찬가지로 변화하고, 인에이블 신호(ENB2)는 로우 레벨로 유지된다. 따라서, 통상 동작 기간에는, 주사선(GA1 내지 GAn)의 전압은 1 라인씩 순차적으로 하이 레벨이 되고, 주사선(GB1 내지 GBn)의 전압은 로우 레벨로 유지된다.

특성 검출 처리 기간 중 시각 t11 내지 시각 t12에는, 주사선(GAi)의 전압이 하이 레벨이 된다. 이에 의해, i행째의 화소 회로(38)(도 21 참조)에 있어서, 트랜지스터(Q2)가 온 상태로 된다. 주사선(GBi)의 전압에 대해서는, 로우 레벨로 유지된다. 따라서, 트랜지스터(Q3)는 오프 상태로 유지된다. 이때, 소스 드라이버(14)로부터 데이터선(Sj)에는 측정용 전압이 공급된다. 이 측정용 전압에 기초하여 콘덴서(C1)가 충전된다. 또한, 측정용 전압은, TFT 특성 측정용 전압 및 OLED 특성 측정용 전압 중 어느 하나이다.

특성 검출 처리 기간 중 시각 t12 내지 시각 t13(전류 측정 기간)에는, 주사선(GAi)의 전압은 로우 레벨이 되고, 주사선(GBi)의 전압은 하이 레벨이 된다. 이 때문에, 트랜지스터(Q2)는 오프 상태로 되고, 트랜지스터(Q3)는 온 상태로 된다. 시각 t11 내지 시각 t12에 측정용 전압으로서 TFT 특성 측정용 전압이 인가되어 있는 경우에는, 하이 레벨 전원 전압(ELVDD)을 갖는 전극으로부터 트랜지스터(Q1, Q3)를 통과하는 전류가 데이터선(Sj)에 흐른다. 시각 t11 내지 시각 t12에 측정용 전압으로서 OLED 특성 측정용 전압이 인가되어 있는 경우에는, 시각 t12 내지 시각 t13에 또한 모니터선(Mj)에 대하여 유기 EL 소자(L1)에 전류를 흘리기 위한 전압(Vm(i, j))이 인가된다. 이에 의해, 데이터선(Sj)으로부터 트랜지스터(Q3)와 유기 EL 소자(L1)를 통과하는 전류가 로우 레벨 전원 전압(ELVSS)을 갖는 전극에 흐른다. 이상과 같은 상태에서, 소스 드라이버(14)는, 데이터선(Sj)에 흐르는 전류를 측정한다.

특성 검출 처리 기간 중 시각 t13 내지 시각 t14에는, 주사선(GAi)의 전압은 하이 레벨이 되고, 주사선(GBi)의 전압은 로우 레벨이 된다. 이에 의해, 트랜지스터(Q2)는 온 상태로 되고, 트랜지스터(Q3)는 오프 상태로 된다. 이때, 소스 드라이버(14)로부터 데이터선(Sj)에는, 화상 표시를 위한 표시용 전압이 공급된다. 이 표시용 전압에 기초하여 콘덴서(C1)가 충전되고, 트랜지스터(Q1)가 온 상태로 된다. 이에 의해, 표시용 전압에 따른 양의 전류가 유기 EL 소자(L1)에 흐른다. 이상으로부터, 표시용 전압에 따른 휘도로 유기 EL 소자(L1)가 발광한다.

<4.3 단위 회로 및 화소 회로 내의 트랜지스터에 대해서>

본 실시 형태에서는, 전류 측정이 행하여지는 행의 단위 회로(51)(도 23 참조)에서는, 노드(N1)의 전압은 통상 동작 기간보다도 긴 기간 하이 레벨로 유지된다. 이러한 구동이 행해지기 때문에, 주사선을 1 수평 주사 기간씩 순차적으로 하이 레벨로 하는 통상의 구동 방법에 비해, 양호한 유지 특성이 필요해진다. 가령 양호한 유지 특성을 실현하기 위해서 단위 회로(51) 내의 트랜지스터의 채널 길이를 길게 하면, 단위 회로(51)의 레이아웃 면적이 증대된다. 따라서, 단위 회로(51)의 레이아웃 면적의 증대를 방지하기 위해서, 단위 회로(51) 내의 트랜지스터에는, 산화물 반도체를 사용해서 형성된 트랜지스터를 채용하는 것이 바람직하다. 특히, 인듐(In), 갈륨(Ga), 아연(Zn) 및 산소(O)를 포함하는 산화물 반도체를 사용해서 형성된 트랜지스터는, 오프 누설이 매우 작기 때문에, 본 실시 형태에서의 단위 회로(51) 내의 트랜지스터에 적합하다.

또한, 본 실시 형태에서는, 이하의 이유에 의해, 화소 회로(38) 내의 트랜지스터에 대해서도, 산화물 반도체(특히, 인듐(In), 갈륨(Ga), 아연(Zn) 및 산소(O)를 포함하는 산화물 반도체)를 사용해서 형성된 트랜지스터를 채용하는 것이 바람직하다. 각 데이터선(Sj)은, 대응하는 열의 모든 행의 화소 회로(38)에 접속되어 있다. 이 때문에, 각 화소 회로(38)로부터의 누설 전류가 클수록, 전류 측정이 행하여질 때의 S/N비는 악화된다. 따라서, 전류 측정이 행하여질 때의 S/N비를 높이기 위해서는, 화소 회로(38) 내의 트랜지스터에 오프 누설 특성이 좋은 트랜지스터(오프 누설 전류가 작은 트랜지스터)를 채용하는 것이 바람직하다.

그런데, 전류 측정 기간보다도 짧은 기간에서 측정용 전압의 기입이나 표시용 전압의 기입을 행하기 위해서는, 주사선(GA1 내지 GAn)에 대응하는 트랜지스터의 전류 능력을 주사선(GB1 내지 GBn)에 대응하는 트랜지스터의 전류 능력보다도 높게 하는 것이 바람직하다. 구체적으로는, 도 23에 나타내는 단위 회로(51)에 있어서, 트랜지스터(Q16)의 전류 능력을 트랜지스터(Q19)의 전류 능력보다도 높게 하는 것이 바람직하다. 이것을 실현하기 위해서, 예를 들어 트랜지스터(Q16)의 채널 폭을 트랜지스터(Q19)의 채널 폭보다도 크게 하는 것을 생각할 수 있다. 이에 의해, 충분히 짧은 시간에 화소에의 기입을 행할 수 있어, 충분한 길이의 전류 측정 기간을 확보하는 것이 가능하게 된다.

<4.4 효과>

본 실시 형태에 따르면, 휴지 구동이 채용되지 않은 경우에도, 제3 실시 형태와 마찬가지로, 간단한 회로를 사용하여, 표시 화상의 화질 저하를 방지하면서 화소 회로의 전류를 측정할 수 있다. 이에 의해, 구동 트랜지스터의 특성의 변동(예를 들어 역치 전압의 변동)이나 유기 EL 소자의 열화(발광 효율의 저하)를 보상하는 것이 가능하게 된다.

<5. 제5 실시 형태>

<5.1 구성>

도 27은, 본 발명의 제5 실시 형태에 따른 표시 장치의 구성을 도시하는 블록도이다. 도 27에 나타내는 표시 장치(4)는, 제3 실시 형태에 따른 표시 장치(3)에 전원부(19)를 부가한 것이다. 본 실시 형태에 따른 표시 장치(4)와 제3 실시 형태에 따른 표시 장치(3)는 구동 방법이 상이하다. 상세하게는, 제3 실시 형태에서는, 휴지 구동이 채용되어, 특성 검출을 위한 전류 측정이 휴지 기간 중에 행하여지고 있었다. 이에 반해, 본 실시 형태에서는, 특성 검출을 위한 전류 측정이 전원 온 또는 전원 오프 시에 행하여진다. 보다 상세하게는, 표시 장치(3)의 전원 온 버튼이 눌러진 직후 또는 표시 장치(3)의 전원 오프 버튼이 눌러진 직후에 전류 측정을 행하기 위한 전용 기간이 설치되어 있다.

소스 드라이버(14)에는, 기능적으로는, 데이터선(S1 내지 Sm)을 구동하는 데이터선 구동부와 데이터선(S1 내지 Sm)을 흐르는 전류를 측정하는 전류 측정부가 포함되어 있다. 도 28은, 화소 회로(38) 및 전류 측정부(142)를 포함하는 영역의 구성을 도시하는 회로도이다. 화소 회로(38)의 회로 구성은 제3 실시 형태와 마찬가지이다(도 21 참조). 데이터선(Sj) 근방에는, 데이터선(Sj)에의 흑색 전압(흑색을 표시하기 위한 전압)의 인가를 제어하는 스위치(SW0)가 설치되어 있다. 데이터선(Sj) 상에는, 화소 회로(38)-전류 측정부(142) 사이의 전기적 접속을 제어하는 스위치(SW1)가 설치되어 있다. 전류 측정부(142)에는, 연산 증폭기(1421)와 콘덴서(1422)와 스위치(SW2)가 포함되어 있다. 연산 증폭기(1421)에 대해서는, 반전 입력 단자는 데이터선(Sj)에 접속되고, 비반전 입력 단자는 소스 드라이버(14) 내에 설치되어 있는 D/A 변환기(144)의 출력 단자에 접속되어 있다. 연산 증폭기(1421)의 출력 단자는, A/D 변환기(15)의 입력 단자에 접속되어 있다. 콘덴서(1422) 및 스위치(SW2)는, 연산 증폭기(1421)의 출력 단자와 데이터선(Sj)과의 사이에 설치되어 있다. 스위치(SW0, SW1, SW2)의 상태는 각각 제어 신호(S0, S1, S2)에 의해 제어된다. 이상과 같이, 이 전류 측정부(142)는 적분 회로를 포함하고 있다.

<5.2 구동 방법>

도 29를 참조하면서, 본 실시 형태에서 특성 검출을 위한 전류 측정이 행하여질 때의 동작에 대해서 설명한다. 전류 측정은, 상술한 바와 같이, 전원 온 또는 전원 오프 시에 행하여진다. 또한, 전형적으로는, 전원 온 또는 전원 오프 시에 집중적으로 다수의 행에 관한 전류 측정이 행하여진다. 도 29에는, 다수의 행에 관한 전류 측정이 행하여지는 기간 중 i행째 및 k행째에 관한 전류 측정이 행하여지는 기간의 타이밍 차트가 도시되어 있다. 또한, i행째와 k행째는, 서로 인접하는 행이어도 되고, 서로 떨어진 행이어도 된다.

시각 t21이 되면, 주사선(GAi)의 전압이 하이 레벨로 된다. 이에 의해, 트랜지스터(Q2)는 온 상태로 된다. 이때, 주사선(GBi)의 전압은 로우 레벨이므로, 트랜지스터(Q3)는 오프 상태로 되어 있다. 또한, 제어 신호(S0, S1, S2)는 각각 로우 레벨, 하이 레벨, 하이 레벨로 되어 있으므로, 스위치(SW0, SW1, SW2)는 각각 오프 상태, 온 상태, 온 상태로 되어 있다. 또한, 이때, D/A 변환기(144)로부터는 측정용 전압이 출력된다. 이상으로, 데이터선(Sj)에 측정용 전압이 인가되고, 이 측정용 전압에 기초하여 콘덴서(C1)가 충전된다. 또한, 측정용 전압은, TFT 특성 측정용 전압 및 OLED 특성 측정용 전압 중 어느 하나이다.

시각 t22가 되면, 주사선(GAi)의 전압이 로우 레벨이 되고, 주사선(GBi)의 전압이 하이 레벨이 된다. 이 때문에, 트랜지스터(Q2)는 오프 상태로 되고, 트랜지스터(Q3)는 온 상태로 된다. 이에 의해, 측정용 전압으로서 TFT 특성 측정용 전압이 인가되어 있는 경우에는, 하이 레벨 전원 전압(ELVDD)을 갖는 전극으로부터 트랜지스터(Q1, Q3)를 통과하는 전류가 데이터선(Sj)에 흐르고, 측정용 전압으로서 OLED 특성 측정용 전압이 인가되어 있는 경우에는, 데이터선(Sj)으로부터 트랜지스터(Q3)와 유기 EL 소자(L1)를 통과하는 전류가 로우 레벨 전원 전압(ELVSS)을 갖는 전극에 흐른다.

시각 t23이 되면, 제어 신호(S2)가 로우 레벨이 된다. 이 때문에, 스위치(SW2)가 오프 상태로 된다. 이에 의해, 콘덴서(1422)의 존재에 기인하여 데이터선(Sj)을 흐르고 있는 전류의 크기에 따라서 연산 증폭기(1421)로부터의 출력 전압이 변화한다. 이와 같이 하여, 시각 t23부터 스위치(S1)가 오프 상태로 되는 시각 t24까지의 기간 중, 전류 측정이 행하여진다. 또한, 연산 증폭기(1421)로부터의 출력 전압은, A/D 변환기(15)에 부여된다.

시각 t24가 되면, 주사선(GAi)의 전압은 하이 레벨이 된다. 이 때문에, 트랜지스터(Q2)는 온 상태로 된다. 이때, 주사선(GBi)의 전압은 하이 레벨로 유지된다. 이 때문에, 트랜지스터(Q3)는 온 상태로 유지된다. 또한, 시각 t24에는, 제어 신호(S0, S1, S2)는 각각 하이 레벨, 로우 레벨, 로우 레벨이 된다. 이 때문에, 스위치(SW0, SW1, SW2)는 각각 온 상태, 오프 상태, 오프 상태로 된다. 이상으로, 데이터선(Sj)에 흑색 전압이 인가되고, i행째의 화소 회로(38)에서는 흑색 전압에 기초하는 기입이 행하여진다. 그런데, 제어 신호(S1) 및 제어 신호(S2)는 시각 t25까지 로우 레벨로 유지된다. 이 때문에, 시각 t24부터 시각 t25까지의 기간, 스위치(SW1, SW2)는 오프로 유지된다. 이에 의해, 시각 t24부터 시각 t25까지의 기간 중, 연산 증폭기(1421)의 출력은 홀드 상태로 되고, A/D 변환기(15)에서는 시각 t23 내지 시각 t24에서의 전류 측정의 결과에 기초하는 AD 변환이 행하여진다. 이와 같이, 시각 t23 내지 시각 t24에 전류 측정이 행하여지고, 시각 t24 내지 시각 t25에 AD 변환이 행하여진다. 또한, 흑색 전압에 기초하는 기입이 행해짐으로써, 비표시 기간 중에 불필요하게 유기 EL 소자(L1)가 발광하는 것이 방지된다.

시각 t26이 되어 주사선(GAi)의 전압이 로우 레벨로 됨으로써 트랜지스터(Q2)가 오프 상태로 된 후, AD 변환에 의해 얻어진 i행째의 데이터에 관한 보정 연산부(17)에의 전송이 행하여진다. k행째의 전류 측정은 다음으로 제어 신호(S2)가 하이 레벨에서 로우 레벨로 변화하는 시각 t28에 개시되므로, i행째의 데이터 전송은 시각 t28까지의 기간에 행하여진다. 또한, 이 데이터 전송은, AD 변환 후에 버퍼에 저장되어 있는 데이터의 전송이며, 예를 들어 I2C(Inter-Integrated Circuit)나 SPI(Serial Peripheral Interface) 등의 시리얼 버스를 사용한 공지된 방법을 채용할 수 있다.

본 실시 형태에서는, 이상과 같은 처리가, 전원 온 또는 전원 오프 시에, 전류 측정을 행하는 행의 수와 동등한 횟수, 반복된다.

이어서, 도 30을 참조하면서, 전원 온 시에 집중적으로 다수의 행에 관한 전류 측정이 행하여지는 경우의 처리 수순을 설명한다. 또한, 집중적으로 다수의 행에 관한 전류 측정을 행하는 것을 이하 「집중 모니터」라고 한다. 장치의 전원이 온으로 되면(스텝 S100), 전원부(19)로부터 집중 모니터 스타트 신호(P_start)가 출력된다(스텝 S110). 표시 제어 회로(12)는, 집중 모니터 스타트 신호(P_start)를 수신하면, 상술한 바와 같이 해서(도 29 참조) 집중 모니터를 실행한다(스텝 S120). 그리고, 집중 모니터에 의해 얻어진 전류 측정값에 기초하여, 보정 데이터 기억부(16)에 기억된 보정 데이터의 갱신이 행하여진다(스텝 S130). 그 후, 표시 제어 회로(12)로부터 전원부(19)에 대하여 집중 모니터가 종료된 것을 나타내는 모니터 종료 신호(M_end)가 출력된다(스텝 S140). 이에 의해, 통상 구동이 개시된다(스텝 S150).

이어서, 도 31을 참조하면서, 전원 오프 시에 집중 모니터가 행하여지는 경우의 처리 수순을 설명한다. 장치의 전원 오프 버튼이 눌러지면(스텝 S200), 전원부(19)로부터 집중 모니터 스타트 신호(P_start)가 출력된다(스텝 S210). 표시 제어 회로(12)는, 집중 모니터 스타트 신호(P_start)를 수신하면, 상술한 바와 같이 해서(도 29 참조) 집중 모니터를 실행한다(스텝 S220). 그리고, 집중 모니터에 의해 얻어진 전류 측정값에 기초하여, 보정 데이터 기억부(16)에 기억된 보정 데이터의 갱신이 행하여진다(스텝 S230). 그 후, 표시 제어 회로(12)로부터 전원부(19)에 대하여 집중 모니터가 종료된 것을 나타내는 모니터 종료 신호(M_end)가 출력된다(스텝 S240). 이에 의해, 장치의 전원이 오프로 된다(스텝 S250).

<5.3 효과 등>

본 실시 형태에 따르면, 제4 실시 형태와 마찬가지로, 휴지 구동이 채용되지 않은 경우에도, 간단한 회로를 사용하여, 화소 회로의 전류를 측정할 수 있다. 또한, 전류 측정은 전원 온 또는 전원 오프 시에 행하여지므로, 전류 측정이 표시 처리에 영향을 미치지 않는다. 따라서, 표시 화상의 화질에 전혀 영향을 미치지 않고 화소 회로의 전류를 측정하는 것이 가능하게 된다.

<6. 변형예>

<6.1 제1 변형예>

상기 각 실시 형태에서는, 표시 장치에는, 화소 회로로부터 모니터선(M1 내지 Mm) 또는 데이터선(S1 내지 Sm)에 출력된 전류를 측정하는 기능을 갖는 소스 드라이버가 설치되어 있었다. 즉, 화소 회로 내의 회로 소자(구동 트랜지스터(Q1)나 유기 EL 소자(L1))의 특성을 얻기 위해 전류의 측정이 행하여지고 있었다. 그러나, 본 발명은 이것에 한정되지 않고, 화소 회로 내의 회로 소자의 특성을 얻기 위해서 전압의 측정이 행하여지도록 해도 된다. 여기에서는, 제3 실시 형태에 대해서 전류의 측정 대신에 전압의 측정을 행하도록 한 예에 대해 설명한다.

도 32는, 본 변형예에 관한 표시 장치의 구성을 도시하는 블록도이다. 도 32에 나타내는 표시 장치(5)는, 제3 실시 형태에 따른 표시 장치(3)에 있어서, 데이터선 구동 회로 및 전류 측정 회로로서 기능하는 소스 드라이버(34)를 데이터선 구동 회로 및 전압 측정 회로로서 기능하는 소스 드라이버(44)로 치환한 것이다. 소스 드라이버(44)는, 데이터선(S1 내지 Sm)을 구동하는 기능과, TFT 특성 또는 OLED 특성을 취득하기 위해서 화소 회로(18)에 정전류가 공급되었을 때의 데이터선(S1 내지 Sm) 상의 소정의 위치의 전압을 측정하는 기능을 갖는다. 보다 상세하게는, 소스 드라이버(44)는, 제어 신호(CS2)에 따라, 영상 신호(X2)에 따른 m개의 데이터 전압을 데이터선(S1 내지 Sm)에 각각 인가한다. 또한, 소스 드라이버(44)는, 제어 신호(CS2)에 따라, m개의 측정용 전압을 데이터선(S1 내지 Sm)에 각각 인가한 후, 정전류를 데이터선(S1 내지 Sm)에 공급했을 때 데이터선(S1 내지 Sm) 상의 소정의 위치에 각각 나타나는 m개의 전압을 측정하고, 측정으로 얻어진 m개의 전압을 출력한다. 또한, 화소 회로(38)의 회로 구성은 제3 실시 형태와 마찬가지이다(도 21 참조).

소스 드라이버(44)에는, 기능적으로는, 데이터선(S1 내지 Sm)을 구동하는 데이터선 구동부와 데이터선(S1 내지 Sm) 상의 소정의 위치의 전압을 측정하는 전압 측정부가 포함되어 있다. 본 변형예에서는, 도 33에 도시한 바와 같이, 데이터선(Sj)이 데이터선 구동부(441)에 접속된 상태와 데이터선(Sj)이 전압 측정부(442)에 접속된 상태를 전환하기 위한 전환부(443)가 설치되어 있다. 그리고, 표시 제어 회로(12)로부터 전환부(443)에 부여되는 전환 제어 신호(SW)에 기초하여 데이터선 구동부(441) 또는 전압 측정부(442) 중 어느 하나에 데이터선(Sj)이 접속되도록 구성되어 있다.

도 34는, 전압 측정부(442)의 일 구성예를 도시하는 도면이다. 도 34에 도시한 바와 같이, 이 전압 측정부(442)에는, 증폭기(4421)와 정전류원(4422)이 포함되어 있다. 이와 같은 구성에서, 정전류원(4422)에 의해 일정 전류가 데이터선(Sj)에 공급되어 있는 상태에서, 로우 레벨 전원 전압(ELVSS)을 갖는 전극과 절점(4443)과의 사이의 전압이 증폭기(4421)에 의해 증폭된다. 그리고, 증폭 후의 전압이 A/D 변환기(15)에 부여된다.

도 35는, 본 변형예에 관한 표시 장치(5)의 상세한 타이밍 차트이다. 본 변형예와 제3 실시 형태는, 휴지 라인 기간 내의 동작이 상이하다. 이하, 도 35에 나타내는 타이밍에서 주사선(GAi, GBi)과 데이터선(Sj)을 구동했을 때의 i번째의 휴지 라인 기간(전압 측정 기간) 내에서의 i행 j열째의 화소 회로(38)의 동작을 설명한다.

기간 T1에는, 주사선(GAi)의 전압은 하이 레벨이고, 주사선(GBi)의 전압은 로우 레벨이다. 이 때문에, 트랜지스터(Q2)는 온 상태로 되고, 트랜지스터(Q3)는 오프 상태로 된다. 이때, 소스 드라이버(44)는 데이터선(Sj)에 대하여 측정용 전압(Vmg(i, j))을 인가한다. 따라서, 트랜지스터(Q1)의 게이트 전압은 Vmg(i, j)가 된다. 측정용 전압(Vmg(i, j))은, TFT 특성 측정용 전압 및 OLED 특성 측정용 전압 중 어느 하나이다. TFT 특성 측정용 전압은, 트랜지스터(Q1)를 온 상태로 함과 함께 유기 EL 소자(L1)에 전류가 흐르지 않도록 하는 전압이다. OLED 특성 측정용 전압은 트랜지스터(Q1)를 오프 상태로 하는 전압이다.

기간 T2에는, 주사선(GAi)의 전압은 로우 레벨이며, 주사선(GBi)의 전압은 하이 레벨이다. 이 때문에, 트랜지스터(Q2)는 오프 상태로 되고, 트랜지스터(Q3)는 온 상태가 된다. 이 상태에서, 데이터선(Sj)에 정전류(I_FIX)가 공급된다. 정전류(I_FIX)는, TFT 특성 측정 시에는 화소 회로(38)로부터 소스 드라이버(44)에 흐르고, OLED 특성 측정 시에는 소스 드라이버(44)로부터 화소 회로(38)에 흐른다. 기간 T1에 데이터선(Sj)에 대하여 TFT 특성 측정용 전압이 인가되어 있는 경우에는, 하이 레벨 전원 전압(ELVDD)을 갖는 전극으로부터 트랜지스터(Q1, Q3)를 통과하는 전류가 데이터선(Sj)을 향해서 흐른다. 이때, 기간 T1에 공급하는 TFT 특성 측정용 전압은, 「TFT 특성 측정용 전압<유기 EL 소자(L1)의 역치 전압+트랜지스터(Q1)의 역치 전압」을 만족하도록 설정된다. 이렇게 설정함으로써, TFT 특성 측정 시에, 유기 EL 소자(L1)에 전류가 흐르지 않아, 트랜지스터(Q1)의 특성만을 측정할 수 있다. 기간 T1에 데이터선(Sj)에 대하여 OLED 특성 측정용 전압이 인가되어 있는 경우에는, 데이터선(Sj)으로부터 트랜지스터(Q3)와 유기 EL 소자(L1)를 통과하는 전류가 로우 레벨 전원 전압(ELVSS)을 갖는 전극에 흐른다. 이때, 기간 T1에 공급하는 OLED 특성 측정용 전압은, 「OLED 특성 측정용 전압<유기 EL 소자(L1)의 역치 전압+트랜지스터(Q1)의 역치 전압」을 만족하도록 설정된다. 이렇게 설정함으로써, OLED 특성 측정 시에, 트랜지스터(Q1)가 온 상태로 되지 않아, 유기 EL 소자(L1)의 특성만을 측정할 수 있다. 소스 드라이버(44)는, 기간 T2에서 데이터선(Sj) 상의 소정의 위치(도 34)의 절점(4443)의 전압을 측정한다.

기간 T3에는, 주사선(GAi)의 전압은 하이 레벨이고, 주사선(GBi)의 전압은 로우 레벨이다. 이 때문에, 트랜지스터(Q2)는 온 상태로 되고, 트랜지스터(Q3)는 오프로 된다. 이때, 소스 드라이버(44)는, 데이터선(Sj)에 대하여 영상 신호(X2)에 따른 데이터 전압(Dij)을 인가한다. 따라서, 트랜지스터(Q1)의 게이트 전압은 Dij가 되고, 데이터 전압(Dij)에 따른 휘도로 유기 EL 소자(L1)가 발광한다.

이상과 같이, 전류의 측정 대신에 전압의 측정을 행하는 구성을 채용한 경우에도, TFT 특성이나 OLED 특성을 취득할 수 있고, 그 취득한 정보에 기초하여 영상 신호의 보정 등을 행하는 것이 가능하게 된다.

<6.2 제2 변형예>

제3 실시 형태에서는, 휴지 라인 기간(전류 측정 기간) 내의 기간 T2의 길이는 일정한 것을 전제로 하고 있었지만, 본 발명은 이것에 한정되지 않는다. 전류 측정의 대상이나 측정 전류의 예측값의 레벨에 따라 상기 기간 T2의 길이를 변경할 수 있도록 해도 된다. 이하, 제3 실시 형태에 대해서 상기 기간 T2의 길이를 변경 가능하게 한 구성에 대해서 설명한다.

소스 드라이버(14)에는, 기능적으로는, 데이터선(S1 내지 Sm)을 구동하는 데이터선 구동부와 데이터선(S1 내지 Sm)을 흐르는 전류를 측정하는 전류 측정부가 포함되어 있다. 도 36은, 화소 회로(38) 및 전류 측정부(142)의 구성을 도시하는 회로도이다. 화소 회로(38)의 회로 구성은 제3 실시 형태와 마찬가지이다(도 21 참조). 전류 측정부(142)에는, 연산 증폭기(1421)와 콘덴서(1422)와 스위치(1423)가 포함되어 있다. 연산 증폭기(1421)에 대해서는, 반전 입력 단자는 데이터선(Sj)에 접속되고, 비반전 입력 단자에는 전류의 측정이 행하여질 때는 측정용 전압(Vmg(i, j))이 부여된다. 콘덴서(1422) 및 스위치(1423)는, 연산 증폭기(1421)의 출력 단자와 데이터선(Sj)과의 사이에 설치되어 있다. 스위치(1423)의 상태는, 제어 클럭 신호(Sclk)에 의해 제어된다. 이상과 같이, 이 전류 측정부(142)는, 적분 회로를 포함하고 있다. 이와 같은 구성에 있어서, 먼저, 제어 클럭 신호(Sclk)에 의해 스위치(1423)가 온 상태로 된다. 이에 의해, 연산 증폭기(1421)의 출력 단자-반전 입력 단자 간이 단락 상태로 되고, 연산 증폭기(1421)의 출력 단자 및 데이터선(Sj)의 전압이 측정용 전압(Vmg(i, j))과 동등해진다. 이어서, 제어 클럭 신호(Sclk)에 의해 스위치(1423)가 오프 상태로 된다. 이에 의해, 콘덴서(1422)의 존재에 기인하여 데이터선(Sj)에 흐르는 전류의 크기에 따라서 연산 증폭기(1421)로부터의 출력 전압이 변화한다. 연산 증폭기(1421)로부터의 출력 전압은, A/D 변환기(15)에 부여된다.

전류 측정에 대해서는, 측정 대상 등에 의해, 측정 전류의 예측값이 클 때와 측정 전류의 예측값이 작을 때가 있다. 이에 관하여, 전류 측정부(142) 내의 스위치(1423)에 부여하는 제어 클럭 신호(Sclk)를 예를 들어 도 37에 도시하는 바와 같이 제어해서 적분 시간(제어 클럭 신호(Sclk)의 오프 시간)의 길이를 변화시킴으로써, A/D 변환기(15)에 의한 AD 변환의 분해능을 유효하게 활용하는 것이 가능하게 된다. 구체적으로는, 제어 클럭 신호(Sclk)를 제어함으로써, 도 38에 도시한 바와 같이, 측정 전류의 예측값이 클 때는 적분 시간을 짧게 하고, 측정 전류의 예측값이 작을 때는 적분 시간을 길게 한다. 또한, 도 38에서는, 측정 전류의 예측값이 클 때의 적분 시간을 부호 TS1로 나타내고, 측정 전류의 예측값이 작을 때의 적분 시간을 부호 TS2로 나타내고 있다.

<6.3 제3 변형예>

상기 각 실시 형태에서는, 주사선 구동 회로는 표시부의 편측에 설치되어 있었지만, 본 발명은 이것에 한정되지 않는다. 주사선 구동 회로를 표시부의 양측에 설치한 구성을 채용할 수도 있다. 여기에서는, 제3 실시 형태에 대해서 주사선 구동 회로를 표시부의 양측에 설치한 예에 대해서 설명한다.

도 39는, 본 변형예에 관한 표시 장치(6)의 구성을 도시하는 블록도이다. 도 39에 도시한 바와 같이, 본 변형예에서는, 표시부(601)의 한쪽의 측(도 39에서는 좌측) 및 표시부(601)의 다른 쪽 측(도 39에서는 우측)의 양쪽에 주사선 구동 회로가 설치되어 있다. 또한, 표시부(601)의 한쪽의 측에 설치된 주사선 구동 회로에는 부호 33o를 붙이고, 표시부(601)의 다른 쪽 측에 설치된 주사선 구동 회로에는 부호 33e를 붙이고 있다. 홀수 행째의 주사선(GA1, GB1, GA3, GB3, ..., GAn-1, GBn-1)은 주사선 구동 회로(33o)에 접속되고, 짝수 행째의 주사선(GA2, GB2, GA4, GB4, ..., GAn, GBn)은 주사선 구동 회로(33e)에 접속되어 있다.

주사선 구동 회로(33o, 33e)의 구성은, 이하의 점을 제외하고, 도 22에 나타내는 구성과 동일하다. 본 변형예에서는, 주사선 구동 회로(33o) 내의 각 단위 회로에는 인에이블 신호(EN_o)가 또한 주어지고, 주사선 구동 회로(33e) 내의 각 단위 회로에는 인에이블 신호(EN_e)가 또한 부여된다.

도 40은 본 변형예에서의 주사선 구동 회로(33o) 내의 단위 회로의 회로도이다. 도 23에 나타내는 단위 회로(51)에 설치되어 있는 구성 요소 외에, 트랜지스터(Q21, Q22) 및 인에이블 단자(EN_o)가 설치되어 있다. 트랜지스터(Q21)의 한쪽의 도통 단자(도 40에서는 좌측 단자)는, 트랜지스터(Q16)의 소스 단자 및 트랜지스터(Q17)의 드레인 단자에 접속된다. 트랜지스터(Q21)의 다른 쪽 도통 단자(도 40에서는 우측의 단자)는 출력 단자(Y2)에 접속된다. 트랜지스터(Q21)의 게이트 단자는, 인에이블 단자(EN_o)에 접속된다. 트랜지스터(Q22)의 한쪽의 도통 단자(도 40에서는 좌측 단자)는, 트랜지스터(Q19)의 소스 단자 및 트랜지스터(Q20)의 드레인 단자에 접속된다. 트랜지스터(Q22)의 다른 쪽 도통 단자(도 40에서는 우측의 단자)는 출력 단자(Y3)에 접속된다. 트랜지스터(Q22)의 게이트 단자는, 인에이블 단자(EN_o)에 접속된다. 또한, 주사선 구동 회로(33e) 내의 단위 회로에 대해서는, 도 40에 나타내는 인에이블 단자(EN_o) 대신에 인에이블 단자(EN_e)가 설치된다.

이어서, 도 41을 참조하면서, 본 변형예에서의 주사선의 구동 방법에 대해서 설명한다. 도 41에는, 1 내지 6행째의 출력 신호(Y1)(Y1_1 내지 Y1_6), 인에이블 신호(EN_o), 인에이블 신호(EN_e) 및 1 내지 6행째의 출력 신호(Y2)(Y2_1 내지 Y2_6)의 파형을 나타내고 있다. 주사선 구동 회로(33o, 33e)를 각각 제3 실시 형태에서의 주사선 구동 회로(33)와 동일하게 동작시키면, 도 41에서 부호 85로 나타내는 부분과 같이, 출력 신호(Y1)(Y1_1 내지 Y1_6)는, 2행분씩 순차적으로 하이 레벨이 된다. 여기서, 각 출력 신호(Y1)(Y1_1 내지 Y1_6)가 하이 레벨로 되는 기간에 관해서, 도 41에서 부호 86으로 나타내는 부분과 같이, 전반의 기간에 인에이블 신호(EN_o)를 하이 레벨로 하고, 후반의 기간에 인에이블 신호(EN_e)를 하이 레벨로 한다. 그렇게 하면, 도 41에서 부호 87로 나타내는 부분과 같이, 1행째부터 순차적으로 출력 신호(Y2)(Y2_1 내지 Y2_6)가 하이 레벨이 된다. 이상으로부터, 주사선 구동 회로를 표시부의 양측에 설치한 구성에 있어서도, 주사선(GA1 내지 GAn)을 1행씩 순차적으로 구동할 수 있다. 주사선(GB1 내지 GBn)에 대해서도, 인에이블 신호(EN_o, EN_e)에 의해, 원하는 주사선(GB)만을 하이 레벨로 할 수 있다.

본 변형예에 의하면, 표시부(601)의 좌우 양측의 프레임 사이즈를 용이하게 동일하게 하는 것이 가능하게 된다.

<6.4 제4 변형예>

단위 회로에 인에이블 신호를 부여하기 위한 구성으로서는, 다양한 구성을 생각할 수 있다. 예를 들어, 버퍼부의 전단에 인에이블 회로를 설치하는 구성(본 변형예에서의 구성)을 채용할 수도 있다.

도 42는, 본 변형예에서의 단위 회로(81)의 주요부의 구성을 도시하는 블록도이다. 도 42로부터 파악되는 바와 같이, 본 변형예에서는, 출력 신호(Y2)를 출력하는 제1 출력 버퍼(813)에 인에이블 신호(ENA)에 의해 제어되는 제1 인에이블 회로(811)가 접속되고, 출력 신호(Y3)를 출력하는 제2 출력 버퍼(814)에 인에이블 신호(ENB)에 의해 제어되는 제2 인에이블 회로(812)가 접속되어 있다. 제1 인에이블 회로(811) 및 제2 인에이블 회로(812)는, 콘덴서(도 42에서는 도시하지 않음)를 통해서 노드(N1)에 접속되어 있다.

도 43은 본 변형예에서의 단위 회로(81)의 회로도이다. 도 43에 도시한 바와 같이, 단위 회로(81)는, 트랜지스터(Q11 내지 Q14, Q31 내지 Q32), 콘덴서(C11), 제1 출력 버퍼(813) 및 제2 출력 버퍼(814)를 포함하고 있다. 트랜지스터(Q11 내지 Q14, Q31 내지 Q32)는, N채널형 TFT이다. 트랜지스터(Q11)의 드레인 단자와 게이트 단자는, 세트 단자(S)에 접속된다. 트랜지스터(Q11)의 소스 단자는, 트랜지스터(Q12)의 드레인 단자 및 트랜지스터(Q13)의 게이트 단자에 접속된다. 트랜지스터(Q13)의 드레인 단자는, 클럭 단자(CK)에 접속된다. 트랜지스터(Q13)의 소스 단자는, 트랜지스터(Q14)의 드레인 단자, 출력 단자(Y1), 트랜지스터(Q31)의 드레인 단자 및 트랜지스터(Q32)의 드레인 단자에 접속된다. 트랜지스터(Q12, Q14)의 소스 단자에는, 로우 레벨 전압(VSS)이 인가된다. 트랜지스터(Q12)의 게이트 단자는 리셋 단자(R)에 접속되고, 트랜지스터(Q14)의 게이트 단자는 클럭 단자(CKB)에 접속된다. 콘덴서(C11)는, 트랜지스터(Q13)의 게이트 단자와 소스 단자의 사이에 설치된다. 트랜지스터(Q31)의 게이트 단자는 인에이블 단자(ENA)에 접속되고, 트랜지스터(Q32)의 게이트 단자는 인에이블 단자(ENB)에 접속된다. 트랜지스터(Q31)의 소스 단자는 제1 출력 버퍼(813)의 입력 단자에 접속되고, 트랜지스터(Q32)의 소스 단자는 제2 출력 버퍼(814)의 입력 단자에 접속된다. 제1 출력 버퍼(813)의 출력 단자는 출력 단자(Y2)에 접속되고, 제2 출력 버퍼(814)의 출력 단자는 출력 단자(Y3)에 접속된다.

이상과 같은 구성에 있어서, 노드(N1)의 전압이 하이 레벨일 때 클럭 신호(CK) 및 인에이블 신호(ENA)의 양쪽이 하이 레벨로 되면, 출력 신호(Y2)가 하이 레벨이 된다. 또한, 노드(N1)의 전압이 하이 레벨일 때 클럭 신호(CK) 및 인에이블 신호(ENB)의 양쪽이 하이 레벨로 되면, 출력 신호(Y3)가 하이 레벨이 된다. 이로부터, 제3 실시 형태와 마찬가지로 인에이블 신호를 제어함으로써, 단위 회로의 구성이 도 43에 도시한 바와 같은 구성인 경우에도, 특성 검출을 위한 전류 측정이 행해지도록 주사선(GA1 내지 GAn, GB1 내지 GBn)을 구동하는 것이 가능하게 된다.

<6.5 제5 변형예>

상기 각 실시 형태에서는, 리셋 신호(R)는, 노드(N1)의 전압을 로우 레벨로 변화시키기 위해서만 사용되고 있었다. 그러나, 본 발명은 이것에 한정되지 않고, 노드(N1)의 전압 외에 단위 회로로부터 출력되는 출력 신호의 전압을 로우 레벨로 변화시키기 위해서 리셋 신호(R)가 사용되도록 해도 된다. 이하, 노드(N1)의 전압 및 출력 신호(Y1 내지 Y3)의 전압을 리셋 신호(R)를 사용해서 로우 레벨로 변화시키도록 한 구성에 대해서 설명한다.

도 44는 본 변형예에서의 단위 회로(91)의 회로도이다. 제3 실시 형태(도 23 참조)에서는 트랜지스터(Q14, Q17 및 Q20)의 게이트 단자는 클럭 단자(CKB)에 접속되어 있었지만, 본 변형예에서는 트랜지스터(Q14, Q17 및 Q20)의 게이트 단자는 리셋 단자(R)에 접속되어 있다. 이와 같이, 트랜지스터(Q12)의 게이트 단자 외에, 트랜지스터(Q14, Q17 및 Q20)의 게이트 단자에, 리셋 신호(R)가 부여된다. 이에 따라, 본 변형예에서는, 단위 회로(91)에는 클럭 단자(CKB)가 설치되어 있지 않다. 이상의 점 이외에 대해서는, 제3 실시 형태와 동일하다.

도 45는 본 변형예에서의 주사선 구동 회로(33)의 구성을 도시하는 블록도이다. 제3 실시 형태에서의 구성(도 22 참조)과는 달리, 각 단위 회로(91)에는 클럭 단자(CKB)가 설치되어 있지 않다. 본 변형예에서는, 게이트 클럭(GCK1)는, 홀수 단째의 단위 회로(41)의 클럭 단자(CK)에 부여되고, 게이트 클럭(GCK2)은, 짝수 단째의 단위 회로(41)의 클럭 단자(CK)에 부여된다.

이상과 같은 구성에 있어서, 리셋 신호(R)가 하이 레벨로 되면, 트랜지스터(Q12, Q14, Q17 및 Q20)가 온 상태로 된다. 트랜지스터(Q12)가 온 상태로 됨으로써 노드(N1)의 전압이 로우 레벨로 된다. 트랜지스터(Q14)가 온 상태로 됨으로써 출력 신호(Y1)의 전압이 로우 레벨로 된다. 트랜지스터(Q17)가 온 상태로 됨으로써 출력 신호(Y2)의 전압이 로우 레벨로 된다. 트랜지스터(Q20)가 온 상태로 됨으로써 출력 신호(Y3)의 전압이 로우 레벨로 된다. 이상과 같이, 노드(N1)의 전압 및 출력 신호(Y1 내지 Y3)의 전압을 리셋 신호(R)를 사용해서 로우 레벨로 변화시키는 것도 가능하다.

<6.6 제6 변형예>

제4 실시 형태(도 26 참조)에 관하여, 전류 측정이 행하여지기 전에 화소의 표시 상태를 흑색 표시의 상태로 할 수도 있다. 도 46은 본 변형예에서의 구동 방법에 대해서 설명하기 위한 타이밍 차트이다. 도 46에서는, 시각 t31부터 시각 t35까지의 기간이 특성 검출 처리 기간이며, 시각 t31 이전의 기간 및 시각 t35 이후의 기간이 통상 동작 기간이다. 또한, 시각 t33부터 시각 t34까지의 기간이 전류 측정 기간이다. 또한, 통상 동작 기간의 동작에 대해서는, 제4 실시 형태와 마찬가지이므로, 설명을 생략한다.

특성 검출 처리 기간 중 시각 t31 내지 시각 t32에는, 주사선(GAi)의 전압 및 주사선(GBi)의 전압이 하이 레벨로 된다. 이에 의해, i행째의 화소 회로(38)(도 21 참조)에 있어서, 트랜지스터(Q2, Q3)가 온 상태로 된다. 이때, 소스 드라이버(14)로부터 데이터선(Sj)에는 흑색 전압(흑색을 표시하기 위한 전압)이 공급된다. 이와 같이 하여, 트랜지스터(Q2, Q3)가 온 상태로 되어 있을 때 i행째의 화소 회로(38)에 흑색 전압이 공급되므로, i행째의 화소 표시 상태는 흑색 표시의 상태로 된다. 또한, 시각 t31 내지 시각 t32의 기간에 의해 화소 리셋 기간이 실현되어 있다.

특성 검출 처리 기간 중 시각 t32 내지 시각 t33에는, 주사선(GAi)의 전압은 하이 레벨로 유지되고, 주사선(GBi)의 전압은 로우 레벨이 된다. 이 때문에, 트랜지스터(Q2)는 온 상태로 유지되고, 트랜지스터(Q3)는 오프 상태가 된다. 이때, 소스 드라이버(14)로부터 데이터선(Sj)에는 측정용 전압이 공급된다. 이 측정용 전압에 기초하여 콘덴서(C1)가 충전된다. 또한, 측정용 전압은, TFT 특성 측정용 전압 및 OLED 특성 측정용 전압 중 어느 하나이다. 특성 검출 처리 기간 중 시각 t33 이후의 기간에는, 제4 실시 형태(도 26 참조)에서의 시각 t12 이후의 기간과 마찬가지의 동작이 행하여진다.

본 변형예에 의하면, 전류 측정이 행하여지기 직전에, 화소의 표시 상태가 흑색 표시의 상태로 된다. 이에 의해, 전류 측정이 행하여지기 전의 유기 EL 소자(L1)의 발광 상태가 전류 측정의 결과에 미치는 영향을 제거하는 것이 가능하게 된다.

<6.7 기타 변형예>

제1 내지 제3 실시 형태에 따른 표시 장치에 대해서는, 이하의 변형예를 구성할 수 있다. 제1 내지 제3 실시 형태에 따른 표시 장치에서는 휴지 기간 내에 1개의 전류 측정 기간을 설정하고, 주사선 구동 회로(13, 33)는, 휴지 기간 내에 1개의 주사선을 한 번만 선택하는 것으로 하였다. 이 대신에, 변형예에 관한 표시 장치에서는, 휴지 기간 내에 복수의 전류 측정 기간을 설정해도 된다. 이 경우, 주사선 구동 회로는, 휴지 기간 내에 동일한 주사선을 복수회 선택해도 되고, 휴지 기간 내에 복수의 주사선을 1회씩 선택해도 된다. 또한, 주사선 구동 회로는, 반드시 모든 휴지 기간에서 주사선을 선택할 필요는 없다. 또한, n개의 휴지 라인 기간은, 휴지 기간 내의 임의의 위치에 설치해도 된다.

또한, 본 발명의 취지를 일탈하지 않는 한, 각 실시 형태에서 나타낸 단위 회로 대신에, 마찬가지의 기능을 갖는 다른 단위 회로를 사용해도 된다. 단위 회로가 트랜지스터(Q15)를 포함하지 않는 경우, 트랜지스터(Q16)의 게이트 단자는 노드(N1)에 접속된다. 단위 회로가 트랜지스터(Q18)를 포함하지 않는 경우, 트랜지스터(Q19)의 게이트 단자는 노드(N1)에 접속된다.

<7. 정리>

이상에 나타낸 바와 같이, 본 발명의 표시 장치에 의하면, 간단한 회로를 사용하여, 표시 화상의 화질 저하를 방지하면서 화소 회로의 전류를 측정할 수 있다. 또한, 제1 내지 제5 실시 형태 및 이들의 변형예에 관한 표시 장치의 특징을, 그 성질에 반하지 않는 한 임의로 조합하여, 복수의 실시 형태 또는 변형예의 특징을 갖는 표시 장치를 구성할 수 있다.

또한, 제1 내지 제3 실시 형태에 따른 표시 장치의 구동 방법은, 이하와 같이 할 수도 있다.

<제1 실시 형태>

복수의 주사선과 복수의 데이터선과 복수의 모니터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부를 갖고, 구동 기간과 휴지 기간을 갖는 액티브 매트릭스형의 표시 장치의 구동 방법이며,

상기 복수의 주사선을 구동하는 스텝과,

상기 복수의 데이터선을 구동하고, 각 화소 회로로부터 출력된 전류를 측정하는 스텝을 구비하고,

각 화소 회로는,

전기 광학 소자와,

상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,

상기 구동 트랜지스터의 제어 단자와 한쪽의 도통 단자와의 사이에 설치된 콘덴서를 포함하고,

상기 복수의 주사선을 구동하는 스텝에서는, 구동 기간에는 라인 기간마다 상기 복수의 주사선을 순서대로 선택하고, 선택한 주사선에 대하여 선택 레벨의 주사 신호를 인가하고, 휴지 기간 내로 설정된 전류 측정 기간에는, 상기 복수의 주사선 중에서 선택한 주사선에 대하여 선택 레벨의 주사 신호를 인가하고, 휴지 기간 내의 전류 측정 기간 이외의 기간에 상기 복수의 주사선에 대하여 비선택 레벨의 주사 신호를 인가하고,

상기 복수의 데이터선을 구동해서 전류를 측정하는 스텝에서는, 구동 기간에는 라인 기간마다 상기 복수의 데이터선에 대하여 데이터 전압을 인가하고, 전류 측정 기간에는, 상기 복수의 데이터선에 대하여 측정용 전압을 인가하면서, 선택된 주사선에 대응해서 설치되어 있는 화소 회로로부터 상기 복수의 모니터선에 출력된 전류를 측정하고, 이어서 상기 복수의 데이터선에 대하여 영상 신호에 따른 데이터 전압을 인가하는 것을 특징으로 한다.

<제2 실시 형태>

복수의 주사선과 복수의 데이터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부를 갖고, 구동 기간과 휴지 기간을 갖는 액티브 매트릭스형의 표시 장치의 구동 방법이며,

상기 복수의 주사선을 구동하는 스텝과,

각 화소 회로는,

전기 광학 소자와,

상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,

상기 복수의 데이터선을 구동해서 전류를 측정하는 스텝에서는, 구동 기간에는 라인 기간마다 상기 복수의 데이터선에 대하여 데이터 전압을 인가하고, 전류 측정 기간에는, 상기 복수의 데이터선에 대하여 측정용 전압을 인가하면서, 선택된 주사선에 대응해서 설치되어 있는 화소 회로로부터 상기 복수의 데이터선에 출력된 전류를 측정하고, 이어서 상기 복수의 데이터선에 대하여 영상 신호에 따른 데이터 전압을 인가하는 것을 특징으로 한다.

<제3 실시 형태>

복수의 제1 주사선과 복수의 제2 주사선과 복수의 데이터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부를 갖고, 구동 기간과 휴지 기간을 갖는 액티브 매트릭스형의 표시 장치의 구동 방법이며,

상기 복수의 주사선을 구동하는 스텝과,

각 화소 회로는,

전기 광학 소자와,

상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,

상기 구동 트랜지스터의 제어 단자와 다른 쪽의 도통 단자와의 사이에 설치된 콘덴서를 포함하고,

상기 복수의 주사선을 구동하는 스텝에서는, 구동 기간에는 라인 기간마다 상기 복수의 주사선을 순서대로 선택하고, 선택한 주사선에 대하여 선택 레벨의 주사 신호를 인가하고, 휴지 기간 내로 설정된 전류 측정 기간 내에 제1 기간, 제2 기간 및 제3 기간을 순서대로 설정하고, 상기 복수의 주사선 중에서 선택한 주사선에 대하여 상기 제1 기간 및 상기 제3 기간에는 선택 레벨의 주사 신호를, 상기 제2 기간에는 비선택 레벨의 주사 신호를 인가하고, 휴지 기간 내의 전류 측정 기간 이외의 기간에 상기 복수의 주사선에 대하여 비선택 레벨의 주사 신호를 인가하고,

상기 복수의 데이터선을 구동해서 전류를 측정하는 스텝에서는, 구동 기간에는 라인 기간마다 상기 복수의 데이터선에 대하여 데이터 전압을 인가하고, 상기 제1 기간에는 상기 복수의 데이터선에 대하여 측정용 전압을 인가하고, 상기 제2 기간에는 선택된 주사선에 대응해서 설치되어 있는 화소 회로로부터 상기 복수의 데이터선에 출력된 전류를 측정하고, 상기 제3 기간에는 상기 복수의 데이터선에 대하여 영상 신호에 따른 데이터 전압을 인가하는 것을 특징으로 한다.

1, 2, 3, 4, 5, 6 : 표시 장치 11, 21, 31, 601 : 표시부
12 : 표시 제어 회로
13, 33, 33a, 33b : 주사선 구동 회로 14, 44 : 소스 드라이버
15 : A/D 변환기 16, 26 : 보정 데이터 기억부
17, 27 : 보정 연산부 18, 28, 38 : 화소 회로
19 : 전원부 41, 51, 81, 91 : 단위 회로
142 : 전류 측정부 144 : D/A 변환기
442 : 전압 측정부
G1 내지 Gn, GA1 내지 GAn, GB1 내지 GBn : 주사선
S1 내지 Sm : 데이터선 M1 내지 Mm : 모니터선
L1 : 유기 EL 소자
Q1 내지 Q3, Q11 내지 Q20 : 트랜지스터
C1, C11 내지 C13 : 콘덴서
EN1, EN2, ENA1, ENA2, ENB1, ENB2 : 인에이블 신호
S : 세트 단자 R : 리셋 단자
CK, CKB : 클럭 단자

Claims

구동 기간과 휴지 기간을 갖는 액티브 매트릭스형의 표시 장치이며,
복수의 주사선과 복수의 데이터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부와,
상기 복수의 주사선을 구동하는 주사선 구동 회로와,
상기 복수의 데이터선을 구동하는 기능 외에 각 화소 회로로부터 출력된 전류를 측정하는 기능을 갖는 데이터선 구동 회로를 구비하고,
상기 주사선 구동 회로는, 휴지 기간 내로 설정된 전류 측정 기간에는, 상기 복수의 주사선 중에서 선택한 주사선에 대하여 전류 측정용 및 전압 기입용의 주사 신호를 인가하고,
상기 데이터선 구동 회로는, 전류 측정 기간에는, 상기 복수의 데이터선에 대하여 측정용 전압을 인가하고, 선택된 주사선에 대응해서 설치되어 있는 화소 회로로부터 출력된 전류를 측정하고, 상기 복수의 데이터선에 대하여 영상 신호에 따른 데이터 전압을 인가하고,
상기 주사선 구동 회로는, 구동 기간에는 라인 기간마다 상기 복수의 주사선을 순서대로 선택하고, 선택한 주사선에 대하여 선택 레벨의 주사 신호를 인가하고, 휴지 기간 내의 전류 측정 기간 이외의 기간에는 상기 복수의 주사선에 대하여 비선택 레벨의 주사 신호를 인가하고,
상기 데이터선 구동 회로는, 구동 기간에는 라인 기간마다 상기 복수의 데이터선에 대하여 상기 데이터 전압을 인가하고,
구동 기간에는 각 라인 기간에서 선택 레벨이 되고, 휴지 기간에는 전류 측정 기간의 적어도 일부에서 선택 레벨이 되는 인에이블 신호를 출력하는 표시 제어 회로를 더 구비하고,
상기 주사선 구동 회로는, 상기 복수의 주사선에 대응하는 복수의 단을 갖고, 상기 인에이블 신호에 기초하여 상기 복수의 주사선에 인가하는 주사 신호를 출력하는 시프트 레지스터를 포함하고,
상기 시프트 레지스터의 각 단은,
세트 단자 및 리셋 단자로부터 입력된 신호에 따라, 제1 노드의 전압을 선택 레벨 및 비선택 레벨로 전환하는 노드 제어 회로와,
상기 제1 노드의 전압이 선택 레벨일 때, 클럭 단자로부터 입력된 신호를 다음 단의 세트 단자 및 전단의 리셋 단자에 인가하는 제1 출력 제어 회로와,
상기 제1 노드의 전압이 선택 레벨일 때, 상기 인에이블 신호를 대응하는 주사선에 인가하는 제2 출력 제어 회로를 포함하는 것을 특징으로 하는, 표시 장치.
제1항에 있어서,
상기 제1 출력 제어 회로는, 클럭 단자에 접속된 제1 도통 단자와, 다음 단의 세트 단자 및 전단의 리셋 단자에 접속된 제2 도통 단자와, 상기 제1 노드에 접속된 제어 단자를 갖는 제1 출력 제어 트랜지스터를 포함하고,
상기 제2 출력 제어 회로는, 상기 인에이블 신호가 부여되는 제1 도통 단자와, 대응하는 주사선에 접속된 제2 도통 단자와, 상기 제1 노드 또는 상기 제1 노드와 동일한 논리 레벨의 전압을 갖는 제2 노드에 접속된 제어 단자를 갖는 제2 출력 제어 트랜지스터를 포함하는 것을 특징으로 하는, 표시 장치.
제2항에 있어서,
상기 표시부는 복수의 모니터선을 더 포함하고,
각 화소 회로는,
전기 광학 소자와,
상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,
대응하는 데이터선과 상기 구동 트랜지스터의 제어 단자와의 사이에 설치되고, 대응하는 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,
대응하는 모니터선과 상기 구동 트랜지스터의 한쪽의 도통 단자와의 사이에 설치되고, 대응하는 주사선에 접속된 제어 단자를 갖는 판독 제어 트랜지스터와,
상기 구동 트랜지스터의 제어 단자와 한쪽의 도통 단자와의 사이에 설치된 콘덴서를 포함하는 것을 특징으로 하는, 표시 장치.
제2항에 있어서,
각 화소 회로는,
전기 광학 소자와,
상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,
대응하는 데이터선과 상기 구동 트랜지스터의 한쪽의 도통 단자와의 사이에 설치되고, 대응하는 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,
상기 구동 트랜지스터의 제어 단자와 기준 전압을 갖는 배선과의 사이에 설치되고, 대응하는 주사선에 접속된 제어 단자를 갖는 기준 전압 인가 트랜지스터와,
상기 구동 트랜지스터의 제어 단자와 한쪽의 도통 단자와의 사이에 설치된 콘덴서를 포함하는 것을 특징으로 하는, 표시 장치.
제1항에 있어서,
상기 복수의 주사선은, 복수의 제1 주사선과 복수의 제2 주사선을 포함하고,
상기 인에이블 신호는, 제1 인에이블 신호와 제2 인에이블 신호를 포함하고,
상기 제1 출력 제어 회로는, 클럭 단자에 접속된 제1 도통 단자와, 다음 단의 세트 단자 및 전단의 리셋 단자에 접속된 제2 도통 단자와, 상기 제1 노드에 접속된 제어 단자를 갖는 제1 출력 제어 트랜지스터를 포함하고,
상기 제2 출력 제어 회로는,
상기 제1 인에이블 신호가 부여되는 제1 도통 단자와, 대응하는 제1 주사선에 접속된 제2 도통 단자와, 상기 제1 노드 또는 상기 제1 노드와 동일한 논리 레벨의 전압을 갖는 제2 노드에 접속된 제어 단자를 갖는 제2 출력 제어 트랜지스터와,
상기 제2 인에이블 신호가 부여되는 제1 도통 단자와, 대응하는 제2 주사선에 접속된 제2 도통 단자와, 상기 제1 노드 또는 상기 제1 노드와 동일한 논리 레벨의 전압을 갖는 제3 노드에 접속된 제어 단자를 갖는 제3 출력 제어 트랜지스터를 포함하는 것을 특징으로 하는, 표시 장치.
제5항에 있어서,
각 화소 회로는,
전기 광학 소자와,
상기 전기 광학 소자와 직렬로 설치된 구동 트랜지스터와,
대응하는 데이터선과 상기 구동 트랜지스터의 제어 단자와의 사이에 설치되고, 대응하는 제1 주사선에 접속된 제어 단자를 갖는 기입 제어 트랜지스터와,
대응하는 데이터선과 상기 구동 트랜지스터의 한쪽의 도통 단자와의 사이에 설치되고, 대응하는 제2 주사선에 접속된 제어 단자를 갖는 판독 제어 트랜지스터와,
상기 구동 트랜지스터의 제어 단자와 다른 쪽의 도통 단자와의 사이에 설치된 콘덴서를 포함하는 것을 특징으로 하는, 표시 장치.
제1항에 있어서,
상기 표시 제어 회로는, 상기 시프트 레지스터의 홀수 단째용의 인에이블 신호와, 상기 시프트 레지스터의 짝수 단째용의 인에이블 신호를 출력하는 것을 특징으로 하는, 표시 장치.
제1항에 있어서,
상기 표시 제어 회로는, 휴지 기간에 있어서 선택 레벨의 인에이블 신호를 출력하는 타이밍을 복수의 휴지 기간마다 전환하는 것을 특징으로 하는, 표시 장치.
제1항에 있어서,
상기 주사선 구동 회로는, 인듐, 갈륨, 아연 및 산소를 포함하는 산화물 반도체를 사용해서 형성된 트랜지스터를 포함하는 것을 특징으로 하는, 표시 장치.
제1항에 있어서,
상기 시프트 레지스터는, 구동 기간에는 라인 기간마다 시프트 동작을 행하고, 휴지 기간에는 라인 기간보다도 긴 주기로 시프트 동작을 행하는 것을 특징으로 하는, 표시 장치.
제1항에 있어서,
상기 데이터선 구동 회로에서 측정된 전류에 기초하여 영상 신호를 보정하는 보정 연산부를 더 구비한 것을 특징으로 하는, 표시 장치.
구동 기간과 휴지 기간을 갖는 액티브 매트릭스형의 표시 장치이며,
복수의 주사선과 복수의 데이터선과 2차원 형상으로 배치된 복수의 화소 회로를 포함하는 표시부와,
상기 복수의 주사선을 구동하는 주사선 구동 회로와,
상기 복수의 데이터선을 구동하는 기능 외에 각 화소 회로로부터 출력된 전류를 측정하는 기능을 갖는 데이터선 구동 회로를 구비하고,
상기 주사선 구동 회로는, 휴지 기간 내로 설정된 전류 측정 기간에는, 상기 복수의 주사선 중에서 선택한 주사선에 대하여 전류 측정용 및 전압 기입용의 주사 신호를 인가하고,
상기 데이터선 구동 회로는, 전류 측정 기간에는, 상기 복수의 데이터선에 대하여 측정용 전압을 인가하고, 선택된 주사선에 대응해서 설치되어 있는 화소 회로로부터 출력된 전류를 측정하고, 상기 복수의 데이터선에 대하여 영상 신호에 따른 데이터 전압을 인가하고,
상기 주사선 구동 회로는, 구동 기간에는 라인 기간마다 상기 복수의 주사선을 순서대로 선택하고, 선택한 주사선에 대하여 선택 레벨의 주사 신호를 인가하고, 휴지 기간 내의 전류 측정 기간 이외의 기간에는 상기 복수의 주사선에 대하여 비선택 레벨의 주사 신호를 인가하고,
상기 데이터선 구동 회로는, 구동 기간에는 라인 기간마다 상기 복수의 데이터선에 대하여 상기 데이터 전압을 인가하고,
구동 기간에는 각 라인 기간에서 선택 레벨이 되고, 휴지 기간에는 전류 측정 기간의 적어도 일부에서 선택 레벨이 되는 인에이블 신호를 출력하는 표시 제어 회로를 더 구비하고,
상기 주사선 구동 회로는, 상기 복수의 주사선에 대응하는 복수의 단을 갖고, 상기 인에이블 신호에 기초하여 상기 복수의 주사선에 인가하는 주사 신호를 출력하는 시프트 레지스터를 포함하고,
상기 표시 제어 회로는, 휴지 기간에 있어서 선택 레벨의 인에이블 신호를 출력하는 타이밍을 복수의 휴지 기간마다 전환하는 것을 특징으로 하는, 표시 장치.
화상을 표시하기 위한 회로 소자를 포함하고, 복수행×복수열의 화소 매트릭스를 구성하는 복수개의 화소 회로를 구비한 액티브 매트릭스형의 표시 장치이며,
각 화소 회로에 전압을 공급하기 위해서 상기 화소 매트릭스의 각 열에 대응하도록 설치된 데이터선과,
각 화소 회로에의 전압의 기입을 제어하기 위해서 상기 화소 매트릭스의 각 행에 대응하도록 설치된 제1 주사선과,
상기 회로 소자의 특성을 취득하기 위한 전기량의 측정을 행할지 여부를 제어하기 위해서 상기 화소 매트릭스의 각 행에 대응하도록 설치된 제2 주사선과,
각 화소 회로에 공급해야 할 전압을 상기 데이터선에 인가하는 기능 외에 전기량의 측정을 행하는 기능을 갖는 데이터선 구동 회로와,
상기 화소 매트릭스를 형성하는 복수의 행에 1대1로 대응하는 복수의 단을 포함하고, 각 단이 상기 제1 주사선 및 상기 제2 주사선에 접속된 시프트 레지스터를 포함하고, 상기 제1 주사선 및 상기 제2 주사선에 각각 제1 주사 신호 및 제2 주사 신호를 인가하는 주사선 구동 회로
를 구비하고,
상기 시프트 레지스터의 각 단은, 1개의 시프트 클럭에 기초하여, 상기 제1 주사선에 인가해야 할 제1 주사 신호 및 상기 제2 주사선에 인가해야 할 제2 주사 신호의 양쪽 레벨을 제어하고,
상기 시프트 레지스터의 각 단은,
제1 노드와,
다음 단에 접속된 제1 출력 노드와,
상기 제1 주사선에 접속된 제2 출력 노드와,
상기 제2 주사선에 접속된 제3 출력 노드와,
전단의 제1 출력 노드로부터 부여되는 출력 신호가 비선택 레벨에서 선택 레벨로 변화했을 때 상기 제1 노드를 오프 레벨에서 온 레벨로 변화시키는 제1 노드 제어부와,
상기 제1 노드가 온 레벨로 되어 있을 때, 상기 제1 출력 노드로부터 출력되는 출력 신호의 레벨을 제어 클럭에 기초하여 제어하는 출력 신호 제어부와,
상기 제1 노드가 온 레벨로 되어 있을 때, 상기 제2 출력 노드로부터 출력되는 제1 주사 신호의 레벨을 제1 인에이블 신호에 기초하여 제어하는 제1 주사 신호 제어부와,
상기 제1 노드가 온 레벨로 되어 있을 때, 상기 제3 출력 노드로부터 출력되는 제2 주사 신호의 레벨을 제2 인에이블 신호에 기초하여 제어하는 제2 주사 신호 제어부
를 포함하는 것을 특징으로 하는, 표시 장치.
제13항에 있어서,
상기 시프트 레지스터의 각 단은, 상기 제2 출력 노드로부터 출력되는 제1 주사 신호의 레벨을 비선택 레벨로 하는 제1 주사 신호 리셋부를 더 포함하고,
상기 제1 주사 신호 제어부는,
상기 제1 노드에 제어 단자가 접속되고, 상기 제1 인에이블 신호가 제1 도통 단자에 부여되고, 상기 제2 출력 노드 및 상기 제1 주사 신호 리셋부에 제2 도통 단자가 접속된 제1 주사 제어 트랜지스터와,
상기 제1 노드에 일단부가 접속되고, 상기 제1 주사 제어 트랜지스터의 제2 도통 단자에 타단부가 접속된 제1 부스트 용량
을 갖는 것을 특징으로 하는, 표시 장치.
제14항에 있어서,
상기 제1 인에이블 신호는, 4상 이상의 클럭 신호이며,
상기 시프트 레지스터에 있어서 서로 인접하는 2개의 단에는, 상기 제1 인에이블 신호로서 서로 다른 상의 클럭 신호가 부여되는 것을 특징으로 하는, 표시 장치.
제13항에 있어서,
상기 시프트 레지스터의 각 단은, 상기 제3 출력 노드로부터 출력되는 제3 주사 신호의 레벨을 비선택 레벨로 하는 제2 주사 신호 리셋부를 더 포함하고,
상기 제2 주사 신호 제어부는, 상기 제1 노드에 제어 단자가 접속되고, 상기 제2 인에이블 신호가 제1 도통 단자에 부여되고, 상기 제3 출력 노드 및 상기 제2 주사 신호 리셋부에 제2 도통 단자가 접속된 제2 주사 제어 트랜지스터를 갖는 것을 특징으로 하는, 표시 장치.
제16항에 있어서,
상기 제2 주사 신호 제어부는, 상기 제1 노드에 일단부가 접속되고, 상기 제2 주사 제어 트랜지스터의 제2 도통 단자에 타단부가 접속된 제2 부스트 용량을 더 갖는 것을 특징으로 하는, 표시 장치.
제16항에 있어서,
상기 제2 인에이블 신호는, 2상 이상의 클럭 신호이며,
상기 시프트 레지스터에 있어서 서로 인접하는 2개의 단에는, 상기 제2 인에이블 신호로서 서로 다른 상의 클럭 신호가 부여되는 것을 특징으로 하는, 표시 장치.
제16항에 있어서,
상기 시프트 레지스터의 각 단은, 상기 제2 출력 노드로부터 출력되는 제1 주사 신호의 레벨을 비선택 레벨로 하는 제1 주사 신호 리셋부를 더 포함하고,
상기 제1 주사 신호 제어부는, 상기 제1 노드에 제어 단자가 접속되고, 상기 제1 인에이블 신호가 제1 도통 단자에 부여되고, 상기 제2 출력 노드 및 상기 제1 주사 신호 리셋부에 제2 도통 단자가 접속된 제1 주사 제어 트랜지스터를 갖고,
상기 제1 주사 제어 트랜지스터의 전류 능력은, 상기 제2 주사 제어 트랜지스터의 전류 능력보다도 큰 것을 특징으로 하는, 표시 장치.
제19항에 있어서,
상기 제1 주사 제어 트랜지스터의 채널 폭은, 상기 제2 주사 제어 트랜지스터의 채널 폭보다도 큰 것을 특징으로 하는, 표시 장치.
제13항에 있어서,
상기 시프트 레지스터의 각 단은, 상기 제2 출력 노드로부터 출력되는 제1 주사 신호의 레벨을 비선택 레벨로 하는 제1 주사 신호 리셋부와,
상기 제3 출력 노드로부터 출력되는 제2 주사 신호의 레벨을 비선택 레벨로 하는 제2 주사 신호 리셋부
를 더 포함하고,
동일한 신호에 기초하여, 상기 제1 주사 신호 리셋부는 상기 제1 주사 신호의 레벨을 비선택 레벨로 하고, 상기 제2 주사 신호 리셋부는 상기 제2 주사 신호의 레벨을 비선택 레벨로 하는 것을 특징으로 하는, 표시 장치.
제13항에 있어서,
상기 시프트 레지스터의 각 단은,
상기 제1 출력 노드로부터 출력되는 출력 신호의 레벨을 비선택 레벨로 하는 출력 신호 리셋부와,
상기 제2 출력 노드로부터 출력되는 제1 주사 신호의 레벨을 비선택 레벨로 하는 제1 주사 신호 리셋부와,
상기 제3 출력 노드로부터 출력되는 제2 주사 신호의 레벨을 비선택 레벨로 하는 제2 주사 신호 리셋부
를 더 포함하고,
동일한 신호에 기초하여, 상기 출력 신호 리셋부는 상기 출력 신호의 레벨을 비선택 레벨로 하고, 상기 제1 주사 신호 리셋부는 상기 제1 주사 신호의 레벨을 비선택 레벨로 하고, 상기 제2 주사 신호 리셋부는 상기 제2 주사 신호의 레벨을 비선택 레벨로 하는 것을 특징으로 하는, 표시 장치.
제13항에 있어서,
상기 데이터선 구동 회로는, 전기량의 측정을 수직 주사 기간에 행하는 것을 특징으로 하는, 표시 장치.
제13항에 있어서,
통상의 표시 동작을 행하는 구동 기간과, 상기 데이터선 구동 회로 및 상기 주사선 구동 회로의 동작을 정지하는 휴지 기간을 반복하는 휴지 구동이 채용되고,
상기 데이터선 구동 회로는, 전기량의 측정을 휴지 기간에 행하는 것을 특징으로 하는, 표시 장치.
제13항에 있어서,
상기 데이터선 구동 회로는, 장치의 전원 온 직후의 기간 또는 장치의 전원 오프가 지시되고 나서 장치의 전원이 오프될 때까지의 기간인 비표시 기간에 전기량의 측정을 행하는 것을 특징으로 하는, 표시 장치.
제25항에 있어서,
상기 데이터선 구동 회로는, 전기량의 측정을 행할 때마다, 흑색 표시에 상당하는 전압을 상기 데이터선에 인가하고,
상기 주사선 구동 회로는, 상기 데이터선 구동 회로에 의해 흑색 표시에 상당하는 전압이 상기 데이터선에 인가되어 있는 기간에 상기 제1 주사선에 대하여 선택 레벨의 제1 주사 신호를 인가함과 함께 상기 제2 주사선에 대하여 선택 레벨의 제2 주사 신호를 인가하는 것을 특징으로 하는, 표시 장치.
제13항에 있어서,
전기량의 측정이 행하여지는 행을 측정 대상 행이라 정의했을 때, 상기 회로 소자의 특성을 취득하는 처리가 행하여지는 특성 검출 처리 기간은, 전기량을 측정하는 준비가 행하여지는 측정 준비 기간과, 상기 측정 준비 기간 후에 설치되어 전기량의 측정이 행하여지는 전기량의 측정 기간과, 상기 전기량의 측정 기간 후에 설치되어 상기 측정 대상 행에 있어서 원하는 표시가 행해지도록 준비하는 표시 준비 기간을 포함하고,
상기 주사선 구동 회로는,
상기 측정 준비 기간에는, 상기 측정 대상 행에 대응하는 제1 주사선에 대하여 선택 레벨의 제1 주사 신호를 인가하고,
상기 전기량의 측정 기간에는, 상기 측정 대상 행에 대응하는 제2 주사선에 대하여 선택 레벨의 제2 주사 신호를 인가하고,
상기 표시 준비 기간에는, 상기 측정 대상 행에 대응하는 제1 주사선에 대하여 선택 레벨의 제1 주사 신호를 인가하고,
상기 데이터선 구동 회로는,
상기 측정 준비 기간에는, 상기 회로 소자의 특성이 취득되도록 전기량의 측정을 행하기 위한 전압을 상기 데이터선에 인가하고,
상기 표시 준비 기간에는, 상기 측정 대상 행에 대응하는 각 화소의 목표 휘도에 따른 전압을 상기 데이터선에 인가하는 것을 특징으로 하는, 표시 장치.
제27항에 있어서,
상기 전기량의 측정 기간은, 상기 측정 준비 기간보다도 긴 기간으로 설정되고 또한 상기 표시 준비 기간보다도 긴 기간으로 설정되어 있는 것을 특징으로 하는, 표시 장치.
제27항에 있어서,
상기 전기량의 측정 기간의 길이가 변경 가능하게 구성되어 있는 것을 특징으로 하는, 표시 장치.
제27항에 있어서,
상기 특성 검출 처리 기간은, 상기 측정 준비 기간 전에 설치되어 상기 측정 대상 행에 있어서 흑색 표시가 행하여지도록 하는 화소 리셋 기간을 더 포함하고,
상기 주사선 구동 회로는, 상기 화소 리셋 기간에는, 상기 측정 대상 행에 대응하는 제1 주사선에 대하여 선택 레벨의 제1 주사 신호를 인가함과 함께 상기 측정 대상 행에 대응하는 제2 주사선에 대하여 선택 레벨의 제2 주사 신호를 인가하고,
상기 데이터선 구동 회로는, 상기 화소 리셋 기간에는, 흑색 표시에 상당하는 전압을 상기 데이터선에 인가하는 것을 특징으로 하는, 표시 장치.
제13항에 있어서,
상기 복수개의 화소 회로 및 상기 주사선 구동 회로는, 1매의 유리 기판 상에 형성되어 있는 것을 특징으로 하는, 표시 장치.
제31항에 있어서,
상기 복수개의 화소 회로 및 상기 주사선 구동 회로는, 인듐, 갈륨, 아연 및 산소를 포함하는 산화물 반도체를 사용해서 형성된 트랜지스터를 포함하는 것을 특징으로 하는, 표시 장치.
제31항에 있어서,
상기 주사선 구동 회로는, 상기 제1 주사선 및 상기 제2 주사선이 연장되는 방향에 대해서, 상기 화소 매트릭스가 형성되는 직사각형 영역의 한쪽의 측에만 설치되어 있는 것을 특징으로 하는, 표시 장치.
제31항에 있어서,
상기 주사선 구동 회로는, 상기 제1 주사선 및 상기 제2 주사선이 연장되는 방향에 대해서, 상기 화소 매트릭스가 형성되는 직사각형 영역의 한쪽의 측 및 다른 쪽의 측에 설치되어 있는 것을 특징으로 하는, 표시 장치.
제13항에 있어서,
상기 데이터선 구동 회로 및 상기 주사선 구동 회로의 동작을 제어하는 제어부를 더 구비하고,
상기 제어부는, 상기 데이터선 구동 회로에 의해 전기량의 측정이 행하여질 때는, 상기 시프트 레지스터에 있어서 시프트 클럭의 전송이 정지하도록 상기 주사선 구동 회로의 동작을 제어하는 것을 특징으로 하는, 표시 장치.
화상을 표시하기 위한 회로 소자를 포함하고, 복수행×복수열의 화소 매트릭스를 구성하는 복수개의 화소 회로를 구비한 액티브 매트릭스형의 표시 장치이며,
각 화소 회로에 전압을 공급하기 위해서 상기 화소 매트릭스의 각 열에 대응하도록 설치된 데이터선과,
각 화소 회로에의 전압의 기입을 제어하기 위해서 상기 화소 매트릭스의 각 행에 대응하도록 설치된 제1 주사선과,
상기 회로 소자의 특성을 취득하기 위한 전기량의 측정을 행할지 여부를 제어하기 위해서 상기 화소 매트릭스의 각 행에 대응하도록 설치된 제2 주사선과,
각 화소 회로에 공급해야 할 전압을 상기 데이터선에 인가하는 기능 외에 전기량의 측정을 행하는 기능을 갖는 데이터선 구동 회로와,
상기 화소 매트릭스를 형성하는 복수의 행에 1대1로 대응하는 복수의 단을 포함하고, 각 단이 상기 제1 주사선 및 상기 제2 주사선에 접속된 시프트 레지스터를 포함하고, 상기 제1 주사선 및 상기 제2 주사선에 각각 제1 주사 신호 및 제2 주사 신호를 인가하는 주사선 구동 회로
를 구비하고,
상기 시프트 레지스터의 각 단은, 1개의 시프트 클럭에 기초하여, 상기 제1 주사선에 인가해야 할 제1 주사 신호 및 상기 제2 주사선에 인가해야 할 제2 주사 신호의 양쪽 레벨을 제어하고,
상기 데이터선 구동 회로는, 장치의 전원 온 직후의 기간 또는 장치의 전원 오프가 지시되고 나서 장치의 전원이 오프될 때까지의 기간인 비표시 기간에 전기량의 측정을 행하고,
상기 데이터선 구동 회로는, 전기량의 측정을 행할 때마다, 흑색 표시에 상당하는 전압을 상기 데이터선에 인가하고,
상기 주사선 구동 회로는, 상기 데이터선 구동 회로에 의해 흑색 표시에 상당하는 전압이 상기 데이터선에 인가되어 있는 기간에 상기 제1 주사선에 대하여 선택 레벨의 제1 주사 신호를 인가함과 함께 상기 제2 주사선에 대하여 선택 레벨의 제2 주사 신호를 인가하는 것을 특징으로 하는, 표시 장치.
화상을 표시하기 위한 회로 소자를 포함하고, 복수행×복수열의 화소 매트릭스를 구성하는 복수개의 화소 회로를 구비한 액티브 매트릭스형의 표시 장치이며,
각 화소 회로에 전압을 공급하기 위해서 상기 화소 매트릭스의 각 열에 대응하도록 설치된 데이터선과,
각 화소 회로에의 전압의 기입을 제어하기 위해서 상기 화소 매트릭스의 각 행에 대응하도록 설치된 제1 주사선과,
상기 회로 소자의 특성을 취득하기 위한 전기량의 측정을 행할지 여부를 제어하기 위해서 상기 화소 매트릭스의 각 행에 대응하도록 설치된 제2 주사선과,
각 화소 회로에 공급해야 할 전압을 상기 데이터선에 인가하는 기능 외에 전기량의 측정을 행하는 기능을 갖는 데이터선 구동 회로와,
상기 화소 매트릭스를 형성하는 복수의 행에 1대1로 대응하는 복수의 단을 포함하고, 각 단이 상기 제1 주사선 및 상기 제2 주사선에 접속된 시프트 레지스터를 포함하고, 상기 제1 주사선 및 상기 제2 주사선에 각각 제1 주사 신호 및 제2 주사 신호를 인가하는 주사선 구동 회로
를 구비하고,
상기 시프트 레지스터의 각 단은, 1개의 시프트 클럭에 기초하여, 상기 제1 주사선에 인가해야 할 제1 주사 신호 및 상기 제2 주사선에 인가해야 할 제2 주사 신호의 양쪽 레벨을 제어하고,
전기량의 측정이 행하여지는 행을 측정 대상 행이라 정의했을 때, 상기 회로 소자의 특성을 취득하는 처리가 행하여지는 특성 검출 처리 기간은, 전기량을 측정하는 준비가 행하여지는 측정 준비 기간과, 상기 측정 준비 기간 후에 설치되어 전기량의 측정이 행하여지는 전기량의 측정 기간과, 상기 전기량의 측정 기간 후에 설치되어 상기 측정 대상 행에 있어서 원하는 표시가 행해지도록 준비하는 표시 준비 기간을 포함하고,
상기 주사선 구동 회로는,
상기 측정 준비 기간에는, 상기 측정 대상 행에 대응하는 제1 주사선에 대하여 선택 레벨의 제1 주사 신호를 인가하고,
상기 전기량의 측정 기간에는, 상기 측정 대상 행에 대응하는 제2 주사선에 대하여 선택 레벨의 제2 주사 신호를 인가하고,
상기 표시 준비 기간에는, 상기 측정 대상 행에 대응하는 제1 주사선에 대하여 선택 레벨의 제1 주사 신호를 인가하고,
상기 데이터선 구동 회로는,
상기 측정 준비 기간에는, 상기 회로 소자의 특성이 취득되도록 전기량의 측정을 행하기 위한 전압을 상기 데이터선에 인가하고,
상기 표시 준비 기간에는, 상기 측정 대상 행에 대응하는 각 화소의 목표 휘도에 따른 전압을 상기 데이터선에 인가하는 것을 특징으로 하는, 표시 장치.
삭제
삭제
삭제