WO2020202243A1

WO2020202243A1 - 表示装置およびその駆動方法

Info

Publication number: WO2020202243A1
Application number: PCT/JP2019/013971
Authority: WO
Inventors: 山本　薫; 諒米林
Original assignee: シャープ株式会社
Priority date: 2019-03-29
Filing date: 2019-03-29
Publication date: 2020-10-08
Also published as: US20220199012A1; US11900872B2

Abstract

外部補償機能を有する表示装置に関し、従来よりも額縁サイズを小さくする。　ゲートドライバを構成する単位回路は、他の単位回路に接続された第１出力端子（５７）に接続された第２導通端子と第１内部ノード（Ｎ１）に接続された制御端子とを有する第１出力制御トランジスタ（Ｔ１３）と、モニタ期間のうちの少なくとも一部の期間にオンレベルの信号を出力する第２出力端子（５８）に接続された第２導通端子と第２内部ノード（Ｎ２）に接続された制御端子とを有する第２出力制御トランジスタ（Ｔ１６）と、第１内部ノード（Ｎ１）に接続された第１導通端子と第２内部ノード（Ｎ２）に接続された第２導通端子とを有する出力回路制御トランジスタ（Ｔ１５）とを含む。出力回路制御トランジスタ（Ｔ１５）の制御端子に与えられる電位は、ハイレベルの電位とローレベルの電位との間で切り替えられる。

Description

表示装置およびその駆動方法

　以下の開示は、表示装置およびその駆動方法に関し、より詳しくは、有機ＥＬ素子などの電流によって駆動される表示素子を含む画素回路を備える表示装置およびその駆動方法に関する。

　近年、有機ＥＬ素子を含む画素回路を備えた有機ＥＬ表示装置が実用化されている。有機ＥＬ素子は、ＯＬＥＤ（Organic Light-Emitting Diode）とも呼ばれており、それに流れる電流に応じた輝度で発光する自発光型の表示素子である。このように有機ＥＬ素子は自発光型の表示素子であるので、有機ＥＬ表示装置は、バックライトおよびカラーフィルタなどを要する液晶表示装置に比べて、容易に薄型化・低消費電力化・高輝度化などを図ることができる。

　アクティブマトリクス型の有機ＥＬ表示装置には、複数の画素回路がマトリクス状に形成されている。各画素回路には、有機ＥＬ素子への電流の供給を制御する駆動トランジスタが含まれている。その駆動トランジスタとしては、典型的には、薄膜トランジスタ（ＴＦＴ）が採用されている。しかしながら、薄膜トランジスタに関しては、劣化によって閾値電圧が変化する。有機ＥＬ表示装置の表示部には多数の駆動トランジスタが設けられており、劣化の程度は駆動トランジスタ毎に異なるので、閾値電圧にばらつきが生じる。その結果、輝度のばらつきが生じ、表示品位が低下する。また、有機ＥＬ素子に関しては、時間の経過とともに電流効率が低下する。すなわち、たとえ一定電流が有機ＥＬ素子に供給されたとしても、時間の経過とともに輝度が徐々に低下する。その結果、焼き付きが生じる。以上のようなことから、アクティブマトリクス型の有機ＥＬ表示装置では、駆動トランジスタの劣化や有機ＥＬ素子の劣化を補償する処理が従来より行われている。

　補償処理の方式の１つとして外部補償方式が知られている。外部補償方式によれば、所定条件下で駆動トランジスタあるいは有機ＥＬ素子を流れる電流が画素回路の外部に設けられた回路で測定される。そして、その測定結果に基づき、入力画像信号に補正が施される。これにより、駆動トランジスタの劣化や有機ＥＬ素子の劣化が補償される。

　なお、以下においては、駆動トランジスタまたは有機ＥＬ素子（表示素子）の劣化を補償するために画素回路内を流れる電流を画素回路外で測定する一連の処理のことを「モニタ処理」といい、モニタ処理が行われる期間のことを「モニタ期間」という。また、１フレーム期間などの単位期間中にモニタ処理の対象となっている行のことを「モニタ行」といい、モニタ行以外の行のことを「非モニタ行」という。また、画素回路内に設けられている駆動トランジスタの特性のことを「ＴＦＴ特性」といい、画素回路内に設けられている有機ＥＬ素子の特性のことを「ＯＬＥＤ特性」という。また、データ信号線に所望の電位（電圧）を印加して画素回路内の保持容量（コンデンサ）を充電することを「書き込み」といい、ｉ行目（ｉは整数）に含まれる複数の画素回路に対する書き込みのことを単に「ｉ行目の書き込み」という。

　外部補償方式を採用した有機ＥＬ表示装置に関する発明は、例えば国際公開２０１５／１９０４０７号パンフレットに開示されている。アクティブマトリクス型の有機ＥＬ表示装置は表示部に配設された複数の走査信号線を駆動するゲートドライバ（走査信号線駆動回路）を備えており、ゲートドライバは複数の走査信号線と１対１で対応する複数の段（複数の単位回路）からなるシフトレジスタによって構成されている。図３１は、外部補償方式を採用する従来の有機ＥＬ表示装置における単位回路の構成を示す回路図である。図３１に示す構成に関し、例えば、出力端子５７から出力される出力信号Ｑ１は他の単位回路に与えられるとともに走査信号として走査信号線に与えられ、出力端子５８から出力される出力信号Ｑ２はモニタ処理の実行の可否を制御するモニタ制御信号として表示部に配設されているモニタ制御線に与えられる。また、単位回路には出力信号Ｑ１の制御に関わるトランジスタＴ１３および出力信号Ｑ２の制御に関わるトランジスタＴ１６が含まれており、トランジスタＴ１３の制御端子に接続された第１内部ノードＮ１とトランジスタＴ１６の制御端子に接続された第２内部ノードＮ２との間にトランジスタＴ１５が設けられている。そのトランジスタＴ１５の制御端子には、固定電位であるハイレベル電位ＶＤＤが与えられている（図３１で符号９を付した部分を参照）。これにより、トランジスタＴ１５は、第２内部ノードＮ２の電位が通常のハイレベルよりも高いときを除いてオン状態で維持される。なお、以下、トランジスタＴ１３やトランジスタＴ１６のようにその制御端子の電位に応じて出力信号の出力を制御するトランジスタのことを「バッファトランジスタ」という。

　図３２は、ｉ行目の書き込み（画像表示用の書き込み）が行われる際のｉ段目の単位回路の動作について説明するための信号波形図である。期間Ｐ９００にセット信号Ｓがハイレベルになると、コンデンサＣ１１が充電されて第１内部ノードＮ１の電位が上昇する。このとき、トランジスタＴ１５はオン状態となっているので、コンデンサＣ１２も充電されて第２内部ノードＮ２の電位が上昇する。期間Ｐ９０１になると、第１クロックＣＫＡがローレベルからハイレベルに変化する。これにより、コンデンサＣ１１の存在に起因して第１内部ノードＮ１がブースト状態となり、出力信号Ｑ１の電位が充分に上昇する。その結果、ｉ行目の画素回路で画像表示用の書き込みが行われる。なお、期間Ｐ９０１には、イネーブル信号ＥＮはローレベルで維持されるので、出力信号Ｑ２はローレベルで維持される。期間Ｐ９０２になると、リセット信号Ｒがハイレベルとなる。これにより、トランジスタＴ１２がオン状態となり、第１内部ノードＮ１の電位および第２内部ノードＮ２の電位がローレベルとなる。

　図３３は、モニタ処理が行われる際のｉ段目の単位回路の動作について説明するための信号波形図である。なお、ｉ行目がモニタ行であると仮定する。期間Ｐ９１０にセット信号Ｓがハイレベルになると、上記期間Ｐ９００と同様に、第１内部ノードＮ１の電位および第２内部ノードＮ２の電位が上昇する。期間Ｐ９１１になると、第１クロックＣＫＡがローレベルからハイレベルに変化する。これにより、上記期間Ｐ９００と同様に、出力信号Ｑ１の電位が充分に上昇する。また、期間Ｐ９１１には、イネーブル信号ＥＮもローレベルからハイレベルに変化する。これにより、コンデンサＣ１２の存在に起因して第２内部ノードＮ２がブースト状態となり、出力信号Ｑ２の電位が充分に上昇する。以上より、期間Ｐ９１１には、ｉ行目の画素回路についてのモニタ処理が行われる。期間Ｐ９１２になると、リセット信号Ｒがハイレベルとなる。これにより、上記期間Ｐ９０２と同様に、第１内部ノードＮ１の電位および第２内部ノードＮ２の電位がローレベルとなる。

　従来の有機ＥＬ表示装置では、以上のようにして画像表示用の書き込みやモニタ処理が行われ、モニタ処理の結果に基づき入力画像信号に補正を施すことによって駆動トランジスタの劣化や有機ＥＬ素子の劣化が補償されている。

国際公開２０１５／１９０４０７号パンフレット

　ところが、図３１に示した従来の単位回路によれば、トランジスタＴ１５の制御端子には常にハイレベル電位ＶＤＤが与えられているので、例えばｉ行目で通常の画像表示用の書き込みが行われる際にも、ｉ段目の単位回路内の第２内部ノードＮ２の電位がハイレベルとなる（図３２の期間Ｐ９００，Ｐ９０１を参照）。これにより、トランジスタＴ１６の制御端子－第２導通端子（出力端子５８に接続されている端子）間に正の電圧（このような正の電圧を以下「ストレス」という。）が印加される。このように、出力信号Ｑ２をハイレベルにする必要がない期間にもトランジスタＴ１６にストレスが印加される。トランジスタにストレスが印加されると、当該トランジスタは劣化する。従って、従来例においては、ストレスの印加を考慮してトランジスタＴ１６のサイズを大きくする必要があり、それに応じて額縁サイズが大きくなっていた。しかしながら、有機ＥＬ表示装置などの表示装置に関しては、小型化への要求が高まっている。

　そこで、以下の開示は、外部補償機能を有する表示装置に関し、従来よりも額縁サイズを小さくすることを目的とする。

　本開示のいくつかの実施形態に係る表示装置は、電流によって駆動される表示素子と前記表示素子の駆動電流を制御する駆動トランジスタとを含む画素回路を有し、前記駆動トランジスタまたは前記表示素子の劣化を補償するために前記画素回路内を流れる電流を前記画素回路外で測定する一連の処理であるモニタ処理を実行する機能を有する表示装置であって、
　ｎ×ｍ個（ｎおよびｍは２以上の整数）の前記画素回路からなるｎ行×ｍ列の画素マトリクスと、前記画素マトリクスの各行に対応するように設けられた走査信号線と、前記画素マトリクスの各列に対応するように設けられたデータ信号線とを有する表示部と、
　前記データ信号線にデータ信号を印加するデータ信号線駆動回路と、
　前記走査信号線に走査信号を印加する走査信号線駆動回路と、
　第１制御信号線と
を備え、
　前記走査信号線駆動回路は、それぞれが対応する走査信号線に接続された複数の単位回路からなるシフトレジスタによって構成され、
　各単位回路は、
　　第１内部ノードと、他の単位回路に接続された第１出力端子と、前記第１内部ノードに接続された制御端子と第１導通端子と前記第１出力端子に接続された第２導通端子とを有する第１出力制御トランジスタとを含む第１出力制御回路と、
　　第２内部ノードと、前記モニタ処理が行われるモニタ期間のうちの少なくとも一部の期間にオンレベルの信号を出力する第２出力端子と、前記第２内部ノードに接続された制御端子と第１導通端子と前記第２出力端子に接続された第２導通端子とを有する第２出力制御トランジスタとを含む第２出力制御回路と、
　　前記第１制御信号線に接続された制御端子と、前記第１内部ノードに接続された第１導通端子と、前記第２内部ノードに接続された第２導通端子とを有する第１出力回路制御トランジスタと
を含み、
　前記第１制御信号線に印加される電位は、前記第１出力回路制御トランジスタをオン状態にする第１電位と前記第１出力回路制御トランジスタをオフ状態にする第２電位との間で切り替えられ、
　前記モニタ期間を通じて、前記第１制御信号線に前記第１電位が印加される。

　本開示のいくつかの実施形態に係る（表示装置の）駆動方法は、電流によって駆動される表示素子と前記表示素子の駆動電流を制御する駆動トランジスタとを含む画素回路を有する表示装置の駆動方法であって、
　前記表示装置は、
　　ｎ×ｍ個（ｎおよびｍは２以上の整数）の前記画素回路からなるｎ行×ｍ列の画素マトリクスと、前記画素マトリクスの各行に対応するように設けられた走査信号線と、前記画素マトリクスの各列に対応するように設けられたデータ信号線とを有する表示部と、
　　前記データ信号線にデータ信号を印加するデータ信号線駆動回路と、
　　前記走査信号線に走査信号を印加する走査信号線駆動回路と、
　　第１制御信号線と
を備え、
　前記駆動方法は、
　　前記データ信号線駆動回路によって前記データ信号線に印加される画像表示用のデータ信号を各画素回路に書き込むために前記走査信号線の走査を行う走査ステップと、
　　前記駆動トランジスタまたは前記表示素子の劣化を補償するために、前記画素回路内を流れる電流を前記画素回路外で測定する一連の処理であるモニタ処理を実行するモニタステップと
を含み、
　前記走査信号線駆動回路は、それぞれが対応する走査信号線に接続された複数の単位回路からなるシフトレジスタによって構成され、
　各単位回路は、
　　第１内部ノードと、他の単位回路に接続された第１出力端子と、前記第１内部ノードに接続された制御端子と第１導通端子と前記第１出力端子に接続された第２導通端子とを有する第１出力制御トランジスタとを含む第１出力制御回路と、
　　第２内部ノードと、前記モニタ処理が行われるモニタ期間のうちの少なくとも一部の期間にオンレベルの信号を出力する第２出力端子と、前記第２内部ノードに接続された制御端子と第１導通端子と前記第２出力端子に接続された第２導通端子とを有する第２出力制御トランジスタとを含む第２出力制御回路と、
　　前記第１制御信号線に接続された制御端子と、前記第１内部ノードに接続された第１導通端子と、前記第２内部ノードに接続された第２導通端子とを有する第１出力回路制御トランジスタと
を含み、
　前記第１制御信号線に印加される電位は、前記第１出力回路制御トランジスタをオン状態にする第１電位と前記第１出力回路制御トランジスタをオフ状態にする第２電位との間で切り替えられ、
　前記モニタステップでは、前記第１制御信号線に前記第１電位が印加される。

　本開示のいくつかの実施形態によれば、外部補償機能を有する表示装置の走査信号線駆動回路を構成する単位回路は、第１内部ノードに接続された制御端子を有する第１出力制御トランジスタと、モニタ期間のうちの少なくとも一部の期間にオンレベルの信号を出力する第２出力端子に接続された第２導通端子と第２内部ノードに接続された制御端子とを有する第２出力制御トランジスタと、第１内部ノードと第２内部ノードとの間に設けられた第１出力回路制御トランジスタとを含む。ここで、第１出力回路制御トランジスタの制御端子には、当該第１出力回路制御トランジスタをオン状態にする第１電位とオフ状態にする第２電位とが与えられる。すなわち、第１出力回路制御トランジスタは常にオン状態で維持されるわけではない。従って、バッファトランジスタとして機能する第２出力制御トランジスタへのストレス印加が抑制される。このため、第２出力制御トランジスタのサイズを小さくすることができる。以上より、外部補償機能を有する表示装置に関し、従来よりも額縁サイズを小さくすることができる。

第１の実施形態において、ゲートドライバ内の単位回路の構成を示す回路図である。上記第１の実施形態において、有機ＥＬ表示装置の全体構成を示すブロック図である。上記第１の実施形態において、ソースドライバの機能について説明するための図である。上記第１の実施形態において、画素回路およびソースドライバの一部を示す回路図である。上記第１の実施形態において、ゲートドライバを構成するシフトレジスタの５段分の構成を示すブロック図である。上記第１の実施形態において、動作モードがモニタモードに設定されているときの概略動作について説明するための図である。上記第１の実施形態において、動作モードが非モニタモードに設定されているときの概略動作について説明するための図である。上記第１の実施形態において、動作モードが非モニタモードに設定されているときの単位回路の動作について説明するための信号波形図である。上記第１の実施形態において、動作モードがモニタモードに設定されているときの連続する３フレーム期間の信号波形図である。上記第１の実施形態において、動作モードがモニタモードに設定されているときの単位回路の動作について説明するための信号波形図である。上記第１の実施形態において、モニタ処理が行われる際の画素回路および電流モニタ部の動作について説明するための信号波形図である。上記第１の実施形態の変形例における画素回路の構成を示す回路図である。第２の実施形態に係る有機ＥＬ表示装置の全体構成を示すブロック図である。上記第２の実施形態において、画素回路およびソースドライバの一部を示す回路図である。上記第２の実施形態の変形例における画素回路の構成を示す回路図である。上記第２の実施形態において、ゲートドライバを構成するシフトレジスタの５段分の構成を示すブロック図である。上記第２の実施形態において、動作モードが第１モードに設定されているときの概略動作について説明するための図である。上記第２の実施形態において、動作モードが第２モードに設定されているときの概略動作について説明するための図である。上記第２の実施形態において、動作モードが第３モードに設定されているときの概略動作について説明するための図である。上記第２の実施形態において、動作モードが第１モードに設定されているときの単位回路の動作について説明するための信号波形図である。上記第２の実施形態において、動作モードが第２モードに設定されているケースで休止期間中にシフトパルスが与えられたときの単位回路の動作について説明するための信号波形図である。上記第２の実施形態において、動作モードが第２モードに設定されているケースでシフトパルスが与えられていないときの単位回路の動作について説明するための信号波形図である。上記第２の実施形態において、動作モードが第３モードに設定されているときの休止期間のうちのモニタ期間の単位回路の動作について説明するための信号波形図である。上記第２の実施形態において、モニタ処理が行われる際の画素回路および電流モニタ部の動作について説明するための信号波形図である。第３の実施形態において、ゲートドライバを構成するシフトレジスタの５段分の構成を示すブロック図である。上記第３の実施形態において、ゲートドライバ内の単位回路の構成を示す回路図である。上記第３の実施形態において、モニタ処理の方式に第１方式が採用されていて動作モードが非モニタモードに設定されているときの単位回路の動作について説明するための信号波形図である。上記第３の実施形態において、モニタ処理の方式に第１方式が採用されていて動作モードがモニタモードに設定されているときの単位回路の動作について説明するための信号波形図である。上記第３の実施形態において、モニタ処理の方式に第２方式が採用されていて動作モードが第２モードに設定されているケースで休止期間中にシフトパルスが与えられたときの単位回路の動作について説明するための信号波形図である。上記第３の実施形態において、モニタ処理の方式に第２方式が採用されていて動作モードが第３モードに設定されているときの休止期間のうちのモニタ期間の単位回路の動作について説明するための信号波形図である。従来例におけるゲートドライバ内の単位回路の構成を示す回路図である。従来例において、画像表示用の書き込みが行われる際の単位回路の動作について説明するための信号波形図である。従来例において、モニタ処理が行われる際の単位回路の動作について説明するための信号波形図である。

　以下、添付図面を参照しつつ、実施形態について説明する。なお、以下において、ｍおよびｎは２以上の整数、ｉは３以上（ｎ－２）以下の奇数、ｊは１以上ｍ以下の整数であると仮定する。

＜１．第１の実施形態＞
＜１．１　全体構成＞
　図２は、第１の実施形態に係るアクティブマトリクス型の有機ＥＬ表示装置の全体構成を示すブロック図である。この有機ＥＬ表示装置は、表示制御回路１０とゲートドライバ（走査信号線駆動回路）２０とソースドライバ（データ信号線駆動回路）３０と表示部４０とを備えている。表示制御回路１０には、駆動トランジスタおよび有機ＥＬ素子の劣化を補償する補償処理部１２が含まれている。すなわち、本実施形態に係る有機ＥＬ表示装置は外部補償機能を有している。ゲートドライバ２０と表示部４０とは、表示部４０を構成する基板上に一体的に形成されている。すなわち、ゲートドライバ２０はモノリシック化されている。

　表示部４０には、ｍ本のデータ信号線ＳＬ（１）～ＳＬ（ｍ）およびこれらに直交するｎ本の走査信号線ＧＬ（１）～ＧＬ（ｎ）が配設されている。また、表示部４０には、ｎ本の走査信号線ＧＬ（１）～ＧＬ（ｎ）と１対１で対応するように、ｎ本のモニタ制御線ＭＬ（１）～ＭＬ（ｎ）が配設されている。走査信号線ＧＬ（１）～ＧＬ（ｎ）とモニタ制御線ＭＬ（１）～ＭＬ（ｎ）とは典型的には互いに平行になっている。さらにまた、表示部４０には、データ信号線ＳＬ（１）～ＳＬ（ｍ）と走査信号線ＧＬ（１）～ＧＬ（ｎ）との交差部に対応して、（ｎ×ｍ）個の画素回路４１０が設けられている。これにより、ｎ行×ｍ列の画素マトリクスが表示部４０に形成されている。表示部４０には、また、各画素回路４１０に共通の図示しない電源線が配設されている。より詳細には、有機ＥＬ素子を駆動するためのハイレベル電源電圧ＥＬＶＤＤを供給する電源線（以下、「ハイレベル電源線」という。）および有機ＥＬ素子を駆動するためのローレベル電源電圧ＥＬＶＳＳを供給する電源線（以下、「ローレベル電源線」という。）が配設されている。ハイレベル電源電圧ＥＬＶＤＤおよびローレベル電源電圧ＥＬＶＳＳは、図示しない電源回路から供給される。

　なお、以下においては、必要に応じて、走査信号線ＧＬ（１）～ＧＬ（ｎ）にそれぞれ与えられる走査信号にも符号ＧＬ（１）～ＧＬ（ｎ）を付し、モニタ制御線ＭＬ（１）～ＭＬ（ｎ）にそれぞれ与えられるモニタ制御信号にも符号ＭＬ（１）～ＭＬ（ｎ）を付し、データ信号線ＳＬ（１）～ＳＬ（ｍ）にそれぞれ与えられるデータ信号にも符号ＳＬ（１）～ＳＬ（ｍ）を付している。

　表示制御回路１０は、外部から送られる入力画像信号ＤＩＮとタイミング信号群（水平同期信号、垂直同期信号など）ＴＧとを受け取り、デジタル映像信号ＶＤと、ソースドライバ３０の動作を制御するソース制御信号ＳＣＴＬと、ゲートドライバ２０の動作を制御するゲート制御信号ＧＣＴＬとを出力する。ソース制御信号ＳＣＴＬには、ソーススタートパルス信号，ソースクロック信号，ラッチストローブ信号などが含まれている。ゲート制御信号ＧＣＴＬには、ゲートスタートパルス信号，ゲートクロック信号，イネーブル信号などが含まれている。なお、画像表示用のデジタル映像信号ＶＤは、補償処理部１２がソースドライバ３０から与えられるモニタデータ（ＴＦＴ特性やＯＬＥＤ特性を求めるために測定されたデータ）ＭＯに応じて入力画像信号ＤＩＮに補償演算処理を施すことによって生成される。

　ゲートドライバ２０は、走査信号線ＧＬ（１）～ＧＬ（ｎ）およびモニタ制御線ＭＬ（１）～ＭＬ（ｎ）に接続されている。後述するように、ゲートドライバ２０は、複数の単位回路からなるシフトレジスタによって構成されている。ゲートドライバ２０は、表示制御回路１０から出力されたゲート制御信号ＧＣＴＬに基づいて、走査信号線ＧＬ（１）～ＧＬ（ｎ）に走査信号を印加し、モニタ制御線ＭＬ（１）～ＭＬ（ｎ）にモニタ制御信号を印加する。

　ソースドライバ３０は、データ信号線ＳＬ（１）～ＳＬ（ｍ）に接続されている。ソースドライバ３０は、データ信号線ＳＬ（１）～ＳＬ（ｍ）を駆動する動作と、データ信号線ＳＬ（１）～ＳＬ（ｍ）を流れる電流を測定する動作とを選択的に行う。すなわち、図３に示すように、ソースドライバ３０には、機能的には、データ信号線ＳＬ（１）～ＳＬ（ｍ）を駆動するデータ信号線駆動部３１０として機能する部分と、画素回路４１０からデータ信号線ＳＬ（１）～ＳＬ（ｍ）に出力された電流を測定する電流モニタ部３２０として機能する部分とが含まれている。電流モニタ部３２０は、データ信号線ＳＬ（１）～ＳＬ（ｍ）を流れる電流を測定し、測定値に基づくモニタデータＭＯを出力する。以上のように、本実施形態においては、データ信号線ＳＬ（１）～ＳＬ（ｍ）は、画像表示用のデータ信号の伝達に用いられるだけでなく、モニタ処理の際に駆動トランジスタまたは有機ＥＬ素子の特性に応じた電流を流すための信号線としても用いられる。なお、ソースドライバ３０からの出力（すなわちデータ信号）を複数のデータ信号線ＳＬで共有する「ＤＥＭＵＸ」と呼ばれる駆動方式を採用することもできる。

　以上のように、走査信号線ＧＬ（１）～ＧＬ（ｎ）に走査信号が印加され、モニタ制御線ＭＬ（１）～ＭＬ（ｎ）にモニタ制御信号が印加され、データ信号線ＳＬ（１）～ＳＬ（ｍ）に輝度信号としてのデータ信号が印加されることによって、入力画像信号ＤＩＮに基づく画像が表示部４０に表示される。また、モニタ処理が実行され、モニタデータＭＯに応じて入力画像信号ＤＩＮに補償演算処理が施されるので、駆動トランジスタや有機ＥＬ素子の劣化が補償される。

＜１．２　画素回路およびソースドライバ＞
　次に、画素回路４１０およびソースドライバ３０について詳しく説明する。ソースドライバ３０は、データ信号線駆動部３１０として機能するときには次のような動作を行う。ソースドライバ３０は、表示制御回路１０から出力されたソース制御信号ＳＣＴＬを受け取り、ｍ本のデータ信号線ＳＬ（１）～ＳＬ（ｍ）にそれぞれ目標輝度に応じた電圧をデータ信号して印加する。このとき、ソースドライバ３０では、ソーススタートパルス信号のパルスをトリガーとして、ソースクロック信号のパルスが発生するタイミングで、各データ信号線ＳＬに印加すべき電圧を示すデジタル映像信号ＶＤが順次に保持される。そして、ラッチストローブ信号のパルスが発生するタイミングで、上記保持されたデジタル映像信号ＶＤがアナログ電圧に変換される。その変換されたアナログ電圧は、データ信号として全てのデータ信号線ＳＬ（１）～ＳＬ（ｍ）に一斉に印加される。ソースドライバ３０は、電流モニタ部３２０として機能するときには、モニタ処理用の適宜の電圧をデータ信号としてデータ信号線ＳＬ（１）～ＳＬ（ｍ）に印加し、それによってデータ信号線ＳＬ（１）～ＳＬ（ｍ）を流れる電流をそれぞれ電圧に変換する。その変換後のデータは、モニタデータＭＯとしてソースドライバ３０から出力される。

　図４は、画素回路４１０およびソースドライバ３０の一部を示す回路図である。なお、図４には、第ｉ行第ｊ列の画素回路４１０と、ソースドライバ３０のうちのｊ列目のデータ信号線ＳＬ（ｊ）に対応する部分とが示されている。この画素回路４１０は、１個の有機ＥＬ素子Ｌ１と、３個のトランジスタＴ１～Ｔ３（コンデンサＣ１への書き込みを制御する書き込み制御トランジスタＴ１、有機ＥＬ素子Ｌ１への電流の供給を制御する駆動トランジスタＴ２、およびＴＦＴ特性あるいはＯＬＥＤ特性を検出するか否かを制御するモニタ制御トランジスタＴ３）と、１個のコンデンサ（容量素子）Ｃ１とを備えている。本実施形態においては、トランジスタＴ１～Ｔ３は、ｎチャネル型の薄膜トランジスタである。なお、トランジスタＴ１～Ｔ３としては、酸化物ＴＦＴ（酸化物半導体をチャネル層に用いた薄膜トランジスタ）やアモルファスシリコンＴＦＴなどを採用することができる。酸化物ＴＦＴとしては、例えば、ＩｎＧａＺｎＯ（酸化インジウムガリウム亜鉛）を含むＴＦＴが挙げられる。酸化物ＴＦＴを採用することによって、例えば、高精細化や低消費電力化を図ることが可能となる。

　書き込み制御トランジスタＴ１については、制御端子は走査信号線ＧＬ（ｉ）に接続され、第１導通端子はデータ信号線ＳＬ（ｊ）に接続され、第２導通端子は駆動トランジスタＴ２の制御端子とコンデンサＣ１の一端とに接続されている。駆動トランジスタＴ２については、制御端子は書き込み制御トランジスタＴ１の第２導通端子とコンデンサＣ１の一端とに接続され、第１導通端子はコンデンサＣ１の他端とハイレベル電源線とに接続され、第２導通端子はモニタ制御トランジスタＴ３の第１導通端子と有機ＥＬ素子Ｌ１のアノード端子とに接続されている。モニタ制御トランジスタＴ３については、制御端子はモニタ制御線ＭＬ（ｉ）に接続され、第１導通端子は駆動トランジスタＴ２の第２導通端子と有機ＥＬ素子Ｌ１のアノード端子とに接続され、第２導通端子はデータ信号線ＳＬ（ｊ）に接続されている。コンデンサＣ１については、一端は書き込み制御トランジスタＴ１の第２導通端子と駆動トランジスタＴ２の制御端子とに接続され、他端は駆動トランジスタＴ２の第１導通端子とハイレベル電源線とに接続されている。有機ＥＬ素子Ｌ１については、アノード端子は駆動トランジスタＴ２の第２導通端子とモニタ制御トランジスタＴ３の第１導通端子とに接続され、カソード端子はローレベル電源線に接続されている。本実施形態においては、有機ＥＬ素子Ｌ１が表示素子に相当し、有機ＥＬ素子Ｌ１のアノード端子が第１端子に相当し、有機ＥＬ素子Ｌ１のカソード端子が第２端子に相当する。

　次に、ソースドライバ３０のうち電流モニタ部３２０として機能する部分について説明する。図４に示すように、電流モニタ部３２０は、Ｄ／Ａコンバータ３０６とＡ／Ｄコンバータ３２７とオペアンプ３０１とコンデンサ３２２と３つのスイッチ（スイッチ３２３，３２４，および３２５）とによって構成される。なお、オペアンプ３０１およびＤ／Ａコンバータ３０６は、データ信号線駆動部３１０の構成要素としても機能する。電流モニタ部３２０には、ソース制御信号ＳＣＴＬとして、３つのスイッチの状態を制御する制御信号Ｓ０，Ｓ１，およびＳ２が与えられる。電流モニタ部３２０の内部データ線Ｓｉｎ（ｊ）は、スイッチ３２４を介して、データ信号線ＳＬ（ｊ）に接続されている。オペアンプ３０１については、反転入力端子は内部データ線Ｓｉｎ（ｊ）に接続され、非反転入力端子にはＤ／Ａコンバータ３０６からの出力が与えられる。コンデンサ３２２およびスイッチ３２３は、オペアンプ３０１の出力端子と内部データ線Ｓｉｎ（ｊ）との間に設けられている。スイッチ３２３には、制御信号Ｓ２が与えられる。オペアンプ３０１とコンデンサ３２２とスイッチ３２３とによって、積分回路が構成されている。ここで、この積分回路の動作について説明する。スイッチ３２３がオン状態になっている時には、オペアンプ３０１の出力端子－反転入力端子間（すなわち、コンデンサ３２２の２つの電極間）が短絡状態となっている。このとき、コンデンサ３２２に電荷は蓄積されず、オペアンプ３０１の出力端子および内部データ線Ｓｉｎ（ｊ）の電位がＤ／Ａコンバータ３０６からの出力電位と等しくなっている。スイッチ３２３がオン状態からオフ状態に切り替えられると、内部データ線Ｓｉｎ（ｊ）を流れる電流に基づいてコンデンサ３２２への充電が行われる。すなわち、内部データ線Ｓｉｎ（ｊ）を流れている電流の時間積分値がコンデンサ３２２に蓄積される。これにより、内部データ線Ｓｉｎ（ｊ）を流れる電流の大きさに応じてオペアンプ３０１の出力端子の電位が変化する。そのオペアンプ３０１からの出力はＡ／Ｄコンバータ３２７によってデジタル信号に変換され、当該デジタル信号はモニタデータＭＯとして表示制御回路１０に送られる。

　スイッチ３２４は、データ信号線ＳＬ（ｊ）と内部データ線Ｓｉｎ（ｊ）との間に設けられている。スイッチ３２４には、制御信号Ｓ１が与えられる。この制御信号Ｓ１に基づいてスイッチ３２４の状態が切り替えられることによって、データ信号線ＳＬ（ｊ）と内部データ線Ｓｉｎ（ｊ）との電気的な接続状態が制御される。本実施形態においては、制御信号Ｓ１がハイレベルであれば、データ信号線ＳＬ（ｊ）と内部データ線Ｓｉｎ（ｊ）とが電気的に接続された状態となり、制御信号Ｓ１がローレベルであれば、データ信号線ＳＬ（ｊ）と内部データ線Ｓｉｎ（ｊ）とが電気的に切り離された状態となる。

　スイッチ３２５は、データ信号線ＳＬ（ｊ）と制御線ＣＬとの間に設けられている。スイッチ３２５には、制御信号Ｓ０が与えられる。この制御信号Ｓ０に基づいてスイッチ３２５の状態が切り替えられることによって、データ信号線ＳＬ（ｊ）と制御線ＣＬとの電気的な接続状態が制御される。本実施形態においては、制御信号Ｓ０がハイレベルであれば、データ信号線ＳＬ（ｊ）と制御線ＣＬとが電気的に接続された状態となり、制御信号Ｓ０がローレベルであれば、データ信号線ＳＬ（ｊ）と制御線ＣＬとが電気的に切り離された状態となる。データ信号線ＳＬ（ｊ）と制御線ＣＬとが電気的に接続されると、データ信号線ＳＬ（ｊ）の状態はハイ・インピーダンスとなる。

　上述したように、スイッチ３２４がオフ状態になると、データ信号線ＳＬ（ｊ）と内部データ線Ｓｉｎ（ｊ）とは電気的に切り離された状態となる。このとき、スイッチ３２３がオフ状態になっていれば、内部データ線Ｓｉｎ（ｊ）の電位は維持される。本実施形態においては、このようにして内部データ線Ｓｉｎ（ｊ）の電位が維持されている状態で、Ａ／Ｄコンバータ３２７でのＡＤ変換が行われる。

＜１．３　ゲートドライバ＞
　本実施形態におけるゲートドライバ２０の詳細な構成について説明する。ゲートドライバ２０は、複数段（複数の単位回路：少なくともｎ個の単位回路）からなるシフトレジスタによって構成されている。表示部４０にはｎ行×ｍ列の画素マトリクスが形成されているところ、それら画素マトリクスの各行と１対１で対応するようにシフトレジスタの各段（各単位回路）が設けられている。

　図５は、シフトレジスタの５段分の構成を示すブロック図である。ここでは、ｉを３以上（ｎ－２）以下の奇数と仮定して、（ｉ－２）段目、（ｉ－１）段目、ｉ段目、（ｉ＋１）段目、および（ｉ＋２）段目の単位回路２２（ｉ－２）、２２（ｉ－１）、２２（ｉ）、２２（ｉ＋１）、および２２（ｉ＋２）に着目している。このシフトレジスタには、ゲート制御信号ＧＣＴＬとして、ゲートスタートパルス信号、クロック信号ＣＫ１、クロック信号ＣＫ２、イネーブル信号ＥＮ１、イネーブル信号ＥＮ２、および制御信号ＭＯＮが与えられる。なお、ゲートスタートパルス信号は、セット信号Ｓとして１段目の単位回路２２（１）に与えられる信号であり、図５では省略している。

　各単位回路２２は、第１クロックＣＫＡ、第２クロックＣＫＢ、イネーブル信号ＥＮ、制御信号ＭＯＮ、セット信号Ｓ、およびリセット信号Ｒをそれぞれ受け取るための入力端子と、出力信号Ｑ１および出力信号Ｑ２をそれぞれ出力するための出力端子とを含んでいる。

　奇数段目の単位回路２２については、クロック信号ＣＫ１が第１クロックＣＫＡとして与えられ、クロック信号ＣＫ２が第２クロックＣＫＢとして与えられ、イネーブル信号ＥＮ１がイネーブル信号ＥＮとして与えられる。偶数段目の単位回路２２については、クロック信号ＣＫ２が第１クロックＣＫＡとして与えられ、クロック信号ＣＫ１が第２クロックＣＫＢとして与えられ、イネーブル信号ＥＮ２がイネーブル信号ＥＮとして与えられる。制御信号ＭＯＮについては、全ての単位回路２２に共通的に与えられる。また、各段の単位回路２２には、前段の単位回路２２からの出力信号Ｑ１がセット信号Ｓとして与えられ、次段の単位回路２２からの出力信号Ｑ１がリセット信号Ｒとして与えられる。各段の単位回路２２からの出力信号Ｑ１は、前段の単位回路２２にリセット信号Ｒとして与えられ、次段の単位回路２２にセット信号Ｓとして与えられ、対応する走査信号線ＧＬに走査信号として与えられる。各段の単位回路２２からの出力信号Ｑ２は、対応するモニタ制御線ＭＬにモニタ制御信号として与えられる。なお、図４に示したように、走査信号線ＧＬは画素回路４１０内の書き込み制御トランジスタＴ１の制御端子に接続され、モニタ制御線ＭＬは画素回路４１０内のモニタ制御トランジスタＴ３の制御端子に接続されている。

　図１は、本実施形態における単位回路２２の構成を示す回路図である。図１に示すように、単位回路２２は、７個のトランジスタＴ１１～Ｔ１７と２個のコンデンサＣ１１，Ｃ１２とを備えている。また、単位回路２２は、制御信号ＭＯＮを伝達する制御信号線に接続された入力端子およびローレベル電位ＶＳＳが与えられている電源線（以下、「基準電位線」という）に接続された入力端子のほか、５個の入力端子５１～５５および２個の出力端子５７，５８を有している。図１では、セット信号Ｓを受け取るための入力端子に符号５１を付し、リセット信号Ｒを受け取るための入力端子に符号５２を付し、第１クロックＣＫＡを受け取るための入力端子に符号５３を付し、第２クロックＣＫＢを受け取るための入力端子に符号５４を付し、イネーブル信号ＥＮを受け取るための入力端子に符号５５を付し、出力信号Ｑ１を出力するための出力端子に符号５７を付し、出力信号Ｑ２を出力するための出力端子に符号５８を付している。なお、後述するように、出力端子５８からは、モニタ処理が行われるモニタ期間のうちの一部の期間（図１０の期間Ｐ１１，Ｐ１３）にハイレベル（オンレベル）の出力信号Ｑ２が出力される。

　トランジスタＴ１１の第２導通端子、トランジスタＴ１２の第１導通端子、トランジスタＴ１３の制御端子、トランジスタＴ１５の第１導通端子、およびコンデンサＣ１１の一端は互いに接続されている。なお、これらが互いに接続されている領域（配線）のことを「第１内部ノード」という。第１内部ノードには符号Ｎ１を付す。トランジスタＴ１５の第２導通端子、トランジスタＴ１６の制御端子、およびコンデンサＣ１２の一端は互いに接続されている。なお、これらが互いに接続されている領域（配線）のことを「第２内部ノード」という。第２内部ノードには符号Ｎ２を付す。

　ところで、単位回路２２には、出力信号Ｑ１の出力を制御する第１出力制御回路２２１と、出力信号Ｑ２の出力を制御する第２出力制御回路２２２とが含まれている。第１出力制御回路２２１は、第１内部ノードＮ１とトランジスタＴ１３とトランジスタＴ１４と入力端子５３と入力端子５４と出力端子５７とを含んでいる。第２出力制御回路２２２は、第２内部ノードＮ２とトランジスタＴ１６とトランジスタＴ１７と入力端子５５と出力端子５８とを含んでいる。

　トランジスタＴ１１については、制御端子および第１導通端子は入力端子５１に接続され（すなわち、ダイオード接続となっている）、第２導通端子は第１内部ノードＮ１に接続されている。トランジスタＴ１２については、制御端子は入力端子５２に接続され、第１導通端子は第１内部ノードＮ１に接続され、第２導通端子は基準電位線に接続されている。トランジスタＴ１３については、制御端子は第１内部ノードＮ１に接続され、第１導通端子は入力端子５３に接続され、第２導通端子は出力端子５７に接続されている。トランジスタＴ１４については、制御端子は入力端子５４に接続され、第１導通端子は出力端子５７に接続され、第２導通端子は基準電位線に接続されている。トランジスタＴ１５については、制御端子は制御信号線に接続され、第１導通端子は第１内部ノードＮ１に接続され、第２導通端子は第２内部ノードＮ２に接続されている。トランジスタＴ１６については、制御端子は第２内部ノードＮ２に接続され、第１導通端子は入力端子５５に接続され、第２導通端子は出力端子５８に接続されている。トランジスタＴ１７については、制御端子は入力端子５４に接続され、第１導通端子は出力端子５８に接続され、第２導通端子は基準電位線に接続されている。コンデンサＣ１１については、一端は第１内部ノードＮ１に接続され、他端は出力端子５７に接続されている。コンデンサＣ１２については、一端は第２内部ノードＮ２に接続され、他端は出力端子５８に接続されている。

　ここで、トランジスタＴ１５に着目する。制御信号線に与えられている制御信号ＭＯＮがハイレベルになっている期間には、トランジスタＴ１５は、第２内部ノードＮ２の電位が通常のハイレベルよりも高いときを除いてオン状態で維持される。トランジスタＴ１５は、第２内部ノードＮ２の電位が所定以上になるとオフ状態となり、第１内部ノードＮ１と第２内部ノードＮ２とを電気的に切り離す。これにより、トランジスタＴ１５は、第２内部ノードＮ２がブースト状態になったときの当該第２内部ノードＮ２の電位の上昇を補助する。

　本実施形態においては、トランジスタＴ１３によって第１出力制御トランジスタが実現され、トランジスタＴ１５によって第１出力回路制御トランジスタが実現され、トランジスタＴ１６によって第２出力制御トランジスタが実現され、出力端子５７によって第１出力端子が実現され、出力端子５８によって第２出力端子が実現され、制御信号ＭＯＮを伝達する制御信号線によって第１制御信号線が実現されている。

＜１．４　駆動方法＞
　本実施形態における駆動方法について説明する。なお、ここでは、画像表示のために走査信号線ＧＬ（１）の走査が開始されてから当該走査信号線ＧＬ（１）の走査が次に開始されるまでの期間のことを「フレーム期間」という。

＜１．４．１　概要＞
　本実施形態においては、モニタ処理に関する動作モードとして、モニタモードと非モニタモードとが用意されている。動作モードがモニタモードに設定されているときには、有機ＥＬ表示装置の動作中、随時、モニタ処理が行われる。詳しくは、各フレーム期間に少なくとも１つの行についてのモニタ処理が行われる。そのモニタ処理は、通常の表示期間中に行われる。このように通常の表示期間中に行われるモニタ処理のことを「リアルタイムモニタ」という。動作モードが非モニタモードに設定されているときには、有機ＥＬ表示装置の動作中、モニタ処理は行われない。換言すれば、有機ＥＬ表示装置が動作している期間を通じて、全ての行で入力画像信号ＤＩＮに基づく表示が行われている。

　図６および図７を参照しつつ、各モードの動作について説明する。なお、図６および図７では、画像表示用の書き込みのために１行目の走査信号線ＧＬ（１）からｎ行目の走査信号線ＧＬ（ｎ）までを順次に走査する様子を斜めの太線で模式的に示している（図１７～図１９も同様）。

　動作モードがモニタモードに設定されているときには、図６に示すように、各フレーム期間にモニタ期間が含まれる。各フレーム期間に関し、モニタ期間以外の期間は走査期間となっている。走査期間は、画像表示のために走査信号線ＧＬの走査が行われている期間である。このように、本実施形態においては、上述したリアルタイムモニタが行われる。制御信号ＭＯＮについては、走査期間中にはローレベルで維持され、モニタ期間にのみハイレベルとなる（但し、厳密には、制御信号ＭＯＮはモニタ期間開始時点の少し前からモニタ期間終了時点の少し後までの期間にハイレベルとなる）。これにより、単位回路２２内のトランジスタＴ１５（図１参照）は、走査期間にはオフ状態で維持され、モニタ期間には一部の期間（第２内部ノードＮ２の電位が通常のハイレベルよりも高くなっている期間）を除いてオン状態で維持される。なお、ハイレベルの制御信号ＭＯＮの電位が第１電位に相当し、ローレベルの制御信号ＭＯＮの電位が第２電位に相当する。

　動作モードが非モニタモードに設定されているときには、動作モードがモニタモードに設定されているときとは異なり、図７に示すように各フレーム期間には走査期間のみが含まれる。すなわち、モニタ処理が行われることなく、書き込みのための動作が連続して行われる。制御信号ＭＯＮについては、ローレベルで維持される。従って、動作モードが非モニタモードに設定されている期間を通じて、単位回路２２内のトランジスタＴ１５はオフ状態で維持される。

　動作モードがモニタモードに設定されているときには、動作モードが非モニタモードに設定されているときよりも、垂直期間（１行目の走査信号線ＧＬ（１）の走査開始時点からｎ行目の走査信号線ＧＬ（ｎ）の走査終了時点までの期間）が長くなる。換言すれば、モニタ処理を含む画像表示の垂直期間は、モニタ処理を含まない画像表示の垂直期間よりも長い。

　なお、本実施形態においては、走査期間の動作によって走査ステップが実現され、モニタ期間の動作によってモニタステップが実現される。

＜１．４．２　動作モードが非モニタモードに設定されているときの動作＞
　図８を参照しつつ、動作モードが非モニタモードに設定されているときのｉ段目の単位回路２２（ｉ）の動作について説明する。但し、ｉ行目の書き込みが行われる際の動作に着目する。期間Ｐ００の開始時点直前には、第１内部ノードＮ１の電位および第２内部ノードＮ２の電位はローレベルとなっている。

　期間Ｐ００になると、セット信号Ｓがローレベルからハイレベルに変化する。図１に示すようにトランジスタＴ１１はダイオード接続となっているので、このセット信号ＳのパルスによってトランジスタＴ１１がオン状態となり、コンデンサＣ１１が充電される。これにより、第１内部ノードＮ１の電位は上昇し、トランジスタＴ１３がオン状態となる。しかしながら、期間Ｐ００には、第１クロックＣＫＡはローレベルで維持されるので、出力信号Ｑ１はローレベルで維持される。また、期間Ｐ００には、制御信号ＭＯＮはローレベルで維持されるので、トランジスタＴ１５はオフ状態で維持される。このため、第２内部ノードＮ２の電位は上昇しない。

　期間Ｐ０１になると、第１クロックＣＫＡがローレベルからハイレベルに変化する。このとき、トランジスタＴ１３はオン状態となっているので、入力端子５３の電位の上昇とともに出力端子５７の電位（出力信号Ｑ１の電位）が上昇する。ここで、図１に示すように第１内部ノードＮ１－出力端子５７間にはコンデンサＣ１１が設けられているので、出力端子５７の電位の上昇とともに第１内部ノードＮ１の電位も上昇する（第１内部ノードＮ１がブースト状態となる）。その結果、トランジスタＴ１３の制御端子には大きな電圧が印加され、出力端子５７の接続先の書き込み制御トランジスタＴ１がオン状態となるのに充分なレベルにまで出力信号Ｑ１の電位が上昇する。これにより、ｉ行目の画素回路４１０で書き込みが行われる。

　期間Ｐ０１の終了時点には、第１クロックＣＫＡがハイレベルからローレベルに変化する。これにより、入力端子５３の電位の低下とともに出力端子５７の電位（出力信号Ｑ１の電位）が低下する。出力端子５７の電位が低下すると、コンデンサＣ１１を介して、第１内部ノードＮ１の電位も低下する。

　期間Ｐ０２になると、リセット信号Ｒがローレベルからハイレベルに変化する。これにより、トランジスタＴ１２がオン状態となる。その結果、第１内部ノードＮ１の電位はローレベルとなる。

＜１．４．３　動作モードがモニタモードに設定されているときの動作＞
　図９は、動作モードがモニタモードに設定されているときの連続する３フレーム期間ＦＲ１～ＦＲ３の信号波形図である。フレーム期間ＦＲ１にはｉ行目についてのモニタ処理が行われ、フレーム期間ＦＲ２には（ｉ＋１）行目についてのモニタ処理が行われ、フレーム期間ＦＲ３には（ｉ＋２）行目についてのモニタ処理が行われる。このように、本実施形態においては、各フレーム期間に１行分についてのモニタ処理が行われる。但し、各フレーム期間に複数行分についてのモニタ処理が行われても良い。図９から把握されるように、各フレーム期間に、非モニタ行に対応する走査信号ＧＬについては１回だけハイレベルとなるが、モニタ行に対応する走査信号ＧＬについては２回ハイレベルとなる。このように、各フレーム期間に、モニタ行に対応する走査信号線ＧＬには走査パルスが２回与えられる。１回目の走査パルスの立ち上がり時点から２回目の走査パルスの立ち下がり時点までの期間がモニタ期間である。モニタ期間には、制御信号ＭＯＮはハイレベルで維持される。各フレーム期間において、非モニタ行に対応するモニタ制御信号ＭＬはローレベルで維持されるが、モニタ行に対応するモニタ制御信号ＭＬについてはモニタ期間中に２回ハイレベルとなる。

　図１０を参照しつつ、動作モードがモニタモードに設定されているときのｉ段目の単位回路２２（ｉ）の動作について説明する。但し、ｉ行目がモニタ行であると仮定し、ｉ行目についてのモニタ処理が行われる際の動作に着目する。期間Ｐ１０の開始時点直前には、第１内部ノードＮ１の電位および第２内部ノードＮ２の電位はローレベルとなっており、制御信号ＭＯＮはローレベルとなっている。

　期間Ｐ１０になると、制御信号ＭＯＮがローレベルからハイレベルに変化する。これにより、トランジスタＴ１５がオン状態となる。また、期間Ｐ１０になると、セット信号Ｓがローレベルからハイレベルに変化する。このセット信号ＳのパルスによってトランジスタＴ１１がオン状態となり、コンデンサＣ１１が充電される。このとき、トランジスタＴ１５がオン状態となっているので、コンデンサＣ１２も充電される。以上より、第１内部ノードＮ１の電位が上昇してトランジスタＴ１３がオン状態になるとともに第２内部ノードＮ２の電位が上昇してトランジスタＴ１６がオン状態になる。しかしながら、期間Ｐ１０には、第１クロックＣＫＡおよびイネーブル信号ＥＮはローレベルで維持されるので、出力信号Ｑ１，Ｑ２はローレベルで維持される。

　期間Ｐ１１になると、第１クロックＣＫＡがローレベルからハイレベルに変化する。このとき、トランジスタＴ１３はオン状態となっているので、入力端子５３の電位の上昇とともに出力端子５７の電位（出力信号Ｑ１の電位）が上昇する。これに伴い、コンデンサＣ１１を介して第１内部ノードＮ１の電位も上昇する。その結果、トランジスタＴ１３の制御端子には大きな電圧が印加され、出力端子５７の接続先の書き込み制御トランジスタＴ１がオン状態となるのに充分なレベルにまで出力信号Ｑ１の電位が上昇する。また、期間Ｐ１１になると、イネーブル信号ＥＮがローレベルからハイレベルに変化する。このとき、トランジスタＴ１６はオン状態となっているので、入力端子５５の電位の上昇とともに出力端子５８の電位（出力信号Ｑ２の電位）が上昇する。これに伴い、コンデンサＣ１２を介して第２内部ノードＮ２の電位も上昇する（第２内部ノードＮ２がブースト状態となる）。その結果、トランジスタＴ１６の制御端子には大きな電圧が印加され、出力端子５８の接続先のモニタ制御トランジスタＴ３がオン状態となるのに充分なレベルにまで出力信号Ｑ２の電位が上昇する。

　期間Ｐ１２になると、イネーブル信号ＥＮがハイレベルからローレベルに変化する。これにより、入力端子５５の電位の低下とともに出力端子５８の電位（出力信号Ｑ２の電位）が低下する。出力端子５８の電位が低下すると、コンデンサＣ１２を介して、第２内部ノードＮ２の電位も低下する。期間Ｐ１２の終了時点には、第１クロックＣＫＡがハイレベルからローレベルに変化する。これにより、入力端子５３の電位の低下とともに出力端子５７の電位（出力信号Ｑ１の電位）が低下する。出力端子５７の電位が低下すると、コンデンサＣ１１を介して、第１内部ノードＮ１の電位も低下する。

　期間Ｐ１３になると、イネーブル信号ＥＮがローレベルからハイレベルに変化する。これにより、期間Ｐ１１と同様、第２内部ノードＮ２の電位および出力信号Ｑ２の電位が上昇する。期間Ｐ１３の終了時点には、イネーブル信号ＥＮがハイレベルからローレベルに変化する。これにより、入力端子５５の電位の低下とともに出力端子５８の電位（出力信号Ｑ２の電位）が低下する。これに伴い、コンデンサＣ１２を介して、第２内部ノードＮ２の電位も低下する。

　期間Ｐ１４になると、第１クロックＣＫＡがローレベルからハイレベルに変化する。これにより、期間Ｐ１１と同様、第１内部ノードＮ１の電位および出力信号Ｑ１の電位が上昇する。なお、期間Ｐ１４には、イネーブル信号ＥＮはローレベルで維持されるので、第２内部ノードＮ２の電位は上昇しない。期間Ｐ１４の終了時点には、第１クロックＣＫＡがハイレベルからローレベルに変化する。これにより、入力端子５３の電位の低下とともに出力端子５７の電位（出力信号Ｑ１の電位）が低下する。これに伴い、コンデンサＣ１１を介して、第１内部ノードＮ１の電位も低下する。

　期間Ｐ１５になると、リセット信号Ｒがローレベルからハイレベルに変化する。これにより、トランジスタＴ１２がオン状態となる。その結果、第１内部ノードＮ１および第２内部ノードＮ２の電位はローレベルとなる。期間Ｐ１５の開始時点から少しの時間の経過後、制御信号ＭＯＮがハイレベルからローレベルに変化する。これにより、トランジスタＴ１５がオフ状態となる。

　以上のようにして、ｉ行目の画素回路４１０では、期間Ｐ１１，Ｐ１２，およびＰ１４に書き込み制御トランジスタＴ１がオン状態となり、期間Ｐ１１，Ｐ１３にモニタ制御トランジスタＴ３がオン状態となる。これにより、期間Ｐ１１～Ｐ１４に、ｉ行目の画素回路４１０についてのモニタ処理が行われる。

　次に、図１１を参照しつつ、モニタ処理が行われる際の画素回路４１０および電流モニタ部３２０の動作について説明する。ここでは、第ｉ行第ｊ列の画素回路４１０およびｊ列目に対応する電流モニタ部３２０に着目する。なお、図１１における期間Ｐ１０～Ｐ１２，Ｐ１４～Ｐ１５は図１０における期間Ｐ１０～Ｐ１２，Ｐ１４～Ｐ１５に対応し、図１１における期間Ｐ１３ａ～Ｐ１３ｃは図１０における期間Ｐ１３に対応する。

　期間Ｐ１０には、（ｉ－１）行目で画像表示用のデータ電位Ｖｄ（ｉ－１）に基づく書き込みが行われる。期間Ｐ１０の終了時点直前には、走査信号ＧＬ（ｉ）およびモニタ制御信号ＭＬ（ｉ）はローレベルである。従って、書き込み制御トランジスタＴ１およびモニタ制御トランジスタＴ３はオフ状態である。また、期間Ｐ１０の終了時点直前には、制御信号Ｓ２，Ｓ１はハイレベルであり、制御信号Ｓ０はローレベルである。従って、スイッチ３２３，３２４はオン状態であり、スイッチ３２５はオフ状態である。このとき、データ信号線ＳＬ（ｊ）と内部データ線Ｓｉｎ（ｊ）とは電気的に接続されている。

　期間Ｐ１１になると、走査信号ＧＬ（ｉ）およびモニタ制御信号ＭＬ（ｉ）はローレベルからハイレベルに変化する。これにより、書き込み制御トランジスタＴ１およびモニタ制御トランジスタＴ３はオン状態となる。期間Ｐ１１には、画素回路４１０の状態を初期化する初期化電位Ｖｐｃがデータ信号線ＳＬ（ｊ）に印加される。これにより、コンデンサＣ１の状態および有機ＥＬ素子Ｌ１のアノード電位が初期化される。

　期間Ｐ１２になると、モニタ制御信号ＭＬ（ｉ）がハイレベルからローレベルに変化する。これにより、モニタ制御トランジスタＴ３がオフ状態となる。この状態で、特性検出用電位Ｖｒ＿ＴＦＴまたは特性検出用電位Ｖｒ＿ＯＬＥＤがデータ信号線ＳＬ（ｊ）に印加される。特性検出用電位Ｖｒ＿ＴＦＴは、駆動トランジスタＴ２には電流が流れるが有機ＥＬ素子Ｌ１には電流が流れないように設定された電位である。特性検出用電位Ｖｒ＿ＯＬＥＤは、有機ＥＬ素子Ｌ１には電流が流れるが駆動トランジスタＴ２には電流が流れないように設定された電位である。

　期間Ｐ１３ａになると、走査信号ＧＬ（ｉ）はハイレベルからローレベルに変化し、モニタ制御信号ＭＬ（ｉ）はローレベルからハイレベルに変化する。これにより、書き込み制御トランジスタＴ１はオフ状態となり、モニタ制御トランジスタＴ３はオン状態となる。このような状態で、電流測定用電位Ｖｍ＿ＴＦＴまたは電流測定用電位Ｖｍ＿ＯＬＥＤがデータ信号線ＳＬ（ｊ）に印加される。これにより、ＴＦＴ特性の測定が行われているときには駆動トランジスタＴ２を流れる電流がモニタ制御トランジスタＴ３およびデータ信号線ＳＬ（ｊ）を介して電流モニタ部３２０へと流れ、ＯＬＥＤ特性の測定が行われているときには電流モニタ部３２０からデータ信号線ＳＬ（ｊ）およびモニタ制御トランジスタＴ３を介して有機ＥＬ素子Ｌ１へと電流が流れる。このとき、制御信号Ｓ２はハイレベルであるので、スイッチ３２３はオン状態となっていて、コンデンサ３２２に電荷は蓄積されない。なお、期間Ｐ１３ａについては、データ信号線ＳＬ（ｊ）を流れる測定電流が安定するのに充分な長さに設定されている。

　期間Ｐ１３ｂになると、制御信号Ｓ２がハイレベルからローレベルに変化する。これにより、スイッチ３２３がオフ状態となり、オペアンプ３０１とコンデンサ３２２とが積分回路として機能する。その結果、オペアンプ３０１の出力電圧は、データ信号線ＳＬ（ｊ）を流れている電流に応じた電圧となる。

　期間Ｐ１３ｃになると、制御信号Ｓ１がハイレベルからローレベルに変化し、制御信号Ｓ０がローレベルからハイレベルに変化する。これにより、スイッチ３２４がオフ状態となり、スイッチ３２５がオン状態となる。スイッチ３２４がオフ状態となることによって、データ信号線ＳＬ（ｊ）と内部データ線Ｓｉｎ（ｊ）とが電気的に切り離された状態となる。この状態で、オペアンプ３０１の出力電圧（コンデンサ３２２の充電電圧）がＡ／Ｄコンバータ３２７によってデジタル信号に変換される。そのデジタル信号は、モニタデータＭＯとして表示制御回路１０に送られ、入力画像信号ＤＩＮの補正に用いられる。

　期間Ｐ１４になると、制御信号Ｓ２，Ｓ１がローレベルからハイレベルに変化し、制御信号Ｓ０がハイレベルからローレベルに変化する。これにより、スイッチ３２３，３２４がオン状態となり、スイッチ３２５がオフ状態となる。また、期間Ｐ１４には、走査信号ＧＬ（ｉ）がローレベルからハイレベルに変化する。これにより、書き込み制御トランジスタＴ１がオン状態となる。この状態で画像表示用のデータ電位Ｖｄ（ｉ）がデータ信号線ＳＬ（ｊ）に印加され、第ｉ行第ｊ列の画素回路４１０において当該データ電位Ｖｄ（ｉ）に基づく書き込みが行われる。

　期間Ｐ１５になると、走査信号ＧＬ（ｉ）がハイレベルからローレベルに変化する。これにより、書き込み制御トランジスタＴ１がオフ状態となる。なお、期間Ｐ１５には、（ｉ＋１）行目で画像表示用のデータ電位Ｖｄ（ｉ＋１）に基づく書き込みが行われる。期間Ｐ１５以降の期間には、第ｉ行第ｊ列の画素回路４１０では、期間Ｐ１４における書き込みに基づいて有機ＥＬ素子Ｌ１が発光する。

　なお、期間Ｐ１１が初期化期間に相当し、期間Ｐ１２が第１書き込み期間に相当し、期間Ｐ１３ｂが測定期間に相当し、期間Ｐ１４が第２書き込み期間に相当する。

＜１．５　効果＞
　図３１に示した従来の単位回路によれば、トランジスタＴ１５の制御端子には常にハイレベル電位ＶＤＤが与えられていた。このため、上述したように、ストレスの印加を考慮してトランジスタＴ１６のサイズを大きくする必要があり、それに応じて額縁サイズが大きくなっていた。これに対して、本実施形態によれば、動作モードが非モニタモードに設定されているときには、単位回路２２内のトランジスタＴ１５はオフ状態で維持される。また、動作モードがモニタモードに設定されているときには、トランジスタＴ１５はモニタ期間にのみオン状態となる。これにより、バッファトランジスタとして機能するトランジスタＴ１６へのストレス印加が顕著に抑制される。従って、従来と比較してトランジスタＴ１６のサイズを小さくすることができる。以上のように、本実施形態によれば、外部補償機能を有する有機ＥＬ表示装置に関し、従来よりも額縁サイズを小さくすることができる。

＜１．６　変形例＞
　上記第１の実施形態によれば、モニタ行と非モニタ行とで有機ＥＬ素子Ｌ１の発光期間の長さに差が生じて表示品位が低下することが懸念される。そこで、有機ＥＬ素子Ｌ１の発光期間の長さが全ての行で同じになるよう、次のような構成を採用しても良い。表示部４０内に、各行に対応するよう発光制御線を設ける。また、画素回路４１０内に、有機ＥＬ素子Ｌ１の発光を制御する発光制御トランジスタを設ける。図１２に示すように、発光制御トランジスタＴ４については、制御端子は発光制御線ＥＭ（ｉ）に接続され、第１導通端子は駆動トランジスタＴ２の第２導通端子とモニタ制御トランジスタＴ３の第１導通端子とに接続され、第２導通端子は有機ＥＬ素子Ｌ１のアノード端子に接続される。以上のような構成において、ｉ行目がモニタ行であると仮定すると、例えば、発光制御トランジスタＴ４が図１１における期間Ｐ１１～Ｐ１３ｃにはオフ状態となってそれ以外の期間にはオン状態となるよう、発光制御線ＥＭ（ｉ）の電位を制御する。

＜２．第２の実施形態＞
　第２の実施形態について説明する。本実施形態に係る有機ＥＬ表示装置は、画素回路４１０にデータ信号を書き込む動作を間欠的に行う休止駆動（「低周波駆動」とも呼ばれる）が可能な表示装置である。なお、休止駆動に関し、画素回路４１０にデータ信号を書き込む動作が中断されている期間のことを「休止期間」という。以下、第１の実施形態と同様の点については、適宜、説明を省略する。

＜２．１　全体構成＞
　図１３は、本実施形態に係る有機ＥＬ表示装置の全体構成を示すブロック図である。第１の実施形態においては、表示部４０には、走査信号線ＧＬ（１）～ＧＬ（ｎ）とデータ信号線ＳＬ（１）～ＳＬ（ｍ）とモニタ制御線ＭＬ（１）～ＭＬ（ｎ）とが配設されていた。これに対して、本実施形態においては、表示部４０には、走査信号線ＧＬ（１）～ＧＬ（ｎ）とデータ信号線ＳＬ（１）～ＳＬ（ｍ）と電流モニタ線ＭＣＬ（１）～ＭＣＬ（ｍ）とが配設されている。電流モニタ線ＭＣＬ（１）～ＭＣＬ（ｍ）は、データ信号線ＳＬ（１）～ＳＬ（ｍ）と１対１で対応するように配設されている。電流モニタ線ＭＣＬ（１）～ＭＣＬ（ｍ）とデータ信号線ＳＬ（１）～ＳＬ（ｍ）とは典型的には互いに平行になっている。

　ゲートドライバ２０は、走査信号線ＧＬ（１）～ＧＬ（ｎ）に接続されている。第１の実施形態と同様、ゲートドライバ２０は、複数の単位回路からなるシフトレジスタによって構成されている。ゲートドライバ２０は、表示制御回路１０から出力されたゲート制御信号ＧＣＴＬに基づいて、走査信号線ＧＬ（１）～ＧＬ（ｎ）に走査信号を印加する。

　ソースドライバ３０は、データ信号線ＳＬ（１）～ＳＬ（ｍ）と電流モニタ線ＭＣＬ（１）～ＭＣＬ（ｍ）とに接続されている。ソースドライバ３０は、データ信号線ＳＬ（１）～ＳＬ（ｍ）を駆動する動作と、電流モニタ線ＭＣＬ（１）～ＭＣＬ（ｍ）を流れる電流を測定する動作とを選択的に行う。すなわち、ソースドライバ３０には、機能的には、データ信号線ＳＬ（１）～ＳＬ（ｍ）を駆動するデータ信号線駆動部３１０として機能する部分と、画素回路４１０から電流モニタ線ＭＣＬ（１）～ＭＣＬ（ｍ）に出力された電流を測定する電流モニタ部３２０として機能する部分とが含まれている（図３参照）。電流モニタ部３２０は、電流モニタ線ＭＣＬ（１）～ＭＣＬ（ｍ）を流れる電流を測定し、測定値に基づくモニタデータＭＯを出力する。

　以上のように、走査信号線ＧＬ（１）～ＧＬ（ｎ）に走査信号が印加され、データ信号線ＳＬ（１）～ＳＬ（ｍ）に輝度信号としてのデータ信号が印加されることによって、入力画像信号ＤＩＮに基づく画像が表示部４０に表示される。また、モニタ処理が実行され、モニタデータＭＯに応じて入力画像信号ＤＩＮに補償演算処理が施されるので、駆動トランジスタや有機ＥＬ素子の劣化が補償される。

＜２．２　画素回路およびソースドライバ＞
　図１４は、画素回路４１０およびソースドライバ３０の一部を示す回路図である。なお、図１４には、第ｉ行第ｊ列の画素回路４１０と、ソースドライバ３０のうちのｊ列目のデータ信号線ＳＬ（ｊ）に対応する部分とが示されている。第１の実施形態と同様、画素回路４１０は、１個の有機ＥＬ素子Ｌ１と、３個のトランジスタＴ１～Ｔ３（書き込み制御トランジスタＴ１、駆動トランジスタＴ２、およびモニタ制御トランジスタＴ３）と、１個のコンデンサ（容量素子）Ｃ１とを備えている。但し、モニタ制御トランジスタＴ３については、制御端子は走査信号線ＧＬ（ｉ）に接続され、第１導通端子は駆動トランジスタＴ２の第２導通端子と有機ＥＬ素子Ｌ１のアノード端子とに接続され、第２導通端子は電流モニタ線ＭＣＬ（ｊ）に接続されている。なお、第１の実施形態の変形例と同様の趣旨で、図１５に示すように画素回路４１０内に発光制御トランジスタＴ４を設けても良い。

　ソースドライバ３０については、図１４に示すように、データ信号線駆動部３１０として機能する部分と電流モニタ部３２０として機能する部分とが分離されている。データ信号線駆動部３１０には、オペアンプ３１１とＤ／Ａコンバータ３１６とが含まれている。電流モニタ部３２０は、Ｄ／Ａコンバータ３２６とＡ／Ｄコンバータ３２７とオペアンプ３２１とコンデンサ３２２と３つのスイッチ（スイッチ３２３，３２４，および３２５）とによって構成される。なお、オペアンプ３２１およびＤ／Ａコンバータ３２６はそれぞれ第１の実施形態（図４参照）におけるオペアンプ３０１およびＤ／Ａコンバータ３０６に相当する。電流モニタ部３２０の動作については第１の実施形態と同様であるので説明を省略する。但し、本実施形態における電流モニタ部３２０は、電流モニタ線ＭＣＬを流れる電流を測定する。

＜２．３　ゲートドライバ＞
　本実施形態におけるゲートドライバ２０の詳細な構成について説明する。図１６は、シフトレジスタの５段分の構成を示すブロック図である。各段の単位回路２２からの出力信号Ｑ１は、前段の単位回路２２にリセット信号Ｒとして与えられ、次段の単位回路２２にセット信号Ｓとして与えられる。各段の単位回路２２からの出力信号Ｑ２は、対応する走査信号線ＧＬに走査信号として与えられる。それ以外の点については、第１の実施形態と同様である。単位回路２２の構成についても第１の実施形態と同様である（図１参照）。

＜２．４　駆動方法＞
＜２．４．１　概要＞
　本実施形態においては、駆動周波数に関する動作モードとして、通常モードと休止モードとが用意されている。動作モードが通常モードに設定されているときには、有機ＥＬ表示装置の動作中、書き込みのための動作が中断されることなく、通常の画像表示が繰り返し行われる。動作モードが休止モードに設定されているときには、書き込みのための動作を間欠的に行う休止駆動が行われる。また、モニタ処理に関する動作モードとして、モニタモードと非モニタモードとが用意されている。本実施形態においては、動作モードがモニタモードに設定されているとき、休止期間中に少なくとも１つの行についてのモニタ処理が行われる。以下、便宜上、通常モードと非モニタモードとの組み合わせを「第１モード」といい、休止モードと非モニタモードとの組み合わせを「第２モード」といい、休止モードとモニタモードとの組み合わせを「第３モード」という。通常モードとモニタモードとが組み合わされることはない。すなわち、本実施形態においては、休止駆動が行われているときに限ってモニタ処理が行われる。

　以下、図１７～図１９を参照しつつ、各モードの動作について説明する。動作モードが第１モードに設定されているときには、図１７に示すように、休止期間が設けられることなく、通常の画像表示が行われるフレーム期間（走査期間のみを含むフレーム期間）が連続する。このように、動作モードが第１モードに設定されているときにはモニタ処理は行われない。制御信号ＭＯＮについては、ハイレベルで維持される。従って、動作モードが第１モードに設定されているときには、単位回路２２内のトランジスタＴ１５は一部の期間（第２内部ノードＮ２の電位が通常のハイレベルよりも高くなっている期間）を除いてオン状態で維持される。

　動作モードが第２モードに設定されているときには、図１８に示すように、２つのフレーム期間の間に休止期間が現れる。各フレーム期間には走査期間のみが含まれる。すなわち、各フレーム期間には、モニタ処理が行われることなく、書き込みのための動作のみが行われる。休止期間には、走査信号線ＧＬの走査が行われることなくシフトレジスタ内でのシフト動作のみが行われる。以上より、動作モードが第２モードに設定されているときにはモニタ処理は行われない。なお、図１８では、走査信号線ＧＬを走査することなくシフトレジスタにおいて１段目の単位回路２２（１）からｎ段目の単位回路２２（ｎ）へのシフト動作が行われる様子を斜めの太点線で模式的に示している（図１９も同様）。制御信号ＭＯＮについては、フレーム期間（走査期間）にはハイレベルで維持され、休止期間にはローレベルで維持される。これにより、単位回路２２内のトランジスタＴ１５は、フレーム期間（走査期間）には一部の期間（第２内部ノードＮ２の電位が通常のハイレベルよりも高くなっている期間）を除いてオン状態で維持され、休止期間にはオフ状態で維持される。

　動作モードが第３モードに設定されているときには、動作モードが第２モードに設定されているときと同様、２つのフレーム期間の間に休止期間が現れる。但し、図１９に示すように、モニタ処理を行うモニタ期間が休止期間に含まれている。休止期間のうちモニタ期間以外の期間には、走査信号線ＧＬの走査が行われることなくシフトレジスタ内でのシフト動作のみが行われる。制御信号ＭＯＮについては、フレーム期間（走査期間）にはハイレベルで維持され、休止期間にはモニタ期間にのみハイレベルとなりモニタ期間以外の期間にはローレベルで維持される。これにより、単位回路２２内のトランジスタＴ１５は、フレーム期間（走査期間）には一部の期間（第２内部ノードＮ２の電位が通常のハイレベルよりも高くなっている期間）を除いてオン状態で維持され、休止期間にはモニタ期間にのみオン状態となりモニタ期間以外の期間にはオフ状態で維持される。

　動作モードが第３モードに設定されているときには、動作モードが第２モードに設定されているときよりも、休止期間が長くなる。換言すれば、モニタ処理を含む休止期間は、モニタ処理を含まない休止期間よりも長い。

＜２．４．２　動作モードが第１モードに設定されているときの動作＞
　図２０を参照しつつ、動作モードが第１モードに設定されているときのｉ段目の単位回路２２（ｉ）の動作について説明する。図２０で符号６１を付した矢印の部分には、ｉ行目の書き込みが行われる際の各信号の波形を示している。図２０で符号６２を付した矢印の部分には、ｉ行目以外の行の書き込みが行われる際の各信号の波形を示している。図２０に示すように、制御信号ＭＯＮはハイレベルで維持されている。従って、単位回路２２内のトランジスタＴ１５はオン状態で維持される。

　期間Ｐ２０の開始時点直前には、第１内部ノードＮ１の電位および第２内部ノードＮ２の電位はローレベルとなっている。期間Ｐ２０になると、セット信号Ｓがローレベルからハイレベルに変化する。このセット信号ＳのパルスによってトランジスタＴ１１がオン状態となり、コンデンサＣ１１が充電される。このとき、トランジスタＴ１５がオン状態となっているので、コンデンサＣ１２も充電される。以上より、第１内部ノードＮ１の電位が上昇してトランジスタＴ１３がオン状態になるとともに第２内部ノードＮ２の電位が上昇してトランジスタＴ１６がオン状態になる。しかしながら、期間Ｐ２０には、第１クロックＣＫＡおよびイネーブル信号ＥＮはローレベルで維持されるので、出力信号Ｑ１，Ｑ２はローレベルで維持される。

　期間Ｐ２１になると、第１クロックＣＫＡがローレベルからハイレベルに変化する。このとき、トランジスタＴ１３はオン状態となっているので、入力端子５３の電位の上昇とともに出力端子５７の電位（出力信号Ｑ１の電位）が上昇する。これに伴い、コンデンサＣ１１を介して第１内部ノードＮ１の電位も上昇する。その結果、トランジスタＴ１３の制御端子には大きな電圧が印加され、出力信号Ｑ１の電位が充分に上昇する。また、期間Ｐ２１になると、イネーブル信号ＥＮがローレベルからハイレベルに変化する。このとき、トランジスタＴ１６はオン状態となっているので、入力端子５５の電位の上昇とともに出力端子５８の電位（出力信号Ｑ２の電位）が上昇する。これに伴い、コンデンサＣ１２を介して第２内部ノードＮ２の電位も上昇する。その結果、トランジスタＴ１６の制御端子には大きな電圧が印加され、出力端子５８の接続先の書き込み制御トランジスタＴ１およびモニタ制御トランジスタＴ３がオン状態となるのに充分なレベルにまで出力信号Ｑ２の電位が上昇する。これにより、ｉ行目の画素回路４１０で書き込みが行われる。

　期間Ｐ２１の終了時点には、第１クロックＣＫＡがハイレベルからローレベルに変化する。これにより、入力端子５３の電位の低下とともに出力端子５７の電位（出力信号Ｑ１の電位）が低下する。出力端子５７の電位が低下すると、コンデンサＣ１１を介して、第１内部ノードＮ１の電位も低下する。また、期間Ｐ２１の終了時点には、イネーブル信号ＥＮがハイレベルからローレベルに変化する。これにより、入力端子５５の電位の低下とともに出力端子５８の電位（出力信号Ｑ２の電位）が低下する。出力端子５８の電位が低下すると、コンデンサＣ１２を介して、第２内部ノードＮ２の電位も低下する。

　期間Ｐ２２になると、リセット信号Ｒがローレベルからハイレベルに変化する。これにより、トランジスタＴ１２がオン状態となる。その結果、第１内部ノードＮ１および第２内部ノードＮ２の電位はローレベルとなる。

　ｉ行目以外の行の書き込みが行われる際には、ｉ段目の単位回路２２（ｉ）にはセット信号Ｓのパルスが入力されないので、第１内部ノードＮ１の電位、第２内部ノードＮ２の電位、出力信号Ｑ１の電位、および出力信号Ｑ２の電位はローレベルで維持される（図２０で符号６２を付した矢印の部分を参照）。

＜２．４．３　動作モードが第２モードに設定されているときの動作＞
　このケースにおいて、通常の画像表示が行われるフレーム期間（走査期間）（図１８参照）には、単位回路２２は、動作モードが第１モードに設定されているときと同様に動作する（図２０参照）。

　図２１を参照しつつ、このケースにおいて休止期間中にｉ段目の単位回路２２（ｉ）にシフトパルス（セット信号Ｓのパルス）が与えられた際の当該ｉ段目の単位回路２２（ｉ）の動作について説明する。期間Ｐ３０の開始時点直前には、第１内部ノードＮ１の電位および第２内部ノードＮ２の電位はローレベルとなっている。

　期間Ｐ３０になると、セット信号Ｓがローレベルからハイレベルに変化する。このセット信号ＳのパルスによってトランジスタＴ１１がオン状態となり、コンデンサＣ１１が充電される。これにより、第１内部ノードＮ１の電位は上昇し、トランジスタＴ１３がオン状態となる。しかしながら、期間Ｐ３０には、第１クロックＣＫＡはローレベルで維持されるので、出力信号Ｑ１はローレベルで維持される。また、期間Ｐ３０には、制御信号ＭＯＮはローレベルで維持されるので、トランジスタＴ１５はオフ状態で維持される。このため、第２内部ノードＮ２の電位は上昇しない。

　期間Ｐ３１になると、第１クロックＣＫＡがローレベルからハイレベルに変化する。これにより、上記期間Ｐ２１と同様、出力信号Ｑ１の電位が充分に上昇する。期間Ｐ３１の終了時点には、第１クロックＣＫＡがハイレベルからローレベルに変化する。これにより、上記期間Ｐ２１の終了時点と同様、出力端子５７の電位（出力信号Ｑ１の電位）および第１内部ノードＮ１の電位が低下する。期間Ｐ３２になると、リセット信号Ｒがローレベルからハイレベルに変化する。これにより、上記期間Ｐ２２と同様、第１内部ノードＮ１の電位はローレベルとなる。

　なお、ｉ段目の単位回路２２（ｉ）にシフトパルスが与えられない期間には、図２２に示すように、ｉ段目の単位回路２２（ｉ）では、第１内部ノードＮ１の電位および第２内部ノードＮ２の電位はローレベルで維持され、出力信号Ｑ１，Ｑ２の電位もローレベルで維持される。

＜２．４．３　動作モードが第３モードに設定されているときの動作＞
　このケースにおいて、通常の画像表示が行われるフレーム期間（走査期間）（図１９参照）には、単位回路２２は、動作モードが第１モードに設定されているときと同様に動作する（図２０参照）。このケースにおいて、休止期間のうちのモニタ期間以外の期間には、単位回路２２は、動作モードが第２モードに設定されているときの休止期間と同様に動作する（図２１および図２２を参照）。

　図２３を参照しつつ、このケースにおける休止期間のうちのモニタ期間のｉ段目の単位回路２２（ｉ）の動作について説明する。但し、ｉ行目がモニタ行であると仮定し、ｉ行目についてのモニタ処理が行われる際の動作に着目する。期間Ｐ４０の開始時点直前には、第１内部ノードＮ１の電位および第２内部ノードＮ２の電位はローレベルとなっており、制御信号ＭＯＮはローレベルとなっている。

　期間Ｐ４０になると、制御信号ＭＯＮがローレベルからハイレベルに変化する。これにより、トランジスタＴ１５がオン状態となる。また、期間Ｐ４０になると、セット信号Ｓがローレベルからハイレベルに変化する。このセット信号ＳのパルスによってトランジスタＴ１１がオン状態となり、コンデンサＣ１１が充電される。このとき、トランジスタＴ１５がオン状態となっているので、コンデンサＣ１２も充電される。以上より、第１内部ノードＮ１の電位が上昇してトランジスタＴ１３がオン状態になるとともに第２内部ノードＮ２の電位が上昇してトランジスタＴ１６がオン状態になる。しかしながら、期間Ｐ４０には、第１クロックＣＫＡおよびイネーブル信号ＥＮはローレベルで維持されるので、出力信号Ｑ１，Ｑ２はローレベルで維持される。

　期間Ｐ４１になると、第１クロックＣＫＡおよびイネーブル信号ＥＮがローレベルからハイレベルに変化する。これにより、上記期間Ｐ２１と同様、出力信号Ｑ１の電位が充分に上昇し、また、出力端子５８の接続先の書き込み制御トランジスタＴ１およびモニタ制御トランジスタＴ３がオン状態となるのに充分なレベルにまで出力信号Ｑ２の電位が上昇する。

　期間Ｐ４１の終了時点には、第１クロックＣＫＡおよびイネーブル信号ＥＮがハイレベルからローレベルに変化する。これにより、上記期間Ｐ２１の終了時点と同様、出力信号Ｑ１の電位および出力信号Ｑ２の電位が低下する。これに伴い、第１内部ノードＮ１の電位および第２内部ノードＮ２の電位が低下する。

　期間Ｐ４２になると、リセット信号Ｒがローレベルからハイレベルに変化する。これにより、上記期間Ｐ２２と同様、第１内部ノードＮ１および第２内部ノードＮ２の電位はローレベルとなる。

　以上のようにして、ｉ行目の画素回路４１０では、期間Ｐ４１に書き込み制御トランジスタＴ１およびモニタ制御トランジスタＴ３がオン状態となる。これにより、期間Ｐ４１に、ｉ行目の画素回路４１０についてのモニタ処理が行われる。

　次に、図２４を参照しつつ、モニタ処理が行われる際の画素回路４１０および電流モニタ部３２０の動作について説明する。ここでは、第ｉ行第ｊ列の画素回路４１０およびｊ列目に対応する電流モニタ部３２０に着目する。なお、図２４における期間Ｐ４０，Ｐ４２は図２３における期間Ｐ４０，Ｐ４２に対応し、図２４における期間Ｐ４１ａ～Ｐ４１ｄは図２３における期間Ｐ４１に対応する。

　期間Ｐ４０には、（ｉ－１）行目で画像表示用のデータ電位Ｖｄ（ｉ－１）に基づく書き込みが行われる。期間Ｐ４０の終了時点直前には、走査信号ＧＬ（ｉ）はローレベルである。従って、書き込み制御トランジスタＴ１およびモニタ制御トランジスタＴ３はオフ状態である。また、期間Ｐ４０の終了時点直前には、制御信号Ｓ２，Ｓ１はローレベルであり、制御信号Ｓ０はハイレベルである。従って、スイッチ３２３，３２４はオフ状態であり、スイッチ３２５はオン状態である。このとき、電流モニタ線ＭＣＬ（ｊ）と内部データ線Ｓｉｎ（ｊ）とは電気的に切り離されている。

　期間Ｐ４１ａになると、走査信号ＧＬ（ｉ）はローレベルからハイレベルに変化する。これにより、書き込み制御トランジスタＴ１およびモニタ制御トランジスタＴ３はオン状態となる。また、期間Ｐ４１ａには、制御信号Ｓ２，Ｓ１はローレベルからハイレベルに変化し、制御信号Ｓ０はハイレベルからローレベルに変化する。これにより、スイッチ３２３，３２４はオン状態となり、スイッチ３２５はオフ状態となる。その結果、電流モニタ線ＭＣＬ（ｊ）と内部データ線Ｓｉｎ（ｊ）とが電気的に接続される。期間Ｐ４１ａには、以上のような状態で、特性検出用電位Ｖｒ＿ＴＦＴまたは特性検出用電位Ｖｒ＿ＯＬＥＤがデータ信号線ＳＬ（ｊ）に印加され、電流測定用電位Ｖｍ＿ＴＦＴまたは電流測定用電位Ｖｍ＿ＯＬＥＤが電流モニタ線ＭＣＬ（ｊ）に印加される。特性検出用電位Ｖｒ＿ＴＦＴおよび電流測定用電位Ｖｍ＿ＴＦＴは、駆動トランジスタＴ２には電流が流れるが有機ＥＬ素子Ｌ１には電流が流れないように設定された電位である。特性検出用電位Ｖｒ＿ＯＬＥＤおよび電流測定用電位Ｖｍ＿ＯＬＥＤは、有機ＥＬ素子Ｌ１には電流が流れるが駆動トランジスタＴ２には電流が流れないように設定された電位である。なお、期間Ｐ４１ａについては、電流モニタ線ＭＣＬ（ｊ）に流れる測定電流が安定するのに充分な長さに設定されている。

　期間Ｐ４１ｂになると、制御信号Ｓ２がハイレベルからローレベルに変化する。これにより、スイッチ３２３がオフ状態となり、オペアンプ３２１とコンデンサ３２２とが積分回路として機能する。その結果、オペアンプ３２１の出力電圧は、電流モニタ線ＭＣＬ（ｊ）を流れている電流に応じた電圧となる。

　期間Ｐ４１ｃになると、制御信号Ｓ１がハイレベルからローレベルに変化し、制御信号Ｓ０がローレベルからハイレベルに変化する。これにより、スイッチ３２４がオフ状態となり、スイッチ３２５がオン状態となる。スイッチ３２４がオフ状態となることによって、電流モニタ線ＭＣＬ（ｊ）と内部データ線Ｓｉｎ（ｊ）とが電気的に切り離された状態となる。この状態で、オペアンプ３２１の出力電圧（コンデンサ３２２の充電電圧）がＡ／Ｄコンバータ３２７によってデジタル信号に変換される。そのデジタル信号は、モニタデータＭＯとして表示制御回路１０に送られ、入力画像信号ＤＩＮの補正に用いられる。

　期間Ｐ４１ｄになると、画像表示用のデータ電位Ｖｄ（ｉ）がデータ信号線ＳＬ（ｊ）に印加される。このとき、書き込み制御トランジスタＴ１はオン状態である。従って、第ｉ行第ｊ列の画素回路４１０において当該データ電位Ｖｄ（ｉ）に基づく書き込みが行われる。

　期間Ｐ４２になると、走査信号ＧＬ（ｉ）がハイレベルからローレベルに変化する。これにより、書き込み制御トランジスタＴ１およびモニタ制御トランジスタＴ３がオフ状態となる。なお、期間Ｐ４２には、（ｉ＋１）行目で画像表示用のデータ電位Ｖｄ（ｉ＋１）に基づく書き込みが行われる。期間Ｐ４２以降の期間には、第ｉ行第ｊ列の画素回路４１０では、期間Ｐ４１ｄにおける書き込みに基づいて有機ＥＬ素子Ｌ１が発光する。

＜２．５　効果＞
　本実施形態によれば、動作モードが第１モードに設定されているときには、単位回路２２内のトランジスタＴ１５はオフ状態で維持される。また、動作モードが第２モードに設定されているときには、休止期間を通じてトランジスタＴ１５はオフ状態で維持される。さらに、動作モードが第３モードに設定されているときには、休止期間のうちモニタ期間以外の期間にトランジスタＴ１５はオフ状態で維持される。以上より、バッファトランジスタとして機能するトランジスタＴ１６へのストレス印加が顕著に抑制される。従って、従来と比較してトランジスタＴ１６のサイズを小さくすることができる。以上のように、第１の実施形態と同様、外部補償機能を有する有機ＥＬ表示装置に関し、従来よりも額縁サイズを小さくすることができる。

＜３．第３の実施形態＞
＜３．１　構成の概略＞
　第３の実施形態について説明する。第１の実施形態では、リアルタイムモニタが行われていた。第２の実施形態では、休止駆動が行われているときの休止期間中にモニタ処理が行われていた。これらに対して、本実施形態に係る有機ＥＬ表示装置は、リアルタイムモニタを行うこともできるし、休止駆動を採用して休止期間中にモニタ処理を行うこともできる。すなわち、本実施形態では、モニタ処理の方式としてリアルタイムモニタを行う第１方式と休止期間中にモニタ処理を行う第２方式とが用意され、それら２つの方式から選択した方式でモニタ処理を行うことが可能となっている。

　有機ＥＬ表示装置の全体構成については、第１の実施形態と同様である。すなわち、図２に示すように、表示部４０には、走査信号線ＧＬ（１）～ＧＬ（ｎ）およびデータ信号線ＳＬ（１）～ＳＬ（ｍ）に加えてモニタ制御線ＭＬ（１）～ＭＬ（ｎ）が配設されている。画素回路４１０および電流モニタ部３２０の構成についても、第１の実施形態と同様である（図４参照）。

＜３．２　ゲートドライバ＞
　本実施形態におけるゲートドライバ２０の詳細な構成について説明する。図２５は、ゲートドライバ２０に含まれるシフトレジスタの５段分の構成を示すブロック図である。このシフトレジスタには、ゲート制御信号ＧＣＴＬとして、ゲートスタートパルス信号、クロック信号ＣＫ１、クロック信号ＣＫ２、イネーブル信号ＥＮＡ１、イネーブル信号ＥＮＡ２、イネーブル信号ＥＮＢ１、イネーブル信号ＥＮＢ２、制御信号ＭＯＮ１、および制御信号ＭＯＮ２が与えられる。なお、ゲートスタートパルス信号は、セット信号Ｓとして１段目の単位回路２２（１）に与えられる信号であり、図２５では省略している。

　各単位回路２２は、第１クロックＣＫＡ、第２クロックＣＫＢ、イネーブル信号ＥＮＡ、イネーブル信号ＥＮＢ、制御信号ＭＯＮ１、制御信号ＭＯＮ２、セット信号Ｓ、およびリセット信号Ｒをそれぞれ受け取るための入力端子と、出力信号Ｑ１、出力信号Ｑ２、および出力信号Ｑ３をそれぞれ出力するための出力端子とを含んでいる。

　奇数段目の単位回路２２については、クロック信号ＣＫ１が第１クロックＣＫＡとして与えられ、クロック信号ＣＫ２が第２クロックＣＫＢとして与えられ、イネーブル信号ＥＮＡ１がイネーブル信号ＥＮＡとして与えられ、イネーブル信号ＥＮＢ１がイネーブル信号ＥＮＢとして与えられる。偶数段目の単位回路２２については、クロック信号ＣＫ２が第１クロックＣＫＡとして与えられ、クロック信号ＣＫ１が第２クロックＣＫＢとして与えられ、イネーブル信号ＥＮＡ２がイネーブル信号ＥＮＡとして与えられ、イネーブル信号ＥＮＢ２がイネーブル信号ＥＮＢとして与えられる。制御信号ＭＯＮ１，ＭＯＮ２については、全ての単位回路２２に共通的に与えられる。また、各段の単位回路２２には、前段の単位回路２２からの出力信号Ｑ１がセット信号Ｓとして与えられ、次段の単位回路２２からの出力信号Ｑ１がリセット信号Ｒとして与えられる。各段の単位回路２２からの出力信号Ｑ１は、前段の単位回路２２にリセット信号Ｒとして与えられ、次段の単位回路２２にセット信号Ｓとして与えられる。各段の単位回路２２からの出力信号Ｑ２は、対応する走査信号線ＧＬに走査信号として与えられる。各段の単位回路２２からの出力信号Ｑ３は、対応するモニタ制御線ＭＬにモニタ制御信号として与えられる。なお、図４に示したように、走査信号線ＧＬは画素回路４１０内の書き込み制御トランジスタＴ１の制御端子に接続され、モニタ制御線ＭＬは画素回路４１０内の書き込みモニタ制御トランジスタＴ３の制御端子に接続されている。以下、制御信号ＭＯＮ１を伝達する信号線を「第１制御信号線」といい、制御信号ＭＯＮ２を伝達する信号線を「第２制御信号線」という。

　図２６は、本実施形態における単位回路２２の構成を示す回路図である。本実施形態における単位回路２２は、第１の実施形態において設けられている構成要素（図１参照）に加えて、３個のトランジスタＴ１８～Ｔ２０と１個のコンデンサＣ１３と入力端子５６と出力端子５９とを備えている。入力端子５６にはイネーブル信号ＥＮＢが与えられ、出力端子５９からは出力信号Ｑ３が出力される。なお、本実施形態におけるイネーブル信号ＥＮＡおよび制御信号ＭＯＮ１は、第１の実施形態におけるイネーブル信号ＥＮおよび制御信号ＭＯＮに相当する。

　トランジスタＴ１８の第２導通端子、トランジスタＴ１９の制御端子、およびコンデンサＣ１３の一端は互いに接続されている。なお、これらが互いに接続されている領域（配線）のことを「第３内部ノード」という。第３内部ノードには符号Ｎ３を付す。

　ところで、本実施形態における単位回路２２には、第１出力制御回路２２１および第２出力制御回路２２２に加えて、出力信号Ｑ３の出力を制御する第３出力制御回路２２３が含まれている。第３出力制御回路２２３は、第３内部ノードＮ３とトランジスタＴ１９とトランジスタＴ２０と入力端子５６と出力端子５９とを含んでいる。

　トランジスタＴ１８については、制御端子は第２制御信号線に接続され、第１導通端子は第１内部ノードＮ１に接続され、第２導通端子は第３内部ノードＮ３に接続されている。トランジスタＴ１９については、制御端子は第３内部ノードＮ３に接続され、第１導通端子は入力端子５６に接続され、第２導通端子は出力端子５９に接続されている。トランジスタＴ２０については、制御端子は入力端子５４に接続され、第１導通端子は出力端子５９に接続され、第２導通端子は基準電位線に接続されている。コンデンサＣ１３については、一端は第３内部ノードＮ３に接続され、他端は出力端子５９に接続されている。なお、トランジスタＴ１５の制御端子は第１制御信号線に接続されている。

　本実施形態においては、トランジスタＴ１３によって第１出力制御トランジスタが実現され、トランジスタＴ１５によって第１出力回路制御トランジスタが実現され、トランジスタＴ１６によって第２出力制御トランジスタが実現され、トランジスタＴ１８によって第２出力回路制御トランジスタが実現され、トランジスタＴ１９によって第３出力制御トランジスタが実現され、出力端子５７によって第１出力端子が実現され、出力端子５８によって第２出力端子が実現され、出力端子５９によって第３出力端子が実現されている。

＜３．３　駆動方法＞
　上述したように、本実施形態においては、モニタ処理の方式として、リアルタイムモニタを行う第１方式と、休止期間中にモニタ処理を行う第２方式とが用意されている。モニタ処理の方式に第１方式が選択された場合には、第１の実施形態と同様、動作モードがモニタモードおよび非モニタモードのいずれかに設定される。モニタ処理の方式に第２方式が選択された場合には、第２の実施形態と同様、動作モードが第１モード、第２モード、および第３モードのいずれかに設定される。

　なお、以下に関し、ハイレベルの制御信号ＭＯＮ１の電位が第１電位に相当し、ローレベルの制御信号ＭＯＮ１の電位が第２電位に相当し、ハイレベルの制御信号ＭＯＮ２の電位が第３電位に相当し、ローレベルの制御信号ＭＯＮ２の電位が第４電位に相当する。

＜３．３．１　モニタ処理の方式が第１方式であるときの動作＞
　動作モードが非モニタモードに設定されているときには、第１の実施形態の非モニタモードの際と同様、モニタ処理が行われることなく、書き込みのための動作が連続して行われる。すなわち、走査期間のみを含むフレーム期間が連続する（図７参照）。なお、制御信号ＭＯＮ１についてはハイレベルで維持され、制御信号ＭＯＮ２についてはローレベルで維持される。

　動作モードがモニタモードに設定されているときには、第１の実施形態のモニタモードの際と同様、リアルタイムモニタが行われる。すなわち、各フレーム期間にモニタ期間が含まれ、モニタ期間以外の期間は走査期間となっている（図６参照）。なお、制御信号ＭＯＮ１については、動作モードがモニタモードに設定されている期間を通じてハイレベルで維持され、制御信号ＭＯＮ２については、走査期間中にはローレベルで維持され、モニタ期間にのみハイレベルとなる（但し、厳密には、制御信号ＭＯＮ２はモニタ期間開始時点の少し前からモニタ期間終了時点の少し後までの期間にハイレベルとなる）。

　なお、モニタ処理の方式に第１方式が採用されている場合には、第１制御信号線に制御信号ＭＯＮ１としてハイレベルの固定電位を印加するようにしても良い。

＜３．３．１．１　動作モードが非モニタモードに設定されているときの動作＞
　図２７を参照しつつ、動作モードが非モニタモードに設定されているときのｉ段目の単位回路２２（ｉ）の動作について説明する。但し、ｉ行目の書き込みが行われる際の動作に着目する。期間Ｐ５０の開始時点直前には、第１内部ノードＮ１、第２内部ノードＮ２、および第３ノードＮ３の電位はローレベルとなっており、制御信号ＭＯＮ１はハイレベルとなっており、制御信号ＭＯＮ２はローレベルとなっている。制御信号ＭＯＮ１がハイレベルとなっているのでトランジスタＴ１５はオン状態となっており、制御信号ＭＯＮ２がローレベルとなっているのでトランジスタＴ１８はオフ状態となっている。

　期間Ｐ５０になると、セット信号Ｓがローレベルからハイレベルに変化する。このセット信号ＳのパルスによってトランジスタＴ１１がオン状態となり、コンデンサＣ１１が充電される。このとき、トランジスタＴ１５がオン状態となっているので、コンデンサＣ１２も充電される。トランジスタＴ１８はオフ状態となっているので、コンデンサＣ１３への充電は行われない。以上より、第１内部ノードＮ１の電位が上昇してトランジスタＴ１３がオン状態になるとともに第２内部ノードＮ２の電位が上昇してトランジスタＴ１６がオン状態になる。しかしながら、期間Ｐ５０には、第１クロックＣＫＡおよびイネーブル信号ＥＮＡはローレベルで維持されるので、出力信号Ｑ１，Ｑ２はローレベルで維持される。なお、出力信号Ｑ３もローレベルで維持される。

　期間Ｐ５１になると、第１クロックＣＫＡがローレベルからハイレベルに変化する。このとき、トランジスタＴ１３はオン状態となっているので、入力端子５３の電位の上昇とともに出力端子５７の電位（出力信号Ｑ１の電位）が上昇する。これに伴い、コンデンサＣ１１を介して第１内部ノードＮ１の電位も上昇する。その結果、トランジスタＴ１３の制御端子には大きな電圧が印加され、出力信号Ｑ１の電位が充分に上昇する。また、期間Ｐ５１になると、イネーブル信号ＥＮＡがローレベルからハイレベルに変化する。このとき、トランジスタＴ１６はオン状態となっているので、入力端子５５の電位の上昇とともに出力端子５８の電位（出力信号Ｑ２の電位）が上昇する。これに伴い、コンデンサＣ１２を介して第２内部ノードＮ２の電位も上昇する。その結果、トランジスタＴ１６の制御端子には大きな電圧が印加され、出力端子５８の接続先の書き込み制御トランジスタＴ１がオン状態となるのに充分なレベルにまで出力信号Ｑ２の電位が上昇する。これにより、ｉ行目の画素回路４１０で書き込みが行われる。

　期間Ｐ５１の終了時点には、第１クロックＣＫＡがハイレベルからローレベルに変化する。これにより、入力端子５３の電位の低下とともに出力端子５７の電位（出力信号Ｑ１の電位）が低下する。出力端子５７の電位が低下すると、コンデンサＣ１１を介して、第１内部ノードＮ１の電位も低下する。また、期間Ｐ５１の終了時点には、イネーブル信号ＥＮＡがハイレベルからローレベルに変化する。これにより、入力端子５５の電位の低下とともに出力端子５８の電位（出力信号Ｑ２の電位）が低下する。出力端子５８の電位が低下すると、コンデンサＣ１２を介して、第２内部ノードＮ２の電位も低下する。

　期間Ｐ５２になると、リセット信号Ｒがローレベルからハイレベルに変化する。これにより、トランジスタＴ１２がオン状態となる。その結果、第１内部ノードＮ１および第２内部ノードＮ２の電位はローレベルとなる。

＜３．３．１．２　動作モードがモニタモードに設定されているときの動作＞
　図２８を参照しつつ、動作モードがモニタモードに設定されているときのｉ段目の単位回路２２（ｉ）の動作について説明する。但し、ｉ行目がモニタ行であると仮定し、ｉ行目についてのモニタ処理が行われる際の動作に着目する。期間Ｐ６０の開始時点直前の各信号の電位は、上記期間Ｐ５０の開始時点直前と同じである。

　期間Ｐ６０になると、制御信号ＭＯＮ２がローレベルからハイレベルに変化する。これにより、トランジスタＴ１８がオン状態となる。また、期間Ｐ６０になると、セット信号Ｓがローレベルからハイレベルに変化する。このセット信号ＳのパルスによってトランジスタＴ１１がオン状態となり、コンデンサＣ１１が充電される。このとき、トランジスタＴ１５，Ｔ１８がオン状態となっているので、コンデンサＣ１２，Ｃ１３も充電される。以上より、第１内部ノードＮ１、第２内部ノードＮ２、および第３内部ノードＮ３の電位が上昇してトランジスタＴ１３，Ｔ１６，およびＴ１９がオン状態になる。しかしながら、期間Ｐ６０には、第１クロックＣＫＡ、イネーブル信号ＥＮＡ、およびイネーブル信号ＥＮＢはローレベルで維持されるので、出力信号Ｑ１，Ｑ２，およびＱ３はローレベルで維持される。

　期間Ｐ６１になると、イネーブル信号ＥＮＡがローレベルからハイレベルに変化する。このとき、トランジスタＴ１６はオン状態となっているので、入力端子５５の電位の上昇とともに出力端子５８の電位（出力信号Ｑ２の電位）が上昇する。これに伴い、コンデンサＣ１２を介して第２内部ノードＮ２の電位も上昇する。その結果、トランジスタＴ１６の制御端子には大きな電圧が印加され、出力端子５８の接続先の書き込み制御トランジスタＴ１がオン状態となるのに充分なレベルにまで出力信号Ｑ２の電位が上昇する。また、期間Ｐ６１になると、イネーブル信号ＥＮＢがローレベルからハイレベルに変化する。このとき、トランジスタＴ１９はオン状態となっているので、入力端子５６の電位の上昇とともに出力端子５９の電位（出力信号Ｑ３の電位）が上昇する。これに伴い、コンデンサＣ１３を介して第３内部ノードＮ３の電位も上昇する。その結果、トランジスタＴ１９の制御端子には大きな電圧が印加され、出力端子５９の接続先のモニタ制御トランジスタＴ３がオン状態となるのに充分なレベルにまで出力信号Ｑ３の電位が上昇する。

　期間Ｐ６２になると、イネーブル信号ＥＮＢがハイレベルからローレベルに変化する。これにより、入力端子５６の電位の低下とともに出力端子５９の電位（出力信号Ｑ３の電位）が低下する。出力端子５９の電位が低下すると、コンデンサＣ１３を介して、第３内部ノードＮ３の電位も低下する。期間Ｐ６２の終了時点には、イネーブル信号ＥＮＡがハイレベルからローレベルに変化する。これにより、入力端子５５の電位の低下とともに出力端子５８の電位（出力信号Ｑ２の電位）が低下する。出力端子５８の電位が低下すると、コンデンサＣ１２を介して、第２内部ノードＮ２の電位も低下する。

　期間Ｐ６３になると、イネーブル信号ＥＮＢがローレベルからハイレベルに変化する。これにより、期間Ｐ６１と同様、第３内部ノードＮ３の電位および出力信号Ｑ３の電位が上昇する。期間Ｐ６３の終了時点には、イネーブル信号ＥＮＢがハイレベルからローレベルに変化する。これにより、入力端子５６の電位の低下とともに出力端子５９の電位（出力信号Ｑ３の電位）が低下する。これに伴い、コンデンサＣ１３を介して、第３内部ノードＮ３の電位も低下する。

　期間Ｐ６４になると、クロック信号ＣＫＡおよびイネーブル信号ＥＮＡがローレベルからハイレベルに変化する。これにより、上記期間Ｐ５１と同様、第１内部ノードＮ１の電位、第２内部ノードＮ２の電位、出力信号Ｑ１の電位、および出力信号Ｑ２の電位が上昇する。なお、期間Ｐ６４には、イネーブル信号ＥＮＢはローレベルで維持されるので、第３内部ノードＮ３の電位は上昇しない。期間Ｐ６４の終了時点には、第１クロックＣＫＡおよびイネーブル信号ＥＮＡがハイレベルからローレベルに変化する。これにより、上記期間Ｐ５１の終了時点と同様、第１内部ノードＮ１の電位、第２内部ノードＮ２の電位、出力信号Ｑ１の電位、および出力信号Ｑ２の電位が低下する。

　期間Ｐ６５になると、リセット信号Ｒがローレベルからハイレベルに変化する。これにより、上記期間Ｐ５２と同様、第１内部ノードＮ１および第２内部ノードＮ２の電位はローレベルとなる。期間Ｐ６５の開始時点から少しの時間の経過後、制御信号ＭＯＮ２がハイレベルからローレベルに変化する。これにより、トランジスタＴ１８がオフ状態となる。

　以上のようにして、ｉ行目の画素回路４１０では、期間Ｐ６１，Ｐ６２，およびＰ６４に書き込み制御トランジスタＴ１がオン状態となり、期間Ｐ６１，Ｐ６３にモニタ制御トランジスタＴ３がオン状態となる。これにより、期間Ｐ６１～Ｐ６４に、ｉ行目の画素回路４１０についてのモニタ処理が行われる。モニタ処理が行われる際の画素回路４１０および電流モニタ部３２０の動作については、第１の実施形態と同様であるので、説明を省略する。

＜３．３．２　モニタ処理の方式が第２方式であるときの動作＞
　動作モードが第１モードに設定されているときには、第２の実施形態の第１モードの際と同様、モニタ処理が行われることなく、書き込みのための動作が連続して行われる。すなわち、休止期間が設けられることなく、通常の画像表示が行われるフレーム期間（走査期間のみを含むフレーム期間）が連続する（図１７参照）。なお、制御信号ＭＯＮ１についてはハイレベルで維持され、制御信号ＭＯＮ２についてはローレベルで維持される。

　動作モードが第２モードに設定されているときには、第２の実施形態の第２モードの際と同様、２つのフレーム期間の間に休止期間が現れるが、休止期間にはモニタ処理が行われることなくシフトレジスタ内でのシフト動作のみが行われる（図１８参照）。なお、制御信号ＭＯＮ２については、動作モードが第２モードに設定されている期間を通じてローレベルで維持され、制御信号ＭＯＮ１については、フレーム期間（走査期間）にはハイレベルで維持され、休止期間にはローレベルで維持される。

　動作モードが第３モードに設定されているときには、第２の実施形態の第３モードの際と同様、モニタ処理を行うモニタ期間を含む休止期間が２つのフレーム期間の間に現れる（図１９参照）。なお、制御信号ＭＯＮ１については、フレーム期間（走査期間）にはハイレベルで維持され、休止期間にはモニタ期間にのみハイレベルとなりモニタ期間以外の期間にはローレベルで維持される。また、制御信号ＭＯＮ２については、フレーム期間（走査期間）にはローレベルで維持され、休止期間にはモニタ期間にのみハイレベルとなりモニタ期間以外の期間にはローレベルで維持される。

＜３．３．２．１　動作モードが第１モードに設定されているときの動作＞
　このケースでは、単位回路２２は、モニタ処理の方式に第１方式が採用されていて動作モードが非モニタモードに設定されているときと同様に動作する（図２７参照）。

＜３．３．２．２　動作モードが第２モードに設定されているときの動作＞
　このケースにおいて、通常の画像表示が行われるフレーム期間（走査期間）には、単位回路２２は、モニタ処理の方式に第１方式が採用されていて動作モードが非モニタモードに設定されているときと同様に動作する（図２７参照）。

　図２９を参照しつつ、このケースにおいて休止期間中にｉ段目の単位回路２２（ｉ）にシフトパルス（セット信号Ｓのパルス）が与えられた際の当該ｉ段目の単位回路２２（ｉ）の動作について説明する。期間Ｐ７０の開始時点直前には、第１内部ノードＮ１、第２内部ノードＮ２、および第３ノードＮ３の電位はローレベルとなっており、制御信号ＭＯＮ１，ＭＯＮ２はローレベルとなっている。制御信号ＭＯＮ１，ＭＯＮ２がローレベルとなっているのでトランジスタＴ１５，Ｔ１８はオフ状態となっている。

　期間Ｐ７０になると、セット信号Ｓがローレベルからハイレベルに変化する。これにより、上記期間Ｐ５０と同様、第１内部ノードＮ１の電位が上昇してトランジスタＴ１３がオン状態になる。しかしながら、期間Ｐ７０には、第１クロックＣＫＡはローレベルで維持されるので、出力信号Ｑ１はローレベルで維持される。トランジスタＴ１５，Ｔ１８はオフ状態となっているので、第２内部ノードＮ２の電位および第３内部ノードＮ３の電位は上昇しない。従って、出力信号Ｑ２，Ｑ３はローレベルで維持される。

　期間Ｐ７１になると、第１クロックＣＫＡがローレベルからハイレベルに変化する。これにより、上記期間Ｐ５１と同様、出力信号Ｑ１の電位が充分に上昇する。期間Ｐ７１の終了時点には、第１クロックＣＫＡがハイレベルからローレベルに変化する。これにより、上記期間Ｐ５１の終了時点と同様、出力端子５７の電位（出力信号Ｑ１の電位）および第１内部ノードＮ１の電位が低下する。期間Ｐ７２になると、リセット信号Ｒがローレベルからハイレベルに変化する。これにより、上記期間Ｐ５２と同様、第１内部ノードＮ１の電位はローレベルとなる。

＜３．３．２．３　動作モードが第３モードに設定されているときの動作＞
　このケースにおいて、通常の画像表示が行われるフレーム期間（走査期間）には、単位回路２２は、モニタ処理の方式に第１方式が採用されていて動作モードが非モニタモードに設定されているときと同様に動作する（図２７参照）。このケースにおいて、休止期間のうちのモニタ期間以外の期間には、単位回路２２は、動作モードが第２モードに設定されているときの休止期間と同様に動作する（図２９を参照）。

　図３０を参照しつつ、このケースにおける休止期間のうちのモニタ期間のｉ段目の単位回路２２（ｉ）の動作について説明する。但し、ｉ行目がモニタ行であると仮定し、ｉ行目についてのモニタ処理が行われる際の動作に着目する。期間Ｐ８０の開始時点直前の各信号の電位は、上記期間Ｐ７０の開始時点直前と同じである。

　期間Ｐ８０になると、制御信号ＭＯＮ１，ＭＯＮ２がローレベルからハイレベルに変化する。これにより、トランジスタＴ１５，Ｔ１８がオン状態となる。また、期間Ｐ８０になると、セット信号Ｓがローレベルからハイレベルに変化する。これにより、上記期間Ｐ６０と同様、第１内部ノードＮ１、第２内部ノードＮ２、および第３内部ノードＮ３の電位が上昇してトランジスタＴ１３，Ｔ１６，およびＴ１９がオン状態になる。

　期間Ｐ８１～Ｐ８４には、上記期間Ｐ６１～Ｐ６４と同様の動作が行われる。期間Ｐ８５になると、リセット信号Ｒがローレベルからハイレベルに変化する。これにより、上記期間Ｐ６５と同様、第１内部ノードＮ１および第２内部ノードＮ２の電位はローレベルとなる。期間Ｐ８５の開始時点から少しの時間の経過後、制御信号ＭＯＮ１，ＭＯＮ２がハイレベルからローレベルに変化する。これにより、トランジスタＴ１５，Ｔ１８がオフ状態となる。

　以上のようにして、ｉ行目の画素回路４１０では、期間Ｐ８１，Ｐ８２，およびＰ８４に書き込み制御トランジスタＴ１がオン状態となり、期間Ｐ８１，Ｐ８３にモニタ制御トランジスタＴ３がオン状態となる。これにより、期間Ｐ８１～Ｐ８４に、ｉ行目の画素回路４１０についてのモニタ処理が行われる。モニタ処理が行われる際の画素回路４１０および電流モニタ部３２０の動作については、第１の実施形態と同様であるので、説明を省略する。

＜３．４　効果＞
　本実施形態によれば、リアルタイムモニタおよび休止駆動の双方を行うことができるよう、ゲートドライバを構成するシフトレジスタの各段として図２６に示す構成の単位回路２２が採用されている。そして、リアルタイムモニタが行われる際、モニタ期間以外の期間には、単位回路２２内のトランジスタＴ１８はオフ状態で維持される。また、休止駆動中の休止期間において、モニタ期間以外の期間には、単位回路２２内のトランジスタＴ１５，Ｔ１８はオフ状態で維持される。以上より、バッファトランジスタとして機能するトランジスタＴ１６，Ｔ１９へのストレス印加が顕著に抑制される。従って、トランジスタＴ１６，Ｔ１９のサイズを小さくすることができる。以上のように、リアルタイムモニタおよび休止期間中のモニタ処理の双方が可能な有機ＥＬ表示装置に関し、従来よりも額縁サイズを小さくすることができる。

＜４．その他＞
　上記においてはモニタ行が１行目からｎ行目へと１行ずつ順次に遷移することを前提に説明しているが、これには限定されない。モニタ行がランダムに遷移するようにしても良い。

　上記各実施形態（変形例を含む）では有機ＥＬ表示装置を例に挙げて説明したが、これには限定されない。電流で駆動される表示素子（電流によって輝度または透過率が制御される表示素子）を備えた表示装置であれば、本発明を適用することができる。例えば、無機発光ダイオードを備えた無機ＥＬ表示装置や量子ドット発光ダイオード（Quantum dot Light Emitting Diode（ＱＬＥＤ））を備えたＱＬＥＤ表示装置などにも本発明を適用することができる。

　１０…表示制御回路
　２０…ゲートドライバ
　２２…単位回路
　３０…ソースドライバ
　４０…表示部
　２２１～２２３…第１～第３出力制御回路
　３２０…電流モニタ部
　４１０…画素回路
　ＧＬ、ＧＬ（１）～ＧＬ（ｎ）…走査信号線
　ＭＬ、ＭＬ（１）～ＭＬ（ｎ）…モニタ制御線
　ＳＬ、ＳＬ（１）～ＳＬ（ｍ）…データ信号線
　ＭＣＬ、ＭＣＬ（１）～ＭＣＬ（ｍ）…電流モニタ線
　Ｌ１…有機ＥＬ素子
　Ｔ１…書き込み制御トランジスタ
　Ｔ２…駆動トランジスタ
　Ｔ３…モニタ制御トランジスタ
　Ｔ１１～Ｔ１９…単位回路内のトランジスタ
　Ｎ１～Ｎ３…第１～第３内部ノード
　ＭＯＮ、ＭＯＮ１、ＭＯＮ２…制御信号

Claims

　電流によって駆動される表示素子と前記表示素子の駆動電流を制御する駆動トランジスタとを含む画素回路を有し、前記駆動トランジスタまたは前記表示素子の劣化を補償するために前記画素回路内を流れる電流を前記画素回路外で測定する一連の処理であるモニタ処理を実行する機能を有する表示装置であって、
　ｎ×ｍ個（ｎおよびｍは２以上の整数）の前記画素回路からなるｎ行×ｍ列の画素マトリクスと、前記画素マトリクスの各行に対応するように設けられた走査信号線と、前記画素マトリクスの各列に対応するように設けられたデータ信号線とを有する表示部と、
　前記データ信号線にデータ信号を印加するデータ信号線駆動回路と、
　前記走査信号線に走査信号を印加する走査信号線駆動回路と、
　第１制御信号線と
を備え、
　前記走査信号線駆動回路は、それぞれが対応する走査信号線に接続された複数の単位回路からなるシフトレジスタによって構成され、
　各単位回路は、
　　第１内部ノードと、他の単位回路に接続された第１出力端子と、前記第１内部ノードに接続された制御端子と第１導通端子と前記第１出力端子に接続された第２導通端子とを有する第１出力制御トランジスタとを含む第１出力制御回路と、
　　第２内部ノードと、前記モニタ処理が行われるモニタ期間のうちの少なくとも一部の期間にオンレベルの信号を出力する第２出力端子と、前記第２内部ノードに接続された制御端子と第１導通端子と前記第２出力端子に接続された第２導通端子とを有する第２出力制御トランジスタとを含む第２出力制御回路と、
　　前記第１制御信号線に接続された制御端子と、前記第１内部ノードに接続された第１導通端子と、前記第２内部ノードに接続された第２導通端子とを有する第１出力回路制御トランジスタと
を含み、
　前記第１制御信号線に印加される電位は、前記第１出力回路制御トランジスタをオン状態にする第１電位と前記第１出力回路制御トランジスタをオフ状態にする第２電位との間で切り替えられ、
　前記モニタ期間を通じて、前記第１制御信号線に前記第１電位が印加されることを特徴とする、表示装置。
　前記第１制御信号線は、前記複数の単位回路に共通の電位を与えることを特徴とする、請求項１に記載の表示装置。
　前記モニタ処理の対象とされる行がランダムに遷移することを特徴とする、請求項１または２に記載の表示装置。
　前記表示部は、前記画素マトリクスの各行に対応するように設けられたモニタ制御線を更に有し、
　前記走査信号線駆動回路は、前記モニタ制御線にモニタ制御信号を印加し、
　前記第１出力端子は、対応する走査信号線に接続され、
　前記第２出力端子は、対応するモニタ制御線に接続されていることを特徴とする、請求項１から３までのいずれか１項に記載の表示装置。
　前記モニタ処理の対象が第ｉ行であるとき、前記走査信号線駆動回路が第１行から第（ｉ－１）行までの走査信号線を順次に駆動することによって画像表示が行われた後、第ｉ行についての前記モニタ処理が行われ、当該モニタ処理の終了後、前記走査信号線駆動回路が第ｉ行以降の走査信号線を順次に駆動することによって画像表示が行われることを特徴とする、請求項４に記載の表示装置。
　前記モニタ処理を含む画像表示の垂直期間は、前記モニタ処理を含まない画像表示の垂直期間よりも長いことを特徴とする、請求項４または５に記載の表示装置。
　前記モニタ期間以外の期間には、前記第１制御信号線に前記第２電位が印加されることを特徴とする、請求項４から６までのいずれか１項に記載の表示装置。
　前記データ信号線は、前記モニタ処理の際に前記駆動トランジスタまたは前記表示素子の特性に応じた電流を流すための信号線としても用いられ、
　前記モニタ処理の際、前記データ信号線を流れる電流の測定が行われることを特徴とする、請求項４から７までのいずれか１項に記載の表示装置。
　前記画素回路は、
　　第１端子と第２端子とを有する前記表示素子と、
　　制御端子と第１導通端子と第２導通端子とを有する前記駆動トランジスタと、
　　前記走査信号線に接続された制御端子と、前記データ信号線に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
　　前記モニタ制御線に接続された制御端子と、前記駆動トランジスタの第２導通端子と前記表示素子の第１端子とに接続された第１導通端子と、前記データ信号線に接続された第２導通端子とを有するモニタ制御トランジスタと、
　　前記駆動トランジスタの制御端子の電位を保持するために一端が前記駆動トランジスタの制御端子に接続された容量素子と
を含み、
　前記モニタ期間は、少なくとも、前記画素回路を初期化する初期化期間、前記駆動トランジスタまたは前記表示素子の特性に応じた電流を流すためのデータ信号を前記画素回路に書き込む第１書き込み期間、前記画素回路外で電流を測定する測定期間、および画像表示用のデータ信号を前記画素回路に書き込む第２書き込み期間を含み、
　前記モニタ処理の対象となっている行では、
　　前記初期化期間には、前記書き込み制御トランジスタがオン状態となるように前記走査信号線に前記走査信号が印加され、前記モニタ制御トランジスタがオン状態となるように前記モニタ制御線に前記モニタ制御信号が印加され、前記駆動トランジスタがオフ状態となるように前記データ信号線に前記データ信号が印加され、
　　前記第１書き込み期間には、前記モニタ制御トランジスタがオフ状態となるように前記モニタ制御線に前記モニタ制御信号が印加され、
　　前記測定期間には、前記書き込み制御トランジスタがオフ状態となるように前記走査信号線に前記走査信号が印加され、前記モニタ制御トランジスタがオン状態となるように前記モニタ制御線に前記モニタ制御信号が印加されることを特徴とする、請求項４から８までのいずれか１項に記載の表示装置。
　前記モニタ期間の開始時点までに前記第１制御信号線に前記第１電位が印加され、
　前記モニタ期間の終了後に前記第１制御信号線に前記第２電位が印加されることを特徴とする、請求項４から９までのいずれか１項に記載の表示装置。
　前記モニタ処理に関する動作モードとして、前記モニタ処理が随時行われるモニタモードと前記モニタ処理が行われない非モニタモードとが用意され、
　動作モードが前記非モニタモードに設定されている期間を通じて、前記第１制御信号線に前記第２電位が印加されることを特徴とする、請求項４から１０までのいずれか１項に記載の表示装置。
　前記表示部は、前記画素マトリクスの各列に対応するように設けられた電流モニタ線を更に有し、
　前記データ信号線駆動回路は、前記電流モニタ線を流れる電流を測定する機能を有し、
　前記画素回路は、
　　第１端子と第２端子とを有する前記表示素子と、
　　制御端子と第１導通端子と第２導通端子とを有する前記駆動トランジスタと、
　　前記走査信号線に接続された制御端子と、前記データ信号線に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
　　前記走査信号線に接続された制御端子と、前記駆動トランジスタの第２導通端子と前記表示素子の第１端子とに接続された第１導通端子と、前記電流モニタ線に接続された第２導通端子とを有するモニタ制御トランジスタと、
　　前記駆動トランジスタの制御端子の電位を保持するために一端が前記駆動トランジスタの制御端子に接続された容量素子と
を含み、
　前記第２出力端子は、対応する走査信号線に接続されていることを特徴とする、請求項１から３までのいずれか１項に記載の表示装置。
　前記画素回路に前記データ信号を書き込む動作を間欠的に行う休止駆動が可能であって、
　前記休止駆動が行われるときの前記モニタ処理に関する動作モードとして、前記モニタ処理が行われるモニタモードと前記モニタ処理が行われない非モニタモードとが用意されていることを特徴とする、請求項１２に記載の表示装置。
　前記モニタ処理の対象が第ｉ行であるとき、前記シフトレジスタで第１行に対応する単位回路から第（ｉ－１）行に対応する単位回路まで順次にシフト動作が行われた後、第ｉ行についての前記モニタ処理が行われ、当該モニタ処理の終了後、前記シフトレジスタで第ｉ行以降に対応する単位回路で順次にシフト動作が行われることを特徴とする、請求項１３に記載の表示装置。
　前記画素回路に前記データ信号を書き込む動作が中断されている休止期間に関し、前記モニタ処理を含む休止期間は、前記モニタ処理を含まない休止期間よりも長いことを特徴とする、請求項１３または１４に記載の表示装置。
　前記休止駆動が行われている場合に、
　　前記画素回路に前記データ信号を書き込む動作が中断されている休止期間のうちの前記モニタ期間には、前記第１制御信号線に前記第１電位が印加され、
　　前記休止期間のうちの前記モニタ期間以外の期間には、前記第１制御信号線に前記第２電位が印加され、
　　前記休止期間以外の期間を通じて、前記第１制御信号線に前記第１電位が印加されることを特徴とする、請求項１３から１５までのいずれか１項に記載の表示装置。
　第２制御信号線を更に備え、
　前記表示部は、前記画素マトリクスの各行に対応するように設けられたモニタ制御線を更に有し、
　前記走査信号線駆動回路は、前記モニタ制御線にモニタ制御信号を印加し、
　各単位回路は、
　　第３内部ノードと、前記モニタ処理が行われるモニタ期間のうちの少なくとも一部の期間にオンレベルの信号を出力する第３出力端子と、前記第３内部ノードに接続された制御端子と第１導通端子と前記第３出力端子に接続された第２導通端子とを有する第３出力制御トランジスタとを含む第３出力制御回路と、
　　前記第２制御信号線に接続された制御端子と、前記第１内部ノードに接続された第１導通端子と、前記第３内部ノードに接続された第２導通端子とを有する第２出力回路制御トランジスタと
を更に含み、
　前記第２制御信号線に印加される電位は、前記第２出力回路制御トランジスタをオン状態にする第３電位と前記第２出力回路制御トランジスタをオフ状態にする第４電位との間で切り替えられ、
　前記モニタ期間を通じて、前記第２制御信号線に前記第３電位が印加されることを特徴とする、請求項１から３までのいずれか１項に記載の表示装置に記載の表示装置。
　前記データ信号線は、前記モニタ処理の際に前記駆動トランジスタまたは前記表示素子の特性に応じた電流を流すための信号線としても用いられ、
　前記モニタ処理の際、前記データ信号線を流れる電流の測定が行われることを特徴とする、請求項１７に記載の表示装置。
　前記第２出力端子は、対応する走査信号線に接続され、
　前記第３出力端子は、対応するモニタ制御線に接続されていることを特徴とする、請求項１７または１８に記載の表示装置。
　前記画素回路は、
　　第１端子と第２端子とを有する前記表示素子と、
　　制御端子と第１導通端子と第２導通端子とを有する前記駆動トランジスタと、
　　前記走査信号線に接続された制御端子と、前記データ信号線に接続された第１導通端子と、前記駆動トランジスタの制御端子に接続された第２導通端子とを有する書き込み制御トランジスタと、
　　前記モニタ制御線に接続された制御端子と、前記駆動トランジスタの第２導通端子と前記表示素子の第１端子とに接続された第１導通端子と、前記データ信号線に接続された第２導通端子とを有するモニタ制御トランジスタと、
　　前記駆動トランジスタの制御端子の電位を保持するために一端が前記駆動トランジスタの制御端子に接続された容量素子と
を含み、
　　前記モニタ期間は、少なくとも、前記画素回路を初期化する初期化期間、前記駆動トランジスタまたは前記表示素子の特性に応じた電流を流すためのデータ信号を前記画素回路に書き込む第１書き込み期間、前記画素回路外で電流を測定する測定期間、および画像表示用のデータ信号を前記画素回路に書き込む第２書き込み期間を含み、
　前記モニタ処理の対象となっている行では、
　　前記初期化期間には、前記書き込み制御トランジスタがオン状態となるように前記走査信号線に前記走査信号が印加され、前記モニタ制御トランジスタがオン状態となるように前記モニタ制御線に前記モニタ制御信号が印加され、前記駆動トランジスタがオフ状態となるように前記データ信号線に前記データ信号が印加され、
　　前記第１書き込み期間には、前記モニタ制御トランジスタがオフ状態となるように前記モニタ制御線に前記モニタ制御信号が印加され、
　　前記測定期間には、前記書き込み制御トランジスタがオフ状態となるように前記走査信号線に前記走査信号が印加され、前記モニタ制御トランジスタがオン状態となるように前記モニタ制御線に前記モニタ制御信号が印加されることを特徴とする、請求項１９に記載の表示装置。
　前記モニタ期間の開始時点までに前記第２制御信号線に前記第３電位が印加され、
　前記モニタ期間の終了後に前記第２制御信号線に前記第４電位が印加されることを特徴とする、請求項１９または２０に記載の表示装置。
　前記モニタ処理は、画像表示が行われている期間中に行われることを特徴とする、請求項１９から２１までのいずれか１項に記載の表示装置。
　画像表示が行われている期間を通じて前記第１制御信号線に前記第１電位が印加されることを特徴とする、請求項２２に記載の表示装置。
　前記第１制御信号線に固定電位が印加されることを特徴とする、請求項２３に記載の表示装置。
　前記モニタ期間以外の期間には、前記第２制御信号線に前記第４電位が印加されることを特徴とする、請求項２２から２４までのいずれか１項に記載の表示装置。
　前記モニタ処理に関する動作モードとして、前記モニタ処理が随時行われるモニタモードと前記モニタ処理が行われない非モニタモードとが用意され、
　動作モードが前記非モニタモードに設定されている期間を通じて、前記第２制御信号線に前記第４電位が印加されることを特徴とする、請求項２２から２５までのいずれか１項に記載の表示装置。
　前記画素回路に前記データ信号を書き込む動作を間欠的に行う休止駆動が可能であって、
　前記モニタ処理は、前記休止駆動が行われている期間中に行われることを特徴とする、請求項１９から２１までのいずれか１項に記載の表示装置。
　前記休止駆動が行われるときの前記モニタ処理に関する動作モードとして、前記モニタ処理が行われるモニタモードと前記モニタ処理が行われない非モニタモードとが用意されていることを特徴とする、請求項２７に記載の表示装置。
　前記休止駆動が行われている場合に、
　　前記画素回路に前記データ信号を書き込む動作が中断されている休止期間のうちの前記モニタ期間には、前記第１制御信号線に前記第１電位が印加され、
　　前記休止期間のうちの前記モニタ期間以外の期間には、前記第１制御信号線に前記第２電位が印加され、
　　前記休止期間以外の期間を通じて、前記第１制御信号線に前記第１電位が印加されることを特徴とする、請求項２７または２８に記載の表示装置。
　前記休止駆動が行われている場合に、
　　前記画素回路に前記データ信号を書き込む動作が中断されている休止期間のうちの前記モニタ期間には、前記第２制御信号線に前記第３電位が印加され、
　　前記休止期間のうちの前記モニタ期間以外の期間には、前記第２制御信号線に前記第４電位が印加され、
　　前記休止期間以外の期間を通じて、前記第２制御信号線に前記第４電位が印加されることを特徴とする、請求項２７から２９までのいずれか１項に記載の表示装置。
　電流によって駆動される表示素子と前記表示素子の駆動電流を制御する駆動トランジスタとを含む画素回路を有する表示装置の駆動方法であって、
　前記表示装置は、
　　ｎ×ｍ個（ｎおよびｍは２以上の整数）の前記画素回路からなるｎ行×ｍ列の画素マトリクスと、前記画素マトリクスの各行に対応するように設けられた走査信号線と、前記画素マトリクスの各列に対応するように設けられたデータ信号線とを有する表示部と、
　　前記データ信号線にデータ信号を印加するデータ信号線駆動回路と、
　　前記走査信号線に走査信号を印加する走査信号線駆動回路と、
　　第１制御信号線と
を備え、
　前記駆動方法は、
　　前記データ信号線駆動回路によって前記データ信号線に印加される画像表示用のデータ信号を各画素回路に書き込むために前記走査信号線の走査を行う走査ステップと、
　　前記駆動トランジスタまたは前記表示素子の劣化を補償するために、前記画素回路内を流れる電流を前記画素回路外で測定する一連の処理であるモニタ処理を実行するモニタステップと
を含み、
　前記走査信号線駆動回路は、それぞれが対応する走査信号線に接続された複数の単位回路からなるシフトレジスタによって構成され、
　各単位回路は、
　　第１内部ノードと、他の単位回路に接続された第１出力端子と、前記第１内部ノードに接続された制御端子と第１導通端子と前記第１出力端子に接続された第２導通端子とを有する第１出力制御トランジスタとを含む第１出力制御回路と、
　　第２内部ノードと、前記モニタ処理が行われるモニタ期間のうちの少なくとも一部の期間にオンレベルの信号を出力する第２出力端子と、前記第２内部ノードに接続された制御端子と第１導通端子と前記第２出力端子に接続された第２導通端子とを有する第２出力制御トランジスタとを含む第２出力制御回路と、
　　前記第１制御信号線に接続された制御端子と、前記第１内部ノードに接続された第１導通端子と、前記第２内部ノードに接続された第２導通端子とを有する第１出力回路制御トランジスタと
を含み、
　前記第１制御信号線に印加される電位は、前記第１出力回路制御トランジスタをオン状態にする第１電位と前記第１出力回路制御トランジスタをオフ状態にする第２電位との間で切り替えられ、
　前記モニタステップでは、前記第１制御信号線に前記第１電位が印加されることを特徴とする、駆動方法。