CN112309297A - 显示设备 - Google Patents

Abstract

一种显示设备包括被配置为生成时钟信号、起始信号和图像数据的时序控制器。扫描驱动器包括被配置为响应于起始信号而顺序地输出时钟信号作为扫描信号的多个级。数据驱动器被配置为基于图像数据生成数据信号。显示单元包括被配置为响应于扫描信号而发射具有与数据信号相对应的亮度的光的多个像素。时序控制器在包括于一个帧区间中、并彼此间隔开的第一区间、第二区间和第三区间中屏蔽时钟信号中的至少一个。

Description

显示设备

相关申请的交叉引用

本申请要求于2019年7月26日向韩国知识产权局提交的韩国专利申请第10-2019-0091244号的优先权和权益，其全部内容通过引用合并于此。

技术领域

本公开的示例实施例涉及一种显示设备。

背景技术

显示设备包括显示面板和驱动器。显示面板包括扫描线、数据线和像素。驱动器包括顺序地向扫描线提供扫描信号的扫描驱动器以及向数据线提供数据信号的数据驱动器。像素中的每个可以响应于通过对应的扫描线提供的扫描信号而发出具有与通过对应的数据线提供的数据信号相对应的亮度的光。

为了降低功耗，显示设备可以仅显示一些帧图像或仅驱动显示面板的一部分。

发明内容

为了仅驱动显示面板的区域(例如，部分区域)，扫描驱动器可以仅选择与显示面板的该区域相对应的扫描线来提供扫描信号。

然而，因为增加了仅选择扫描线中的一些扫描线的电路配置，所以扫描驱动器的电路配置可能被扩大和/或复杂化。

本公开的示例实施例提供一种显示设备，其中可以防止扫描驱动器的电路配置变得复杂(或可以简化扫描驱动器的电路配置)，并且还可以通过仅驱动显示面板的区域(例如，部分区域)来降低功耗。

根据本公开的示例实施例的显示设备包括：被配置为生成时钟信号、起始信号和图像数据的时序控制器；包括被配置为响应于起始信号而顺序地输出时钟信号作为扫描信号的多个级的扫描驱动器；被配置为基于图像数据生成数据信号的数据驱动器；以及包括被配置为响应于扫描信号而发射具有与数据信号相对应的亮度的光的多个像素的显示单元。时序控制器可以在包括于一个帧区间中、并彼此间隔开的第一区间、第二区间和第三区间中屏蔽时钟信号中的至少一个。

根据示例实施例，多个级中的每一级可以响应于进位信号而输出时钟信号中的时钟信号作为扫描信号中的扫描信号，多个级中的第一级可以接收起始信号作为进位信号，并且多个级中的除第一级之外的其余级可以接收先前级的扫描信号作为进位信号。

根据示例实施例，时钟信号可以包括第一时钟信号和第二时钟信号，第一时钟信号可以具有脉冲波形，并且第二时钟信号可以具有其中第一时钟信号被移位半个周期的信号。

根据示例实施例，多个级中的第一级可以输出第二时钟信号作为扫描信号，并且多个级中的与第一级邻近的第二级可以输出第一时钟信号作为扫描信号。

根据示例实施例，在帧区间的第一区间中，时序控制器可以屏蔽第一时钟信号和第二时钟信号中的至少一个。

根据示例实施例，在帧区间的第一区间中，时序控制器可以屏蔽第二时钟信号并且可以不屏蔽第一时钟信号。

根据示例实施例，第二时钟信号可以在第一时间点和第二时间点之间包括具有第一电压电平的脉冲，并且可以在第三时间点和第四时间点之间被保持在与第一电压电平不同的第二电压电平，第一时间点、第二时间点、第三时间点和第四时间点可以顺序地间隔开第二时钟信号的半个周期，并且第三时间点和第四时间点可以在第一区间中。

根据示例实施例，第一时钟信号可以在第二时间点和第三时间点之间包括具有第一电压电平的脉冲并且在第四时间点和第五时间点之间包括具有第一电压电平的脉冲，并且第五时间点可以与第四时间点间隔开第一时钟信号的半个周期。

根据示例实施例，第一区间可以对应于多个级中的至少一个级。

根据示例实施例，第一区间可以小于第一时钟信号的周期。

根据示例实施例，时序控制器可以在第二区间中屏蔽第一时钟信号和第二时钟信号中的至少一个。

根据示例实施例，第二区间可以大于第一时钟信号的周期。

根据示例实施例，第一时钟信号和第二时钟信号中的每一个可以在第二区间和第三区间之间具有至少一个脉冲。

根据示例实施例，时序控制器可以在第三区间中屏蔽第一时钟信号和第二时钟信号中的至少一个。

根据示例实施例，第三区间可以大于第一时钟信号的周期。

根据示例实施例，时序控制器可以在第一模式下输出时钟信号中的时钟信号的脉冲，在第二模式下在第一区间、第二区间和第三区间中屏蔽时钟信号的脉冲中的至少一个，并且周期性地在第一模式和第二模式之间进行模式转换。

根据示例实施例，多个像素中的每一个可以包括：发光元件；第一晶体管，包括连接到第一电源线的第一电极、连接到第一节点的第二电极、连接到第二节点的栅电极以及被施加公共控制电压的主体；被配置为响应于扫描信号中的扫描信号而将数据信号传输到第二节点的第二晶体管；以及将第一节点连接到发光元件的第三晶体管。

根据示例实施例，在第一模式下，具有第一电压电平的公共控制电压可以被施加到多个像素，并且在第二模式下，具有与第一电压电平不同的第二电压电平的公共控制电压可以被施加到多个像素中的一些像素。

根据示例实施例，显示单元可以包括彼此分离的第一像素区域和第二像素区域，多个像素中的提供在第一像素区域中的第一像素中的每一个可以连接到第一公共控制线以接收公共控制电压，并且多个像素中的提供在第二像素区域中的第二像素中的每一个可以连接到第二公共控制线以接收公共控制电压。

根据本公开的示例实施例的显示设备包括：被配置为生成第一时钟信号、第二时钟信号、起始信号和图像数据的时序控制器；包括多个级的扫描驱动器，其中，多个级中的各个级基于第一时钟信号输出与起始信号相对应的第一扫描信号，并且基于第二时钟信号顺序地输出与第一扫描信号相对应的第二扫描信号；被配置为基于图像数据生成数据信号的数据驱动器；以及包括像素的显示单元，其中，像素中的每一个响应于第一扫描信号而被初始化，并且响应于第二扫描信号而发射具有与数据信号相对应的亮度的光。时序控制器可以在包括于一个帧区间中的第一区间中屏蔽第一时钟信号和第二时钟信号中的至少一个。

附图说明

图1是示出根据本公开的示例实施例的显示设备的框图。

图2是示出图1的显示设备的驱动模式的示例的图。

图3是示出图1的显示设备中包括的像素的示例的电路图。

图4是示出图1的显示设备中包括的像素的另一示例的电路图。

图5是示出图4的像素中包括的第一晶体管的示例的截面图。

图6是示出图1的显示设备中包括的显示单元的示例的图。

图7是示出图6的显示单元的操作的波形图。

图8是示出图1的显示设备中包括的扫描驱动器的示例的框图。

图9是示出图8的扫描驱动器中包括的第一级的示例的电路图。

图10是示出在图9的第一级中测量的信号的示例的波形图。

图11是示出在图9的第一级中测量的信号的另一示例的波形图。

图12是示出图8的扫描驱动器的操作的波形图。

图13是示出图1的显示设备的操作的波形图。

图14是示出图1的显示设备中包括的时序控制器的示例的框图。

图15是示出图1的显示设备中包括的数据驱动器的示例的框图。

图16是示出图15的数据驱动器中包括的输出缓冲器的示例的电路图。

图17是示出图15的数据驱动器的操作的波形图。

图18是示出根据本公开的示例实施例的显示设备的框图。

图19是示出图18的显示设备中包括的扫描驱动器的另一示例的框图。

图20是示出图19的扫描驱动器的操作的波形图。

具体实施方式

本公开可以在各种示例实施例中进行各种修改，并且将在附图中描述和示出特定的示例实施例。然而，本公开不限于本文描述的示例实施例，并且可以以各种不同的形式来实现。

在本公开中，可以省略组成构件中的与本公开的特征不直接相关的一部分，以便清楚地示出本公开的不同示例实施例。另外，附图中的一些部件可能以放大的尺寸、比例等示出。在附图中，尽管相同或相似的部件在不同的附图中示出，但是它们尽可能由相同的附图标记和符号表示，并且将省略其冗余描述。

图1是示出根据本公开的示例实施例的显示设备的框图。图2是示出图1的显示设备的驱动模式的示例的图。

参考图1，显示设备100可以包括显示单元110(或显示面板)、扫描驱动器120(或栅驱动器)、数据驱动器130(或源驱动器)、时序控制器140和发射驱动器150(或EM驱动器)。

显示单元110可以包括扫描线SL1至SLn(或栅线)、数据线DL1至DLm、发射控制线EL1至ELn以及像素PXL，其中，n和m中的每个为正整数。像素PXL可以位于由扫描线SL1至SLn、数据线DL1至DLm和发射控制线EL1至ELn划分的区域(例如，像素区域)中。

像素PXL可以连接到扫描线SL1至SLn中的至少一条、数据线DL1至DLm中的一条和发射控制线EL1至ELn中的至少一条。例如，像素PXL可以连接到扫描线SLi、与扫描线SLi邻近的先前扫描线SLi-1、数据线DLj和发射控制线ELi，其中，i和j中的每个为正整数。

像素PXL可以响应于通过先前扫描线SLi-1提供的扫描信号(在先前时间点提供的扫描信号或先前栅信号)而被初始化。另外，像素PXL可以响应于通过扫描线SLi提供的扫描信号(在当前时间点提供的扫描信号或栅信号)而存储或记录通过数据线DLj提供的数据信号。因此，像素PXL可以响应于通过发射控制线ELi提供的发射控制信号而发射具有与存储的数据信号相对应的亮度的光。

显示单元110可以接收第一电源电压VDD和第二电源电压VSS。电源电压VDD和VSS是用于像素PXL的操作的电压。第一电源电压VDD可以具有高于第二电源电压VSS的电压电平的电压电平。

扫描驱动器120可以基于扫描控制信号SCS生成扫描信号，并且可以将扫描信号顺序地提供给扫描线SL1至SLn。在这里，扫描控制信号SCS可以包括扫描起始信号、扫描时钟信号等，并且可以由时序控制器140提供。例如，扫描驱动器120可以包括使用扫描时钟信号顺序地生成并输出与脉冲扫描起始信号相对应的脉冲扫描信号的移位寄存器(或级)。

后面将参考图8描述根据一个实施例的扫描驱动器120的详细配置。

发射驱动器150可以基于发射驱动控制信号ECS生成发射控制信号，并且可以顺序地将发射控制信号提供给发射控制线EL1至ELn。发射驱动控制信号ECS可以包括发射起始信号、发射时钟信号等，并且可以由时序控制器140提供。例如，发射驱动器150可以包括使用发射时钟信号顺序地生成并输出与脉冲发射起始信号相对应的脉冲发射控制信号的移位寄存器。

数据驱动器130可以基于由时序控制器140提供的图像数据DATA2和数据控制信号DCS来生成数据信号，并且可以将数据信号提供给显示单元110(例如，包括像素PXL)。在这里，数据控制信号DCS可以是用于控制数据驱动器130的操作的信号，并且可以包括指示有效数据信号的输出的负载信号(或数据使能信号)等。

时序控制器140可以从外部(例如，图形处理器)接收输入图像数据DATA1和控制信号CS，可以基于控制信号CS生成扫描控制信号SCS和数据控制信号DCS，并且可以转换输入图像数据DATA1以生成图像数据DATA2。例如，时序控制器140可以将具有RGB格式的输入图像数据DATA1转换为具有与显示单元110中的像素布置相对应的RGBG格式的图像数据DATA2。

在示例实施例中，时序控制器140可以在第一模式和第二模式下操作。在这里，第一模式和第二模式可以是时序控制器140(或显示设备100)的操作模式(或工作模式)。

参考图2，例如，第一模式MODE1可以是正常模式，并且在第一模式MODE1下，显示设备100可以显示与整个显示单元110相对应的第一图像IMAGE1。例如，第二模式MODE2可以是部分驱动模式。在第二模式MODE2下，显示设备100可以在显示单元110的第一显示区域DA1中显示第二图像IMAGE2(例如，运动图像)。另外，显示设备100可以在显示单元110的第二显示区域DA2中显示第三图像IMAGE3(例如，静止图像或低频图像)或者可以不显示图像。

从而，为了在第一模式MODE1下在整个显示单元110中显示第一图像IMAGE1，时序控制器140可以控制扫描驱动器120、数据驱动器130和发射驱动器150中的每一个以使其正常操作。在本公开中，为了在第二模式MODE2下仅在显示单元110的第一显示区域DA1中显示第二图像IMAGE2，时序控制器140可以控制扫描驱动器120、数据驱动器130和发射驱动器150以使其部分操作。例如，在时序控制器140的控制下，可以仅将扫描信号SCAN提供给与第一显示区域DA1相对应的第一扫描线SL1至第k-1扫描线SLk-1(其中k是正整数)，而可以不提供给第k扫描线SLk至第n扫描线SLn(SCAN OFF)。类似地，可以仅将发射控制信号EM提供给与第一显示区域DA1相对应的第一发射控制线EL1至第k-1发射控制线ELk-1，而可以不提供给第k发射控制线ELk至第n发射控制线ELn(EM OFF)。另外，可以将正常数据信号DATA提供给第一显示区域DA1，并且可以将黑色数据信号DATABLACK(即，与黑色灰度值相对应的数据信号)提供给第二显示区域DA2。

第一显示区域DA1和第二显示区域DA2可以是固定的，但是本公开的示例实施例不限于此。例如，当显示设备100被实现为可折叠显示设备时，第一显示区域DA1和第二显示区域DA2可以相对于折叠轴分开并且可以被预设。在另一示例中，当显示设备100被实现为一般的显示设备并显示正被编辑的文档(其对应于第一显示区域DA1)以及与虚拟键盘相对应的图像(其对应于第二显示区域DA2)时，可以改变第一显示区域DA1和第二显示区域DA2的尺寸(或者第一显示区域DA1和第二显示区域DA2之间的边界和k的值)。

在示例实施例中，时序控制器140可以在一个帧区间的一些区间中屏蔽扫描时钟信号中包括的脉冲中的至少一个。在这里，一个帧区间可以是其中显示一个帧图像的区间。帧区间的一些区间可以是将扫描信号SCAN供给至第k扫描线SLk的时间点，或者可以是包括该时间点的区间。

例如，扫描时钟信号可以具有第一电压电平(例如，用于使开关元件或晶体管截止的截止电压电平)，并且可以具有周期性地跃变为第二电压电平(例如，用于使开关元件或晶体管导通的导通电压电平)的脉冲波形。时序控制器140可以在一些区间中跳过扫描时钟信号到第二电压电平的跃变。即，扫描时钟信号可以具有周期性地具有导通电压电平的脉冲，并且时序控制器140可以在部分区间中屏蔽、去除或省略扫描时钟信号的至少一个脉冲。因此，在该部分区间中，扫描时钟信号可以具有第一电压电平而不是第二电压电平。

在这种情况下，扫描驱动器120可以在一个帧区间的一些区间之前顺序地输出具有第二电压电平的脉冲扫描信号，然后可以在一个帧区间的这部分区间中(也在这部分区间之后)输出仅具有第一电压电平的扫描信号。因此，可以仅选择显示单元110的部分区域(即，与一个帧区间的这部分区间之前的区间相对应的区域)中的像素。

在示例实施例中，时序控制器140可以在一个帧区间的部分区间中屏蔽发射时钟信号中包括的脉冲中的至少一个。在这里，该部分区间可以是将发射控制信号EM供给至第k发射控制线ELk的时间点或者包括该时间点的区间，并且可以与扫描时钟信号被屏蔽的区间相同或不同。

例如，发射时钟信号可以具有第二电压电平(例如，导通电压电平)并且可以具有周期性地跃变为第一电压电平(例如，截止电压电平)的脉冲波形。本领域技术人员将理解，将基于所使用的晶体管的类型来反转电压电平。时序控制器140可以在一些区间中跳过发射时钟信号到第一电压电平的跃变。即，发射时钟信号可以具有周期性地具有截止电压电平的脉冲，并且时序控制器140可以在一些区间中屏蔽或去除发射时钟信号的至少一个脉冲。因此，在这部分区间中，发射时钟信号可以具有第二电压电平而不是第一电压电平。

在这种情况下，发射驱动器150可以在一个帧区间的一些区间之前顺序地将具有第一电压电平的脉冲发射控制信号输出到发射控制线EL1至ELn中的一部分，并且然后可以在一个帧区间的这部分区间中(也在这部分区间之后)将仅具有第二电压电平的发射控制信号输出(例如，到发射控制线ELi至ELn)。如后面将参考图3所描述的，在将具有第一电压电平的发射控制信号供给至像素PXL的同时，像素PXL可以响应于扫描信号而更新存储在其中的数据信号。因此，仅显示单元110的部分区域(即，与一个帧区间的这部分区间之前的区间相对应的区域)中的像素可以基于更新的数据信号发光。

通过时序控制器140对扫描时钟信号的部分屏蔽操作，可以将扫描信号(即，具有第二电压电平的脉冲扫描信号)仅施加到扫描线SL1至SLn中的一些扫描线。类似地，通过时序控制器140对发射时钟信号的部分屏蔽操作，可以将发射控制信号(即，具有第一电压电平的脉冲发射控制信号)仅施加到发射控制线EL1至ELn中的一些发射控制线。

因此，在不添加单独的电路配置或者不修改扫描驱动器120和发射驱动器150的情况下，显示设备100可以将扫描信号仅提供给扫描线SL1至SLn中的一些扫描线，可以将发射控制信号仅提供给发射控制线EL1至ELn的一些发射控制线，并且可以部分地驱动显示单元110，从而降低功耗。

在本公开中，扫描驱动器120、数据驱动器130、时序控制器140和发射驱动器150中的至少一个可以位于显示单元110中，或者可以被实现为将通过柔性电路板连接到显示单元110的集成电路(IC)。在本公开中，扫描驱动器120、数据驱动器130、时序控制器140和发射驱动器150中的至少两个可以被实现为一个IC。

图3是示出图1的显示设备中包括的像素的示例的电路图。

参考图3，像素PXL可以包括第一晶体管T1至第七晶体管T7、存储电容器Cst和发光元件LD。

第一晶体管T1至第七晶体管T7中的每一个可以被实现为p型晶体管，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一些可以被实现为n型晶体管，并且本领域普通技术人员将理解，当使用不同类型的晶体管时，将对其施加不同的合适电压电平。

第一晶体管T1(例如，驱动晶体管)的第一电极可以连接到第二节点N2，并且可以通过第五晶体管T5连接到第一电源线。第一晶体管T1的第二电极可以连接到第一节点N1，并且可以通过第六晶体管T6连接到发光元件LD的阳极。第一晶体管T1的栅电极可以连接到第三节点N3。第一晶体管T1可以响应于第三节点N3的电压而控制从第一电源线(即，用于传输第一电源电压VDD的电源线)通过发光元件LD流向第二电源线(即，用于传输第二电源电压VSS的电源线)的电流的量。

第二晶体管T2可以连接在数据线DLj和第二节点N2之间。第二晶体管T2的栅电极可以连接到扫描线SLi。当扫描信号(例如，第二扫描信号或栅信号GW[i])被供给至扫描线SLi时，第二晶体管T2可以导通，以将数据线DLj电连接到第一晶体管T1的第一电极。

第三晶体管T3可以连接在第一节点N1和第三节点N3之间。第三晶体管T3的栅电极可以连接到扫描线SLi。当扫描信号(例如，第二扫描信号或栅信号GW[i])被供给至扫描线SLi时，第三晶体管T3可以导通，以电连接第一节点N1和第三节点N3。因此，当第三晶体管T3导通时，第一晶体管T1可以以二极管的形式连接(即，第一晶体管T1被二极管连接)。

存储电容器Cst可以连接在第一电源线和第三节点N3之间。存储电容器Cst可以存储与数据信号相对应的电压以及第一晶体管T1的阈值电压。

第四晶体管T4可以连接在第三节点N3和初始化电源线(即，用于传输初始化电源电压Vint的电源线)之间。第四晶体管T4的栅电极可以连接到先前扫描线SLi-1。当扫描信号(例如，第一扫描信号或栅初始化信号GI[i])被供给至先前扫描线SLi-1时，第四晶体管T4可以导通，以将初始化电源电压Vint传输到第三节点N3和第一节点N1。在这里，初始化电源电压Vint可以被设置为具有低于数据信号的电压电平的电压电平。换句话说，初始化电源电压Vint可以具有比数据信号的最低电压电平的电压电平低的电压电平。

第五晶体管T5可以连接在第一电源线和第二节点N2之间。第五晶体管T5的栅电极可以连接到发射控制线ELi。当发射控制信号被供给至发射控制线ELi时(例如，当发射控制信号处于第一电平或高电平时)，第五晶体管T5可以截止，否则(例如，当发射控制信号处于第二电平或低电平时)可以导通。

第六晶体管T6可以连接在第一节点N1和发光元件LD的阳极之间。第六晶体管T6的栅电极可以连接到发射控制线ELi。当发射控制信号被供给至发射控制线ELi时，第六晶体管T6可以截止，否则第六晶体管T6可以导通。举例来说，当第五晶体管T5是如图3中所示的p型晶体管时，在发射控制信号被供给时，发射控制线ELi被施加有高电平电压(例如，截止电压)。

第七晶体管T7可以连接在初始化电源线和发光元件LD的阳极之间。第七晶体管T7的栅电极可以连接到扫描线SLi。当扫描信号(例如，第二扫描信号或栅信号GW[i])被供给至扫描线SLi时，第七晶体管T7可以导通，以将初始化电源电压Vint供给至发光元件LD的阳极。

发光元件LD的阳极可以通过第六晶体管T6连接到第一晶体管T1，并且其阴极可以连接到第二电源线。发光元件LD可以响应于从第一晶体管T1供给的电流而产生光(例如，具有特定亮度的光)。第一电源电压VDD可以被设置为具有比第二电源电压VSS的电压电平高的电压电平，使得电流流向(并且流过)发光元件LD。

图4是示出图1的显示设备中包括的像素的另一示例的电路图。

参考图3和图4，图4的像素PXL_1与图3的像素PXL的不同之处在于，像素PXL_1包括第一晶体管T1’而不是图3的第一晶体管T1。因为除了第一晶体管T1’之外，图4的像素PXL_1与图3的像素PXL基本相同或相似，所以可以省略其冗余描述。

第一晶体管T1’的第一电极可以连接到第二节点N2，并且可以通过第五晶体管T5连接到第一电源线。第一晶体管T1’的第二电极可以连接到第一节点N1，并且可以通过第六晶体管T6连接到发光元件LD的阳极。第一晶体管T1’的栅电极可以连接到第三节点N3。另外，第一晶体管T1’的主体(或主体电极)可以连接到公共控制线BL。在这里，如将在后面参考图6描述的，公共控制线BL可以连接到数据驱动器130(或时序控制器140)。可以将第一电源电压VDD(或与其相对应的电压)或栅截止电压选择性地施加到公共控制线BL。例如，栅截止电压可以是具有比第一电源电压VDD的电压电平高的电压电平的电压。

例如，当第一电源电压VDD被施加到第一晶体管T1’的主体时，第一晶体管T1’可以与图3中所示的第一晶体管T1基本相同地操作。在另一示例中，当栅截止电压被施加到第一晶体管T1’的主体时，可以在第一晶体管T1’的主体中形成或产生电场，并且因此，可以减小第一晶体管T1’的沟道。另外，不管施加到第一晶体管T1’的栅电极的电压如何，第一晶体管T1’可以截止。

作为参考，参考图1和图2描述的显示单元110可以整体地实现为包括第一显示区域DA1和第二显示区域DA2，并且因此，不可以独立于第一显示区域DA1而仅仅关闭第二显示区域DA2。为了使得第二显示区域DA2看起来被关闭，可以将与黑色灰度值相对应的参考电压施加到显示单元110的第二显示区域DA2(或位于第二显示区域DA2中的像素PXL_1)。然而，为了将参考电压施加到第二显示区域DA2，在数据驱动器130中可能发生功耗。因此，在根据本公开的示例实施例的显示设备100中，可以将栅截止电压施加到位于第二显示区域DA2中的第一晶体管T1’的主体，并且因此，可以降低数据驱动器130的功耗，同时不在第二显示区域DA2中显示图像。

将参考图5描述第一晶体管T1’的更详细的配置。

图5是示出图4的像素中包括的第一晶体管T1’的示例的截面图。

参考图4和图5，第一晶体管T1’(包括在像素PXL_1或显示单元110中)可以包括基板SUB、缓冲层BUF、绝缘层INS1、INS2、INS3、INS4和INS5、半导体图案SC和导电图案GAT、BML、BRP1和BRP2。此外，第一晶体管T1’不直接连接到数据线DLj。

基板SUB可以构成像素PXL_1(或显示单元110)的基底构件。基板SUB可以是刚性基板或柔性基板，并且其材料和物理性质不限于任何特定实施例或示例。

缓冲层BUF可以位于基板SUB上，并且可以防止杂质扩散到电路元件中。缓冲层BUF可以包括单层，但是也可以包括两个或更多个的多层。根据一些示例实施例，缓冲层BUF可以省略。

绝缘层INS1、INS2、INS3、INS4和INS5可以顺序地放置在基板SUB(或缓冲层BUF)上，并且可以包括第一绝缘层INS1(或第一栅绝缘膜)、第二绝缘层INS2(或第一层间绝缘膜)、第三绝缘层INS3(或第二栅绝缘膜)、第四绝缘层INS4(或第二层间绝缘膜)和第五绝缘层INS5(或钝化膜)。

绝缘层INS1、INS2、INS3、INS4和INS5中的每一个可以包括单层或多层，并且可以包括至少一种无机绝缘材料和/或有机绝缘材料。例如，绝缘层INS1、INS2、INS3、INS4和INS5中的每一个可以包括各种类型的有机/无机绝缘材料，例如当前已知的SiN_x，并且绝缘层INS1、INS2、INS3、INS4和INS5中的每一个的结构材料没有特别限制。另外，绝缘层INS1、INS2、INS3、INS4和INS5可以包括不同的绝缘材料，或者绝缘层INS1、INS2、INS3、INS4和INS5中的至少一些可以包括相同的绝缘材料。

导电图案GAT、BML、BRP1和BRP2可以包括栅电极GAT(或栅电极图案)、主体电极BML(或主体电极图案)、第一桥接图案BRP1和第二桥接图案BRP2。另外，导电图案可以进一步包括公共控制线BL和数据线DLj。

栅电极GAT、主体电极BML、第一桥接图案BRP1、第二桥接图案BRP2、公共控制线BL和数据线DLj中的每一个可以包括选自银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其合金中的一种材料，但是本公开不限于此。

主体电极BML可以位于第一绝缘层INS1上。

半导体图案SC可以位于第二绝缘层INS2上。在示例中，半导体图案SC可以位于第二绝缘层INS2和第三绝缘层INS3之间。半导体图案SC可以包括与第一晶体管电极ET1接触的第一区域、与第二晶体管电极ET2接触的第二区域以及位于第一区域和第二区域之间的沟道区。第一区域和第二区域中的一个可以是源区，并且第一区域和第二区域中的另一个可以是漏区。

半导体图案SC可以是由多晶硅、非晶硅、低温多晶硅(LTPS)等制成的半导体图案。半导体图案SC的沟道区可以是本征半导体，即不掺有杂质的半导体图案，并且半导体图案SC的第一区域和第二区域中的每一个可以是掺杂有某些杂质的半导体图案。

半导体图案SC可以与主体电极BML重叠，并且主体电极BML可以与半导体图案SC的至少一个区域重叠。

栅电极GAT可以位于第三绝缘层INS3上。在示例中，栅电极GAT可以位于第三绝缘层INS3和第四绝缘层INS4之间。栅电极GAT可以与半导体图案SC的至少一个区域重叠。

栅电极GAT、半导体图案SC、主体电极BML以及第一晶体管电极ET1和第二晶体管电极ET2可以构成第一晶体管T1’。

另外，公共控制线BL可以位于第三绝缘层INS3上，并且可以通过穿过第二绝缘层INS2和第三绝缘层INS3的接触孔连接到主体电极BML。公共控制线BL的布置位置不限于此，并且例如，公共控制线BL可以位于第四绝缘层INS4上。

第一桥接图案BRP1、第二桥接图案BRP2和数据线DLj可以位于第四绝缘层INS4上。

第一桥接图案BRP1可以通过穿过第三绝缘层INS3和第四绝缘层INS4的接触孔与半导体图案SC的一个区域接触，并且可以构成第一晶体管T1’的第二晶体管电极ET2。第一桥接图案BRP1连接到第五绝缘层INS5上的发光元件LD(参见图3)，并且可以构成参考图3描述的第一节点N1。

第二桥接图案BRP2可以通过穿过第三绝缘层INS3和第四绝缘层INS4的接触孔与半导体图案SC的一个区域接触，并且可以构成第一晶体管T1’的第一晶体管电极ET1。

如参考图4所描述的，第二桥接图案BRP2可以连接第一晶体管T1’的第一电极和第五晶体管T5的第二电极。另外，第二桥接图案BRP2可以通过第二晶体管T2连接到数据线DLj，并且可以构成第二节点N2。

然而，参考图5描述的第一晶体管T1’的结构仅是示例。只要第一晶体管T1’具有包括主体电极的结构，就可以对第一晶体管T1’的结构进行各种修改。

图6是示出图1的显示设备中包括的显示单元的示例的图。

参考图1和图6，图6中所示的显示单元110_1与图1中所示的显示单元110的不同之处在于，显示单元110_1进一步包括第一公共控制线BL1和第二公共控制线BL2。因为除了第一公共控制线BL1和第二公共控制线BL2之外，显示单元110_1与图1中所示的显示单元110基本相同或相似，所以可以省略其冗余描述。

显示单元110_1可以包括第一有效区域AA1和第二有效区域AA2。第一有效区域AA1和第二有效区域AA2可以是提供有像素PXL1和PXL2的区域，并且可以分别对应于参考图2描述的第一显示区域DA1和第二显示区域DA2。可以在第一有效区域AA1中提供第一像素PXL1，并且可以在第二有效区域AA2中提供第二像素PXL2。

第一有效区域AA1和第二有效区域AA2可以相对于基准线L_REF彼此分开，并且可以具有基本相同的面积。例如，当显示单元110_1被实现为可折叠显示面板时，第一有效区域AA1和第二有效区域AA2可以相对于折叠轴彼此分开。

第一公共控制线BL1可以位于第一有效区域AA1中并且可以连接到第一像素PXL1。位于第一有效区域AA1中的所有像素可以共同地连接到第一公共控制线BL1。如上所述，可以从数据驱动器130将第一电源电压VDD或栅截止电压选择性地施加到第一公共控制线BL1。

类似地，第二公共控制线BL2可以位于第二有效区域AA2中并且可以连接到第二像素PXL2。位于第二有效区域AA2中的所有像素可以共同地连接到第二公共控制线BL2。

将参考图7描述通过公共控制线BL1和BL2对显示单元110_1的控制。

图7是示出图6的显示单元的操作的波形图。

参考图7，图7示出垂直同步信号VSYNC、施加到第一扫描线SL1至第n扫描线SLn的扫描信号(或施加到第一发射控制线EL1至第n发射控制线ELn的发射控制信号)、数据信号DATA以及施加到第一公共控制线BL1和第二公共控制线BL2的公共控制电压。

垂直同步信号VSYNC可以被包括在控制信号CS(参见图1)中，并且可以定义帧区间的起始。

当显示设备100在第一模式MODE1下操作时，具有低电平脉冲的扫描信号可以被顺序地施加到第一扫描线SL1至第n扫描线SLn，并且具有有效值(例如，与除黑色灰度值之外的各种灰度值相对应的电压电平)的数据信号DATA可以被施加到数据线。当然，像素中的一些像素的数据信号DATA可以对应于黑色灰度。当显示单元110_1(参见图6)(或第一有效区域AA1和第二有效区域AA2)正常显示第一图像IMAGE1时，具有第一电压电平V1的公共控制电压(例如，第一电源电压VDD)可以被施加到第一公共控制线BL1和第二公共控制线BL2中的每一个。

当显示设备100在第二模式MODE2下操作时，具有低电平脉冲的扫描信号可以被顺序地施加到第一扫描线SL1至第k-1扫描线SLk-1(即，仅施加到第一有效区域AA1)，具有有效值以便对应于第一扫描线SL1至第k-1扫描线SLk-1的数据信号DATA被施加到数据线，并且具有参考电压(即，对应于黑色灰度值的电压电平)以便对应于第k扫描线SLk至第n扫描线SLn的数据信号DATA可以被施加到数据线。因为仅第一有效区域AA1显示第二图像IMAGE2并且第二有效区域AA2显示第三图像IMAGE3(例如，黑色图像)，所以具有第一电压电平V1的公共控制电压可以被施加到第一公共控制线BL1，并且具有第二电压电平V2的公共控制电压(例如，栅截止电压)可以被施加到第二公共控制线BL2。

当显示单元110_1(例如，参见图6)被实现为可折叠的显示面板并且被折叠(即，在第二模式MODE2(例如，参见图2)下)时，可以仅在显示单元110_1的一个区域(例如，第一有效区域AA1或第二有效区域AA2)中不断地显示图像。在这种情况下，可以将图6的显示单元110_1应用于显示设备100，并且可以降低显示设备100(或数据驱动器130)的功耗。

在本公开中，尽管显示单元110_1在图6中被示出为包括两个有效区域AA1和AA2以及两条公共控制线BL1和BL2，但是本公开不限于此。例如，显示单元110_1可以包括三个或更多个有效区域以及与之相对应的三个或更多条公共控制线。

图8是示出图1的显示设备中包括的扫描驱动器的示例的框图。

参考图8，扫描驱动器120可以包括级ST1至ST4(例如，扫描级或扫描级电路)。级ST1至ST4可以连接到与其分别相对应的扫描线SL1至SL4，并且可以共同地连接到时钟信号线(即，用于传输时钟信号CLK1和CLK2的信号线)。级ST1至ST4各自可以具有基本相同的电路结构。

级ST1至ST4中的每一个可以包括第一输入端子101、第二输入端子102、第三输入端子103和输出端子104。

第一输入端子101可以接收进位信号。在这里，进位信号可以包括起始信号FLM(或起始脉冲)或先前级(或前面的级)的输出信号(即扫描信号)。例如，第一级ST1的第一输入端子101可以接收起始信号FLM，并且其余级ST2至ST4的第一输入端子101可以接收由先前级输出的扫描信号。即，由对应级的先前级输出的扫描信号可以作为进位信号被提供给该对应级。

第一级ST1的第二输入端子102可以连接到第一时钟信号线以接收第一时钟信号CLK1，并且第三输入端子103可以连接到第二时钟信号线以接收第二时钟信号CLK2。第二级ST2的第二输入端子102可以连接到第二时钟信号线以接收第二时钟信号CLK2，并且其第三输入端子103可以连接到第一时钟信号线以接收第一时钟信号CLK1。与第一级ST1类似，第三级ST3的第二输入端子102可以连接到第一时钟信号线以接收第一时钟信号CLK1，并且其第三输入端子103可以连接到第二时钟信号线以接收第二时钟信号CLK2。与第二级ST2类似，第四级ST4的第二输入端子102可以连接到第二时钟信号线以接收第二时钟信号CLK2，并且其第三输入端子103可以连接到第一时钟信号线以接收第一时钟信号CLK1。换句话说，第一时钟信号线和第二时钟信号线可以交替地连接到每一级的第二输入端子102和第三输入端子103，或者第一时钟信号CLK1和第二时钟信号CLK2可以被交替地提供给每一级的第二输入端子102和第三输入端子103。

如后面将描述的，通过第一时钟信号线提供的第一时钟信号CLK1的脉冲和通过第二时钟信号线提供的第二时钟信号CLK2的脉冲在时间上可以不彼此重叠。在这种情况下，脉冲中的每个可以具有导通电压电平。

级ST1至ST4可以接收第一电压VGH(或高电压电平)和第二电压VGL(或低电压电平)。可以将第一电压VGH设置为具有截止电压电平，并且可以将第二电压VGL设置为具有导通电压电平。

图9是示出图8的扫描驱动器中包括的第一级的示例的电路图。因为除了用于接收时钟信号CLK1和CLK2的配置之外，图8中所示的级ST1至ST4基本相同，所以在下文中，将主要描述第一级ST1作为级ST1至ST4的示例。

参考图8和图9，第一级ST1可以包括第一节点控制器SST1、第二节点控制器SST2和缓冲单元(或缓冲器)SST3。

第一节点控制器SST1可以基于第一时钟信号CLK1和第二时钟信号CLK2将起始信号FLM(或进位信号)或第一电压VGH传输到第一控制节点Q。第一节点控制器SST1可以包括第一开关元件M1、第二开关元件M2和第三开关元件M3。

第一开关元件M1可以包括连接到第一输入端子101的第一电极(例如，第一电极被配置为接收起始信号FLM(或进位信号))、连接到第一控制节点Q的第二电极以及连接到第二输入端子102的栅电极(例如，该栅电极被配置为接收第一时钟信号CLK1)。

第二开关元件M2可以包括被配置为接收第一电压VGH的第一电极、被配置为将第一电压VGH提供给第一控制节点Q(例如，经由第三开关元件M3)的第二电极以及被配置为接收第二控制节点QB的信号的栅电极。

第三开关元件M3可以包括连接到第二开关元件M2的第二电极的第一电极、连接到第一控制节点Q的第二电极以及连接到第三输入端子103的栅电极(例如，该栅电极被配置为接收第二时钟信号CLK2)。在这里，第二开关元件M2和第三开关元件M3可以彼此串联连接在第一电压VGH和第一控制节点Q之间。

第二节点控制器SST2可以基于第一时钟信号CLK1和第一控制节点Q的信号(或电压电平)将低于第一电压VGH的第二电压VGL或第一时钟信号CLK1传输到第二控制节点QB。第二节点控制器SST2可以包括第四开关元件M4和第五开关元件M5。

第四开关元件M4可以包括被配置为接收第一时钟信号CLK1的第一电极、连接到第二控制节点QB的第二电极以及被配置为接收第一控制节点Q的信号的栅电极。

第五开关元件M5可以包括被配置为接收第二电压VGL的第一电极、连接到第二控制节点QB的第二电极以及被配置为接收第一时钟信号CLK1的栅电极。

缓冲单元SST3可以基于第一控制节点Q的信号和第二控制节点QB的信号输出包括第二时钟信号CLK2作为脉冲的第一扫描信号SCAN[1](或扫描信号)。即，缓冲单元SST3可以基于第一控制节点Q的信号和第二控制节点QB的信号输出第二时钟信号CLK2作为第一扫描信号SCAN[1](或扫描信号)。可以将第一扫描信号SCAN[1]作为进位信号提供给第二级ST2(例如，参见图8)(或随后的级和/或后面的级)。

缓冲单元SST3可以包括第六开关元件M6(或上拉开关元件)和第七开关元件M7(或下拉开关元件)。第六开关元件M6可以包括被配置为接收第一电压VGH的第一电极、连接到输出端子104的第二电极以及连接到第二控制节点QB的栅电极。

第七开关元件M7可以包括连接到输出端子104的第一电极、被配置为接收第二时钟信号CLK2的第二电极以及连接到第一控制节点Q的栅电极。

缓冲单元SST3可以进一步包括第一电容器C1和第二电容器C2。

第一电容器C1可以连接在第七开关元件M7的第一电极和第七开关元件M7的栅电极(及第一控制节点Q)之间。

第二电容器C2可以连接在第六开关元件M6的第一电极和第六开关元件M6的栅电极(及第二控制节点QB)之间。

在图9中将第一开关元件M1至第七开关元件M7示出为被实现为p型晶体管，但是这仅是示例，并且本公开不限于此。例如，第一开关元件M1至第七开关元件M7也可以被实现为n型晶体管，并且本领域普通技术人员将理解，当使用不同类型的晶体管时，将对其施加不同的合适电压电平。

图10是示出在图9的第一级中测量的信号的示例的波形图。在图10中，第一时间点TP1至第六时间点TP6以一个水平时间1H的间隔设置。换句话说，在任意两个连续的时间点TP1至TP6之间有一个水平时间1H的间隔。

参考图9和图10，在第一时间点TP1和第二时间点TP2之间，第一时钟信号CLK1可以从截止电压电平跃变为导通电压电平，并且然后可以跃变回截止电压电平。即，在第一时间点TP1和第二时间点TP2之间，第一时钟信号CLK1可以具有具有导通电压电平的脉冲。

在第二时间点TP2和第三时间点TP3之间，第二时钟信号CLK2可以从截止电压电平跃变为导通电压电平，并且然后可以跃变回到截止电压电平。即，在第二时间点TP2和第三时间点TP3之间，第二时钟信号CLK2可以具有具有导通电压电平的脉冲。

第一时钟信号CLK1和第二时钟信号CLK2具有相同的周期(例如，两个水平时间)，并且与第一时钟信号CLK1的脉冲相比，第二时钟信号CLK2的脉冲可以在一个水平时间1H之后出现。即，第二时钟信号CLK2可以是其中第一时钟信号CLK1被移位一个水平时间1H(或第一时钟信号CLK1的半个周期)的信号。

在第一时间点TP1和第三时间点TP3之间的第一区间P1中，起始信号FLM可以保持截止电压电平。即，可以将第一区间P1定义为在施加具有导通电压电平的起始信号FLM之前的初始化区间。

在第三时间点TP3和第四时间点TP4之间的第二区间P2中，起始信号FLM可以在第二区间P2的至少一部分中保持导通电压电平。例如，在第一子时间点TPS1，起始信号FLM可以从截止电压电平跃变为导通电压电平，并且在第二子时间点TPS2，起始信号FLM可以从导通电压电平跃变为截止电压电平。

另外，第一时钟信号CLK1可以具有具有导通电压电平的脉冲。

在这种情况下，第一开关元件M1可以响应于第一时钟信号CLK1而导通，并且可以将起始信号FLM传输到第一控制节点Q。因此，第一控制节点Q可以响应于起始信号FLM而具有导通电压电平(例如，第二电压VGL)。

第七开关元件M7可以响应于第一控制节点Q的信号V_Q而导通，并且可以下拉第一扫描信号SCAN[1](或扫描信号SCAN[i])。第二时钟信号CLK2可以作为第一扫描信号SCAN[1]被输出。

然而，因为第二时钟信号CLK2具有截止电压电平，所以第一扫描信号SCAN[1]可以具有截止电压电平。

第一电容器C1可以基于第一控制节点Q的信号V_Q(或第一控制节点Q的电压电平)和第一扫描信号SCAN[1]，存储截止电压电平和导通电压电平之间的电压差。

第五开关元件M5可以响应于第一时钟信号CLK1而导通，并且可以将第二电压VGL传输到第二控制节点QB。从而，第二控制节点QB可以具有第二电压VGL(例如，导通电压电平)。

即，在第二区间P2中，第一级ST1可以响应于起始信号FLM(或先前栅信号)而准备第一扫描信号SCAN[1]的输出。第二区间P2可以被定义为其中第一级ST1准备扫描信号的输出的准备区间(或起始信号FLM的检测区间)。

在第四时间点TP4和第五时间点TP5之间的第三区间P3中，第二时钟信号CLK2可以具有具有导通电压电平的脉冲。例如，在第三子时间点TPS3，第二时钟信号CLK2可以从截止电压电平跃变为导通电压电平，并且在第四子时间点TPS4，第二时钟信号CLK2可以从导通电压电平跃变为截止电压电平。

在这种情况下，因为第一控制节点Q通过第一电容器C1而具有导通电压电平，所以第七开关元件M7响应于第一控制节点Q的信号V_Q而保持导通状态。因此，第一扫描信号SCAN[1]可以根据第二时钟信号CLK2具有导通电压电平。在本公开中，第一控制节点Q可以通过第一电容器C1的自举而具有低于导通电压电平的电压电平(例如，第二导通电压电平2VGL)。

第四开关元件M4可以响应于第一控制节点Q的信号V_Q而导通，并且可以将第一时钟信号CLK1传输到第二控制节点QB。因此，第二控制节点QB可以根据具有截止电压电平的第一时钟信号CLK1而具有截止电压电平(例如，第一电压VGH)。

换句话说，在第三区间P3中，第一级ST1可以输出具有导通电压电平的第一扫描信号SCAN[1]，并且第三区间P3可以被定义为输出区间。

另一方面，接收第一级ST1的第一扫描信号SCAN[1]作为进位信号的第二级ST2(参见图8)可以响应于具有导通电压电平的第一扫描信号SCAN[1]，而准备第二扫描信号SCAN[2](或扫描信号SCAN[i+1])的输出。

此后，在第五时间点TP5和第六时间点TP6之间，第一时钟信号CLK1可以具有具有导通电压电平的脉冲。

在第五子时间点TPS5，第一开关元件M1可以响应于第一时钟信号CLK1而导通，并且第一控制节点Q可以连接到第一输入端子101。因为在第五时间点TP5和第六时间点TP6之间将具有截止电压电平的起始信号FLM施加到第一输入端子101，所以第一控制节点Q可以跃变为截止电压电平(或第一电压VGH)。

另外，第五开关元件M5可以响应于第一时钟信号CLK1而导通，并且第二电压VGL可以被传输到第二控制节点QB。第六开关元件M6可以响应于第二控制节点QB的信号V_QB而导通，并且可以上拉第一扫描信号SCAN[1](或扫描信号SCAN[i])。第一电压VGH可以作为第一扫描信号SCAN[1]被输出。

第二级ST2(例如，参见图8)的操作可以与第一级ST1在第三区间P3中的操作相同或相似，并且可以输出具有导通电压电平的第二扫描信号SCAN[2]。

接下来，随后的级(例如，参考图8描述的第三级ST3和第四级ST4)可以以一个水平时间1H的间隔顺序地输出扫描信号。

图11是示出在图9的第一级中测量的信号的另一示例的波形图。图11示出了与图10的波形图相对应的波形图，并且图10的波形图以虚线形式示出。

参考图9至图11，在第三时间点TP3与第四时间点TP4之间的区间中，起始信号FLM可以具有具有导通电压电平的脉冲。另外，第一时钟信号CLK1可以具有具有导通电压电平的脉冲。

在这种情况下，第一开关元件M1可以响应于第一时钟信号CLK1而导通，并且可以将起始信号FLM传输到第一控制节点Q。因此，第一控制节点Q可以响应于起始信号FLM而具有导通电压电平(例如，第二电压VGL)。

第七开关元件M7可以响应于第一控制节点Q的信号V_Q而导通，并且可以下拉第一扫描信号SCAN[1](或扫描信号SCAN[i])。第二时钟信号CLK2可以作为第一扫描信号SCAN[1]被输出。

然而，因为第二时钟信号CLK2具有截止电压电平，所以第一扫描信号SCAN[1]也可以具有截止电压电平。

第一电容器C1可以基于第一控制节点Q的信号V_Q(例如，第一控制节点Q的电压电平)和第一扫描信号SCAN[1]，存储截止电压电平和导通电压电平之间的电压差。

第五开关元件M5可以响应于第一时钟信号CLK1而导通，并且可以将第二电压VGL传输到第二控制节点QB。从而，第二控制节点QB可以具有第二电压VGL(例如，导通电压电平)。

换句话说，在第二区间P2中，第一级ST1可以响应于起始信号FLM(或先前栅信号)而准备第一扫描信号SCAN[1]的输出。

在第四时间点TP4和第五时间点TP5之间的第三区间P3中，第二时钟信号CLK2可以保持在截止电压电平，而不是具有具有导通电压电平的脉冲。

例如，时序控制器140(例如，参见图1)可以在与第一级ST1相对应的第三区间P3(即，第一级ST1的输出区间)中屏蔽第二时钟信号CLK2，以输出具有截止电压电平的第二时钟信号CLK2或阻止第二时钟信号CLK2的输出。

在这种情况下，因为第一控制节点Q通过第一电容器C1而具有导通电压电平，所以第七开关元件M7响应于第一控制节点Q的信号V_Q而保持导通状态。因此，根据第二时钟信号CLK2，第一扫描信号SCAN[1]可以保持在截止电压电平。

此后，在第五时间点TP5和第六时间点TP6之间，第一时钟信号CLK1可以具有具有导通电压电平的脉冲。

在这种情况下，第一开关元件M1可以响应于第一时钟信号CLK1而导通，并且第一控制节点Q可以连接到第一输入端子101。因为在第五时间点TP5和第六时间点TP6之间将具有截止电压电平的起始信号FLM施加到第一输入端子101，所以第一控制节点Q可以跃变为截止电压电平(例如，第一电压VGH)。

作为参考，当第一时钟信号CLK1在第五时间点TP5和第六时间点TP6之间具有截止电压电平时，第一控制节点Q的信号V_Q可以保持在导通电压电平(例如，第二电压VGL)。在这种情况下，在随后的区间中(例如，在第六时间点TP6之后)，可以将具有导通电压电平的第二时钟信号CLK2作为第一扫描信号SCAN[1]输出。因此，当在第三区间P3中屏蔽第二时钟信号CLK2时，第一时钟信号CLK1可以在紧接在第三区间P3之后的区间(即，第五时间点TP5与第六时间点TP6之间的区间)中具有具有导通电压电平的脉冲。

另一方面，因为在第四时间点TP4和第五时间点TP5作为进位信号被提供给第二级ST2(参见图8)的第一扫描信号SCAN[1]具有截止电压电平，所以第二扫描信号SCAN[2](或扫描信号SCAN[i+1])可以在第五时间点TP5和第六时间点TP6具有截止电压电平。

换句话说，显示设备100(参见图1)(或时序控制器140)可以屏蔽时钟信号CLK1和CLK2中的一个，并且因此可以屏蔽与被屏蔽的时钟信号相对应的级的输出(例如，第一级ST1的输出(扫描信号或进位信号))。

从而，扫描驱动器120可以在一个帧区间期间不输出扫描信号，并且也可以仅在一个帧区间内的特定区间中选择性地提供扫描信号，即，仅提供给扫描线SL1至SLn中的一些扫描线。因此，可以选择性地驱动一些像素。例如，代替在第三区间P3中屏蔽第二时钟信号CLK2，当在第五时间点TP5和第六时间点TP6之间的区间中屏蔽第一时钟信号CLK1时，第一扫描信号SCAN[1]可以具有导通电压电平，而第二扫描信号SCAN[2]可以具有截止电压电平。换句话说，可以仅选择被施加第一扫描信号SCAN[1]的第一扫描线SL1(参见图1)。

图12是示出根据示例实施例的图8的扫描驱动器的操作的波形图。

首先，参考图10至图12，图12中所示的起始信号FLM以及第一时钟信号CLK1和第二时钟信号CLK2可以分别与图11中所示的起始信号FLM以及第一时钟信号CLK1和第二时钟信号CLK2基本相同或相似。另外，图12中所示的第一扫描信号SCAN[1]和第二扫描信号SCAN[2]可以分别与图10中所示的第一扫描信号SCAN[1]和第二扫描信号SCAN[2]基本相同或相似。因此，可以省略冗余描述。

另一方面，第三扫描信号SCAN[3]可以具有其中第二扫描信号SCAN[2]根据具有具有截止电压电平的脉冲的第一时钟信号CLK1和第二时钟信号CLK2被移位半个周期的波形。类似地，第四扫描信号SCAN[4]可以具有其中第三扫描信号SCAN[3]被移位半个周期的波形。

在示例实施例中，时钟信号CLK1和CLK2中的至少一些可以在一个帧区间中包括的第一、第二和第三区间中被屏蔽。即，时序控制器140(参见图1)可以在帧区间期间屏蔽时钟信号CLK1和CLK2三次。

在第四时间点TP4与第五时间点TP5之间的第一屏蔽区间P_MASK1中，第二时钟信号CLK2可以被屏蔽并且可以具有截止电压电平，而不是具有具有导通电压电平的脉冲。

在这种情况下，第五级的操作可以与参考图11描述的第一级ST1(例如，参见图8)在第四时间点TP4和第五时间点TP5之间的操作基本相同，并且可以输出具有截止电压电平而不是具有具有导通电压电平的脉冲的第五扫描信号SCAN[5]。

如参考图11所描述的，第一屏蔽区间P_MASK1的宽度可以小于或等于第一时钟信号CLK1和第二时钟信号CLK2的周期，并且例如，可以是一个水平时间1H。另外，第一屏蔽区间P_MASK1可以对应于一条扫描线(例如，用于传输第五扫描信号SCAN[5]的第五扫描线)。

接下来，在第五时间点TP5和第六时间点TP6之间的初始化区间P_INT中，第一时钟信号CLK1可以具有具有导通电压电平的脉冲。第五级的第一控制节点Q和第二控制节点QB可以与参考图11描述的第一级ST1(例如，参见图8)在第五时间点TP5和第六时间点TP6之间的初始化基本相同地被初始化。

在图12中将初始化区间P_INIT示出为第一时钟信号CLK1和第二时钟信号CLK2的半个周期(例如，一个水平时间1H)，但是本公开不限于此。在其它实施例中，初始化区间P_INIT可以大于第二水平时间或两个水平时间。

在第六时间点TP6和第七时间点TP7之间的第二屏蔽区间P_MASK2中，可以屏蔽第一时钟信号CLK1和第二时钟信号CLK2中的每一个，并且第一时钟信号CLK1和第二时钟信号CLK2中的每一个的电压电平可以保持在截止电压电平。

由于第五扫描信号SCAN[5]被跳过，第五扫描信号SCAN[5]之后的扫描信号(例如，第六扫描信号SCAN[6]和第七扫描信号SCAN[7])在帧区间期间可以不具有具有导通电压电平的脉冲，而是可以仅具有截止电压电平。

因此，在第六时间点TP6之后，第一时钟信号CLK1和第二时钟信号CLK2可以保持在截止电压电平，并且因此，可以停止第七级之后的级的切换操作。因此，可以降低扫描驱动器120的功耗。

然而，随着时间从第六时间点TP6开始流逝，被跳过的扫描信号(例如，第五扫描信号SCAN[5]、第六扫描信号SCAN[6]和第七扫描信号SCAN[7])的电压电平可被改变。这是因为通过连接到对应级的输出端子104(参见图9)的第七晶体管M7(参见图9)等发生泄漏电流。

从而，根据本公开的示例实施例的显示设备100(和时序控制器140)可以进行控制，使得第一时钟信号CLK1和第二时钟信号CLK2中的每一个在第七时间点TP7和第八时间点TP8之间的唤醒区间P_WAKEUP(或复位区间)中具有至少一个脉冲(即，具有导通电压电平的脉冲)。

参考图8和图9，例如，当第一时钟信号CLK1具有具有导通电压电平的脉冲时，级ST1至ST4中的奇数级ST1和ST3的第五开关元件M5可以导通。可以将第二电压VGL施加到奇数级ST1和ST3的第二控制节点QB。因此，从奇数级ST1和ST3输出的扫描信号(例如，第五扫描信号SCAN[5]和第七扫描信号SCAN[7])的电压电平可以再次保持在截止电压电平。在本公开中，级ST1至ST4中的偶数级ST2和ST4的第三开关元件M3可以导通，并且第一电压VGH可以通过处于导通状态的第二开关元件M2和第三开关元件M3被施加到第一控制节点Q。之后，当第二时钟信号CLK2具有具有导通电压电平的脉冲时，级ST1至ST4中的奇数级ST1和ST3的第一控制节点Q可以被复位。级ST1至ST4中的偶数级ST2和ST4的第二控制节点QB可以被复位。因此，从偶数级ST2和ST4输出的扫描信号(例如，第六扫描信号SCAN[6])的电压电平可以再次保持在截止电压电平。

再次参考图12，可以通过测量和分析被跳过的扫描信号(例如，第五扫描信号SCAN[5]至第七扫描信号SCAN[7])中的变化来预设第七时间点TP7和第六时间点TP6之间的间隔，即第二屏蔽区间P_MASK2的宽度。第二屏蔽区间P_MASK2的宽度可以大于第一时钟信号CLK1和第二时钟信号CLK2的周期。

在第八时间点TP8之后的第三屏蔽区间P_MASK3中，可以屏蔽第一时钟信号CLK1和第二时钟信号CLK2中的每一个，并且第一时钟信号CLK1和第二时钟信号CLK2中的每一个的电压电平可以保持在截止电压电平。因此，可以停止级的切换操作，并且可以降低扫描驱动器120的功耗。第三屏蔽区间P_MASK3的宽度可以大于第一时钟信号CLK1和第二时钟信号CLK2的周期。

如参考图12所描述的，可以通过屏蔽时钟信号CLK1和CLK2来降低扫描驱动器120的功耗。时钟信号CLK1和CLK2可以在经过特定时间之后的特定时间点具有具有导通电平电压的脉冲，并且因此，可以补偿扫描信号的变化。

在本公开中，虽然在图12中仅示出第五扫描信号SCAN[5]至第七扫描信号SCAN[7]的电压电平被改变，但是本公开不限于此。例如，在低频驱动的情况下，可以改变所有扫描信号的电压电平。

图13是示出根据本公开的示例实施例的图1的显示设备的操作的波形图。

参考图1和图13，在整个第一帧区间FRAME1(或第一帧)中，数据信号可以具有有效值。

在这种情况下，在第一帧区间FRAME1中，时序控制器140可以在第一模式MODE1下操作，并且可以在没有屏蔽操作的情况下生成扫描时钟信号。从而，具有具有导通电压电平的脉冲的扫描信号可以被顺序地施加到第一扫描线SL1至第n扫描线SLn。

在第二帧区间FRAME2(或第二帧)的一些区间中，数据信号可以具有有效值，而在第二帧区间FRAME2的其余区间中，数据信号可以具有无效值。

在这种情况下，在第二帧区间FRAME2中，时序控制器140可以在第二模式MODE2下操作，并且可以确定扫描时钟信号的屏蔽时间点，以及可以在第二帧区间FRAME2的特定时间点(或特定区间)部分地屏蔽扫描时钟信号。从而，具有具有导通电压电平的脉冲的扫描信号可以被顺序地施加到第一扫描线SL1至第k-1扫描线SLk-1，并且仅具有截止电压电平(即，DC的形式)的扫描信号可以被施加到第k扫描线SLk至第n扫描线SLn。

当第一帧区间FRAME1和第二帧区间FRAME2交替重复时，可以在与第k扫描线SLk至第n扫描线SLn相对应的第二显示区域DA2(参见图2)中显示图像，其中，该图像具有60Hz的驱动频率，该驱动频率是与第一扫描线SL1至第k-1扫描线SLk-1相对应的第一显示区域DA1(参见图2)的120Hz的驱动频率的一半。

当时序控制器140在第二帧区间FRAME2至第p帧区间FRAMEp期间在第二模式MODE2下操作时，可以在第二显示区域DA2(参见图2)中显示具有较低频率的图像。例如，当p为120时，可以在第二显示区域DA2(参见图2)中显示具有1Hz频率的图像。

在本公开中，为了进一步降低功耗，显示设备100可以在以第二模式MODE2操作的同时相对于第二显示区域DA2(参见图2)共同地生成并输出数据信号。

图14是示出根据本公开的示例实施例的图1的显示设备中包括的时序控制器的示例的框图。

参考图1、图2和图14，时序控制器140可以包括区域确定器1410和时钟信号发生器1420。区域确定器1410和时钟信号发生器1420中的每一个可以被实现为逻辑电路。

区域确定器1410可以将输入图像数据DATA1中包括的当前帧数据与先前帧数据进行比较，并且可以确定其中显示静止图像或黑色图像的第二显示区域DA2。例如，区域确定器1410可以对当前帧数据和先前帧数据执行减法运算，并且可以将其中减法运算结果小于或等于参考值的区域确定为第二显示区域DA2。区域确定器1410可以生成关于第二显示区域DA2的信息S_DA2或关于第二显示区域DA2的起始线的信息L_START(例如，关于第k扫描线SLk的信息)。

时钟信号发生器1420可以生成时钟信号CLK1和CLK2，并且可以基于关于第二显示区域DA2的信息S_DA2(或关于起始线的信息L_START)屏蔽时钟信号CLK1和CLK2中的至少一个脉冲。参考图12，例如，时钟信号发生器1420可以在第一屏蔽区间P_MASK1中屏蔽第二时钟信号CLK2。另外，时钟信号发生器1420可以在与第一屏蔽区间P_MASK1间隔开的第二屏蔽区间P_MASK2中屏蔽第一时钟信号CLK1和第二时钟信号CLK2。

如参考图14所描述的，时序控制器140可以仅调整时钟信号CLK1和CLK2中的至少一个被屏蔽的时间点，从而选择性地仅驱动扫描线SL1至SLn中的一些以及与之相对应的一些像素。

图15是示出根据本公开的示例实施例的图1的显示设备中包括的数据驱动器的示例的框图。

参考图15，数据驱动器130可以包括移位寄存器1510、锁存器1520、解码器1530(或数模转换器(DAC))、输出缓冲器1540、伽马电压发生器1550和公共缓冲器(例如，部分缓冲器)1560。

移位寄存器1510可以以并行化的形式将从时序控制器140接收的图像数据DATA2提供给锁存器1520。换句话说，移位寄存器1510可以将图像数据(串行地提供的)转换为并行数据块，并且提供给锁存器1520。移位寄存器1510可以生成锁存器时钟信号并且将其提供给锁存器1520，并且锁存器时钟信号可以用于控制并行数据输出的时序。

锁存器1520可以锁存或临时存储从移位寄存器1510顺序地接收的数据块，并将接收到的数据块发送到解码器1530。

解码器1530可以使用伽马电压V_GAMMA将数字数据(即，并行化数据的灰度值)转换为模拟数据信号(或数据电压)。

输出缓冲器1540可以接收数据信号并且将数据信号输出到数据线DLs(即，参考图1描述的显示单元110的数据线DL1至DLm)。输出缓冲器1540可以包括连接到数据线DLs的源缓冲器。

输出缓冲器1540可以在第二模式下交替地或选择性地输出数据信号和从公共缓冲器1560提供的公共电压。

伽马电压发生器1550可以生成具有各种电压电平的伽马电压V_GAMMA。

伽马电压发生器1550可以包括将代表性伽马电压传输到电阻器串和电阻器串的抽头的伽马缓冲器。伽马电压发生器1550可以是数字伽马电压发生器。在这种情况下，从伽马电压发生器1550输出的伽马电压V_GAMMA可以是线性的或基本线性的。

公共缓冲器1560可以输出从伽马电压发生器1550提供的一个伽马电压作为公共电压(例如，与黑色灰度相对应的数据电压BLACK DATA)。

将参考图16描述根据本公开的示例实施例的输出缓冲器1540的配置。

图16是示出图15的数据驱动器中包括的输出缓冲器1540的示例的电路图。图17是示出根据本公开的示例实施例的图15的数据驱动器的操作的波形图。

首先，参考图16，输出缓冲器1540可以包括源缓冲器AMP1、AMP2、AMP3和AMP4以及开关SW1至SW8。功率放大器AMP_P可以表示图15中所示的公共缓冲器(例如，部分缓冲器)1560的示例。

第一源缓冲器AMP1可以通过第一开关SW1连接到第一输出端子OT1。例如，第一输出端子OT1可以连接到第一数据线DL1(参见图1)。

第二开关SW2可以连接在功率放大器AMP_P的输出端子与第一输出端子OT1之间。

类似地，第二源缓冲器AMP2可以通过第三开关SW3连接到第二输出端子OT2。例如，第二输出端子OT2可以连接到第二数据线DL2(参见图1)。

第四开关SW4可以连接在功率放大器AMP_P的输出端子与第二输出端子OT2之间。

第三源缓冲器AMP3可以通过第五开关SW5连接到第三输出端子OT3，并且第六开关SW6可以连接在功率放大器AMP_P的输出端子和第三输出端子OT3之间。第四源缓冲器AMP4可以通过第七开关SW7连接到第四输出端子OT4，并且第八开关SW8可以连接在功率放大器AMP_P的输出端子和第四输出端子OT4之间。

参考图16和图17，垂直同步信号Vsync可以周期性地具有低电平，并且帧区间FRAME1、FRAME2和FRAME3中的每一个的起始时间可以通过垂直同步信号Vsync来定义。换句话说，每个帧区间的起始时间可以与垂直同步信号Vsync同步。

在如图17中所示的整个第一帧区间FRAME1中，数据信号DATA具有有效值。从而，显示设备100在第一帧区间FRAME1中可以在第一模式下操作。

输出数据信号DATA的输出缓冲器1540(或源缓冲器AMP1、AMP2、AMP3和AMP4)可以正常操作，并且施加到输出缓冲器1540的偏置BIAS(或偏置电流)可以具有高电平。

输出缓冲器1540中的第一开关SW1、第三开关SW3、第五开关SW5和第七开关SW7可以导通，并且数据信号可以通过源缓冲器AMP1至AMP4和输出端子OT1至OT4输出到数据线。

在本公开中，因为在描述的实施例中公共缓冲器1560不向输出缓冲器1540供给单独的电压，所以公共缓冲器1560的输出POWER可以具有低电平。

扫描信号SCAN响应于数据信号DATA而在整个第一帧区间FAMRE1中具有具有导通电压电平(例如，低电平)的脉冲，并且图像可以显示在显示单元110(参见图1)的整个区域中。

数据信号DATA在第二帧区间FRAME2的一些区间中可以具有有效值。然而，显示设备100可以在第一模式下操作。参考图14，例如，时序控制器140可以将当前帧数据与先前帧数据进行比较，以确定其中显示静止图像或黑色图像的区域。时序控制器140可以确定与第一帧区间FRAME1相比，第二帧区间FRAME2中的图像被改变了。

输出数据信号DATA的输出缓冲器1540(或源缓冲器AMP1、AMP2、AMP3和AMP4)可以仅在第二帧区间FRAME2的一些区间中操作。为此，施加到输出缓冲器1540的偏置BIAS(或偏置电流)和公共缓冲器1560的输出POWER可以具有高电平。例如，公共缓冲器1560的输出POWER可以在第十一时间点TP11(在第十一时间点TP11，完成了要在第二帧区间FRAME2中使用的数据的接收)跃变为高电平。

输出缓冲器1540中的第一开关SW1、第三开关SW3、第五开关SW5和第七开关SW7可以导通，并且数据信号可以通过源缓冲器AMP1至AMP4和输出端子OT1至OT4输出到数据线。

之后，在第十二时间点TP12，即，在数据信号DATA具有公共电压(例如，与黑色灰度相对应的数据电压)的时间点，施加到输出缓冲器1540的偏置BIAS可以跃变为低电平。

接下来，输出缓冲器1540中的第二开关SW2、第四开关SW4、第六开关SW6和第八开关SW8可以导通，并且公共电压可以通过一个功率放大器AMP_P输出。在这种情况下，可以降低根据源缓冲器AMP1至AMP4的操作的功耗。

当显示设备100在第一模式下操作时，扫描信号SCAN在整个第二帧区间FAMRE2中可以具有具有导通电压电平(或低电平)的脉冲。

数据信号DATA在第三帧区间FRAME3的一些区间中可以具有有效值。在这种情况下，显示设备100可以在第二模式下操作。参考图14，例如，时序控制器140可以将当前帧数据与先前帧数据进行比较，以确定其中显示静止图像或黑色图像的区域。

输出数据信号DATA的输出缓冲器1540(或源缓冲器AMP1、AMP2、AMP3和AMP4)可仅在第三帧区间FRAME3的一些区间中操作。为此，施加到输出缓冲器1540的偏置BIAS(或偏置电流)可以在第十三时间点TP13再次跃变为高电平。

输出缓冲器1540中的第一开关SW1、第三开关SW3、第五开关SW5和第七开关SW7可以导通，并且数据信号可以通过源缓冲器AMP1至AMP4和输出端子OT1至OT4输出到数据线。

此后，施加到输出缓冲器1540的偏置BIAS可以在第十四时间点TP14跃变为低电平，输出缓冲器1540中的第二开关SW2、第四开关SW4、第六开关SW6和第八开关SW8可以导通，并且公共电压可以通过一个功率放大器AMP_P输出。

当显示设备100在第二模式下操作时，扫描信号SCAN在第三帧区间FAMRE3的一些区间中可以具有具有导通电压电平(或低电平)的脉冲。

图18是示出根据本公开的示例实施例的显示设备的框图。

参考图1和图18，除了显示设备100_1包括显示单元110_2之外，显示设备100_1可以与图1的显示设备100基本相同或相似。

显示单元110_2可以包括扫描线SL1a至SLna和SL1b至SLnb。扫描线SL1a至SLna和SL1b至SLnb可以包括奇数扫描线SL1a至SLna(例如，栅初始化线或第一扫描线)和偶数扫描线SL1b至SLnb(例如，栅线或第二扫描线)。奇数扫描线SL1a至SLna中的一条和偶数扫描线SL1b至SLnb中的一条可以布置为配成一对。

像素PXL可以连接到第一扫描线SL1a至SLna中的一条和第二扫描线SL1b至SLnb中的一条。例如，像素PXL可以连接到第i奇数扫描线SLia和第i偶数扫描线SLib。

像素PXL具有图3和/或图4中所示的像素结构。参考图3，例如，像素PXL中的第二晶体管T2、第三晶体管T3和第七晶体管T7的栅电极可以连接到第i奇数扫描线SLia，并且第四晶体管T4的栅电极可以连接到第i偶数扫描线SLib。

图19是示出根据本公开的示例实施例的图18的显示设备中包括的扫描驱动器的另一示例的框图。

扫描驱动器120_1可以包括初始化级ST1a至ST4a以及扫描级ST1b至ST3b。

因为初始化级ST1a至ST4a的连接配置与参考图8描述的级ST1至ST4的连接配置基本相同或相似，所以可以省略其冗余描述。

初始化级ST1a至ST4a可以连接(例如，交替地连接)到第一初始化时钟信号GI_CLK1和第二初始化时钟信号GI_CLK2，并且可以分别连接到奇数扫描线SL1a至SL4a。

类似地，扫描级ST1b至ST3b可以连接(例如，交替地连接)到第一扫描时钟信号GW_CLK1和第二扫描时钟信号GW_CLK2，并且可以分别连接到偶数扫描线SL1b至SL3b。

在本公开中，第一初始化级ST1a可以接收起始信号FLM作为进位信号，并且可以输出第一栅初始化信号GI[1]。第二初始化级ST2a和第一扫描级ST1b可以接收第一栅初始化信号GI[1]作为进位信号。因此，位于同一行中的初始化级和扫描级可以被同步，以同时输出信号。例如，第三初始化级ST3a可以与第二扫描级ST2b同步，以同时输出第三栅初始化信号GI[3]和第二栅信号GW[2]。

根据示例实施例，初始化级ST1a至ST4a和扫描级ST1b至ST3b中的每一个可以与参考图9描述的第一级ST1基本相同或相似。即，初始化级ST1a至ST4a可以基于第一初始化时钟信号GI_CLK1和第二初始化时钟信号GI_CLK2将进位信号移位半个周期并且输出进位信号。扫描级ST1b至ST3b也可以基于第一扫描时钟信号GW_CLK1和第二扫描时钟信号GW_CLK2将进位信号移位半个周期，并且输出进位信号。

在本公开中，初始化时钟信号GI_CLK1和GI_CLK2与扫描时钟信号GW_CLK1和GW_CLK2在图19中被示为彼此分离，但是本公开不限于此。例如，第一初始化时钟信号GI_CLK1可以具有与第一扫描时钟信号GW_CLK1相同的波形和相同的相位。

扫描驱动器120_1可以分别包括初始化级ST1a至ST4a和扫描级ST1b至ST3b，使得显示设备100_1可以进一步减少显示质量的劣化。

参考图3和图12，例如，在第一屏蔽区间P_MASK1中，第二时钟信号CLK2可以被屏蔽，并且第五扫描信号SCAN[5]可以被跳过。

在这种情况下，接收第五扫描信号SCAN[5]作为当前扫描信号的像素PXL可以接收第四扫描信号SCAN[4]作为先前的扫描信号。第四晶体管T4可以通过具有具有导通电压电平的脉冲的第四扫描信号SCAN[4]导通。初始化电源电压Vint可以被传输到第三节点N3，并且还可以被存储在存储电容器Cst中。之后，因为第五扫描信号SCAN[5]具有截止电压电平，所以可以不向存储电容器Cst提供数据电压，并且像素PXL可以响应于存储电容器Cst中存储的初始化电源电压Vint而发光。为了使像素PXL响应于正常数据电压而发光，可以在对时钟信号的屏蔽操作期间跳过栅初始化信号和栅信号。

根据本公开的示例实施例的扫描驱动器120_1可以分别包括初始化级ST1a至ST4a和扫描级ST1b至ST3b，以独立地跳过栅初始化信号和栅信号。从而，像素PXL可以正常操作或发光。

图20是示出根据本公开的示例实施例的图19的扫描驱动器的操作的波形图。

参考图20，第一初始化时钟信号GI_CLK1和第二初始化时钟信号GI_CLK2可以与参考图12描述的第一时钟信号CLK1和第二时钟信号CLK2基本相同。另外，第一扫描时钟信号GW_CLK1和第二扫描时钟信号GW_CLK2可以与参考图12描述的第一时钟信号CLK1和第二时钟信号CLK2基本相同。

在第四屏蔽区间P_GI中，可以屏蔽第一初始化时钟信号GI_CLK1的脉冲。

在这种情况下，尽管第k-1栅初始化信号GI[k-1]具有具有导通电压电平的脉冲，但是第k栅初始化信号GI[k]可以具有截止电压电平。从而，接收第k栅初始化信号GI[k]的像素的初始化不被执行，并且该像素可以具有在先前帧区间中记录的数据信号。此外，第k+1栅初始化信号GI[k+1]具有具有导通电压电平的脉冲。

此后，在第五屏蔽区间P_GW中，可以屏蔽第二扫描时钟信号GW_CLK2的脉冲。

在这种情况下，尽管第k-1栅信号GW[k-1]和第k+1栅信号GW[k+1]具有具有导通电压电平的脉冲，但是第k栅信号GW[k]可以具有截止电压电平。从而，不将数据信号写入到接收第k栅信号GW[k]的像素，并且该像素可以具有在先前帧区间中记录的数据信号。

接下来，当施加发射控制信号时，像素可以基于在先前帧区间中记录的数据信号发光。即，可以减少显示质量由于像素以诸如初始化电源电压Vint的不希望的数据信号发光而劣化的现象。

依据根据本公开的示例实施例的显示设备和扫描驱动器，可以在一个帧区间的一些区间中屏蔽时钟信号中的一个，从而屏蔽与被屏蔽的时钟信号相对应的级的输出(即，扫描信号(例如，栅信号或进位信号))。因此，在显示设备中，可以在不添加单独的电路配置的情况下，仅驱动显示面板的部分区域，从而降低功耗。

另外，在显示设备中，可以在屏蔽扫描信号的同时将时钟信号保持在截止电平，从而进一步降低功耗。可以在屏蔽扫描信号的同时，在低频率下将唤醒脉冲施加到时钟信号，从而防止显示质量劣化。

注意，尽管在示例实施例中具体描述了上述本公开的技术精神，但是上述示例实施例用于说明目的，而不是限制本公开。此外，本领域技术人员将理解，可以在不脱离本公开的范围和精神的情况下，进行各种修改。

本公开的范围不限于在说明书的具体实施方式中描述的细节，而是可以由权利要求书限定。另外，应当理解，根据权利要求书的含义和范围及其等同物构思的所有修改和实施例均包括在本公开的范围内。

可以使用任何合适的硬件、固件(例如，专用集成电路)、软件或软件、固件和硬件的组合，来实现根据本文描述的本公开实施例的电子或电气设备和/或任何其它相关设备或部件。例如，这些设备的各种部件可以形成在一个集成电路(IC)芯片上或形成在单独的IC芯片上。此外，这些设备的各种部件可以在柔性印刷电路薄膜、带载封装(TCP)、印刷电路板(PCB)上实现，或者形成在一个基板上。此外，这些设备的各种部件可以是在一个或多个计算设备中的一个或多个处理器上运行的、执行计算机程序指令以及与其它系统部件交互以执行本文描述的各种功能的进程或线程。计算机程序指令存储在可以使用标准存储器设备的计算设备中实现的存储器(例如，随机存取存储器(RAM))中。计算机程序指令还可以存储在诸如例如CD-ROM、闪存驱动器等的其它非暂时性计算机可读介质中。此外，本领域技术人员应该认识到，不脱离本公开的示例性实施例的精神和范围的情况下，各种计算设备的功能可以组合或集成到单个计算设备中，或者特定计算设备的功能可以分布在一个或多个其它计算设备上。

Claims (20)

1.一种显示设备，包括：

时序控制器，被配置为生成时钟信号、起始信号和图像数据；

扫描驱动器，包括被配置为响应于所述起始信号而顺序地输出所述时钟信号作为扫描信号的多个级；

数据驱动器，被配置为基于所述图像数据生成数据信号；以及

显示单元，包括被配置为响应于所述扫描信号而发射具有与所述数据信号相对应的亮度的光的多个像素，

其中，所述时序控制器被配置为在包括于一个帧区间中、并彼此间隔开的第一区间、第二区间和第三区间中屏蔽所述时钟信号中的至少一个。

2.根据权利要求1所述的显示设备，其中，所述多个级中的每一级响应于进位信号而输出所述时钟信号中的时钟信号作为所述扫描信号中的扫描信号，

所述多个级中的第一级接收所述起始信号作为所述进位信号，并且

所述多个级中的除所述第一级之外的其余级接收所述多个级中的先前级的扫描信号作为所述进位信号。

3.根据权利要求2所述的显示设备，其中：

所述时钟信号包括第一时钟信号和第二时钟信号，

所述第一时钟信号具有脉冲波形，并且

所述第二时钟信号是其中所述第一时钟信号被移位半个周期的信号。

4.根据权利要求3所述的显示设备，其中：

所述多个级中的所述第一级输出所述第二时钟信号作为所述扫描信号，并且

所述多个级中的与所述第一级邻近的第二级输出所述第一时钟信号作为所述扫描信号。

5.根据权利要求3所述的显示设备，其中，在所述帧区间的所述第一区间中，所述时序控制器屏蔽所述第一时钟信号和所述第二时钟信号中的至少一个。

6.根据权利要求5所述的显示设备，其中，在所述帧区间的所述第一区间中，所述时序控制器屏蔽所述第二时钟信号并且不屏蔽所述第一时钟信号。

7.根据权利要求6所述的显示设备，其中，所述第二时钟信号在第一时间点和第二时间点之间包括具有第一电压电平的脉冲，并且在第三时间点和第四时间点之间被保持在不同于所述第一电压电平的第二电压电平，

所述第一时间点、所述第二时间点、所述第三时间点和第四时间点顺序地间隔开所述第二时钟信号的半个周期，并且

所述第三时间点和所述第四时间点在所述第一区间中。

8.根据权利要求7所述的显示设备，其中，所述第一时钟信号在所述第二时间点和所述第三时间点之间包括具有所述第一电压电平的脉冲，并且在所述第四时间点和第五时间点之间包括具有所述第一电压电平的脉冲，并且

所述第五时间点与所述第四时间点间隔开所述第一时钟信号的半个周期。

9.根据权利要求5所述的显示设备，其中，所述第一区间对应于所述多个级中的至少一个级。

10.根据权利要求9所述的显示设备，其中，所述第一区间小于所述第一时钟信号的周期。

11.根据权利要求3所述的显示设备，其中，所述时序控制器在所述第二区间中屏蔽所述第一时钟信号和所述第二时钟信号中的至少一个。

12.根据权利要求11所述的显示设备，其中，所述第二区间大于所述第一时钟信号的周期。

13.根据权利要求3所述的显示设备，其中，所述第一时钟信号和所述第二时钟信号中的每一个在所述第二区间和所述第三区间之间具有至少一个脉冲。

14.根据权利要求3所述的显示设备，其中，所述时序控制器在所述第三区间中屏蔽所述第一时钟信号和所述第二时钟信号中的至少一个。

15.根据权利要求14所述的显示设备，其中，所述第三区间大于所述第一时钟信号的周期。

16.根据权利要求1所述的显示设备，其中，所述时序控制器在第一模式下输出所述时钟信号中的时钟信号的脉冲，在第二模式下在所述第一区间、所述第二区间和所述第三区间中屏蔽所述时钟信号的所述脉冲中的至少一个，并且周期性地在所述第一模式和所述第二模式之间进行模式转换。

17.根据权利要求16所述的显示设备，其中，所述多个像素中的每一个像素包括：

发光元件；

第一晶体管，包括连接到第一电源线的第一电极、连接到第一节点的第二电极、连接到第二节点的栅电极以及被配置为接收公共控制电压的主体；

第二晶体管，被配置为响应于所述扫描信号中的扫描信号而将所述数据信号传输到所述第二节点；以及

连接所述第一节点和所述发光元件的第三晶体管。

18.根据权利要求17所述的显示设备，其中，在所述第一模式下，具有第一电压电平的所述公共控制电压被施加到所述多个像素，并且

在所述第二模式下，具有与所述第一电压电平不同的第二电压电平的所述公共控制电压被施加到所述多个像素中的一些像素。

19.根据权利要求17所述的显示设备，其中，所述显示单元包括彼此分离的第一像素区域和第二像素区域，

所述多个像素中的位于所述第一像素区域中的第一像素中的每一个连接到第一公共控制线，以接收所述公共控制电压，并且

所述多个像素中的位于所述第二像素区域中的第二像素中的每一个连接到第二公共控制线，以接收所述公共控制电压。

20.一种显示设备，包括：

时序控制器，被配置为生成第一时钟信号、第二时钟信号、起始信号和图像数据；

包括多个级的扫描驱动器，其中，所述多个级基于所述第一时钟信号输出与所述起始信号相对应的第一扫描信号，并且基于所述第二时钟信号顺序地输出与所述第一扫描信号相对应的第二扫描信号；

被配置为基于所述图像数据生成数据信号的数据驱动器；以及

包括像素的显示单元，其中，所述像素中的每一个被配置为响应于所述第一扫描信号而被初始化，并且被配置为响应于所述第二扫描信号而发射具有与所述数据信号相对应的亮度的光，

其中，所述时序控制器在包括于一个帧区间中的第一区间中屏蔽所述第一时钟信号和所述第二时钟信号中的至少一个。

Images