JP2014035543A - 走査駆動装置およびその駆動方法 - Google Patents

走査駆動装置およびその駆動方法 Download PDF

Info

Publication number
JP2014035543A
JP2014035543A JP2012244549A JP2012244549A JP2014035543A JP 2014035543 A JP2014035543 A JP 2014035543A JP 2012244549 A JP2012244549 A JP 2012244549A JP 2012244549 A JP2012244549 A JP 2012244549A JP 2014035543 A JP2014035543 A JP 2014035543A
Authority
JP
Japan
Prior art keywords
clock signal
node
voltage
transistor
signal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2012244549A
Other languages
English (en)
Inventor
Tae-Jin Kim
台 鎭 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2014035543A publication Critical patent/JP2014035543A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G3/00—Devices in which the computing operation is performed mechanically
    • G06G3/02—Devices in which the computing operation is performed mechanically for performing additions or subtractions, e.g. differential gearing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/02—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes by tracing or scanning a light beam on a screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

【課題】Ｎ型酸化物薄膜トランジスタを利用した走査駆動装置およびその駆動方法を提供する。
【解決手段】走査駆動ブロックは、第１入力信号によって第１クロック信号入力端に入力されるクロック信号を第１ノードに伝達する第１トランジスタと、第１ノードの電圧によって第１電源電圧を第２ノードに伝達する第２トランジスタと、第２ノードと第２クロック信号入力端の間に連結し、第２クロック信号入力端に入力されるクロック信号によって第２ノードの電圧を変動させる第１キャパシタと、第２ノードと第３ノードの間に連結し、第２ノードの電圧変動によって第３ノードの電圧を変動させる第２キャパシタと、第３ノードと第４ノードの間に連結し、第３ノードの電圧変動によって第４ノードの電圧を変動させる第３キャパシタと、および第４ノードの電圧によって第１クロック信号入力端に入力されるクロック信号を出力端に伝達する第３トランジスタを含む。
【選択図】図３

Description

本発明は、走査駆動装置およびその駆動方法に関し、より詳細には、Ｎ型酸化物薄膜トランジスタを利用した走査駆動装置およびその駆動方法に関する。
最近の表示装置産業では、高速駆動や大型画面などの技術が注目されている。非晶質シリコン薄膜トランジスタ（amorphous−Ｓｉ ＴＦＴ）は、移動度が低くて電流駆動能力が低いため、高速駆動および大型画面の実現には適さない。低温ポリシリコン（Low Temperature Poly-Silicon：ＬＴＰＳ）薄膜トランジスタは、移動度は高いが、ＬＴＰＳの遅い結晶化速度とＬＴＰＳ結晶化工程上の不良問題により、大型画面の実現に困難がある。Ｎ型低温ポリシリコン薄膜トランジスタは、電流駆動能力は優秀であるがノイズに敏感であるため、ノイズに鈍感なＰ型低温ポリシリコン薄膜トランジスタが主に利用されている。
最近、非晶質ＩＧＺＯ（Indium-Galium-Zinc-Oxide）、ＺｎＯ（Zinc-Oxide）、ＴｉＯ（Titanum Oxide）などの酸化物を活性化層として有する酸化物薄膜トランジスタ（Oxide ＴＦＴ）が、非晶質シリコン薄膜トランジスタと低温ポリシリコン薄膜トランジスタの代替素子として認められている。酸化物薄膜トランジスタは、非晶質シリコン薄膜トランジスタに比べて移動度が高く、素子特性の均一度（uniformity）も非晶質シリコン薄膜トランジスタと同じような水準であるという長所を有している。さらに、酸化物薄膜トランジスタは、透明かつフレキシブル（flexible）な特性を有しており、透明表示装置、自動車ガラス、建物ガラス、ゴーグルなどの多様な類型の表示装置に適用することができるという長所を有している。
Ｎ型酸化物薄膜トランジスタの材料特性と種類は、Ｐ型酸化物薄膜トランジスタの材料特性と種類よりも優れているため、Ｎ型酸化物薄膜トランジスタが表示装置の高速駆動および大型画面の実現に適する。Ｎ型酸化物薄膜トランジスタは、負の閾値電圧特性を有する。
しかし、既に開発された表示装置の走査駆動装置は、Ｐ型低温ポリシリコン薄膜トランジスタを利用したＰ型走査駆動装置であって、Ｐ型低温ポリシリコン薄膜トランジスタは正の閾値電圧特性を有する。したがって、既に開発されたＰ型走査駆動装置に負の閾値電圧特性を有するＮ型酸化物薄膜トランジスタを適用するには困難がある。
本発明が解決しようとする技術的課題は、Ｎ型酸化物薄膜トランジスタを利用した走査駆動装置およびその駆動方法を提供することを目的とする。
本発明の一実施形態に係る走査駆動装置は、複数の走査駆動ブロックを含み、前記複数の走査駆動ブロックそれぞれは、第１入力信号入力端に入力される第１入力信号によって第１クロック信号入力端に入力されるクロック信号を第１ノードに伝達する第１トランジスタ、前記第１ノードの電圧によって第１電源電圧を第２ノードに伝達する第２トランジスタ、前記第２ノードと第２クロック信号入力端の間に連結し、前記第２クロック信号入力端に入力されるクロック信号によって前記第２ノードの電圧を変動させる第１キャパシタ、前記第２ノードと第３ノードの間に連結し、前記第２ノードの電圧変動によって前記第３ノードの電圧を変動させる第２キャパシタ、前記第３ノードと第４ノードの間に連結し、前記第３ノードの電圧変動によって前記第４ノードの電圧を変動させる第３キャパシタ、および前記第４ノードの電圧によって前記第１クロック信号入力端に入力されるクロック信号を走査線に連結した出力端に伝達する第３トランジスタを含む。
第３クロック信号入力端に入力されるクロック信号によって第２電源電圧を前記出力端に伝達する第４トランジスタをさらに含んでもよい。
前記出力端と前記第２電源電圧の間に連結し、前記出力端に出力される出力信号の電圧を格納する第４キャパシタをさらに含んでもよい。
前記第３クロック信号入力端に入力されるクロック信号によって第３電源電圧を前記第４ノードに伝達する第５トランジスタをさらに含んでもよい。
初期化信号によって前記第１電源電圧を前記第１ノードに伝達する第６トランジスタをさらに含んでもよい。
第２入力信号入力端に入力される第２入力信号によって前記第１電源電圧を前記第１ノードに伝達する第７トランジスタをさらに含んでもよい。
前記第１ノードと前記第１電源電圧の間に連結し、前記第１ノードの電圧を格納する第５キャパシタをさらに含んでもよい。
前記第３クロック信号入力端に入力されるクロック信号によって前記第１電源電圧を前記第３ノードに伝達する第８トランジスタをさらに含んでもよい。
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ、前記第５トランジスタ、前記第６トランジスタ、前記第７トランジスタ、および前記第８トランジスタのうちの少なくともいずれか１つは、Ｎ型酸化物薄膜トランジスタであってもよい。
前記第１電源電圧は論理ハイレベルの電圧であり、前記第２電源電圧は論理ローレベルの電圧であり、前記第３電源電圧は前記第２電源電圧よりも低いレベルの論理ローレベルの電圧であってもよい。
前記複数の走査駆動ブロックのうちの複数の第１走査駆動ブロックにおいて、第１クロック信号入力端には第１クロック信号が入力され、第２クロック信号入力端には第２クロック信号が入力され、第３クロック信号入力端には第３クロック信号が入力され、前記複数の走査駆動ブロックのうちの複数の第２走査駆動ブロックにおいて、第１クロック信号入力端には第４クロック信号が入力され、第２クロック信号入力端には前記第３クロック信号が入力され、第３クロック信号入力端には前記第２クロック信号が入力されてもよい。
前記複数の第１走査駆動ブロックにおいて、第１入力信号入力端には先に配列した第２走査駆動ブロックの走査信号が入力され、第２入力信号入力端には次に配列した第２走査駆動ブロックの走査信号が入力されてもよい。
前記複数の第２走査駆動ブロックにおいて、第１入力信号入力端には先に配列した第１走査駆動ブロックの走査信号が入力され、第２入力信号入力端には次に配列した第１走査駆動ブロックの走査信号が入力されてもよい。
前記第１クロック信号と前記第２クロック信号は同じ周期を有し、前記第３クロック信号は前記第２クロック信号のデューティだけシフトされた信号であり、前記第４クロック信号は前記第１クロック信号のデューティだけシフトされた信号であってもよい。
前記第２クロック信号は前記第１クロック信号よりも大きい電圧範囲を有する信号であり、前記第３クロック信号は前記第４クロック信号よりも大きい電圧範囲を有する信号であってもよい。
前記初期化信号によって前記第１電源電圧を前記第３ノードに伝達する第８トランジスタをさらに含んでもよい。
前記第１入力信号入力端に入力される第１入力信号によって第４クロック信号入力端に入力されるクロック信号を前記第３ノードに伝達する第９トランジスタをさらに含んでもよい。
前記初期化信号によって前記第３電源電圧を前記第４ノードに伝達する第１０トランジスタをさらに含んでもよい。
前記初期化信号によって前記第２電源電圧を前記出力端に伝達する第１１トランジスタをさらに含んでもよい。
前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ、前記第５トランジスタ、前記第６トランジスタ、前記第７トランジスタ、前記第８トランジスタ、前記第９トランジスタ、前記第１０トランジスタ、前記第１１トランジスタのうちの少なくともいずれか１つは、Ｎ型酸化物薄膜トランジスタであってもよい。
前記第１電源電圧は論理ハイレベルの電圧であり、前記第２電源電圧は論理ローレベルの電圧であり、前記第３電源電圧は前記第２電源電圧よりも低いレベルの論理ローレベルの電圧であってもよい。
前記複数の走査駆動ブロックのうちの複数の第１走査駆動ブロックにおいて、第１クロック信号入力端には第１クロック信号が入力され、第２クロック信号入力端には第２クロック信号が入力され、第３クロック信号入力端には第３クロック信号が入力され、第４クロック信号入力端には第４クロック信号が入力され、前記複数の走査駆動ブロックのうちの複数の第２走査駆動ブロックにおいて、第１クロック信号入力端には第４クロック信号が入力され、第２クロック信号入力端には前記第３クロック信号が入力され、第３クロック信号入力端には前記第２クロック信号が入力され、第４クロック信号入力端には前記第１クロック信号が入力されてもよい。
前記複数の第１走査駆動ブロックにおいて、第１入力信号入力端には先に配列した第２走査駆動ブロックの走査信号が入力され、第２入力信号入力端には次に配列した第２走査駆動ブロックの走査信号が入力されてもよい。
前記複数の第２走査駆動ブロックにおいて、第１入力信号入力端には先に配列した第１走査駆動ブロックの走査信号が入力され、第２入力信号入力端には次に配列した第１走査駆動ブロックの走査信号が入力されてもよい。
前記第１クロック信号と前記第２クロック信号は同じ周期を有し、前記第３クロック信号は前記第２クロック信号のデューティだけシフトされた信号であり、前記第４クロック信号は前記第１クロック信号のデューティだけシフトされた信号であってもよい。
前記第２クロック信号は前記第１クロック信号よりも大きい電圧範囲を有する信号であり、前記第３クロック信号は前記第４クロック信号よりも大きい電圧範囲を有する信号であってもよい。
本発明の他の実施形態に係る第１クロック信号入力端に入力されるクロック信号を第１ノードに伝達する第１トランジスタ、前記第１ノードにゲート電極が連結し、オン電圧の第１電源電圧を第２ノードに伝達する第２トランジスタ、前記第２ノードと第２クロック信号入力端の間に連結している第１キャパシタ、前記第２ノードと第３ノードの間に連結している第２キャパシタ、前記第３ノードと第４ノードの間に連結している第３キャパシタ、および前記第４ノードにゲート電極が連結し、前記第１クロック信号入力端に入力されるクロック信号を走査線に連結した出力端に伝達する第３トランジスタを含む走査駆動ブロックを複数含む走査駆動装置の駆動方法は、前記第１ノード、前記第２ノード、および前記第３ノードに前記第１電源電圧を印加する段階、前記第４ノードにオフ電圧の第３電源電圧を印加する段階、および前記出力端を通じてオフ電圧の第２電源電圧を出力する段階を含む。
前記出力端を通じてオフ電圧の第２電源電圧を出力する段階は、前記出力端に前記第２電源電圧を伝達する第４トランジスタのゲート電極に連結した第３クロック信号入力端に入力されるクロック信号によって前記第４トランジスタがターンオンする段階を含んでもよい。
前記第４ノードにオフ電圧の第３電源電圧を印加する段階は、前記第４ノードに前記第３電源電圧を伝達する第５トランジスタのゲート電極に連結した第３クロック信号入力端に入力されるクロック信号によって前記第５トランジスタがターンオンする段階を含んでもよい。
前記第１ノード、前記第２ノード、および前記第３ノードに前記第１電源電圧を印加する段階は、前記第１トランジスタのゲート電極に連結した第１入力信号入力端に入力される第１入力信号によって前記第１トランジスタがターンオンする段階、前記第２クロック信号入力端に入力されるクロック信号の電圧変動によって前記第２ノードの電圧が変動して前記第２トランジスタがターンオンする段階、および前記第３ノードに前記第１電源電圧を伝達する第８トランジスタのゲート電極に連結した第３クロック信号入力端に入力されるクロック信号によって前記第８トランジスタがターンオンする段階を含んでもよい。
前記第１クロック信号入力端に入力されるクロック信号および前記第２クロック信号入力端に入力されるクロック信号がオン電圧に変動し、前記第３クロック信号入力端に入力されるクロック信号がオフ電圧に変動することにより、前記出力端を通じて前記第１クロック信号入力端に入力されるオン電圧のクロック信号が出力される段階をさらに含んでもよい。
前記出力端を通じて前記第１クロック信号入力端に入力されるクロック信号を出力する段階は、前記第２クロック信号入力端に入力されるクロック信号がオン電圧に変動することによって前記第２ノードの電圧が変動する段階、前記第２ノードの電圧が変動することによって前記第３ノードの電圧が変動する段階、および前記第３ノードの電圧が変動することによって前記第４ノードの電圧がオン電圧に変動する段階を含んでもよい。
前記第１ノードに前記第１電源電圧を伝達する第７トランジスタのゲート電極に連結した第２入力信号入力端に入力される第２入力信号によって前記第７トランジスタがターンオンする段階、および前記第３クロック信号入力端に入力されるクロック信号によって前記第４トランジスタおよび前記第５トランジスタがターンオンし、前記出力端を通じて前記第２電源電圧が出力される段階をさらに含んでもよい。
前記第１ノード、前記第２ノード、および前記第３ノードに前記第１電源電圧を印加する段階は、前記第１ノードに前記第１電源電圧を伝達する第６トランジスタのゲート電極に入力される初期化信号によって前記第６トランジスタがターンオンする段階、および前記第３ノードに前記第１電源電圧を伝達する第８トランジスタのゲート電極に連結した第３クロック信号入力端に入力されるクロック信号によって前記第８トランジスタがターンオンする段階を含んでもよい。
前記第１ノード、前記第２ノード、および前記第３ノードに前記第１電源電圧を印加する段階は、前記第１ノードに前記第１電源電圧を伝達する第６トランジスタのゲート電極に入力される初期化信号によって前記第６トランジスタがターンオンする段階、および前記第３ノードに前記第１電源電圧を伝達する第８トランジスタのゲート電極に入力される初期化信号によって前記第８トランジスタがターンオンする段階を含んでもよい。
前記第４ノードにオフ電圧の第３電源電圧を印加する段階は、前記第４ノードに前記第３電源電圧を伝達する第１０トランジスタのゲート電極に入力される初期化信号によって前記第１０トランジスタがターンオンする段階を含んでもよい。
前記出力端を通じてオフ電圧の第２電源電圧を出力する段階は、前記出力端に前記第２電源電圧を伝達する第１１トランジスタのゲート電極に入力される初期化信号によって前記第１１トランジスタがターンオンする段階を含んでもよい。
本発明によれば、Ｎ型酸化物薄膜トランジスタを利用することによって走査駆動装置を実現することができ、Ｎ型酸化物薄膜トランジスタを利用することによって表示装置の高速駆動性能をさらに向上させることができる。
本発明の一実施形態に係る表示装置を示すブロック図である。 本発明の一実施形態に係る走査駆動装置の構成を示すブロック図である。 図２の走査駆動装置に含まれている一実施形態に係る走査駆動ブロックを示す回路図である。 図２の走査駆動装置の駆動方法を説明するためのタイミング図である。 本発明の他の実施形態に係る走査駆動装置の構成を示すブロック図である。 図５の走査駆動装置に含まれている一実施形態に係る走査駆動ブロックを示す回路図である。 図５の走査駆動装置の駆動方法を説明するためのタイミング図である。
以下、添付の図面を参照しながら、本発明の実施形態について、本発明が属する技術分野において通常の知識を有する者が容易に実施できるように詳しく説明する。本発明は多様に相違した形態で実現されることができ、ここで説明する実施形態に限定されることはない。
また、多様な実施形態において、同じ構成を有する構成要素については同じ符号を使用しながら代表的に第１実施形態において説明し、その他の実施形態では第１実施形態とは異なる構成についてのみ説明する。
本発明を明確に説明するために説明上で不必要な部分は省略し、明細書全体に渡って同一または類似する構成要素については同じ参照符号を付与する。
明細書全体において、ある部分が他の部分と「連結」しているとするとき、これは「直接的に連結」している場合だけではなく、その中間に他の素子をおいて「電気的に連結」している場合も含む。また、ある部分がある構成要素を「含む」とするとき、これは特に反対となる記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含むことを意味する。
図１は、本発明の一実施形態に係る表示装置を示すブロック図である。図１を参照すれば、表示装置は、信号制御部１００、走査駆動部２００、データ駆動部３００、および表示部５００を含む。
信号制御部１００は、外部装置から入力される映像信号（Ｒ、Ｇ、Ｂ）およびその表示を制御する入力制御信号を受信する。映像信号（Ｒ、Ｇ、Ｂ）は各画素（ＰＸ）の輝度（luminance）情報を含んでおり、輝度は定められた数、例えば、１０２４（＝２１０）、２５６（＝２８）、または６４（＝２６）個の階調（gray）を有している。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）と水平同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などがある。
信号制御部１００は、入力映像信号（Ｒ、Ｇ、Ｂ）と入力制御信号に基づいて入力映像信号（Ｒ、Ｇ、Ｂ）を表示部５００およびデータ駆動部３００の動作条件に合うように適切に処理し、走査制御信号（ＣＯＮＴ１）、データ制御信号（ＣＯＮＴ２）、および映像データ信号（ＤＡＴ）を生成する。信号制御部１００は、走査制御信号（ＣＯＮＴ１）を走査駆動部２００に伝達する。信号制御部１００は、データ制御信号（ＣＯＮＴ２）および映像データ信号（ＤＡＴ）をデータ駆動部３００に伝達する。
表示部５００は、複数の走査線（Ｓ１〜Ｓｎ）、複数のデータ線（Ｄ１〜Ｄｍ）、および複数の信号線（Ｓ１〜Ｓｎ、Ｄ１〜Ｄｍ）に連結し、大略行列形態で配列する複数の画素（ＰＸ）を含む。複数の走査線（Ｓ１〜Ｓｎ）は大略行方向に延長し、互いが大略平行である。複数のデータ線（Ｄ１〜Ｄｍ）は大略列方向に延長し、互いがほぼ平行である。表示部５００の複数の画素（ＰＸ）は、外部から第１電源電圧（ＥＬＶＤＤ）および第２電源電圧（ＥＬＶＳＳ）が供給される。
走査駆動部２００は複数の走査線（Ｓ１〜Ｓｎ）に連結し、走査制御信号（ＣＯＮＴ１）により画素（ＰＸ）に対するデータ信号の印加をターンオン（turn on）させるゲートオン電圧（Ｖｏｎ）とターンオフ（turn off）させるゲートオフ電圧（Ｖｏｆｆ）の組み合わせからなる走査信号を複数の走査線（Ｓ１〜Ｓｎ）に印加する。
走査制御信号（ＣＯＮＴ１）は、走査開始信号（ＳＳＰ）、クロック信号（ＳＣＬＫ）、初期化信号（ＳＩＮＩＴ）などを含む。走査開始信号（ＳＳＰ）は、一フレームの映像を表示するための第１走査信号を発生させる信号である。クロック信号（ＳＣＬＫ）は、複数の走査線（Ｓ１〜Ｓｎ）に順に走査信号を印加させるための同期信号である。初期化信号（ＳＩＮＩＴ）は、複数の走査線（Ｓ１〜Ｓｎ）にゲートオフ電圧の走査信号を一括的に印加させる信号である。
データ駆動部３００は複数のデータ線（Ｄ１〜Ｄｍ）に連結し、映像データ信号（ＤＡＴ）による階調電圧を選択する。データ駆動部３００は、データ制御信号（ＣＯＮＴ２）によって選択した階調電圧をデータ信号として複数のデータ線（Ｄ１〜Ｄｍ）に印加する。
上述した駆動装置１００、２００、３００それぞれは、少なくとも１つの集積回路チップの形態で画素領域外部に装着されたり、可撓性印刷回路膜（flexible printed circuit film）上に装着されたり、ＴＣＰ（tape carrier package）の形態で表示部５００に付着されたり、別途の印刷回路基板（printed circuit board）上に装着されたり、または信号線（Ｓ１〜Ｓｎ、Ｄ１〜Ｄｍ）と共に画素領域外部に集積されたりする。
図２は、本発明の一実施形態に係る走査駆動装置の構成を示すブロック図である。図２を参照すれば、走査駆動装置２１０は、順に配列する複数の走査駆動ブロック（２１０＿１、２１０＿２、２１０＿３、…）を含む。各走査駆動ブロック（２１０＿１、２１０＿２、２１０＿３、…）は入力信号を受信し、複数の走査線（Ｓ１〜Ｓｎ）それぞれに伝達される走査信号（Ｓ［１］、Ｓ［２］、Ｓ［３］、…）を生成する。
複数の走査駆動ブロック（２１０＿１、２１０＿２、２１０＿３、…）それぞれは、初期化信号入力端（ＩＮＩＴ）、第１クロック信号入力端（ＣＬＫ１）、第２クロック信号入力端（ＣＬＫ２）、第３クロック信号入力端（ＣＬＫ３）、第１入力信号入力端（ＩＮ）、第２入力信号入力端（ＩＮＢ）、および出力端（ＯＵＴ）を含む。
複数の走査駆動ブロック（２１０＿１、２１０＿２、２１０＿３、…）の初期化信号入力端（ＩＮＩＴ）には、初期化信号（ＳＩＮＩＴ）が入力される。
複数の走査駆動ブロック（２１０＿１、２１０＿２、２１０＿３、…）のうちの奇数番目の走査駆動ブロック（２１０＿１、２１０＿３、…）において、第１クロック信号入力端（ＣＬＫ１）には第１クロック信号（ＳＣＬＫ１）が入力され、第２クロック信号入力端（ＣＬＫ２）には第２クロック信号（ＳＣＬＫ２）が入力され、第３クロック信号入力端（ＣＬＫ３）には第３クロック信号（ＳＣＬＫ３）が入力される。
また、複数の走査駆動ブロック（２１０＿１、２１０＿２、２１０＿３、…）のうちの偶数番目の走査駆動ブロック（２１０＿２、…）において、第１クロック信号入力端（ＣＬＫ１）には第４クロック信号（ＳＣＬＫ４）が入力され、第２クロック信号入力端（ＣＬＫ２）には第３クロック信号（ＳＣＬＫ３）が入力され、第３クロック信号入力端（ＣＬＫ３）には第２クロック信号（ＳＣＬＫ２）が入力される。
複数の走査駆動ブロック（２１０＿１、２１０＿２、２１０＿３、…）の第１入力信号入力端（ＩＮ）には、先に配列した走査駆動ブロックの出力端（ＯＵＴ）を通じて出力される走査信号が入力される。すなわち、偶数番目の走査駆動ブロック（２１０＿２、…）の第１入力信号入力端（ＩＮ）には、先に配列した奇数番目の走査駆動ブロックの出力端（ＯＵＴ）を通じて出力される走査信号が入力される。また、奇数番目の走査駆動ブロック（２１０＿１、２１０＿３、…）の第１入力信号入力端（ＩＮ）には、先に配列した偶数番目の走査駆動ブロックの出力端（ＯＵＴ）を通じて出力される走査信号が入力される。このとき、一番目の走査駆動ブロック（２１０＿１）の第１入力信号入力端（ＩＮ）には、走査開始信号（ＳＳＰ）が入力される。
複数の走査駆動ブロック（２１０＿１、２１０＿２、２１０＿３、…）の第２入力信号入力端（ＩＮＢ）には、次に配列した走査駆動ブロックの出力端（ＯＵＴ）を通じて出力される走査信号が入力される。すなわち、偶数番目の走査駆動ブロック（２１０＿２、…）の第２入力信号入力端（ＩＮＢ）には、次に配列した奇数番目の走査駆動ブロックの出力端（ＯＵＴ）を通じて出力される走査信号が入力される。また、奇数番目の走査駆動ブロック（２１０＿１、２１０＿３、…）の第２入力信号入力端（ＩＮＢ）には、次に配列した偶数番目の走査駆動ブロックの出力端（ＯＵＴ）を通じて出力される走査信号が入力される。
複数の走査駆動ブロック（２１０＿１、２１０＿２、２１０＿３、…）の出力端（ＯＵＴ）は、複数の走査線（Ｓ１〜Ｓｎ）に連結する。各走査駆動ブロック（２１０＿１、２１０＿２、２１０＿３、…）は、初期化信号入力端（ＩＮＩＴ）、複数のクロック信号入力端（ＣＬＫ１、ＣＬＫ２、ＣＬＫ３）、第１入力信号入力端（ＩＮ）、および第２入力信号入力端（ＩＮＢ）に入力される信号によって生成された走査信号（Ｓ［１］、Ｓ［２］、Ｓ［３］、…）を出力端（ＯＵＴ）に出力する。
図３は、図２の走査駆動装置に含まれている一実施形態に係る走査駆動ブロックを示す回路図である。図３を参照すれば、走査駆動ブロック（２１０＿ｋ）は、複数のトランジスタ（Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４、Ｍ１５、Ｍ１６、Ｍ１７、Ｍ１８）および複数のキャパシタ（Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５）を含む。
第１トランジスタ（Ｍ１１）は、第１入力信号入力端（ＩＮ）に連結しているゲート電極、第１クロック信号入力端（ＣＬＫ１）に連結している一電極、および第１ノード（Ｎ１１）に連結している他電極を含む。第１トランジスタ（Ｍ１１）は、第１入力信号入力端（ＩＮ）に入力される第１入力信号によって第１クロック信号入力端（ＣＬＫ１）に入力されるクロック信号を第１ノード（Ｎ１１）に伝達する。
第２トランジスタ（Ｍ１２）は、第１ノード（Ｎ１１）に連結しているゲート電極、第１電源電圧（ＶＧＨ）に連結している一電極、および第２ノード（Ｎ１２）に連結している他電極を含む。第２トランジスタ（Ｍ１２）は、第１ノード（Ｎ１１）の電圧によって第１電源電圧（ＶＧＨ）を第２ノード（Ｎ１２）に伝達する。
第３トランジスタ（Ｍ１３）は、第４ノード（Ｎ１４）に連結しているゲート電極、第１クロック信号入力端（ＣＬＫ１）に連結している一電極、および出力端（ＯＵＴ）に連結している他電極を含む。第３トランジスタ（Ｍ１３）は、第４ノード（Ｎ１４）の電圧によって第１クロック信号入力端（ＣＬＫ１）に入力されるクロック信号を出力端（ＯＵＴ）に伝達する。
第４トランジスタ（Ｍ１４）は、第３クロック信号入力端（ＣＬＫ３）に連結しているゲート電極、第２電源電圧（ＶＧＬ１）に連結している一電極、および出力端（ＯＵＴ）に連結している他電極を含む。第４トランジスタ（Ｍ１４）は、第３クロック信号入力端（ＣＬＫ３）に入力されるクロック信号によって第２電源電圧（ＶＧＬ１）を出力端（ＯＵＴ）に伝達する。
第５トランジスタ（Ｍ１５）は、第３クロック信号入力端（ＣＬＫ３）に連結しているゲート電極、第３電源電圧（ＶＧＬ２）に連結している一電極、および第４ノード（Ｎ１４）に連結している他電極を含む。第５トランジスタ（Ｍ１５）は、第３クロック信号入力端（ＣＬＫ３）に入力されるクロック信号によって第３電源電圧（ＶＧＬ２）を第４ノード（Ｎ１４）に伝達する。
第６トランジスタ（Ｍ１６）は、初期化信号入力端（ＩＮＩＴ）に連結しているゲート電極、第１電源電圧（ＶＧＨ）に連結している一電極、および第１ノード（Ｎ１１）に連結している他電極を含む。第６トランジスタ（Ｍ１６）は、初期化信号入力端（ＩＮＩＴ）に入力される初期化信号（ＳＩＮＩＴ）によって第１電源電圧（ＶＧＨ）を第１ノード（Ｎ１１）に伝達する。
第７トランジスタ（Ｍ１７）は、第２入力信号入力端（ＩＮＢ）に連結しているゲート電極、第１電源電圧（ＶＧＨ）に連結している一電極、および第１ノード（Ｎ１１）に連結している他電極を含む。第７トランジスタ（Ｍ１７）は、第２入力信号入力端（ＩＮＢ）に入力される第２入力信号によって第１電源電圧（ＶＧＨ）を第１ノード（Ｎ１１）に伝達する。
第８トランジスタ（Ｍ１８）は、第３クロック信号入力端（ＣＬＫ３）に連結しているゲート電極、第１電源電圧（ＶＧＨ）に連結している一電極、および第３ノード（Ｎ１３）に連結している他電極を含む。第８トランジスタ（Ｍ１８）は、第３クロック信号入力端（ＣＬＫ３）に入力されるクロック信号によって第１電源電圧（ＶＧＨ）を第３ノード（Ｎ１３）に伝達する。
第１キャパシタ（Ｃ１１）は、第２クロック信号入力端（ＣＬＫ２）に連結している一電極および第２ノード（Ｎ１２）に連結している他電極を含む。第１キャパシタ（Ｃ１１）は、第２クロック信号入力端（ＣＬＫ２）に入力されるクロック信号によって第２ノード（Ｎ１２）の電圧を変動させる。
第２キャパシタ（Ｃ１２）は、第２ノード（Ｎ１２）に連結している一電極および第３ノード（Ｎ１３）に連結している他電極を含む。第２キャパシタ（Ｃ１２）は、第２ノード（Ｎ１２）の電圧変動によって第３ノード（Ｎ１３）の電圧を変動させる。
第３キャパシタ（Ｃ１３）は、第３ノード（Ｎ１３）に連結している一電極および第４ノード（Ｎ１４）に連結している他電極を含む。第３キャパシタ（Ｃ１３）は、第３ノード（Ｎ１３）の電圧変動によって第４ノード（Ｎ１４）の電圧を変動させる。
第４キャパシタ（Ｃ１４）は、第２電源電圧（ＶＧＬ１）に連結している一電極および出力端（ＯＵＴ）に連結している他電極を含む。第４キャパシタ（Ｃ１４）は、出力端（ＯＵＴ）に出力される出力信号の電圧を格納する。
第５キャパシタ（Ｃ１５）は、第１電源電圧（ＶＧＨ）に連結している一電極および第１ノード（Ｎ１１）に連結している他電極を含む。第５キャパシタ（Ｃ１５）は、第１ノード（Ｎ１１）の電圧を格納する。
複数のトランジスタ（Ｍ１１、Ｍ１２、Ｍ１３、Ｍ１４、Ｍ１５、Ｍ１６、Ｍ１７、Ｍ１８）は、Ｎ型酸化物薄膜トランジスタであってもよい。Ｎ型酸化物薄膜トランジスタをターンオンさせるゲートオン電圧は論理ハイレベルの電圧であり、ターンオフさせるゲートオフ電圧は論理ローレベルの電圧である。
第１電源電圧（ＶＧＨ）は論理ハイレベルの電圧であり、第２電源電圧（ＶＧＬ１）は論理ローレベルの電圧であり、第３電源電圧（ＶＧＬ２）は第２電源電圧（ＶＧＬ１）よりも低いレベルの論理ローレベルの電圧である。
図４は、図２の走査駆動装置の駆動方法を説明するためのタイミング図である。図２〜図４を参照すれば、走査駆動装置２１０は、複数の走査駆動（ブロック２１０＿１、２１０＿２、２１０＿３、…）それぞれのノード電圧を初期化する初期化区間（ｔ１１〜ｔ１２区間）およびゲートオン電圧の走査信号（Ｓ［１］、Ｓ［２］、Ｓ［３］、…）を順に出力する走査区間（Ｔ１３以後の区間）によって駆動する。
説明の便宜のために、初期化信号（ＳＩＮＴ）のオン電圧は５Ｖであってオフ電圧は−１２Ｖであり、走査開始信号（ＳＳＰ）と走査信号（Ｓ［１］、Ｓ［２］、Ｓ［３］、…）のオン電圧は５Ｖであってオフ電圧は−７Ｖであり、第１クロック信号（ＳＣＬＫ１）と第４クロック信号（ＳＣＬＫ４）のオン電圧は５Ｖであってオフ電圧は０Ｖであり、第２クロック信号（ＳＣＬＫ２）と第３クロック信号（ＳＣＬＫ３）のオン電圧は５Ｖであってオフ電圧は−１２Ｖであると仮定する。また、第１電源電圧（ＶＧＨ）は５Ｖであり、第２電源電圧（ＶＧＬ１）は−７Ｖであり、第３電源電圧（ＶＧＬ２）は−１０Ｖであると仮定する。各信号の電圧範囲は限定されることはなく、条件に応じて変更してもよい。
初期化区間（ｔ１１〜ｔ１２区間）において、初期化信号（ＳＩＮＩＴ）、第２クロック信号（ＳＣＬＫ２）、および第３クロック信号（ＳＣＬＫ３）がオン電圧で印加される。第４トランジスタ（Ｍ１４）、第５トランジスタ（Ｍ１５）、第６トランジスタ（Ｍ１６）、および第８トランジスタ（Ｍ１８）がターンオンする。ターンオンした第６トランジスタ（Ｍ１６）を通じて第１ノード（Ｎ１１）に第１電源電圧（ＶＧＨ）が伝達される。第１ノード（Ｎ１１）の電圧によって第２トランジスタ（Ｍ１２）がターンオンし、第２ノード（Ｎ１２）に第１電源電圧（ＶＧＨ）が伝達される。ターンオンした第８トランジスタ（Ｍ１８）を通じて第１電源電圧（ＶＧＨ）が第３ノード（Ｎ１３）に伝達される。第１ノード（Ｎ１１）、第２ノード（Ｎ１２）、および第３ノード（Ｎ１３）の電圧を５Ｖに初期化する。そして、ターンオンした第５トランジスタ（Ｍ１５）を通じて第４ノード（Ｎ１４）に第３電源電圧（ＶＧＬ２）が伝達される。第４ノード（Ｎ１４）の電圧は−１０Ｖとなり、第３トランジスタ（Ｍ１３）を完全にターンオフさせる。ターンオンした第４トランジスタ（Ｍ１４）を通じて出力端（ＯＵＴ）に第２電源電圧（ＶＧＬ１）が伝達され、出力端（ＯＵＴ）を通じてゲートオフ電圧（−７Ｖ）の走査信号が出力される。
初期化区間（ｔ１１〜ｔ１２区間）において、奇数番目の走査駆動ブロック（２１０＿１、２１０＿３、…）と偶数番目の走査駆動ブロック（２１０＿２、…）の複数のクロック信号入力端（ＣＬＫ１、ＣＬＫ２、ＣＬＫ３）に入力されるクロック信号の電圧レベルが互いに同じであるため、奇数番目の走査駆動ブロック（２１０＿１、２１０＿３、…）と偶数番目の走査駆動ブロック（２１０＿２、…）は同じように動作し、ゲートオフ電圧（−７Ｖ）の走査信号を同時に出力する。
走査区間（ｔ１３以後の区間）において、第１クロック信号（ＳＣＬＫ１）と第２クロック信号（ＳＣＬＫ２）は同じ周期を有する。このとき、第３クロック信号（ＳＣＬＫ３）は第２クロック信号（ＳＣＬＫ２）のデューティ（duty）だけシフトされた信号であり、第４クロック信号（ＳＣＬＫ４）は第１クロック信号（ＳＣＬＫ１）のデューティだけシフトされた信号である。また、第２クロック信号（ＳＣＬＫ２）は第１クロック信号（ＳＣＬＫ１）よりも大きい電圧範囲を有し、第３クロック信号（ＳＣＬＫ３）は第４クロック信号（ＳＣＬＫ４）よりも大きい電圧範囲を有する。走査区間の間、初期化信号（ＳＩＮＩＴ）はオフ電圧（−１２Ｖ）を維持する。
まず、一番目の走査駆動ブロック（２１０＿１）の動作について説明する。ｔ１３〜ｔ１４区間において、オン電圧の走査開始信号（ＳＳＰ）が第１入力信号として第１入力信号入力端（ＩＮ）に印加される。このとき、第１クロック信号（ＳＣＬＫ１）および第２クロック信号（ＳＣＬＫ２）はオフ電圧であり、第３クロック信号（ＳＣＬＫ３）および第４クロック信号（ＳＣＬＫ４）はオン電圧である。第１入力信号入力端（ＩＮ）にオン電圧の走査開始信号（ＳＳＰ）が印加されることによって第１トランジスタ（Ｍ１１）がターンオンし、第１ノード（Ｎ１１）に０Ｖの第１クロック信号（ＳＣＬＫ１）が伝達される。このとき、第２クロック信号（ＳＣＬＫ２）が０Ｖから−１２Ｖに変動することにより、第１キャパシタ（Ｃ１１）によるカップリングによって第２ノード（Ｎ１２）の電圧も−１２Ｖだけ低くなり、結局、第２トランジスタ（Ｍ１２）はゲート−ソース電圧差によってターンオンする。ターンオンした第２トランジスタ（Ｍ１２）を通じて第１電源電圧（ＶＧＨ）が第２ノード（Ｎ１２）に伝達される。第２ノード（Ｎ１２）の電圧は５Ｖとなる。第３クロック信号（ＳＣＬＫ３）によって第８トランジスタ（Ｍ１８）がターンオンし、第３ノード（Ｎ１３）に第１電源電圧（ＶＧＨ）が伝達される。第３ノード（Ｎ１３）の電圧は５Ｖとなる。第３クロック信号（ＳＣＬＫ３）によって第５トランジスタ（Ｍ１５）がターンオンし、第４ノード（Ｎ１４）に第３電源電圧（ＶＧＬ２）が伝達される。第４ノード（Ｎ１４）の電圧は−１０Ｖとなる。第３トランジスタ（Ｍ１３）は完全にターンオフした状態を維持する。第３クロック信号（ＳＣＬＫ３）によって第４トランジスタ（Ｍ１４）がターンオンし、出力端（ＯＵＴ）に第２電源電圧（ＶＧＬ２）が伝達される。出力端（ＯＵＴ）を通じてゲートオフ電圧（７Ｖ）の走査信号（Ｓ［１］）が出力される。
ｔ１４〜ｔ１５区間において、第１クロック信号（ＳＣＬＫ１）および第２クロック信号（ＳＣＬＫ２）がオン電圧で印加され、第３クロック信号（ＳＣＬＫ３）および第４クロック信号（ＳＣＬＫ４）がオフ電圧で印加される。第２クロック信号（ＳＣＬＫ２）が−１２Ｖから５Ｖに変動することにより、第１キャパシタ（Ｃ１１）によるカップリングによって第２ノード（Ｎ１２）の電圧は５Ｖから２２Ｖに変動する。第２ノード（Ｎ１２）の電圧が５Ｖから２２Ｖに変動することにより、第２キャパシタ（Ｃ１２）によるカップリングによって第３ノード（Ｎ１３）の電圧が５Ｖから２２Ｖに変動する。第３ノード（Ｎ１３）の電圧が５Ｖから２２Ｖに変動することにより、第３キャパシタ（Ｃ１３）によるカップリングによって第４ノード（Ｎ１４）の電圧が−１０Ｖから７Ｖに変動する。第４ノード（Ｎ１４）の電圧によって第３トランジスタ（Ｍ１３）がターンオンし、オン電圧（５Ｖ）の第１クロック信号（ＳＣＬＫ１）が出力端（ＯＵＴ）に伝達される。出力端（ＯＵＴ）を通じてゲートオン電圧５Ｖの走査信号（Ｓ［１］）が出力される。
ｔ１５〜ｔ１６区間において、第１クロック信号（ＳＣＬＫ）１および第２クロック信号（ＳＣＬＫ２）がオフ電圧で印加され、第３クロック信号（ＳＣＬＫ３）および第４クロック信号（ＳＣＬＫ４）がオン電圧で印加される。このとき、第２走査駆動ブロック（２１０＿２）のゲートオン電圧（５Ｖ）の走査信号が第２入力信号として第２入力信号入力端（ＩＮＢ）に印加される。第７トランジスタ（Ｍ１７）がターンオンし、第１ノード（Ｎ１１）に第１電源電圧（ＶＧＨ）が伝達される。第１ノード（Ｎ１１）の電圧は５Ｖとなる。第２トランジスタ（Ｍ１２）がターンオンし、第２ノード（Ｎ１２）に第１電源電圧（ＶＧＨ）が伝達される。第２ノード（Ｎ１２）の電圧は５Ｖとなる。第８トランジスタ（Ｍ１８）がターンオンし、第３ノード（Ｎ１３）に第１電源電圧（ＶＧＨ）が伝達される。第３ノード（Ｎ１３）の電圧は５Ｖとなる。第３クロック信号（ＳＣＬＫ３）によって第５トランジスタ（Ｍ１５）がターンオンし、第４ノード（Ｎ１４）に−１０Ｖの第３電源電圧（ＶＧＬ２）が伝達される。第４ノード（Ｎ１４）の電圧は−１０Ｖとなる。第４ノード（Ｎ１４）の電圧によって第３トランジスタ（Ｍ１３）はターンオフする。第３クロック信号（ＳＣＬＫ３）によって第４トランジスタ（Ｍ１４）がターンオンし、第２電源電圧（ＶＧＬ１）が出力端（ＯＵＴ）に伝達される。出力端（ＯＵＴ）を通じてゲートオフ電圧（７Ｖ）の走査信号（Ｓ［１］）が出力される。このとき、第４キャパシタ（Ｃ１４）に第２電源電圧（ＶＧＬ１）が充電される。
ｔ１６〜ｔ１７区間において、第１クロック信号（ＳＣＬＫ１）および第２クロック信号（ＳＣＬＫ２）がオン電圧で印加され、第３クロック信号（ＳＣＬＫ３）および第４クロック信号（ＳＣＬＫ４）がオフ電圧で印加される。第１ノード（Ｎ１１）の電圧は５Ｖであり、第２トランジスタ（Ｍ１２）はターンオンした状態を維持するため、第２クロック信号（ＳＣＬＫ２）が−１２Ｖから５Ｖに変動しても、第２ノード（Ｎ１２）の電圧は５Ｖで維持される。第２ノード（Ｎ１２）の電圧が変動しないため、第３ノード（Ｎ１３）の電圧も５Ｖで維持され、第４ノード（Ｎ１４）の電圧も−１０Ｖで維持される。第３トランジスタ（Ｍ１３）はターンオフした状態を維持する。第４キャパシタ（Ｃ１４）に格納された第２電源電圧（ＶＧＬ１）により、ゲートオフ電圧（７Ｖ）の走査信号（Ｓ［１］）が出力端（ＯＵＴ）を通じて出力され続ける。
ｔ１７以後の区間において、第３クロック信号入力端（ＣＬＫ３）に入力される第３クロック信号（ＳＣＬＫ３）がオン電圧で入力されるたびに、第４ノード（Ｎ１４）の電圧が−１０Ｖで第３キャパシタ（Ｃ１３）に充電され、出力端（ＯＵＴ）の電圧が−７Ｖで第４キャパシタ（Ｃ１４）に充電される。これにより、出力端（ＯＵＴ）を通じてゲートオフ電圧（７Ｖ）の走査信号（Ｓ［１］）が出力され続ける。
第２走査駆動ブロック（２１０＿２）において、第１クロック信号入力端（ＣＬＫ１）には第４クロック信号（ＳＣＬＫ４）が入力され、第２クロック信号入力端（ＣＬＫ２）には第３クロック信号（ＳＣＬＫ３）が入力され、第３クロック信号入力端（ＣＬＫ３）には第２クロック信号（ＳＣＬＫ２）が入力され、第１入力信号入力端（ＩＮ）には一番目の走査駆動ブロック（２１０＿１）の走査信号（Ｓ［１］）が入力される。すなわち、二番目の走査駆動ブロック（２１０＿２）には、一番目の走査駆動ブロック（２１０＿１）に入力されるクロック信号の１デューティだけ遅延したクロック信号と第１入力信号が入力される。したがって、二番目の走査駆動ブロック（２１０＿２）は、一番目の走査駆動ブロック（２１０＿１）よりもクロック信号の１デューティだけ遅延して走査信号（Ｓ［２］）を出力する。
このような方式により、複数の走査駆動ブロック（２１０＿１、２１０＿２、２１０＿３、…）は、ゲートオン電圧の走査信号（Ｓ［１］、Ｓ［２］、Ｓ［３］、…）を順に出力する。
図５は、本発明の他の実施形態に係る走査駆動装置の構成を示すブロック図である。図５を参照すれば、走査駆動装置２２０は、順に配列される複数の走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）を含む。各走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）は入力信号を受信し、複数の走査線（Ｓ１〜Ｓｎ）それぞれに伝達される走査信号（Ｓ［１］、Ｓ［２］、Ｓ［３］、…）を生成する。
複数の走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）それぞれは、初期化信号入力端（ＩＮＩＴ）、第１クロック信号入力端（ＣＬＫ１）、第２クロック信号入力端（ＣＬＫ２）、第３クロック信号入力端（ＣＬＫ３）、第４クロック信号入力端（ＣＬＫ４）、第１入力信号入力端（ＩＮ）、第２入力信号入力端（ＩＮＢ）、および出力端（ＯＵＴ）を含む。
複数の走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）の初期化信号入力端（ＩＮＩＴ）には、初期化信号（ＳＩＮＩＴ）が入力される。
複数の走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）のうちの奇数番目の走査駆動ブロック（２２０＿１、２２０＿３、…）において、第１クロック信号入力端（ＣＬＫ１）には第１クロック信号（ＳＣＬＫ１）が入力され、第２クロック信号入力端（ＣＬＫ２）には第２クロック信号（ＳＣＬＫ２）が入力され、第３クロック信号入力端（ＣＬＫ３）には第３クロック信号（ＳＣＬＫ３）が入力され、第４クロック信号入力端（ＣＬＫ４）には第４クロック信号（ＳＣＬＫ４）が入力される。
また、複数の走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）のうちの偶数番目の走査駆動ブロック（２２０＿２、…）において、第１クロック信号入力端（ＣＬＫ１）には第４クロック信号（ＳＣＬＫ４）が入力され、第２クロック信号入力端（ＣＬＫ２）には第３クロック信号（ＳＣＬＫ３）が入力され、第３クロック信号入力端（ＣＬＫ３）には第２クロック信号（ＳＣＬＫ２）が入力され、第４クロック信号入力端（ＣＬＫ４）には第１クロック信号（ＳＣＬＫ１）が入力される。
複数の走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）の第１入力信号入力端（ＩＮ）には、先に配列した走査駆動ブロックの出力端（ＯＵＴ）を通じて出力される走査信号が入力される。すなわち、偶数番目の走査駆動ブロック（２２０＿２、…）の第１入力信号入力端（ＩＮ）には、先に配列した奇数番目の走査駆動ブロックの出力端（ＯＵＴ）を通じて出力される走査信号が入力される。また、奇数番目の走査駆動ブロック（２２０＿１、２２０＿３、…）の第１入力信号入力端（ＩＮ）には、先に配列した偶数番目の走査駆動ブロックの出力端（ＯＵＴ）を通じて出力される走査信号が入力される。このとき、一番目の走査駆動ブロック（２２０＿１）の第１入力信号入力端（ＩＮ）には、走査開始信号（ＳＳＰ）が入力される。
複数の走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）の第２入力信号入力端（ＩＮＢ）には、次に配列した走査駆動ブロックの出力端（ＯＵＴ）を通じて出力される走査信号が入力される。すなわち、偶数番目の走査駆動ブロック（２２０＿２、…）の第２入力信号入力端（ＩＮＢ）には、次に配列した奇数番目の走査駆動ブロックの出力端（ＯＵＴ）を通じて出力される走査信号が入力される。また、奇数番目の走査駆動ブロック（２２０＿１、２２０＿３、…）の第２入力信号入力端（ＩＮＢ）には、次に配列した偶数番目の走査駆動ブロックの出力端（ＯＵＴ）を通じて出力される走査信号が入力される。
複数の走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）の出力端（ＯＵＴ）は、複数の走査線（Ｓ１〜Ｓｎ）に連結する。各走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）は、初期化信号入力端（ＩＮＩＴ）、複数のクロック信号入力端（ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４）、第１入力信号入力端（ＩＮ）、および第２入力信号入力端（ＩＮＢ）に入力される信号によって生成された走査信号（Ｓ［１］、Ｓ［２］、Ｓ［３］、…）を出力端（ＯＵＴ）に出力する。
図６は、図５の走査駆動装置に含まれている一実施形態に係る走査駆動ブロックを示す回路図である。図６を参照すれば、走査駆動ブロック（２２０＿ｋ）は、複数のトランジスタ（Ｍ２１、Ｍ２２、Ｍ２３、Ｍ２４、Ｍ２５、Ｍ２６、Ｍ２７、Ｍ２８、Ｍ２９、Ｍ３０、Ｍ３１）および複数のキャパシタ（Ｃ２１、Ｃ２２、Ｃ２３、Ｃ２４、Ｃ２５）を含む。
第１トランジスタ（Ｍ２１）は、第１入力信号入力端（ＩＮ）に連結しているゲート電極、第１クロック信号入力端（ＣＬＫ１）に連結している一電極、および第１ノード（Ｎ２１）に連結している他電極を含む。第１トランジスタ（Ｍ２１）は、第１入力信号入力端（ＩＮ）に入力される第１入力信号によって第１クロック信号入力端（ＣＬＫ１）に入力されるクロック信号を第１ノード（Ｎ２１）に伝達する。
第２トランジスタ（Ｍ２２）は、第１ノード（Ｎ２１）に連結しているゲート電極、第１電源電圧（ＶＧＨ）に連結している一電極、および第２ノード（Ｎ２２）に連結している他電極を含む。第２トランジスタ（Ｍ２２）は、第１ノード（Ｎ２１）の電圧によって第１電源電圧（ＶＧＨ）を第２ノード（Ｎ２２）に伝達する。
第３トランジスタ（Ｍ２３）は、第４ノード（Ｎ２４）に連結しているゲート電極、第１クロック信号入力端（ＣＬＫ１）に連結している一電極、および出力端（ＯＵＴ）に連結している他電極を含む。第３トランジスタ（Ｍ２３）は、第４ノード（Ｎ２４）の電圧によって第１クロック信号入力端（ＣＬＫ１）に入力されるクロック信号を出力端（ＯＵＴ）に伝達する。
第４トランジスタ（Ｍ２４）は、第３クロック信号入力端（ＣＬＫ３）に連結しているゲート電極、第２電源電圧（ＶＧＬ１）に連結している一電極、および出力端（ＯＵＴ）に連結している他電極を含む。第４トランジスタ（Ｍ２４）は、第３クロック信号入力端（ＣＬＫ３）に入力されるクロック信号によって第２電源電圧（ＶＧＬ１）を出力端（ＯＵＴ）に伝達する。
第５トランジスタ（Ｍ２５）は、第３クロック信号入力端（ＣＬＫ３）に連結しているゲート電極、第３電源電圧（ＶＧＬ２）に連結している一電極、および第４ノード（Ｎ２４）に連結している他電極を含む。第５トランジスタ（Ｍ２５）は、第３クロック信号入力端（ＣＬＫ３）に入力されるクロック信号によって第３電源電圧（ＶＧＬ２）を第４ノード（Ｎ２４）に伝達する。
第６トランジスタ（Ｍ２６）は、初期化信号入力端（ＩＮＩＴ）に連結しているゲート電極、第１電源電圧（ＶＧＨ）に連結している一電極、および第１ノード（Ｎ２１）に連結している他電極を含む。第６トランジスタ（Ｍ２６）は、初期化信号入力端（ＩＮＩＴ）に入力される初期化信号（ＳＩＮＩＴ）によって第１電源電圧（ＶＧＨ）を第１ノード（Ｎ２１）に伝達する。
第７トランジスタ（Ｍ２７）は、第２入力信号入力端（ＩＮＢ）に連結しているゲート電極、第１電源電圧（ＶＧＨ）に連結している一電極、および第１ノード（Ｎ２１）に連結している他電極を含む。第７トランジスタ（Ｍ２７）は、第２入力信号入力端（ＩＮＢ）に入力される第２入力信号によって第１電源電圧（ＶＧＨ）を第１ノード（Ｎ２１）に伝達する。
第８トランジスタ（Ｍ２８）は、初期化信号入力端（ＩＮＩＴ）に連結しているゲート電極、第１電源電圧（ＶＧＨ）に連結している一電極、および第３ノード（Ｎ２３）に連結している他電極を含む。第８トランジスタ（Ｍ２８）は、初期化信号入力端（ＩＮＩＴ）に入力される初期化信号（ＳＩＮＩＴ）によって第１電源電圧（ＶＧＨ）を第３ノード（Ｎ２３に伝達する。
第９トランジスタ（Ｍ２９）は、第１入力信号入力端（ＩＮ）に連結しているゲート電極、第４クロック信号入力端（ＣＬＫ４）に連結している一電極、および第３ノード（Ｎ２３）に連結している他電極を含む。第９トランジスタ（Ｍ２９）は、第１入力信号入力端（ＩＮ）に入力される第１入力信号によって第４クロック信号入力端（ＣＬＫ４）に入力されるクロック信号を第３ノード（Ｎ２３）に伝達する。
第１０トランジスタ（Ｍ３０）は、初期化信号入力端（ＩＮＩＴ）に連結しているゲート電極、第３電源電圧（ＶＧＬ２）に連結している一電極、および第４ノード（Ｎ２４）に連結している他電極を含む。第１０トランジスタ（Ｍ３０）は、初期化信号入力端（ＩＮＩＴ）に入力される初期化信号によって第３電源電圧（ＶＧＬ２）を第４ノード（Ｎ２４）に伝達する。
第１１トランジスタ（Ｍ３１）は、初期化信号入力端（ＩＮＩＴ）に連結しているゲート電極、第２電源電圧（ＶＧＬ１）に連結している一電極、および出力端（ＯＵＴ）に連結している他電極を含む。第１１トランジスタ（Ｍ３１）は、初期化信号入力端（ＩＮＩＴ）に入力される初期化信号によって第２電源電圧（ＶＧＬ１）を出力端（ＯＵＴ）に伝達する。
第１キャパシタ（Ｃ２１）は、第２クロック信号入力端（ＣＬＫ２）に連結している一電極および第２ノード（Ｎ２２）に連結している他電極を含む。第１キャパシタ（Ｃ２１）は、第２クロック信号入力端（ＣＬＫ２）に入力されるクロック信号によって第２ノード（Ｎ２２）の電圧を変動させる。
第２キャパシタ（Ｃ２２）は、第２ノード（Ｎ２２）に連結している一電極および第３ノード（Ｎ２３）に連結している他電極を含む。第２キャパシタ（Ｃ２２）は、第２ノード（Ｎ２２）の電圧変動によって第３ノード（Ｎ２３）の電圧を変動させる。
第３キャパシタ（Ｃ２３）は、第３ノード（Ｎ２３）に連結している一電極および第４ノード（Ｎ２４）に連結している他電極を含む。第３キャパシタ（Ｃ２３）は、第３ノード（Ｎ２３）の電圧変動によって第４ノード（Ｎ２４）の電圧を変動させる。
第４キャパシタ（Ｃ２４）は、第２電源電圧（ＶＧＬ１）に連結している一電極および出力端（ＯＵＴ）に連結している他電極を含む。第４キャパシタ（Ｃ２４）は、出力端（ＯＵＴ）に出力される出力信号の電圧を格納する。
第５キャパシタ（Ｃ２５）は、第１電源電圧（ＶＧＨ）に連結している一電極および第１ノード（Ｎ２１）に連結している他電極を含む。第５キャパシタ（Ｃ２５）は、第１ノード（Ｎ２１）の電圧を格納する。
複数のトランジスタ（Ｍ２１、Ｍ２２、Ｍ２３、Ｍ２４、Ｍ２５、Ｍ２６、Ｍ２７、Ｍ２８、Ｍ２９、Ｍ３０、Ｍ３１）は、Ｎ型酸化物薄膜トランジスタであってもよい。Ｎ型酸化物薄膜トランジスタをターンオンさせるゲートオン電圧は論理ハイレベルの電圧であり、ターンオフさせるゲートオフ電圧は論理ローレベルの電圧である。
第１電源電圧（ＶＧＨ）は論理ハイレベルの電圧であり、第２電源電圧（ＶＧＬ１）は論理ローレベルの電圧であり、第３電源電圧（ＶＧＬ２）は第２電源電圧（ＶＧＬ１）よりも低いレベルの論理ローレベルの電圧である。
図７は、図５の走査駆動装置の駆動方法を説明するためのタイミング図である。図５〜図７を参照すれば、走査駆動装置２２０は、複数の走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）それぞれのノード電圧を初期化する初期化区間（ｔ２１〜ｔ２２区間）およびゲートオン電圧の走査信号（Ｓ［１］、Ｓ［２］、Ｓ［３］、…）を順に出力する走査区間（Ｔ２３以後の区間）によって駆動する。
説明の便宜のために、初期化信号（ＳＩＮＴ）のオン電圧は５Ｖであってオフ電圧は−１２Ｖであり、走査開始信号（ＳＳＰ）と走査信号（Ｓ［１］、Ｓ［２］、Ｓ［３］、…）のオン電圧は５Ｖであってオフ電圧は−７Ｖであり、第１クロック信号（ＳＣＬＫ１）と第４クロック信号（ＳＣＬＫ４）のオン電圧は５Ｖであってオフ電圧は０Ｖであり、第２クロック信号（ＳＣＬＫ２）と第３クロック信号（ＳＣＬＫ３）のオン電圧は５Ｖであってオフ電圧は−１２Ｖであると仮定する。また、第１電源電圧（ＶＧＨ）は５Ｖであり、第２電源電圧（ＶＧＬ１）は−７Ｖであり、第３電源電圧（ＶＧＬ２）は−１０Ｖであると仮定する。各信号の電圧範囲は限定されることはなく、条件に応じて変更されてもよい。
初期化区間（ｔ２１〜ｔ２２区間）において、初期化信号（ＳＩＮＩＴ）がオン電圧で印加される。第６トランジスタ（Ｍ２６）、第８トランジスタ（Ｍ２８）、第１０トランジスタ（Ｍ３０）、および第１１トランジスタ（Ｍ３１）がターンオンする。ターンオンした第６トランジスタ（Ｍ１６）を通じて第１ノード（Ｎ２１）に第１電源電圧（ＶＧＨ）が伝達される。第１ノード（Ｎ２１）の電圧によって第２トランジスタ（Ｍ２２）がターンオンし、第２ノード（Ｎ２２）に第１電源電圧（ＶＧＨ）が伝達される。ターンオンした第８トランジスタ（Ｍ２８）を通じて第１電源電圧（ＶＧＨ）が第３ノード（Ｎ２３）に伝達される。第１ノード（Ｎ２１）、第２ノード（Ｎ２２）、および第３ノード（Ｎ２３）の電圧を５Ｖに初期化する。そして、ターンオンした第１０トランジスタ（Ｍ３０）を通じて第４ノード（Ｎ２４）に第３電源電圧（ＶＧＬ２）が伝達される。第４ノード（Ｎ２４）の電圧は−１０Ｖとなり、第３トランジスタ（Ｍ２３）を完全にターンオフさせる。ターンオンした第１１トランジスタ（Ｍ３１）を通じて出力端（ＯＵＴ）に第２電源電圧（ＶＧＬ１）が伝達され、出力端（ＯＵＴ）を通じてゲートオフ電圧（７Ｖ）の走査信号が出力される。このとき、第４キャパシタ（Ｃ２４）に第２電源電圧（ＶＧＬ１）が充電される。
初期化区間（ｔ２１〜ｔ２２区間）において、複数の走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）の初期化信号入力端（ＩＮＩＴ）に初期化信号（ＳＩＮＩＴ）が同時に入力されるため、複数の走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）はゲートオフ電圧（７Ｖ）の走査信号を同時に出力する。
走査区間（ｔ２３以後の区間）において、第１クロック信号（ＳＣＬＫ１）と第２クロック信号（ＳＣＬＫ２）は同じ周期を有する。このとき、第３クロック信号（ＳＣＬＫ３）は第２クロック信号（ＳＣＬＫ２）のデューティだけシフトされた信号であり、第４クロック信号（ＳＣＬＫ４）は第１クロック信号（ＳＣＬＫ１）のデューティだけシフトされた信号である。また、第２クロック信号（ＳＣＬＫ２）は第１クロック信号（ＳＣＬＫ１）よりも大きい電圧範囲を有し、第３クロック信号（ＳＣＬＫ３）は第４クロック信号（ＳＣＬＫ４）よりも大きい電圧範囲を有する。走査区間の間、初期化信号（ＳＩＮＩＴ）はオフ電圧（１２Ｖ）を維持する。
まず、一番目の走査駆動ブロック（２２０＿１）の動作について説明する。ｔ２３〜ｔ２４区間において、オン電圧の走査開始信号（ＳＳＰ）が第１入力信号として第１入力信号入力端（ＩＮ）に印加される。このとき、第１クロック信号（ＳＣＬＫ１）および第２クロック信号（ＳＣＬＫ２）はオフ電圧であり、第３クロック信号（ＳＣＬＫ３）および第４クロック信号（ＳＣＬＫ４）はオン電圧である。第１入力信号入力端（ＩＮ）にオン電圧の走査開始信号（ＳＳＰ）が印加されることによって第１トランジスタ（Ｍ２１）がターンオンし、第１ノード（Ｎ２１）に０Ｖの第１クロック信号（ＳＣＬＫ１）が伝達される。このとき、第２クロック信号（ＳＣＬＫ２）が０Ｖから−１２Ｖに変動することにより、第１キャパシタ（Ｃ２１）によるカップリングによって第２ノード（Ｎ１２）の電圧も−１２Ｖだけ低くなり、結局、第２トランジスタ（Ｍ２２）はゲート−ソース電圧差によってターンオンする。ターンオンした第２トランジスタ（Ｍ２２）を通じて第１電源電圧（ＶＧＨ）が第２ノード（Ｎ２２）に伝達される。第２ノード（Ｎ２２）の電圧は５Ｖとなる。走査開始信号（ＳＳＰ）によって第９トランジスタ（Ｍ２９）がターンオンし、５Ｖの第４クロック信号（ＳＣＬＫ４）が第３ノード（Ｎ２３）に伝達される。第３ノード（Ｎ２３）の電圧は５Ｖとなる。第４ノード（Ｎ２４）の電圧は初期化区間で初期化された−１０Ｖ電圧を維持する。第３トランジスタ（Ｍ２３）は完全にターンオフした状態を維持する。第４キャパシタ（Ｃ２４）に格納された第２電源電圧（ＶＧＬ１）により、ゲートオフ電圧（７Ｖ）の走査信号（Ｓ［１］）が出力端（ＯＵＴ）を通じて出力され続ける。
ｔ２４〜ｔ２５区間において、第１クロック信号（ＳＣＬＫ１）および第２クロック信号（ＳＣＬＫ２）がオン電圧で印加され、第３クロック信号（ＳＣＬＫ３）および第４クロック信号（ＳＣＬＫ４）がオフ電圧で印加される。第２クロック信号（ＳＣＬＫ２）が−１２Ｖから５Ｖに変動することにより、第１キャパシタ（Ｃ２１）によるカップリングによって第２ノード（Ｎ２２）の電圧は５Ｖから２２Ｖに変動する。第２ノード（Ｎ２２）の電圧が５Ｖから２２Ｖに変動することにより、第２キャパシタ（Ｃ２２）によるカップリングによって第３ノード（Ｎ２３）の電圧が５Ｖから２２Ｖに変動する。第３ノード（Ｎ２３）の電圧が５Ｖから２２Ｖに変動することにより、第３キャパシタ（Ｃ２３）によるカップリングによって第４ノード（Ｎ２４）の電圧が−１０Ｖから７Ｖに変動する。第４ノード（Ｎ２４）の電圧によって第３トランジスタ（Ｍ２３）がターンオンし、オン電圧５Ｖ）の第１クロック信号（ＳＣＬＫ１）が出力端（ＯＵＴ）に伝達される。出力端（ＯＵＴ）を通じてゲートオン電圧（５Ｖ）の走査信号（Ｓ［１］）が出力される。
ｔ２５〜ｔ２６区間において、第１クロック信号（ＳＣＬＫ１）および第２クロック信号（ＳＣＬＫ２）がオフ電圧で印加され、第３クロック信号（ＳＣＬＫ３）および第４クロック信号（ＳＣＬＫ４）がオン電圧で印加される。このとき、二番目の走査駆動ブロック（２２０＿２）のゲートオン電圧（５Ｖ）の走査信号が第２入力信号として第２入力信号入力端（ＩＮＢ）に印加される。第７トランジスタ（Ｍ２７）がターンオンし、第１ノード（Ｎ２１）に第１電源電圧（ＶＧＨ）が伝達される。第１ノード（Ｎ２１）の電圧は５Ｖとなる。第２トランジスタ（Ｍ２２）がターンオンし、第２ノード（Ｎ２２）に第１電源電圧（ＶＧＨ）が伝達される。第２ノード（Ｎ２２）の電圧は２２Ｖから５Ｖに変動する。第２ノード（Ｎ２２）の電圧が２２Ｖから５Ｖに変動することにより、第３ノード（Ｎ２３）の電圧が２２Ｖから５Ｖに変動する。第３クロック信号（ＳＣＬＫ３）によって第５トランジスタ（Ｍ２５）がターンオンし、第４ノード（Ｎ２４）に−１０Ｖの第３電源電圧（ＶＧＬ２）が伝達される。第４ノード（Ｎ２４）の電圧は−１０Ｖとなる。第４ノード（Ｎ２４）の電圧によって第３トランジスタ（Ｍ２３）はターンオフする。第３クロック信号（ＳＣＬＫ３）によって第４トランジスタ（Ｍ２４）がターンオンし、第２電源電圧（ＶＧＬ１）が出力端（ＯＵＴ）に伝達される。出力端（ＯＵＴ）を通じてゲートオフ電圧（７Ｖ）の走査信号（Ｓ［１］）が出力される。このとき、第４キャパシタ（Ｃ２４）に第２電源電圧（ＶＧＬ１）が充電される。
ｔ２６〜ｔ２７区間において、第１クロック信号（ＳＣＬＫ１）および第２クロック信号（ＳＣＬＫ２）がオン電圧で印加され、第３クロック信号（ＳＣＬＫ３）および第４クロック信号（ＳＣＬＫ４）がオフ電圧で印加される。第１ノード（Ｎ２１）の電圧は５Ｖであり、第２トランジスタ（Ｍ２２）はターンオンした状態を維持するため、第２クロック信号（ＳＣＬＫ２）が−１２Ｖから５Ｖに変動しても、第２ノード（Ｎ２２）の電圧は５Ｖで維持される。第２ノード（Ｎ２２）の電圧が変動しないため、第３ノード（Ｎ２３）の電圧も５Ｖで維持され、第４ノード（Ｎ２４）の電圧も−１０Ｖで維持される。第３トランジスタ（Ｍ２３）はターンオフした状態を維持する。第４キャパシタ（Ｃ２４）格納された第２電源電圧（ＶＧＬ１）よってゲートオフ電圧（７Ｖ）の走査信号（Ｓ［１］）が出力端（ＯＵＴ）を通じて出力される。
ｔ２７以後の区間において、第３クロック信号入力端（ＣＬＫ３）に入力される第３クロック信号（ＳＣＬＫ３）がオン電圧で入力されるたびに第４ノード（Ｎ２４）の電圧が−１０Ｖで第３キャパシタ（Ｃ２３）に充電され、出力端（ＯＵＴ）の電圧が−７Ｖで第４キャパシタ（Ｃ２４）に充電される。これにより、出力端（ＯＵＴ）を通じてゲートオフ電圧（７Ｖ）の走査信号（Ｓ［１］）が出力され続ける。
二番目の走査駆動ブロック（２２０＿２）において、第１クロック信号入力端（ＣＬＫ１）には第４クロック信号（ＳＣＬＫ４）が入力され、第２クロック信号入力端（ＣＬＫ２）には第３クロック信号（ＳＣＬＫ３）が入力され、第３クロック信号入力端（ＣＬＫ３）には第２クロック信号（ＳＣＬＫ２）が入力され、第４クロック信号入力端（ＣＬＫ４）には第１クロック信号（ＳＣＬＫ１）が入力され、第１入力信号入力端（ＩＮ）には一番目の走査駆動ブロック（２２０＿１）の走査信号（Ｓ［１］）が入力される。すなわち、二番目の走査駆動ブロック（２２０＿２）には、一番目の走査駆動ブロック（２２０＿１）に入力されるクロック信号の１デューティだけ遅延したクロック信号と第１入力信号が入力される。したがって、二番目の走査駆動ブロック（２２０＿２）は、一番目の走査駆動ブロック（２２０＿１）よりもクロック信号の１デューティだけ遅延して走査信号（Ｓ［２］）を出力する。
このような方式により、複数の走査駆動ブロック（２２０＿１、２２０＿２、２２０＿３、…）は、ゲートオン電圧の走査信号（Ｓ［１］、Ｓ［２］、Ｓ［３］、…）を順に出力する。
上述した図面と記載された発明の詳細な説明は本発明の例示的なものに過ぎず、これは単に本発明を説明するための目的として使用されたものであり、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、本技術分野の通常の知識を有する者であれば、これから多様な変形および均等な他の実施形態が可能であるという点を理解することができるであろう。したがって、本発明の本当の技術的保護範囲は、添付する特許請求の範囲の技術的な思想によって定められなければならない。
１００：信号制御部
２００：走査駆動部
２１０、２２０：走査駆動装置
３００：データ駆動部
５００：表示部

Claims (37)

  1. 複数の走査駆動ブロックを含み、前記複数の走査駆動ブロックそれぞれは、
    第１入力信号入力端に入力される第１入力信号によって第１クロック信号入力端に入力されるクロック信号を第１ノードに伝達する第１トランジスタと、
    前記第１ノードの電圧によって第１電源電圧を第２ノードに伝達する第２トランジスタと、
    前記第２ノードと第２クロック信号入力端の間に連結し、前記第２クロック信号入力端に入力されるクロック信号によって前記第２ノードの電圧を変動させる第１キャパシタと、
    前記第２ノードと第３ノードの間に連結し、前記第２ノードの電圧変動によって前記第３ノードの電圧を変動させる第２キャパシタと、
    前記第３ノードと第４ノードの間に連結し、前記第３ノードの電圧変動によって前記第４ノードの電圧を変動させる第３キャパシタと、および
    前記第４ノードの電圧によって前記第１クロック信号入力端に入力されるクロック信号を走査線に連結した出力端に伝達する第３トランジスタを含む、走査駆動装置。
  2. 第３クロック信号入力端に入力されるクロック信号によって第２電源電圧を前記出力端に伝達する第４トランジスタをさらに含む、請求項１に記載の走査駆動装置。
  3. 前記出力端と前記第２電源電圧の間に連結し、前記出力端に出力される出力信号の電圧を格納する第４キャパシタをさらに含む、請求項２に記載の走査駆動装置。
  4. 前記第３クロック信号入力端に入力されるクロック信号によって第３電源電圧を前記第４ノードに伝達する第５トランジスタをさらに含む、請求項３に記載の走査駆動装置。
  5. 初期化信号によって前記第１電源電圧を前記第１ノードに伝達する第６トランジスタをさらに含む、請求項４に記載の走査駆動装置。
  6. 第２入力信号入力端に入力される第２入力信号によって前記第１電源電圧を前記第１ノードに伝達する第７トランジスタをさらに含む、請求項５に記載の走査駆動装置。
  7. 前記第１ノードと前記第１電源電圧の間に連結し、前記第１ノードの電圧を格納する第５キャパシタをさらに含む、請求項６に記載の走査駆動装置。
  8. 前記第３クロック信号入力端に入力されるクロック信号によって前記第１電源電圧を前記第３ノードに伝達する第８トランジスタをさらに含む、請求項７に記載の走査駆動装置。
  9. 前記第１トランジスタと、前記第２トランジスタと、前記第３トランジスタと、前記第４トランジスタと、前記第５トランジスタと、前記第６トランジスタと、前記第７トランジスタと、および前記第８トランジスタのうちの少なくともいずれか１つは、Ｎ型酸化物薄膜トランジスタである、請求項８に記載の走査駆動装置。
  10. 前記第１電源電圧は論理ハイレベルの電圧であり、前記第２電源電圧は論理ローレベルの電圧であり、前記第３電源電圧は前記第２電源電圧よりも低いレベルの論理ローレベルの電圧である、請求項９に記載の走査駆動装置。
  11. 前記複数の走査駆動ブロックのうちの複数の第１走査駆動ブロックにおいて、第１クロック信号入力端には第１クロック信号が入力され、第２クロック信号入力端には第２クロック信号が入力され、第３クロック信号入力端には第３クロック信号が入力され、
    前記複数の走査駆動ブロックのうちの複数の第２走査駆動ブロックにおいて、第１クロック信号入力端には第４クロック信号が入力され、第２クロック信号入力端には前記第３クロック信号が入力され、第３クロック信号入力端には前記第２クロック信号が入力される、請求項８に記載の走査駆動装置。
  12. 前記複数の第１走査駆動ブロックにおいて、第１入力信号入力端には先に配列した第２走査駆動ブロックの走査信号が入力され、第２入力信号入力端には次に配列した第２走査駆動ブロックの走査信号が入力される、請求項１１に記載の走査駆動装置。
  13. 前記複数の第２走査駆動ブロックにおいて、第１入力信号入力端には先に配列した第１走査駆動ブロックの走査信号が入力され、第２入力信号入力端には次に配列した第１走査駆動ブロックの走査信号が入力される、請求項１１に記載の走査駆動装置。
  14. 前記第１クロック信号と前記第２クロック信号は同じ周期を有し、前記第３クロック信号は前記第２クロック信号のデューティだけシフトされた信号であり、前記第４クロック信号は前記第１クロック信号のデューティだけシフトされた信号である、請求項１１に記載の走査駆動装置。
  15. 前記第２クロック信号は前記第１クロック信号よりも大きい電圧範囲を有する信号であり、前記第３クロック信号は前記第４クロック信号よりも大きい電圧範囲を有する信号である、請求項１４に記載の走査駆動装置。
  16. 前記初期化信号によって前記第１電源電圧を前記第３ノードに伝達する第８トランジスタをさらに含む、請求項７に記載の走査駆動装置。
  17. 前記第１入力信号入力端に入力される第１入力信号によって第４クロック信号入力端に入力されるクロック信号を前記第３ノードに伝達する第９トランジスタをさらに含む、請求項１６に記載の走査駆動装置。
  18. 前記初期化信号によって前記第３電源電圧を前記第４ノードに伝達する第１０トランジスタをさらに含む、請求項１７に記載の走査駆動装置。
  19. 前記初期化信号によって前記第２電源電圧を前記出力端に伝達する第１１トランジスタをさらに含む、請求項１８に記載の走査駆動装置。
  20. 前記第１トランジスタと、前記第２トランジスタと、前記第３トランジスタと、前記第４トランジスタと、前記第５トランジスタと、前記第６トランジスタと、前記第７トランジスタと、前記第８トランジスタと、前記第９トランジスタと、前記第１０トランジスタと、前記第１１トランジスタのうちの少なくともいずれか１つは、Ｎ型酸化物薄膜トランジスタである、請求項１９に記載の走査駆動装置。
  21. 前記第１電源電圧は論理ハイレベルの電圧であり、前記第２電源電圧は論理ローレベルの電圧であり、前記第３電源電圧は前記第２電源電圧よりも低いレベルの論理ローレベルの電圧である、請求項２０に記載の走査駆動装置。
  22. 前記複数の走査駆動ブロックのうちの複数の第１走査駆動ブロックにおいて、第１クロック信号入力端には第１クロック信号が入力され、第２クロック信号入力端には第２クロック信号が入力され、第３クロック信号入力端には第３クロック信号が入力され、第４クロック信号入力端には第４クロック信号が入力され、
    前記複数の走査駆動ブロックのうちの複数の第２走査駆動ブロックにおいて、第１クロック信号入力端には第４クロック信号が入力され、第２クロック信号入力端には前記第３クロック信号が入力され、第３クロック信号入力端には前記第２クロック信号が入力され、第４クロック信号入力端には前記第１クロック信号が入力される、請求項１９に記載の走査駆動装置。
  23. 前記複数の第１走査駆動ブロックにおいて、第１入力信号入力端には先に配列した第２走査駆動ブロックの走査信号が入力され、第２入力信号入力端には次に配列した第２走査駆動ブロックの走査信号が入力される、請求項２２に記載の走査駆動装置。
  24. 前記複数の第２走査駆動ブロックにおいて、第１入力信号入力端には先に配列した第１走査駆動ブロックの走査信号が入力され、第２入力信号入力端には次に配列した第１走査駆動ブロックの走査信号が入力される、請求項２２に記載の走査駆動装置。
  25. 前記第１クロック信号と前記第２クロック信号は同じ周期を有し、前記第３クロック信号は前記第２クロック信号のデューティだけシフトされた信号であり、前記第４クロック信号は前記第１クロック信号のデューティだけシフトされた信号である、請求項２２に記載の走査駆動装置。
  26. 前記第２クロック信号は前記第１クロック信号よりも大きい電圧範囲を有する信号であり、前記第３クロック信号は前記第４クロック信号よりも大きい電圧範囲を有する信号である、請求項２５に記載の走査駆動装置。
  27. 第１クロック信号入力端に入力されるクロック信号を第１ノードに伝達する第１トランジスタと、前記第１ノードにゲート電極が連結し、オン電圧の第１電源電圧を第２ノードに伝達する第２トランジスタと、前記第２ノードと第２クロック信号入力端の間に連結している第１キャパシタと、前記第２ノードと第３ノードの間に連結している第２キャパシタと、前記第３ノードと第４ノードの間に連結している第３キャパシタと、および前記第４ノードにゲート電極が連結し、前記第１クロック信号入力端に入力されるクロック信号を走査線に連結した出力端に伝達する第３トランジスタを含む走査駆動ブロックを複数含む走査駆動装置の駆動方法であって、
    前記第１ノード、前記第２ノード、および前記第３ノードに前記第１電源電圧を印加する段階と、
    前記第４ノードにオフ電圧の第３電源電圧を印加する段階と、および
    前記出力端を通じてオフ電圧の第２電源電圧を出力する段階を含む、走査駆動装置の駆動方法。
  28. 前記出力端を通じてオフ電圧の第２電源電圧を出力する段階は、
    前記出力端に前記第２電源電圧を伝達する第４トランジスタのゲート電極に連結した第３クロック信号入力端に入力されるクロック信号によって前記第４トランジスタがターンオンする段階を含む、請求項２７に記載の走査駆動装置の駆動方法。
  29. 前記第４ノードにオフ電圧の第３電源電圧を印加する段階は、前記第４ノードに前記第３電源電圧を伝達する第５トランジスタのゲート電極に連結した第３クロック信号入力端に入力されるクロック信号によって前記第５トランジスタがターンオンする段階を含む、請求項２８に記載の走査駆動装置の駆動方法。
  30. 前記第１ノード、前記第２ノード、および前記第３ノードに前記第１電源電圧を印加する段階は、
    前記第１トランジスタのゲート電極に連結した第１入力信号入力端に入力される第１入力信号によって前記第１トランジスタがターンオンする段階と、
    前記第２クロック信号入力端に入力されるクロック信号の電圧変動によって前記第２ノードの電圧が変動して前記第２トランジスタがターンオンする段階と、および
    前記第３ノードに前記第１電源電圧を伝達する第８トランジスタのゲート電極に連結した第３クロック信号入力端に入力されるクロック信号によって前記第８トランジスタがターンオンする段階を含む、請求項２９に記載の走査駆動装置の駆動方法。
  31. 前記第１クロック信号入力端に入力されるクロック信号および前記第２クロック信号入力端に入力されるクロック信号がオン電圧に変動し、前記第３クロック信号入力端に入力されるクロック信号がオフ電圧に変動することにより、前記出力端を通じて前記第１クロック信号入力端に入力されるオン電圧のクロック信号が出力される段階をさらに含む、請求項３０に記載の走査駆動装置の駆動方法。
  32. 前記出力端を通じて前記第１クロック信号入力端に入力されるクロック信号を出力する段階は、
    前記第２クロック信号入力端に入力されるクロック信号がオン電圧に変動することによって前記第２ノードの電圧が変動する段階と、
    前記第２ノードの電圧が変動することによって前記第３ノードの電圧が変動する段階と、および
    前記第３ノードの電圧が変動することによって前記第４ノードの電圧がオン電圧に変動する段階を含む、請求項３１に記載の走査駆動装置の駆動方法。
  33. 前記第１ノードに前記第１電源電圧を伝達する第７トランジスタのゲート電極に連結した第２入力信号入力端に入力される第２入力信号によって前記第７トランジスタがターンオンする段階と、および
    前記第３クロック信号入力端に入力されるクロック信号によって前記第４トランジスタおよび前記第５トランジスタがターンオンし、前記出力端を通じて前記第２電源電圧が出力される段階をさらに含む、請求項３２に記載の走査駆動装置の駆動方法。
  34. 前記第１ノード、前記第２ノード、および前記第３ノードに前記第１電源電圧を印加する段階は、
    前記第１ノードに前記第１電源電圧を伝達する第６トランジスタのゲート電極に入力される初期化信号によって前記第６トランジスタがターンオンする段階と、および
    前記第３ノードに前記第１電源電圧を伝達する第８トランジスタのゲート電極に連結した第３クロック信号入力端に入力されるクロック信号によって前記第８トランジスタがターンオンする段階を含む、請求項２７に記載の走査駆動装置の駆動方法。
  35. 前記第１ノード、前記第２ノード、および前記第３ノードに前記第１電源電圧を印加する段階は、
    前記第１ノードに前記第１電源電圧を伝達する第６トランジスタのゲート電極に入力される初期化信号によって前記第６トランジスタがターンオンする段階と、および
    前記第３ノードに前記第１電源電圧を伝達する第８トランジスタのゲート電極に入力される初期化信号によって前記第８トランジスタがターンオンする段階を含む、請求項２７に記載の走査駆動装置の駆動方法。
  36. 前記第４ノードにオフ電圧の第３電源電圧を印加する段階は、
    前記第４ノードに前記第３電源電圧を伝達する第１０トランジスタのゲート電極に入力される初期化信号によって前記第１０トランジスタがターンオンする段階を含む、請求項３５に記載の走査駆動装置の駆動方法。
  37. 前記出力端を通じてオフ電圧の第２電源電圧を出力する段階は、
    前記出力端に前記第２電源電圧を伝達する第１１トランジスタのゲート電極に入力される初期化信号によって前記第１１トランジスタがターンオンする段階を含む、請求項３６に記載の走査駆動装置の駆動方法。
JP2012244549A 2012-08-08 2012-11-06 走査駆動装置およびその駆動方法 Ceased JP2014035543A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120086932A KR20140020484A (ko) 2012-08-08 2012-08-08 주사 구동 장치 및 그 구동 방법
KR10-2012-0086932 2012-08-08

Publications (1)

Publication Number Publication Date
JP2014035543A true JP2014035543A (ja) 2014-02-24

Family

ID=50050105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012244549A Ceased JP2014035543A (ja) 2012-08-08 2012-11-06 走査駆動装置およびその駆動方法

Country Status (4)

Country Link
US (1) US8988472B2 (ja)
JP (1) JP2014035543A (ja)
KR (1) KR20140020484A (ja)
CN (1) CN103578446A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI512703B (zh) * 2014-03-06 2015-12-11 Au Optronics Corp 移位暫存電路及移位暫存器
KR20160003364A (ko) * 2014-06-30 2016-01-11 삼성디스플레이 주식회사 스캔 구동 장치 및 이를 이용한 표시 장치
KR102278390B1 (ko) 2015-01-20 2021-07-19 삼성디스플레이 주식회사 구동 드라이버 및 이를 포함하는 표시 장치
KR102293417B1 (ko) 2015-02-17 2021-08-25 삼성디스플레이 주식회사 주사 구동회로 및 이를 이용한 주사 구동회로의 구동방법
CN105427793B (zh) * 2016-01-06 2018-03-20 京东方科技集团股份有限公司 电压控制电路、方法、栅极驱动电路和显示装置
CN105652537B (zh) * 2016-01-27 2019-03-15 京东方科技集团股份有限公司 一种goa电路、驱动方法及显示装置
KR20180061524A (ko) * 2016-11-29 2018-06-08 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
CN106910481B (zh) * 2017-04-26 2019-07-12 深圳市华星光电技术有限公司 一种显示面板及液晶显示器
US10423018B2 (en) 2017-04-26 2019-09-24 Shenzhen China Star Optoelectronics Technology Co., Ltd Display panel with amplifying circuit configured to amplify scanning signal and liquid crystal display
CN108665865B (zh) * 2018-05-14 2020-12-01 昆山龙腾光电股份有限公司 栅极驱动单元以及显示装置
CN111524490A (zh) * 2019-02-01 2020-08-11 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及其驱动方法和显示装置
CN111243651B (zh) 2020-02-10 2022-04-22 京东方科技集团股份有限公司 移位寄存器、驱动方法、驱动电路及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US604713A (en) * 1898-05-31 George n
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
JPH08263028A (ja) * 1995-03-06 1996-10-11 Thomson Multimedia Sa シフトレジスタ
JPH10500243A (ja) * 1994-05-17 1998-01-06 トムソン−エルセデ 同極性を有するｍｉｓトランジスタを使用するシフトレジスタ
JPH11502355A (ja) * 1996-01-11 1999-02-23 トムソン−エルセデ 同じ極性を有するｍｉｓトランジスタを用いるシフトレジスタの改良
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
US20110134107A1 (en) * 2008-08-08 2011-06-09 Thales Field-effect transistor shift register
WO2011162057A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649530B1 (ko) * 2005-11-24 2006-11-27 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 장치와 그 구동 방법
KR100670373B1 (ko) * 2005-12-12 2007-01-16 삼성에스디아이 주식회사 유기발광 표시장치
KR101255270B1 (ko) 2006-08-14 2013-04-15 엘지디스플레이 주식회사 쉬프트 레지스터 및 그의 구동방법과 그를 이용한 표시장치
KR100805566B1 (ko) * 2007-01-17 2008-02-20 삼성에스디아이 주식회사 버퍼 및 이를 이용한 유기전계발광 표시장치
KR100823490B1 (ko) * 2007-01-19 2008-04-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP4968681B2 (ja) * 2007-07-17 2012-07-04 Ｎｌｔテクノロジー株式会社 半導体回路とそれを用いた表示装置並びにその駆動方法
KR102099548B1 (ko) * 2008-11-28 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
CN102012591B (zh) * 2009-09-04 2012-05-30 北京京东方光电科技有限公司 移位寄存器单元及液晶显示器栅极驱动装置
KR101403395B1 (ko) 2009-10-21 2014-06-11 한양대학교 산학협력단 산화물 박막 트랜지스터를 이용한 레벨 시프터를 포함하는 스캔 구동회로
KR101170241B1 (ko) 2010-06-03 2012-07-31 하이디스 테크놀로지 주식회사 Ｅｐｄ 및 디스플레이 장치의 구동회로
KR101479297B1 (ko) 2010-09-14 2015-01-05 삼성디스플레이 주식회사 주사 구동부 및 그를 이용한 유기전계발광 표시장치
KR101739575B1 (ko) * 2010-09-28 2017-05-25 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법
KR20120063677A (ko) * 2010-12-08 2012-06-18 엘지디스플레이 주식회사 전기영동 표시장치 및 그 구동 방법
KR20130055397A (ko) * 2011-11-18 2013-05-28 삼성디스플레이 주식회사 주사 구동 장치, 이를 포함하는 표시 장치 및 주사 구동 장치의 구동 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US604713A (en) * 1898-05-31 George n
JPH10500243A (ja) * 1994-05-17 1998-01-06 トムソン−エルセデ 同極性を有するｍｉｓトランジスタを使用するシフトレジスタ
US5517542A (en) * 1995-03-06 1996-05-14 Thomson Consumer Electronics, S.A. Shift register with a transistor operating in a low duty cycle
JPH08263027A (ja) * 1995-03-06 1996-10-11 Thomson Multimedia Sa シフトレジスタ
JPH08263028A (ja) * 1995-03-06 1996-10-11 Thomson Multimedia Sa シフトレジスタ
JPH11502355A (ja) * 1996-01-11 1999-02-23 トムソン−エルセデ 同じ極性を有するｍｉｓトランジスタを用いるシフトレジスタの改良
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
US20110134107A1 (en) * 2008-08-08 2011-06-09 Thales Field-effect transistor shift register
JP2011530774A (ja) * 2008-08-08 2011-12-22 テールズ 電界効果トランジスタシフトレジスタ
WO2011162057A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
US20130093743A1 (en) * 2010-06-25 2013-04-18 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device provided with same

Also Published As

Publication number Publication date
CN103578446A (zh) 2014-02-12
KR20140020484A (ko) 2014-02-19
US8988472B2 (en) 2015-03-24
US20140043373A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
JP2014035543A (ja) 走査駆動装置およびその駆動方法
JP6284636B2 (ja) 表示装置およびその駆動方法
US10726782B2 (en) Pixel circuit, method for driving the same, display panel and display device
CN1835063B (zh) 移位寄存器电路及驱动控制装置
JP4654923B2 (ja) シフトレジスタ回路、及び表示駆動装置
EP2838079B1 (en) Shift register unit and driving method for the same, shift register, and display device
US9666140B2 (en) Display device and method for driving same
TWI602169B (zh) 掃描驅動器及使用其之有機發光二極體顯示器
WO2021223579A1 (zh) 像素驱动电路及驱动方法、移位寄存器电路、显示装置
EP3125228A1 (en) Gate drive circuit and display device using the same
KR101917765B1 (ko) 표시장치를 위한 주사 구동 장치 및 그 구동 방법
US8731135B2 (en) Shift register and display device
KR101911872B1 (ko) 주사 구동 장치 및 그 구동 방법
US20180218674A1 (en) Pixel circuit, method for driving the same, display panel and display device
WO2019015267A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
US20190340995A1 (en) Display device
US20170148389A1 (en) Pixel Circuit
JP2008299941A (ja) シフトレジスタ回路及び表示装置
KR20160047681A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
US11367397B2 (en) Gate driver and organic light emitting display device including the same
KR102309625B1 (ko) 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
WO2010116778A1 (ja) シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法
JP2019070731A (ja) シフトレジスタおよびそれを備えた表示装置
CN113096606B (zh) Goa电路、显示面板及电子装置
KR20150011432A (ko) 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161109

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20170926