KR101403395B1 - 산화물 박막 트랜지스터를 이용한 레벨 시프터를 포함하는 스캔 구동회로 - Google Patents

산화물 박막 트랜지스터를 이용한 레벨 시프터를 포함하는 스캔 구동회로 Download PDF

Info

Publication number
KR101403395B1
KR101403395B1 KR1020090100304A KR20090100304A KR101403395B1 KR 101403395 B1 KR101403395 B1 KR 101403395B1 KR 1020090100304 A KR1020090100304 A KR 1020090100304A KR 20090100304 A KR20090100304 A KR 20090100304A KR 101403395 B1 KR101403395 B1 KR 101403395B1
Authority
KR
South Korea
Prior art keywords
thin film
oxide thin
level
signal
voltage
Prior art date
Application number
KR1020090100304A
Other languages
English (en)
Other versions
KR20110043265A (ko
Inventor
변춘원
황치선
조경익
권오경
Original Assignee
한양대학교 산학협력단
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단, 한국전자통신연구원 filed Critical 한양대학교 산학협력단
Priority to KR1020090100304A priority Critical patent/KR101403395B1/ko
Publication of KR20110043265A publication Critical patent/KR20110043265A/ko
Application granted granted Critical
Publication of KR101403395B1 publication Critical patent/KR101403395B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 레벨 시프터와 스캔 구동회로는 단일형의 산화물 박막 트랜지스터들로만 구성되어 디스플레이 패널에 내장이 가능하므로 디스플레이 구동 장치의 소형화 및 제조 비용의 감소를 도모할 수 있다. 또한, 본 발명에 따른 레벨 시프터와 스캔 구동회로는 풀업 트랜지스터들이 래치 구조로 연결되어 풀스윙이 가능하므로 단일형 구조의 한계를 극복할 수 있으며, 대기 상태에서 산화물 박막 트랜지스터가 확실히 턴오프되므로 불필요한 전력 소모를 줄일 수 있다.
레벨 시프터, 스캔 구동회로, 산화물 박막 트랜지스터, 전력소모, 래치

Description

산화물 박막 트랜지스터를 이용한 레벨 시프터를 포함하는 스캔 구동회로{Scan Driving Circuit having the Level Shifter using oxide TFTs}
본 발명은 산화물 박막 트랜지스터를 이용한 레벨 시프터 및 이를 포함하는 스캔 구동회로에 관한 것으로, 더 자세하게는 산화물 박막 트랜지스터를 이용하여 디스플레이 패널에 내장이 가능하면서 전력 소모가 적고 풀스윙이 가능하도록 구성된 레벨 시프터 및 이를 포함하는 스캔 구동회로에 관한 것이다.
본 발명은 지식경제부의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-079-04, 과제명: 투명전자 소자를 이용한 스마트 창].
레벨 시프터(Level shifter)는 소정의 전압레벨을 갖는 입력신호를 입력신호와 다른 전압레벨을 갖는 출력신호로 변환하는 회로로, 신호 전압의 크기가 서로 다른 회로 사이에 위치하여 회로 간에 전달되는 신호 전압의 크기를 변환하는데 주로 이용된다.
특히, 디스플레이 구동 장치 내부의 디지털 회로에는 5V 정도의 저전압이 필요하지만, 디스플레이 패널을 구동하는 스캔 구동회로에는 디스플레이 패널의 특성에 따라서 10~30V 정도의 고전압이 필요하기 때문에, 디스플레이 구동 장치에는 레벨 시프터가 필수적으로 포함된다.
도 1a는 종래의 레벨 시프터를 나타내는 도면이고, 도 1b는 도 1a에 도시된 레벨 시프터의 동작 파형을 나타내는 도면이다.
도 1a를 참조하면, 종래의 레벨 시프터(100)는 제1, 2 N형 트랜지스터(N1, N2)와 제1, 2 P형 트랜지스터(P1, P2)로 구성된다.
비반전 입력신호(VIN)가 하이 레벨이 되면, 제1 N형 트랜지스터(N1)가 턴온되어 반전 출력신호(VOUTB)가 접지전압(VSS)으로 방전되며, 이에 따라 제2 P형 트랜지스터(P2)가 턴온된다. 이 때, 제2 N형 트랜지스터(N2)는 로우 레벨의 반전 입력신호(VINB)에 의해 턴오프된 상태이므로, 비반전 출력신호(VOUT)의 전압이 전원전압(VDDH)까지 상승되어 제1 P형 트랜지스터(P1)가 턴오프된다. 반대로, 반전 입력신호(VINB)가 하이 레벨이 되면, 제2 N형 트랜지스터(N2)와 제1 P형 트랜지스터(P1)는 턴온되고, 제1 N형 트랜지스터(N1)와 제2 P형 트랜지스터(P2)는 턴오프된다.
도 1a에 도시된 레벨 시프터(100)는 이상적으로 동작할 경우 제1, 2 P형 트랜지스터(P1, P2)가 각각 턴온될 때 제1, 2 N형 트랜지스터(N1, N2)가 각각 턴오프되어 큰 전력소모 없이 빠르고 안정적으로 전압 레벨을 변화시킬 수 있다.
하지만, 제1, 2 N형 트랜지스터(N1, N2)와 제1, 2 P형 트랜지스터(P1, P2)의 전류 구동 능력이 비슷할 경우, 제1 N형 트랜지스터(N1)가 턴오프 상태에서 턴온 상태로 바뀔 때 제2 P형 트랜지스터(P2)가 약하게 턴온되거나, 제2 N형 트랜지스터(N2)가 턴오프 상태에서 턴온 상태로 바뀔 때 제1 P형 트랜지스터(P1)가 약하게 턴온될 수 있으며, 이로 인해 전원전압(VDDH)에서 접지전압(VSS) 사이에 단락 회로 전류(short circuit current)가 발생되는 시간이 길어져 전력 소모가 증가되는 문제점이 있다.
이러한 문제점을 해결하기 위하여, 제1, 2 N형 트랜지스터(N1, N2)의 크기를 증가시켜 출력단의 방전속도를 증가시키는 방법이 있으나, 이러한 방법은 트랜지스터의 크기 증가에 따라 회로 면적이 증가하는 문제점이 있다.
한편, 최근 들어 디스플레이 구동 장치의 소형화를 위해 디스플레이 패널에 내장이 가능한 레벨 시프터의 개발이 요구되고 있다.
하지만, 레벨 시프터를 디스플레이 패널에 내장하기 위해서는 레벨 시프터에 사용되는 소자들이 디스플레이 패널의 백플레인(Backplane)에 사용되는 소자와 동일하거나 호환성이 있는 물질로 이루어져야 한다.
현재 디스플레이 패널의 백플레인에는 비정질 실리콘(a-Si:H) 박막 트랜지스터와 저온 폴리 실리콘(Low Temperature Poly-Silicon) 박막 트랜지스터가 주로 사용되고 있다. 비정질 실리콘 박막 트랜지스터의 경우 P형 소자가 이동도가 작아 구동회로를 만들기에 부적합하여 N형 소자를 이용하고, 저온 폴리 실리콘 박막 트랜지스터의 경우에는 전류 구동능력은 N형 소자가 뛰어나지만 노이즈에 둔감하고 제조 공정이 간단한 P형 소자를 이용하고 있다.
그리고, 이들 박막 트랜지스터를 대체할 소자로 기대되고 있는 산화물 박막 트랜지스터(Oxide Thin Flim Transistor)의 경우에는 전류 구동능력이 우수한 N형 박막 트랜지스터를 이용한 개발이 주류를 이루고 있다.
이러한 흐름에 따라 디스플레이 구동 장치에 사용되는 레벨 시프터를 N형 산화물 박막 트랜지스터만을 이용하여 단일형 구조로 구현하려는 연구가 진행되고 있다.
하지만, N형 트랜지스터를 이용한 단일형 구조의 레벨 시프터의 경우 출력신호를 접지전압(VSS)으로 풀다운시키는 것은 용이하지만 출력신호를 전원전압(VDDH)으로 풀업시키는 것이 어렵다는 문제점이 있다. 또한, P 형 트랜지스터를 이용한 단일형 구조는 반대로 전원전압(VDDH)으로 풀업시키는 것은 용이하지만 출력신호를 접지전압(VSS)으로 풀다운시키는 것은 어렵다는 문제점이 있다.
이러한 문제점을 해결하기 위하여 부트스트래핑(bootstrapping)을 이용한 레벨 시프터가 제시되었다.
도 2a는 부트스트래핑을 이용한 종래의 레벨 시프터를 나타내는 도면이며, 도 2b는 도 2a에 도시된 레벨 시프터의 동작 파형을 나타내는 도면이다.
도 2a 및 도 2b를 참조하면, 부트스트래핑을 이용한 종래의 레벨 시프터(200)에서는 입력신호(VIN)의 전압이 로우 레벨에서 하이 레벨로 변하는 경우 입력신호(VIN)에 의해 제1 산화물 박막 트랜지스터(N1)가 턴온되어 출력신호(VOUT)가 접지전압(VSS)으로 풀다운된다. 이 때, 제3 산화물 박막 트랜지스터(N3)가 턴온되 어 제1 노드(A)에 연결된 캐패시터(C1)에 VDDH-VTH3의 전압이 충전된다.
반대로 입력신호(VIN)의 전압이 하이 레벨에서 로우 레벨로 변하는 경우, 입력신호(VIN)에 의해 제1 산화물 박막 트랜지스터(N1)가 턴오프되면서 제1 노드(A)의 전압이 약 2VDDH-VTH3까지 증가하게 된다. 이 때, 캐패시터(C1)의 커플링에 의해 부트스트래핑 효과가 나타나고, 그 결과 출력신호(VOUT)가 전원전압(VDDH)으로 풀업된다.
이와 같은 부트스트래핑을 이용한 레벨 시프터(200)에서 산화물 박막 트랜지스터는 이상적인 경우 게이트-소스 전압(VGS)이 0V인 대기 상태에서 전류를 흘리지 않아야 한다.
그러나, 음의 문턱전압값을 갖는 산화물 박막 트랜지스터는 인핸스드 모드(Enhanced mode) 소자로 동작하지 않고 공핍 모드(depletion mode) 소자로 동작하기 때문에, 이로 인해 게이트-소스 전압(VGS)이 0V인 대기 상태에서도 전력을 소모하는 문제점이 있다.
본 발명의 목적은 산화물 박막 트랜지스터를 이용하여 디스플레이 패널에 내장이 가능하면서 전력 소모가 적고 풀스윙이 가능한 레벨 시프터 및 이를 포함하는 스캔 구동회로를 구현하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 레벨 시프터는, 비반전 입력신호에 따라 출력신호를 접지전압으로 풀다운시키는 다수의 N형 산화물 박막 트랜지스터로 구성된 풀다운부; 및 반전 입력신호에 따라 출력신호를 전원전압으로 풀업시키는 다수의 N형 산화물 박막 트랜지스터로 구성된 풀업부를 포함하며, 상기 풀업부를 구성하는 다수의 N형 산화물 박막 트랜지스터는 래치 구조로 연결되어 상기 출력신호를 전원전압으로 풀업시키는 것을 특징으로 한다.
상기 풀다운부는 게이트에 입력되는 제1, 2 비반전 입력신호에 따라 제1, 2 노드의 전압을 접지전압으로 풀다운시키는 제1, 2 산화물 박막 트랜지스터를 포함하며, 게이트에 입력되는 상기 제1, 2 비반전 입력신호에 따라 제3, 4 노드의 전압을 접지전압으로 풀다운시키는 제3, 4 산화물 박막 트랜지스터를 더 포함할 수 있다.
상기 풀업부는, 게이트에 반전 입력신호가 입력되는 제5 산화물 박막 트랜지스터와, 상기 제5 산화물 박막 트랜지스터의 소스에 게이트가 연결되어 상기 반전 입력신호에 따라 상기 제2 노드의 전압을 전원전압으로 풀업시키는 제6 산화물 박막 트랜지스터와, 상기 제6 산화물 박막 트랜지스터와 래치 구조로 연결되어 상기 제2 노드의 전압에 따라 상기 제1 노드의 전압을 전원전압으로 풀업시키는 제7 산화물 박막 트랜지스터를 포함한다. 그리고, 상기 풀업부는, 상기 제6 산화물 박막 트랜지스터의 소스에 게이트가 연결되어 상기 제6 산화물 박막 트랜지스터의 전류 구동 능력을 증가시키는 제8 산화물 박막 트랜지스터와, 상기 제7 산화물 박막 트랜지스터의 소스에 게이트가 연결되어 상기 제7 산화물 박막 트랜지스터의 전류 구동 능력을 증가시키는 제9 산화물 박막 트랜지스터를 더 포함할 수 있다.
상기 제1, 2 비반전 입력신호가 하이 레벨이고 상기 반전 입력신호가 로우 레벨인 경우, 상기 제1, 2 비반전 입력신호에 의해 상기 풀다운부에 포함된 상기 제1 내지 제4 산화물 박막 트랜지스터가 모두 턴온되어 상기 출력신호가 접지전압으로 풀다운되고, 상기 반전 입력신호에 의해 상기 풀업부에 포함된 상기 제5 내지 제9 산화물 박막 트랜지스터가 모두 턴오프되어 전원전압으로부터 상기 제1 내지 제4 노드쪽으로 전류가 흐르지 않게 된다. 이와 반대로, 상기 제1, 2 비반전 입력신호가 로우 레벨이고 상기 반전 입력신호가 하이 레벨인 경우, 상기 제1, 2 비반전 입력신호에 의해 상기 풀다운부에 포함된 상기 제1 내지 제4 산화물 박막 트랜지스터가 모두 턴오프되어 상기 제1 내지 제4 노드로부터 접지전압쪽으로 전류가 흐르지 않고, 상기 반전 입력신호에 의해 상기 풀업부에 포함된 상기 제5 내지 제9 산화물 박막 트랜지스터가 모두 턴온되어 상기 출력신호가 전원전압으로 풀업된다.
상기 제1, 2 비반전 입력신호와 상기 반전 입력신호의 로우 레벨(VSSL)은 상 기 출력신호의 로우 레벨(VSS) 보다 더 낮은 것이 바람직하다.
상기 목적을 달성하기 위하여 본 발명에 따른 스캔 구동회로는, 전단의 출력신호에 따라 하이 레벨 또는 로우 레벨의 비반전 입력신호와 반전 입력신호를 레벨 시프터로 출력하는 입력부; 상기 비반전 입력신호와 상기 반전 입력 신호에 따라 로우 레벨 또는 하이 레벨의 출력신호를 출력하는 레벨 시프터; 및 상기 레벨 시프터로부터 출력되는 출력신호를 안정화시켜 출력하는 버퍼부를 포함하며, 상기 입력부, 상기 레벨 시프터 및 상기 버퍼부는 다수의 N형 산화물 박막 트랜지스터로 구성되는 것을 특징으로 한다.
상기 입력부는, 게이트에 각각 입력되는 제1 클럭신호와 상기 전단의 출력신호에 따라 로우 레벨 및 하이 레벨의 전압을 제1 노드로 각각 전달하는 제1, 2 산화물 박막 트랜지스터와, 게이트에 각각 입력되는 상기 제1 노드의 전압과 상기 제1 클럭신호에 따라 로우 레벨 및 하이 레벨의 전압을 제2 노드로 각각 전달하는 제3, 4 산화물 박막 트랜지스터와, 제2 클럭신호에 따라 상기 제1, 2 노드의 전압을 상기 반전 입력신호와 상기 비반전 입력신호로 각각 출력하는 제5, 6 산화물 박막 트랜지스터를 포함한다.
상기 레벨 시프터는, 상기 제5, 6 산화물 박막 트랜지스터에 각각 연결된 제1, 2 캐패시터와, 게이트에 상기 비반전 입력신호와 상기 반전 입력신호가 각각 입력되는 제7, 8 산화물 박막 트랜지스터와, 게이트에 입력되는 제3 클럭신호에 따라 드레인에 연결된 제5 노드의 전압을 로우 레벨로 하강시키는 제9 산화물 박막 트랜지스터와, 상기 제8 산화물 박막 트랜지스터의 소스에 게이트가 연결되어 상기 반 전 입력신호에 따라 상기 제5 노드의 전압을 하이 레벨로 상승시키는 제10 산화물 박막 트랜지스터와, 게이트에 입력되는 제4 클럭신호에 따라 드레인에 연결된 제6 노드의 전압을 로우 레벨로 하강시키는 제11 산화물 박막 트랜지스터와, 상기 제10 산화물 박막 트랜지스터와 래치 구조로 연결되어 상기 제5 노드의 전압에 따라 상기 제6 노드의 전압을 하이 레벨로 상승시키는 제12 산화물 박막 트랜지스터를 포함한다.
상기 버퍼부는, 게이트에 각각 입력되는 제3 클럭신호와 상기 제5 노드의 전압에 따라 로우 레벨 및 하이 레벨의 전압을 제7 노드로 각각 전달하는 제13, 14 산화물 박막 트랜지스터와, 게이트에 각각 입력되는 상기 제3 클럭신호와 상기 제7 노드의 전압에 따라 로우 레벨 및 하이 레벨의 전압을 제8 노드로 각각 전달하는 제15, 16 산화물 박막 트랜지스터를 포함한다.
여기에서, 상기 제1 클럭신호는 상기 전단의 출력신호와 반대의 위상을 가지면서 주기적으로 하이 레벨과 로우 레벨이 되는 신호이고, 상기 제2 클럭신호는 상기 반전 입력신호 및 상기 비반전 입력신호를 상기 레벨 시프터로 전달하거나 상기 입력부와 상기 레벨 시프터와의 연결을 차단하기 위한 신호이고, 상기 제 3 클럭신호는 상기 전단의 출력신호가 하이 레벨에서 로우 레벨로 변화된 이후에 상기 레벨 시프터의 출력신호가 하이 레벨로 상승되도록 하는 신호이며, 상기 제4 클럭신호는 상기 레벨 시프터의 출력신호가 하이 레벨로 상승될 때 포지티브 피드백을 발생시키기 위한 신호이다.
상기 전단의 출력신호가 하이 레벨에서 로우 레벨로 변화될 때까지 상기 레 벨 시프터는 하이 레벨의 상기 제3 클럭신호에 따라 로우 레벨의 출력신호를 상기 버퍼부로 출력하며, 상기 전단의 출력신호가 하이 레벨에서 로우 레벨로 변화된 이후, 상기 레벨 시프터는 로우 레벨의 상기 제3 클럭신호에 따라 하이 레벨의 출력신호를 상기 버퍼부로 출력한다.
본 발명에 따른 레벨 시프터와 스캔 구동회로는 단일형의 산화물 박막 트랜지스터들로만 구성되어 디스플레이 패널에 내장이 가능하므로 디스플레이 구동 장치의 소형화 및 제조 비용의 감소를 도모할 수 있다.
또한, 본 발명에 따른 레벨 시프터와 스캔 구동회로는 풀업 트랜지스터들이 래치 구조로 연결되어 풀스윙이 가능하므로 단일형 구조의 한계를 극복할 수 있다.
게다가, 본 발명에 따른 레벨 시프터와 스캔 구동회로에 포함된 산화물 박막 트랜지스터는 대기 상태에서 확실히 턴오프되므로 불필요한 전력 소모를 줄일 수 있다.
본 발명을 설명하기에 앞서 본 발명의 기본 개념에 대하여 간략하게 설명하면 다음과 같다.
먼저, 본 발명에서는 디스플레이 패널에 내장이 가능한 레벨 시프터를 구현하기 위해 산화물 박막 트랜지스터만을 이용하여 단일형 구조의 레벨 시프터를 구 현하였다.
다음으로, 본 발명에서는 단일형 구조의 한계를 극복하기 위하여 풀업 트랜지스터들을 래치 구조로 연결하여 풀스윙이 가능한 레벨 시프터를 구현하였다.
마지막으로, 본 발명에서는 출력이 로우 레벨인 대기 상태(풀다운 상태)에서 산화물 박막 트랜지스터가 확실히 턴오프되도록 하여 불필요한 전력 소모를 줄일 수 있는 레벨 시프터를 구현하였다.
상기와 같은 구조적 특징은 이하의 실시예들을 통해 더욱 분명하게 이해될 수 있을 것이다.
(제1 실시예)
도 3a는 본 발명의 제1 실시예에 따른 레벨 시프터를 나타내는 도면이고, 도 3b는 도 3a에 도시된 레벨 시프터의 동작 파형을 나타내는 도면이다.
도 3a를 참조하면, 본 발명의 일 실시예에 따른 레벨 시프터(300)는, 제1 비반전 입력신호(VIN)와 제2 비반전 입력신호(VINS)에 따라 출력신호(VOUT)를 접지전압(VSS)으로 풀다운(pull-down)시키는 풀다운부(300A)와, 반전 입력신호(VINB)에 따라 출력신호(VOUT)를 전원전압(VDDH)으로 풀업(pull-up)시키는 풀업부(300B)를 포함한다.
도 3b를 참조하면, 상기 제1, 2 비반전 입력신호(VIN, VINS)와 상기 반전 입력 신호(VINB)는 하이 레벨일 때 VDD의 전압값을 가지며 로우 레벨일 때 VSSL의 전압값을 갖는다. 그리고, 상기 출력신호(VOUT)는 하이 레벨일 때 VDD 보다 높은 VDDH의 전압값을 가지며, 로우 레벨일 때 VSSL 보다 높은 VSS의 전압값을 갖는다.
상기 제1 비반전 입력신호(VIN)는 상기 반전 입력신호(VINB)와 반대의 위상을 가지며, 상기 반전 입력신호(VINB)가 로우 레벨에서 하이 레벨로 변화된 이후에 상기 제2 비반전 입력신호(VINS)가 하이 레벨에서 로우 레벨로 변화된다. 여기에서, 상기 제2 비반전 입력신호(VINS)는 풀업 동작시 상기 출력신호(VOUT)를 전원전압(VDDH)으로 풀업시키는 역할을 하며, 이에 대하여는 이하에서 더 자세히 설명하기로 한다.
상기 풀다운부(300A)는 소스가 접지전압(VSS)에 연결되어 풀다운 동작을 수행하는 제1 내지 제4 산화물 박막 트랜지스터(N1~N4)로 구성되며, 상기 풀업부(300B)는 드레인이 전원전압(VDDH)에 연결되어 풀업 동작을 수행하는 제5 내지 제9 산화물 박막 트랜지스터(N5~N9)로 구성된다.
상기 제1 내지 제9 산화물 박막 트랜지스터(N1~N9)는 N형 산화물 박막 트랜지스터인 것이 바람직하다.
상기 제1, 2 산화물 박막 트랜지스터(N1, N2)는 게이트에 입력되는 제1, 2 비반전 입력신호(VIN, VINS)에 따라 제1, 2 노드(A, B)의 전압을 접지전압(VSS)으로 풀다운시키고, 상기 제3, 4 산화물 박막 트랜지스터(N3, N4) 역시 게이트에 입력되 는 제1, 2 비반전 입력신호(VIN, VINS)에 따라 제3, 4 노드(C, D)의 전압을 접지전압(VSS)으로 풀다운시킨다.
상기 제1 내지 제4 노드(A~D)를 통해 상기 풀다운부(300A)와 상기 풀업부(300B)가 연결되며, 상기 제1 노드(A)로부터 출력신호(VOUT)가 출력된다.
상기 제5 산화물 박막 트랜지스터(N5)는 게이트에 입력되는 반전 입력신호(VINB)를 상기 제6 산화물 박막 트랜지스터(N6)의 게이트로 출력한다.
상기 제6 산화물 박막 트랜지스터(N6)는 게이트에 입력되는 상기 반전 입력신호(VINB)에 따라 소스에 연결된 상기 제2 노드(B)의 전압을 전원전압(VDDH)으로 풀업시키며, 상기 제2 노드(B)의 전압은 상기 제8 산화물 박막 트랜지스터(N8)의 게이트로 입력된다. 상기 제8 산화물 박막 트랜지스터(N8)는 게이트에 입력되는 상기 제2 노드(B)의 전압에 따라 소스에 연결된 상기 제4 노드(D)의 전압을 전원전압(VDDH)으로 풀업시킨다.
전원전압(VDDH)으로 풀업된 상기 제4 노드(D)의 전압은 상기 제7 산화물 박막 트랜지스터(N7)의 게이트로 입력되며, 상기 제7 산화물 박막 트랜지스터(N7)는 게이트에 입력되는 상기 제4 노드(D)의 전압에 따라 소스에 연결된 상기 제1 노드(A)의 전압을 전원전압(VDDH)으로 풀업시킨다.
상기 제1 노드(A)의 전압은 상기 제9 산화물 박막 트랜지스터(N9)의 게이트로 입력되며, 상기 제9 산화물 박막 트랜지스터(N9)는 게이트에 입력되는 상기 제1 노드(A)의 전압에 따라 소스에 연결된 상기 제3 노드(C)의 전압을 전원전압(VDDH) 으로 풀업시킨다.
즉, 상기 제6 산화물 박막 트랜지스터(N6)와 상기 제7 산화물 박막 트랜지스터(N7)가 래치 구조로 연결되고, 상기 제6, 7 산화물 박막 트랜지스터(N6, N7)의 전류 구동 능력을 각각 증가시키기 위해 상기 제6 산화물 박막 트랜지스터(N6)에 상기 제8 산화물 박막 트랜지스터(N8)가 연결되고 상기 제7 산화물 박막 트랜지스터(N7)에 상기 제9 산화물 박막 트랜지스터(N9)가 연결된 것으로 볼 수 있다.
이러한 래치 구조에 의해 풀업 동작시 출력신호(VOUT)가 전원전압(VDDH)으로 원활하게 풀업되어 풀스윙이 가능하게 되며, 이에 대하여는 나중에 더 자세히 설명하기로 한다.
이와 같은 구조를 갖는 레벨 시프터(300)의 동작을 구체적으로 살펴보면 다음과 같다.
먼저, 출력신호(VOUT)가 접지전압(VSS)으로 풀다운되는 과정에 대하여 설명한다.
상기 제1 비반전 입력신호(VIN)와 상기 제2 비반전 입력신호(VINS)가 로우 레벨에서 하이 레벨이 되면, 상기 제1 내지 제4 산화물 박막 트랜지스터(N1~N4)가 모두 턴온되어 상기 제1 내지 제4 노드(A~D)의 전압이 모두 접지전압(VSS)이 되며, 이에 따라 출력신호(VOUT)는 접지전압(VSS)으로 풀다운된다.
이 때, 상기 제5 내지 제9 산화물 박막 트랜지스터(N5~N9)가 모두 턴오프되므로, 전원전압(VDDH)으로부터 상기 제1 내지 제4 노드(A~D)쪽으로 전류가 흐르지 않게 되어 불필요한 전력 소모를 줄일 수 있다.
다음으로, 출력신호(VOUT)가 전원전압(VDDH)으로 풀업되는 과정에 대하여 설명한다.
상기 반전 입력신호(VINB)가 로우 레벨에서 하이 레벨이 되면, 상기 제5 산화물 박막 트랜지스터(N5)가 턴온되며, 이에 따라 전원전압(VDDH)에서 상기 제5 산화물 박막 트랜지스터(N5)의 문턱전압(VTH)을 뺀 전압(VDDH-VTH)이 상기 제6 산화물 박막 트랜지스터(N6)의 게이트에 걸리게 되어 상기 제6 산화물 박막 트랜지스터(N6)도 턴온된다.
상기 제6 산화물 박막 트랜지스터(N6)가 턴온되면, 상기 제8 산화물 박막 트랜지스터(N8)도 턴온된다.
이 때, 상기 제2 비반전 입력신호(VINS)가 하이 레벨에서 로우 레벨로 변화되며, 이에 따라 상기 제2, 4 산화물 박막 트랜지스터(N2, N4)가 턴오프된다.
상기 제2, 4 산화물 박막 트랜지스터(N2, N4)가 턴오프되면, 상기 턴오프된 제2, 4 산화물 박막 트랜지스터(N2, N4)가 상기 제 2, 4 노드(B, D)로부터 흘러나오는 전류를 막는 역할을 하며, 이에 따라 상기 제 2, 4 노드(B, D)의 전압은 전원전압(VDDH)으로 상승된다.
전원전압(VDDH)으로 상승된 상기 제4 노드(D)의 전압에 의해 상기 제7 산화물 박막 트랜지스터(N7)가 턴온되며, 이에 따라 상기 출력신호(VOUT)가 전원전 압(VDDH)으로 풀업되면서 상기 제9 산화물 박막 트랜지스터(N9)가 턴온된다.
이 때, 출력신호(VOUT)가 전원전압(VDDH)으로 완전히 풀업될 때까지 래치 구조에 의해 상기 제6, 8 산화물 박막 트랜지스터(N6, N8)가 계속 턴온 상태를 유지하므로 풀스윙이 가능하게 된다.
또한, 로우 레벨(VSSL)을 갖는 상기 제1, 2 비반전 입력신호(VIN, VINB)에 의해 상기 제1 내지 제4 산화물 박막 트랜지스터(N1~N4)가 확실하게 턴오프되므로, 상기 제1 내지 제4 노드(A~D)로부터 접지전압(VSS)쪽으로 전류가 흐르지 않게 되어 불필요한 전력 소모를 줄일 수 있다.
상술한 바와 같이, 본 발명에 따른 레벨 시프터(300)는 산화물 박막 트랜지스터들(N1~N9)로만 구성되어 디스플레이 패널에 내장이 가능하므로 디스플레이 구동 장치의 소형화 및 제조 비용의 감소를 도모할 수 있다.
그리고, 종래의 단일형 구조의 레벨 시프터는 풀업 동작이 원활하지 않아 풀스윙이 어렵다는 문제점이 있지만, 본 발명에 따른 레벨 시프터(300)는 풀업 트랜지스터들의 래치 구조에 의해 출력신호의 범위가 VDDH~VSS가 되므로 풀스윙이 가능하다는 잇점이 있다.
또한, 종래의 단일형 구조의 레벨 시프터는 대기 상태에서 불필요한 전력 소모가 발생되는 문제점이 있지만, 본 발명에 따른 레벨 시프터(300)에 포함된 산화물 박막 트랜지스터들은 대기 상태에서 확실히 턴오프되므로, 이에 따라 대기 상태에서 불필요한 전력 소모를 줄일 수 있다.
(제2 실시예)
도 4a 내지 도 4f는 본 발명의 제2 실시예에 따른 레벨 시프터를 나타내는 도면이다.
먼저, 도 4a에 도시된 바와 같이 레벨 시프터의 출력단에는 출력신호의 안정화를 위해 제10, 11 산화물 박막 트랜지스터(N10, N11)로 구성된 버퍼부(300C)가 연결될 수 있다. 그리고, 도 4b에 도시된 바와 같이 도 4a에 도시된 레벨 시프터를 하나의 비반전 입력신호(VIN)에 대하여 풀업/풀다운 동작을 수행하는 구조로 구성할 수도 있다.
다음으로, 도 4c에 도시된 바와 같이 도 4a에 도시된 레벨 시프터에서 제4, 8 산화물 박막 트랜지스터(N4, N8)를 생략하여 래치 구조를 간단화할 수 있다. 이 경우에서도 마찬가지로 도 4d에 도시된 바와 같이 도 4c에 도시된 레벨 시프터를 하나의 비반전 입력신호(VIN)에 대하여 풀업/풀다운 동작을 수행하는 구조로 구성할 수 있다.
다음으로, 도 4e에 도시된 바와 같이 도 4c에 도시된 레벨 시프터에서 제3, 9 산화물 박막 트랜지스터(N3, N9)를 생략하여 래치 구조를 간단화할 수 있다. 이 경우에서도 마찬가지로 도 4f에 도시된 바와 같이 도 4e에 도시된 레벨 시프터를 하나의 비반전 입력신호(VIN)에 대하여 풀업/풀다운 동작을 수행하는 구조로 구성할 수 있다.
상기 도 4b, 도 4d 및 도 4f에 도시된 레벨 시프터는 입력신호(VIN)와 반대 위상의 출력신호(VOUT)를 출력하므로, 입력신호를 반전시켜 출력하는 인버터로 사용될 수 있다.
다만, 도 4c 내지 도 4f의 경우 구조가 간단화되는 장점은 있지만, 도 4a에 도시된 레벨 시프터에 비하여 전류 구동 능력이 다소 낮아질 수 있다.
(제3 실시예)
본 발명에 따른 레벨 시프터는 스캔 구동회로에 적용될 수 있으며, 본 발명의 이해를 돕기 위해 스캔 구동회로에 대하여 간략하게 설명하면 다음과 같다.
도 5a는 일반적인 스캔 구동회로를 나타내는 도면이며, 도 5b는 도 5a에 도시된 스캔 구동회로의 동작 파형을 나타내는 도면이다.
도 5a 및 도 5b를 참조하면, 스캔 구동회로(SC1~SCN)는 멀티플렉서(511)와 D-플립플롭(513)으로 구성된 시프트 레지스터(510), 마스크(530), 레벨 시프터(550) 및 버퍼(570)를 각각 포함하며, 디스플레이 패널의 각 라인에 스캔 신호를 순차적으로 인가한다.
상기 스캔 구동회로(SC1~SCN)로부터 출력되는 스캔 신호가 각 라인에 인가되면, 각 라인에 연결된 화소에서는 데이터 구동회로에서 입력받은 데이터 신호에 따라 영상을 디스플레이한다.
하지만, 이러한 구조의 스캔 구동회로(SC1~SCN)는 상기 레벨 시프터(550)에 N형 트랜지스터와 P형 트랜지스터가 모두 사용되기 때문에(도 1a 참조), 디스플레이 패널에 집적하는 것이 어렵다는 문제점이 있다.
이를 위해 본 발명에서는 산화물 박막 트랜지스터만으로 구성된 레벨 시프터를 이용하여 스캔 구동회로를 구현하였으며, 이에 대하여 더 자세히 설명하면 다음과 같다.
도 6a는 본 발명에 따른 레벨 시프터를 포함하는 스캔 구동회로를 나타내는 도면이며, 도 6b는 도 6a에 도시된 스캔 구동회로의 동작 파형을 나타내는 도면이다.
도 6a를 참조하면, 본 발명에 따른 스캔 구동회로(600)는, 전단의 출력신호(OUTN -1)에 따라 레벨 시프터(600B)에 비반전 입력신호와 반전 입력 신호를 출력하는 입력부(600A)와, 상기 입력부(600A)로부터 출력되는 상기 비반전 입력신호와 상기 반전 입력 신호에 따라 로우 레벨 또는 하이 레벨의 출력신호를 출력하는 레벨 시프터(600B)와, 상기 레벨 시프터(600B)로부터 출력되는 출력신호를 안정화시켜 출력하는 버퍼부(600C)를 포함한다.
상기 입력부(600A)는 제1 내지 제6 산화물 박막 트랜지스터(N1~N6)로 구성되고, 상기 레벨 시프터(600B)는 제1, 2 캐패시터(C1, C2) 및 제7 내지 제12 산화물 박막 트랜지스터(N7~N12)로 구성되며, 상기 버퍼부(600C)는 제13 내지 제16 산화물 박막 트랜지스터(N13~N16)로 구성된다.
여기에서, 상기 제1 내지 제16 산화물 박막 트랜지스터(N1~N16)는 N형 산화물 박막 트랜지스터인 것이 바람직하다.
상기 제1, 2 산화물 박막 트랜지스터(N1, N2)는 게이트에 각각 입력되는 제1 클럭신호(IN1)와 상기 전단의 출력신호(OUTN -1)에 따라 로우 레벨(VSS) 및 하이 레벨(VDDH)의 전압을 제1 노드(A)에 각각 전달한다.
이와 유사하게, 상기 제3, 4 산화물 박막 트랜지스터(N3, N4)는 게이트에 입력되는 상기 제1 노드(A)의 전압과 상기 제1 클럭신호(IN1)에 따라 로우 레벨(VSS) 및 하이 레벨(VDDH)의 전압을 제2 노드(B)에 각각 전달한다.
그리고, 제5, 6 산화물 박막 트랜지스터(N5, N6)는 제2 클럭신호(IN2)에 따라 상기 제1, 2 노드(A, B)의 전압을 제3, 4 노드(C, D)로 각각 출력한다.
여기에서, 상기 제3 노드(C)의 전압은 상기 레벨 시프터(600B)에 반전 입력신호로 출력되며, 상기 제4 노드(D)의 전압은 상기 레벨 시프터(600B)에 비반전 입력신호로 출력된다.
이와 같은 구조는 도 3a에 도시된 레벨 시프터(300)에 풀업 동작을 위한 반전 입력신호와 풀다운 동작을 위한 비반전 입력신호가 입력되는 구조와 동일하다. 따라서, 이하의 설명에서 출력신호가 하이 레벨(VDDH)로 상승 및 로우 레벨(VSS)로 하강되는 것은 출력신호가 전원전압(VDDH)으로 풀업 및 접지전압(VSS)으로 풀다운되는 것과 동일한 의미로 해석될 수 있다.
상기 제1, 2 캐패시터(C1, C2)는 상기 제5, 6 산화물 박막 트랜지스터(N5, N6)에 각각 연결되며, 상기 제7, 8 산화물 박막 트랜지스터(N7, N8)의 게이트에는 상기 제4 노드(D)의 전압과 상기 제3 노드(C)의 전압이 각각 입력된다.
상기 제9 산화물 박막 트랜지스터(N9)는 게이트에 입력되는 제3 클럭신호(IN3)에 따라 드레인에 연결된 상기 제5 노드(E)의 전압을 로우 레벨(VSS)로 하강시키며, 상기 제10 산화물 박막 트랜지스터(N10)는 상기 제8 산화물 박막 트랜지스터(N8)의 소스에 게이트가 연결되어 상기 제3 노드(C)의 전압에 따라 상기 제5 노드(E)의 전압을 하이 레벨(VDDH)로 상승시킨다.
상기 제11 산화물 박막 트랜지스터(N11)는 게이트에 입력되는 제4 클럭신호(IN4)에 따라 드레인에 연결된 제6 노드(F)의 전압을 로우 레벨(VSS)로 하강시키며, 상기 제12 산화물 박막 트랜지스터(N12)는 상기 제10 산화물 박막 트랜지스터(N10)와 래치 구조로 연결되어 상기 제5 노드(E)의 전압에 따라 상기 제6 노드(F)의 전압을 하이 레벨(VDDH)로 상승시킨다. 여기에서, 상기 제5 노드(E)의 전압이 상기 버퍼부(600C)로 출력된다.
상기 제13, 14 산화물 박막 트랜지스터(N13, N14)는 게이트에 각각 입력되는 상기 제3 클럭신호(IN3)와 상기 제5 노드(E)의 전압에 따라 로우 레벨(VSS) 및 하이 레벨(VDDH)의 전압을 제7 노드(G)에 각각 전달한다.
이와 유사하게, 상기 제15, 16 산화물 박막 트랜지스터(N15, N16)는 게이트에 각각 입력되는 상기 제3 클럭신호(IN3)와 상기 제7 노드(G)의 전압에 따라 로우 레벨(VSS) 및 하이 레벨(VDDH)의 전압을 제8 노드(H)에 각각 전달한다. 여기에서, 상기 제8 노드(H)의 전압이 상기 버퍼부(600C)로부터 출력된다.
이와 같은 구조를 갖는 스캔 구동회로(600)의 동작에 대하여 도 6b를 참조하여 더 자세히 설명하면 다음과 같다.
설명의 편의를 위해 도 6b에 도시된 신호의 파형에 대하여 간략하게 설명하면 다음과 같다.
상기 제1 내지 제4 클럭신호(IN1~IN4)는 하이 레벨일 때 VDD의 전압값을 가지며 로우 레벨일 때 VSSL의 전압값을 갖는다. 그리고, 상기 전단의 출력신호(OUTN -1)와 출력신호(VOUT)는 하이 레벨일 때 VDD 보다 높은 VDDH의 전압값을 가지며, 로우 레벨일 때 VSSL 보다 높은 VSS의 전압값을 갖는다.
상기 제1 클럭신호(IN1)는 상기 전단의 출력신호(OUTN -1)와 서로 반대의 위상을 가지며, 상기 전단의 출력신호(OUTN -1)가 로우 레벨을 유지하는 경우 상기 제1 클럭신호(IN1)는 주기적으로 하이 레벨과 로우 레벨이 된다.
상기 제2 클럭신호(IN2)는 상기 전단의 출력신호(OUTN -1)와 동일한 시점에서 하이 레벨에서 로우 레벨이 되는 신호로, 상기 제2 클럭신호(IN2)가 하이 레벨인 경우에는 상기 반전 입력신호 및 상기 비반전 입력신호가 상기 레벨 시프터(600B)로 전달되며, 상기 제2 클럭신호(IN2)가 로우 레벨인 경우에는 상기 입력부(600A)와 상기 레벨 시프터(600B)의 연결이 차단된다.
상기 제3 클럭신호(IN3)는 상기 전단의 출력신호(OUTN -1)가 로우 레벨로 변화된 이후에 하이 레벨에서 로우 레벨이 되는 신호로, 상기 제3 클럭신호(IN3)에 의 해 상기 전단의 출력신호(OUTN -1)가 완전히 로우 레벨로 변화된 이후에 상기 레벨 시프터(600B)의 출력신호가 하이 레벨로 상승되어 상기 버퍼부(600C)를 거쳐 안정적인 하이 레벨의 출력신호(OUTN)가 출력된다.
상기 제4 클럭신호(IN4)는 상기 전단의 출력신호(OUTN -1)가 로우 레벨로 변화되기 이전에 하이 레벨에서 로우 레벨이 되는 신호로, 상기 제4 클럭신호(IN4)에 의해 상기 레벨 시프터(600B)의 출력신호가 하이 레벨로 상승될 때 포지티브 피드백(Positive feedback)이 발생된다. 좀 더 자세히 설명하면, 상기 제4 클럭신호(IN4)에 의해 상기 제11 산화물 박막 트랜지스터(N11)가 턴오프되어 상기 제 6 노드(F)의 전압이 하이 레벨로 상승되면, 상기 제10 산화물 박막 트랜지스터(N10)가 턴온된다. 이 때, 상기 제10 산화물 박막 트랜지스터(N10)에 흐르는 전류는 나중에 상기 제 3클럭신호(IN3)가 로우 레벨이 될 때 포지티브 피드백을 발생시키며, 이러한 포지티브 피드백에 의해 상기 레벨 시프터(600B)의 출력신호가 하이 레벨로 상승된다.
첫번째로, 상기 전단의 출력신호(OUTN -1)가 하이 레벨인 제1 구간(S1)에서의 동작에 대하여 설명한다.
하이 레벨을 갖는 전단의 출력신호(OUTN -1)가 상기 제2 산화물 박막 트랜지스터(N2)의 게이트에 입력되면, 상기 제2 산화물 박막 트랜지스터(N2)가 턴온되어 제1 노드(A)의 전압이 VDDH가 된다. 이 때, 로우 레벨(VSSL)을 갖는 제1 클럭신 호(IN1)에 의해 상기 제1, 4 산화물 박막 트랜지스터(N1, N4)가 확실하게 턴오프된다.
상기 제1 노드(A)의 전압이 VDDH가 되면, 상기 제3 산화물 박막 트랜지스터(N3)가 턴온되어 상기 제2 노드(B)의 전압은 VSS가 된다.
이 상태에서, 상기 제2 클럭신호(IN2)에 의해 상기 제5, 6 산화물 박막 트랜지스터(N5, N6)가 턴온되면, 상기 제3 노드(C)의 전압은 VDDH가 되고 상기 제4 노드(D)의 전압은 VSS가 되어, 상기 제7 산화물 박막 트랜지스터(N7)는 턴오프되고, 상기 제8 산화물 박막 트랜지스터(N8)는 턴온된다.
상기 제8 산화물 박막 트랜지스터(N8)가 전류를 흘려 상기 제10 산화물 박막 트랜지스터(N10)가 턴온되면, 상기 제5 노드(E)의 전압은 VDDH가 되며, 이에 따라 상기 제12 산화물 박막 트랜지스터(N12)도 턴온된다.
이 때, 하이 레벨의 상기 제3 클럭신호(IN3)에 의해 상기 제9 산화물 박막 트랜지스터(N9)가 턴온되며, 이에 따라 상기 제10 산화물 박막 트랜지스터(N10)에서 상기 제9 산화물 박막 트랜지스터(N9)로 전류가 흐르게 되어 상기 제5 노드(E)의 전압은 VDDH에서 VSS로 낮아진다. 이와 유사하게 하이 레벨의 제4 클럭신호(IN4)에 의해 상기 제11 산화물 박막 트랜지스터(N11)도 턴온되어 상기 제12 산화물 박막 트랜지스터(N12)에서 상기 제11 산화물 박막 트랜지스터(N11)로 전류가 흐르게 되며, 이에 따라 상기 제6 노드(F)의 전압도 VDDH에서 VSS로 낮아진다.
상기 제5 노드(E)의 전압이 VSS가 되면, 상기 제14 산화물 박막 트랜지스터(N14)가 턴오프되어 상기 제7 노드(G)의 전압이 VSS로 낮아지며, 이에 따라 상기 제16 산화물 박막 트랜지스터(N16)도 턴오프되어 출력신호(OUTN)는 VSS가 된다.
두번째로, 상기 전단의 출력신호(OUTN -1)가 하이 레벨에서 로우 레벨이 될 때의 제2 구간(S2)에서의 동작에 대하여 설명한다.
먼저, 로우 레벨의 상기 제4 클럭신호(IN4)에 의해 상기 제11 산화물 박막 트랜지스터(N11)가 턴오프되어 상기 제6 노드(F)의 전압이 VDDH로 상승된다.
이 때, 상기 제9 산화물 박막 트랜지스터(N9)는 턴온된 상태이므로 상기 제5 노드(E)의 전압은 VSS를 유지하며, 이에 따라 상기 제14, 16 산화물 박막 트랜지스터(N14, N16)가 턴오프되어 출력신호(OUTN)는 그대로 VSS를 유지하게 된다.
다음으로, 로우 레벨의 상기 제2 클럭신호(IN2)에 의해 상기 제5, 6 산화물 박막 트랜지스터(N5, N6)가 턴오프되며, 이에 따라 상기 입력부(600A)와 상기 레벨 시프터(600B)의 연결이 차단된다.
세번째로, 상기 전단의 출력신호(OUTN -1)가 하이 레벨에서 로우 레벨로 변화된 이후의 제3 구간(S3)에서의 동작에 대하여 설명한다.
먼저, 로우 레벨의 상기 제3 클럭신호(IN3)에 의해 상기 제9 산화물 박막 트랜지스터(N9)가 턴오프되어 상기 제5 노드(E)의 전압이 VDDH가 된다.
상기 제5 노드(E)의 전압이 VDDH가 되면, 상기 제14 산화물 박막 트랜지스터(N14)가 턴온되어 상기 제7 노드(G)의 전압이 VDDH로 상승되며, 이에 따라 상기 제16 산화물 박막 트랜지스터(N16)도 턴온되어 출력신호(OUTN)는 VDDH가 된다.
이 때, 접지전압(VSS)에 연결된 상기 제13, 15 산화물 박막 트랜지스터(N13, N15)가 로우 레벨(VSSL)을 갖는 상기 제3 클럭신호(IN3)에 의해 확실하게 턴오프되므로 접지전압(VSS)쪽으로 전류가 흐르지 않게 되어 VDDH의 출력신호가 안정적으로 출력된다. 그리고, 상기 제2, 3, 4 클럭신호(IN2, IN3, IN4)가 모두 하이 레벨이 될 때까지 출력신호(OUTN)는 VDDH를 유지한다.
요약하여 설명하면, 상기 전단의 출력신호(OUTN -1)가 하이 레벨에서 로우 레벨로 변화될 때까지 상기 레벨 시프터(600B)는 하이 레벨의 상기 제3 클럭신호(IN3)에 따라 로우 레벨(VSS)의 출력신호를 상기 버퍼부(600C)로 출력하며, 이에 따라 상기 버퍼부(600C)로부터 로우 레벨(VSS)의 출력신호(OUTN)가 출력된다.
그리고, 상기 전단의 출력신호(OUTN -1)가 로우 레벨로 변화된 이후, 상기 레벨 시프터(600B)는 로우 레벨의 상기 제3 클럭신호(IN3)에 따라 하이 레벨(VDDH)의 출력신호를 상기 버퍼부(600C)로 출력하며, 이에 따라 상기 버퍼부(600C)로부터 하이 레벨(VDDH)의 출력신호(OUTN)가 출력된다.
즉, 본 발명에 따른 스캔 구동회로(600)는 상기와 같은 동작을 통해 각 라인의 화소에 순차적으로 스캔 신호를 인가할 수 있다.
그리고, 종래의 단일형 구조의 스캔 구동회로는 대기 상태에서 불필요한 전력 소모가 발생되는 문제점이 있지만, 본 발명에 따른 스캔 구동회로(600)는 전단의 출력신호(OUTN -1)가 로우 레벨인 경우 상기 제2 클럭신호(IN2)에 의해 상기 입력 부(600A)와 상기 레벨 시프터(600B)와의 연결이 차단되어 대기 상태에서의 전력 소모를 줄일 수 있는 잇점이 있다.
또한, 본 발명에 따른 스캔 구동회로(600)는 산화물 박막 트랜지스터들(N1~N16)로만 구성되어 디스플레이 패널에 내장이 가능하므로 디스플레이 구동 장치의 소형화 및 제조 비용의 감소를 도모할 수 있으며, 출력단에 연결된 상기 버퍼부(600C)에 의해 출력신호를 안정적으로 유지할 수 있는 잇점이 있다.
도 7은 도 6a에 도시된 스캔 구동회로가 디스플레이 패널의 각 라인에 연결되는 것을 나타낸 도면이다.
도 7을 참조하면, 각 스캔 구동회로(600)는 전단의 출력신호를 입력받아 4개의 클럭신호(IN1~IN4)에 의해 각 라인의 화소에 순차적으로 스캔 신호를 인가하며, 종래의 스캔 구동회로(도 5a 참조)에 비하여 간단한 배선 구조를 갖는 것을 알 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 설명하였다. 그러나, 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것으로, 본 발명의 범위가 상기의 실시예에 한정되는 것은 아니며, 여러 가지 다른 형태로 변형이 가능함은 물론이다.
도 1a는 종래의 레벨 시프터를 나타내는 도면이고, 도 1b는 도 1a에 도시된 레벨 시프터의 동작 파형을 나타내는 도면이다.
도 2a는 부트스트래핑을 이용한 종래의 레벨 시프터를 나타내는 도면이며, 도 2b는 도 2a에 도시된 레벨 시프터의 동작 파형을 나타내는 도면이다.
도 3a는 본 발명의 제1 실시예에 따른 레벨 시프터를 나타내는 도면이고, 도 3b는 도 3a에 도시된 레벨 시프터의 동작 파형을 나타내는 도면이다.
도 4a 내지 도 4f는 본 발명의 제2 실시예에 따른 레벨 시프터를 나타내는 도면이다.
도 5a는 일반적인 스캔 구동회로를 나타내는 도면이며, 도 5b는 도 5a에 도시된 스캔 구동회로의 동작 파형을 나타내는 도면이다.
도 6a는 본 발명에 따른 레벨 시프터를 포함하는 스캔 구동회로를 나타내는 도면이며, 도 6b는 도 6a에 도시된 스캔 구동회로의 동작 파형을 나타내는 도면이다.
도 7은 도 6a에 도시된 스캔 구동회로가 디스플레이 패널의 각 라인에 연결되는 것을 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
300 : 본 발명의 레벨 시프터
300A : 풀다운부
300B : 풀업부
300C : 버퍼부
N1~N9 : 제1 내지 제9 산화물 박막 트랜지스터
VIN, VINS : 제1, 2 비반전 입력신호
VOUT : 출력신호
VDDH : 전원전압
VSS : 접지전압
600 : 스캔 구동회로
600A : 입력부
600B : 레벨 시프터
600C : 버퍼부
N1~N16 : 제1 내지 제16 산화물 박막 트랜지스터
IN1~IN4 : 제1 내지 제4 클럭신호
OUTN -1 : 전단의 출력신호

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 전단의 출력신호에 따라 하이 레벨 또는 로우 레벨의 비반전 입력신호와 반전 입력신호를 레벨 시프터로 출력하는 입력부;
    상기 입력부로부터 출력되는 상기 비반전 입력신호와 상기 반전 입력 신호에 따라 로우 레벨 또는 하이 레벨의 출력신호를 출력하는 레벨 시프터; 및
    상기 레벨 시프터로부터 출력되는 출력신호를 안정화시켜 출력하는 버퍼부를 포함하며,
    상기 입력부, 상기 레벨 시프터 및 상기 버퍼부에 포함된 트랜지스터들은 N형 산화물 박막 트랜지스터로 구성되며,
    상기 레벨 시프터는,
    상기 입력부의 제5, 6 산화물 박막 트랜지스터에 각각 연결된 제1, 2 캐패시터와,
    게이트에 상기 비반전 입력신호와 상기 반전 입력신호가 각각 입력되는 제7, 8 산화물 박막 트랜지스터와,
    게이트에 입력되는 제3 클럭신호에 따라 드레인에 연결된 제5 노드의 전압을 로우 레벨로 하강시키는 제9 산화물 박막 트랜지스터와,
    상기 제8 산화물 박막 트랜지스터의 소스에 게이트가 연결되어 상기 반전 입력신호에 따라 상기 제5 노드의 전압을 하이 레벨로 상승시키는 제10 산화물 박막 트랜지스터와,
    게이트에 입력되는 제4 클럭신호에 따라 드레인에 연결된 제6 노드의 전압을 로우 레벨로 하강시키는 제11 산화물 박막 트랜지스터와,
    상기 제10 산화물 박막 트랜지스터와 래치 구조로 연결되어 상기 제5 노드의 전압에 따라 상기 제6 노드의 전압을 하이 레벨로 상승시키는 제12 산화물 박막 트랜지스터를 포함하며,
    상기 제5 노드의 전압이 상기 버퍼부로 출력되는 것을 특징으로 하는 스캔 구동회로.
  12. 제 11항에 있어서, 상기 입력부는,
    게이트에 각각 입력되는 제1 클럭신호와 상기 전단의 출력신호에 따라 로우 레벨 및 하이 레벨의 전압을 제1 노드로 각각 전달하는 제1, 2 산화물 박막 트랜지스터와,
    게이트에 각각 입력되는 상기 제1 노드의 전압과 상기 제1 클럭신호에 따라 로우 레벨 및 하이 레벨의 전압을 제2 노드로 각각 전달하는 제3, 4 산화물 박막 트랜지스터와,
    제2 클럭신호에 따라 상기 제1, 2 노드의 전압을 상기 반전 입력신호와 상기 비반전 입력신호로 각각 출력하는 상기 제5, 6 산화물 박막 트랜지스터를 포함하는 것을 특징으로 하는 스캔 구동회로.
  13. 삭제
  14. 제 12항에 있어서, 상기 버퍼부는,
    게이트에 각각 입력되는 상기 제3 클럭신호와 상기 제5 노드의 전압에 따라 로우 레벨 및 하이 레벨의 전압을 제7 노드로 각각 전달하는 제13, 14 산화물 박막 트랜지스터와,
    게이트에 각각 입력되는 상기 제3 클럭신호와 상기 제7 노드의 전압에 따라 로우 레벨 및 하이 레벨의 전압을 제8 노드로 각각 전달하는 제15, 16 산화물 박막 트랜지스터를 포함하며,
    상기 제8 노드의 전압이 출력신호로 출력되는 것을 특징으로 하는 스캔 구동회로.
  15. 제 14항에 있어서,
    상기 제1 클럭신호는 상기 전단의 출력신호와 반대의 위상을 가지면서 주기적으로 하이 레벨과 로우 레벨이 되는 신호이고,
    상기 제2 클럭신호는 상기 반전 입력신호 및 상기 비반전 입력신호를 상기 레벨 시프터로 전달하거나 상기 입력부와 상기 레벨 시프터와의 연결을 차단하기 위한 신호이고,
    상기 제 3 클럭신호는 상기 전단의 출력신호가 하이 레벨에서 로우 레벨로 변화된 이후에 상기 레벨 시프터의 출력신호가 하이 레벨로 상승 되도록 하는 신호이며,
    상기 제4 클럭신호는 상기 레벨 시프터의 출력신호가 하이 레벨로 상승될 때 포지티브 피드백을 발생시키기 위한 신호인 것을 특징으로 하는 스캔 구동회로.
  16. 제 15항에 있어서,
    상기 제1 내지 제4 클럭신호의 로우 레벨(VSSL)은 상기 전단의 출력신호의 로우 레벨(VSS) 보다 더 낮은 것을 특징으로 하는 스캔 구동회로.
  17. 제 16항에 있어서,
    상기 전단의 출력신호가 하이 레벨에서 로우 레벨로 변화될 때까지 상기 레벨 시프터가 하이 레벨의 상기 제3 클럭신호에 따라 로우 레벨의 출력신호를 상기 버퍼부로 출력하는 것을 특징으로 하는 스캔 구동회로.
  18. 제 17항에 있어서,
    상기 전단의 출력신호가 하이 레벨에서 로우 레벨로 변화된 이후, 상기 레벨 시프터가 로우 레벨의 상기 제3 클럭신호에 따라 하이 레벨의 출력신호를 상기 버퍼부로 출력하는 것을 특징으로 하는 스캔 구동회로.
KR1020090100304A 2009-10-21 2009-10-21 산화물 박막 트랜지스터를 이용한 레벨 시프터를 포함하는 스캔 구동회로 KR101403395B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090100304A KR101403395B1 (ko) 2009-10-21 2009-10-21 산화물 박막 트랜지스터를 이용한 레벨 시프터를 포함하는 스캔 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090100304A KR101403395B1 (ko) 2009-10-21 2009-10-21 산화물 박막 트랜지스터를 이용한 레벨 시프터를 포함하는 스캔 구동회로

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130025813A Division KR101335678B1 (ko) 2013-03-11 2013-03-11 산화물 박막 트랜지스터를 이용한 레벨 시프터 및 이를 포함하는 스캔 구동회로

Publications (2)

Publication Number Publication Date
KR20110043265A KR20110043265A (ko) 2011-04-27
KR101403395B1 true KR101403395B1 (ko) 2014-06-11

Family

ID=44048567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090100304A KR101403395B1 (ko) 2009-10-21 2009-10-21 산화물 박막 트랜지스터를 이용한 레벨 시프터를 포함하는 스캔 구동회로

Country Status (1)

Country Link
KR (1) KR101403395B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140020484A (ko) 2012-08-08 2014-02-19 삼성디스플레이 주식회사 주사 구동 장치 및 그 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020052805A (ko) * 2000-12-26 2002-07-04 박종섭 박막트랜지스터-엘시디의 소오스 드라이버

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020052805A (ko) * 2000-12-26 2002-07-04 박종섭 박막트랜지스터-엘시디의 소오스 드라이버

Also Published As

Publication number Publication date
KR20110043265A (ko) 2011-04-27

Similar Documents

Publication Publication Date Title
US8368425B2 (en) Level shifter
US7061299B2 (en) Bidirectional level shifter
KR101944640B1 (ko) Igzo 프로세스 기반인 게이트 전극 구동회로
JP4768300B2 (ja) 電圧レベル変換回路及び半導体集積回路装置
US9553584B2 (en) Level-shifting latch
KR20190141221A (ko) 스캔 드라이브 회로
US20080191777A1 (en) Level shifter capable of high speed operation and high-speed level shifting method
CN109326258B (zh) 移位寄存器单元和显示面板
US7800426B2 (en) Two voltage input level shifter with switches for core power off application
KR20040076087A (ko) 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치
TWI237947B (en) Level transducing circuit
KR101335678B1 (ko) 산화물 박막 트랜지스터를 이용한 레벨 시프터 및 이를 포함하는 스캔 구동회로
KR102409872B1 (ko) 송신 회로 및 반도체 장치
CN109119036B (zh) 液晶面板
TW200937863A (en) Level shifter circuit
TWI529692B (zh) 驅動電路和顯示裝置
CN1312840C (zh) 带关断功能的施密特触发器
JP4731056B2 (ja) 半導体集積回路
KR101403395B1 (ko) 산화물 박막 트랜지스터를 이용한 레벨 시프터를 포함하는 스캔 구동회로
US20090167369A1 (en) Lvds output driver
KR101775563B1 (ko) 인버터, ｎａｎｄ 게이트 및 ｎｏｒ 게이트
US6304495B1 (en) Logic interface circuit and semiconductor memory device using this circuit
TWI404007B (zh) 移位暫存裝置及其移位暫存器
KR100713907B1 (ko) 반도체 장치의 라인 구동 회로
KR100943708B1 (ko) 레벨 시프트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180426

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 6