CN112885279B - 带保护晶体管的goa电路及其控制方法 - Google Patents

Abstract

本发明公开了一种带保护晶体管的GOA电路及其控制方法，GOA电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和储能元件，第一晶体管的漏极和栅极在第一晶体管内部的导电沟道方向上存在偏移距离，第一晶体管的源极与第二晶体管的栅极、第三晶体管的漏极和储能元件的一端连接，第二晶体管的源极与第四晶体管的漏极和储能元件的另一端连接，第三晶体管的栅极与第四晶体管的栅极连接。本发明中的第一晶体管中的漏极和栅极之间存在偏移距离，第一晶体管内的导电沟道上形成一定区域的高阻区，该高阻区可以增大第一晶体管中的漏极因长期连接高电位而导致DCD失效的电压临界值，具有较高的稳定性。本发明广泛应用于显示驱动技术领域。

Description

带保护晶体管的GOA电路及其控制方法

技术领域

本发明涉及显示驱动技术领域，尤其是一种带保护晶体管的GOA电路及其控制方法。

背景技术

随着平板显示技术向高分辨率，高开口率，高刷新率发展，显示面板所用晶体管的工艺制程逐渐减小。一种GOA电路被应用于TFT栅极扫描，可保证面板具有超高分辨率，同时进一步缩小显示边框。

在多级GOA电路中，输入单元的工作需要保持与高电位连接，并将上一级GOA栅极扫描信号传输到本级GOA单元。但随着高分辨率显示技术的发展，高电位使用更高的电压，输入单元由于长期受到高电压的作用，尤其当TFT的工艺制程尤其是沟道长度在10μm以下时，容易产生DCD失效(Drain Current Drop)，器件性能劣化，导致电路无法正常运行，显示驱动异常。

发明内容

针对上述至少一个技术问题，本发明的目的在于提供一种带保护晶体管的GOA电路及其控制方法。

一方面，本发明的实施例包括一种带保护晶体管的GOA电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和储能元件；

所述第一晶体管的漏极和栅极在所述第一晶体管内部的导电沟道方向上存在偏移距离；

所述第一晶体管的源极与所述第二晶体管的栅极、所述第三晶体管的漏极和所述储能元件的一端连接；

所述第二晶体管的源极与所述第四晶体管的漏极和所述储能元件的另一端连接；

所述第三晶体管的栅极与所述第四晶体管的栅极连接。

进一步地，所述第一晶体管的漏极用于连接到高电位，所述第二晶体管的漏极用于接收时钟信号，所述第三晶体管的源极和所述第四晶体管的源极用于接地。

进一步地，所述第一晶体管的漏极与源极之间的距离的大小由所述高电位的电压大小确定。

进一步地，所述偏移距离的大小由所述高电位的电压大小确定。

进一步地，所述偏移距离小于所述第一晶体管的漏极与源极之间的距离。

进一步地，所述第二晶体管的源极用于作为所述带保护晶体管的GOA电路的本级栅极扫描信号输出端。

进一步地，所述第一晶体管的栅极用于作为所述带保护晶体管的GOA电路的上一级栅极扫描信号输入端。

进一步地，所述第三晶体管的栅极和所述第四晶体管的栅极用于作为所述带保护晶体管的GOA电路的下一级栅极扫描信号输入端。

进一步地，所述第二晶体管的漏极和栅极在所述第二晶体管内部的导电沟道方向上、所述第三晶体管的漏极和栅极在所述第三晶体管内部的导电沟道方向上、所述第四晶体管的漏极和栅极在所述第四晶体管内部的导电沟道方向上均不存在偏移距离。

另一方面，本发明的实施例还包括一种带保护晶体管的GOA电路的控制方法，包括通过所述第一晶体管的栅极接收上一级栅极扫描信号，通过所述第三晶体管的栅极和所述第四晶体管的栅极接收下一级栅极扫描信号，通过所述第二晶体管的源极输出本级栅极扫描信号。

本发明的有益效果是：实施例中的带保护晶体管的GOA电路，由于第一晶体管中的漏极和栅极之间的偏移距离的存在，使得第一晶体管内的导电沟道上形成一定区域的高阻区，该高阻区可以增大第一晶体管中的漏极因长期连接高电位而导致DCD失效(DrainCurrent Drop)的电压临界值，使得GOA电路不容易出现DCD失效现象。

附图说明

图1为实施例中带保护晶体管的GOA电路的结构图；

图2为实施例中第一晶体管T1的结构图。

具体实施方式

本实施例中，带保护晶体管的GOA电路如图1所示，包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4和储能元件C。其中，使用电容作为储能元件C，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4等晶体管可以通过GOA电路生产工艺生产，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4可以都是薄膜晶体管(TFT)，每个薄膜晶体管本质上是一个或者可以等效成一个场效应管(FET)，每个薄膜晶体管分别具有栅极(Gate，G)、源极(Source，S)和漏极(Drain，D)。

参照图1，第一晶体管T1的源极与第二晶体管T2的栅极、第三晶体管T3的漏极和储能元件C的一端连接，第二晶体管T2的源极与第四晶体管T4的漏极和储能元件C的另一端连接，第三晶体管T3的栅极与第四晶体管T4的栅极连接，从而组成本实施例中的带保护晶体管的GOA电路。

本实施例中的带保护晶体管的GOA电路可以级联使用，也就是多个如图1所示的GOA电路逐级连接。假设图1所示的GOA电路是这级联的多个GOA电路中的第n级，那么图1所示的GOA电路中的第二晶体管的源极，作为GOA电路的本级栅极扫描信号输出端也就是第n级栅极扫描信号输出端，输出本级栅极扫描信号Gate[n]。第一晶体管T1的栅极，作为GOA电路的上一级栅极扫描信号输入端也就是第n-1级栅极扫描信号输出端，接收上一级栅极扫描信号Gate[n-1]。第三晶体管T3的栅极和所述第四晶体管T4的栅极，作为GOA电路的下一级栅极扫描信号输入端，也就是第n+1级栅极扫描信号输出端，接收下一级栅极扫描信号Gate[n+1]。

根据级联的规律，如果图1所示的GOA电路是这级联的多个GOA电路中的第n+1级，那么图1所示的GOA电路中的第二晶体管T2的源极，作为GOA电路的本级栅极扫描信号输出端也就是第n+1级栅极扫描信号输出端，输出本级栅极扫描信号Gate[n+1]。第一晶体管T1的栅极，作为GOA电路的上一级栅极扫描信号输入端也就是第n级栅极扫描信号输出端，接收上一级栅极扫描信号Gate[n]。第三晶体管T3的栅极和所述第四晶体管T4的栅极，作为GOA电路的下一级栅极扫描信号输入端，也就是第n+2级栅极扫描信号输出端，接收上一级栅极扫描信号Gate[n+2]。以此类推。

本实施例中，在使用GOA电路时，将第一晶体管T1的漏极连接到高电位VGH，将第二晶体管T2的漏极连接到时钟信号端CLK以接收时钟信号，将第三晶体管T3的源极和第四晶体管T4的源极接地VSS。

本实施例中，图1所示的GOA电路的工作原理是：第一晶体管T1作为GOA电路的输入单元1，电连接于上一级栅极扫描信号、本级栅极控制信号和高电位VGH信号，并根据上一级栅极扫描信号将所述本级栅极控制信号上拉至高电位VGH；第二晶体管T2作为GOA电路的输出单元2，电连接于本级栅极控制信号、本级栅极扫描信号和时钟信号，并根据本级栅极控制信号将所述本级栅极扫描信号上拉至高电位VGH；第三晶体管T3、第四晶体管T4组成GOA电路的复位单元3，电连接于本级栅极控制信号、本级栅极扫描信号、下一级栅极扫描信号和低电位信号，并根据下一级栅极扫描信号将所述本级栅极控制信号与本级栅极扫描信号下拉至低电位。具体地，本级GOA电路在扫描时，高电位VGH的上一级栅极扫描信号Gate[n-1]输入至第一晶体管T1的栅电极，第一晶体管T1导通，第一晶体管T1的源电极输出高电压，并将本级栅极控制信号上拉至高电位VGH。储能元件C作为储能单元4，本级GOA电路扫描结束时，第一晶体管T1的栅电极输入低电位的上一级栅极扫描信号Gate[n-1]，第一晶体管T1截止，本级栅极控制信号处于悬浮状态，且由于储能元件C的作用，本级栅极控制信号保持在高电位VGH。第二晶体管T2工作在饱和导通区，可看作开关管，第二晶体管T2的栅电极连接本级栅极控制信号，第二晶体管T2的漏电极连接时钟信号CLK，第二晶体管T2的源电极连接本级栅极扫描信号，本级GOA电路在扫描时，高电位VGH的本级栅极控制信号输入第二晶体管T2的栅极，第二晶体管T2导通，且当时钟信号高电平输入第二晶体管T2的漏电极时，第二晶体管T2的源电极将本级栅极扫描信号上拉至高电位VGH。第三晶体管T3和第四晶体管T4也工作在饱和导通区，可看作开关管，第三晶体管T3的栅极和第四晶体管T4的栅极均连接下一级栅极扫描信号Gate[n+1]，第三晶体管T3的漏极连接本级栅极控制信号，第四晶体管T4的漏极连接本级栅极扫描信号，第三晶体管T3和第四晶体管T4的源极均接地VSS或连接低电位VSS。本级GOA电路在扫描时，低电位的下一级栅极扫描信号Gate[n+1]输入第三晶体管T3和第四晶体管T4，第三晶体管T3和第四晶体管T4均截止；本级GOA电路扫描结束时，高电位VGH的下一级栅极扫描信号Gate[n+1]输入第三晶体管T3和第四晶体管T4，第三晶体管T3和第四晶体管T4均导通，本级栅极控制信号和本级栅极扫描信号被下拉至低电位。

本实施例中，所使用的第一晶体管T1是经过工艺改进的晶体管。参照图2，第一晶体管T1的漏极和栅极在第一晶体管T1内部的导电沟道方向上存在偏移距离offset，且偏移距离小于第一晶体管T1的漏极与源极之间的距离。而所使用的第二晶体管T2、第三晶体管T3和第四晶体管T4相对于第一晶体管T1是普通的晶体管，即第二晶体管T2的漏极和栅极在第二晶体管T2内部的导电沟道方向上、第三晶体管T3的漏极和栅极在第三晶体管T3内部的导电沟道方向上、第四晶体管T4的漏极和栅极在第四晶体管T4内部的导电沟道方向上均不存在偏移距离。

本实施例中，由于第一晶体管T1中的漏极和栅极之间的偏移距离的存在，使得第一晶体管T1内的导电沟道上形成一定区域的高阻区，该高阻区的范围取决于偏移距离的具体大小，而高阻区可以增大第一晶体管T1中的漏极因长期连接高电位VGH而导致DCD失效(Drain Current Drop)的电压临界值，可以提高GOA电路的稳定性。

本实施例中，第一晶体管T1的漏极与源极之间的距离的大小由高电位VGH的电压大小确定，偏移距离的大小由高电位VGH的电压大小确定，具体地，第一晶体管T1的漏极所要连接的高电位VGH的电压越大，则第一晶体管T1的漏极与源极之间的距离以及第一晶体管T1的漏极与栅极之间的偏移距离则相应越大，这样能够获得更大范围的高阻区，从而更有效地应对第一晶体管T1的漏极所连接的更高的高电位VGH，延缓DCD失效现象的出现。

需要说明的是，如无特殊说明，当某一特征被称为“固定”、“连接”在另一个特征，它可以直接固定、连接在另一个特征上，也可以间接地固定、连接在另一个特征上。此外，本公开中所使用的上、下、左、右等描述仅仅是相对于附图中本公开各组成部分的相互位置关系来说的。在本公开中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。此外，除非另有定义，本实施例所使用的所有的技术和科学术语与本技术领域的技术人员通常理解的含义相同。本实施例说明书中所使用的术语只是为了描述具体的实施例，而不是为了限制本发明。本实施例所使用的术语“和/或”包括一个或多个相关的所列项目的任意的组合。

应当理解，尽管在本公开可能采用术语第一、第二、第三等来描述各种元件，但这些元件不应限于这些术语。这些术语仅用来将同一类型的元件彼此区分开。例如，在不脱离本公开范围的情况下，第一元件也可以被称为第二元件，类似地，第二元件也可以被称为第一元件。本实施例所提供的任何以及所有实例或示例性语言(“例如”、“如”等)的使用仅意图更好地说明本发明的实施例，并且除非另外要求，否则不会对本发明的范围施加限制。

应当认识到，本发明的实施例可以由计算机硬件、硬件和软件的组合、或者通过存储在非暂时性计算机可读存储器中的计算机指令来实现或实施。所述方法可以使用标准编程技术-包括配置有计算机程序的非暂时性计算机可读存储介质在计算机程序中实现，其中如此配置的存储介质使得计算机以特定和预定义的方式操作——根据在具体实施例中描述的方法和附图。每个程序可以以高级过程或面向对象的编程语言来实现以与计算机系统通信。然而，若需要，该程序可以以汇编或机器语言实现。在任何情况下，该语言可以是编译或解释的语言。此外，为此目的该程序能够在编程的专用集成电路上运行。

此外，可按任何合适的顺序来执行本实施例描述的过程的操作，除非本实施例另外指示或以其他方式明显地与上下文矛盾。本实施例描述的过程(或变型和/或其组合)可在配置有可执行指令的一个或多个计算机系统的控制下执行，并且可作为共同地在一个或多个处理器上执行的代码(例如，可执行指令、一个或多个计算机程序或一个或多个应用)、由硬件或其组合来实现。所述计算机程序包括可由一个或多个处理器执行的多个指令。

进一步，所述方法可以在可操作地连接至合适的任何类型的计算平台中实现，包括但不限于个人电脑、迷你计算机、主框架、工作站、网络或分布式计算环境、单独的或集成的计算机平台、或者与带电粒子工具或其它成像装置通信等等。本发明的各方面可以以存储在非暂时性存储介质或设备上的机器可读代码来实现，无论是可移动的还是集成至计算平台，如硬盘、光学读取和/或写入存储介质、RAM、ROM等，使得其可由可编程计算机读取，当存储介质或设备由计算机读取时可用于配置和操作计算机以执行在此所描述的过程。此外，机器可读代码，或其部分可以通过有线或无线网络传输。当此类媒体包括结合微处理器或其他数据处理器实现上文所述步骤的指令或程序时，本实施例所述的发明包括这些和其他不同类型的非暂时性计算机可读存储介质。当根据本发明所述的方法和技术编程时，本发明还包括计算机本身。

计算机程序能够应用于输入数据以执行本实施例所述的功能，从而转换输入数据以生成存储至非易失性存储器的输出数据。输出信息还可以应用于一个或多个输出设备如显示器。在本发明优选的实施例中，转换的数据表示物理和有形的对象，包括显示器上产生的物理和有形对象的特定视觉描绘。

以上所述，只是本发明的较佳实施例而已，本发明并不局限于上述实施方式，只要其以相同的手段达到本发明的技术效果，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。在本发明的保护范围内其技术方案和/或实施方式可以有各种不同的修改和变化。

Claims (8)

1.带保护晶体管的GOA电路，其特征在于，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和储能元件；

所述第一晶体管的漏极和栅极在所述第一晶体管内部的导电沟道方向上存在偏移距离；

所述第一晶体管的源极与所述第二晶体管的栅极、所述第三晶体管的漏极和所述储能元件的一端连接；

所述第二晶体管的源极与所述第四晶体管的漏极和所述储能元件的另一端连接；

所述第三晶体管的栅极与所述第四晶体管的栅极连接；

所述第一晶体管的漏极用于连接到高电位，所述第二晶体管的漏极用于接收时钟信号，所述第三晶体管的源极和所述第四晶体管的源极用于接地；

所述偏移距离的大小由所述高电位的电压大小确定。

2.根据权利要求1所述的带保护晶体管的GOA电路，其特征在于，所述第一晶体管的漏极与源极之间的距离的大小由所述高电位的电压大小确定。

3.根据权利要求1所述的带保护晶体管的GOA电路，其特征在于，所述偏移距离小于所述第一晶体管的漏极与源极之间的距离。

4.根据权利要求1或2所述的带保护晶体管的GOA电路，其特征在于，所述第二晶体管的源极用于作为所述带保护晶体管的GOA电路的本级栅极扫描信号输出端。

5.根据权利要求1或2所述的带保护晶体管的GOA电路，其特征在于，所述第一晶体管的栅极用于作为所述带保护晶体管的GOA电路的上一级栅极扫描信号输入端。

6.根据权利要求1或2所述的带保护晶体管的GOA电路，其特征在于，所述第三晶体管的栅极和所述第四晶体管的栅极用于作为所述带保护晶体管的GOA电路的下一级栅极扫描信号输入端。

7.根据权利要求1或2所述的带保护晶体管的GOA电路，其特征在于，所述第二晶体管的漏极和栅极在所述第二晶体管内部的导电沟道方向上、所述第三晶体管的漏极和栅极在所述第三晶体管内部的导电沟道方向上、所述第四晶体管的漏极和栅极在所述第四晶体管内部的导电沟道方向上均不存在偏移距离。

8.根据权利要求1-3任一项所述的带保护晶体管的GOA电路的控制方法，其特征在于，通过所述第一晶体管的栅极接收上一级栅极扫描信号，通过所述第三晶体管的栅极和所述第四晶体管的栅极接收下一级栅极扫描信号，通过所述第二晶体管的源极输出本级栅极扫描信号。

Images