CN104426533A

CN104426533A - 具有限流和零直流(dc)功耗的电源开关

Info

Publication number: CN104426533A
Application number: CN201410355911.6A
Authority: CN
Inventors: I·C·R·纳斯西门托
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2013-08-22
Filing date: 2014-07-24
Publication date: 2015-03-18
Anticipated expiration: 2034-07-24
Also published as: CN104426533B; US9092043B2; EP2846463B1; EP2846463A1; US20150054477A1

Abstract

本发明公开了一种具有限流和零直流(DC)功耗的电源开关。在实施例中，集成电路包括耦合于电源电压节点(101)和多个电源域中的给定电源域(105B)之间的集成电路，所述开关电路被配置以限制由给定电源域在转换时期从电源电压节点提取的电流量，开关电路还被配置为在转换时期之外消耗零直流(DC)功率。在另一个实施例中，一种方法包括通过耦合于电源电压(101)和集成电路(105B)之间的开关电路(104A)，控制由集成电路在转换时期从电源电压提取的电流量；以及使开关电路在除转换时期之外的其它时期不消耗静态功率。

Description

具有限流和零直流(DC)功耗的电源开关

技术领域

本公开通常涉及电子电路和器件，并且更具体，涉及具有限流及零直流(DC)功耗的电源开关(power switch)。

背景技术

管理电子器件功耗的技术包括使用具有多个电源域的集成电路(IC)。通常来说，每个电源域允许IC内的电路块使用与其它电路块不同量的功率。例如，使用电源域可以使一个或多个电路块根据器件的操作模式接收不同量的功率，其可以随着时间而改变。

在一些情况下，不同电源域可以通过一个或多个电源开关等而分离。例如，当给定电源域内的电路块被接通的时候，相应开关可以允许该电路从电源提取(draw)电流。

附图说明

本发明通过举例的方式说明并且没有被附图所限制，在附图中类似的参考符号表示相似的元素。为了简便以及清晰起见来说明附图中的元素，并且不一定按比例绘制。

图1根据一些实施例，是集成电路(IC)的例子的方框图。

图2根据一些实施例，是限流电源开关的例子的电路图。

图3根据一些实施例，示出了说明限流电源开关的操作的各方面的图表。

图4根据一些实施例，是具有限流以及零直流(DC)功耗的电源开关的例子的电路图。

图5根据一些实施例，是具有一个或多个电子微电子器件封装的电子器件的例子的示意图。

具体实施方式

转到图1，图1根据一些实施例，描述集成电路(IC)100的例子的方框图。在该例子中，电源101耦合于集成电路100的具有三个电源域(PD)105A-105C的部分103。电源101也耦合于包括开关104A的电源开关组102，其中开关104A耦合于开关104B。开关组102进而耦合于负载R_LOAD并与电容器107并联。接地或其它一些参考节点或总线106也被示出。在该例子中，开关104A和104B之间的节点耦合于电源域105B。

通常来说，电源开关组102进行操作以分离不同的电源域105A-105C。即使当电源域105A-105C被配置以基于相同电源电压进行操作的时候，它们可以分别被配置以从电源101提取最大量电流。例如，电源域105A可以被配置以使用达500毫安，电源域105B可以被配置以使用达80毫安以及电源域105可以被配置以使用达8毫安。

在一些实施例中，一个或多个电源开关104A和/或104B可以被配置以限制由给定电源域105A-C在转换时期(例如在给定电源域上电期间)，从电源101提取的电流量。此外或替代地，一个或多个电源开关104A和/或104B可以被配置以在转换时期之外并且当处于稳定状态的时候消耗零直流(DC)功率(无论该开关关闭或打开)，也被称为静态功耗(除了由于泄漏效应等引起的消耗)。

在一些实施例中，电源101可以包括电力源、电压调节器等等。电源域105A-C可以表示IC100的负责执行不同操作的不同区域。例如，每个电源域105A-C可以包括模拟电路、数字存储器、处理器等等。此外，注意，IC100仅仅是为了说明而被示出。在各种实施例中，可以使用任何数量的电源、开关、和/或电源域，并且这些元件可以以任何合适的方式彼此耦合。

图2根据一些实施例，是限流电源开关104A的例子的电路图。为了背景起见，电源开关104A被示为耦合于电源101和电源域105B之间，正如图1原先讨论的。然而，应了解，开关104A也可以在其它背景下使用。

如图所示，开关104A包括第一P-型金属氧化物半导体(PMOS)晶体管M1，其源极端子(更通常被称为第一电流端子或电极)耦合于电源101，从而接收了电源电压V_DD，而其漏极端子(更通常被称为第二电流端子或电极)耦合于电源域105B，从而给电源域105B提供V_DDO(其中V_DDO等于V_DD减去穿过M1的电压降)。第二PMOS晶体管M2的源极端子耦合于电源101，从而也接收了电源电压V_DD，并且其栅极(更通常被称为控制端子或电极)耦合于第一PMOS晶体管M1的栅极。组合起来，晶体管M1和M2形成了第一电流镜201。正如下面更详细示出的，M1作为限流晶体管来操作，而M2作为主开关晶体管来操作。

开关104A还包括第三PMOS晶体管M3，其源极端子耦合于第二PMOS晶体管M2的漏极端子，并且第三PMOS晶体管M3的漏极端子分别耦合于节点n1以及第一和第二PMOS晶体管M1和M2的栅极。第四PMOS晶体管M4的源极端子耦合于第一PMOS晶体管M1的漏极端子，而其漏极端子耦合于节点n0，并且其栅极端子耦合于第三PMOS晶体管M3的栅极端子和节点n0。由此，晶体管M3和M4形成了第二电流镜202。电流源I10耦合于节点n1和参考节点106之间，电流源I11耦合于节点n0和参考节点106之间。电流源I10和I11可以使用熟知组件被实现。

节点n0、n1和n3被示出，使得节点n1是晶体管M1和M2的栅极端子、晶体管M3的漏极端子和电流源I10之间的节点。节点n0是晶体管M3和M4的栅极端子、晶体管M4的漏极端子以及电流源I11之间的节点。节点n3是晶体管M2的漏极和晶体管M3的源极之间的节点。

在操作中，开关104A只允许给电源域105B提供限定量的电流I_LIM。除其它事项外，下面的分析示出I_LIM是晶体管M3和M4的漏极端子处的电流(被指定为I1)的函数，并且也是晶体管M1和M2的纵横比的函数。

对于晶体管M3和M4晶体管，让我们定义：

K_{34} = \frac{W_{3} / L_{3}}{W_{4} / L_{4}}

其中W_n是在晶体管M_n中形成的沟道的宽度以及L_n是长度，使得W₃/L₃是晶体管M3的纵横比以及W₄/L₄是晶体管M4的纵横比。例如，在一些实施例中，晶体管M3和M4可以是不平衡的，使得W₄/L₄大于W₃/L₃。此外，在一些实现中，晶体管M3的栅极-源极电压(V_GS3)大于晶体管M4的栅极-源极电压(V_GS4)，使得K₃₄<1。因此，饱和状态的晶体管M3和M4的电流方程为：

I_{D 3} = \frac{K_{P}}{2} \cdot \frac{W_{3}}{L_{3}} \cdot {(V_{GS 3} - V_{T})}^{2} = I_{1}

I_{D 4} = \frac{K_{P}}{2} \cdot \frac{W_{4}}{L_{4}} \cdot {(V_{GS 4} - V_{T})}^{2} = I_{1}

其中I_Dn是晶体管M_n的漏极电流。如果我们将V_T用作阈值电压以及将K_p用作晶体管M3的跨导参数，则：

V_{GS 4} = V_{T} + \sqrt{\frac{I_{1}}{\frac{K_{P}}{2} \cdot \frac{W_{4}}{L_{4}}}}

假设(consider)M3处在其饱和区域，将得出：

\frac{W_{3}}{L_{3}} \cdot {(V_{GS 3} - V_{T})}^{2} = \frac{W_{4}}{L_{4}} \cdot {(V_{GS 4} - V_{T})}^{2},

以及

\sqrt{K_{34}} \cdot (V_{GS 3} - V_{T}) = (V_{GS 4} - V_{T})

假设相同的I₁电流经过M3和M4，计算出饱和区域中的V_GS电压降的差异。△V_GS34随后被计算为：

{ΔV}_{GS 34} = (V_{GS 3} - V_{GS 4}) = (\frac{1}{\sqrt{K_{34}}} - 1) \cdot (V_{GS 4} - V_{T})

总之，当(V_GS3-V_GS4)等于或大于△V_GS34时，晶体管M3将允许电流I₁通过，并且因此，V_DSM3将是低的(不论晶体管M3处于饱和、三极管或线性区域)。相反，如果V_GS3不比V_GS4大至少△V_GS34，那么晶体管M3将只允许低于I₁的电流通过，并且V_DS3将增加。

该分析的其余部分取决于晶体管M1和M2是否以饱和模式或者以三极管/线性模式进行操作。尤其，当V_DD>>V_DDO的时候，晶体管M1和M2处于饱和区域。饱和区域被定义为M1和M2的电压降V_DS高于饱和V_DS的区域，即，V_DS1>V_{DS_SAT_M1}和V_DS2>V_{DS_SAT_M2}，其中：

V_DS1＝V_DD-V_DDO和V_DS2＝V_DD-V(n3)

根据MOS模型，饱和的最小VDS由下式给出：

V_{DS_SAT_M2＝}V_GSM2-V_T＝V_DD-V(n1)-V_T以及V_{DS_SAT_M1＝}V_GSM1-V_T＝V_DD-V(n1)-V_T

为了确保M1和M2处于饱和区域，上面的等式可以改写为：

V_DD-V_DDO>V_DD-V(n1)-V_T和V_DD-V(n3)>V_DD-V(n1)-V_T

写出M₂的饱和区域公式并假设I_D2＝I₁得出：

I_{D 2} = I_{1} = \frac{K_{P}}{2} \cdot \frac{W_{2}}{L_{2}} \cdot {(V_{GS 2} - V_{T})}^{2}

此外，写出M₁的饱和区域公式并假设V_GS1＝V_GS2，我们得到I_D1：

I_{D 1} = I_{LIM} = \frac{K_{P}}{2} \cdot \frac{W_{1}}{L_{1}} \cdot {(V_{GS 2} - V_{T})}^{2}

最后，结合晶体管M₁和M₂二者的方程为I_LIM提供了下面的等式：

I_{LIM} = I_{1} \frac{W_{1} / L_{1}}{W_{2} / L_{2}}

换句话说，当晶体管M₁和M₂处于饱和的时候，提供给电源域105B的电流被限制为I_LIM。该电流为I₁以及M₂和M₁大小的函数，并且可以保持恒定。

当晶体管M1和M2的漏极-源极电压(V_DS)等于或小于饱和V_DS的时候，即V_DSM1<＝V_{DS_SAT_M1}以及V_DSM2<＝V_{DS_SAT_M2}，晶体管M1和M2处于三极管和线性区域。这些条件得出：

V_DD-V_DDO<＝V_DD-V(n1)-V_T和V_DD-V(n3)<＝V_DD-V(n1)-V_T

从上面的公式，我们得出V_DSM3>＝V_T。因此，将I_D2方程写入三极管区域产生：

I_{D 2} = I_{1} = K_{P} \cdot \frac{W_{2}}{L_{2}} \cdot {(V_{GS 2} - V_{T}) \cdot V_{DS 2} - \frac{{V_{DS 2}}^{2}}{2}}

通过电路检查，可以看出：

V_DS2+V_GS2＝V_DS1+V_GS4

因为：

V_DS1＝V_DD-V_DDO和V_GS3-V_GS4＝△V_GS34

其结果是：

V_DS2＝V_DS1-ΔV_GS34＝V_DD-V_DDO-ΔV_GS34

因此，

(V_{GS 2} - V_{T}) = \frac{1}{V_{DS 2}} \cdot {\frac{I_{1}}{K_{P} \cdot W_{2} / L_{2}} + \frac{{V_{DS 2}}^{2}}{2}},

以及

I_{D 1} = I_{LIM} = K_{P} \cdot \frac{W_{2}}{L_{2}} \cdot {(V_{GS 2} - V_{T}) \cdot V_{DS 1} - \frac{{V_{DS 1}}^{2}}{2}}

由此，当M1和M2处于三极管区域的时候，电流I_LIM取决于V_GS34电压、I₁电流和V_DD-V_DDO＝V_DS1。观察上述方程可以看到，当与V_DS1进行比较的时候，V_DS2具有-△V_GS34项。这样V_DS2将比V_DS1减小的多。还考虑到V_GS2与V_DS2成反比，净效应是，当V_DDO接近V_DD值的时候，V_DS1减小，V_DS2减小更多，并且V_GS2增加使得I_LIM也增加。

V_GS2电压将增加，直至达到其极限，在这种情况下，当节点n1电压接近参考节点106电压(0V)的时候并且也因为达到极限V_GS2＝V_DD，电流源I10将具从I₁值衰减。这点之后，随着V_DDO接近V_DD，只有V_DS1减小(V_DS1＝V_DD-V_DDO)，并且因此I_LIM减小。注意，可以以其它方式，例如，通过使用齐纳二极管等等限制电压V_GS2。

总之，当V_DD大于V_DDO并且晶体管M2处于饱和的时候，晶体管M1和M2充当电流镜。当V_DD的值接近V_DDO并且M2处于三极管区域的时候，因为(W₄/L₄)>(W₃/L₃)，所以由晶体管M1提供的限流值上升。而且，当V_DD具有与V_DDO大致相同的值并且M2处于线性区域的时候，M3具有比M4更少的电流容量，并且节点n1被下拉到参考节点106，并且因此晶体管M1在这种状态下不提供任何限流。

为了说明上述情况，图3根据一些实施例，示出了电源开关104A的操作的各方面的图表。尤其，图表301示出了在转换(transition)(例如，上电)时期的V_DD和V_DDO变化的值。在该例子中，注意，V_DD电压是恒定的(1.2伏)，而V_DDO大约需要20微秒来达到与V_DD相同的值。在某些情况下，转换时期可能持续30微秒或更短。

图表302示出了在转换时期的n0、n1和n2的各个节点电压的变化以及晶体管M3和M2的V_GS电压的变化。同时，图表303显示在转换期间的电流I_LIM的变化。注意，当晶体管M2处于饱和模式(大约10微秒和22微秒之间)和三极管模式(大约22微秒和29微秒之间)时，I_LIM的值保持不变。当晶体管M2从三极管模式切换到线性模式的时候(在当V_DDO电压非常接近V_DD的大约29微秒处)，节点n1处的电压被拉到参考节点106并且I_LIM的值在下降到零之前增加。

图4是具有限流及零直流(DC)功耗的电源开关104A的例子的电路图。与图3相比，该实施例添加了PMOS晶体管M46、M47、M48和M49，以及反相器401和逻辑块402。晶体管M48的源极耦合于晶体管M1的源极以及其漏极耦合于晶体管M46的栅极。晶体管M46的源极耦合于晶体管M1的漏极以及其漏极耦合于节点n2和电流源I12。晶体管M47的源极耦合于晶体管M3的源极以及其漏极耦合于节点n1、M3的漏极和电流源I10。

在操作中，晶体管M46被配置以作为转换结束(end-of-transition)传感器进行操作。随着转换的开始，当“导通-断开”信号被施加以使晶体管M48为非导电的时候，晶体管M46检测V_DDO和V_DD之间的差值是否低于阈值电平(这意味着V_DDO非常接近V_DD)，并且给反相器401提供了指示转换时期是否结束的信号。反相器401进而耦合于逻辑电路402，并且被配置以接收该指示并且响应转换时期已经结束关闭电流源I10、I11、I12，以及使晶体管M49导通。由此，一旦接收到与晶体管M48接收到的相同的“导通-断开”信号，如果开关104A是稳定的，不论M1是导电的(即，开关104A处于“导通”)还是非导电的(即，开关104A处于“断开”)，逻辑电路403能够是空电流消耗。

如上文所述，转换时期完成之后，晶体管M1是完全导电的并且不提供限流。在这种情况下，限流功能可以通过使晶体管M47导电以及打开电流源I10、I11、I12，同时使晶体管M49非导电而被重新触发。在这种配置中，晶体管M1和M2被强制为电流镜配置并且限流功能被激活。

还应注意，虽然已经利用强反型(strong inversion)MOS晶体管方程完成了前述电路分析，本发明所描述的电路执行与在中等反型区域或弱反型区域中操作的MOS晶体管相同的操作。在这种情况下，尽管晶体管M1和M2处于饱和模式，限流也具有与强反型区域相同的值。

如本领域所属技术人员根据本公开将要了解到的，上述讨论的每个晶体管本身可以表示以适当配置(例如，彼此并联)存在的多个晶体管。此外，虽然上述例子利用了PMOS晶体管，类似的原理可以被应用以使用NMOS技术设计具有限流以及零DC消耗的电源开关。

正如本发明所描述的，在说明性的非限制实施例中，一种电子器件可以包括：电源；包括多个电源域的集成电路；以及耦合于所述电源和所述多个电源域的给定电源域之间的开关电路。所述开关电路可以包括具有第一晶体管和第二晶体管的第一电流镜，所述第一晶体管包括耦合于所述电压源节点的第一电流端子，所述第一晶体管包括耦合于所述多个电源域的所述给定电源域的第二电流端子，所述第二晶体管包括耦合于所述第一晶体管的所述第一电流端子的第一电流端子，并且所述第二晶体管包括耦合于所述第一晶体管的控制端子的控制端子。所述开关电路还可以包括具有第三晶体管和第四晶体管的第二电流镜，所述第三晶体管包括耦合于所述第二晶体管的第二电流端子的第一电流端子，所述第三晶体管包括耦合于第一电流源并且耦合于所述第一和第二晶体管的所述控制端子的第二控制端子，所述第四晶体管包括耦合于所述第一晶体管的所述第二电流端子的第一电流端子，所述第四晶体管包括耦合于第二电流源的第二电流端子，以及所述第四晶体管包括耦合于所述第三晶体管的控制端子以及耦合于所述第四晶体管的所述第二电流端子的控制端子。

在一些实现中，所述第一、第二、第三和第四晶体管可以是PMOS晶体管。而且，在所述第一晶体管的所述第一和第二电流端子的电压之间的差值确定了所述第二晶体管是否以饱和、三极管、或线性模式来操作。

所述开关电路可以被配置以限制由所述多个电源域的所述给定电源域在转换时期从所述电源提取的电流量，所述开关电路还被配置以在所述转换时期之外消耗零DC功率。例如，所述开关电路可以包括第五晶体管，其包括耦合于所述第四晶体管的所述第一电流端子的第一电流端子、耦合于所述第一和第二晶体管的所述控制端子的控制端子以及耦合于第三电流源的第二电流端子，所述第五晶体管的所述第二电流端子被配置以提供指示了所述转换时期是否结束的信号。所述开关电路还可以包括耦合于所述第一和第二晶体管的控制端子以及耦合于所述第三晶体管的所述第二电流端子的第六晶体管。

逻辑电路可以耦合所述开关电路，所述逻辑电路被配置以响应于确定跨所述开关电路的电压降低于阈值来重新配置所述开关电路。例如，重新配置所述开关电路包括关闭所述第一、第二和第三电流源，并使所述第六晶体管导通。

在一些情况下，所述转换时期可以包括给所述多个电源域的所述给定电源域上电。同样，所述转换时期可以持续30微秒或更短。而且，所述限制与所述第一晶体管的纵横比除以所述第二晶体管的纵横比成正比，并且所述第四晶体管的纵横比大于所述第三晶体管的纵横比。

在另一个说明性的非限制实施例中，一种方法可以包括通过耦合于电源电压和集成电路之间的开关电路，控制由所述集成电路在转换时期从所述电源电压提取的电流量；以及使所述开关电路在所述转换时期之外的其它时期不消耗静态功率。例如，所述集成电路可以是另一个集成电路中的多个不同电源域的其中一个。所述转换时期可以包括给所述集成电路上电，并且所述转换时期可以是30微秒或更短。在一些实施例中，使所述开关电路不消耗静态功率包括响应于确定所述转换时期已结束从接地节点解耦所述开关电路。

在另一说明性的非限制实施例中，集成电路可以包括耦合于电源电压节点和多个电源域中的给定电源域之间的开关电路，所述开关电路被配置以限制在转换时期由所述给定电源域从所述电源电压节点提取的电流量，所述开关电路还被配置以在转换时期之外消耗零DC功率。所述集成电路还可以包括耦合所述开关电路的逻辑电路，所述逻辑电路被配置以响应于确定跨所述开关电路的电压降低于阈值来重新配置所述开关电路。而且，所述转换时期可以包括给所述多个电源域中的所述给定电源域上电。

在很多实现中，本发明所公开的系统及方法可以被并入各种各样的电子器件中，包括：例如计算机系统或信息技术(IT)产品，例如服务器、台式机、笔记本电脑、存储器、开关、路由器等等；通信硬件；消费器件或装置，例如移动电话、平板电脑、电视机、照相机、音响系统等等；科学仪器；工业机器人；医学或实验室电子器件，例如影像、诊断或治疗设备等等；运输车辆，例如汽车、公共汽车、卡车、火车、船只、飞机等等；军事装备等等。通常，这些系统及方法可以被并入具有一个或多个电子部件或组件的任何器件或系统中。

转到图5，图5描绘了电子器件500的方框图。在一些实施例中，电子器件500可以是任何上述电子器件，或任何其它电子器件。如图所示，电子器件500包括一个或多个印刷电路板(PCB)501，并且至少一个PCB501包括一个或多个微电子器件封装502。在一些实现中，器件封装502可以包括一个或多个具有限流和零DC消耗的电源开关，例如，上面所讨论的开关104A。

器件封装502的例子可以包括，例如，片上系统(SoC)、专用集成电路(ASIC)、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、处理器、微处理器、控制器、微控制器(MCU)、图形处理单元(GPU)等等。此外或替代地，器件封装502可以包括存储器电路或器件，例如，随机存取存储器(RAM)、静态RAM(SRAM)、磁阻RAM(MRAM)、非易失性RAM(NVRAM，例如“闪存”存储器等等)和/或动态RAM(DRAM)(例如同步DRAM(SDRAM))、双数据速率RAM、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)等等。此外或替代地，器件封装502可以包括一个或多个混合信号或模拟电路，例如，模拟-数字转换器(ADC)、数字-模拟转换器(DAC)、锁相环(PLL)、振荡器、滤波器、放大器等等。此外或替代地，器件封装502可以包括一个或多个微机电系统(MEMS)、纳米机电系统(NEMS)等等。

通常来说，器件封装502可以被配置以使用任何适当的封装技术，例如，球栅阵列(BGA)封装等等被安装到PCB501上。在一些应用中，PCB501可以被机械地安装在电子器件500中或固定到电子器件500上。注意，在某些实现中，PCB501可以采取各种形式和/可以包括除器件封装502之外的多个其它元件或组件。注意，在一些实施例中，PCB501可以不被使用和/或器件封装502可以采用任何其它合适的形式。

虽然本发明的描述参照具体实施例，正如以下权利要求所陈述的，在不脱离本发明范围的情况下，可以进行各种修改以及变化。因此，说明书以及附图被认为是说明性而不是限制性的，并且所有这些修改是为了列入本发明范围内。关于具体实施例，本发明所描述的任何好处、优点或针对问题的解决方案都不旨在被解释为任何或所有权利要求的关键的、必需的、或本质特征或元素。

除非另有说明，如“第一”以及“第二”的词语是用于任意区分这些词语所描述的元素的。因此，这些词语不一定表示这些元素的时间或其它优先次序。词语“耦合”或“可操作性耦合”被定义为连接，虽然不一定是直接连接且不一定是机械连接。除非另有说明，词语“一”和“一个”被定义为一个或多个。词语“包括”(以及任何形式的包括，例如“包括了”和“包括有”)、“有”(以及任何形成的有，例如“具有”和“具备”)、“包含”(以及任何形成的包含，例如“含有”和“包含了”)以及“含有”(以及任何形成的含有，例如“含有了”和“含”)是开放式连接动词。结果，“包括”、“有”、“包含”或“含有”一个或多个元件的系统、器件或装置拥有这些一个或多个元件，但并不限于仅仅拥有这些一个或多个元件。同样，“包括”、“有”、“包含”或“含有”一个或多个操作的方法或工艺拥有这些一个或多个操作，但并不限于仅仅拥有这些一个或多个操作。

Claims

1.一种电子器件，包括：

电源；

包括多个电源域的集成电路；以及

耦合于所述电源和所述多个电源域中的给定电源域之间的开关电路，所述开关电路包括：

包括第一晶体管和第二晶体管的第一电流镜，所述第一晶体管包括耦合于电压源节点的第一电流端子，所述第一晶体管包括耦合于所述多个电源域的所述给定电源域的第二电流端子，所述第二晶体管包括耦合于所述第一晶体管的所述第一电流端子的第一电流端子，并且所述第二晶体管包括耦合于所述第一晶体管的控制端子的控制端子；以及

包括第三晶体管和第四晶体管的第二电流镜，所述第三晶体管包括耦合于所述第二晶体管的第二电流端子的第一电流端子，所述第三晶体管包括耦合于第一电流源并且耦合于所述第一晶体管和所述第二晶体管的所述控制端子的第二控制端子，所述第四晶体管包括耦合于所述第一晶体管的所述第二电流端子的第一电流端子，所述第四晶体管包括耦合于第二电流源的第二电流端子，以及所述第四晶体管包括耦合于所述第三晶体管的控制端子以及耦合于所述第四晶体管的所述第二电流端子的控制端子。

2.根据权利要求1所述的电子器件，其中所述第一、第二、第三和第四晶体管是P-型金属氧化物半导体(PMOS)晶体管。

3.根据权利要求1所述的电子器件，其中在所述第一晶体管的所述第一和第二电流端子处的电压之间的差值确定了所述第二晶体管以饱和、三极管、或线性模式操作。

4.根据权利要求1所述的电子器件，其中所述开关电路被配置以由对所述多个电源域中的所述给定电源域在转换时期从所述电源提取的电流量进行限制，所述开关电路还被配置以在所述转换时期之外消耗零直流(DC)功率。

5.根据权利要求4所述的电子器件，其中所述开关电路还包括第五晶体管，所述第五晶体管包括耦合于所述第四晶体管的所述第一电流端子的第一电流端子、耦合于所述第一晶体管和所述第二晶体管的所述控制端子的控制端子以及耦合于第三电流源的第二电流端子，所述第五晶体管的所述第二电流端子被配置以提供指示所述转换时期是否结束的信号。

6.根据权利要求5所述的电子器件，其中所述开关电路还包括耦合于所述第一晶体管和所述第二晶体管的控制端子以及耦合于所述第三晶体管的所述第二电流端子的第六晶体管。

7.根据权利要求6所述的电子器件，还包括耦合于所述开关电路的逻辑电路，所述逻辑电路被配置以响应于跨所述开关电路的电压降低于阈值的确定来重新配置所述开关电路。

8.根据权利要求7所述的电子器件，其中重新配置所述开关电路包括关闭所述第一电流源、所述第二电流源和所述第三电流源，并使所述第六晶体管导通。

9.根据权利要求4所述的电子器件，其中所述转换时期包括给所述多个电源域中的所述给定电源域上电。

10.根据权利要求9所述的电子器件，其中所述转换时期持续30微秒或更短。

11.根据权利要求4所述的电子器件，其中所述限制与所述第一晶体管的纵横比除以所述第二晶体管的纵横比成正比。

12.根据权利要求11所述的电子器件，其中所述第四晶体管的纵横比大于所述第三晶体管的纵横比。

13.一种方法，包括：

通过耦合于电源电压和集成电路之间的开关电路，控制由所述集成电路在转换时期从所述电源电压提取的电流量；以及

使所述开关电路在除所述转换时期外的其它时期内不消耗静态功率。

14.根据权利要求13所述的方法，其中所述集成电路是在另一集成电路中的多个不同电源域之一。

15.根据权利要求13所述的方法，其中所述转换时期包括给所述集成电路上电。

16.根据权利要求15所述的方法，其中所述转换时期持续30微秒或更短。

17.根据权利要求13所述的方法，其中使所述开关电路不消耗静态功率包括：响应于所述转换时期已结束的确定而将所述开关电路从接地节点解耦。

18.一种集成电路，包括：

耦合于电源电压节点和多个电源域中的给定电源域之间的开关电路，所述开关电路被配置以对由所述给定电源域在转换时期从所述电源电压节点提取的电流量进行限制，所述开关电路还被配置以在所述转换时期之外消耗零直流(DC)功率。

19.根据权利要求18所述的集成电路，还包括耦合所述开关电路的逻辑电路，所述逻辑电路被配置以响应于跨所述开关电路的电压降低于阈值的确定而重新配置所述开关电路。

20.根据权利要求18所述的集成电路，其中所述转换时期包括给所述多个电源域中的所述给定电源域上电。