CN102339120A - 性能调整装置、方法以及具有性能调整装置的处理器 - Google Patents

Abstract

性能调整装置、方法以及具有性能调整装置的处理器。性能调整装置包括自适性电压调整单元、延迟预测单元与可变延迟数据路径。该自适性电压调整单元可产生多个操作电压，并传送到该可变延迟数据路径。该可变延迟数据路径依据不同操作电压使用不同的延迟时间完成运算并产生运算延迟值，而该延迟预测单元用以接收该运算延迟值与系统容忍延迟值，并据以产生电压调整信号到该自适性电压调整单元，据以控制该自适性电压调整单元输出并调整其操作电压。

Description

性能调整装置、方法以及具有性能调整装置的处理器

技术领域

本发明涉及一种适用于可性能微调的处理器的性能调整装置，可利用操作电压与数据路径的可变延迟调整处理器的性能。

背景技术

现今携带型手持装置为了满足使用者的多元需求，包含了通讯、影像、声音以及各种多媒体应用渐渐地整合入单一系统之中，使得系统的设计也渐趋复杂。但是，在满足各项使用需求的同时也必须兼顾系统耗能及电池使用等因素，因此便开始有越来越多的研究着重于系统耗能管理的议题。

动态电压频率调整(Dynamic Voltage and Frequency Scaling，DVFS)是常见的耗能管理技术，根据不同应用的需求，动态调整电压及频率是将系统调整至可满足最低性能需求的状态来达到节省耗电的目的。图1为现有的动态电压频率调整系统。请参照图1。现有的动态电压频率调整系统100包含动态电压频率调整控制单元110、时钟产生单元120、电源转换单元130及处理器140。

动态电压频率调整系统100执行前事先决定多组操作点(OperatingPoint)，每一组操作点包含了一个操作频率以及其对应的最低电压，例如由动态电压频率调整控制单元110根据一操作点选择，对电源转换单元130进行控制，而将输入电压V_IN转换输出为操作电压V_DD，并输出到处理器140。同时，根据此操作点的设定控制时钟产生单元120产生时钟信号CLK，并输出到处理器140。

在执行时，会以一组操作点进行运行。但若是发生性能提升的需求，动态电压频率调整控制单元110会根据设定的操作点，先控制电源转换单元130提高输出电压V_DD，再控制时钟产生单元120提升时钟信号CLK的频率。反之，若是性能降低的需求，动态电压频率调整系统500则先降低时钟CLK的频率后再调降电压V_DD。如此便可以针对应用中不同的执行过程调整使用不同的频率及电压而达到节省耗能的效果。

然而，采用动态电压频率调整系统100仍须考虑一些额外的负担，以下将进一步说明的。

在频率调整方面，时钟产生单元120采用锁相环(Phase-LockedLoops，PLL)结构，需要数百个参考时钟的周期才能完成一次的调整。而数百个参考时钟周期的延迟，对于动态电压频率调整系统100的性能会造成很大的负担。而且，若是频率调整尚未完成前，动态电压频率调整系统100无法提供使用频率的切换，因此在连续两次频率切换之间会有切换的最小时间限制。另外，用锁相环结构来调整动态电压频率调整系统100的性能对于频率调整的支持仍有所限制，面对各种不同性能需求的应用依旧不足。例如在由W.H.Lin，C.C.Chen和S.I.Liu在2009年4月的Proc.VLSI-DAT上发表的“An all-digital clockgenerator for dynamic frequency scaling，”(用于动态频率调整的全数字时钟发生器)参考文献中提出使用时钟分频器(Frequency Divider)加上PLL的结构以便解决调整时间过长的问题。然而此结构的时钟分频却被限制必须为2的幂次方倍数。因此，使用此结构的DVFS系统便只能根据分频限制而提供特定的频率设定，此项设定无法有效地满足各种不同应用程序的最低性能需求。

在电压调整方面，目前一般采用外接式直流对直流转换器(DC-to-DC Converter)或电源管理集成电路(Power Management IC，PMIC)的方式来实现，并且通过I²C(内部集成电路Inter-IntegratedCircuit)控制器接口控制PMIC。对于电压的调整可能需要花费较长的控制转换延迟。

整体来说，DVFS技术虽能帮助改善系统的耗能，但是，设计者使用DVFS做应用开发时必须详细的评估与考虑相对的负担。例如，在调整频率时，需要将近200微秒(Microsecond，μs)，而经过外部PMIC通过I²C控制界面控制大约需要200微秒，而后将调整电压的时间大约需要750微秒。这些时间都可能会影响整体电路设计的表现。

发明内容

本实施例提出一种性能调整装置，适用于可性能微调的处理器，利用操作电压与数据路径的可变延迟调整处理器的性能。此性能调整装置包括自适性电压调整单元与延迟预测单元。此自适性电压调整单元产生多个操作电压，并传送到可变延迟数据路径。而延迟预测单元用以接收系统容忍延迟值与上述数据路径的运算延迟值，并根据系统容忍延迟值与数据路径的运算延迟值产生电压调整信号到自适性电压调整单元，据以控制自适性电压调整单元输出与调整电源区域的操作电压。

另一实施例中，提出一种支持性能微调的处理器，包括：可变延迟数据路径与性能调整装置。此可变延迟数据路径具有数据路径运算延迟信号并包含多个电源区域。性能调整装置用以接收系统容忍延迟值与所述数据路径的运算延迟值，并根据系统容忍延迟值与数据路径的运算延迟值产生电压调整信号，据以控制输出与调整电源区域的操作电压。

另一实施例中，提出一种适用于可变延迟处理器的性能调整方法，包括根据调整要求事件(Event)所对应的性能需求，选择操作点，该操作点的频率大于或等于性能需求的频率，其中，若性能需求的频率符合处理器支持的有限个操作点，则根据符合的操作点输出时钟信号与其对应的电压值到可变延迟处理器。若性能需求的频率不符合处理器支持的操作点时，则选择一个高于并最接近需求频率的操作点。接着，输出此选择操作点的时钟信号及其对应的电压为起始值，并根据此起始电压值进行自适性电压调整流程。此自适性电压调整流程包括根据系统容忍延迟值与数据路径的运算延迟值进行计算，据以控制调整输出到电源区域的最低操作电压，从而符合各种不同的性能需求。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1绘示为一种动态电压频率调整系统。

图2绘示为根据一实施例的性能调整方法的流程图。

图3A～3C绘示为适用于低功耗处理器的电压性能管理系统的不同实施例的电路方块示意图。

图4绘示为使用于低功耗处理器的电压性能管理系统的性能调整方法流程示意图。

图5绘示为适用于低功耗处理器的电压性能管理系统的详细电路方块示意图。

图6为一实施例的延迟预测单元电路方块示意图。

主要元件符号说明

100：动态电压频率调整(DVFS)系统

110：动态电压频率调整控制单元

120：时钟产生单元

130：电源转换单元

140：处理器

CLK：时钟信号

300：电压性能管理系统

310：动态电压频率控制单元

320：时钟产生单元

330：自适性电压调整单元

331：电源转换单元

333：抖动电压控制单元

335：电源管理集成电路(PMIC)

337：电压转换单元

340：延迟预测单元

350：可变延迟处理单元

360：指令调度器

500：电压性能管理系统

510：动态电压频率调整控制单元

520：时钟产生单元

530：自适性电压调整单元

531：电源转换单元

533：抖动电压控制单元

540：延迟预测单元

550：可变延迟处理单元

REQ：起始要求信号

LT：系统容忍延迟值

SW_0～SW_5：切换开关

PD_0～PD_5：电源区域

600：延迟预测单元

610：累加器

612：第一乘法器

614：加法器

616：暂存器

618：第二乘法器

620：比较器

622：电压编码器

具体实施方式

本实施例提供一种性能调整装置及其调整方法，以及具有此性能调整功能的可变延迟处理器。

本实施例所提供一种改善目前动态电压频率调整DVFS负担(Overheads)的电压性能管理系统，在例子中，是通过细部调整频率打破传统DVFS对于频率设定的限制，提供连续性的频率调整而取代传统仅能提供少数操作点(Operating Point)的支持，并且通过可变延迟(Variable-Latency)设计以及自适性电压控制(Adaptive Voltage Control)的方法，减少电压频率调整过程中的延迟负担而达到更有效率的耗能控制。所谓的自适性电压控制，是通过动态监控系统的性能，由控制回路计算系统的电压而据以调整的机制。

在此提出改善DVFS负担的电压性能管理系统中，在一实施例中，提出一种用于低功耗处理器的电压性能微调系统(Fine-Grain Voltageand Performance Scaling System)，此装置对于频率和电压的设定与调整，则是通过两种方式，包括粗调方法(Coarse-Grain Method)与细调方法(Fine-Grain Method)。

为保留原有操作点的快速切换优点，此结构仍保留与传统DVFS类似的频率和电压设定与调整结构。系统会在执行前事先分析决定几组操作点，而在系统执行的过程中，根据不同的应用环境而选择调整对应的操作点，以满足系统最低需求，此可称为粗调方法。

但若系统应用上的性能需要，没有对应的操作点支持时，则针对此需求，此实施例所提出的电压性能微调系统，提出了一种调整方法，当应用的最低性能需求并非上述操作点可支持的频率时，则改以一个系统容忍延迟值(Latency Tolerance)作为细部调整的设定参数，再通过自适性电压控制，微调至对应的最低性能及电压。此微调电压的方式，则为本实施例所提出的细调方法。

上述本实施例所提出的粗调或是细调方法，并非限制本发明的技术运用领域范围。此实施例所提出的电压性能微调系统，可选择粗调加上细调方法进行适当的频率和电压调整，或是采用细调方法进行适当的频率和电压调整。而对于自适性电压控制的机制，包括由内部进行多阶电压调整(Multi-Step Voltage Scaling)或是连续性的调整，或是由外部电源管理集成电路PMIC通过I²C控制界面直接控制调整的方式，都属本发明所属技术的范畴。

在一实施例中，提出一种处理器，包括可变延迟数据路径、指令调度器(Instruction Dispatcher)、电压调整单元以及性能调整装置。其中此可变延迟数据路径利用不同延迟时间完成运算，并产生运算延迟值。而指令调度器则用以接收上述可变延迟数据路径的运算延迟值，据以判断是否暂停继续调度运算至数据路径，并产生暂停(Stall)信号传送至数据路径，等候可变延迟数据路径完成运算。电压调整单元则是用以产生多个操作电压并传送到可变延迟数据路径。另外，性能调整装置用以接收可变延迟数据路径的运算延迟值与系统容忍延迟值，并据以产生电压调整信号到电压调整单元，以控制可变延迟数据路径的操作电压。

本实施例所提出的电压性能微调系统，对于频率和电压调整方法加入了包括容忍延迟估算(Latency Tolerance Estimation)和自适性电压控制的机制。

首先，若系统应用所需的最低需求频率并没有对应的操作点可以支持时，先选择一个高于并最接近需求频率的操作点，以此操作点的频率作为系统的频率设定，接着计算相对应的系统容忍延迟值，其相对关系如第1运算式：

需求频率＝最低支持频率-(最低支持频率×系统容忍延迟值)-1

换言之，系统容忍延迟值可以第2运算式求得：

系统容忍延迟值＝(最低支持频率-需求频率)/最低支持频率-2

在一实施例中，系统操作频率设定为该最接近且高于需求的操作点的频率，延迟预测单元的系统容忍延迟值则设定为上述第2运算式的结果，而自适性电压调整单元依据数据路径的运算延迟值与系统容忍延迟值进行电压估算并依据其设定系统的PMIC。而在另一实施例中，数据路径切割为多个独立的电源区域，自适性电压调整单元依据数据路径的运算延迟值与系统容忍延迟值进行电压估算并产生该数据路径各电源区域的电压控制信号。

举例来说，假设系统所支持的操作点(频率/电压)仅有300MHz/1.2V、200MHz/1.0V和100MHz/0.9V三组，若是使用者的需求为250MHz，本实施例提供的性能调整方法，则会使用操作点为300MHz/1.2V加上16％的系统容忍延迟值，以达到目标的性能。在另一例子中，若是使用者的需求为180MHz，则使用操作点为200MHz/0.9V加上10％的系统容忍延迟值，则可达到目标的性能。系统容忍延迟值并不限于固定值，在一实施例中，可为一范围内选择或做些许的变动，例如是15％～17％，或是依照设计上的需要而调整。

上述自适性电压控制机制，提出了包含可变延迟结构的设计控制。可变延迟结构的设计允许可变时钟周期(Variable-Cycle)的系统执行，也就是设计不再只能针对最差情况(Worst-Case)下的设计进行单时钟周期(Single-Cycle)的执行，也就是不需要预留安全范围(Safe Margin)。在一实施例中，对于速度较快的数据路径(Datapath)采用单一时钟周期的执行，对于较慢速的数据运算，则可采用双时钟周期(Two Cycles)或以上的执行。在此结构下，调高电压时，则会造成单时钟周期的执行比率增加，反之降低电压时，才会造成双时钟周期的执行比率增加，因此通过适当的电压调降便可以控制系统得到对应的性能需求。

另外，上述自适性电压控制机制对于电压调整，在一实施例中，采用了抖动电源(Dithering Power)控制的设计，但并非限制于此方式。此电压的抖动(Voltage Dithering)是通过将处理器切成或是分类为多个电源区域(Power Domain)，并搭配一组高电压与一组低电压合成电压调整的效果。每个电源区域会对应一组电源切换器。此电源切换器可用来快速地切换其对应的电源区域要使用高电压或是低电压，由此合成出多阶电压调整的效果。

上述自适性电压控制机制的流程示意图，请参照图2所示。首先，步骤S210，系统采用细调方法进行适当的频率和电压调整。接着，如步骤S220，计算系统的平均延迟值(Average Latency)，此平均延迟值代表处理器内数据路径的延迟。在步骤S230中，判断此平均延迟值是否等于系统容忍延迟值，若是，则回到步骤S220持续进行平均延迟值的计算，若否，也就是平均延迟值大于系统容忍延迟值时，则进行步骤S240。在步骤S240中，判断此平均延迟值是否大于系统容忍延迟值，若是，则进行步骤S250增加数据路径中对应电源区域的电压，若否，则进行步骤S260减少数据路径中对应电源区域的电压。执行完步骤S250或步骤S260后，回到步骤S220。

通过图2所说明本发明实施例的自适性电压控制机制流程设计，可以自动地调整电压以符合最低的使用需求。

下面将以实施例配合图示进行说明实施例的改善DVFS负担的电压性能管理系统。

请参照图3A，为适用于低功耗处理器的电压性能管理系统。在此电压性能管理系统300中，包括一个具有动态电压频率调整DVFS控制单元310、时钟产生单元320、自适性电压调整(Adaptive VoltageScaling)单元330、延迟预测(Latency Prediction)单元340、可变延迟处理单元(Variable-Latency Processing)单元350和指令调度器360。

当性能调整要求事件发生，也就是要求DVFS控制单元310进行频率与电压的调整时，此DVFS控制单元310会收到一个起始要求信号REQ，而后，根据此REQ信号，判断是否符合预先设定的几个操作点。

若是符合这些操作点所能提供的频率，则直接选择此操作点进行频率与电压的调整。例如，传送控制信号312到时钟产生单元320，以便控制产生具有对应此操作点的频率F_design的时钟信号。又传送控制信号314到自适性电压调整单元330，控制产生对应此操作点的电压332，输出到可变延迟处理单元350。此情况即为上述的粗调方法的例子。

但若系统应用上的需要，没有对应的操作点支持时，则针对此需求，此DVFS控制单元310除了会选择最接近且高于需求频率的操作点外，尚需提供系统容忍延迟值，此系统容忍延迟值可由第2运算式中求得，运算的实现方法可以在事前通过离线(Offline)运算的方式先行求出，也可以在执行过程中通过DVFS控制单元内增加计算的硬件在线(Online)运算得到，最后再通过DVFS控制单元310将系统容忍延迟值316传送到延迟预测单元340。

而延迟预测单元340另外从可变延迟处理单元350中取得系统的运算延迟值352。此运算延迟值352可以从可变延迟处理单元350内的数据路径所取得。其中，运算延迟值352也同时传送到指令调度器360，而指令调度器360接收运算延迟值352并据以判断是否暂停调度指令至可变延迟处理单元350的数据路径，并产生暂停信号362传送至数据路径，等候其完成运算。

而经由延迟预测单元340计算系统的平均延迟值，此平均延迟值代表处理器的延迟，可以是从不同数据路径取得，或是从其不同的电源区域内的数据路径取得。接着，此延迟预测单元340更进一步判断此平均延迟值是否大于系统容忍延迟值LT，并输出控制信号342给自适性电压调整单元330。上述延迟预测单元340可针对不同的数据路径平行处理底下的运算，并将结果通过控制信号342传送给自适性电压调整单元330。

而自适性电压调整单元330则是根据控制信号342，对应增加或是减少提供给可变延迟处理单元350的不同电压线332。而电压线332具有多条路径连接到可变延迟处理单元350内的不同数据路径，或是到不同的电源区域内的数据路径，以提供不同的电压。此控制信号342例如可以是一个编码信号，可并行控制抖动电压控制的多个切换开关，或是通过I²C控制接口直接传送到外部的电源管理集成电路PMIC。

上述的电压性能管理系统300中，在一个实施例中，可以将DVFS控制单元310、时钟产生单元320、自适性电压调整单元330、延迟预测单元340、可变延迟处理单元350全部或是一部份制造在一个系统级芯片(System on Chip，SoC)上，可视设计上的需要而调整。若必须符合原有的设计结构，则此电压性能管理系统300只需DVFS控制单元310、时钟产生单元320、延迟预测单元340、可变延迟处理单元350设计在此系统级芯片SoC内，而通过外部的PMIC来控制处理器内不同数据路径或不同电源区域的电压。但若为提高性能，也可以将自适性电压调整单元330的全部或是部分元件纳入系统级芯片内，例如在一实施例中，可以采用抖动电压控制(Dithering Voltage Control)机制达到上下调整电压的功能，此皆属本实施例的范围。

请参照图3B，为说明适用于低功耗处理器的电压性能管理系统，而此电压性能管理系统具有内建电压调整能力的电路示意图。与图3A相同部分不再冗述，在此仅针对这样的设计提出自适性电压调整单元330不同的实施例示意图。在此实施例中，自适性电压调整单元330包括一个电源转换单元331与抖动电压控制单元333，此电源转换单元331接收DVFS控制单元310传来的控制信号314要求进行电压转换后，提供高操作电压V_DDH与低操作电压V_DDL给抖动电压控制单元333。而抖动电压控制单元333则是接收延迟预测单元340输出的控制信号342，并根据此控制信号342内的编码控制，分别输出高操作电压V_DDH与低操作电压V_DDL经不同的电压线332输出给可变延迟处理单元350内不同数据路径或不同电源区域的电压。

请参照图3C，为电压性能管理系统与外部电源管理机制配合的电路方块示意图。与图3A相同部分不再冗述，在此仅针对这样的设计提出自适性电压调整单元330不同的实施例示意图。在此实施例中，自适性电压调整单元330包括一个PMIC335与电压转换单元337，此电源管理装置335接收DVFS控制单元310传来的控制信号314要求进行电压转换后，根据延迟预测单元340输出的控制信号342内的编码，输出电源控制信号336给电压转换单元337，经不同的电压线332输出不同操作电压给可变延迟处理单元350内不同数据路径或不同电源区域的电压。

请参照图4，绘示了使用于低功耗处理器的电压性能管理系统的性能调整方法流程示意图。

首先，在步骤S410中，根据应用程序的需求而在执行程序前事先决定多组的操作点，以便再执行过程中可以根据性能的不同需求切换对应的操作点。

而后，如步骤S420，应用程序执行前决定一组初始化的操作点，根据所选择的操作点，初始化频率、电压及系统容忍延迟值。若有对应的操作点，则依据操作点产生对应的频率与电压，而若是没有对应的操作点，则选择并设定一个高于并且最接近需求频率的操作点，并根据此操作点调整频率和电压，而后，再进行步骤S430的自适性电压调整。而此电压调整流程，在一实施例中，可参照图2所说明的自适性电压控制机制流程示意图。而后，继续判断是否发生有性能调整的需求，也就是判断调整事件是否发生，步骤S440。若没有调整事件发生，则回到步骤S430持续执行电压细调流程以维持设定的系统容忍延迟值。而若需要进一步调整，则根据步骤S450，先设定一个操作点的频率与电压，接着如步骤S460设定系统容忍延迟值，接着如步骤S470对频率与电压进行调整，再回到步骤S430执行电压细调流程。

上述流程中，步骤S450与步骤S470是属于粗调方法，也就是传统DVFS系统中调整频率与电压的步骤。而步骤S430及步骤S460则是属于细调方法必要的步骤。

图5绘示为本发明一实施例的电压性能管理系统可变详细示意图。此请参照图5。此电压性能管理系统500包括具有动态电压频率调整DVFS控制单元510、时钟产生单元520、自适性电压调整单元530、延迟预测单元540、可变延迟处理单元550。

当一性能调整要求事件发生，也就是要求DVFS控制单元510进行频率与电压的调整时，此DVFS控制单元510会收到一个起始要求信号REQ，而后，根据此REQ信号，判断是否符合预先设定的几个操作点。

若是符合这些操作点所能提供的频率与电压，则直接选择此操作点进行频率与电压的调整。例如，传送控制信号512到时钟产生单元520，以便控制产生具有对应此操作点的频率F_design的时钟信号。又传送控制信号514到自适性电压调整单元530，控制产生对应此操作点的电压532，输出到可变延迟处理单元550。

但若系统应用上的需要，没有对应的操作点支持时，则针对此需求，此DVFS控制单元510会根据所收到的系统容忍延迟值LT作为调整的设定参数。此DVFS控制单元510将系统容忍延迟值516传送到延迟预测单元540。

延迟预测单元540另外从可变延迟处理单元550中取得数据路径的运算延迟值552。此运算延迟值552是从可变延迟处理单元550内其不同的电源区域内的数据路径所取得，例如图示所显示的多个电源区域PD_0、PD_1到PD_5。延迟预测单元540更进一步判断此平均延迟值是否大于系统容忍延迟值LT，并输出控制信号542给自适性电压调整单元530。

自适性电压调整单元530包括一个电源转换单元531与抖动电压控制单元533，此电源转换单元531接收DVFS控制单元510传来的控制信号514要求进行电压转换后，提供高操作电压V_DDH与低操作电压V_DDL给抖动电压控制单元533。

而抖动电压控制单元533对应可变延迟处理单元550内其不同的电源区域具有不同的切换开关，如图所示，电源区域PD_0、PD_1到PD_5分别对应抖动电压控制单元533内的切换开关SW_0、SW_1到SW_5。抖动电压控制单元533内的切换开关SW_0、SW_1到SW_5根据控制信号542内的编码控制，分别输出高操作电压V_DDH与低操作电压V_DDL经不同的电压线532输出给可变延迟处理单元550内不同电源区域的电压。以下举例说明。

若可变延迟处理单元550此时的运算能力超过所需的运算能力，为节能考虑，系统应用上会要求降低其运算能力，并操作在例如250MHz的操作频率。但可变延迟处理单元550并没有对应操作点，则会先选择300MHz/1.2V为初始操作点，并配合16％的系统容忍延迟值来达到需求性能。此系统容忍延迟值是根据前述第2运算式中，系统容忍延迟值为最低支持频率(300MHz)减去需求的频率(250MHz)，再除以最低支持频率(300MHz)得到，在此例子中为系统容忍延迟值为[(300-250)/300]×100％＝16％。

延迟预测单元540自可变延迟处理单元550接收延迟值552。此延迟值552是关于可变延迟处理单元550处理多个指令所花费的时间，例如，花了1.2毫秒(ms，minisecond)来处理100条指令，但是原本预期花在处理这100条指令的时间是1毫秒，则此时的延迟值552为0.2毫秒，就是比原本预期的时间延迟了20％。上述仅为一实施例，并不限于上述的计算方式，而可为任一用来衡量处理器的延迟的方式。

当可变延迟处理单元550以300MHz/1.2V的操作点开始操作且尚未进行微调时，抖动电压控制单元533所提供的区块电压V_0～V_5例如皆为1.2V。

进行微调时，延迟预测单元540比较可变延迟数据路径的运算延迟值552及系统容忍延迟值而产生控制信号542。抖动电压单元533根据控制信号542而提供对应可变延迟处理器的每一电源区域PD_0～PD_5的区块电压V_0～V_5以调整每一电源区域PD_0～PD_5的处理速度。上述的微调可视为延迟预测单元540不断地监控可变延迟处理单元550，并通过抖动电压控制单元533所提供的电压，对可变延迟处理单元550做自适性地调整。

微调完成时，而可变延迟处理单元550的性能会约略等同于操作于250MHz的操作频率的性能。此时，抖动电压控制单元533所提供的区块电压V_0～V_5例如为0.8V，0.8V，1.2V，1.2V，1.2V，1.2V。经过调整后，可变延迟处理单元550的耗电量会比原来的耗电量少。因此，通过上述的区块电压调降，可达到节省耗电的需求。

另外，本实施例的可变延迟处理单元550的区块电压V_0～V_5可改变为很多种组合，因而使得每一电源区域PD_0～PD_5的性能也可有很多种组合。相比于锁相环结构的调整，本实施例的性能调整所提供的选择是连续性的，近似为无级的性能调整。因此，本实施例的性能调整能够广泛地应用于各种不同性能需求。

图6绘示为延迟预测单元的实施例方块示意图。延迟预测单元600包括累加器610、第一乘法器612、加法器614、暂存器616、第二乘法器618、比较器620及电压编码器622。在延迟预测单元600中，通过单极点无限脉冲滤波器(Single Pole IIR Filter)计算电源区域内任一个或多个数据路径的延迟值601的移动平均(Moving Average)后，再利用比较电路产生对应的电压来控制可变延迟处理器的每一电源区域的区块电压。以下是延迟预测单元600的详细说明。

累加器610根据第一时钟信号CLK1对系统的延迟值601进行累加以产生第一运算结果R1。接着，第一乘法器612将第一运算结果R1乘以α以产生第二运算结果R2。然后，加法器614将第二运算结果R2减掉第五运算结果R5以产生第三运算结果R3。接着，暂存器616根据第二时钟信号CLK2暂存第三运算结果R3以产生延迟平均信号LTC_AVG，其中，第二乘法器618将延迟平均信号LTC_AVG乘以(1-α)以产生第五运算结果R5。

而比较器620比较系统容忍延迟值603及延迟值601以产生第四运算结果R4。接着，电压编码器622根据第四运算结果R4产生控制信号CTRL，而提供对应可变延迟处理器的每一电源区域的区块电压以调整每一电源区域的处理速度。例如，延迟预测单元600比较出延迟平均信号LTC_AVG大于系统容忍延迟值603，则增加区块电压。比较器620比较出延迟平均信号LTC_AVG小于系统容忍延迟值，则降低区块电压，而比较器620比较出延迟平均信号LTC_AVG等于系统容忍延迟值603时，则维持区块电压。

综上所述，本实施例的电压性能管理系统是以自适性地调整可变延迟处理器中的每一电源区域的区块电压来改变可变延迟处理器处理速度的方式，也就是可变延迟处理器的延迟，而达到节省耗电、避免延迟及无级的性能调整的需求。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求书所界定者为准。

Claims (13)

1.一种性能调整装置，适用于支持性能微调的处理器，该性能调整装置包括：

可变延迟数据路径，包括多个电源区域，该可变延迟数据路径经过运算后产生至少一个数据路径的运算延迟值；

电压调整单元，产生多个操作电压，并分别传送到该可变延迟数据路径的所述电源区域；以及

延迟预测单元，用以接收系统容忍延迟值与该数据路径的运算延迟值，并根据该系统容忍延迟值与该运算延迟值产生电压调整信号到该电压调整单元，据以控制该电压调整单元输出与调整该电源区域的操作电压。

2.根据权利要求1所述的性能调整装置，还包括时钟产生单元与动态电压频率调整控制单元，其中，当性能调整事件发生时，使用该动态电压频率调整控制单元选择操作点并据以输出时钟控制信号至该时钟产生单元，同时输出起始电压控制信号至该电压调整单元。

3.根据权利要求1所述的性能调整装置，其中该电压调整单元包括：

电压切换单元，分别连接该可变延迟数据路径的所述电源区域至第一操作电压或第二操作电压，其中该第一操作电压的电压值高于该第二操作电压，以及

电压抖动控制单元，用以接收该延迟预测单元所输出的电压调整信号，经过编码后据以控制该电压切换单元进行所述电源区域与该第一操作电压及该第二操作电压的对应连接。

4.一种性能调整装置，适用一支持性能微调的处理器，该性能调整装置包括：

可变延迟数据路径，经过运算后至少产生一个数据路径的运算延迟值；

电压调整单元，产生多个操作电压，并传送到该可变延迟数据路径，使其可依不同电压使用不同延迟完成运算；以及

延迟预测单元，用以接收系统容忍延迟值与该数据路径的运算延迟值，并根据该系统容忍延迟值与该运算延迟值产生电压调整信号到该电压调整单元，据以控制该电压调整单元输出与调整该电源区域的操作电压。

5.根据权利要求4所述的性能调整装置，还包括时钟产生单元与动态电压频率调整控制单元，其中，当性能调整事件发生时，使用该动态电压频率调整控制单元选择操作点并据以输出时钟控制信号至该时钟产生单元，同时输出起始电压控制信号至该电压调整单元。

6.根据权利要求4所述的性能调整装置，其中该电压调整单元包括电压控制单元，用以接收该延迟预测单元所输出的电压调整信号，并产生对应的控制信号至电源管理集成电路。

7.一种处理器，包括：

可变延迟数据路径，其利用不同延迟时间完成运算，并产生运算延迟值；

指令调度器，用以接收该可变延迟数据路径的运算延迟值，据以判断是否暂停继续调度运算至该数据路径，并产生暂停信号传送至该数据路径，等候该可变延迟数据路径完成运算；

电压调整单元，产生多个操作电压并传送到该可变延迟数据路径；

性能调整装置，用以接收该可变延迟数据路径的运算延迟值与系统容忍延迟值，并据以产生电压调整信号到该电压调整单元，以控制该可变延迟数据路径的该操作电压。

8.根据权利要求7所述的处理器，其中该性能调整装置，还包括时钟产生单元与动态电压频率调整控制单元，其中，当一性能调整事件发生时，使用该动态电压频率调整控制单元选择操作点并据以输出时钟控制信号至该时钟产生单元，同时输出起始电压控制信号至该电压调整单元。

9.根据权利要求7所述的处理器，其中该性能调整装置的该电压调整单元包括：

电压切换单元，分别连接该可变延迟数据路径的所述电源区域至第一操作电压或第二操作电压，其中该第一操作电压的电压值高于该第二操作电压，以及

电压抖动控制单元，用以接收该延迟预测单元所输出的电压调整信号，经过编码后据以控制该电压切换单元进行所述电源区域与该第一操作电压及该第二操作电压的对应连接。

10.根据权利要求7所述的处理器，其中该性能调整装置的该电压调整单元包括：

电压控制单元，用以接收该延迟预测单元所输出的电压调整信号，并产生对应的控制信号至电源管理集成电路。

11.一种处理器的性能调整方法，包括：

根据性能需求选择处理器支持的有限操作点其中之一，该操作点的频率大于或等于性能需求的频率；

若该性能需求的频率等于该操作点的频率，则采用该操作点的频率与对应的操作电压，

若该性能需求的频率小于该操作点的频率，则采用该操作点的频率，将该操作点的频率对应的操作电压设为起始值，并设定系统容忍延迟值进行自适电压调整。

12.根据权利要求11所述的处理器性能调整方法，其中该系统容忍延迟值的计算步骤为选定的该操作点的频率值减去该性能需求的频率后除以选定的该操作点的频率。

13.根据权利要求11所述的处理器性能调整方法，其中该自适电压调整的步骤包括对可变延迟数据路径的运算延迟值进行移动平均，并对该移动平均值与该系统容忍延迟值持续比较，据以多阶段持续控制调整输出该操作电压。

Images