KR102553545B1 - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR102553545B1
KR102553545B1 KR1020190059497A KR20190059497A KR102553545B1 KR 102553545 B1 KR102553545 B1 KR 102553545B1 KR 1020190059497 A KR1020190059497 A KR 1020190059497A KR 20190059497 A KR20190059497 A KR 20190059497A KR 102553545 B1 KR102553545 B1 KR 102553545B1
Authority
KR
South Korea
Prior art keywords
gate
transistor
reset
data
line
Prior art date
Application number
KR1020190059497A
Other languages
English (en)
Other versions
KR20200077375A (ko
Inventor
츠토무 이치카와
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20200077375A publication Critical patent/KR20200077375A/ko
Application granted granted Critical
Publication of KR102553545B1 publication Critical patent/KR102553545B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 과제는, 동화상에 변형을 발생시키지 않고, 안정적으로 고품질 표시가 가능한 기술을 제공하는 것이다.
데이터선과 데이터 유지부 사이에 배치되어 데이터선과 데이터 유지부의 접속을 제어하는 게이트 트랜지스터와, 데이터 유지부와 구동 트랜지스터의 게이트 사이에 배치되어 데이터 유지부와 구동 트랜지스터의 게이트의 접속을 제어하는 전달 트랜지스터와, 구동 트랜지스터의 게이트와 제 1 전원선과는 다른 전위의 제 2 전원선 사이에 배치되어 구동 트랜지스터의 게이트와 제 2 전원선의 접속을 제어하는 리셋 트랜지스터를 구비하고, 1 프레임에 있어서의 데이터가 모든 화소의 데이터 유지부에 기입된 후에 전달 트랜지스터가 ON이 되는 타이밍을 제어함으로써, 리셋된 구동 트랜지스터의 게이트에 대해서 데이터 유지부의 데이터가 기입되는 발광 표시 장치로 한다.

Description

발광 표시 장치 {Light Emitting Display Device}
본 발명은 발광 표시 장치에 관한 것이다.
종래 액티브 매트릭스형 표시 장치에서는, 게이트선마다 화소에 대해서 화소값이 전압값으로서 기입되고, 그에 수반되어 라인 단위로, 즉 행마다 또는 열마다 화소 표시가 갱신된다.
한편 이와 같은 표시 장치에 표시되는 영상은, 일반적으로 화상 센서가 설치된 카메라에 의해 취득된다.
그리고 동화상 촬영 시 셔터 방식은, 화소값을 순차적으로 취득하는 롤링 셔터 방식과, 모든 화소에서 동일 시각에 화소값을 일괄 취득하는 글로벌 셔터 방식으로 크게 나뉘어지는데, 글로벌 셔터 방식의 화상 센서를 설치한 카메라를 이용함으로써 피사체의 움직임을 정확히 포착할 수 있다.
종래 기술의 일례인 특허문헌 1에는, 촬상한 화상 데이터에 대해서 고정밀도로 롤링 셔터 변형을 보정하는 기술이 개시되어 있다.
특허문헌 1: 일본특허공개공보 2017-59998 호
그러나 상기의 종래 기술과 같이 글로벌 셔터 방식에 의해 촬상된 동화상이라도 카메라와 피사체의 상대적 위치의 변화 속도에 따라서, 표시 화상은 변형을 수반하여 표시되고, 변형을 수반한 화상이 지각된다는 문제가 있다.
본 발명은, 상기에 비추어 이루어진 것으로서, 동화상에 변형을 발생시키지 않고 안정적으로 고품질 표시가 가능한 기술을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하여 목적을 달성할 본 발명은, 제 1 전원선과 발광 소자 사이에 구동 트랜지스터가 배치된 복수의 화소가 매트릭스상으로 배치된 발광 표시 장치로서, 복수의 상기 화소의 각각은, 데이터선과 데이터 유지부의 접속을 제어하는 게이트 트랜지스터와, 상기 데이터 유지부와 상기 구동 트랜지스터의 게이트의 접속을 제어하는 전달 트랜지스터와, 상기 구동 트랜지스터의 게이트와 상기 제 1 전원선과는 다른 전위의 제 2 전원선의 접속을 제어하는 리셋 트랜지스터를 구비하고, 1 프레임에 있어서의 데이터가 모든 화소의 상기 데이터 유지부에 기입된 후에, 상기 전달 트랜지스터가 ON이 되는 타이밍이 제어됨으로써, 리셋된 상기 구동 트랜지스터의 게이트에 대해서 상기 데이터 유지부의 데이터가 기입되는 발광 표시 장치이다.
상기 발광 표시 장치는, 상기 전달 트랜지스터가 ON이 되는 타이밍이 모든 화소에 있어서 동시이고, 리셋된 상기 구동 트랜지스터의 게이트는 상기 제 2 전원선의 전위이며, 상기 데이터 유지부의 데이터는 모든 화소에 있어서 동시에 기입되는 것이 바람직하다.
상기 발광 표시 장치에 있어서, 상기 구동 트랜지스터의 게이트 리셋은, 1 프레임에 있어서의 데이터가 모든 화소의 상기 데이터 유지부에 기입된 후에 수행되어도 된다.
또는 상기 발광 표시 장치에 있어서, 상기 구동 트랜지스터의 게이트 리셋은, 1 프레임에 있어서의 데이터가 상기 데이터 유지부에 기입되는 중에 수행되어도 된다.
또는 상기 발광 표시 장치에 있어서, 상기 게이트 트랜지스터를 ON 시키는 제 1 펄스의 펄스 폭은, 상기 전달 트랜지스터를 ON 시키는 제 2 펄스의 펄스 폭보다 크게, 상기 제 2 펄스의 펄스 폭은, 상기 리셋 트랜지스터를 ON 시키는 제 3 펄스의 펄스 폭보다 크게 해도 된다.
또는, 상기 발광 표시 장치에 있어서, 상기 게이트 트랜지스터를 ON 시키는 제 1 펄스, 상기 전달 트랜지스터를 ON 시키는 제 2 펄스 및 상기 리셋 트랜지스터를 ON 시키는 제 3 펄스는, ON이 되었을 때의 전위가 상기 제 1 전원선의 전위보다 높게, OFF가 되었을 때의 전위가 상기 제 1 전원선의 전위보다 낮게 해도 된다.
또는 상기 발광 표시 장치는, 상기 전달 트랜지스터가 ON이 되는 타이밍이 게이트선 간에 다르도록 지연되고, 리셋된 상기 구동 트랜지스터의 게이트는 상기 제 2 전원선의 전위여도 된다.
또는 상기 발광 표시 장치는, 상기 전달 트랜지스터가 ON이 되는 타이밍이, 모든 화소에 있어서 동시가 되는 동작 모드와, 게이트선마다 제어되는 동작 모드를 전환 가능하고, 리셋된 상기 구동 트랜지스터의 게이트는 상기 제 2 전원선의 전위여도 된다.
본 발명에 의하면, 동화상에 변형을 발생시키지 않고, 안정적으로 고품질 표시가 가능한 기술을 제공할 수 있는 효과가 있다.
도 1은, 실시형태에 따른 발광 표시 장치의 전체 구성을 도시한 블록도이다.
도 2는, 도 1에 도시한 파선으로 둘러싼 화소의 화소 회로를 도시한 도면이다.
도 3은, 도 2에 도시한 화소의 화소 회로 동작을 설명하는 제 1 타이밍 차트이다.
도 4는, 도 2에 도시한 화소의 화소 회로 동작을 설명하는 제 2 타이밍 차트이다.
도 5는, 실시형태에 따른 발광 표시 장치의 전체 구성의 변형예를 개략적으로 도시한 블록도이다.
이하, 첨부 도면을 참조하여, 본 발명을 실시하기 위한 형태에 대하여 설명한다.
단, 본 발명은 이하의 실시형태의 기재에 의해 한정 해석되는 것은 아니다.
<실시형태>
도 1은, 본 실시형태에 따른 발광 표시 장치(10)의 전체 구성을 도시한 블록도이다.
도 1에 도시한 발광 표시 장치(10)는, 제어부(11)와, 데이터 구동부(12)와, 게이트 구동부(13)와, 신호 제어부(14)와, 전원 전압 생성부(15)와, 매트릭스상으로 배치된 복수의 화소(100)를 구비한다.
또한 도 1에는, 복수의 화소(100)의 일부만 추출하여 3행 X 3열로 도시하고 있지만, 실제로는 도 1에 도시한 것보다 많은 화소가 배치되어 있는 것으로 한다.
제어부(11)는, 데이터 구동부(12)와, 게이트 구동부(13)와, 신호 제어부(14)를 제어하기 위한 제어 신호를 출력한다.
데이터 구동부(12)는, 제어부(11)로부터의 제어 신호를 바탕으로, 복수의 데이터선(Data)에 데이터 신호를 출력하는 구동 회로이다.
데이터 구동부(12)는, 예를 들면 제어부(11)로부터의 제어 신호에 포함된 RGB 신호가 제 1 래치 회로에 입력되고, 제 1 래치 회로의 출력 신호가 감마 보정되어 제 2 래치 회로에 입력되며, 제 2 래치 회로의 출력 신호가 DA(Digital to Analog) 컨버터에 입력되고 데이터 신호를 출력하는 구성으로 한다.
게이트 구동부(13)는, 제어부(11)로부터의 제어 신호를 바탕으로, 복수의 게이트선(Gate(n), Gate(n+1), Gate(n+2))의 각각에 게이트 신호를 출력하는 구동 회로이다.
게이트 구동부(13)는, 예를 들면 복수의 스토리지가 설치된 시프트 레지스터를 포함하는 구성으로 한다.
또한 n은 자연수이다.
신호 제어부(14)는, 전달 신호 제어부(141)와, 리셋 신호 제어부(142)를 구비한다.
전달 신호 제어부(141)는, 제어부(11)로부터의 신호를 바탕으로, 각 행에 대해서 전달 신호(Trans)를 생성하고, 타이밍을 제어하여 출력하는 신호 생성 회로이다.
리셋 신호 제어부(142)는, 제어부(11)로부터의 신호를 바탕으로, 각 행에 대해서 리셋 신호(Reset)를 생성하고, 타이밍을 제어하여 출력하는 신호 생성 회로이다.
전원 전압 생성부(15)는, 고전원 전압(VDD)의 고전압 전원선 및 저전원 전압(VSS)의 저전압 전원선이 접속되어 이들 전압을 제어하는 전압 제어 회로이다.
도 2는, 도 1에 도시한 파선으로 둘러싼 화소(100)의 화소 회로를 도시한 도면이다.
도 2에 도시한 화소(100)에는, TFT(Thin Film Transistor)인 트랜지스터(101, 102, 103, 104)와, 용량 소자(105, 106)와, 발광 소자(107)가 설치되어 있다.
여기서 트랜지스터(101, 102, 103, 104)는 n형 TFT이지만, 여기에 한정되는 것이 아니라, 화소 회로를 p형 TFT에 의해 구성해도 된다.
또한 트랜지스터(101)는 게이트 트랜지스터이고, 트랜지스터(102)는 전달 트랜지스터이며, 트랜지스터(103)는 구동 트랜지스터이고, 트랜지스터(104)는 리셋 트랜지스터이다.
또한 도 2에는 데이터선(Data)과, 게이트선(Gate)과, 전달 신호선(Trans)과, 리셋 신호선(Reset)과, 제 1 전원선인 고전원 전압(VDD)의 고전압 전원선과, 제 2 전원선인 저전원 전압(VSS)의 저전압 전원선이 도시되어 있다.
또한 고전원 전압(VDD) 및 저전원 전압(VSS)은 고정 전압이고, 고전원 전압(VDD)은 저전원 전압(VSS)보다 크다.
또한 도 2에는 제 1 노드(N1), 제 2 노드(N2) 및 제 3 노드(N3)가 도시되어 있다.
제 1 노드(N1)는, 트랜지스터(101)의 소스 드레인의 일방과, 트랜지스터(102)의 소스 드레인의 일방과, 용량 소자(105)의 일방 전극에 접속된 노드이며, 데이터 유지부이다.
제 2 노드(N2)는, 트랜지스터(102)의 소스 드레인의 타방과, 트랜지스터(103)의 게이트와, 트랜지스터(104)의 소스 드레인의 일방과, 용량 소자(106)의 일방 전극에 접속된 노드이다.
제 3 노드(N3)는, 트랜지스터(103)의 소스 드레인의 일방과, 용량 소자(106)의 타방 전극과, 발광 소자(107)의 애노드에 접속된 노드이다.
제 1 트랜지스터인 트랜지스터(101)의 게이트는 게이트선(Gate)에 접속되고, 소스 드레인의 일방은 제 1 노드(N1)에 접속되며, 소스 드레인의 타방은 데이터선(Data)에 접속되어 있다.
제 2 트랜지스터인 트랜지스터(102)의 게이트는 전달 신호선(Trans)에 접속되고, 소스 드레인의 일방은 제 1 노드(N1)에 접속되며, 소스 드레인의 타방은 제 2 노드(N2)에 접속되어 있다.
제 3 트랜지스터인 트랜지스터(103)의 게이트는 제 2 노드(N2)에 접속되고, 소스 드레인의 일방은 제 3 노드(N3)에 접속되며, 소스 드레인의 타방은 고전원 전압(VDD)의 제 1 전원선인 고전압 전원선에 접속되어 있다.
제 4 트랜지스터인 트랜지스터(104)의 게이트는 리셋 신호선(Reset)에 접속되고, 소스 드레인의 일방은 제 2 노드(N2)에 접속되며, 소스 드레인의 타방은 저전원 전압(VSS)의 제 2 전원선인 저전압 전원선에 접속되어 있다.
제 1 용량 소자인 용량 소자(105)의 일방 전극은 제 1 노드(N1)에 접속되고, 타방 전극은 저전원 전압(VSS)의 제 2 전원선인 저전압 전원선에 접속되어 있다.
제 2 용량 소자인 용량 소자(106)의 일방 전극은 제 2 노드(N2)에 접속되고, 타방 전극은 제 3 노드(N3)에 접속되어 있다.
발광 소자(107)의 애노드는 제 3 노드(N3)에 접속되고, 캐소드는 저전원 전압(VSS)의 제 2 전원선인 저전압 전원선에 접속되어 있다.
다음으로 도 2에 도시한 화소 회로의 동작에 대하여 설명한다.
도 3은, 도 2에 도시한 화소(100)의 화소 회로 동작을 설명하는 제 1 타이밍 차트이다.
도 3에는, 제 0 내지 제 N 게이트선의 전압(VGate(i)(i=0, 1, ···, N))과, 리셋 신호선의 전압(VReset)과, 전달 신호선의 전압(VTrans)이 도시되어 있다.
게이트선의 전압(VGate_i), 리셋 신호선의 전압(VReset) 및 전달 신호선의 전압(VTrans)은, 모두 V(L), V(H) 중 어느 것이다.
또한 각각의 배선에 있어서의 V(L), V(H)의 대소 관계는, V(L) < V(H)이다.
우선 게이트 구동부(13)는, 도 3에 도시된 것과 같이 i=0인 게이트선부터 i=N인 게이트선까지 순차적으로 게이트 신호를 출력해나감으로써 트랜지스터(101)를 ON 시키고, 화소(100) 각각에 설치된 데이터 유지부인 제 1 노드(N1)에 데이터 신호를 써간다.
그리고 i=N인 게이트선에 데이터 신호가 기입된 후 리셋 신호 제어부(142)가, 모든 화소(100)에 리셋 신호를 출력함으로써 트랜지스터(104)를 ON 시키고, 화소(100) 각각에 설치된 제 2 노드(N2)를 저전압 전원선에 접속시켜서 제 2 노드(N2)의 전압을 Vss로 한다.
이렇게 해서 각 화소에 유지된 이전 프레임 분량의 데이터가 리셋된다.
다음으로 모든 화소의 제 2 노드(N2)가 리셋된 상태에서, 전달 신호 제어부(141)가, 모든 화소(100)에 전달 신호를 출력함으로써 트랜지스터(102)를 ON 시키고, 제 1 노드(N1)의 전하를 제 2 노드(N2)로 모든 화소에서 동시에 전달시킨다.
이로써 트랜지스터(103)는, 제 2 노드(N2)의 전하에 따라서 ON 또는 OFF된다.
트랜지스터(103)가 OFF된 상태에서는 제 3 노드(N3)의 전압은 변하지 않으므로, 발광 소자(107)는 발광하지 않는다.
트랜지스터(103)가 ON이 되면 제 3 노드(N3)의 전압은 제 2 노드(N2)의 전하에 따른 ON 상태가 됨으로써, 트랜지스터(103)에는 제 2 노드(N2)의 전하에 따른 전류가 흐르고, 발광 소자(107)는 이 전류에 따라서 발광한다.
이와 같이 도 3에 의하면, 각 게이트선에 대해서 순차적으로 게이트 신호를 출력하고 제 1 노드(N1)에 데이터 신호를 축적시키며, 1 프레임 분량의 모든 게이트 신호가 출력된 후에 모든 화소에 대해서 리셋 신호를 출력함으로써 모든 제 2 노드(N2)를 리셋시키고, 제 2 노드(N2)가 리셋된 상태에서 모든 화소에 대해서 전달 신호를 출력하고 제 1 노드(N1)에 축적된 전하를 모든 화소에서 동시에 제 3 노드(N3)에 전달시킴으로써 화면 전체에서 화소 표시 갱신이 동시에 수행되게 된다.
단, 본 발명은 도 3에 도시한 형태에 한정되는 것이 아니고, 제 2 노드(N2)의 리셋은 1 프레임 분량의 모든 게이트 신호가 출력된 후에 수행되지 않아도 된다.
즉, 제 1 노드(N1)에 1 프레임의 중간까지 기입된 타이밍에서 제 2 노드(N2)가 리셋되어도 된다.
도 4는, 도 2에 도시된 화소(100)의 화소 회로 동작을 설명하는 제 2 타이밍 차트이다.
도 4에 도시된 타이밍 차트에서, 게이트 신호 및 전달 신호의 출력 타이밍은 도 3에 도시된 타이밍 차트와 동일하지만, 리셋 신호의 출력 타이밍은 화소(100) 각각에 설치된 제 1 노드(N1)에 데이터 신호가 기입될 때이다.
제 1 노드(N1)와 제 2 노드(N2) 사이에 설치된 트랜지스터(102)는 OFF되어 있기 때문에 도 4에 도시된 것과 같이 제 1 노드(N1)에 데이터 신호가 기입되는 동안 제 2 노드(N2)를 리셋해도 된다.
또한 도 3, 4에 있어서, 제 1 펄스인 게이트 신호(Gate)의 펄스 폭은 제 2 펄스인 전달 신호의 펄스 폭보다 크게, 제 2 펄스인 전달 신호(Trans)의 펄스 폭은 제 3 펄스인 리셋 신호(Reset)의 펄스 폭보다 크게 해도 된다.
이는, 제 1 노드(N1)에 화소값이 기입될 때는 데이터 신호와 게이트 신호의 타이밍 관계 등을 고려할 것이 요구되지만, 제 1 노드(N1)로부터 제 2 노드(N2)로의 전하 전달에서는 이와 같은 타이밍 관계 등을 고려할 필요가 없고, 또한 리셋에 대해서는, 트랜지스터(104)의 소스가 Vss 고정이기 때문에, 소스 전위가 Vss보다 높아지는 트랜지스터(102)보다 동일한 정도의 사이즈라면 구동 전류가 크고 동작 속도가 빠르기 때문이다.
또한 트랜지스터(101)를 ON 시키는 제 1 펄스, 트랜지스터(102)를 ON 시키는 제 2 펄스 및 트랜지스터(103)를 ON 시키는 제 3 펄스는, ON이 되었을 때의 전위가 고전원 전압(VDD)보다 높게, OFF가 되었을 때의 전위가 저전원 전압(VSS)보다 낮게 해도 된다.
이로써 각 트랜지스터의 ON/OFF 제어를 확실히 수행하고, 각 트랜지스터가 ON이 되었을 때 데이터 신호를 기입하는 것과, 제 1 노드(N1)로부터 제 2 노드(N2)로의 전달을 순조롭게 수행하는 한편 각 트랜지스터가 OFF 되었을 때의 누설 전류를 저감하여 제 1 노드(N1) 및 제 2 노드(N2)에 유지된 전하량의 변동을 억제할 수 있다.
또한 트랜지스터(101)의 트랜지스터 특성과 트랜지스터(102)의 트랜지스터 특성을 같게 하고, 게이트 신호의 펄스 진폭인 전압(VGate(i)(i=0, 1, ···, N)의 크기와, 리셋 신호의 펄스 진폭인 전압(VReset)은 동일한 정도의 크기로 하는 것이 바람직하다.
이는, 트랜지스터(101)의 ON 상태와 트랜지스터(102)의 ON 상태를 동일한 정도로 하기 위한 것이다.
또한 도 1에 도시한 발광 표시 장치(10)는 전달 신호 제어부(141)를 구비하지만, 본 발명은 여기에 한정되는 것은 아니다.
전달 신호 제어부(141)를 대신하여, 전달 신호를 지연시키는 전달 신호 버퍼부가 설치되어 있어도 된다.
전달 신호 버퍼부에 있어서의 지연을, 예를 들면 게이트선마다 순차적으로 다르게 하거나 또는 복수의 게이트선을 포함하는 게이트선 그룹마다 순차적으로 다르게 함으로써, 그라운드 바운스를 억제하는 것이 가능하다.
또는 모든 화소가 동시에 ON이 된 것처럼 보이는 시간 내에 랜덤하게 지연을 바꿔도 된다.
또는 전달 신호 제어부(141)를 대신하여, 전달 신호의 타이밍을 라인마다 제어하는 전달 신호 타이밍 제어부가 설치되어 있어도 된다.
전달 신호 타이밍 제어부에 의해, 전달 트랜지스터인 트랜지스터(102)를 ON시키는 타이밍을 게이트선마다 제어하면 롤링 셔터 방식으로 촬영한 동영상 표시를 수행하는 것도 가능하다.
예를 들면 각 화소에 있어서 게이트 신호(Gate)가 OFF된 어느 일정 시간 후에 전달 신호(Trans)를 ON함으로써 종래의 표시 장치와 동일한 표시를 수행하는 것이 가능하다.
또는 전달 신호 제어부(141)가, 모든 화소를 동시에 ON 시키는 동작 모드와, 상기 전달 신호 타이밍 제어부같이 전달 트랜지스터인 트랜지스터(102)를 ON 시키는 타이밍을 게이트선마다 제어하는 동작 모드를 전환 가능해도 된다.
이와 같이 동작 모드를 전환 가능하게 하면 촬영 시 방식에 상관없이 다양한 동화상을 안정적으로, 고품질로 표시하는 것이 가능해진다.
또한 도 1에 도시한 발광 표시 장치(10)는, 전달 신호(Trans) 및 리셋 신호(Reset)를 각 행에 대해서 출력하고 있지만, 본 발명은 여기에 한정되는 것은 아니다.
도 5는, 본 실시형태에 따른 발광 표시 장치의 전체 구성의 변형예를 개략적으로 도시한 블록도이다.
도 5에 도시한 발광 표시 장치(10a)는, 도 1에 도시한 발광 표시 장치(10)에 있어서의 전원 전압 생성부(15)의 위치에 신호 제어부(14)가 배치되고, 신호 제어부(14)의 위치에 전원 전압 생성부(15)가 배치되어 있으며, 전달 신호(Trans) 및 리셋 신호(Reset)는, 타이밍을 제어하여 각 열에 대해서 출력되고 있다.
이와 같이 전달 신호(Trans) 및 리셋 신호(Reset)는, 각 열에 대해서 출력되어도 된다.
상술한 것과 같이 본 실시형태에 따른 발광 표시 장치에 의하면, 기입된 화소값이 제 1 노드(N1)에 일시적으로 유지되고, 리셋된 제 2 노드(N2)에 대해서 화소값이 기입되는 타이밍을 제어함으로써, 동화상에 변형을 발생시키지 않고 안정적으로 고품질 표시가 가능하다.
특히 제 2 노드(N2)에 대해서 화소값이 기입되는 타이밍을 모든 화소에서 동시로 함으로써, 동화상에 변형을 발생시키지 않고 안정적으로 고품질 표시가 가능하다.
또한 본 실시형태에 따른 발광 표시 장치에서는, 화소값이 기입되기 전에 리셋 트랜지스터에 의해 화소값의 리셋이 수행되고 있는데, 이로써 블랙 표시 상태를 삽입 가능하며, 동화상의 모션 블러를 저감시킬 수 있다.
또한 본 발명은, 상술한 실시형태에 한정되는 것이 아니라, 상술한 구성에 대해서 구성 요소 추가, 삭제 또는 전환을 수행한 다양한 변형예도 포함하는 것으로 한다.
10, 10a: 발광 표시 장치
11: 제어부
12: 데이터 구동부
13: 게이트 구동부
14: 신호 제어부
15: 전원 전압 생성부
100: 화소
101, 102, 103, 104: 트랜지스터
105, 106: 용량 소자
107: 발광 소자
141: 전달 신호 제어부
142: 리셋 신호 제어부

Claims (9)

  1. 제 1 전원선과 발광 소자 사이에 구동 트랜지스터가 배치된 복수의 화소가 매트릭스상으로 배치된 발광 표시 장치로서,
    복수의 상기 화소의 각각은,
    데이터선과 데이터 유지부의 접속을 제어하는 게이트 트랜지스터와,
    상기 데이터 유지부와 상기 구동 트랜지스터의 게이트의 접속을 제어하는 전달 트랜지스터와,
    상기 구동 트랜지스터의 게이트와 상기 제 1 전원선과는 다른 전위의 제 2 전원선의 접속을 제어하는 리셋 트랜지스터를 구비하고,
    1 프레임에 있어서의 데이터가 모든 화소의 상기 데이터 유지부에 기입된 후에, 상기 전달 트랜지스터가 ON이 되는 타이밍이 제어됨으로써, 리셋된 상기 구동 트랜지스터의 게이트에 대해서 상기 데이터 유지부의 데이터가 기입되고,
    상기 게이트 트랜지스터를 ON 시키는 제 1 펄스의 펄스 폭은, 상기 전달 트랜지스터를 ON 시키는 제 2 펄스의 펄스 폭보다 크고,
    상기 제 2 펄스의 펄스 폭은, 상기 리셋 트랜지스터를 ON 시키는 제 3 펄스의 펄스 폭보다 큰 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 전달 트랜지스터가 ON이 되는 타이밍이 모든 화소에 있어서 동시이고,
    리셋된 상기 구동 트랜지스터의 게이트는 상기 제 2 전원선의 전위이며,
    상기 데이터 유지부의 데이터는 모든 화소에 있어서 동시에 기입되는 발광 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 구동 트랜지스터의 게이트 리셋은, 1 프레임에 있어서의 데이터가 모든 화소의 상기 데이터 유지부에 기입된 후에 수행되는 발광 표시 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 구동 트랜지스터의 게이트 리셋은, 1 프레임에 있어서의 데이터가 상기 데이터 유지부에 기입되는 동안 수행되는 발광 표시 장치.
  5. 삭제
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 게이트 트랜지스터를 ON 시키는 제 1 펄스, 상기 전달 트랜지스터를 ON 시키는 제 2 펄스 및 상기 리셋 트랜지스터를 ON 시키는 제 3 펄스는, ON이 되었을 때의 전위가 상기 제 1 전원선의 전위보다 높고, OFF가 되었을 때의 전위가 상기 제 1 전원선의 전위보다 낮은 발광 표시 장치.
  7. 제 1 항에 있어서,
    상기 전달 트랜지스터가 ON이 되는 타이밍이 게이트선 사이에서 다르도록 지연되고,
    리셋된 상기 구동 트랜지스터의 게이트는 상기 제 2 전원선의 전위인 발광 표시 장치.
  8. 제 1 항에 있어서,
    상기 전달 트랜지스터가 ON이 되는 타이밍을, 모든 화소에 있어서 동시로 하는 동작 모드와, 게이트선마다 제어하는 동작 모드를 전환 가능하고,
    리셋된 상기 구동 트랜지스터의 게이트는 상기 제 2 전원선의 전위인 발광 표시 장치.
  9. 제 1 항에 있어서,
    상기 전달 트랜지스터가 ON이 되는 타이밍은 복수의 게이트선을 포함하는 게이트선 그룹 사이에서 다르도록 지연되는 발광 표시 장치.
KR1020190059497A 2018-12-20 2019-05-21 발광 표시 장치 KR102553545B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-238029 2018-12-20
JP2018238029A JP7272787B2 (ja) 2018-12-20 2018-12-20 発光表示装置

Publications (2)

Publication Number Publication Date
KR20200077375A KR20200077375A (ko) 2020-06-30
KR102553545B1 true KR102553545B1 (ko) 2023-07-07

Family

ID=71121382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190059497A KR102553545B1 (ko) 2018-12-20 2019-05-21 발광 표시 장치

Country Status (2)

Country Link
JP (1) JP7272787B2 (ko)
KR (1) KR102553545B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114822383A (zh) * 2022-05-07 2022-07-29 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287683A (ja) * 2001-03-23 2002-10-04 Canon Inc 表示パネルとその駆動方法
JP2005091435A (ja) 2003-09-12 2005-04-07 Shoka Kagi Kofun Yugenkoshi アクティブマトリックス有機ｅｌディスプレイの駆動回路と駆動方法
JP2006162773A (ja) * 2004-12-03 2006-06-22 Canon Inc 電流プログラミング装置および電流プログラミング方法
JP2016031431A (ja) * 2014-07-28 2016-03-07 株式会社Ｊｏｌｅｄ 画像表示装置および画像表示装置の駆動方法。

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4734529B2 (ja) * 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
KR101783898B1 (ko) * 2010-11-05 2017-10-11 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20120065139A (ko) * 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 표시 장치를 위한 화소, 이를 이용한 표시 장치 및 그 구동 방법
KR101572302B1 (ko) * 2012-09-28 2015-11-26 엘지디스플레이 주식회사 유기발광 표시장치
US9576535B2 (en) * 2013-01-17 2017-02-21 Samsung Display Co., Ltd. Pixel and organic light emitting display using the same
KR102117889B1 (ko) * 2013-12-11 2020-06-02 엘지디스플레이 주식회사 표시 장치의 화소 회로 및 이를 포함하는 유기 발광 표시 장치 및 그의 구동 방법
EP3199181B1 (en) 2014-09-22 2020-05-06 Japan Science and Technology Agency Anti-influenza virus agent, and screening method for anti-influenza virus agent

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287683A (ja) * 2001-03-23 2002-10-04 Canon Inc 表示パネルとその駆動方法
JP2005091435A (ja) 2003-09-12 2005-04-07 Shoka Kagi Kofun Yugenkoshi アクティブマトリックス有機ｅｌディスプレイの駆動回路と駆動方法
JP2006162773A (ja) * 2004-12-03 2006-06-22 Canon Inc 電流プログラミング装置および電流プログラミング方法
JP2016031431A (ja) * 2014-07-28 2016-03-07 株式会社Ｊｏｌｅｄ 画像表示装置および画像表示装置の駆動方法。

Also Published As

Publication number Publication date
JP2020101601A (ja) 2020-07-02
KR20200077375A (ko) 2020-06-30
JP7272787B2 (ja) 2023-05-12

Similar Documents

Publication Publication Date Title
KR101940932B1 (ko) 표시 장치 및 그 구동 방법
US9793007B2 (en) Bidirectional shift register and image display device using the same
US7289593B2 (en) Shift register and image display apparatus containing the same
JP5721736B2 (ja) 表示装置およびその駆動方法
KR101499236B1 (ko) 표시 장치 및 그 구동 방법
US8395570B2 (en) Active matrix type display apparatus
US9542890B2 (en) Display device including function of reducing luminance gradient
KR20100064940A (ko) 표시 장치 및 그 구동 방법
JP2008039799A (ja) 表示装置及びその駆動制御方法
KR20090108930A (ko) 표시 장치 및 그 구동 방법
US20110157118A1 (en) Drive circuit and display device
JP2009258275A (ja) 表示装置および出力バッファ回路
US10978004B2 (en) Data driver, display device, and electronic apparatus
US11011126B2 (en) Display device and display controller
JP2008225492A (ja) 表示装置
US20110157119A1 (en) Drive circuit and display device
JP2021089398A (ja) 電気光学装置、電子機器及び駆動方法
KR102553545B1 (ko) 발광 표시 장치
JP6593339B2 (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2015184633A (ja) 表示装置及び表示装置の駆動方法
KR20130046149A (ko) 발광다이오드표시장치
JP2019121411A (ja) 転送回路、シフトレジスタ、ゲートドライバ、表示パネル、およびフレキシブル基板
JP2012208318A (ja) パルス生成回路、パルス生成方法、走査回路、表示装置、及び、電子機器
KR102485956B1 (ko) 표시 장치
CN113614819A (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant