KR101910004B1

KR101910004B1 - 시프트 레지스터, 그의 구동 방법, 게이트 전극 구동회로 및 디스플레이 장치

Info

Publication number: KR101910004B1
Application number: KR1020177000512A
Authority: KR
Inventors: 리커 후
Original assignee: 보에 테크놀로지 그룹 컴퍼니 리미티드; 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date: 2015-09-06
Filing date: 2016-01-27
Publication date: 2018-10-22
Also published as: EP3346458A4; EP3346458B1; KR20170041685A; JP6673601B2; CN105185290A; US9791968B2; WO2017036083A1; EP3346458A1; JP2018529109A; CN105185290B; US20170269769A1

Abstract

본 발명은 시프트 레지스터, 그 구동 방법, 게이트 전극 구동 회로 및 디스플레이 장치에 관련되고, 그 중 상기 시프트 레지스터는 입력 모듈, 리셋 모듈, 터치 전환 모듈, 노드 제어 모듈, 제1 출력 모듈, 및 제2 출력 모듈을 포함한다. 상기 시프트 레지스터는 상술한 여섯 개 모듈의 상호 협동에 의하여 디스플레이 단계의 임의의 이웃한 두 단계 사이에 터치 단계를 삽입하여, 터치 단계에 있을 때 시프트 레지스터의 구동 신호 출력 단자로 하여금 직류 신호를 출력하도록 하고, 터치 단계가 완료된 후 디스플레이 단계의 작동 상태를 계속하여 실행하는 것을 실현할 수 있다.

Description

시프트 레지스터, 그의 구동 방법, 게이트 전극 구동회로 및 디스플레이 장치{SHIFT REGISTER, METHOD OF DRIVING THE SAME, GATE ELECTRODE DRIVING CIRCUIT, AND DISPLAY DEVICE}

관련 출원의 교차 인용

본 발명은 2015년 9월 6일 자로 중국에서 제출된 중국출원번호 제201510560839.5호에 우선권을 주장하고, 그 전체 내용은 인용을 통하여 이에 포함된다.

본 발명은 디스플레이 기술 분야에 관한 것으로, 특히 일종의 시프트 레지스터, 그의 구동방법, 게이트 전극 구동회로 및 디스플레이 장치에 관한 것이다.

박막트랜지스터 디스플레이 패널에서는 일반적으로 화소구역의 각 박막트렌지스터(TFT, Thin Film Transistor)의 게이트 전극에 게이트 전극 구동회로를 통해 게이트 전극 구동신호를 제공한다. 게이트 전극 구동회로는 어레이 기법을 통해 디스플레이 장치의 어레이 기판 상에, 즉 어레이 기판 행 구동 (Gate Driver on Array, GOA) 기법을 통해 형성될 수 있고, 이러한 집적 기법은 비용을 절감할 뿐만 아니라, 게이트 전극 집적회로(IC, Integrated Circuit)의 본딩(Bonding) 구역 및 산개(Fan-out) 배선 공간을 생략할 수 있고, 이로 인해 디스플레이 패널의 좁은 프레임의 설계가 가능하다.

이전에는, 일반적인 게이트 전극 구동회로는 모두 다단계의 직렬 시프트 레지스터로 구성되어 있었고, 각 시프트 레지스터를 통해 디스플레이 패널 상의 각각의 게이트선에 순차적으로 게이트 전극 스캔 신호를 제공하였다. 또한 타임 구동을 터치 및 디스플레이하는 디스플레이 장치에서는 하나의 프레임을 디스플레이하는 시간 간격 내에 다수의 터치 시간 간격을 삽입하는 것을 실현하기 위하여, 일반적으로 다수의 게이트 전극 구동회로가 직렬로 되게 하고 또한 각 게이트 전극 구동회로는 대응되는 여러 행의 게이트 선을 연결되게 하고, 각 게이트 전극 구동회로의 시작 트리거 신호의 시퀀스를 제어하는 방법을 통해, 하나의 프레임을 디스플레이하는 시간 간격 내에 다수의 터치 시간 간격을 삽입하는 기능을 실현한다. 그러나 상기 방법에서는, 하나의 프레임을 디스플레이하는 시간 간격 내에 삽입하는 터치 시간 간격이 많이 필요할수록, 필요한 제어 신호도 많아지고, 제어선 또한 더 많아지고, 회로가 복잡하게 되어 좁은 프레임 설계가 용이하지 않고, 또한 상기 방법에서는 터치 시간 간격은 고정된 시간 간격 내에만 삽입해야 하므로 유연한 조정을 진행할 수 없다.

본 발명의 실시예는 일종의 시프트 레지스터, 그의 구동방법, 게이트 전극 구동회로 및 디스플레이 장치를 제공하고, 구조가 간단할 뿐만 아니라, 좁은 프레임 설계에 유리하고, 임의의 디스플레이 시간 간격 내에 터치 시간 간격을 삽입할 수 있는 기능 또한 실현할 수 있다.

따라서, 본 발명의 실시예들은 일종의 시프트 레지스터를 제공하고, 상기 시프트 레지스터는 입력 모듈, 리셋 모듈, 터치 전환 모듈, 노드 제어 모듈, 제1 출력 모듈 및 제2 출력 모듈을 포함하고,

상기 입력 모듈의 제1 단자는 입력 신호를 수신하는 데 사용되고, 제2 단자는 제1 클럭 신호를 수신하는 데 사용되고, 제3 단자는 제1 노드와 연결되며; 상기 입력 모듈은 상기 입력 신호의 전위와 상기 제1 클럭 신호의 전위가 모두 제1 전위일 때 상기 제1 노드의 전위를 제1 전위로 되게 하며;

상기 리셋 모듈의 제1 단자는 리셋 신호를 수신하는 데 사용되고, 제2 단자는 제3 클럭 신호를 수신하는 데 사용되고, 제3 단자는 상기 제1 노드와 연결되며; 상기 리셋 모듈은 상기 리셋 신호의 전위와 상기 제3 클럭 신호의 전위가 모두 제1 전위일 때 상기 제1 노드의 전위를 제1 전위로 되게 하며;

상기 터치 전환 모듈의 제1 단자는 제1 터치 제어 신호를 수신하는 데 사용되고, 제2 단자는 상기 제1 노드와 연결되고, 제3 단자는 제2 노드와 연결되며; 상기 터치 전환 모듈은 제1 터치 제어 신호의 제어 하에서 디스플레이 단계에서 상기 제1 노드와 상기 제2 노드 사이를 도통시키는 데 사용되고; 터치 단계에서는 상기 제1 노드 및 상기 제2 노드 사이를 컷오프(cut-off)시키는데 사용되고;

상기 노드 제어 모듈의 제1 단자는 직류 신호를 수신하는데 사용되고, 제2 단자는 제4 클럭 신호를 수신하는 데 사용되고, 제3 단자는 제2 터치 제어 신호를 수신하는 데 사용되고, 제4 단자는 상기 제1 노드와 연결되고, 제5 단자는 상기 제2 노드와 연결되고, 제6 단자는 제3 노드와 연결되며; 상기 노드 제어 모듈은 상기 제3 노드의 전위가 제1 전위일 때 상기 직류 신호를 상기 제1 노드에 제공하고, 상기 제4 클럭 신호의 전위가 제1 전위일 때 상기 제4 클럭 신호를 상기 제3 노드에 제공하고, 상기 제2 노드의 전위가 제1 전위일 때 상기 제2 터치 제어 신호를 상기 제3 노드에 제공하고, 상기 제3 노드가 플로팅(floating)상태에 있을 때 상기 노드 제어 모듈의 제1 단자와 상기 제3 노드 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키는 데 사용되고;

상기 제1 출력 모듈의 제1 단자는 상기 제2 노드와 연결되고, 제2 단자는 제2 클럭 신호를 수신하는 데 사용되고, 제3 단자는 시프트 레지스터의 구동 신호 출력 단자와 연결되며; 상기 제1 출력 모듈은 상기 제2 노드의 전위가 제1 전위일 때 상기 제2 클럭 신호를 상기 구동 신호 출력 단자에 제공하고, 상기 제2 노드가 플로팅 상태에 있을 때 상기 제2 노드와 상기 구동 신호 출력 단자 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키는데 사용되고;

상기 제2 출력 모듈의 제1 단자는 상기 제3 노드와 연결되고, 제2 단자는 상기 직류 신호를 수신하는 데 사용되고, 제3 단자는 상기 구동 신호 출력 단자에 연결되며; 상기 제2 출력 모듈은 상기 제3 노드의 전위가 제1 전위일 때 상기 직류 신호를 상기 구동 신호 출력 단자에 제공하는 데 사용되고;

입력 신호의 유효 펄스 신호가 고전위일 때, 상기 제1 전위가 고전위가 되고, 상기 직류 신호가 저전위가 되고, 상기 제2 터치 제어 신호의 전위가 디스플레이 단계에서 저전위가 되고, 터치 단계에서는 고전위가 된다; 상기 입력 신호의 유효 펄스 신호가 저전위일 때, 상기 제1 전위는 저전위가 되고, 상기 직류 신호는 고전위가 되고, 상기 제2 터치 제어 신호의 전위는 디스플레이 단계에서 고전위가 되고, 터치 단계에서는 저전위가 된다.

선택적으로 본 발명의 실시예들이 제공하는 상기 시프트 레지스터는, 제3 출력 모듈을 더 포함하고:

상기 제3 출력 모듈의 제1 단자는 제3 터치 제어 신호를 수신하는 데 사용되고, 제2 단자는 상기 직류 신호를 수신하는 데 사용되고, 제3 단자는 상기 구동 신호 출력 단자에 연결되고;

상기 제3 출력 모듈은 상기 제3 터치 제어 신호의 제어 하에서, 터치 단계에서 상기 직류 신호를 상기 구동 신호 출력 단자에 제공하는 데 사용된다.

선택적으로, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 상기 입력 모듈은 제1 스위칭 트랜지스터를 더 포함하고, 상기 제1 스위칭 트랜지스터의 드레인 전극은 상기 제1 노드와 연결되고;

상기 제1 스위칭 트랜지스터의 게이트 전극은 상기 입력 신호를 수신하는 데 사용되고 소스 전극은 상기 제1 클럭 신호를 수신하는 데 사용되거나; 또는 상기 제1 스위칭 트랜지스터의 게이트 전극은 상기 제1 클럭 신호를 수신하는데 사용되고 소스 전극은 상기 입력 신호를 수신하는데 사용된다.

선택적으로, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 상기 리셋 모듈은 제2 스위칭 트랜지스터를 포함하고, 상기 제2 스위칭 트랜지스터의 드레인 전극은 상기 제1 노드와 연결되며;

상기 제2 스위칭 트랜지스터의 게이트 전극은 상기 리셋 신호를 수신하는 데 사용되고, 소스 전극은 상기 제3 클럭 신호를 수신하는 데 사용되거나; 또는 상기 제2 스위칭 트랜지스터의 게이트 전극은 상기 제3 클럭 신호를 수신하는 데 사용되고, 소스 전극은 상기 리셋 신호를 수신하는 데 사용된다.

선택적으로, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 상기 터치 전환 모듈은 제3 스위칭 트랜지스터를 포함하고, 상기 제3 스위칭 트랜지스터의 게이트 전극은 제1 터치 제어 신호를 수신하는 데 사용되며, 소스 전극은 상기 제1 노드와 연결되고, 드레인 전극은 상기 제2 노드와 연결된다.

선택적으로, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 상기 노드 제어 모듈은 제4 스위칭 트랜지스터, 제5 스위칭 트랜지스터, 제6 스위칭 트랜지스터 및 제1 커패시터를 포함하고;

상기 제4 스위칭 트랜지스터의 게이트 전극은 상기 제3 노드와 연결되고, 소스 전극은 상기 직류 신호를 수신하는 데 사용되고, 드레인 전극은 상기 제1 노드와 연결되고;

상기 제5 스위칭 트랜지스터의 게이트 전극과 소스 전극은 모두 상기 제4 클럭 신호를 수신하는 데 사용되고, 드레인 전극은 상기 제3 노드와 연결되고;

상기 제6 스위칭 트랜지스터의 게이트 전극은 상기 제2 노드와 연결되고, 소스 전극은 상기 제2 터치 제어 신호를 수신하는 데 사용되고, 드레인 전극은 상기 제3 노드와 연결되고;

상기 제1 커패시터의 일단은 상기 제3 노드와 연결되고, 타단은 상기 직류 신호를 수신하는 데 사용된다.

선택적으로, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 상기 제1 출력 모듈은 제7 스위칭 트랜지스터와 제2 커패시터를 포함하고;

상기 제7 스위칭 트랜지스터의 게이트 전극은 상기 제2 노드와 연결되고, 소스 전극은 상기 제2 클럭 신호를 수신하는 데 사용되고, 드레인 전극은 상기 구동 신호 출력 단자와 연결되며;

상기 제2 커패시터의 일단은상기 제2 노드와 연결되고, 타단은상기 구동 신호 출력 단자와 연결된다.

선택적으로, 본 발명의 실시예들이 제공하는 시프트 레지스터의 상기 제2 출력 모듈은 제8 스위칭 트랜지스터를 포함하고,

상기 제8 스위칭 트랜지스터의 게이트 전극은 상기 제3 노드와 연결되고, 소스 전극은 상기 직류 신호를 수신하는 데 사용되고, 드레인 전극은 상기 구동 신호 출력 단자와 연결된다.

선택적으로, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 상기 제3 출력 모듈은 제9 스위칭 트랜지스터를 포함하고,

상기 제9 스위칭 트랜지스터의 게이트 전극은 상기 제3 터치 제어 신호를 수신하는 데 사용되고, 소스 전극은 상기 직류 신호를 수신하는 데 사용되고, 드레인 전극은 상기 구동 신호 출력 단자와 연결된다.

이에 더하여, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 상기 입력 신호의 유효 펄스 신호가 고전위일 때, 모든 스위칭 트랜지스터는 N형 스위칭 트랜지스터이며로;

상기 입력 신호의 유효 펄스 신호가 저전위일 때, 모든 스위칭 트랜지스터는 P형 스위칭 트랜지스터이다.

이와 상응하여, 본 발명의 실시예들은 게이트 구동 회로를 더 제공하고, 상기 게이트 전극 구동 회로는 직렬 연결된 다수의 본 발명의 일 실시예가 제공하는 시프트 레지스터 중 임의의 시프트 레지스터를 포함하고; 여기서, 제1 시프트 레지스터의 입력 신호는 개시 신호 단자로부터 입력되고; 제1 시프트 레지스터 이외의 다른 직렬 시프트 레지스터의 입력 신호는 모두 그와 연결된 바로 이전 단계의 시프트 레지스터의 구동 신호 출력 단자로부터 입력되고; 마지막 시프트 레지스터 이외의 다른 시프트 레지스터의 리셋 신호는 모두 그와 연결된 바로 이후 단계의 시프트 레지스터의 구동 신호 출력 단자로부터 입력된다.

이와 상응하여, 본 발명의 실시예들은 일종의 디스플레이 장치를 더 제공하고, 상기 디스플레이 장치는 본 발명의 실시예들이 제공하는 상기 게이트 전극 구동회로 중 임의의 게이트 전극 구동회로를 포함한다.

이와 상응하여, 본 발명의 실시예들은 상기 시프트 레지스터 중 임의의 하나의 시프트 레지스터의 구동 방법을 제공하고, 상기 구동 방법은 디스플레이 단계 및 터치 단계를 포함하고, 상기 디스플레이 단계는 제1 단계, 제2 단계, 제3 단계 및 제4 단계를 포함하고;

상기 제1 단계에서, 상기 입력 모듈은 상기 입력 신호의 제어 하에서 상기 제1 클럭 신호를 상기 제1 노드에 제공하고; 상기 터치 전환 모듈은 상기 제1 터치 제어 신호의 제어 하에서 상기 제1 노드와 상기 제2 노드 사이를 도통 상태가 되게 하고, 상기 제1 노드의 전위를 상기 제2 노드에 제공하고; 상기 노드 제어 모듈은 상기 제2 노드의 전위 제어 하에서 상기 제2 터치 제어 신호를 상기 제3 노드에 제공하고; 상기 제1 출력 모듈은 상기 제2 노드의 전위 제어 하에서 상기 제3 클럭 신호를 상기 구동 신호 출력 단자에 제공하고,

상기 제2 단계에서, 상기 제2 노드는 플로팅 상태가 되고, 상기 제1 출력 모듈은 상기 제2 노드와 상기 구동 신호 출력 단자 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키고, 상기 제2 노드의 전위 제어 하에서 상기 제2 클럭 신호를 상기 구동 신호 출력 단자에 제공하고; 상기 노드 제어 모듈은 상기 제2 노드의 전위 제어 하에서 상기 제2 터치 제어 신호를 상기 제3 노드에 제공하고,

상기 제3 단계에서, 상기 리셋 모듈은 상기 리셋 신호의 제어 하에서 상기 제3 클럭 신호를 상기 제1 노드에 제공하고; 상기 터치 전환 모듈은 상기 제1 터치 제어 신호의 제어 하에서 상기 제1 노드와 상기 제2 노드 사이를 도통 상태로 만들고, 상기 제1 노드의 전위를 상기 제2 노드에 제공하고; 상기 노드 제어 모듈은 상기 제2 노드의 전위 제어 하에서 상기 제2 터치 제어 신호를 상기 제3 노드에 제공하고; 상기 제1 출력 모듈은 상기 제2 노드의 전위 제어 하에서 상기 제2 클럭 신호를 상기 구동 신호 출력 단자에 제공하고,

상기 제4 단계에서, 상기 노드 제어 모듈은 상기 제4 클럭 신호의 제어 하에서 상기 제4 클럭 신호를 상기 제3 노드에 제공하고, 상기 제3 노드의 전위 제어 하에서 상기 직류 신호를 상기 제1 노드에 제공하고; 상기 터치 전환 모듈은 상기 제1 터치 제어 신호의 제어 하에서 상기 제1 노드와 상기 제2 노드 사이를 도통 상태로 만들고, 상기 제1 노드의 전위를 상기 제2 노드에 제공하고, 상기 제2 출력 모듈은 상기 제3 노드의 전위 제어 하에서 상기 직류 신호를 상기 구동 신호 출력 단자에 제공하고,

상기 터치 단계에서, 상기 터치 전환 모듈은 상기 제1 터치 제어 신호의 제어 하에서 상기 제1 노드와 상기 제2 노드 사이를 컷오프(cut-off) 상태로 만들고; 상기 제2 노드가 플로팅 상태가 되고, 상기 제1 출력 모듈은 상기 제2 노드와 상기 구동 신호 출력 단자 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키고, 상기 노드 제어 모듈은 상기 제2 노드의 제어 하에서 상기 제2 터치 제어 신호를 상기 제3 노드에 제공하거나; 또는 상기 제3 노드가 플로팅 상태가 되고, 상기 노드 제어 모듈은 상기 제1 단자와 상기 제3 노드 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키고; 상기 제2 출력 모듈은 상기 제3 노드의 전위 제어 하에서 상기 직류 신호를 상기 구동 신호 출력 단자에 제공하는 데 사용된다.

선택적으로, 상기 터치 단계는 디스플레이 단계의 상기 제1 단계, 제2 단계, 제3 단계 및 제4 단계 중 임의의 인접한 두 단계 사이에 삽입하거나, 디스플레이 단계의 상기 제4 단계 후에 삽입할 수 있다.

선택적으로, 터치 단계를 상기 제1 단계와 제2 단계 사이, 상기 제2 단계와 제3 단계 사이, 또는 상기 제3 단계와 제4 단계 사이에 삽입할 때, 상기 터치 전환 모듈은 상기 제1 터치 제어 신호의 제어 하에서 상기 제1 노드와 제2 노드 사이를 컷오프 상태로 만들고; 제2 노드는 플로팅 상태에 있고, 상기 제1 출력 모듈은 제2 노드와 구동 신호 출력 단자 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키고, 상기 노드 제어 모듈은 제2 노드의 제어 하에서 제2 터치 제어 신호를 제3 노드에 전달하고; 상기 제2 출력 모듈은 제3 노드의 전위 제어 하에서 직류 신호를 구동 신호 출력 단자에 제공하고;

터치 단계를 제4 단계 후에 삽입할 때, 상기 터치 전환 모듈은 제1 터치 제어 신호의 제어 하에서 제1 노드와 제2 노드 사이를 컷오프 상태로 만들고; 제3 노드는 플로팅 상태에 있고, 상기 노드 제어 모듈은 상기 노드 제어 모듈의 제1 단자와 제3 노드 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키고; 상기 제2 출력 모듈은 제3 노드의 전위 제어 하에서 직류 신호를 구동 신호 출력 단자에 제공한다.

본 발명의 일 실시예가 제공하는 상기 시프트 레지스터, 그의 구동방법, 게이트 전극 구동회로 및 디스플레이 장치에서, 상기 시프트 레지스터는 입력 모듈, 리셋 모듈, 터치 전환 모듈, 노드 제어 모듈, 제1 출력 모듈, 및 제2 출력 모듈을 포함하고, 입력 모듈은 입력 신호 및 제1 클럭 신호를 통해 제1 노드의 전위를 조절하고, 리셋 모듈은 리셋 신호 및 제3 클럭 신호를 통해 제1 노드의 전위를 조절하고, 터치 전환 모듈은 제1 터치 제어 신호를 통해 디스플레이 단계에서 제1 노드 및 제2 노드가 도통 상태로 되고, 터치 단계에서 제1 노드 및 제2 노드를 컷오프 상태로 되도록 조절하고, 노드 제어 모듈은 직류 신호, 제4 클럭 신호, 제2 터치 제어 신호, 제2 노드의 전위 및 제3 노드의 전위를 통해 제1 노드의 전위 및 제3 노드의 전위를 조절하고, 제1 출력 모듈은 제2 클럭 신호 및 제2 노드의 전위를 통해 구동 신호 출력 단자의 전위를 조절하고, 제2 출력 모듈은 직류 신호 및 제3 노드의 전위를 통해 구동 신호 출력 단자의 전위를 조절한다. 상기 시프트 레지스터는 상술한 여섯 개 모듈의 상호 작용에 의하여 디스플레이 단계의 임의의 이웃한 양 시간 간격 사이에 터치 단계를 삽입하는 것을 실현할 수 있고, 터치 단계에서 시프트 레지스터의 구동 신호 출력 단자로 하여금 직류 신호를 출력하도록 하고, 터치 단계가 완료된 후 디스플레이 단계의 작동 상태를 계속하여 실행한다. 상기 시프트 레지스터는 구조가 간단할 뿐만 아니라, 좁은 프레임 설계에 유리하고, 임의의 디스플레이 시간 간격 내에 터치 시간 간격을 삽입할 수 있는 기능을 실현할 수 있다.

본 발명의 실시예들 또는 관련 기술의 기술 방안을 더 명확하게 설명하기 위해, 이하에서 실시예 또는 관련 기술의 묘사에 사용할 도면을 간단하게 설명하지만, 명백히 해야 할 점은, 이하의 설명의 도면은 본 발명의 실시예들일 뿐이고, 본 기술분야의 통상의 기술자가 창조성이 필요한 노력을 하지 않는 범위에서 이러한 도면들에 근거하여 기타 도면을 얻을 수 있다.
도 1a는 본 발명의 실시예들이 제공하는 시프트 레지스터의 구조를 표시하는 제1 도면이다.
도 1b는 본 발명의 실시예들이 제공하는 시프트 레지스터의 구조를 표시하는 제2 도면이다.
도 2a는 도 1a에서 제공하는 시프트 레지스터의 구체적 구조를 표시하는 제1 도면이다.
도 2b는 도 1a에서 제공하는 시프트 레지스터의 구체적 구조를 표시하는 제2 도면이다.
도 3a는 도 1b에서 제공하는 시프트 레지스터의 구체적 구조를 표시하는 제1 도면이다.
도 3b는 도 1b에서 제공하는 시프트 레지스터의 구체적 구조를 표시하는 제2 도면이다.
도 3c는 도 1b에서 제공하는 시프트 레지스터의 구체적 구조를 표시하는 제3 도면이다.
도 3d는 도 1b에서 제공하는 시프트 레지스터의 구체적 구조를 표시하는 제4 도면이다.
도 4a는 도 1b에서 제공하는 시프트 레지스터의 구체적 구조를 표시하는 제5도면이다.
도 4b는 도 1b에서 제공하는 시프트 레지스터의 구체적 구조를 표시하는 제6 도면이다.
도 5a 내지 도 5e는 도 2a가 표시하는 시프트 레지스터의 회로 시간 순서도를 표시한다.
도 6은 본 발명의 실시예들이 제공하는 일방향 스캔 기능을 구비하는 게이트 전극 구동회로의 구조를 표시하는 도면이다..
도 7a는 도 6에서 표시하는 게이트 전극 구동회로가 정방향 스캔할 때의 부분 회로 시간 순서도다.
도 7b는 도 6에서 표시하는 게이트 전극 구동회로가 역방향 스캔할 때의 부분 회로 시간 순서도다.

본 발명의 실시예들의 목적, 기술 방안 및 장점들을 더 명확하게 하기 위해, 이하에서는 본 발명의 실시예들의 도면과 결합하여, 본 발명의 실시예들의 기술방안에 대하여 명확하고 완전하게 묘사한다. 그러나, 묘사된 실시예들은 본 발명의 일부일 뿐이고, 전부의 실시예가 아니다. 묘사된 본 발명의 실시예들에 근거하여 본 기술분야의 통상의 기술자가 획득하는 기타 실시예들은 모두 본 발명의 보호범위에 속한다.

따로 정의되는 경우를 제외하면, 이 명세서에서 사용하는 기술 용어 또는 과학 용어는 본 발명이 속한 기술분야의 통상의 기술자가 이해하는 일반적인 의미로 이해되어야 한다. 본 발명의 상세한 설명 및 청구범위 내에서 사용된 "제1", "제2" 및 유사한 단어는 어떠한 순서, 수량 또는 중요성을 나타내는 것이 아니고, 상이한 구성부분들을 구분하기 위해 사용된다. 동일하게, "하나" 또는 "1"등과 유사한 단어들 또한 수량 한정을 나타내는 것이 아니고, 적어도 하나가 있음을 나타내는 것이다. "연결" 또는 "서로 연결"등과 유사한 단어는 물리적 또는 기계적 연결에 한정하는 것이 아니고, 직접적 또는 간접적인지 여부와 상관없이 전기적 연결도 포함할 수 있다. "상", "하", "좌", "우" 등은 상대적 위치관계만을 나타내는데 사용되고, 묘사되는 대상의 절대 위치가 변화하면, 그 상대 위치 관계도 상응하게 변화한다.

이하에서는 도면과 결합하여, 본 발명의 실시예들이 제공하는 시프트 레지스터, 그의 구동방법, 게이트 전극 구동회로 및 디스플레이 장치의 구체적 실시방식을 자세하게 설명한다.

본 실시예는 일종의 시프트 레지스터를 제공하고, 도 1a에 도시된 바와 같이, 시프트 레지스터는: 입력 모듈(1), 리셋 모듈(2), 터치 전환 모듈(3), 노드 제어 모듈(4), 제1 출력 모듈(5) 및 제2 출력 모듈(6)을 포함하고, 여기서,

입력 모듈(1)의 제1 단자는 입력 신호(Input)를 수신하는 데 사용되고, 제2 단자는 제1 클럭 신호(CK1)를 수신하는 데 사용되고, 제3 단자는 제1 노드(A)와 연결되며; 입력 모듈(1)은 입력 신호(Input)의 전위와 제1 클럭 신호(CK1)의 전위가 모두 제1 전위일 때 제1 노드(A)의 전위를 제1 전위로 만드는 데 사용되고;

리셋 모듈(2)의 제1 단자는 리셋 신호(Reset)를 수신하는 데 사용되고, 제2 단자는 제3 클럭 신호(CK3)를 수신하는 데 사용되고, 제3 단자는 제1 노드(A)와 연결되며; 리셋 모듈(2)은 리셋 신호(Reset)의 전위와 제3 클럭 신호(CK3)의 전위가 모두 제1 전위일 때 제1 노드(A)의 전위를 제1 전위로 만드는 데 사용되고;

터치 전환 모듈(3)의 제1 단자는 제1 터치 제어 신호(G1)를 수신하는 데 사용되고, 제2 단자는 제1 노드(A)와 연결되고, 제3 단자는 제2 노드(B)와 연결되며; 터치 전환 모듈(3)은 제1 터치 제어 신호(G1)의 제어 하에서 디스플레이 단계에서 제1 노드(A)와 제2 노드(B) 사이를 도통시키는 데 사용되고; 터치 단계에서는 제1 노드(A) 및 제2 노드(B) 사이를 컷오프시키고;

노드 제어 모듈(4)의 제1 단자는 직류 신호(V)를 수신하는데 사용되고, 제2 단자는 제4 클럭 신호(CK4)를 수신하는 데 사용되고, 제3 단자는 제2 터치 제어 신호(G2)를 수신하는 데 사용되고, 제4 단자는 제1 노드(A)와 연결되고, 제5 단자는 제2 노드(B)와 연결되고, 제6 단자는 제3 노드(C)와 연결되며; 노드 제어 모듈(4)은 제3 노드(C)의 전위가 제1 전위일 때 직류 신호(V)를 제1 노드(A)에 제공하고, 제4 클럭 신호(CK4)의 전위가 제1 전위일 때 제4 클럭 신호(CK4)를 제3 노드(C)에 제공하고, 제2 노드(B)의 전위가 제1 전위일 때 제2 터치 제어 신호(G2)를 제3 노드(C)에 제공하고, 제3 노드(C)가 플로팅 상태에 있을 때 노드 제어 모듈의 제1 단자와 제3 노드(C) 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키는 데 사용되고;

제1 출력 모듈(5)의 제1 단자는 제2 노드(B)와 연결되고, 제2 단자는 제2 클럭 신호(CK2)를 수신하는 데 사용되고, 제3 단자는 시프트 레지스터의 구동 신호 출력 단자(Output)와 연결되며; 제1 출력 모듈(5)은 제2 노드(B)의 전위가 제1 전위일 때 제2 클럭 신호(CK2)를 구동 신호 출력 단자(Output)에 제공하고, 제2 노드(B)가 플로팅 상태에 있을 때 제2 노드(B)와 구동 신호 출력 단자(Output) 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키는데 사용되고;

제2 출력 모듈(6)의 제1 단자는 제3 노드(C)와 연결되고, 제2 단자는 직류 신호(V)를 수신하는 데 사용되고, 제3 단자는 구동 신호 출력 단자(Output)에 연결되며; 제2 출력 모듈(6)은 제3 노드(C)의 전위가 제1 전위일 때 직류 신호(V)를 구동 신호 출력 단자(Output)에 제공하는 데 사용되고;

입력 신호(Input)의 유효 펄스 신호가 고전위가 될 때, 제1 전위는 고전위가 되고, 직류 신호(V)는 저전위가 되며, 제2 터치 제어 신호(G2)의 전위가 디스플레이 단계에서 저전위가 되고, 터치 단계에서 고전위가 되며; 입력 신호(Input)의 유효 펄스 신호가 저전위가 될 때, 제1 전위는 저전위가 되고, 직류 신호(V)는 고전위가 되고, 제2 터치 제어 신호(G2)의 전위는 디스플레이 단계에서 고전위가 되고, 터치 단계에서 저전위가 된다.

본 발명의 실시예들이 제공하는 시프트 레지스터는: 입력 모듈, 리셋 모듈, 터치 전환 모듈, 노드 제어 모듈, 제1 출력 모듈 및 제2 출력 모듈을 포함하고, 여기서, 입력 모듈은 입력 신호 및 제1 클럭 신호를 통해 제1 노드의 전위를 조절하고, 리셋 모듈은 리셋 신호 및 제3 클럭 신호를 통해 제1 노드의 전위를 조절하고, 터치 전환 모듈은 제1 터치 제어 신호를 통해 디스플레이 단계에서 제1 노드 및 제2 노드를 도통 상태로 만들고, 터치 단계에서 제1 노드 및 제2 노드를 컷오프 상태로 만들도록 조절하고, 노드 제어 모듈은 직류 신호, 제4 클럭 신호, 제2 터치 제어 신호, 제2 노드의 전위 및 제3 노드의 전위를 통해 제1 노드의 전위 및 제3 노드의 전위를 조절하고, 제1 출력 모듈은 제2 클럭 신호 및 제2 노드의 전위를 통해 구동 신호 출력 단자의 전위를 조절하고, 제2 출력 모듈은 직류 신호 및 제3 노드의 전위를 통해 구동 신호 출력 단자의 전위를 조절한다. 상기 시프트 레지스터는 상술한 여섯 개 모듈의 상호 작용에 의하여 디스플레이 단계의 임의의 이웃한 양 시간 간격 사이에 터치 단계를 삽입하는 것을 실현할 수 있고, 터치 단계에서 시프트 레지스터의 구동 신호 출력 단자로 하여금 직류 신호를 출력하도록 하고, 터치 단계가 완료된 후 디스플레이 단계의 작동 상태를 계속하여 실행한다. 시프트 레지스터는 구조가 간단할 뿐만 아니라, 좁은 프레임 설계에 유리하고, 임의의 디스플레이 시간 간격 내에 터치 시간 간격을 삽입할 수 있는 기능을 실현할 수 있다.

설명하여야 할 것은, 본 발명의 실시예들이 제공하는 시프트 레지스터는 디스플레이 단계에서, 제1 클럭 신호, 제2 클럭 신호, 제3 클럭 신호 및 제4 클럭 신호의 주기는 동일하고, 듀티 비율(duty ratio)도 동일하다는 점이다.

입력 신호의 유효 펄스 신호가 고전위가 될 때, 입력 신호의 상승 엣지와 제1 클럭 신호의 상승 엣지가 맞춰지고, 리셋 신호의 상승 엣지와 제3 클럭 신호의 상승 엣지가 맞춰지고, 제1 클럭 신호의 하강 엣지와 제2 클럭 신호의 상승 엣지 및 입력 신호의 하강 엣지가 맞춰지고, 제2 클럭 신호의 하강 엣지와 제3 클럭 신호의 상승 엣지가 맞춰지고, 제3 클럭 신호의 하강 엣지와 제4 클럭 신호의 상승 엣지 및 리셋 신호의 하강 엣지가 맞춰지고, 제4 클럭 신호의 하강 엣지와 제1 클럭 신호의 상승 엣지가 맞춰지고, 그 듀티 비율은 모두 0.25이다. 또는, 입력 신호의 유효 펄스 신호가 저전위 일 때, 입력 신호의 하강 엣지와 제1 클럭 신호의 하강 엣지가 맞춰지고, 리셋 신호의 하강 엣지와 제3 클럭 신호의 하강 엣지가 맞춰지고, 제1 클럭 신호의 상승 엣지와 제2 클럭 신호의 하강 엣지 및 입력 신호의 상승 엣지가 맞춰지고, 제2 클럭 신호의 상승 엣지와 제3 클럭 신호의 하강 폭이 맞춰지고, 제3 클럭 신호의 상승 엣지와 제4 클럭 신호의 하강 엣지 및 리셋 신호의 상승 엣지가 맞춰지고, 제4 클럭 신호의 상승 엣지와 제1 클럭 신호의 하강 엣지가 맞춰지고, 그 듀티 비율은 모두 0.75이다.

이에 더하여, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 터치 단계에서의 구동 신호 출력 단자(Output)의 전위를 보장하기 위해, 본 발명의 실시예들이 제공하는 시프트 레지스터는, 도 1b에서 도시하는 바와 같이, 제3 출력 단자(7)를 더 포함할 수 있고;

제3 출력 모듈(7)의 제1 단자는 제3 터치 제어 신호(CK3)를 수신하는 데 사용되고, 제2 단자는 직류 신호(V)를 수신하는 데 사용되고, 제3 단자는 구동 신호 출력 단자(Output)에 연결되고; 제3 출력 모듈(7)은 제3 터치 제어 신호(CK3)의 제어 하에서, 터치 단계에서 직류 신호(V)를 구동 신호 출력 단자(Output)에 제공하는 데 사용된다.

이하에서는 구체적 실시예를 결합하여, 본 발명에 대해 자세히 설명할 것이다. 설명이 필요한 것은, 본 실시예는 본 발명을 더 잘 이해하기 위한 것이고, 본 발명을 한정하기 위한 것이 아니다.

선택적으로, 도 2a 내지 도 4b에 도시된 바와 같이, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 입력 모듈(1)은 구체적으로 제1 스위칭 트랜지스터(T1)를 더 포함할 수 있고, 제1 스위칭 트랜지스터(T1)의 드레인 전극은 제1 노드(A)와 연결되고;

도 2a 내지 3d에 도시된 바와 같이, 제1 스위칭 트랜지스터(T1)의 게이트 전극은 입력 신호(Input)를 수신하는 데 사용되며, 소스 전극은 제1 클럭 신호(CK1)를 수신하는 데 사용되거나; 또는 도 4a 및 도 4b에 도시된 바와 같이, 제1 스위칭 트랜지스터(T1)의 게이트 전극은 제1 클럭 신호(CK1)를 수신하는데 사용되고, 소스 전극은 입력 신호(Input)를 수신하는데 사용된다.

선택적으로, 구체적으로 실시할 때, 도 2a, 도 3a, 도 3c 및 도 4a에 도시된 바와 같이, 입력 신호(Input)의 유효 펄스 신호가 고전위일 때, 제1 스위칭 트랜지스터(T1)가 N형 스위칭 트랜지스터가 될 수 있거나; 도 2b, 도 3b, 도 3d 및 도 4b에 도시된 바와 같이, 입력 신호(Input)의 유효 펄스 신호가 저전위일 때, 제1 스위칭 트랜지스터(T1)가 P형 스위칭 트랜지스터가 될 수 있고, 이에 한정되지는 않는다.

이에 더하여, 구체적으로 실시할 때, 제1 스위치 트랜지스터(T1)는 입력 신호(Input)의 전위 및 제1 클럭 신호(CK1)의 전위가 모두 제1 전위일 때, 제1 노드(A)의 전위를 제1 전위로 한다.

이상이 예를 들어 설명한 시프트 레지스터의 입력 모듈의 구체적 구조이고, 구체적으로 실시할 때 입력 모듈의 구체적 구조는 본 발명 실시예들이 제공하는 상기 구조에 한정되지 않고, 본 기술 분야의 통상의 기술자가 알 수 있는 기타 구조가 될 수 있고, 이에 한정되지 않는다.

선택적으로, 도 2a 내지 도 4b에 도시된 바와 같이, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 리셋 모듈(2)은 제2 스위칭 트랜지스터(T2)를 포함하고, 제2 스위칭 트랜지스터(T2)의 드레인 전극은 제1 노드(A)와 연결된다;

도 2a 내지 도 3d에 도시된 바와 같이, 제2 스위칭 트랜지스터(T2)의 게이트 전극은 리셋 신호(Reset)를 수신하는 데 사용되고, 소스 전극은 제3 클럭 신호(CK3)를 수신하는 데 사용되거나; 또는 도 4a 및 도 4b에 도시된 바와 같이, 제2 스위칭 트랜지스터(T2)의 게이트 전극은 제3 클럭 신호(CK3)를 수신하는 데 사용되고, 소스 전극은 리셋 신호(Reset)를 수신하는 데 사용된다.

선택적으로, 구체적으로 실시할 때, 도 2a, 도 3a, 도 3c 및 도 4a에 도시된 바와 같이, 입력 신호(Input)의 유효 펄스 신호가 고전위일 때, 제2 스위칭 트랜지스터(T2)가 N형 스위칭 트랜지스터가 될 수 있거나; 도 2b, 도 3b, 도 3d 및 도 4b에 도시된 바와 같이, 입력 신호(Input)의 유효 펄스 신호가 저전위일 때, 제2 스위칭 트랜지스터(T2)는 P형 스위칭 트랜지스터일 수 있고; 이에 한정되지는 않는다.

이에 더하여, 구체적으로 실시할 때, 제2 스위칭 트랜지스터(T2)는 리셋 신호(Reset)의 전위 및 제3 클럭 신호(CK3)의 전위가 모두 제1 전위일 때, 제1 노드(A)의 전위를 제1 전위로 한다.

이상이 예를 들어 설명한 시프트 레지스터의 리셋 모듈의 구체적 구조이고, 구체적으로 실시할 때 리셋 모듈의 구체적 구조는 본 발명 실시예들이 제공하는 상기 구조에 한정되지 않고, 본 기술 분야의 통상의 기술자가 알 수 있는 기타 구조가 될 수 있고, 이에 한정되지 않는다.

선택적으로, 도 2a 내지 도 4b에 도시된 바와 같이, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 터치 전환 모듈(3)은 제3 스위칭 트랜지스터(T3)를 더 포함할 수 있고,

제3 스위칭 트랜지스터(T3)의 게이트 전극은 제1 터치 제어 신호(G1)를 수신하는 데 사용되며, 소스 전극은 제1 노드(A)와 연결되고, 드레인 전극은 제2 노드(B)와 연결된다.

선택적으로, 구체적으로 실시할 때, 도 2a, 도 3a, 도 3c 및 도 4a에 도시된 바와 같이,입력 신호(Input)의 유효 펄스 신호가 고전위일 때, 제3 스위칭 트랜지스터(T3)가 N형 스위칭 트랜지스터가 될 수 있다. 또는, 도 2b, 도 3b, 도 3d 및 도 4b에 도시된 바와 같이, 입력 신호(Input)의 유효 펄스 신호가 저전위일 때, 제3 스위칭 트랜지스터(T3)는 P형 스위칭 트랜지스터일 수 있고; 이에 한정되지는 않는다.

이에 더하여, 구체적으로 실시할 때, 디스플레이 단계에서, 제3 스위칭 트랜지스터(T3)는 제1 터치 제어 신호(G1)의 제어하에서 도통 상태가 되여, 제1 노드(A)와 제2 노드(B)로 하여금 도통 상태가 되게 한다; 터치 단계에서, 제3 스위칭 트랜지스터(T3)는 제1 터치 제어 신호(G1)의 제어하에서 컷오프 상태가 되어, 제1 노드(A)와 제2 노드(B)로 하여금 컷오프 상태가 되게 한다.

이상이 예를 들어 설명한 시프트 레지스터의 터치 전환 모듈의 구체적 구조이고, 구체적으로 실시할 때 터치 전환 모듈의 구체적 구조는 본 발명 실시예들이 제공하는 상기 구조에 한정되지 않고, 본 기술 분야의 통상의 기술자가 알 수 있는 기타 구조가 될 수 있고, 이에 한정되지 않는다.

선택적으로, 도 2a 내지 도 4b에 도시된 바와 같이 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 노드 제어 모듈(4)은 제4 스위칭 트랜지스터(T4), 제5 스위칭 트랜지스터(T5), 제6 스위칭 트랜지스터(T6) 및 제1 커패시터(C1)를 포함할 수 있고;

제4 스위칭 트랜지스터(T4)의 게이트 전극은 제3 노드(C)와 연결되고, 소스 전극은 직류 신호(V)를 수신하는 데 사용되고, 드레인 전극은 제1 노드(A)와 연결되고;

제5 스위칭 트랜지스터(T5)의 게이트 전극과 소스 전극은 모두 제4 클럭 신호(CK4)를 수신하는 데 사용되고, 드레인 전극은 제3 노드(C)와 연결되고;

제6 스위칭 트랜지스터(T6)의 게이트 전극은 제2 노드(B)와 연결되고, 소스 전극은 제2 터치 제어 신호(G2)를 수신하는 데 사용되고, 드레인 전극은 제3 노드(C)와 연결되고;

제1 커패시터(C1)의 일단은 제3 노드(C)와 연결되고, 타단은 직류 신호(V)를 수신하는 데 사용된다.

선택적으로, 구체적으로 실시할 때, 도 2a, 도 3a, 도 3c 및 도 4a에 도시된 바와 같이, 입력 신호(Input)의 유효 펄스 신호가 고전위일 때, 제4 스위칭 트랜지스터(T4), 제5 스위칭 트랜지스터(T5) 및 제6 스위칭 트랜지스터(T6)는 N형 스위칭 트랜지스터일 수 있다. 또는, 도 2b, 도 3b, 도 3d 및 도 4b에 도시된 바와 같이, 입력 신호(Input)의 유효 펄스 신호가 저전위일 때, 제4 스위칭 트랜지스터(T4), 제5 스위칭 트랜지스터(T5) 및 제6 스위칭 트랜지스터(T6)는 P형 스위칭 트랜지스터일 수 있고; 이에 한정되지는 않는다.

이에 더하여, 구체적으로 실시할 때, 제4 스위칭 트랜지스터(T4)가 제3 노드(C)의 전위 제어하에서 도통 상태가 될 때, 직류 신호(V)를 제1 노드(A)에 제공하고, 제5 스위칭 트랜지스터(T5)가 제4 클럭 신호(CK4)의 제어하에 도통 상태가 될 때, 제4 클럭 신호(CK4)를 제3 노드(C)에 제공하고, 제6 스위칭 트랜지스터(T6)가 제2 노드(B)의 제어하에 도통 상태가 될 때, 제2 터치 제어 신호(G2)를 제3 노드(C)에 제공하고, 제3 노드(C)가 플로팅 상태일 때, 커패시터의 부트스트랩(bootstrap) 작용에 근거해, 제4 스위칭 트랜지스터(T4)의 소스 전극과 제3 노드(C)사이의 전압차를 바로 이전의 시간 간격의 전압차로 유지한다.

이상이 예를 들어 설명한 시프트 레지스터의 노드 제어 모듈의 구체적 구조이고, 구체적으로 실시할 때 노드 제어 모듈의 구체적 구조는 본 발명 실시예들이 제공하는 상기 구조에 한정되지 않고, 본 기술 분야의 통상의 기술자가 알 수 있는 기타 구조가 될 수 있고, 이에 한정되지 않는다.

선택적으로, 도 2a 내지 도 4b에 도시된 바와 같이, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 제1 출력 모듈(5)은 제7 스위칭 트랜지스터(T7)와 제2 커패시터(C2)를 포함하고;

제7 스위칭 트랜지스터(T7)의 게이트 전극은 제2 노드(B)와 연결되고, 소스 전극은 제2 클럭 신호(CK2)를 수신하는 데 사용되고, 드레인 전극은 구동 신호 출력 단자(Output)와 연결되며;

제2 커패시터(C2)의 일단은 제2 노드(B)와 연결되고, 타단은 구동 신호 출력 단자(Output)와 연결된다.

선택적으로, 구체적으로 실시할 때, 도 2a, 도 3a, 도 3c 및 도 4a에 도시된 바와 같이, 입력 신호(Input)의 유효 펄스 신호가 고전위일 때, 제7 스위칭 트랜지스터(T7)는 N형 스위칭 트랜지스터일 수 있다. 또는, 도 2b, 도 3b, 도 3d 및 도 4b에 도시된 바와 같이, 입력 신호(Input)의 유효 펄스 신호가 저전위일 때, 제7 스위칭 트랜지스터(T7)는 P형 스위칭 트랜지스터일 수 있고; 이에 한정되지는 않는다.

이에 더하여, 구체적으로 실시할 때, 제7 스위칭 트랜지스터(T7)가 제2 노드(B)의 제어하에서 도통 상태가 될 때, 제2 클럭 신호(CK2)를 구동 신호 출력 단자(Output)에 제공하고, 제2 노드(B)가 플로팅 상태일 때, 제2 커패시터(C2)의 부트스트랩 작용에 의해, 제2 노드(B)와 구동 신호 출력 단자(Output) 사이의 전압차를 바로 이전의 시간 간격의 전압차로 유지한다.

이상이 예를 들어 설명한 시프트 레지스터의 제1 출력 모듈의 구체적 구조이고, 구체적으로 실시할 때 제1 출력 모듈의 구체적 구조는 본 발명 실시예들이 제공하는 상기 구조에 한정되지 않고, 본 기술 분야의 통상의 기술자가 알 수 있는 기타 구조가 될 수 있고, 이에 한정되지 않는다.

선택적으로, 도 2a 내지 도 4b에 도시된 바와 같이, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 제2 출력 모듈(6)은 구체적으로 제8 스위칭 트랜지스터(T8)를 포함할 수 있고;

제8 스위칭 트랜지스터(T8)의 게이트 전극은 제3 노드(C)와 연결되고, 소스 전극은 직류 신호(V)를 수신하는 데 사용되고, 드레인 전극은 구동 신호 출력 단자(Output)와 연결된다.

선택적으로, 구체적으로 실시할 때, 도 2a, 도 3a, 도 3c 및 도 4a에 도시된 바와 같이, 입력 신호(Input)의 유효 펄스 신호가 고전위일 때, 제8 스위칭 트랜지스터(T8)는 N형 스위칭 트랜지스터일 수 있다. 또는, 도 2b, 도 3b, 도 3d 및 도 4b에 도시된 바와 같이, 입력 신호(Input)의 유효 펄스 신호가 저전위일 때, 제8 스위칭 트랜지스터(T8)는 P형 스위칭 트랜지스터일 수 있고; 이에 한정되지는 않는다.

이에 더하여, 구체적으로 실시할 때, 제8 스위칭 트랜지스터(T8)가 제3 노드(C)의 제어하에서 도통 상태가 될 때, 직류 신호(V)를 구동 신호 출력 단자(Output)에 제공한다.

이상이 예를 들어 설명한 시프트 레지스터의 제2 출력 모듈의 구체적 구조이고, 구체적으로 실시할 때 제2 출력 모듈의 구체적 구조는 본 발명 실시예들이 제공하는 상기 구조에 한정되지 않고, 본 기술 분야의 통상의 기술자가 알 수 있는 기타 구조가 될 수 있고, 이에 한정되지 않는다.

선택적으로, 도 3a 내지 도 3d에 도시된 바와 같이, 제3 출력 모듈(7)은 제9 스위칭 트랜지스터(T9)를 포함하고,

도 3a 및 도 3b에 도시된 바와 같이, 제9 스위칭 트랜지스터(T9)의 게이트 전극은 제3 터치 제어 신호(G3)를 수신하는 데 사용되고, 소스 전극은 직류 신호(V)를 수신하는 데 사용되고, 드레인 전극은 구동 신호 출력 단자(Output)와 연결된다.

선택적으로, 구체적으로 실시할 때, 도 3a에 도시된 바와 같이, 제9 스위칭 트랜지스터(T9)는 N형 스위칭 트랜지스터일 수 있다. 또는, 도 3b에 도시된 바와 같이, 제9 스위칭 트랜지스터(T9)는 P형 스위칭 트랜지스터일 수 있고; 이에 한정되지는 않는다.

이에 더하여, 구체적으로 실시할 때, 제9 스위칭 트랜지스터(T9)가 제3 터치 제어 신호(G3)의 제어하에서 도통 상태가 될 때, 터치 단계에서 직류 신호(V)를 구동 신호 출력 단자(Output)에 제공한다.

이에 더하여, 구체적으로 실시할 때, 제2 터치 제어 신호(G2) 및 제3 터치 제어 신호(G3)는 동일한 터치 제어 신호일 수 있고, 도 3c 및 도 3d에 도시된 바와 같이, 제9 스위칭 트랜지스터(T9)의 게이트 전극은 제2 터치 제어 신호(G2)를 수신하는데 사용되고, 소스 전극은 직류 신호(V)를 수신하는데 사용되고, 드레인 전극은 구동 신호 출력 단자(Output)에 연결된다.

선택적으로, 구체적으로 실시할 때, 도 3c에 도시된 바와 같이, 입력 신호(Input)의 유효 펄스 신호가 고전위일 때, 제9 스위칭 트랜지스터(T9)는 N형 스위칭 트랜지스터일 수 있다. 또는, 도 3d에 도시된 바와 같이, 입력 신호(Input)의 유효 펄스 신호가 저전위일 때, 제9 스위칭 트랜지스터(T9)는 P형 스위칭 트랜지스터일 수 있고; 이에 한정되지는 않는다.

이상이 예를 들어 설명한 시프트 레지스터의 제3 출력 모듈의 구체적 구조이고, 구체적으로 실시할 때 제3 출력 모듈의 구체적 구조는 본 발명 실시예들이 제공하는 상기 구조에 한정되지 않고, 본 기술 분야의 통상의 기술자가 알 수 있는 기타 구조가 될 수 있고, 이에 한정되지 않는다.

선택적으로, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터의 스위칭 트랜지스터는 일반적으로 모두 동일한 재질의 트랜지스터를 채택하고, 구체적으로 실시할 때, 입력 신호의 유효 펄스 신호가 고전위일 때, 모든 스위칭 트랜지스터는 N형 트랜지스터이고, 입력 신호의 유효 펄스 신호가 저전위일 때, 모든 스위칭 트랜지스터는 P형 트랜지스터이다.

이에 더하여, 구체적으로 실시할 때, N형 스위칭 트랜지스터는 고전위 작용 하에서 도통되고, 저전위 작용 하에서 컷오프 되고, P형 스위칭 트랜지스터는 고전위 작용 하에서 컷오프되고, 저전위 작용 하에서 도통된다.

설명이 필요한 점은, 본 발명의 실시예들 중 언급되는 스위칭 트랜지스터는 모두 금속 산화막 반도체 트랜지스터(MOS, Metal Oxide Semiconductor)일 수 있다. 구체적으로 실시할 때, 트랜지스터들의 소스 전극 및 드레인 전극은 트랜지스터의 모형 및 입력 신호의 상이함에 따라 호환될 수 있고, 여기서는 구체적으로 구분하지 않는다.

이에 더하여, 본 발명의 실시예들이 제공하는 시프트 레지스터의 입력 모듈 및 리셋 모듈의 대칭되는 설계로 인해, 기능호환을 실현할 수 있고, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터는 양방향 스캔을 실현할 수 있다. 역방향 스캔의 경우, 시프트 레지스터의 입력 모듈 및 리셋 모듈의 기능은 호환이 되고, 즉 정방향 스캔에 비하여, 리셋 모듈이 입력 모듈로서 동작하고, 리셋 신호는 입력 신호로서 작동하고, 입력 모듈은 리셋 모듈로서 작동하고, 입력 신호는 리셋 신호로서 작동한다. 또한, 리셋 신호의 유효 펄스 신호가 고전위가 될 때, 리셋 신호의 상승 엣지와 제3 클럭 신호의 상승 엣지가 맞춰지고, 입력 신호의 상승 엣지와 제1 클럭 신호의 상승 엣지가 맞춰지고, 제3 클럭 신호의 상승 엣지와 제2 클럭 신호의 상승 엣지 및 리셋 신호의 하강 엣지가 맞춰지고, 제2 클럭 신호의 하강 엣지와 제1 클럭 신호의 상승 엣지가 맞춰지고, 제1 클럭 신호의 하강 엣지와 제4 클럭 신호의 상승 엣지 및 입력 신호의 하강 엣지가 맞춰지고, 제4 클럭 신호의 하강 엣지와 제3 클럭 신호의 상승 엣지가 맞춰지거나; 리셋 신호의 유효 펄스 신호가 저전위일 때, 리셋 신호의 하강 엣지와 제3 클럭 신호의 하강 엣지가 맞춰지고, 입력 신호의 하강 엣지와 제1 클럭 신호의 하강 엣지가 맞춰지고, 제3 클럭 신호의 상승 엣지와 제2 클럭 신호의 하강 엣지 및 리셋 신호의 상승 엣지가 맞춰지고, 제2 클럭 신호의 상승 엣지와 제1 클럭 신호의 하강 엣지가 맞춰지고, 제1 클럭 신호의 상승 엣지와 제4 클럭 신호의 하강 엣지 및 입력 신호의 상승 엣지가 맞춰지고, 제4 클럭 신호의 상승 엣지와 제3 클럭 신호의 하강 엣지가 맞춰진다.

이하에서 회로 시간 순서도와 결합하여 정방향 스캔의 예로 하여 본 발명의 실시에들이 제공하는 상기 시프트 레지스터의 프로세스를 묘사한다. 이하의 묘사에서 1은 고전위 신호를 표시하고, 0은 저전위 신호를 표시한다.

예시들 중에서, 도 2a에 도시된 시프트 레지스터의 구조를 예로 하여 그 프로세스에 대하여 묘사하였고, 도 2a에 도시된 시프트 레지스터에서 모든 스위칭 트랜지스터는 N형 스위칭 트랜지스터이고, 각 N형 트랜지스터는 고전위 작용하에서 도통이고, 저전위 상태에선 컷오프이고; 직류 신호(V)의 전위는 저전위이고, 제1 터치 제어 신호(G1)의 전위는 디스플레이 단계에서는 고전위이고; 제2 터치 제어 신호(G2)의 전위는 디스플레이 단계에서는 저전위이고; 대응되는 연출력 시간 순서도는 도 5a에 도시된다. 구체적으로, 도 5a에 도시된 연출력 시간 순서도에서 디스플레이 단계는 S1이고, 디스플레이 단계(S1)는 a, b, c 및 d의 4개의 단계로 분리된다.

디스플레이 단계(S1)에서, G1=1, G2=0, V=0이다. G1=1이므로, 제3 스위칭 트랜지스터(T3)는 도통되고, 제1 노드(A) 및 제2 노드(B)가 도통 상태가 된다.

그 중 a단계에서, CK1=1, CK2=0, CK3=0, CK4=0, Input=1, Reset=0이다. Input=1이므로, 제1 스위칭 트랜지스터(T1)가 도통이고; 제1 스위칭 트랜지스터(T1)가 도통이므로 입력 신호(Input)의 전위는 제1 노드(A)에 제공되고, 따라서, 제1 노드(A)의 전위는 고전위가 된다; Reset=0이므로, 제2 스위칭 트랜지스터(T2)는 컷오프되고; 제1 노드(A) 및 제2 노드(B)는 도통상태이므로, 제2 노드(B)의 전위는 고전위이고; 제2 노드(B)의 전위가 고전위이므로, 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7)가 모두 도통이고; 제6 스위칭 트랜지스터(T6)가 도통이므로 저전위의 제2 터치 제어 신호(G2)가 제3 노드(C)에 제공되고, 따라서, 제3 노드(C)의 전위는 저전위이다; 제3 노드(C)의 전위가 저전위이므로, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8)는 모두 컷오프되고; CK4=0이므로, 제5 스위칭 트랜지스터(T5)는 컷오프된다; 제7 스위칭 트랜지스터(T7)가 도통되고, 또한 저전위의 제2 클럭 신호(CK2)가 구동 신호 출력 단자(Output)에 제공되고, 따라서, 제2 커패시터(C2)가 충전을 시작하고, 구동 신호 출력 단자(Output)는 저전위 스캔 신호를 출력한다.

b단계에서, CK1=0, CK2=1, CK3=0, CK4=0, Input=0, Reset=0. Input=0이므로, 제1 스위칭 트랜지스터(T1)가 컷오프되고, Reset=0이므로, 제2 스위칭 트랜지스터(T2)가 컷오프된다; CK4=0이므로, 제5 스위칭 트랜지스터(T5)가 컷오프된다; 제2 노드(B)가 플로팅(Floating) 상태이므로, 제2 커패시터(C2)의 부트스트래핑 작용에 의해, 제2 커패시터(C2)의 양단의 전압차를 유지하기 위해, 제2 노드(B)의 전위가 한층 더 높아지고, 이 단계에서 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7)가 도통되는 것을 보장한다. 제6 스위칭 트랜지스터(T6)가 도통이고 저전위의 제2 터치 제어 신호(G2)가 제3 노드(C)에 제공되고, 그로 인해 제3 노드(C)의 전위가 저전위가 된다; 제3 노드(C)의 전위가 저전위이므로, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8)가 컷오프되고; 제7 스위칭 트랜지스터(T7)가 도통이고 고전위의 제2 클럭 신호(CK2)가 구동 신호 출력 단자(Output)에 제공되므로, 구동 신호 출력 단자(OUput)는 고전위의 스캔 신호를 출력한다.

c단계에서, CK1=0, CK2=0, CK3=1, CK4=0, Input=0, Reset=1이다. Input=0이므로, 제1 스위칭 트랜지스터(T1)가 컷오프되고; Reset=1이므로, 제2 스위칭 트랜지스터(T2)가 도통이고 리셋 신호의 전위가 제1 노드(A)에 제공되므로, 제1 노드(A)의 전위가 고전위가 된다; 제1 노드(A) 및 제2 노드(B)는 도통 상태가 되므로, 제2 노드(B)의 전위가 고전위가 된다; 제2 노드(B)의 전위가 고전위이므로, 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7)가 모두 도통된다; 제6 스위칭 트랜지스터(T6)가 도통이고 저전위의 제2 터치 제어 신호(G2)의 전위가 제3 노드(C)에 제공되고, 따라서 제3 노드(C)의 전위가 저전위이다; 제3 노드(C)의 전위가 저전위이므로, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8)가 컷오프되고; CK4=0이므로, 제5 스위칭 트랜지스터(T5)는 컷오프되고; 제7 스위칭 트랜지스터(T7)가 도통이고 저전위의 제2 클럭 신호(CK2)가 구동 신호 출력 단자(Output)에 제공되고, 따라서 제1 커패시터(C1)가 충전을 시작하고, 구동 신호 출력 단자(Output)는 저전위의 스캔 신호를 출력한다.

d단계에서, CK1=0, CK2=0, CK3=0, CK4=1, Input=0, Reset=0. Input=0이므로, 제1 스위칭 트랜지스터(T1)는 컷오프되고; Reset=0이므로, 제2 스위칭 트랜지스터(T2)는 컷오프되고; CK4=1이므로, 제5 스위칭 트랜지스터(T5)는 도통되고; 제5 스위칭 트랜지스터(T5)가 도통되고 고전위의 제4 클럭 신호(CK4)가 제3 노드(C)에 제공되고, 따라서 제3 노드(C)의 전위가 고전위가 되고, 제1 커패시터(C1)가 충전을 시작하고; 제3 노드(C)는 고전위이므로, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8)가 모두 도통이 된다; 제4 스위칭 트랜지스터(T4)가 도통이고 저전위의 직류 신호(V)가 제1 노드(A)에 제공되고, 따라서, 제1 노드(A)의 전위는 저전위가 되고; 제1 노드(A) 및 제2 노드(B)는 도통 상태가 되므로, 제2 노드(B)의 전위는 저전위가 되고; 제2 노드(B)의 전위는 저전위이므로, 제6 스위칭 트랜지스터(T6) 및 제7 트랜지스터(T7)는 모두 컷오프되고; 제8 스위칭 트랜지스터(T8)가 도통되고 저전위의 직류 신호(V)가 구동 신호 출력 단자(Output)에 제공되고, 따라서 구동 신호 출력 단자(Output)는 저전위의 스캔 신호를 출력한다.

d단계가 완료된 후, V=0, G1=1, G2=1, Input=0, Reset=0이다. Input=0이므로, 제1 스위칭 트랜지스터(T1)가 컷오프되고; Reset=0이므로, 제2 스위칭 트랜지스터(T2)가 컷오프되고; CK4=3, CK4=3, 및 CK3=1일 때, 제3 노드(C)는 플로팅(Floating) 상태이고, 제1 커패시터(C1)의 부트스트래핑 작용에 의해, 제1 커패시터(C1)의 양단의 전압차를 유지하기 위해, 제3 노드(C)의 전위가 고전위로 유지되므로, 이 단계에서 제4 스위칭 트랜지스터(T4) 및 제8 트랜지스터(T8)의 도통을 보장한다; CK4=1일 때마다, 제1 커패시터(C1)는 충전을 시작하고; 제4 스위칭 트랜지스터(T4)는 도통이고 저전위의 직류 신호(V)가 제1 노드(A)에 제공되고, 따라서 제1 노드(A)의 전위가 저전위이고; 제1 노드(A) 및 제2 노드(B)가 도통 상태가 되므로, 제2 노드(B)의 전위는 저전위이고; 제2 노드(B)의 전위가 저전위이므로, 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7)가 컷오프되고; 제8 스위칭 트랜지스터(T8)가 도통이고 저전위의 직류 신호(V)가 구동 신호 출력 단자(Output)에 제공되고, 따라서 구동 신호 출력 단자(Output)는 저전위의 스캔 신호를 출력한다.

본 발명의 실시예들이 제공하는 상기 시프트 레지스터에서, 디스플레이 단계(S1)에서의 d단계가 완료된 후에, CK4=1일 때마다, 제1 커패시터(C1)가 충전을 시작하여, 제1 커패시터(C1)로 하여금 CK1=1, CK2=1 및 CK3=1일 때 제3 노드(C)의 전위를 고전위로 유지하도록 하고, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8)를 도통으로 유지하여, 구동 신호 출력 단자(Output)가 저전위 스캔 신호를 출력하는 것을 보장하고, 이어서 다음 단계를 시작한다.

실시예들 중에서, 도 2a에 도시된 시프트 레지스터의 구조를 예시로 하여 그 프로세스에 대하여 묘사하였고, 상기 예시에 기초하여 터치 단계(S2)를 디스플레이 단계(S1)의 d 단계 이후에 삽입할 수 있고, 제1 터치 제어 신호(G1)의 전위를 터치 단계에서 저전위로 하고; 제2 터치 제어 신호(G2)의 전위를 터치 단계에서 고전위로 하고; 대응되는 입출력 시간 순서도는 도 5b에 도시된 바와 같다. 구체적으로, 도 5b에 도시된 바와 같은 입출력 시간 순서도 중 디스플레이 단계(S1), 터치 단계(s2) 및 디스플레이 단계(S3)를 선택하고, 그 중, 디스플레이 단계(S1)는 다시 a, b, c 및 d 단계로 분리될 수 있다.

디스플레이 단계(S1)에서, G1=1，G2=0，V=0이다. G1=1이므로, 제3 스위칭 트랜지스터(T3)가 도통이고, 제1 노드(A) 및 제2 노드(B)를 도통 상태로 만든다.

그 중 a단계에서, CK1=1，CK2=0，CK3=0，CK4=0，Input=1，Reset=0이다. 구체적인 프로세스는 도 5a를 참조하여 상술한 실시예들 중의 디스플레이 단계(S1)의 a단계의 프로세스와 동일하고, 여기서 중복하여 설명하지 않는다.

b단계에서，CK1=0，CK2=1，CK3=0，CK4=0，Input=0，Reset=0이다。 구체적인 프로세스는 도 5a를 참조하여 상술한 실시예들 중의 디스플레이 단계(S1)의 b단계의 프로세스와 동일하고, 여기서 중복하여 설명하지 않는다.

c단계에서, CK1=0，CK2=0，CK3=1，CK4=0，Input=0，Reset=1。 구체적인 프로세스는 도 5a를 참조하여 상술한 실시예들 중의 디스플레이 단계(S1)의 c단계의 프로세스와 동일하고, 여기서 중복하여 설명하지 않는다.

d단계에서, CK1=0，CK2=0，CK3=0，CK4=1，Input=0，Reset=0이다. 구체적인 프로세스는 도 5a를 참조하여 상술한 실시예들 중의 디스플레이 단계(S1)의 d단계의 프로세스와 동일하므로, 여기서 중복하여 설명하지 않는다.

d단계 이후, V=0，G1=1，G2=1，Input=0，Reset=0이다. 구체적인 프로세스는 도 5a를 참조하여 상술한 실시예들 중의 디스플레이 단계(S1)의 d단계가 완성된 후의 프로세스와 동일하므로, 여기서 중복하여 설명하지 않는다.

터치 단계(S2)에서, CK1=0，CK2=0，CK3=0，CK4=0，G1=0，G2=1，V=0，Input=0，Reset=0이다. G1=0이기 때문에, 제3 스위칭 트랜지스터(T3)는 컷오프되고, 제1 노드(A) 및 제2 노드(B)를 컷오프 상태로 만든다. Input=0이기 때문에, 제1 스위칭 트랜지스터(T1)는 컷오프된다. Reset=0이기 때문에, 제2 스위칭 트랜지스터(T2)는 컷오프된다. 제3 노드가 플로팅 상태에 있기 때문에, 제1 커패시터(C1)의 부트스트래핑 작용에 의해, 제1 커패시터(C1) 양단의 전압차를 유지하기 위하여, 제3 노드(C)의 전위는 고전위로 유지되고, 이로써 이 단계에서 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8) 모두 도통되는 것을 보장한다. 제4 스위칭 트랜지스터(T4)가 도통되고 저전압의 직류 신호(V)를 제1 노드(A)에 제공하기 때문에, 제1 노드(A)의 전위는 저전위가 된다. 제1 노드(A) 및 제2 노드(B)가 컷오프 상태에 놓이기 때문에, 제2 노드(B)의 전위는 저전위로 유지된다. 제2 노드(B)의 전위가 저전위이기 때문에, 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7) 모두 컷오프된다. 제8 스위칭 트랜지스터(T8)가 도통되고 저전위의 직류 신호(V)를 구동 신호 출력 단자(Output)에 제공하기 때문에, 구동 신호 출력 단자(Output)는 저전위 스캔 신호를 출력한다.

디스플레이 단계(S3)에서, V=0，G1=1，G2=1，Input=0，Reset=0이다. Input=0이기 때문에, 제1 스위칭 트랜지스터(T1)는 컷오프된다. Reset=0이기 때문에, 제2 스위칭 트랜지스터(T2)는 컷오프된다. CK4=3, CK4=3, 그리고 CK3=1일 때, 제3 노드(C)가 플로팅 상태에 있기 때문에, 제1 커패시터(C1)의 부트스트래핑 작용에 의해, 제1 커패시터(C1) 양단의 전압차를 유지하기 위하여, 제3 노드(C)의 전위는 고전위로 유지되고, 이로써 이 단계에서 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8) 모두 도통되는 것을 보장한다. CK4=1일 때마다, 제1 커패시터(C1)는 충전을 시작한다. 제4 스위칭 트랜지스터(T4)가 도통되고 저전압의 직류 신호(V)를 제1 노드(A)에 제공하기 때문에, 제1 노드(A)의 전위는 저전위가 된다. 제1 노드(A) 및 제2 노드(B)가 도통 상태에 있기 때문에, 제2 노드(B)의 전위는 저전위로 유지된다. 제2 노드(B)의 전위가 저전위이기 때문에, 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7) 모두 컷오프된다. 제8 스위칭 트랜지스터(T8)가 도통되고 저전위의 직류 신호(V)를 구동 신호 출력 단자(Output)에 제공하기 때문에, 구동 신호 출력 단자(Output)는 저전위 스캔 신호를 출력한다. 디스플레이 단계(S3)의 프로세스가 디스플레이 단계(S1)의 d단계 이후의 프로세스와 동일하다는 것을 알 수 있으므로, 여기서 중복하여 설명하지 않는다.

본 발명의 실시예들이 제공하는 상기 시프트 레지스터는 여덟 개의 스위칭 레지스터만 있으면 도 5a를 참조하여 상술한 실시예들에 기초하여 터치 단계(S2)를 디스플레이 단계(S1) 중의 d단계 후에 삽입하며, 터치 단계의 구동 신호 출력 단자(Output)의 출력을 저전위 스캔 신호로 유지하고, 터치 단계가 완성된 후 디스플레이 단계(S1)의 d단계 후의 프로세스를 계속하여 실행하는 것을 실현할 수 있다.

실시예들 중에서, 도 2a가 도시하는 시프트 레지스터의 구성을 예로 들어 그 프로세스에 대하여 설명하였고, 상기 실시예에 기초하여 터치 단계(S2)를 디스플레이 단계(S1) 중의 c단계와 d단계 사이에 삽입하고, 제1 터치 제어 신호(G1)의 전위는 터치 단계에서 저전위가 되고; 제2 터치 제어 신호(G2)의 전위는 터치 단계에서 고전위가 되고; 대응하는 입출력 시간 순서도는 도 5c에 도시된 바와 같다. 구체적으로, 먼저 도 5c에서 도시된 입출력 시간 순서도 중의 디스플레이 단계(S1), 터치 단계(S2), 디스플레이 단계(S3)의 세 개 단계를 취하고, 그 중 디스플레이 단계(S1)는 다시 a, b, 및 c의 세 개 단계로 나뉘고, 디스플레이 단계(S3)는 d단계를 포함한다.

디스플레이 단계(S1)에서, 그 중 a단계에서, CK1=1，CK2=0，CK3=0，CK4=0，Input=1，Reset=0이다. 구체적인 프로세스는 도 5a를 참조하여 상술한 실시예들 중의 디스플레이 단계(S1)의 a단계의 프로세스와 동일하므로, 여기서 중복하여 설명하지 않는다.

b단계에서, CK1=0，CK2=1，CK3=0，CK4=0，Input=0，Reset=0이다. 구체적인 프로세스는 도 5a를 참조하여 상술한 실시예들 중의 디스플레이 단계(S1)의 b단계의 프로세스와 동일하므로, 여기서 중복하여 설명하지 않는다.

c단계에서, CK1=0，CK2=0，CK3=1，CK4=0，Input=0，Reset=1이다. 구체적인 프로세스는 도 5a를 참조하여 상술한 실시예들 중의 디스플레이 단계(S1)의 c단계의 프로세스와 동일하므로, 여기서 중복하여 설명하지 않는다.

터치 단계(S2)에서, CK1=0，CK2=0，CK3=0，CK4=0，G1=0，G2=1，V=0，Input=0，Reset=0이다. G1=0이기 때문에, 제3 스위칭 트랜지스터(T3)는 컷오프되고, 제1 노드(A) 및 제2 노드(B)를 컷오프 상태에 있게 한다. Input=0이기 때문에, 제1 스위칭 트랜지스터(T1)는 컷오프된다. Reset=0이기 때문에, 제2 스위칭 트랜지스터(T2)는 컷오프된다. 제1 노드(A) 및 제2 노드(B)가 컷오프 상태에 있기 때문에, 제2 노드(B)는 플로팅 상태에 있고, 제2 커패시터(C2)의 부트스트래핑 작용에 의해, 제2 커패시터(C2) 양단의 전압차를 유지하기 위하여, 제2 노드(B)의 전위는 고전위로 유지된다. 제2 노드(B)의 전위가 고전위이기 때문에, 제6 스위칭 트랜지스터(T6)는 도통된다. 제6 스위칭 트랜지스터(T6)가 도통되고 저전위의 제2 터치 제어 신호(G2)를 제3 노드(C)에 제공하기 때문에, 제3 노드(C)의 전위는 고전위가 된다. 제3 노드(C)의 전위가 고전위이기 때문에, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8) 모두 도통되고; 제4 스위칭 트랜지스터(T4)가 도통되고 저전압의 직류 신호(V)를 제1 노드(A)에 제공하기 때문에, 제1 노드(A)의 전위는 저전위가 된다. 제8 스위칭 트랜지스터(T8)가 도통되고 저전위의 직류 신호(V)를 구동 신호 출력 단자(Output)에 제공하기 때문에, 구동 신호 출력 단자(Output)는 저전위 스캔 신호를 출력한다.

디스플레이 단계(S3)의 d단계에서, CK1=0，CK2=0，CK3=0，CK4=1，Input=0，Reset=0이다. Input=0이기 때문에, 제1 스위칭 트랜지스터(T1)는 컷오프된다. Reset=0이기 때문에, 제2 스위칭 트랜지스터(T2)는 컷오프된다. CK4=1이기 때문에, 제5 스위칭 트랜지스터(T5)는 도통된다. 제5 스위칭 트랜지스터(T5)가 도통되고 고전위의 제4 클럭 신호(CK4)를 제3 노드(C)에 제공하기 때문에, 제3 노드의 전위는 고전위이고, 제1 커패시터(C1)는 충전하기 시작한다. 제3 노드(C)가 고전위이기 때문에, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8) 모두 도통된다. 제4 스위칭 트랜지스터(T4)가 도통되고 저전위의 직류 신호(V)를 제1 노드(A)에 제공하기 때문에, 제1 노드(A)의 전위는 저전위가 된다. 제1 노드(A) 및 제2 노드(B)가 도통 상태가 되기 때문에, 제2 노드(B)의 전위는 저전위가 된다. 제2 노드(B)의 전위가 저전위이기 때문에, 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7)은 모두 컷오프된다. 제8 스위칭 트랜지스터(T8)가 도통되고 저전위의 직류신호를 구동 신호 출력 단자(Output)에 제공하기 때문에, 구동 신호 출력 단자(Output)는 저전위의 스캔 신호를 출력한다. 디스플레이 단계(S3)의 d단계의 프로세스가 도 5a를 참조하여 상술한 실시예들 중 디스플레이 단계(S1)의 d단계의 프로세스와 동일하다는 것을 알 수 있으므로, 여기서 중복하여 설명하지 않는다.

d단계가 완성된 후, V=0，G1=1，G2=1，Input=0，Reset=0이다. 구체적인 프로세스는 도 5a를 참조하여 상술한 실시예들 중 디스플레이 단계(S1)의 d단계가 완성된 후의 프로세스와 동일하므로, 여기서 중복하여 설명하지 않는다.

본 발명의 실시예들이 제공하는 상기 시프트 레지스터는 여덟 개의 스위칭 레지스터만 있으면 도 5a를 참조하여 상술한 실시예들에 기초하여 디스플레이 단계(S1) 중의 b단계와 c단계 사이에 터치 단계(S2)를 삽입하고, 터치 단계(S2)가 시작된 후, 구동 신호 출력 단자(Output) 출력은 저전위 스캔 신호로 유지하는 것을 실현할 수 있다.

실시예들 중에서, 도 2a에 도시된 시프트 레지스터의 구성을 예로 들어 그 프로세스에 대하여 설명하면, 도 5a를 참조하여 설명한 실시예들에 기초하여 터치 단계(S2)를 디스플레이 단계(S1) 중의 b단계와 c단계 사이에 삽입하고, 제1 터치 제어 신호(G1)의 전위는 터치 단계에서 저전위가 된다. 제2 터치 제어 신호(G2)의 전위는 터치 단계에서 고전위가 된다. 대응하는 입출력 시간 순서도는 도 5d에 도시된 바와 같다. 구체적으로, 먼저 도 5d에서 도시된 입출력 시간 순서도 중의 디스플레이 단계(S1), 터치 단계(S2), 디스플레이 단계(S3) 세 개 단계를 취하고, 그 중 디스플레이 단계(S1)는 a 및 b의 두 단계로 다시 나누어지고, 디스플레이 단계(S3)는 c 및 d단계의 두 단계로 다시 나누어진다.

디스플레이 단계(S1)에서, 그 중 a단계에서, CK1=1，CK2=0，CK3=0，CK4=0，Input=1，Reset=0이다. 구체적인 프로세스는 도 5a를 참조하여 상술한 실시예들 중 디스플레이 단계(S1)의 a단계의 프로세스와 동일하므로, 여기서 중복하여 설명하지 않는다.

b단계에서, CK1=0，CK2=1，CK3=0，CK4=0，Input=0，Reset=0이다. 구체적인 프로세스는 도 5a를 참조하여 상술한 실시예들 중 디스플레이 단계(S1)의 b단계의 프로세스와 동일하므로, 여기서 중복하여 설명하지 않는다.

터치 단계(S2)에서, CK1=0，CK2=0，CK3=0，CK4=0，G1=0，G2=1，V=0, Input=0，Reset=0이다. G1=0이기 때문에, 제3 스위칭 트랜지스터(T3)는 컷오프되고, 제1 노드(A) 및 제2 노드(B)를 컷오프 상태가 되게 한다. Input=0이기 때문에, 제1 스위칭 트랜지스터(T1)는 컷오프된다. Reset=0이기 때문에, 제2 스위칭 트랜지스터(T2)는 컷오프된다. 제2 노드(B)가 플로팅 상태에 있기 때문에, 제2 커패시터(C2)의 부트스트래핑 작용에 의해, 제2 커패시터(C2) 양단의 전압차를 유지하기 위하여, 제2 노드(B)의 전위는 고전위로 유지되고, 이로써 이 단계에서 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7)가 모두 도통된다는 것을 보장한다. 제6 스위칭 트랜지스터(T6)가 도통되고 고전위의 제2 터치 제어 신호(G2)를 제3 노드(C)에 제공하기 때문에, 제3 노드(C)의 전위는 고전위가 된다. 제3 노드(C)의 전위가 고전위이기 때문에, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8) 모두 도통된다. 제8 스위칭 트랜지스터(T8)가 도통되고 저전위의 직류 신호(V)를 구동 신호 출력 단자(Output)에 제공하기 때문에, 구동 신호 출력 단자(Output)은 저전위 스캔 신호를 출력한다.

디스플레이 단계(S3)에서, 그 중 c단계에서, CK1=0，CK2=0，CK3=1，CK4=0，Input=0，Reset=1이다. Input=0이기 때문에, 제1 스위칭 트랜지스터(T1)는 컷오프된다. Reset=1이기 때문에, 제2 스위칭 트랜지스터(T2)는 도통되고 리셋 신호의 전위를 제1 노드(A)에 제공하고, 따라서 제1 노드(A)의 전위는 고전위가 된다. 제1 노드(A) 및 제2 노드(B)가 도통 상태에 있기 때문에, 제2 노드(B)의 전위는 고전위가 된다. 제2 노드(B)의 전위가 고전위이기 때문에, 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7) 모두 도통된다. 제6 스위칭 트랜지스터(T6)가 도통되고 저전위의 제2 터치 제어 신호(G2)의 전위를 제3 노드(C)에 제공하기 때문에, 제3 노드(C)의 전위는 저전위가 된다. 제3 노드(C)의 전위가 저전위이기 때문에, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8) 모두 컷오프된다. CK4=0이기 때문에, 제5 스위칭 트랜지스터(T5)는 컷오프된다. 제7 스위칭 트랜지스터(T7)가 도통되고 저전위의 제2 클럭 신호(CK2)를 구동 신호 출력 단자(Output)에 제공하기 때문에, 구동 신호 출력 단자(Output)은 저전위 스캔 신호를 출력한다. 디스플레이 단계(S3)의 c단계의 프로세스가 도 5a를 참조하여 상술한 실시예들 중 디스플레이 단계(S1)의 c단계의 프로세스와 동일하다는 것을 알 수 있으므로, 여기서 중복하여 설명하지 않는다.

d단계에서, CK1=0，CK2=0，CK3=0，CK4=1，Input=0，Reset=0이다. Input=0이기 때문에, 제1 스위칭 트랜지스터(T1)는 컷오프된다. Reset=0이기 때문에, 제2 스위칭 트랜지스터(T2)는 컷오프된다. CK4=1이기 때문에, 제5 스위칭 트랜지스터(T5)는 도통된다. 제5 스위칭 트랜지스터(T5)가 도통되고 고전위의 제4 클럭 신호(CK4)를 제3 노드(C)에 제공하기 때문에, 제3 노드의 전위는 고전위가 되고, 제1 커패시터(C1)는 충전하기 시작한다. 제3 노드(C)가 고전위이기 때문에, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8) 모두 도통된다. 제4 스위칭 트랜지스터(T4)가 도통되고 저전위의 직류 신호(V)를 제1 노드(A)에 제공하기 때문에, 제1 노드(A)의 전위는 저전위가 된다. 제1 노드(A) 및 제2 노드(B)가 도통 상태에 있기 때문에, 제2 노드(B)의 전위는 저전위이다. 제2 노드(B)의 전위가 저전위이기 때문에, 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7)는 모두 컷오프된다. 제8 스위칭 트랜지스터(T8)가 도통되고 저전위의 직류신호를 구동 신호 출력 단자(Output)에 제공하기 때문에, 구동 신호 출력 단자(Output)은 저전위 스캔 신호를 출력한다. 디스플레이 단계(S3)의 d단계의 프로세스가 도 5a를 참조하여 상술한 실시예들 중 디스플레이 단계(S1)의 d단계의 프로세스와 동일하다는 것을 알 수 있으므로, 여기서 중복하여 설명하지 않는다.

실시예들 중에서, 도 2a에 도시된 시프트 레지스터의 구성을 예로 들어 그 프로세스에 대하여 설명하면, 도 5a를 참조하여 설명한 실시예들에 기초하여 터치 단계(S2)를 디스플레이 단계(S1) 중의 a단계와 b단계 사이에 삽입하고, 제1 터치 제어 신호(G1)의 전위는 터치 단계에서 저전위가 된다. 제2 터치 제어 신호(G2)의 전위는 터치 단계에서 고전위가 된다. 대응하는 입출력 시간 순서도는 도 5e에 도시된 바와 같다. 구체적으로, 먼저 도 5e에서 도시된 입출력 시간 순서도 중의 디스플레이 단계(S1), 터치 단계(S2), 디스플레이 단계(S3) 세 개 단계를 취하고, 그 중 디스플레이 단계(S1)는 a단계를 포함하고, 디스플레이 단계(S3)는 b, c, 및 d의 세 단계로 나누어진다.

디스플레이 단계(S3)에서, 그 중 a단계에서, CK1=1，CK2=0，CK3=0，CK4=0，Input=1，Reset=0이다. 구체적인 프로세스는 도 5a를 참조하여 상술한 실시예들 중 디스플레이 단계(S1)의 a단계의 프로세스와 동일하므로, 여기서 중복하여 설명하지 않는다.

터치 단계(S2)에서, CK1=0，CK2=0，CK3=0，CK4=0，G1=0，G2=1，V=0이다. G1=0이기 때문에, 제3 스위칭 트랜지스터(T3)는 컷오프되고, 제1 노드(A) 및 제2 노드(B)를 컷오프 상태로 만든다. 제2 노드(B)가 플로팅 상태에 있기 때문에, 제2 커패시터(C2)의 부트스트래핑 작용에 의해, 제2 커패시터(C2) 양단의 전압차를 유지하기 위하여, 제2 노드(B)의 전위는 고전위로 유지되고, 이로써 이 단계에서 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7) 모두 도통되는 것을 보장한다. 제6 스위칭 트랜지스터(T6)가 도통되고 고전압의 제2 터치 제어 신호(G2)를 제3 노드(C)에 제공하기 때문에, 제3 노드(C)의 전위는 고전위가 된다. 제3 노드(C)의 전위가 고전위이기 때문에, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8) 모두 도통된다. 제8 스위칭 트랜지스터(T8)가 도통되고 저전위의 직류 신호를 구동 신호 출력 단자(Output)에 제공하기 때문에, 구동 신호 출력 단자(Output)은 저전위 스캔 신호를 출력한다.

디스플레이 단계(S3)에서, 그 중 b단계에서, CK1=0，CK2=1，CK3=0，CK4=0，Input=0，Reset=0이다. Input=0이기 때문에, 제1 스위칭 트랜지스터(T1)는 컷오프된다. Reset=0이기 때문에, 제2 스위칭 트랜지스터(T2)는 컷오프된다. CK4=0이기 때문에, 제5 스위칭 트랜지스터(T5)는 컷오프된다. 제2 노드(B)가 플로팅 상태가 되기 때문에, 제2 커패시터(C2)의 부트스트래핑 작용에 의해, 제2 커패시터(C2) 양단의 전압차를 유지하기 위하여, 제2 노드(B)의 전위는 한층 더 높아지고, 이로써 이 단계에서 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7)가 모두 도통된다는 것을 보장한다. 제6 스위칭 트랜지스터(T6)가 도통되고 저전위의 제2 터치 제어 신호(G2)를 제3 노드(C)에 제공하기 때문에, 제3 노드(C)의 전위는 저전위가 된다. 제3 노드(C)의 전위가 저전위이기 때문에, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8) 모두 컷오프된다. 제7 스위칭 트랜지스터(T7)가 도통되고 고전위의 제2 클럭 신호(CK2)를 구동 신호 출력 단자(Output)에 제공하기 때문에, 구동 신호 출력 단자(Output)은 고전위 스캔 신호를 출력한다. 디스플레이 단계(S3)의 b단계의 프로세스가 도 5a를 참조하여 상술한 실시예들 중 디스플레이 단계(S1)의 b단계의 프로세스와 동일하다는 것을 알 수 있다.

c단계에서, CK1=0，CK2=0，CK3=1，CK4=0，Input=0，Reset=1이다. Input=0이기 때문에, 제1 스위칭 트랜지스터(T1)는 컷오프된다. Reset=1이기 때문에, 제2 스위칭 트랜지스터(T2)는 도통되고 리셋 신호의 전위를 제1 노드(A)에 제공하고, 따라서 제1 노드(A)의 전위는 고전위가 된다. 제1 노드(A) 및 제2 노드(B)가 도통 상태가 되기 때문에, 제2 노드(B)의 전위는 고전위가 된다. 제2 노드(B)의 전위가 고전위이기 때문에, 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7) 모두 도통된다. 제6 스위칭 트랜지스터(T6)가 도통되고 저전위의 제2 터치 제어 신호(G2)의 전위를 제3 노드(C)에 제공하기 때문에, 제3 노드(C)의 전위는 저전위가 된다. 제3 노드(C)의 전위가 저전위이기 때문에, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8) 모두 컷오프된다. CK4=0이기 때문에, 제5 스위칭 트랜지스터(T5)는 컷오프된다. 제7 스위칭 트랜지스터(T7)가 도통되고 저전위의 제2 클럭 신호(CK2)를 구동 신호 출력 단자(Output)에 제공하기 때문에, 구동 신호 출력 단자(Output)은 저전위 스캔 신호를 출력한다. 디스플레이 단계(S3)의 b단계의 프로세스가 도 5a를 참조하여 상술한 실시예들 중 디스플레이 단계(S1)의 c단계의 프로세스와 동일하다는 것을 알 수 있다.

d단계에서, CK1=0，CK2=0，CK3=0，CK4=1，Input=0，Reset=0이다. Input=0이기 때문에, 제1 스위칭 트랜지스터(T1)는 컷오프된다. Reset=0이기 때문에, 제2 스위칭 트랜지스터(T2)는 컷오프된다. CK4=1이기 때문에, 제5 스위칭 트랜지스터(T5)는 도통된다. 제5 스위칭 트랜지스터(T5)가 도통되고 고전위의 제4 클럭 신호(CK4)를 제3 노드(C)에 제공하기 때문에, 제3 노드의 전위는 고전위이고, 제1 커패시터(C1)는 충전하기 시작한다. 제3 노드(C)가 고전위이기 때문에, 제4 스위칭 트랜지스터(T4) 및 제8 스위칭 트랜지스터(T8) 모두 도통된다. 제4 스위칭 트랜지스터(T4)가 도통되고 저전위의 직류 신호 V를 제1 노드(A)에 제공하기 때문에, 제1 노드(A)의 전위는 저전위가 된다. 제1 노드(A) 및 제2 노드(B)가 도통 상태에 있기 때문에, 제2 노드(B)의 전위는 저전위가 된다. 제2 노드(B)의 전위가 저전위이기 때문에, 제6 스위칭 트랜지스터(T6) 및 제7 스위칭 트랜지스터(T7)는 모두 컷오프된다. 제8 스위칭 트랜지스터(T8)가 도통되고 저전위의 직류신호를 구동 신호 출력 단자(Output)에 제공하기 때문에, 구동 신호 출력 단자(Output)은 저전위 스캔 신호를 출력한다. 디스플레이 단계(S3)의 d단계의 프로세스가 도 5a를 참조하여 상술한 실시예들 중 디스플레이 단계(S1)의 d단계의 프로세스와 동일하다는 것을 알 수 있다.

d단계 이후, V=0，G1=1，G2=1，Input=0，Reset=0이다. 구체적인 프로세스는 도 5a를 참조하여 상술한 실시예들 중 디스플레이 단계(S1)의 d단계가 완성된 후의 프로세스와 동일하므로, 여기서 중복하여 설명하지 않는다.

본 발명의 실시예들이 제공하는 상기 시프트 레지스터는 여덟 개의 스위칭 레지스터만 있으면 도 5a를 참조하여 상술한 실시예들에 기초하여 디스플레이 단계(S1) 중의 a단계와 b단계 사이에 터치 단계(S2)를 삽입하고, 터치 단계(S2)가 시작된 후, 구동 신호 출력 단자(Output)의 출력은 저전위 스캔 신호를 유지하는 것을 실현할 수 있다.

본 발명의 실시예들이 제공하는 상기 시프트 레지스터는 여덟 개의 스위칭 레지스터를 통하여 디스플레이 단계의 임의의 이웃한 두 시간 간격 사이에 터치 단계를 삽입하고, 터치 단계에 있을 때 시프트 레지스터의 구동 신호 출력 단자가 직류 신호를 출력하도록 하고, 터치 단계가 완료된 후 계속해서 디스플레이 단계의 작동 상태를 실행하는 것을 실현할 수 있다. 상기 시프트 레지스터는 구조가 간단할 뿐 아니라, 좁은 프레임의 설계에도 유리하며, 임의의 디스플레이 시간 간격 내에 터치 시간 간격을 삽입할 수 있는 기능을 실현할 수 있다.

동일한 발명사상에 근거하여, 본 발명의 실시예들은 또한 상기 시프트 레지스터 중 임의의 하나의 구동 방법을 제공하고, 상기 방법은 디스플레이 단계 및 터치 단계를 포함하고, 그 중 디스플레이 단계는 제1 단계, 제2 단계, 제3 단계 및 제4 단계를 포함한다.

제1 단계에서, 입력 모듈은 입력 신호의 제어 하에서 제1 클럭 신호를 제1 노드에 제공한다. 터치 전환 모듈은 제1 터치 제어 신호의 제어 하에서 제1 노드와 제2 노드 사이를 도통 상태에 있게 하고, 제1 노드의 전위를 제2 노드에 제공한다. 노드 제어 모듈은 제2 노드의 전위 제어 하에서 제2 터치 제어 신호를 제3 노드에 제공한다. 제1 출력 모듈은 제2 노드의 전위 제어 하에서 제2 클럭 신호를 구동 신호 출력부에 제공한다.

제2 단계에서, 제2 노드는 플로팅 상태에 있고, 제1 출력 모듈은 제2 노드와 구동 신호 출력부 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키고, 제2 노드의 전위 제어 하에서 제2 클럭 신호를 구동 신호 출력 단자에 제공한다. 노드 제어 모듈은 제2 노드의 전위 제어 하에서 제2 터치 제어 신호를 제3 노드에 제공한다.

제3 단계에서, 리셋 모듈은 리셋 신호의 제어 하에서 제3 클럭 신호를 제1 노드에 제공한다. 터치 전환 모듈은 제1 터치 제어 신호의 제어 하에서 제1 노드와 제2 노드 사이를 도통 상태에 있게 하고, 제1 노드의 전위를 제2 노드에 제공한다. 노드 제어 모듈은 제2 노드의 전위 제어 하에서 제2 터치 제어 신호를 제3 노드에 제공한다. 제1 출력 모듈은 제2 노드의 전위 제어 하에서 제2 클럭 신호를 구동 신호 출력 단자에 제공한다.

제4 단계에서, 노드 제어 모듈은 제4 클럭 신호의 제어 하에서 제4 클럭 신호를 제3 노드에 제공하고, 제3 노드의 전위 제어 하에서 직류 신호를 제1 노드에 제공한다. 터치 전환 모듈은 제1 터치 제어 신호의 제어 하에서 제1 노드와 제2 노드 사이를 도통 상태에 있게 하고, 제1 노드의 전위를 제2 노드에 제공한다. 제2 출력 모듈은 제3 노드의 전위 제어 하에서 직류 신호를 구동 신호 출력부에 제공한다.

터치 단계에서, 터치 전환 모듈은 제1 터치 제어 신호의 제어 하에서 제1 노드와 제2 노드 사이를 컷오프 상태에 있게 한다. 제2 노드는 플로팅 상태에 있고, 제1 출력 모듈은 제2 노드와 구동 신호 출력 단자 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지하고, 노드 제어 모듈은 제2 노드의 제어 하에서 제2 터치 제어 신호를 제3 노드에 제공한다. 또는, 제3 노드가 플로팅 상태가 되고, 노드 제어 모듈은 그 제1 단자와 제3 노드 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지한다. 제2 출력 모듈은 제3 노드의 전위 제어 하에서 직류 신호를 구동 신호 출력부에 제공하는 데 사용된다.

설명해야 할 것은, 본 발명의 실시예들이 제공하는 상기 구동 방법에서, 터치 단계는 디스플레이 단계의 제1 단계, 제2 단계, 제3 단계, 및 제4 단계 중 임의의 이웃하는 두 단계 사이에 삽입될 수 있으며, 디스플레이 단계의 제4 단계 후에 삽입될 수 있으며, 여기서는 한정하지 않는다.

구체적으로, 터치 단계가 제1 단계와 제2 단계 사이에, 제2 단계와 제3 단계 사이에, 또는 제3 단계와 제4 단계 사이에 삽입될 때, 터치 전환 모듈은 제1 터치 제어 신호의 제어 하에서 제1 노드와 제2 노드 사이를 컷오프 상태에 있게 한다. 제2 노드는 플로팅 상태에 있고, 제1 출력 모듈은 제2 노드와 구동 신호 출력 단자 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지하고, 노드 제어 모듈은 제2 노드의 제어 하에서 제2 터치 제어 신호를 제3 노드에 제공한다. 제2 출력 모듈은 제3 노드의 전위 제어 하에서 직류 신호를 구동 신호 출력 단자에 제공한다.

터치 단계가 제4 단계 후에 삽입되는 경우, 터치 전환 모듈은 제1 터치 제어 신호의 제어 하에서 제1 노드와 제2 노드 사이를 컷오프 상태에 있게 한다. 제3 노드는 플로팅 상태에 있고, 노드 제어 모듈은 그의 제1 단자와 제3 노드 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지한다. 제2 출력 모듈은 제3 노드의 전위 제어 하에서 직류 신호를 구동 신호 출력 단자에 제공한다.

동일한 발명 사상에 기초하여, 본 발명의 실시예들은 도 6에서 도시하는 바와 같이, 직렬 연결된 다단계의 시프트 레지스터 SR(1), SR(2),…,SR(n),…,SR(N-1), SR(N) (총 N개의 시프트 레지스터, 1≤n≤N)를 포함하는 게이트 전극 구동 회로를 더 제공하였다. 제1 시프트 레지스터 SR(1)의 입력 신호(Input)는 개시 신호(STV) 로부터 입력되고, 제1 시프트 레지스터 SR(1) 외에, 다른 시프트 레지스터 SR(n)의 입력 신호(Input)는 모두 그와 연결된 바로 이전 단계의 시프트 레지스터 SR(n-1)의 구동 신호 출력 단자(Output_n-1)에서 출력되는 스캔 신호로부터입력된다. 각 시프트 레지스터 SR(n)의 리셋 신호(Reset)는 그와 연결된 바로 이후 단계의 시프트 레지스터 SR(n+1)의 구동 신호 출력 단자(Output_n+1)에서 출력되는 스캔 신호로부터입력된다.

구체적으로, 상술한 게이트 전극 구동 회로 중의 각 시프트 레지스터의 구체적인 구조는 본 발명에서 상술한 시프트 레지스터와 기능 및 구조상 동일하여, 중복되는 사항은 더 설명하지 않기로 한다.

더 나아가, 본 발명이 제공하는 상기 게이트 전극 구동 회로에서, 제1 클럭 신호, 제2 클럭 신호, 제3 클럭 신호, 제4 클럭 신호, 제1 터치 제어 신호, 제2 터치 제어 신호, 및 직류신호는 모두 각 시프트 레지스터에 입력된다.

더 나아가, 본 발명의 실시예들이 제공하는 상기 시프트 레지스터에서, 도 6에서 도시된 바와 같이, 제4n+1 시프트 레지스터의 제1 클럭 신호(CK1), 제4n+2 시프트 레지스터의 제4 클럭 신호(CK4), 제4n+3 시프트 레지스터의 제3 클럭 신호(CK3), 및 제4n+4 시프트 레지스터의 제2 클럭 신호(CK2)는 모두 동일한 클럭 신호 단자, 즉 제1 클럭 신호 단자(ck1)로부터 입력된다. 제4n+1 시프트 레지스터의 제2 클럭 신호(CK2), 제4n+2 시프트 레지스터의 제1 클럭 신호(CK1), 제4n+3 시프트 레지스터의 제4 클럭 신호(CK4), 및 제4n+4 시프트 레지스터의 제3 클럭 신호(CK3)는 모두 동일한 클럭 신호 단자, 즉 제2 클럭 신호 단자(ck2)에 따라 입력된다. 제4n+1 시프트 레지스터의 제3 클럭 신호(CK3), 제4n+2 시프트 레지스터의 제2 클럭 신호(CK2), 제4n+3 시프트 레지스터의 제1 클럭 신호(CK1), 제4n+4 시프트 레지스터의 제4 클럭 신호(CK4)는 모두 동일한 클럭 신호 단자, 즉 제3 클럭 신호 단자(ck3)로부터 입력된다. 제4n+1 시프트 레지스터의 제4 클럭 신호(CK4), 제4n+2 시프트 레지스터의 제3 클럭 신호(CK3), 제4n+3 시프트 레지스터의 제2 클럭 신호(CK2), 및 제4n+4 시프트 레지스터의 제1 클럭 신호(CK1)는 모두 동일한 클럭 신호 단자, 즉 제4 클럭 신호 단자(ck4)로부터 입력된다.

도 6에 도시된 게이트 단자 구동 회로의 구조를 예로 들어, 아래에서는 도 7a에 도시된 바와 같은 시간 순서도와 결합하여 본 발명의 실시예들이 제공하는 상기 게이트 단자 구동 회로가 정방향 스캔을 진행하는 프로세스에 대하여 설명한다.

제12 시프트 레지스터 SR(12)가 스캔 신호를 출력한 후, 그리고 제13 시프트 레지스터 SR(13)가 스캔 신호를 출력하기 전에 터치 단계(S2)를 삽입할 때, 도 7a에 도시된 바와 같이, 구체적으로 터치 단계(S2)에서:

제1 시프트 레지스터 SR(1)의 제1 노드(A_1)의 전위, 제2 노드(B_1)의 전위, 및 구동 신호 출력 단자(Output_1)의 전위는 모두 저전위이고, 제3 노드(C_1)의 전위는 고전위이고;

제2 시프트 레지스터 SR(2) 내지 제10 시프트 레지스터 SR(10)의 구체적인 프로세스는 제1 시프트 레지스터 SR(1)의 구체적인 프로세스와 동일하여, 그 구체적인 시간 순서도는 도 7a에 도시되지 않았고;

제11 시프트 레지스터 SR(11)의 구체적인 프로세스는 도 5c를 참조하여 상술한 실시예들의, 디스플레이 단계(S1) 중 c단계와 d단계 사이에 터치 단계(S2)를 삽입한 프로세스와 마찬가지로, 터치 단계(S2)에서 제1 노드(A_11)의 전위, 제2 노드(B_11)의 전위 및 구동 신호 출력 단자(Output_11)의 전위는 모두 저전위이고, 제3 노드(C_11)의 전위는 고전위이며;

제12 시프트 레지스터 SR(12)의 구체적인 프로세스는 도 5d를 참조하여 상술한 실시예들의, 디스플레이 단계(S1) 중 b단계와 c단계 사이에 터치 단계(S2)를 삽입한 프로세스와 동일하여, 터치 단계(S2)에서 제1 노드(A_12)의 전위 및 구동 신호 출력 단자(Output_12)의 전위는 모두 저전위이고, 제2 노드(B_11)의 전위 및 제3 노드(C_11)의 전위는 고전위이며;

제13 시프트 레지스터 SR(13)의 구체적인 프로세스는 도 5e를 참조하여 상술한 실시예들의, 디스플레이 단계(S1) 중 a단계와 b단계 사이에 터치 단계(S2)를 삽입한 프로세스와 동일하여, 터치 단계(S2)에서 제1 노드(A_13)의 전위 및 구동 신호 출력 단자(Output_13)의 전위는 모두 저전위이고, 제2 노드(B_13)의 전위 및 제3 노드(C_13)의 전위는 고전위이며;

제13 시프트 레지스터 SR(13) 이후의 각 시프트 레지스터는, 바로 다음 터치 단계가 시작하거나 바로 다음 프레임이 시작할 때까지 정상적으로 스캔 신호를 출력한다.

상기 게이트 전극 구동 회로는 게이트선 양방향 스캔을 실현할 때, 매 시프트 레지스터의 입력 모듈로 하여금 리셋 모듈의 기능과 호환을 진행하게 한다. 즉, 정방향 스캔에 대비하여 역방향 스캔을 할 때, 각 시프트 레지스터의 리셋 모듈은 입력 모듈의 역할을 하고, 리셋 신호는 입력 신호의 역할을 하고, 각 시프트 레지스터의 입력 모듈은 리셋 모듈의 역할을 하고, 입력 신호는 리셋 신호의 역할을 하고, 이 때 회로의 연결관계에는 변화가 생기지 않고, 단지 회로의 기능이 전환된 것뿐이다.

도 6에 도시된 게이트 단자 구동 회로의 구조를 예로 들어, 아래에서는 도 7b에 도시된 바와 같은 시간 순서도와 결합하여 본 발명의 실시예들이 제공하는 상기 게이트 단자 구동 회로에 대하여 역방향 스캔을 진행하는 프로세스에 대하여 설명한다.

제N-11 시프트 레지스터 SR(N-11)가 스캔 신호를 출력한 후, 그리고 제N-12 시프트 레지스터 SR(N-12)가 스캔 신호를 출력하기 전에 터치 단계(S2)를 삽입할 때, 도 7b에 도시된 바와 같이, 구체적으로 터치 단계(S2)에서:

제N 시프트 레지스터 SR(N)의 제1 노드(A_N)의 전위, 제2 노드(B_N)의 전위, 및 구동 신호 출력 단자(Output_N)의 전위는 모두 저전위이고, 제3 노드(C_N)의 전위는 고전위이고;

제N-1 시프트 레지스터 SR(N-1) 내지 제N-9 시프트 레지스터 SR(N-9)의 구체적인 프로세스는 제N 시프트 레지스터 SR(N)의 구체적인 프로세스와 동일하여, 그 구체적인 시간 순서도는 도 7b에 도시되지 않았고;

제N-10 시프트 레지스터 SR(N-10)의 구체적인 프로세스는 도 5c를 참조하여 상술한 실시예들의, 디스플레이 단계(S1) 중 c단계와 d단계 사이에 터치 단계(S2)를 삽입한 프로세스와 마찬가지로, 터치 단계(S2)에서 제1 노드(A_N-10)의 전위, 제2 노드(B_N-10)의 전위 및 구동 신호 출력 단자(Output_N-10)의 전위는 모두 저전위이고, 제3 노드(C_N-10)의 전위는 고전위이며;

제N-11 시프트 레지스터 SR(N-11)의 구체적인 프로세스는 도 5d를 참조하여 상술한 실시예들의, 디스플레이 단계(S1) 중 b단계와 c단계 사이에 터치 단계(S2)를 삽입한 프로세스와 동일하여, 터치 단계(S2)에서 제1 노드(A_N-11)의 전위 및 구동 신호 출력 단자(Output_N-11)의 전위는 모두 저전위이고, 제2 노드(B_N-11)의 전위 및 제3 노드(C_N-11)의 전위는 고전위이며;

제N-12 시프트 레지스터 SR(N-12)의 구체적인 프로세스는 도 5e를 참조하여 상술한 실시예들의, 디스플레이 단계(S1) 중 a단계와 b단계 사이에 터치 단계(S2)를 삽입한 프로세스와 동일하여, 터치 단계(S2)에서 제1 노드(A_N-12)의 전위 및 구동 신호 출력 단자(Output_N-12)의 전위는 모두 저전위이고, 제2 노드(B_N-12)의 전위 및 제3 노드(C_N-12)의 전위는 고전위이며;

제N-12 시프트 레지스터 SR(N-12) 이후의 각 시프트 레지스터는, 바로 다음 터치 단계가 시작하거나 바로 다음 프레임이시작할 때까지 정상적으로 스캔 신호를 출력한다.

동일한 발명 사상에 기초하여, 본 발명의 실시예들은 상기 게이트 구동 회로를 포함하는 디스플레이 장치를 더 제공하였다. 상기 게이트 구동 회로를 통하여 디스플레이 장치 중 어레이 기판 상의 각 게이트선은 스캔 신호를 제공하고, 그 구체적인 실시는 상기 게이트 구동 회로의 설명을 참고할 수 있고, 동일한 사항에 대해서는 더 설명하지 않기로 한다.

본 발명의 실시예들이 제공하는 상기 시프트 레지스터, 그 구동 방법, 게이트 구동 회로, 및 디스플레이 장치에서, 상기 시프트 레지스터는 입력 모듈, 리셋 모듈, 터치 전환 모듈, 노드 제어 모듈, 제1 출력 모듈 및 제2 출력 모듈을 포함한다. 그 중 입력 모듈은 입력 신호 및 제1 클럭 신호를 통하여 제1 노드의 전위를 조절하고, 리셋 모듈은 리셋 신호 및 제3 클럭 신호를 통하여 제1 노드의 전위를 조절하고, 터치 전환 모듈은 제1 터치 제어 신호를 통하여 디스플레이 단계에서 제1 노드 및 제2 노드를 도통 상태에 있도록 조절하고, 터치 단계에서 제1 노드 및 제2 노드를 컷오프 상태에 있도록 조절하고, 노드 조절 모듈은 직류 신호, 제4 클럭 신호, 제2 터치 제어 신호, 제2 노드의 전위, 및 제3 노드의 전위를 통하여 제1 노드의 전위 및 제3 노드의 전위를 조절하고, 제1 출력 모듈은 제2 클럭 신호 및 제2 노드의 전위를 통하여 구동 신호 출력 단자의 전위를 조절하고, 제2 출력 모듈은 직류 신호 및 제3 노드의 전위를 통하여 구동 신호 출력 단자의 전위를 조절한다. 상기 시프트 레지스터는 상술한 여섯 모듈의 상호 협동을 통하여 디스플레이 단계에서의 임의의 이웃하는 두 시간 간격 사이에 터치 단계를 삽입하는 것을 실현하여, 터치 단계에 있을 때 시프트 레지스터의 구동 신호 출력 단자로 하여금 직류 신호를 출력하게 하고, 터치 단계가 종료된 후 계속하여 디스플레이 단계의 동작 상태를 실행한다. 상기 시프트 레지스터는 구조가 간단할 뿐 아니라, 좁은 프레임의 설계에도 유리하며, 임의의 디스플레이 시간 간격 내에 터치 시간 간격을 삽입할 수 있는 기능을 실현할 수 있다.

명확히 해야 할 것은, 본 기술분야의 통상의 기술자는 본 발명의 사상 및 범위를 벗어나지 않는 범위내에서본 발명에 대하여 각종 변경과 변형을 진행할 수 있다. 본 발명 이러한 수정 및 변형이 본 발명의 청구범위 및 그 균등 기술의 범위에 포함된다면, 본 발명이러한 변경과 변형도 본 발명의 범위내에 포함됨을 주장한다.

Claims

시프트 레지스터로서,
입력 모듈, 리셋 모듈, 터치 전환 모듈, 노드 제어 모듈, 제1 출력 모듈, 및 제2 출력 모듈을 포함하고,
상기 입력 모듈의 제1 단자는 입력 신호를 수신하는 데 사용되고, 제2 단자는 제1 클럭 신호를 수신하는 데 사용되고, 제3 단자는 제1 노드와 연결되며; 상기 입력 모듈은 상기 입력 신호의 전위 및 상기 제1 클럭 신호의 전위가 모두 제1 전위일 때 상기 제1 노드의 전위를 제1 전위로 되게 하며;
상기 리셋 모듈의 제1 단자는 리셋 신호를 수신하는 데 사용되고, 제2 단자는 제3 클럭 신호를 수신하는 데 사용되고, 제3 단자는 상기 제1 노드와 연결되며; 상기 리셋 모듈은 상기 리셋 신호의 전위 및 상기 제3 클럭 신호의 전위가 모두 제1 전위일 때 상기 제1 노드의 전위를 제1 전위로 되게 하며;
상기 터치 전환 모듈의 제1 단자는 제1 터치 제어 신호를 수신하는 데 사용되고, 제2 단자는 상기 제1 노드와 연결되고, 제3 단자는 제2 노드와 연결되며; 상기 터치 전환 모듈은 제1 터치 제어 신호의 제어 하에서 디스플레이 단계에서 상기 제1 노드와 상기 제2 노드 사이를 도통시키고, 터치 단계에서 상기 제1 노드와 상기 제2 노드 사이를 컷오프시키는 데 사용되고;
상기 노드 제어 모듈의 제1 단자는 직류 신호를 수신하는데 사용되고, 제2 단자는 제4 클럭 신호를 수신하는 데 사용되고, 제3 단자는 제2 터치 제어 신호를 수신하는 데 사용되고, 제4 단자는 상기 제1 노드와 연결되고, 제5 단자는 상기 제2 노드와 연결되고, 제6 단자는 제3 노드와 연결되며; 상기 노드 제어 모듈은 상기 제3 노드의 전위가 제1 전위일 때 상기 직류 신호를 상기 제1 노드에 제공하고, 상기 제4 클럭 신호의 전위가 제1 전위일 때 상기 제4 클럭 신호를 상기 제3 노드에 제공하고, 상기 제2 노드의 전위가 제1 전위일 때 상기 제2 터치 제어 신호를 상기 제3 노드에 제공하고, 상기 제3 노드가 플로팅상태에 있을 때 상기 노드 제어 모듈의 제1 단자와 상기 제3 노드 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키는 데 사용되고;
상기 제1 출력 모듈의 제1 단자는 상기 제2 노드와 연결되고, 제2 단자는 제2 클럭 신호를 수신하는 데 사용되고, 제3 단자는 시프트 레지스터의 구동 신호 출력 단자와 연결되며; 상기 제1 출력 모듈은 상기 제2 노드의 전위가 제1 전위일 때 상기 제2 클럭 신호를 상기 구동 신호 출력 단자에 제공하고, 상기 제2 노드가 플로팅 상태에 있을 때 상기 제2 노드와 상기 구동 신호 출력 단자 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키는데 사용되고;
상기 제2 출력 모듈의 제1 단자는 상기 제3 노드와 연결되고, 제2 단자는 상기 직류 신호를 수신하는 데 사용되고, 제3 단자는 상기 구동 신호 출력 단자와 연결되며; 상기 제2 출력 모듈은 상기 제3 노드의 전위가 제1 전위일 때 상기 직류 신호를 상기 구동 신호 출력 단자에 제공하는 데 사용되고,
여기서, 상기 입력 신호의 유효 펄스 신호가 고전위가 될 때, 상기 제1 전위는 고전위가 되고, 상기 직류 신호는 저전위가 되며, 상기 제2 터치 제어 신호의 전위는 디스플레이 단계에서 저전위가 되고, 터치 단계에서 고전위가 되며; 상기 입력 신호의 유효 펄스 신호가 저전위가 될 때, 상기 제1 전위는 저전위가 되고, 상기 직류 신호는 고전위가 되고, 상기 제2 터치 제어 신호의 전위는 디스플레이 단계에서 고전위가 되고, 터치 단계에서 저전위가 되는, 시프트 레지스터.
제1항에 있어서,
제3 출력 모듈을 더 포함하고, 상기 제3 출력 모듈의 제1 단자는 제3 터치 제어 신호를 수신하는 데 사용되고, 제2 단자는 상기 직류신호를 수신하는 데 사용되고, 제3 단자는 상기 구동 신호 출력 단자와 연결되고,
상기 제3 출력 모듈은 상기 제3 터치 제어 신호의 제어 하에서, 터치 단계에서 상기 직류 신호를 상기 구동 신호 출력 단자에 제공하는 데 사용되는,
시프트 레지스터.
제1항에 있어서,
상기 입력 모듈은 제1 스위칭 트랜지스터를 포함하고, 상기 제1 스위칭 트랜지스터의 드레인 전극은 상기 제1 노드와 연결되고;
상기 제1 스위칭 트랜지스터의 게이트 전극은 상기 입력 신호를 수신하는 데 사용되고, 소스 전극은 상기 제1 클럭 신호를 수신하는 데 사용되거나; 상기 제1 스위칭 트랜지스터의 게이트 전극은 상기 제1 클럭 신호를 수신하는데 사용되고, 소스 전극은 상기 입력 신호를 수신하는데 사용되는, 시프트 레지스터.
제1항에 있어서,
상기 리셋 모듈은 제2 스위칭 트랜지스터를 포함하고, 상기 제2 스위칭 트랜지스터의 드레인 전극은 상기 제1 노드와 연결되며;
상기 제2 스위칭 트랜지스터의 게이트 전극은 상기 리셋 신호를 수신하는 데 사용되고, 소스 전극은 상기 제3 클럭 신호를 수신하는 데 사용되거나; 상기 제2 스위칭 트랜지스터의 게이트 전극은 상기 제3 클럭 신호를 수신하는 데 사용되고, 소스 전극은 상기 리셋 신호를 수신하는 데 사용되는, 시프트 레지스터.
제1항에 있어서,
상기 터치 전환 모듈은 제3 스위칭 트랜지스터를 포함하고, 상기 제3 스위칭 트랜지스터의 게이트 전극은 제1 터치 제어 신호를 수신하는 데 사용되며, 소스 전극은 상기 제1 노드와 연결되고, 드레인 전극은 상기 제2 노드와 연결되는, 시프트 레지스터.
제1항에 있어서,
상기 노드 제어 모듈은 제4 스위칭 트랜지스터, 제5 스위칭 트랜지스터, 제6 스위칭 트랜지스터 및 제1 커패시터를 포함하고;
상기 제4 스위칭 트랜지스터의 게이트 전극은 상기 제3 노드와 연결되고, 소스 전극은 상기 직류 신호를 수신하는 데 사용되고, 드레인 전극은 상기 제1 노드와 연결되고;
상기 제5 스위칭 트랜지스터의 게이트 전극 및 소스 전극은 모두 상기 제4 클럭 신호를 수신하는 데 사용되고, 드레인 전극은 상기 제3 노드와 연결되고;
상기 제6 스위칭 트랜지스터의 게이트 전극은 상기 제2 노드와 연결되고, 소스 전극은 상기 제2 터치 제어 신호를 수신하는 데 사용되고, 드레인 전극은 상기 제3 노드와 연결되고;
상기 제1 커패시터의 일단은 상기 제3 노드와 연결되고, 타단은 상기 직류 신호를 수신하는 데 사용되는, 시프트 레지스터.
제1항에 있어서,
상기 제1 출력 모듈은 제7 스위칭 트랜지스터 및 제2 커패시터를 포함하고;
상기 제7 스위칭 트랜지스터의 게이트 전극은 상기 제2 노드와 연결되고, 소스 전극은 상기 제2 클럭 신호를 수신하는 데 사용되고, 드레인 전극은 상기 구동 신호 출력 단자와 연결되며;
상기 제2 커패시터의 일단은 상기 제2 노드와 연결되고, 타단은은 상기 구동 신호 출력 단자와 연결되는, 시프트 레지스터.
제1항에 있어서,
상기 제2 출력 모듈은 제8 스위칭 트랜지스터를 포함하고,
상기 제8 스위칭 트랜지스터의 게이트 전극은 상기 제3 노드와 연결되고, 소스 전극은 상기 직류 신호를 수신하는 데 사용되고, 드레인 전극은 상기 구동 신호 출력 단자와 연결되는, 시프트 레지스터.
제2항에 있어서, 상기 제3 출력 모듈은 제9 스위칭 트랜지스터를 포함하고,
상기 제9 스위칭 트랜지스터의 게이트 전극은 상기 제3 터치 제어 신호를 수신하는 데 사용되고, 소스 전극은 상기 직류 신호를 수신하는 데 사용되고, 드레인 전극은 상기 구동 신호 출력 단자와 연결되는, 시프트 레지스터.
제1항 내지 제9항 중 임의의 한 항에 있어서,
상기 입력 신호의 유효 펄스 신호가 고전위일 때, 모든 스위칭 트랜지스터는 N형 스위칭 트랜지스터이고;
상기 입력 신호의 유효 펄스 신호가 저전위일 때, 모든 스위칭 트랜지스터는 P형 스위칭 트랜지스터인, 시프트 레지스터.
게이트 구동 회로로서,
직렬 연결된 다수의 제1항 내지 제9항 중 임의의 한 항에 있어서의 시프트 레지스터를 포함하고;
제1 시프트 레지스터의 입력 신호는 개시 신호 단자로부터 입력되고;
제1 시프트 레지스터 외에, 다른 각 시프트 레지스터의 입력 신호는 모두 그와 연결된 이전 단계의 시프트 레지스터의 구동 신호 출력 단자로부터 입력되고;
최후단 시프트 레지스터 외에, 다른 각 시프트 레지스터의 리셋 신호는 모두 그와 연결된 바로 이후 단계의 시프트 레지스터의 구동 신호 출력 단자로부터 입력되는, 게이트 구동 회로.
디스플레이 장치로서, 제11항에 따른 게이트 구동 회로를 포함하는 디스플레이 장치.
제1항 내지 제9항 중 임의의 한 항에 따른 상기 시프트 레지스터의 구동 방법으로서,
디스플레이 단계 및 터치 단계를 포함하고, 그 중 상기 디스플레이 단계는 제1 단계, 제2 단계, 제3 단계 및 제4 단계를 포함하고,
상기 제1 단계에서, 상기 입력 모듈은 상기 입력 신호의 제어 하에서 상기 제1 클럭 신호를 상기 제1 노드에 제공하고; 상기 터치 전환 모듈은 상기 제1 터치 제어 신호의 제어 하에서 상기 제1 노드와 상기 제2 노드 사이를 도통 상태에 있게 하고, 또한 상기 제1 노드의 전위를 상기 제2 노드에 제공하고; 상기 노드 제어 모듈은 상기 제2 노드의 전위 제어 하에서 상기 제2 터치 제어 신호를 상기 제3 노드에 제공하고; 상기 제1 출력 모듈은 상기 제2 노드의 전위 제어 하에서 상기 제2 클럭 신호를 상기 구동 신호 출력 단자에 제공하고,
상기 제2 단계에서, 상기 제2 노드는 플로팅 상태에 있고, 상기 제1 출력 모듈은 상기 제2 노드와 상기 구동 신호 출력 단자 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키고, 상기 제2 노드의 전위 제어 하에서 상기 제2 클럭 신호를 상기 구동 신호 출력 단자에 제공하고; 상기 노드 제어 모듈은 상기 제2 노드의 전위 제어 하에서 상기 제2 터치 제어 신호를 상기 제3 노드에 제공하고,
상기 제3 단계에서, 상기 리셋 모듈은 상기 리셋 신호의 제어 하에서 상기 제3 클럭 신호를 상기 제1 노드에 제공하고; 상기 터치 전환 모듈은 상기 제1 터치 제어 신호의 제어 하에서 상기 제1 노드와 상기 제2 노드 사이를 도통 상태에 있게 하고, 또한 상기 제1 노드의 전위를 상기 제2 노드에 제공하고; 상기 노드 제어 모듈은 상기 제2 노드의 전위 제어 하에서 상기 제2 터치 제어 신호를 상기 제3 노드에 제공하고; 상기 제1 출력 모듈은 상기 제2 노드의 전위 제어 하에서 상기 제2 클럭 신호를 상기 구동 신호 출력 단자에 제공하고,
상기 제4 단계에서, 상기 노드 제어 모듈은 상기 제4 클럭 신호의 제어 하에서 상기 제4 클럭 신호를 상기 제3 노드에 제공하고, 상기 제3 노드의 전위 제어 하에서 상기 직류 신호를 상기 제1 노드에 제공하고; 상기 터치 전환 모듈은 상기 제1 터치 제어 신호의 제어 하에서 상기 제1 노드와 상기 제2 노드 사이를 도통 상태에 있게 하고, 또한 상기 제1 노드의 전위를 상기 제2 노드에 제공하고; 상기 제2 출력 모듈은 상기 제3 노드의 전위 제어 하에서 상기 직류 신호를 상기 구동 신호 출력 단자에 제공하고,
상기 터치 단계에서, 상기 터치 전환 모듈은 상기 제1 터치 제어 신호의 제어 하에서 상기 제1 노드와 상기 제2 노드 사이를 컷오프 상태에 있게 하고; 상기 제2 노드가 플로팅 상태에 있고, 상기 제1 출력 모듈은 상기 제2 노드와 상기 구동 신호 출력 단자 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키고, 상기 노드 제어 모듈은 상기 제2 노드의 제어 하에서 상기 제2 터치 제어 신호를 상기 제3 노드에 제공하거나; 상기 제3 노드가 플로팅 상태에 있고, 상기 노드 제어 모듈은 상기 노드 제어 모듈의 제1 단자와 상기 제3 노드 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키고; 상기 제2 출력 모듈은 상기 제3 노드의 전위 제어 하에서 상기 직류 신호를 상기 구동 신호 출력 단자에 제공하는 데 사용되는,
시프트 레지스터의 구동 방법.
제13항에 있어서,
상기 터치 단계는 디스플레이 단계의 상기 제1 단계, 또는 제2 단계, 제3 단계 및 제4 단계 중 임의의 인접한 두 단계 사이에 삽입되거나, 디스플레이 단계의 상기 제4 단계 후에 삽입될 수 있는,
시프트 레지스터의 구동 방법.
제14항에 있어서,
터치 단계를 상기 제1 단계와 제2 단계 사이, 상기 제2 단계와 제3 단계 사이, 또는 상기 제3 단계와 제4 단계 사이에 삽입하는 경우, 상기 터치 전환 모듈은 상기 제1 터치 제어 신호의 제어 하에서 상기 제1 노드와 제2 노드 사이를 컷오프 상태에 있게 하고; 제2 노드는 플로팅 상태에 있고, 상기 제1 출력 모듈은 제2 노드와 구동 신호 출력 단자 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키고, 상기 노드 제어 모듈은 제2 노드의 제어 하에서 제2 터치 제어 신호를 제3 노드에 전달하고; 상기 제2 출력 모듈은 제3 노드의 전위 제어 하에서 직류 신호를 구동 신호 출력 단자에 제공하고;
터치 단계를 제4 단계 후에 삽입하는 경우, 상기 터치 전환 모듈은 제1 터치 제어 신호의 제어 하에서 제1 노드와 제2 노드 사이를 컷오프 상태에 있게 하고; 제3 노드는 플로팅 상태에 있고, 상기 노드 제어 모듈은 상기 노드 제어 모듈의 제1 단자와 제3 노드 사이의 전압차를 바로 이전의 시간 간격에서의 전압차로 유지시키고; 상기 제2 출력 모듈은 제3 노드의 전위 제어 하에서 직류 신호를 구동 신호 출력 단자에 제공하는,
시프트 레지스터의 구동 방법.