CN104485060B - 栅极控制单元、栅极控制电路、阵列基板和显示面板 - Google Patents

栅极控制单元、栅极控制电路、阵列基板和显示面板 Download PDF

Info

Publication number
CN104485060B
CN104485060B CN201410528041.8A CN201410528041A CN104485060B CN 104485060 B CN104485060 B CN 104485060B CN 201410528041 A CN201410528041 A CN 201410528041A CN 104485060 B CN104485060 B CN 104485060B
Authority
CN
China
Prior art keywords
transistor
electrically connected
trigger
grid
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410528041.8A
Other languages
English (en)
Other versions
CN104485060A (zh
Inventor
刘波
席克瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai AVIC Optoelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201410528041.8A priority Critical patent/CN104485060B/zh
Priority to US14/608,086 priority patent/US9589536B2/en
Priority to DE102015102274.5A priority patent/DE102015102274B4/de
Publication of CN104485060A publication Critical patent/CN104485060A/zh
Priority to US15/411,556 priority patent/US9754529B2/en
Application granted granted Critical
Publication of CN104485060B publication Critical patent/CN104485060B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

本发明公开了一种栅极控制单元、栅极控制电路、阵列基板和显示面板，其中，栅极控制单元包括：栅极驱动子单元，用于驱动一行栅极线；第一清零子单元，用于当栅极驱动子单元驱动一行栅极线后，对栅极驱动子单元进行清零；以及停顿及重启子单元，用于对栅极驱动子单元进行控制，以述栅极驱动子单元停顿和重启。本发明通过在栅极控制单元中设置停顿及重启子单元，可以控制栅极控制单元停顿和重启，进一步地，由该栅极控制单元逐级串联形成的栅极控制电路，则可以在一帧内实现多次停顿以及重启；并且应用该栅极控制电路的显示面板，可以在停顿时间内进行触控信号的扫描，这样可以保持显示系统的稳定性以及触控系统的高报点率和更佳的线性度等。

Description

栅极控制单元、栅极控制电路、阵列基板和显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种栅极控制单元、栅极控制电路、阵列基板和显示面板。
背景技术
近来，随着显示技术的发展，显示面板的应用也越来越广泛。在显示面板工作时，位于显示面板中的栅极控制电路要产生扫描信号，以逐一地驱动阵列基板内的每一条栅极线，使得数据信号能够传输到阵列基板内的每一个像素单元。上述的扫描信号是由栅极控制电路中具有移位寄存功能的栅极控制单元来产生的。
图1是现有技术的栅极控制单元的电路图。如图1所示，栅极控制单元包括：第一NMOS管MN1的栅极与用于接收触发信号的触发信号输入端SET电连接，源极与第一节点P0电连接，漏极与用于接收第一电平信号的第一电平信号输入端VGH电连接；第二NMOS管MN2的栅极与用于接收清零信号的清零信号输入端RESET电连接，源极与用于接收第二电平信号的第二电平信号输入端DIR，漏极与第一节点P0电连接；第三NMOS管MN3的栅极与第二节点Q0电连接，源极与用于接收第三电平信号的第三电平信号输入端VGL电连接，漏极与第一节点PO电连接；第四NMOS管MN4的栅极与第一节点P0电连接，源极与第三电平信号输入端VGL电连接，漏极与第二节点Q0电连接；第五NMOS管MN5的栅极与第一节点P0电连接，源极与用于产生输出信号的输出端GOUT电连接，漏极与用于接收第一时钟信号的第一时钟信号输入端CKB电连接；第六NMOS管MN6的栅极与第二节点Q0电连接，源极与第三电平信号输入端VGL电连接，漏极与输出端GOUT电连接；第七NMOS管MN7的栅极与用于接收第二时钟信号的第二时钟信号输入端CK电连接，源极与第三电平信号VGL电连接，漏极与输出端GOUT电连接；第一电容C11的第一端与第一时钟信号输入端CKB电连接，第二端与第二节点Q0电连接；第二电容C12的第一端与第一节点P0电连接，第二端与输出端GOUT电连接。
图1中的栅极控制单元能够实现移位寄存功能，并能够产生扫描信号以驱动一行栅极线。由该栅极控制单元逐级串联组成的栅极控制电路，可以对阵列基板上的栅极线进行逐行驱动。然而，该栅极控制电路在每一级栅极控制单元产生扫描信号后会继续驱动下一级栅极控制单元工作，此种情况下，当在此类显示面板中增加各种嵌入式的触控系统后(如In-Cell电容屏或电磁屏等)，触控信号的扫描与显示信号的扫描将同时进行，这可能带来显示系统的不稳定以及触控系统的误报点和线性度较差等缺陷。
发明内容
有鉴于此，本发明实施例提供一种栅极控制单元、栅极控制电路、阵列基板和显示面板，以解决由现有技术中的栅极控制单元组成的栅极控制电路，在应用到带有各种嵌入式的触控系统的显示面板后，触控信号的扫描与显示信号的扫描将同时进行，这可能带来显示系统的不稳定以及触控系统的误报点和线性度较差等缺陷的技术问题。
本发明实施例提供了一种栅极控制单元，包括：
栅极驱动子单元，用于驱动一行栅极线；
第一清零子单元，用于当所述栅极驱动子单元驱动一行栅极线后，对所述栅极驱动子单元进行清零；以及
停顿及重启子单元，用于对所述栅极驱动子单元进行控制，以使所述栅极驱动子单元停顿和重启。
本发明实施例还提供了一种栅极控制电路，包括：n级逐级串联的上述栅极控制单元，n为正整数，其中，所述栅极控制电路在一帧内进行多次停顿和重启。
本发明实施例还提供一种阵列基板，包括上述栅极控制电路。
本发明实施例还提供一种显示面板，包括上述阵列基板。
本发明实施例提供的栅极控制单元、栅极控制电路、阵列基板和显示面板，通过在栅极控制单元中设置停顿及重启子单元，可以控制栅极控制单元停顿和重启，进一步地，由该栅极控制单元逐级串联形成的栅极控制电路，则可以在一帧内实现多次停顿以及重启；此外，应用该栅极控制电路的阵列基板以及应用该阵列基板的显示面板同样可以在一帧内实现多次停顿以及重启，当该显示面板中增加各种嵌入式的触控系统后，可以在停顿时间内进行触控信号的扫描，使得触控信号的扫描和显示信号的扫描分时进行，这样可以保持显示系统的稳定性以及触控系统的高报点率和更佳的线性度等。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是现有技术的栅极控制单元的电路图；
图2是本发明实施例提供的一种栅极控制单元的结构示意图；
图3a是本发明实施例提供的一种栅极控制单元的电路图；
图3b是一种图3a中的栅极控制单元的各个信号的时序图；
图3c是本发明实施例提供的另一种栅极控制单元的电路图；
图3d是本发明实施例提供的又一种栅极控制单元的电路图；
图4是本发明实施例提供的又一种栅极控制单元的电路图；
图5a是本发明实施例提供的一种栅极控制电路的结构示意图；
图5b是一种图5a中的栅极控制电路在一帧内各个信号的时序图；
图6是本发明实施例提供的一种阵列基板的结构示意图；
图7是本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
本发明实施例提供一种栅极控制单元。图2是本发明实施例提供的一种栅极控制单元的结构示意图。如图2所示，所述栅极控制单元包括：栅极驱动子单元11，用于驱动一行栅极线；第一清零子单元12，用于当所述栅极驱动子单元11驱动一行栅极线后，对所述栅极驱动子单元11进行清零；以及停顿及重启子单元13，用于对所述栅极驱动子单元11进行控制，以使所述栅极驱动子单元11停顿和重启。
需要说明的是，栅极驱动子单元11用于驱动一行栅极线，可以理解为：栅极驱动子单元11产生扫描信号并将该扫描信号提供给一行栅极线以驱动该行栅极线。上述栅极驱动子单元可以采用具有移位寄存功能的电路来实现，例如移位寄存器等。
通过在栅极控制单元中设置停顿及重启子单元13，在栅极控制单元工作时，可以随时对栅极驱动子单元11进行控制以使其停顿，并可以根据需要设置停顿的位置以及停顿的时间段；然后，再对栅极驱动子单元11进行控制以使其重启，继续执行栅极驱动子单元11的功能。
基于上述原理，本发明实施例提供的栅极控制单元可以具有多种具体实现方式，接下来就以优选的实施方式进行详细描述。
图3a是本发明实施例提供的一种栅极控制单元的电路图。参见图3a，形成栅极控制单元的栅极驱动子单元包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第一电容C1、第二电容C2、第一时钟信号输入端CKB、第二时钟信号输入端CK、第一触发信号输入端STV1、第二触发信号输入端STV2、第一电平信号输入端VGH、第二电平信号输入端VGL和输出端GOUT；所述第一晶体管M1的栅极与所述第一触发信号输入端STV1电连接，漏极与所述第一电平信号输入端VGH电连接，源极与第一节点P电连接；所述第二晶体管M2的栅极与所述第三晶体管M3的漏极电连接，漏极与所述第一节点P电连接，源极与所述第二电平信号输入端VGL电连接；所述第三晶体管M3的栅极与所述第二触发信号输入端STV2电连接，源极与第二节点Q电连接，漏极与第二晶体管M2的栅极电连接；所述第四晶体管M4的栅极与所述第二触发信号输入端STV2电连接，漏极与所述第五晶体管M5的栅极电连接，源极与所述第一节点P电连接；所述第五晶体管M5栅极与第四晶体管M4的漏极电连接，漏极与所述第二节点Q电连接，源极与所述第二电平信号输入端VGL电连接；所述第六晶体管M6的栅极与所述第二触发信号输入端STV2电连接，漏极与所述第一节点P电连接，源极与所述第七晶体管M7的栅极电连接；所述第七晶体管M7的栅极与第六晶体管M6的源极电连接，漏极与所述第一时钟信号输入端CKB电连接，源极与所述输出端GOUT电连接；所述第八晶体管M8的栅极与所述第二节点Q电连接，漏极与所述输出端GOUT电连接，源极与所述第二电平信号输入端VGL电连接；所述第九晶体管M9的栅极与所述第二时钟信号输入端CK电连接，漏极与所述输出端GOUT电连接，源极与所述第二电平信号输入端VGL电连接；所述第一电容C1的第一端与所述第一节点P电连接，第二端与所述输出端GOUT电连接；所述第二电容C2的第一端与所述第一时钟信号输入端CKB电连接，第二端与所述第二节点Q电连接。
并且，参见图3a，形成栅极控制单元的第一清零子单元包括：第十晶体管M10和第一清零信号输入端RESET，其中，所述第十晶体管M10的栅极与所述第一清零信号输入端RESET电连接，漏极与所述栅极驱动子单元中的所述第一节点P电连接，源极与所述栅极驱动子单元中的第二电平信号输入端VGL电连接；以及形成栅极控制单元的停顿及重启子单元包括：第十一晶体管M11和第三触发信号输入端STV3，其中，所述第十一晶体管M11的栅极与所述第三触发信号输入端STV3电连接，漏极与所述栅极驱动子单元中的第二电平信号输入端VGL电连接，源极与所述栅极驱动子单元中的所述第七晶体管M7的栅极电连接。
如图3a所示，第一晶体管M1到第十一晶体管M11均为NMOS管。此外，也可以均采用PMOS管，相应的工作原理可以参考NMOS管的情况，在工作时只需把NMOS管情况的各信号的高低电平进行互换即可，在此处不再赘述。例如，在图3a中，第一触发信号为高电平时第一晶体管M1导通；当第一晶体管M1为PMOS管时，要使第一晶体管M1导通，第一触发信号应为低电平。
进一步地，所述第一晶体管M1至第十一晶体管M11可以均为非晶硅薄膜晶体管、氧化铟镓锌(Indium Gallium Zinc Oxide，简称IGZO)薄膜晶体管和低温多晶硅(LowTemperature Poly-silicon，简称LTPS)薄膜晶体管中的一种。其中，当上述的每个晶体管为低温多晶硅薄膜晶体管时，优选为每个晶体管由两个低温多晶管薄膜晶体管构成，其中，两个低温晶体管薄膜晶体管中的第一低温多晶硅薄膜晶体管的源极作为所构成的晶体管的源极，第一低温多晶硅薄膜晶体管的漏极与第二低温多晶硅薄膜晶体管的源极电连接，第二低温多晶硅薄膜晶体管的漏极作为所构成的晶体管的漏极，两个低温多晶硅薄膜晶体管的栅极电连接到一起作为所构成的晶体管的栅极。当本发明实施例的晶体管采用低温多晶硅薄膜晶体管并通过上述方式来构成时，可以使所构成的晶体管防止漏电和阈值漂移。
进一步地，所述第一电平信号输入端VGH用于接收第一电平信号，所述第二电平信号输入端VGL用于接收第二电平信号，所述第一电平信号和所述第二电平信号均为恒定信号；所述第一时钟信号输入端CKB用于接收第一时钟信号，所述第二时钟信号输入端CK用于接收第二时钟信号，所述第一时钟信号和所述第二时钟信号均为脉冲信号，且所述第一时钟信号和所述第二时钟信号互为反相信号；所述第一触发信号输入端STV1用于接收第一触发信号，所述第二触发信号输入端STV2用于接收第二触发信号，第三触发信号输入端STV3用于接收第三触发信号，所述第一触发信号、第二触发信号和第三触发信号均为脉冲信号，其中，所述第二触发信号和所述第三触发信号互为反相信号；所述第一清零信号输入端RESET用于接收第一清零信号，所述第一清零信号为脉冲信号。
需要说明的是，在图3a中，第一时钟信号、第二时钟信号、第一触发信号、第二触发信号和第三触发信号的高电平的电平值可以为大于等于5V，低电平的电平值可以为-15V到-3V；此外，第一电平信号为高电平信号，电平值可以为大于等于5V，第二电平信号为低电平信号，电平值可以为-15V到-3V；除此之外，也可以根据晶体管的设计类型和实际需要对上述各个信号的电平值进行设定。
图3b是一种图3a中的栅极控制单元的各个信号的时序图。如图3b所示，SSTV1代表第一触发信号，SSTV2代表第二触发信号，SSTV3代表第三触发信号，SCKB代表第一时钟信号，SCK代表第二时钟信号，SVGH代表第一电平信号，SVGL代表第二电平信号，SGOUT代表输出的扫描信号。接下来结合图3b，对图3a中的栅极控制单元的工作原理做进一步地说明。
参见图3a和图3b，栅极控制单元的工作状态可以包括：
充电阶段T1，高电平的第一触发信号SSTV1控制所述第一晶体管M1导通，高电平的第二触发信号SSTV2控制所述第六晶体管M6导通，低电平的第三触发信号SSTV3控制所述第十一晶体管M11截止，低电平的第二时钟信号SCK控制所述第九晶体管M9截止，高电平的第一电平信号SVGH通过第一节点P和所述第六晶体管M6施加到第七晶体管M7的栅极并控制所述第七晶体管M7导通，与所述充电阶段的第一触发信号反相的第一时钟信号SCKB(此阶段第一时钟信号SCKB为低电平信号)经所述第七晶体管M7施加到所述输出端GOUT，作为此阶段的扫描信号SGOUT输出，同时所述第一电平信号SVGH对所述第一节点P进行充电。
扫描信号产生阶段T2，低电平的第一触发信号SSTV1控制所述第一晶体管M1截止，高电平的第二触发信号SSTV2控制所述第六晶体管M6导通，低电平的第三触发信号SSTV3控制所述第十一晶体管M11截止，低电平的第二时钟信号SCK控制所述第九晶体管M9截止，所述第一节点P的电位经所述第六晶体管M6施加到所述第七晶体管M7的栅极并控制所述第七晶体管M7导通，与所述充电阶段T1的第一触发信号SSTV1同相的第一时钟信号SCKB(在此阶段第一时钟信号SCKB为高电平信号)经第七晶体管M7施加到输出端GOUT，作为此阶段的输出信号SGOUT，该输出信号SGOUT为用于驱动一行栅极线的扫描信号。
需要说明的是，在图3a所示的栅极控制单元中，第一触发信号SSTV1为高电平信号时，对栅极控制单元具有驱动作用，因此，当输出信号SGOUT为高电平信号时，为用于驱动一行栅极线的扫描信号。并且，通过充电阶段T1和扫描信号产生阶段T2，栅极控制单元实现了移位寄存的功能。
在扫描信号产生阶段T2后，还可以包括清零阶段，该阶段具体为：高电平的第一清零信号使第十晶体管M10导通，低电平的第二电平信号SVGL通过第十晶体管M10施加到第一节点P，使第一节点P由扫描信号产生阶段T2时的高电平变成低电平，这样当没有扫描信号产生时(输出信号SGOUT为低电平信号)可以防止第一时钟信号SCKB变化对输出信号SGOUT的影响。
停顿阶段T3，低电平的第二触发信号SSTV2控制所述第六晶体管M6截止，高电平的第三触发信号SSTV3控制所述第十一晶体管M11导通，所述栅极控制单元停止扫描信号的产生。
具体地，在停顿阶段T3，由于第十一晶体管M11导通，低电平的第二电平信号SVGL通过第十一晶体管M11施加到第七晶体管M7的栅极，又由于第六晶体管M6截止，所以在此阶段第七晶体管M7的栅极始终被施加低电平，第七晶体管M7截止，第一时钟信号SCKB不能传输到输出端GOUT，输出信号SGOUT为低电平信号，因此，在此阶段，栅极控制单元停止扫描信号的产生。
需要说明的是，在图3b中，位于扫描信号产生阶段T2和停顿阶段T3之间的时间段，可以一直没有扫描信号产生(在此时间段中，第一触发信号SSTV1一直保持低电平)，也可以包含充电阶段T1、扫描信号产生阶段T2和没有扫描信号产生的阶段，但是，在此阶段不包括停顿阶段T3。
重启阶段，高电平的第二触发信号SSTV2控制所述第六晶体管M6导通，低电平的第三触发信号SSTV3控制所述第十一晶体管M11截止，所述栅极控制单元重启产生扫描信号。
需要说明的是，重启阶段与停顿阶段T3相对应，在每一次停顿阶段T3之后，都可以看成是一次重启阶段。在该阶段，第二触发信号SSTV2为高电平信号，第三触发信号SSTV3为低电平信号，相应地，第六晶体管M6导通，第十一晶体管M11截止，栅极控制单元可以执行上述的充电阶段T1和扫描信号产生阶段T2。
在图3a的基础上，进一步地，参见图3c，所述第五晶体管M5的栅极与所述第七晶体管M7的栅极电连接。通过将第五晶体管M5的栅极和第七晶体管M7的栅极电连接，可以使第五晶体管M5的栅极和第七晶体管M7的栅极的电位保持稳定，从而使输出信号SGOUT比较稳定，在此种情况下，栅极控制单元的工作状态可以参见图3b以及前述内容，在此处不再赘述。
在图3a的基础上，进一步地，参见图3d，栅极控制单元还包括：第二清零子单元，所述第二清零子单元包括第十二晶体管M12、第十三晶体管M13和第二清零信号输入端RESET1；所述第十二晶体管M12的栅极与所述第二清零信号输入端RESET1电连接，漏极与所述栅极驱动子单元中的第一节点P电连接，源极与所述栅极驱动子单元中的第二电平信号输入端VGL电连接；所述第十三晶体管M13的栅极与所述第二清零信号输入端RESET1电连接，漏极与所述栅极驱动子单元的输出端GOUT电连接，源极与所述栅极驱动子单元中的第二电平信号输入端VGL电连接。通过在栅极控制单元中设置第二清零子单元，可以在栅极控制单元开机时，对第一节点P和输出端GOUT进行清零，从而可以保证输出端GOUT的输出信号SGOUT的准确度和精确度，在此种情况下，栅极控制单元的工作状态可以参见图3b以及前述内容，在此处不再赘述。
在图3d中，第一晶体管M1到第十三晶体管M13均为NMOS管。除此之外，第一晶体管M1到第十三晶体管M13也可以均采用PMOS管，以及第一晶体管M1至第十三晶体管M13可以均为非晶硅薄膜晶体管、氧化铟镓锌薄膜晶体管和低温多晶硅薄膜晶体管中的一种。
需要说明的是，对于图3c中的栅极控制单元，也可以增设包括第十二晶体管M12、第十三晶体管M13和第二清零信号输入端RESET1的第二清零子单元，具体请参考图3d及其相关的描述，在此不再赘述。
除了上述的栅极控制单元外，本发明实施例的栅极控制单元还可以有其他的形式。参见图4，形成栅极控制单元的栅极驱动子单元可以包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第一电容C1、第一时钟信号输入端CKB、第二时钟信号输入端CK、第一触发信号输入端STV1、第二触发信号输入端STV2、第一电平信号输入端VGH、第二电平信号输入端VGL和输出端GOUT；所述第一晶体管M1的栅极与第一触发信号输入端STV1电连接，漏极与所述第一电平信号输入端VGH电连接，源极与第一节点P电连接；所述第二晶体管M2的栅极和漏极与所述第一时钟信号输入端CKB电连接，源极与所述第三晶体管M3的漏极电连接；所述第三晶体管M3的栅极与所述第一节点P电连接，源极与所述第二电平信号输入端VGL电连接，漏极与第二晶体管M2的源极电连接；所述第四晶体管M4的栅极与所述第二触发信号输入端STV2电连接，漏极与所述第一节点P电连接，源极与所述第七晶体管M7的栅极电连接；所述第五晶体管M5的栅极与所述第二晶体管M2的源极电连接，漏极与所述第一时钟信号输入端CKB电连接，源极与第二节点Q电连接；所述第六晶体管M6的栅极与所述第二触发信号输入端STV2电连接，漏极与所述第二节点Q电连接，源极与所述第九晶体管M9的栅极电连接，漏极与所述第二节点Q电连接；所述第七晶体管M7的栅极与第四晶体管M4的源极电连接，漏极与所述第二节点Q电连接，源极与所述第二电平信号输入端VGL电连接；所述第八晶体管M8的栅极与所述第二节点Q电连接，漏极与所述第一节点P电连接，源极与所述第二电平信号输入端VGL电连接；所述第九晶体管M9的栅极与所述第六晶体管的源极电连接，漏极与所述输出端GOUT电连接，源极与所述第二电平信号输入端VGL电连接；所述第十晶体管M10的栅极与所述第二触发信号输入端STV2电连接，漏极与所述第十一晶体管M11的栅极电连接，源极与所述第一节点P电连接；所述第十一晶体管M11的栅极与所述第十晶体管M10的漏极电连接，漏极与所述第一时钟信号输入端CKB电连接，源极与所述输出端GOUT电连接；所述第十二晶体管M12的栅极与所述第一触发信号输入端STV1电连接，漏极与所述第二电平信号输入端VGL电连接，源极与所述输出端GOUT电连接；所述第十三晶体管M13的栅极与所述第二时钟信号输入端CK电连接，漏极与所述第二电平信号输入端VGL电连接，源极与所述输出端GOUT电连接；所述第一电容C1的第一端与所述第一节点P电连接，第二端与所述输出端GOUT电连接。
并且，参见图4，形成栅极控制单元的第一清零子单元包括：第十四晶体管M14、第十五晶体管M15和第一清零信号输入端RESET，其中，所述第十四晶体管M14的栅极与所述第一清零信号输入端RESET电连接，漏极与所述栅极驱动子单元中的第一节点P电连接，源极与所述栅极驱动子单元中的第二电平信号输入端VGL电连接；所述第十五晶体管M15的栅极与所述第一清零信号输入端RESET电连接，漏极与所述栅极驱动子单元的输出端GOUT电连接，源极与所述栅极驱动子单元中的第二电平信号输入端VGL电连接；以及形成栅极控制单元的停顿及重启子单元包括：第十六晶体管M16和第三触发信号输入端STV3，其中，所述第十六晶体管M16的栅极与所述第三触发信号输入端STV3电连接，漏极与所述栅极驱动子单元中的第二电平信号输入端VGL电连接，源极与所述栅极驱动子单元中的第十一晶体管M11的栅极电连接。
如图4所示，第一晶体管M1到第十六晶体管M16均为NMOS管。此外，也可以均采用PMOS管，相应的工作原理可以参考NMOS管的情况，在工作时只需把NMOS管情况的各信号的高低电平进行互换即可。
进一步地，所述第一晶体管M1至第十六晶体管M16可以均为非晶硅薄膜晶体管、氧化铟镓锌薄膜晶体管和低温多晶硅薄膜晶体管中的一种。其中，当上述的每个晶体管为低温多晶硅薄膜晶体管时，优选为每个晶体管由两个低温多晶管薄膜晶体管构成，其中，两个低温晶体管薄膜晶体管中的第一低温多晶硅薄膜晶体管的源极作为所构成的晶体管的源极，第一低温多晶硅薄膜晶体管的漏极与第二低温多晶硅薄膜晶体管的源极电连接，第二低温多晶硅薄膜晶体管的漏极作为所构成的晶体管的漏极，两个低温多晶硅薄膜晶体管的栅极电连接到一起作为所构成的晶体管的栅极。当本发明实施例的晶体管采用低温多晶硅薄膜晶体管并通过上述方式来构成时，可以使所构成的晶体管防止漏电和阈值漂移。
进一步地，所述第一电平信号输入端VGH用于接收第一电平信号，所述第二电平信号输入端VGL用于接收第二电平信号，所述第一电平信号和所述第二电平信号均为恒定信号；所述第一时钟信号输入端CKB用于接收第一时钟信号，所述第二时钟信号输入端CK用于接收第二时钟信号，所述第一时钟信号和所述第二时钟信号均为脉冲信号，且所述第一时钟信号和所述第二时钟信号互为反相信号；所述第一触发信号输入端STV1用于接收第一触发信号，所述第二触发信号输入端STV2用于接收第二触发信号，第三触发信号输入端STV3用于接收第三触发信号，所述第一触发信号、第二触发信号和第三触发信号均为脉冲信号，其中，所述第二触发信号和所述第三触发信号互为反相信号；所述第一清零信号输入端RESET用于接收第一清零信号，所述第一清零信号为脉冲信号。
需要说明的是，在图4中，第一时钟信号、第二时钟信号、第一触发信号、第二触发信号和第三触发信号的高电平的电平值可以为大于等于5V，低电平的电平值可以为-15V到-3V；此外，第一电平信号为高电平信号，电平值可以为大于等于5V，第二电平信号为低电平信号，电平值可以为-15V到-3V；除此之外，也可以根据晶体管的设计类型和实际需要对上述各个信号的电平值进行设定。
图4中的各信号的施加情况可以与图3a中的各信号的施加情况相同，因此图3b可以作为图4中的栅极控制单元的各信号的时序图。接下来结合图3b，对图4中的栅极控制单元的工作原理做进一步地说明。
参见图4和图3b，栅极控制单元的工作状态可以包括：
充电阶段T1，高电平的第一触发信号SSTV1控制所述第一晶体管M1导通，高电平的第二触发信号SSTV2控制所述第十晶体管M10导通，低电平的第三触发信号SSTV3控制所述第十六晶体管M16截止，低电平的第二时钟信号SCK控制所述第十三晶体管M13截止，高电平的第一电平信号SVGH通过第一节点P和所述第十晶体管M10施加到第十一晶体管M11的栅极并控制所述第十一晶体管M11导通，与所述充电阶段T1的第一触发信号反相的第一时钟信号SCKB(第一时钟信号SCKB在此阶段为低电平信号)经所述第十一晶体管M11施加到所述输出端GOUT，作为此阶段的输出信号SGOUT，同时所述第一电平信号SVGH对所述第一节点P进行充电。
扫描信号产生阶段T2，低电平的第一触发信号SSTV1控制所述第一晶体管M1截止，高电平的第二触发信号SSTV2控制所述第十晶体管M10导通，低电平的第三触发信号SSTV3控制所述第十六晶体管M16截止，低电平的第二时钟信号SCK控制所述第十三晶体管M13截止，所述第一节点P的电位经所述第十晶体管M10施加到所述第十一晶体管M11的栅极并控制所述第十一晶体管M11导通，与所述充电阶段T1的第一触发信号SSTV1同相的第一时钟信号SCKB(第一时钟信号SCKB在此阶段为高电平信号)经第九晶体管M9施加到输出端GOUT，作为此阶段的输出信号SGOUT，该输出信号SGOUT为用于驱动一行栅极线的扫描信号。
停顿阶段T3，低电平的第二触发信号SSTV2控制所述第十晶体管M10截止，高电平的第三触发信号SSTV3控制所述第十六晶体管M16导通，所述栅极控制单元停止扫描信号的产生。
重启阶段，高电平的第二触发信号SSTV2控制所述第十晶体管M10导通，低电平的第三触发信号SSTV3控制所述第十六晶体管M16截止，所述栅极控制单元重启扫描信号的产生。
关于图4中的栅极控制单元工作的各个阶段的详细描述，请参考图3a中的栅极控制单元工作的各个阶段及其对应的前述相关描述，在此不再赘述。
本发明实施例还提供一种栅极控制电路，所述栅极控制电路包括n级逐级串联的的栅极控制单元，n为正整数，其中，所述栅极控制电路在一帧内进行多次停顿和重启。所述栅极控制单元为上述各个实施例中所述的栅极控制单元。
图5a是本发明实施例提供的一种栅极控制电路的结构示意图。如图5a所示，所述栅极控制电路包括：第一时钟信号线ckb和第二时钟信号线ck、第一触发信号线stv1、第二触发信号线stv2和第三触发信号线stv3；第1级栅极控制单元的第一触发信号输入端STV1与第一触发信号线stv1电连接，所述第1级栅极控制单元的输出端GOUT1与第2级栅极控制单元的第一触发信号输入端STV1电连接，第m级栅极控制单元的输出端GOUTm分别电连接第m-1级栅极控制单元的第一清零信号输入端RESET和第m+1级栅极控制单元的第一触发信号输入端STV1，其中，m为大于等于2且小于等于n-1的正整数，第n级栅极控制单元的输出端GOUTn与第n-1级栅极控制单元的第一清零信号输入端RESET电连接，所述第n级栅极控制单元的第一清零信号输入端RESET与第一触发信号线stv1电连接，并在下一帧扫描开始时通过第一触发信号线stv1提供的第一触发信号进行清零；各级栅极控制单元的第二触发信号输入端STV2与所述第二触发信号线stv2电连接，各级栅极控制单元的第三触发信号输入端STV3与所述第三触发信号线stv3电连接；奇数级栅极控制单元的第一时钟信号输入端CKB与所述第一时钟信号线ckb电连接，其第二时钟信号输入端CK与所述第二时钟信号线ck电连接，偶数级栅极控制单元的第一时钟信号输入端CKB与所述第二时钟信号线ck电连接，其第二时钟信号输入端CK与所述第一时钟信号线ckb电连接。
需要说明的是，在栅极控制电路工作时，每一级栅极控制单元所产生的扫描信号用于驱动一行栅极线。由于第一触发信号线stv1提供的第一触发信号受到干扰等原因可能会产生波动，并对栅极控制电路所产生的扫描信号产生影响，因此，为了防止这种影响，可以在第1级栅极控制单元前串联一个虚拟栅极控制单元，这样第一触发信号先驱动虚拟栅极控制单元，该虚拟栅极控制单元产生的虚拟扫描信号只用于驱动第1级栅极控制单元，不用于驱动一行栅极线，从而可以减少第一触发信号对扫描信号的影响。
此外，除了图5a中各栅极控制单元的第一时钟信号输入端CKB、第二时钟信号输入端CK与第一时钟信号线ckb、第二时钟信号线ck的电连接方式外，还可以为：奇数级栅极控制单元的第一时钟信号输入端CKB与所述第二时钟信号线ck电连接，其第二时钟信号输入端CK与所述第一时钟信号线ckb电连接，偶数级栅极控制单元的第一时钟信号输入端CKB与所述第一时钟信号线ckb电连接，其第二时钟信号输入端CK与所述第二时钟信号线ck电连接。
除了图5a中通过第n级栅极控制单元的第一清零信号输入端RESET与第一触发信号线stv1电连接来实现在下一帧扫描开始时进行清零外，也可以采用其他的方式来实现。例如，将图5a中与第n级栅极控制单元的第一清零信号输入端RESET电连接的第一触发信号线用第一清零信号线替换，通过给第一清零信号线施加相应的清零信号，在下一帧开始时，可以控制第n级栅极控制单元实现清零。
图5b是一种图5a中的栅极控制电路在一帧内各个信号的时序图。如图5b所示，SSTV1代表第一触发信号线stv1提供的第一触发信号，SSTV2代表第二触发信号线stv2提供的第二触发信号，SSTV3代表第三触发信号线stv3提供的第三触发信号，SCKB代表第一时钟信号线ckb提供的第一时钟信号，SCK代表第二时钟信号线ck提供的第二时钟信号，SVGH代表第一电平信号，SVGL代表第二电平信号，Gi代表第i级栅极控制单元的输入端GOUTi产生的扫描信号，SUi代表数据信号。其中，各个栅极控制单元产生的扫描信号可以驱动一行栅极线，而相应的数据信号可以输入到由该行栅极线控制的一行像素单元中。接下来就结合图5b，对图5a中的栅极控制电路的工作原理做进一步地说明。
参见图5a和图5b，栅极控制电路开始工作后，给第一触发信号SSTV1一高电平，同时第二触发信号SSTV2为高电平信号，第三触发信号SSTV3为低电平信号，此时，第一触发信号SSTV1会驱动第1级栅极控制单元以使其工作，产生第1级扫描信号G1；第1级栅极控制单元的输出端GOUT1与第2级栅极控制单元的第一触发信号输入端STV1电连接，通过产生的第1级扫描信号G1来驱动第2级栅极控制单元以使其工作，并产生第2级扫描信号G2，产生的第2级扫描信号反馈到第1级栅极控制单元的第一清零信号输入端RESET，以关断第1级栅极控制单元；随着第一时钟信号SCKB和第二时钟信号SCK的变化，依次驱动各级栅极控制单元并产生相应的扫描信号。当产生第6级扫描信号后，第二触发信号SSTV2变成低电平信号，第三触发信号SSTV3变成高电平信号，停止产生扫描信号，栅极控制电路处于停顿状态，此时第7级栅极控制单元已经完成充电阶段，但还没有产生第7级扫描信号，因此，第6级栅极控制单元还没有关断；栅极控制电路停顿的时间段为4T，其中，T为第一时钟信号SCKB和第二时钟信号SCK的周期，然后，第二触发信号SSTV2变成高电平信号，第三触发信号SSTV3变成低电平信号，栅极控制电路重启并继续产生扫描信号。在栅极控制电路重启后，第一时钟信号SCKB先变为高电平信号，相应地，第二时钟信号SCK为低电平信号，并且第6级栅极控制单元的第一时钟信号输入端CKB接收到第二时钟信号SCK(第6级栅极控制单元的第一时钟信号输入端CKB与第二时钟信号线ck电连接)，而第7级栅极控制单元的第一时钟信号输入端CKB接收到第一时钟信号SCKB(第7级栅极控制单元的第一时钟信号输入端CKB与第一时钟信号线ckb电连接)，因此，第6级栅极控制单元的输出信号为低电平信号，不是第6级扫描信号，而第7级栅极控制单元的输出信号为高电平信号，为第7级扫描信号，因此，在栅极控制电路重启后，首先产生的是第7级扫描信号。
在图5b中，第7级栅极扫描信号产生后，随着第一时钟信号SCKB和第二时钟信号SCK的变化，依次驱动各级栅极控制单元并产生相应的扫描信号。当产生第10级扫描信号后，第二触发信号SSTV2再次变成低电平信号，第三触发信号SSTV3再次变成高电平信号，停止产生扫描信号，栅极控制电路再次处于停顿状态，此时第11级栅极控制单元已经完成充电阶段，但还没有产生第11级扫描信号，因此，第10级栅极控制单元还没有关断；栅极控制电路停顿的时间段为3.5T，然后，第二触发信号SSTV2再次变成高电平信号，第三触发信号SSTV3再次变成低电平信号，栅极控制电路再次重启并继续产生扫描信号。在栅极控制电路再次重启后，第二时钟信号SCK先变为高电平信号，相应地，第一时钟信号SCKB为低电平信号，并且第10级栅极控制单元的第一时钟信号输入端CKB接收到第二时钟信号SCK(第10级栅极控制单元的第一时钟信号输入端CKB与第二时钟信号线ck电连接)，而第11级栅极控制单元的第一时钟信号输入端CKB接收到第一时钟信号SCKB(第11级栅极控制单元的第一时钟信号输入端CKB与第一时钟信号线ckb电连接)，因此，第10级栅极控制单元的输出信号为高电平信号，为第10级扫描信号，而第11级栅极控制单元的输出信号为低电平信号，不是第11级扫描信号，因此，在栅极控制电路再次重启后，首先产生的是第10级扫描信号，然后随着第一时钟信号SCKB和第二时钟信号SCK的变化，依次驱动各级栅极控制单元并产生相应的扫描信号。
对于上述栅极控制电路的工作时序，只是示意性的给出了“当产生第6级扫描信号后，第二触发信号SSTV2变成低电平信号”或“当产生第10级扫描信号后，第二触发信号SSTV2变成低电平信号”，在实际工作时，本实施例中所述的栅极控制电路可以在任意时刻实现停顿和重启，具体可以根据实际需要进行设定，而不仅仅局限在前述的第6级扫描信号和第10级扫描信号处停止。
综上所述，本发明实施例提供的栅极控制电路，可以在一帧内实现多次停顿以及重启，并且停顿的位置和停顿的时间段可以根据需要进行设定。
本发明实施例还提供一种阵列基板。图6是本发明实施例提供的一种阵列基板的结构示意图。参见图6，所述阵列基板包括：栅极控制电路21、数据控制电路22、m条栅极线(S1、S2……、Sm)、k条数据线(D1、D2……、Dk)以及多个像素单元23；其中，所述栅极控制电路21为上述实施例所述的栅极控制电路，在此不再赘述。
具体地，所述栅极控制电路21，用于向各条栅极线(S1、S2……、Sm)提供扫描信号；数据控制电路22，用于向各条数据线(D1、D2……、Dk)提供数据信号；像素单元23分别位于栅极线和数据线交叉形成的区域中。
本发明实施例还提供一种显示面板。图7是本发明实施例提供的一种显示面板的结构示意图。参见图7，显示面板包括第一基板31、与第一基板31相对设置的第二基板32、在第一基板31和第二基板32之间的中间层33。其中，中间层33与显示面板的显示类型有关。当采用液晶显示时，中间层33为液晶层，第一基板31可以为彩膜基板，第二基板32可以为阵列阵列基板，通过设置在第一基板31中的公共电极和设置在第二基板32中的像素电极之间形成的电场(对应扭曲向列型)或者通过设置在第二基板32内的公共电极和像素电极之间形成的电场(对应边缘场开关型或者平面转换型)来控制液晶层中的液晶分子的转动，从而实现显示效果。
当采用有机发光二极管(Organic Light-Emitting Diode，简称OLED)显示时，中间层33用于设置有机发光二极管，第一基板31可以为彩膜基板、封装玻璃(Cover Glass)或者盖板玻璃(Cover Lens)等，第二基板32可以为阵列基板，通过第二基板32来控制中间层33中的有机发光二极管来实现显示效果。
上述显示面板中的第二基板32为上述实施例中所述的阵列基板，并且该阵列基板采用了可以在一帧内进行多次停顿以及重启的栅极控制电路，因此，显示面板也可以在一帧内进行多次停顿以及重启，当该显示面板中增加各种嵌入式的触控系统后，可以在停顿时间内进行触控信号的扫描，使得触控信号的扫描和显示信号的扫描分时进行，这样可以保持显示系统的稳定性以及触控系统的高报点率和更佳的线性度等。此外，在停顿时间内，显示面板也可以执行数据信号电压的反转，并且可以根据需要选择不同的反转模式，例如点反转、行反转或者列反转等。
本发明实施例提供的栅极控制单元、栅极控制电路、阵列基板和显示面板，通过在栅极控制单元中设置停顿及重启子单元，可以控制栅极控制单元停顿和重启，进一步地，由该栅极控制单元逐级串联形成的栅极控制电路，则可以在一帧内实现多次停顿以及重启；此外，应用该栅极控制电路的阵列基板以及应用该阵列基板的显示面板同样可以在一帧内实现多次停顿以及重启，当该显示面板中增加各种嵌入式的触控系统后，可以在停顿时间内进行触控信号的扫描，使得触控信号的扫描和显示信号的扫描分时进行，这样可以保持显示系统的稳定性以及触控系统的高报点率和更佳的线性度等
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (18)

1.一种栅极控制单元，其特征在于，包括：
栅极驱动子单元，用于驱动一行栅极线；
第一清零子单元，用于当所述栅极驱动子单元驱动一行栅极线后，对所述栅极驱动子单元进行清零；以及
停顿及重启子单元，用于随时对所述栅极驱动子单元进行控制，以使所述栅极驱动子单元根据设置的停顿位置和停顿时间段进行停顿，再对所述栅极驱动子单元进行控制以使其重启并继续执行所述栅极驱动子单元的功能；
所述栅极驱动子单元包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第一电容、第二电容、第一时钟信号输入端、第二时钟信号输入端、第一触发信号输入端、第二触发信号输入端、第一电平信号输入端、第二电平信号输入端和输出端；
所述第一晶体管的栅极与所述第一触发信号输入端电连接，漏极与所述第一电平信号输入端电连接，源极与第一节点电连接；
所述第二晶体管的栅极与所述第三晶体管的漏极电连接，漏极与所述第一节点电连接，源极与所述第二电平信号输入端电连接；
所述第三晶体管的栅极与所述第二触发信号输入端电连接，源极与第二节点电连接；
所述第四晶体管的栅极与所述第二触发信号输入端电连接，漏极与所述第五晶体管的栅极电连接，源极与所述第一节点电连接；
所述第五晶体管的漏极与所述第二节点电连接，源极与所述第二电平信号输入端电连接；
所述第六晶体管的栅极与所述第二触发信号输入端电连接，漏极与所述第一节点电连接，源极与所述第七晶体管的栅极电连接；
所述第七晶体管的漏极与所述第一时钟信号输入端电连接，源极与所述输出端电连接；
所述第八晶体管的栅极与所述第二节点电连接，漏极与所述输出端电连接，源极与所述第二电平信号输入端电连接；
所述第九晶体管的栅极与所述第二时钟信号输入端电连接，漏极与所述输出端电连接，源极与所述第二电平信号输入端电连接；
所述第一电容的第一端与所述第一节点电连接，第二端与所述输出端电连接；
所述第二电容的第一端与所述第一时钟信号输入端电连接，第二端与所述第二节点电连接。
2.根据权利要求1所述的栅极控制单元，其特征在于：
所述第一清零子单元包括：第十晶体管和第一清零信号输入端，其中，所述第十晶体管的栅极与所述第一清零信号输入端电连接，漏极与所述栅极驱动子单元中的所述第一节点电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接；以及
所述停顿及重启子单元包括：第十一晶体管和第三触发信号输入端，其中，所述第十一晶体管的栅极与所述第三触发信号输入端电连接，漏极与所述栅极驱动子单元中的第二电平信号输入端电连接，源极与所述栅极驱动子单元中的所述第七晶体管的栅极电连接。
3.根据权利要求2所述的栅极控制单元，其特征在于，所述第一电平信号输入端用于接收第一电平信号，所述第二电平信号输入端用于接收第二电平信号，所述第一电平信号和所述第二电平信号均为恒定信号；
所述第一时钟信号输入端用于接收第一时钟信号，所述第二时钟信号输入端用于接收第二时钟信号，所述第一时钟信号和所述第二时钟信号均为脉冲信号，且所述第一时钟信号和所述第二时钟信号互为反相信号；
所述第一触发信号输入端用于接收第一触发信号，所述第二触发信号输入端用于接收第二触发信号，第三触发信号输入端用于接收第三触发信号，所述第一触发信号、第二触发信号和第三触发信号均为脉冲信号，其中，所述第二触发信号和所述第三触发信号互为反相信号；
所述第一清零信号输入端用于接收第一清零信号，所述第一清零信号为脉冲信号。
4.根据权利要求3所述的栅极控制单元，其特征在于，所述栅极控制单元的工作状态包括：
充电阶段，第一触发信号控制所述第一晶体管导通，第二触发信号控制所述第六晶体管导通，第三触发信号控制所述第十一晶体管截止，第二时钟信号控制所述第九晶体管截止，第一电平信号通过第一节点和所述第六晶体管施加到第七晶体管的栅极并控制所述第七晶体管导通，与所述充电阶段的第一触发信号反相的第一时钟信号经所述第七晶体管施加到所述输出端，作为此阶段的输出信号，同时所述第一电平信号对所述第一节点进行充电；
扫描信号产生阶段，第一触发信号控制所述第一晶体管截止，第二触发信号控制所述第六晶体管导通，第三触发信号控制所述第十一晶体管截止，第二时钟信号控制所述第九晶体管截止，所述第一节点的电位经所述第六晶体管施加到所述第七晶体管的栅极并控制所述第七晶体管导通，与所述充电阶段的第一触发信号同相的第一时钟信号经第七晶体管施加到输出端，作为此阶段的输出信号，该输出信号为用于驱动一行栅极线的扫描信号；
停顿阶段，第二触发信号控制所述第六晶体管截止，第三触发信号控制所述第十一晶体管导通，所述栅极控制单元停止扫描信号的产生；以及
重启阶段，第二触发信号控制所述第六晶体管导通，第三触发信号控制所述第十一晶体管截止，所述栅极控制单元重启扫描信号的产生。
5.根据权利要求2所述的栅极控制单元，其特征在于，所述第五晶体管的栅极与所述第七晶体管的栅极电连接。
6.根据权利要求2或5所述的栅极控制单元，其特征在于，所述第一晶体管至第十一晶体管均为NMOS管或者PMOS管。
7.根据权利要求2或5所述的栅极控制单元，其特征在于，所述栅极控制单元还包括：第二清零子单元，所述第二清零子单元包括第十二晶体管、第十三晶体管和第二清零信号输入端；
所述第十二晶体管的栅极与所述第二清零信号输入端电连接，漏极与所述栅极驱动子单元中的第一节点电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接；
所述第十三晶体管的栅极与所述第二清零信号输入端电连接，漏极与所述栅极驱动子单元的输出端电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接。
8.根据权利要求7所述的栅极控制单元，其特征在于，所述第一晶体管至第十三晶体管均为NMOS管或者PMOS管。
9.一种栅极控制单元，其特征在于，包括：
栅极驱动子单元，用于驱动一行栅极线；
第一清零子单元，用于当所述栅极驱动子单元驱动一行栅极线后，对所述栅极驱动子单元进行清零；以及
停顿及重启子单元，用于随时对所述栅极驱动子单元进行控制，以使所述栅极驱动子单元根据设置的停顿位置和停顿时间段进行停顿，再对所述栅极驱动子单元进行控制以使其重启并继续执行所述栅极驱动子单元的功能；
所述栅极驱动子单元包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第一电容、第一时钟信号输入端、第二时钟信号输入端、第一触发信号输入端、第二触发信号输入端、第一电平信号输入端、第二电平信号输入端和输出端；
所述第一晶体管的栅极与第一触发信号输入端电连接，漏极与所述第一电平信号输入端电连接，源极与第一节点电连接；
所述第二晶体管的栅极和漏极与所述第一时钟信号输入端电连接，源极与所述第三晶体管的漏极电连接；
所述第三晶体管的栅极与所述第一节点电连接，源极与所述第二电平信号输入端电连接；
所述第四晶体管的栅极与所述第二触发信号输入端电连接，漏极与所述第一节点电连接，源极与所述第七晶体管的栅极电连接；
所述第五晶体管的栅极与所述第二晶体管的源极电连接，漏极与所述第一时钟信号输入端电连接，源极与第二节点电连接；
所述第六晶体管的栅极与所述第二触发信号输入端电连接，漏极与所述第二节点电连接，源极与所述第九晶体管的栅极电连接；
所述第七晶体管的漏极与所述第二节点电连接，源极与所述第二电平信号输入端电连接；
所述第八晶体管的栅极与所述第二节点电连接，漏极与所述第一节点电连接，源极与所述第二电平信号输入端电连接；
所述第九晶体管的漏极与所述输出端电连接，源极与所述第二电平信号输入端电连接；
所述第十晶体管的栅极与所述第二触发信号输入端电连接，漏极与所述第十一晶体管的栅极电连接，源极与所述第一节点电连接；
所述第十一晶体管的漏极与所述第一时钟信号输入端电连接，源极与所述输出端电连接；
所述第十二晶体管的栅极与所述第一触发信号输入端电连接，漏极与所述第二电平信号输入端电连接，源极与所述输出端电连接；
所述第十三晶体管的栅极与所述第二时钟信号输入端电连接，漏极与所述第二电平信号输入端电连接，源极与所述输出端电连接；
所述第一电容的第一端与所述第一节点电连接，第二端与所述输出端电连接。
10.根据权利要求9所述的栅极控制单元，其特征在于：
第一清零子单元包括：第十四晶体管、第十五晶体管和第一清零信号输入端，其中，所述第十四晶体管的栅极与所述第一清零信号输入端电连接，漏极与所述栅极驱动子单元中的第一节点电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接；
所述第十五晶体管的栅极与所述第一清零信号输入端电连接，漏极与所述栅极驱动子单元的输出端电连接，源极与所述栅极驱动子单元中的第二电平信号输入端电连接；
停顿及重启子单元包括：第十六晶体管和第三触发信号输入端，其中，所述第十六晶体管的栅极与所述第三触发信号输入端电连接，漏极与所述栅极驱动子单元中的第二电平信号输入端电连接，源极与所述栅极驱动子单元中的第十一晶体管的栅极电连接。
11.根据权利要求10所述的栅极控制单元，其特征在于，所述第一电平信号输入端用于接收第一电平信号，所述第二电平信号输入端用于接收第二电平信号，所述第一电平信号和所述第二电平信号均为恒定信号；
所述第一时钟信号输入端用于接收第一时钟信号，所述第二时钟信号输入端用于接收第二时钟信号，所述第一时钟信号和所述第二时钟信号均为脉冲信号，且所述第一时钟信号和所述第二时钟信号互为反相信号；
所述第一触发信号输入端用于接收第一触发信号，所述第二触发信号输入端用于接收第二触发信号，第三触发信号输入端用于接收第三触发信号，所述第一触发信号、第二触发信号和第三触发信号均为脉冲信号，其中，所述第二触发信号和所述第三触发信号互为反相信号；
所述第一清零信号输入端用于接收第一清零信号，所述第一清零信号为脉冲信号。
12.根据权利要求11所述的栅极控制单元，其特征在于，所述栅极控制单元的工作状态包括：
充电阶段，第一触发信号控制所述第一晶体管导通，第二触发信号控制所述第十晶体管导通，第三触发信号控制所述第十六晶体管截止，第二时钟信号控制所述第十三晶体管截止，第一电平信号通过第一节点和所述第十晶体管施加到第十一晶体管的栅极并控制所述第十一晶体管导通，与所述充电阶段的第一触发信号反相的第一时钟信号经所述第十一晶体管施加到所述输出端，作为此阶段的输出信号，同时所述第一电平信号对所述第一节点进行充电；
扫描信号产生阶段，第一触发信号控制所述第一晶体管截止，第二触发信号控制所述第十晶体管导通，第三触发信号控制所述第十六晶体管截止，第二时钟信号控制所述第十三晶体管截止，所述第一节点的电位经所述第十晶体管施加到所述第十一晶体管的栅极并控制所述第十一晶体管导通，与所述充电阶段的第一触发信号同相的第一时钟信号经第九晶体管施加到输出端，作为此阶段的输出信号，该输出信号为用于驱动一行栅极线的扫描信号；
停顿阶段，第二触发信号控制所述第十晶体管截止，第三触发信号控制所述第十六晶体管导通，所述栅极控制单元停止扫描信号的产生；以及
重启阶段，第二触发信号控制所述第十晶体管导通，第三触发信号控制所述第十六晶体管截止，所述栅极控制单元重启扫描信号的产生。
13.根据权利要求10所述的栅极控制单元，其特征在于，所述第一晶体管至第十六晶体管均为NMOS管或者PMOS管。
14.一种栅极控制电路，其特征在于，包括n级逐级串联的如权利要求1-8中任一项所述的栅极控制单元，或者，包括n级逐级串联的如权利要求9-13中任一项所述的栅极控制单元，n为正整数，其中，所述栅极控制电路在一帧内进行多次停顿和重启。
15.根据权利要求14所述的栅极控制电路，其特征在于，所述栅极控制的电路还包括：第一时钟信号线和第二时钟信号线、第一触发信号线、第二触发信号线和第三触发信号线；
第1级栅极控制单元的第一触发信号输入端与第一触发信号线电连接，所述第1级栅极控制单元的输出端与第2级栅极控制单元的第一触发信号输入端电连接，第m级栅极控制单元的输出端分别电连接第m-1级栅极控制单元的第一清零信号输入端和第m+1级栅极控制单元的第一触发信号输入端，其中，m为大于等于2且小于等于n-1的正整数，第n级栅极控制单元的输出端与第n-1级栅极控制单元的第一清零信号输入端电连接，所述第n级栅极控制单元在下一帧扫描开始时进行清零；
各级栅极控制单元的第二触发信号输入端与所述第二触发信号线电连接，各级栅极控制单元的第三触发信号输入端与所述第三触发信号线电连接；
奇数级栅极控制单元的第一时钟信号输入端与所述第一时钟信号线电连接，其第二时钟信号输入端与所述第二时钟信号线电连接，偶数级栅极控制单元的第一时钟信号输入端与所述第二时钟信号线电连接，其第二时钟信号输入端与所述第一时钟信号线电连接；或者
奇数级栅极控制单元的第一时钟信号输入端与所述第二时钟信号线电连接，其第二时钟信号输入端与所述第一时钟信号线电连接，偶数级栅极控制单元的第一时钟信号输入端与所述第一时钟信号线电连接，其第二时钟信号输入端与所述第二时钟信号线电连接。
16.根据权利要求15所述的栅极控制电路，其特征在于，所述栅极控制电路还包括：第一触发信号线与所述第n级栅极控制单元中的第一清零信号输入端电连接；或者
所述栅极控制电路还包括：第一清零信号线，所述第一清零信号线与所述第n级栅极控制单元中的第一清零信号输入端电连接。
17.一种阵列基板，其特征在于，包括如权利要求14-16中任一项所述的栅极控制电路。
18.一种显示面板，其特征在于，包括如权利要求17所述的阵列基板。
CN201410528041.8A 2014-10-09 2014-10-09 栅极控制单元、栅极控制电路、阵列基板和显示面板 Active CN104485060B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410528041.8A CN104485060B (zh) 2014-10-09 2014-10-09 栅极控制单元、栅极控制电路、阵列基板和显示面板
US14/608,086 US9589536B2 (en) 2014-10-09 2015-01-28 Gate controlling unit, gate controlling circuit, array substrate and display panel
DE102015102274.5A DE102015102274B4 (de) 2014-10-09 2015-02-18 Gatesteuereinheit, Gatesteuerschaltung, Arraysubstrat und Anzeigetafel
US15/411,556 US9754529B2 (en) 2014-10-09 2017-01-20 Gate controlling unit, gate controlling circuit, array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410528041.8A CN104485060B (zh) 2014-10-09 2014-10-09 栅极控制单元、栅极控制电路、阵列基板和显示面板

Publications (2)

Publication Number Publication Date
CN104485060A CN104485060A (zh) 2015-04-01
CN104485060B true CN104485060B (zh) 2017-05-10

Family

ID=52759600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410528041.8A Active CN104485060B (zh) 2014-10-09 2014-10-09 栅极控制单元、栅极控制电路、阵列基板和显示面板

Country Status (3)

Country Link
US (2) US9589536B2 (zh)
CN (1) CN104485060B (zh)
DE (1) DE102015102274B4 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943055B (zh) * 2014-03-27 2016-05-11 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN104299590B (zh) * 2014-10-30 2016-08-24 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104537970B (zh) * 2014-11-27 2017-03-15 上海天马微电子有限公司 栅极驱动单元、栅极驱动电路及驱动方法、显示装置
CN104575429A (zh) * 2015-01-30 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN106033683A (zh) * 2015-03-20 2016-10-19 南京瀚宇彩欣科技有限责任公司 移位寄存装置和显示装置
CN104766580B (zh) * 2015-04-23 2017-08-01 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN104821159B (zh) * 2015-05-07 2017-04-12 京东方科技集团股份有限公司 一种栅极驱动电路、显示面板及触控显示装置
CN104966497A (zh) * 2015-06-04 2015-10-07 深圳市华星光电技术有限公司 扫描驱动电路及触控液晶显示装置
CN104866141B (zh) * 2015-06-10 2018-03-23 京东方科技集团股份有限公司 触控驱动电路、显示装置及其驱动方法
CN105185290B (zh) * 2015-09-06 2017-10-10 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105118419B (zh) * 2015-09-28 2017-11-10 深圳市华星光电技术有限公司 一种显示装置、tft基板及goa驱动电路
CN105139798B (zh) * 2015-10-20 2017-08-25 京东方科技集团股份有限公司 一种用于触摸屏的驱动电路、内嵌式触摸屏及显示装置
CN105244005B (zh) * 2015-11-24 2018-01-09 厦门天马微电子有限公司 阵列基板、触控显示装置及其驱动方法
CN105679229A (zh) * 2016-04-20 2016-06-15 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106409207A (zh) * 2016-10-27 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106782262A (zh) * 2016-12-22 2017-05-31 上海中航光电子有限公司 扫描单元、栅极驱动电路
CN107464519B (zh) * 2017-09-01 2020-06-05 上海天马微电子有限公司 移位寄存单元、移位寄存器、驱动方法、显示面板和装置
CN109461411B (zh) 2017-09-06 2020-08-07 瀚宇彩晶股份有限公司 栅极驱动电路及显示面板
KR102403265B1 (ko) * 2017-12-21 2022-05-30 삼성전자주식회사 게이트 구동 집적 회로 및 이의 동작 방법
CN109801602B (zh) * 2019-03-08 2021-05-28 昆山龙腾光电股份有限公司 栅极驱动电路及显示装置
WO2021022478A1 (zh) * 2019-08-06 2021-02-11 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US11900884B2 (en) 2019-08-21 2024-02-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate having a scan driving circuit with a plurality of shift registers and manufacturing method thereof, display device
AU2019275624B2 (en) 2019-08-21 2021-12-02 Boe Technology Group Co., Ltd. Display substrate and manufacturing method thereof, and display device
CN112992040B (zh) * 2021-04-13 2022-11-22 成都天马微电子有限公司 调节电路和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1251162C (zh) 2001-07-23 2006-04-12 日立制作所股份有限公司 矩阵型显示装置
KR101272337B1 (ko) * 2006-09-01 2013-06-07 삼성디스플레이 주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법
JP5473686B2 (ja) * 2010-03-11 2014-04-16 三菱電機株式会社 走査線駆動回路
JP5419762B2 (ja) * 2010-03-18 2014-02-19 三菱電機株式会社 シフトレジスタ回路
CN102955637B (zh) * 2012-11-02 2015-09-09 北京京东方光电科技有限公司 一种电容式内嵌触摸屏、其驱动方法及显示装置
CN103943083B (zh) * 2014-03-27 2017-02-15 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN103943055B (zh) * 2014-03-27 2016-05-11 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN203858844U (zh) * 2014-04-24 2014-10-01 敦泰科技有限公司 驱动电路、显示装置和电子设备
CN104049796B (zh) * 2014-05-19 2017-02-15 京东方科技集团股份有限公司 触摸显示屏及其分时驱动方法
CN103996370B (zh) * 2014-05-30 2017-01-25 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法

Also Published As

Publication number Publication date
US20160103510A1 (en) 2016-04-14
US20170132967A1 (en) 2017-05-11
CN104485060A (zh) 2015-04-01
US9589536B2 (en) 2017-03-07
DE102015102274A1 (de) 2016-04-14
US9754529B2 (en) 2017-09-05
DE102015102274B4 (de) 2023-10-12

Similar Documents

Publication Publication Date Title
CN104485060B (zh) 栅极控制单元、栅极控制电路、阵列基板和显示面板
TWI413055B (zh) A scanning signal line driving circuit and a display device provided with the same
CN104766571B (zh) 显示设备
CN102682689B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN102646387B (zh) 移位寄存器及行扫描驱动电路
CN105047174B (zh) 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置
CN101847388B (zh) 液晶显示装置及其驱动方法以及包含其的电子装置
CN103137081B (zh) 一种显示面板栅驱动电路及显示屏
CN104269134B (zh) 一种栅极驱动器、显示装置及栅极驱动方法
CN202196566U (zh) 移位寄存器及其栅极驱动装置
CN103106862B (zh) 显示装置及驱动显示装置的方法
CN105047161B (zh) 像素单元驱动装置、方法和显示装置
US10446070B2 (en) Display device, scan driver, and method of manufacturing the same
KR101323020B1 (ko) 표시 장치 및 그 구동 방법
CN105632441A (zh) 栅极驱动电路
CN102831860A (zh) 移位寄存器及其驱动方法、栅极驱动器及显示装置
WO2015058553A1 (zh) 移位寄存器单元、goa电路、阵列基板以及显示装置
CN102226940A (zh) 显示面板上的移位暂存器以及栅极驱动阵列结构
CN105741808A (zh) 栅极驱动电路、阵列基板、显示面板及其驱动方法
CN103915074B (zh) 一种移位寄存器单元、栅极驱动装置和显示面板
CN105609079A (zh) 触控装置驱动方法、触控装置驱动电路及触控装置
CN103839518A (zh) 移位寄存器及其驱动方法
CN107464519A (zh) 移位寄存单元、移位寄存器、驱动方法、显示面板和装置
CN105374331A (zh) 栅极驱动电路和使用栅极驱动电路的显示器
CN103403786A (zh) 驱动装置、驱动方法以及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant