JP6673601B2 - シフトレジスタ、その駆動方法、ゲートドライバ回路及び表示装置 - Google Patents

シフトレジスタ、その駆動方法、ゲートドライバ回路及び表示装置 Download PDF

Info

Publication number
JP6673601B2
JP6673601B2 JP2016570089A JP2016570089A JP6673601B2 JP 6673601 B2 JP6673601 B2 JP 6673601B2 JP 2016570089 A JP2016570089 A JP 2016570089A JP 2016570089 A JP2016570089 A JP 2016570089A JP 6673601 B2 JP6673601 B2 JP 6673601B2
Authority
JP
Japan
Prior art keywords
node
signal
potential
touch
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016570089A
Other languages
English (en)
Other versions
JP2018529109A5 (ja
JP2018529109A (ja
Inventor
理 科 胡
理 科 胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2018529109A publication Critical patent/JP2018529109A/ja
Publication of JP2018529109A5 publication Critical patent/JP2018529109A5/ja
Application granted granted Critical
Publication of JP6673601B2 publication Critical patent/JP6673601B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Description

本願は、２０１５年９月６日に中国特許庁に提出された中国特許出願２０１５１０５６０８３９．５の優先権を主張し、その全ての内容が援用により本願に取り込まれる。
本開示は、表示技術分野に関し、特にシフトレジスタ、その駆動方法、ゲートドライバ回路及び表示装置に関する。
薄膜トランジスタ表示パネルにおいて、通常、ゲートドライバ回路から画素領域の各薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）のゲートにゲート駆動信号を提供する。ゲートドライバ回路は、アレイ工程によりディスプレイのアレイ基板に形成され、即ちゲートドライバオンアレイ（ＧＯＡ；Ｇａｔｅ Ｄｒｉｖｅｒ ｏｎ Ａｒｒａｙ）工程である。このような集成工程により、コストを節約するだけではなく、ゲート集成回路（ＩＣ；Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のボンディング（Ｂｏｎｄｉｎｇ）領域及びファンアウト（Ｆａｎ-Ｏｕｔ）の配線空間が省かれ、表示パネルの狭額縁化が図れる。
現在、通常のゲートドライバ回路は、多段接続したシフトレジスタからなり、各段シフトレジスタにより、順に表示パネル上の各行のゲート線にゲート走査信号を提供する。タッチと表示が異なる時間で駆動される表示装置において、１フレームを表示する時間区間に複数のタッチ時間区間を挿入するために、通常ゲートドライバ回路を多段接続する必要がある。各ゲートドライバ回路が対応する数行のゲート線としか接続せず、各段ゲートドライバ回路の起動トリガ信号のシーケンスを制御する方法により、１フレームを表示する時間区間にタッチ時間区間を挿入する。しかし、上述の方法では、１フレームを表示する時間区間に、挿入されるタッチ時間区間が多ければ多いほど、必要とされる制御信号が多くなり、制御線も多くなり、回路が複雑になるため狭額縁化に不利である。しかも、上述の方法では、タッチ時間区間が一定時間区間に挿入されるしかできず、自由に調整することができない。
本開示の一部の実施例によるシフトレジスタ、その駆動方法、ゲートドライバ回路及び表示装置は、構造が簡単であるため狭額縁化に有利であり、任意の表示時間区間にタッチ時間区間を挿入することができる。
従って、本開示の一部の実施例において、入力モジュールと、リセットモジュールと、タッチ切換モジュールと、ノード制御モジュールと、第１出力モジュールと、第２出力モジュールとを含むシフトレジスタを提供する。ここで、第１端子が入力信号を受信し、第２端子が第１クロック信号を受信し、第３端子が第１ノードと接続する上記入力モジュールは、上記入力信号の電位と上記第１クロック信号の電位が共に第１電位であるとき、上記第１ノードの電位を第１電位にする。第１端子がリセット信号を受信し、第２端子が第３クロック信号を受信し、第３端子が上記第１ノードと接続する上記リセットモジュールは、上記リセット信号の電位と上記第３クロック信号の電位が共に第１電位であるとき、上記第１ノードの電位を第１電位にする。第１端子が第１タッチ制御信号を受信し、第２端子が上記第１ノードと接続し、第３端子が第２ノードと接続する上記タッチ切換モジュールは、第１タッチ制御信号の制御下、表示段階で上記第１ノードと上記第２ノードを導通させ、タッチ段階で上記第１ノードと上記第２ノードを遮断させる。第１端子が直流信号を受信し、第２端子が第４クロック信号を受信し、第３端子が第２タッチ制御信号を受信し、第４端子が上記第１ノードと接続し、第５端子が上記第２ノードと接続し、第６端子が第３ノードと接続する上記ノード制御モジュールは、上記第３ノードの電位が第１電位であるとき、上記直流信号を上記第１ノードに提供し、上記第４クロック信号の電位が第１電位であるとき、上記第４クロック信号を上記第３ノードに提供し、上記第２ノードの電位が第１電位であるとき、上記第２タッチ制御信号を上記第３ノードに提供し、上記第３ノードがフローティング状態にあるとき、上記ノード制御モジュールの第１端子と上記第３ノードの電圧差を直前時間区間の電圧差に保持する。第１端子が上記第２ノードと接続し、第２端子が第２クロック信号を受信し、第３端子がシフトレジスタの駆動信号出力端子と接続する上記第１出力モジュールは、上記第２ノードの電位が第１電位であるとき、上記第２クロック信号を上記駆動信号出力端子に提供し、上記第２ノードがフローティング状態にあるとき、第２ノードと上記駆動信号出力端子の電圧差を直前時間区間の電圧差に保持する。第１端子が上記第３ノードと接続し、第２端子が上記直流信号を受信し、第３端子が上記駆動信号出力端子と接続する上記第２出力モジュールは、上記第３ノードの電位が第１電位であるとき、上記直流信号を上記駆動信号出力端子に提供する。上記入力信号の有効パルス信号が高電位であるとき、上記第１電位が高電位であり、上記直流信号が低電位であり、上記第２タッチ制御信号の電位が表示段階で低電位、タッチ段階で高電位である。上記入力信号の有効パルス信号が低電位であるとき、上記第１電位が低電位であり、上記直流信号が高電位であり、上記第２タッチ制御信号の電位が表示段階で高電位、タッチ段階で低電位である。
また、本開示の一部の実施例による上記シフトレジスタにおいて、第１端子が第３タッチ制御信号を受信し、第２端子が上記直流信号を受信し、第３端子が上記駆動信号出力端子と接続する第３出力モジュールであって、上記第３タッチ制御信号の制御下、タッチ段階で上記直流信号を上記駆動信号出力端子に提供するための第３出力モジュールを更に含む。
また、本開示の一部の実施例による上記シフトレジスタにおいて、上記入力モジュールは、ドレインが上記第１ノードと接続する第１スイッチングトランジスタを含み、上記第１スイッチングトランジスタは、ゲートが上記入力信号を受信し、ソースが上記第１クロック信号を受信し、又は、ゲートが上記第１クロック信号を受信し、ソースが上記入力信号を受信する。
また、本開示の一部の実施例による上記シフトレジスタにおいて、上記リセットモジュールは、ドレインが上記第１ノードと接続する第２スイッチングトランジスタを含み、上記第２スイッチングトランジスタは、ゲートが上記リセット信号を受信し、ソースが上記第３クロック信号を受信し、又は、ゲートが上記第３クロック信号を受信し、ソースが上記リセット信号を受信する。
また、本開示の一部の実施例による上記シフトレジスタにおいて、上記タッチ切換モジュールは、ゲートが上記第１タッチ制御信号を受信し、ソースが上記第１ノードと接続し、ドレインが上記第２ノードと接続する第３スイッチングトランジスタを含む。
また、本開示の一部の実施例による上記シフトレジスタにおいて、上記ノード制御モジュールは、ゲートが上記第３ノードと接続し、ソースが上記直流信号を受信し、ドレインが上記第１ノードと接続する第４スイッチングトランジスタと、ゲートとソースが共に上記第４クロック信号を受信し、ドレインが上記第３ノードと接続する第５スイッチングトランジスタと、ゲートが上記第２ノードと接続し、ソースが上記第２タッチ制御信号を受信し、ドレインが上記第３ノードと接続する第６スイッチングトランジスタと、一端が上記第３ノードと接続し、他端が上記直流信号を受信する第１コンデンサとを含む。
また、本開示の一部の実施例による上記シフトレジスタにおいて、上記第１出力モジュールは、ゲートが上記第２ノードと接続し、ソースが上記第２クロック信号を受信し、ドレインが上記駆動信号出力端子と接続する第７スイッチングトランジスタと、一端が上記第２ノードと接続し、他端が上記駆動信号出力端子と接続する第２コンデンサとを含む。
また、本開示の一部の実施例による上記シフトレジスタにおいて、上記第２出力モジュールは、ゲートが上記第３ノードと接続し、ソースが上記直流信号を受信し、ドレインが上記駆動信号出力端子と接続する第８スイッチングトランジスタを含む。
また、本開示の一部の実施例による上記シフトレジスタにおいて、上記第３出力モジュールは、ゲートが上記第３タッチ制御信号を受信し、ソースが上記直流信号を受信し、ドレインが上記駆動信号出力端子と接続する第９スイッチングトランジスタを含む。
更に、本開示の一部の実施例による上記シフトレジスタにおいて、上記入力信号の有効パルス信号が高電位であるとき、全てのスイッチングトランジスタがＮ型トランジスタであり、又は、上記入力信号の有効パルス信号が低電位であるとき、全てのスイッチングトランジスタがＰ型トランジスタである。
対応して、本開示の一部の実施例において、本開示の一部の実施例による上記いずれか１つのシフトレジスタを多段接続したゲートドライバ回路を提供する。ゲートドライバ回路において、１段目シフトレジスタは、その入力信号が起動信号端子から入力され、１段目シフトレジスタ以外の各段シフトレジスタは、その入力信号が１段上シフトレジスタの駆動信号出力端子から入力され、最終段シフトレジスタ以外の各段シフトレジスタは、そのリセット信号が１段下シフトレジスタの駆動信号出力端子から入力される。
対応して、本開示の一部の実施例において、本開示の一部の実施例による上記いずれか１つのゲートドライバ回路を含む表示装置を提供する。
対応して、本開示の一部の実施例において、本開示の一部の実施例による上記いずれか１つのシフトレジスタの駆動方法を提供する。駆動方法は、第１段階、第２段階、第３段階及び第４段階を含む表示段階と、タッチ段階とを含む。上記第１段階で、上記入力モジュールは、上記入力信号の制御下、上記第１クロック信号を上記第１ノードに提供し、上記タッチ切換モジュールは、上記第１タッチ制御信号の制御下、上記第１ノードと上記第２ノードを導通状態にするとともに、上記第１ノードの電位を上記第２ノードに提供し、上記ノード制御モジュールは、上記第２ノードの電位制御下、上記第２タッチ制御信号を上記第３ノードに提供し、上記第１出力モジュールは、上記第２ノードの電位制御下、上記第２クロック信号を上記駆動信号出力端子に提供する。上記第２段階で、上記第１出力モジュールは、フローティング状態にある上記第２ノードと上記駆動信号出力端子の電圧差を直前時間区間の電圧差に保持し、上記第２ノードの電位制御下、上記第２クロック信号を上記駆動信号出力端子に提供し、上記ノード制御モジュールは、上記第２ノードの電位制御下、上記第２タッチ制御信号を上記第３ノードに提供する。上記第３段階で、上記リセットモジュールは、上記リセット信号の制御下、上記第３クロック信号を上記第１ノード二提供し、上記タッチ切換モジュールは、上記第１タッチ制御信号の制御下、上記第１ノードと上記第２ノードを導通状態にするとともに、上記第１ノードの電位を上記第２ノードに提供し、上記ノード制御モジュールは、上記第２ノードの電位制御下、上記第２タッチ制御信号を上記第３ノードに提供し、上記第１出力モジュールは、上記第２ノードの電位制御下、上記第２クロック信号を上記駆動信号出力端子に提供する。上記第４段階で、上記ノード制御モジュールは、上記第４クロック信号の制御下、上記第４クロック信号を上記第３ノードに提供し、上記第３ノードの電位制御下、上記直流信号を上記第１ノードに提供し、上記タッチ切換モジュールは、上記第１タッチ制御信号の制御下、上記第１ノードと上記第２ノードを導通状態にするとともに、上記第１ノードの電位を上記第２ノードに提供し、上記第２出力モジュールは、上記第３ノードの電位制御下、上記直流信号を上記駆動信号出力端子に提供する。上記タッチ段階で、上記タッチ切換モジュールは、上記第１タッチ制御信号の制御下、上記第１ノードと上記第２ノードを遮断状態にし、上記第１出力モジュールは、フローティング状態にある上記第２ノードと上記駆動信号出力端子の電圧差を直前時間区間の電圧差に保持し、上記ノード制御モジュールは、上記第２ノードの制御下、上記第２タッチ制御信号を上記第３ノードに提供し、又は、上記ノード制御モジュールは、その第１端子とフローティング状態にある上記第３ノードの電圧差を直前時間区間の電圧差に保持し、上記第２出力モジュールは、上記第３ノードの電位制御下、上記直流信号を上記駆動信号出力端子に提供する。
また、上記タッチ段階は、表示段階の上記第１段階、第２段階、第３段階及び第４段階のうち、任意の隣接する両段階の間に挿入され、又は、表示段階の上記第４段階の後に挿入される。
また、タッチ段階が上記第１段階と第２段階の間、又は上記第２段階と第３段階の間、又は第３段階と第４段階の間に挿入されると、上記タッチ切換モジュールは、第１タッチ制御信号の制御下、第１ノードと第２ノードを遮断状態にし、上記第１出力モジュールは、フローティング状態にある第２ノードと駆動信号出力端子の電圧差を直前時間区間の電圧差に保持し、上記ノード制御モジュールは、第２ノードの制御下、第２タッチ制御信号を第３ノードに提供し、上記第２出力モジュールは、第３ノードの電位制御下、直流信号を駆動信号出力端子に提供する。タッチ段階が第４段階の後に挿入されると、上記タッチ切換モジュールは、第１タッチ制御信号の制御下、第１ノードと第２ノードを遮断状態にし、上記ノード制御モジュールは、その第１端子とフローティング状態にある第３ノードの電圧差を直前時間区間の電圧差に保持し、上記第２出力モジュールは、第３ノードの電位制御下、直流信号を駆動信号出力端子に提供する。
本開示の一部の実施例は、上記のシフトレジスタ、その駆動方法、ゲートドライバ回路及び表示装置を提供する。上記シフトレジスタは、入力モジュールと、リセットモジュールと、タッチ切換モジュールと、ノード制御モジュールと、第１出力モジュールと、第２出力モジュールとを含む。ここで、入力モジュールは、入力信号と第１クロック信号により第１ノードの電位を調整する。リセットモジュールは、リセット信号と第３クロック信号により第１ノードの電位を調整する。タッチ切換モジュールは、第１タッチ制御信号により、表示段階で第１ノードと第２ノードを導通状態に、タッチ段階で第１ノードと第２ノードを遮断状態にするように調整する。ノード制御モジュールは、直流信号、第４クロック信号、第２タッチ制御信号、第２ノードの電位及び第３ノードの電位により第１ノードの電位と第３ノードの電位を調整する。第１出力モジュールは、第２クロック信号と第２ノードの電位により駆動信号出力端子の電位を調整する。第２出力モジュールは、直流信号と第３ノードの電位により駆動信号出力端子の電位を調整する。当該シフトレジスタは、上記６個のモジュールの相互協力により、表示段階の任意の隣接する両時間区間の間にタッチ段階を挿入することができ、タッチ段階にシフトレジスタの駆動信号出力端子から直流信号を出力させ、タッチ段階終了後、表示段階の作動状態が続く。当該シフトレジスタは、構造が簡単であり狭額縁化に有利であるのみならず、任意の表示時間区間内にタッチ時間区間を挿入することができる。
本開示の一部の実施例や関連技術をより明確に説明するために、以下、実施例や関連技術の記載に必要とされる図面を簡単に紹介する。明らかに、以下の記載に関する図面は、単に本開示の一部の実施例である。当業者にとって、創造性のある作業をしない前提で、これらの図面から他の図面を得ることもできる。
本開示の一部の実施例によるシフトレジスタの構造模式図その１である。 本開示の一部の実施例によるシフトレジスタの構造模式図その２である。 図１ａによるシフトレジスタの具体構造模式図その１である。 図１ａによるシフトレジスタの具体構造模式図その２である。 図１ｂによるシフトレジスタの具体構造模式図その１である。 図１ｂによるシフトレジスタの具体構造模式図その２である。 図１ｂによるシフトレジスタの具体構造模式図その３である。 図１ｂによるシフトレジスタの具体構造模式図その４である。 図１ｂによるシフトレジスタの具体構造模式図その５である。 図１ｂによるシフトレジスタの具体構造模式図その６である。 図２ａに示すシフトレジスタの回路シーケンス図である。 図２ａに示すシフトレジスタの回路シーケンス図である。 図２ａに示すシフトレジスタの回路シーケンス図である。 図２ａに示すシフトレジスタの回路シーケンス図である。 図２ａに示すシフトレジスタの回路シーケンス図である。 本開示の一部の実施例による単方向走査機能を持つゲートドライバ回路の構造模式図である。 図６によるゲートドライバ回路の順方向走査時の部分回路シーケンス図である。 図６によるゲートドライバ回路の逆方向走査時の部分回路シーケンス図である。
本開示の実施例の目的、技術及び利点をより明確にするために、以下、本開示の実施例の図面と共に、本開示の実施例の技術を明確且つ完全的に記載する。明らかに、記載する実施例は、本開示の実施例の一部であり、全てではない。記載する本開示の実施例に基づき、当業者が為しえる全ての実施例は、本文の保護範囲に属する。
別途に定義することを除き、ここで使用される技術用語や科学用語は、本開示の所属する分野の一般技能を持つ者が理解する通常の意味である。本開示の明細書及び特許請求の範囲に使用される「第１」、「第２」及び類似用語は、単に異なる構成部分を区別するためのものであり、順番、数量又は重要度をいっさい表さない。同様に、「１つ」又は「一」などその他の類似用語は、少なくとも１つ存在することを表し、数の限定ではない。「接続」や「連結」などその他の類似用語は、物理や機械的接続に限定するのではなく、直接か間接かを関係なしに、電気的接続も含む。「上」、「下」、「左」、「右」などは、相対的位置関係を表すものであり、記載対象の絶対位置が変わると、当該相対的位置関係も対応的に変わる。
以下、図面と共に、本開示の一部の実施例によるシフトレジスタ、その駆動方法、ゲートドライバ回路及び表示装置の具体的な実施形態を詳細に説明する。
本実施例によるシフトレジスタは、図１ａに示すように、入力モジュール１と、リセットモジュール２と、タッチ切換モジュール３と、ノード制御モジュール４と、第１出力モジュール５と、第２出力モジュール６とを含む。ここで、第１端子が入力信号Ｉｎｐｕｔを受信し、第２端子が第１クロック信号ＣＫ１を受信し、第３端子が第１ノードＡと接続する入力モジュール１は、入力信号Ｉｎｐｕｔの電位と第１クロック信号ＣＫ１の電位が共に第１電位であるとき、第１ノードＡの電位を第１電位にする。第１端子がリセット信号Ｒｅｓｅｔを受信し、第２端子が第３クロック信号ＣＫ３を受信し、第３端子が第１ノードＡと接続するリセットモジュール２は、リセット信号Ｒｅｓｅｔの電位と第３クロック信号ＣＫ３の電位が共に第１電位であるとき、第１ノードＡの電位を第１電位にする。第１端子が第１タッチ制御信号Ｇ１を受信し、第２端子が第１ノードＡと接続し、第３端子が第２ノードＢと接続するタッチ切換モジュール３は、第１タッチ制御信号Ｇ１の制御下、表示段階で第１ノードＡと第２ノードＢを導通させ、タッチ段階で第１ノードＡと第２ノードＢを遮断させる。第１端子が直流信号Ｖを受信し、第２端子が第４クロック信号ＣＫ４を受信し、第３端子が第２タッチ制御信号Ｇ２を受信し、第４端子が第１ノードＡと接続し、第５端子が第２ノードＢと接続し、第６端子が第３ノードＣと接続するノード制御モジュール４は、第３ノードＣの電位が第１電位であるとき、直流信号Ｖを第１ノードＡに提供し、第４クロック信号ＣＫ４の電位が第１電位であるとき、第４クロック信号ＣＫ４を第３ノードＣに提供し、第２ノードＢの電位が第１電位であるとき、第２タッチ制御信号Ｇ２を第３ノードＣに提供し、第３ノードＣがフローティング状態にあるとき、ノード制御モジュールの第１端子と第３ノードＣの電圧差を直前時間区間の電圧差に保持する。第１端子が第２ノードＢと接続し、第２端子が第２クロック信号ＣＫ２を受信し、第３端子がシフトレジスタの駆動信号出力端子Ｏｕｔｐｕｔと接続する第１出力モジュール５は、第２ノードＢの電位が第１電位であるとき、第２クロック信号ＣＫ２を駆動信号出力端子Ｏｕｔｐｕｔに提供し、第２ノードＢがフローティング状態にあるとき、第２ノードＢと駆動信号出力端子Ｏｕｔｐｕｔの電圧差を直前時間区間の電圧差に保持する。第１端子が第３ノードＣと接続し、第２端子が直流信号Ｖを受信し、第３端子が駆動信号出力端子Ｏｕｔｐｕｔと接続する第２出力モジュール６は、第３ノードＣの電位が第１電位であるとき、直流信号Ｖを駆動信号出力端子Ｏｕｔｐｕｔに提供する。入力信号Ｉｎｐｕｔの有効パルス信号が高電位であるとき、第１電位が高電位であり、直流信号Ｖが低電位であり、第２タッチ制御信号Ｇ２の電位が表示段階で低電位、タッチ段階で高電位である。入力信号Ｉｎｐｕｔの有効パルス信号が低電位であるとき、第１電位が低電位であり、直流信号Ｖが高電位であり、第２タッチ制御信号Ｇ２の電位が表示段階で高電位、タッチ段階で低電位である。
本開示の一部の実施例による上記シフトレジスタは、入力モジュールと、リセットモジュールと、タッチ切換モジュールと、ノード制御モジュールと、第１出力モジュールと、第２出力モジュールとを含む。ここで、入力モジュールは、入力信号と第１クロック信号により第１ノードの電位を調整する。リセットモジュールは、リセット信号と第３クロック信号により第１ノードの電位を調整する。タッチ切換モジュールは、第１タッチ制御信号により、表示段階で第１ノードと第２ノードを導通状態に、タッチ段階で第１ノードと第２ノードを遮断状態にするように調整する。ノード制御モジュールは、直流信号、第４クロック信号、第２タッチ制御信号、第２ノードの電位及び第３ノードの電位により第１ノードの電位と第３ノードの電位を調整する。第１出力モジュールは、第２クロック信号と第２ノードの電位により駆動信号出力端子の電位を調整する。第２出力モジュールは、直流信号と第３ノードの電位により駆動信号出力端子の電位を調整する。当該シフトレジスタは、上記６個のモジュールの相互協力により、表示段階の任意の隣接する両時間区間の間にタッチ段階を挿入することができ、タッチ段階にシフトレジスタの駆動信号出力端子から直流信号を出力させ、タッチ段階終了後、表示段階の作動状態が続く。当該シフトレジスタは、構造が簡単であり狭額縁化に有利であるのみならず、任意の表示時間区間内にタッチ時間区間を挿入することができる。
なお、本開示の一部の実施例による上記シフトレジスタは、表示段階で、第１クロック信号、第２クロック信号、第３クロック信号、第４クロック信号の周期が同一であり、デューティー比が同一である。入力信号の有効パルス信号が高電位であるとき、入力信号の立ち上がり縁が第１クロック信号の立ち上がり縁と揃い、リセット信号の立ち上がり縁が第３クロック信号の立ち上がり縁と揃い、第１クロック信号の立ち下がり縁が第２クロック信号の立ち上がり縁及び入力信号の立ち下がり縁と揃い、第２クロック信号の立ち下がり縁が第３クロック信号の立ち上がり縁と揃い、第３クロック信号の立ち下がり縁が第４クロック信号の立ち上がり縁及びリセット信号の立ち下がり縁と揃い、第４クロック信号の立ち下がり縁が第１クロック信号の立ち上がり縁と揃い、且つそれらのデューティー比が全て０．２５である。又は、入力信号の有効パルス信号が低電位であるとき、入力信号の立ち下がり縁が第１クロック信号の立ち下がり縁と揃い、リセット信号の立ち下がり縁が第３クロック信号の立ち下がり縁と揃い、第１クロック信号の立ち上がり縁が第２クロック信号の立ち下がり縁及び入力信号の立ち上がり縁と揃い、第２クロック信号の立ち上がり縁が第３クロック信号の立ち下がり縁と揃い、第３クロック信号の立ち上がり縁が第４クロック信号の立ち下がり縁及びリセット信号の立ち上がり縁と揃い、第４クロック信号の立ち上がり縁が第１クロック信号の立ち下がり縁と揃い、且つそれらのデューティー比が全て０．７５である。
更に、本開示の一部の実施例による上記シフトレジスタのタッチ段階での駆動信号出力端子Ｏｕｔｐｕｔの電位を保証するために、本開示の一部の実施例による上記シフトレジスタにおいて、図１ｂに示すように、第１端子が第３タッチ制御信号ＣＫ３を受信し、第２端子が直流信号Ｖを受信し、第３端子が駆動信号出力端子Ｏｕｔｐｕｔと接続する第３出力モジュール７を含む。第３出力モジュール７は、第３タッチ制御信号ＣＫ３の制御下、タッチ段階で直流信号Ｖを駆動信号出力端子Ｏｕｔｐｕｔに提供する。
以下、具体的な実施例により、本開示を詳細に説明する。なお、本実施例は、本開示を更に説明するためのものであり、本開示を限定するものではない。
また、本開示の一部の実施例による上記シフトレジスタにおいて、図２ａ〜図４ｂに示すように、入力モジュール１は、ドレインが第１ノードＡと接続する第１スイッチングトランジスタＴ１を含む。図２ａ〜図３ｄに示すように、第１スイッチングトランジスタＴ１は、ゲートが入力信号Ｉｎｐｕｔを受信し、ソースが第１クロック信号ＣＫ１を受信する。又は、図４ａと図４ｂに示すように、第１スイッチングトランジスタＴ１は、ゲートが第１クロック信号ＣＫ１を受信し、ソースが入力信号Ｉｎｐｕｔを受信する。
また、具体的に実施する際に、入力信号Ｉｎｐｕｔの有効パルス信号が高電位であるとき、図２ａ、図３ａ、図３ｃ、図４ａに示すように、第１スイッチングトランジスタＴ１がＮ型スイッチングトランジスタであり、又は、入力信号Ｉｎｐｕｔの有効パルス信号が低電位であるとき、図２ｂ、図３ｂ、図３ｄ、図４ｂに示すように、第１スイッチングトランジスタＴ１がＰ型スイッチングトランジスタであるが、ここでは限定しない。
更に、具体的に実施する際に、第１スイッチングトランジスタＴ１は、入力信号Ｉｎｐｕｔの電位と第１クロック信号ＣＫ１の電位が共に第１電位であるとき、第１ノードＡの電位を第１電位とする。
以上は、シフトレジスタの入力モジュールの具体構造を例示したが、具体的に実施する際に、入力モジュールの具体構造は、本開示の一部の実施例による上記構造に限定されず、当業者が把握するほかの構造であってもよく、ここでは限定されない。
また、本開示の一部の実施例による上記シフトレジスタにおいて、図２ａ〜図４ｂに示すように、リセットモジュール２は、ドレインが第１ノードＡと接続する第２スイッチングトランジスタＴ２を含む。図２ａ〜図３ｄに示すように、第２スイッチングトランジスタＴ２は、ゲートがリセット信号Ｒｅｓｅｔを受信し、ソースが第３クロック信号ＣＫ３を受信する。又は、図４ａと図４ｂに示すように、第２スイッチングトランジスタＴ２は、ゲートが第３クロック信号ＣＫ３を受信し、ソースがリセット信号Ｒｅｓｅｔを受信する。
また、具体的に実施する際に、入力信号Ｉｎｐｕｔの有効パルス信号が高電位であるとき、図２ａ、図３ａ、図３ｃ、図４ａに示すように、第２スイッチングトランジスタＴ２がＮ型スイッチングトランジスタであり、又は、入力信号Ｉｎｐｕｔの有効パルス信号が低電位であるとき、図２ｂ、図３ｂ、図３ｄ、図４ｂに示すように、第２スイッチングトランジスタＴ２がＰ型スイッチングトランジスタであるが、ここでは限定しない。
更に、具体的に実施する際に、第２スイッチングトランジスタＴ２は、リセット信号Ｒｅｓｅｔの電位と第３クロック信号ＣＫ３の電位が共に第１電位であるとき、第１ノードＡの電位を第１電位とする。
以上は、シフトレジスタのリセットモジュールの具体構造を例示したが、具体的に実施する際に、リセットモジュールの具体構造は、本開示の一部の実施例による上記構造に限定されず、当業者が把握するほかの構造であってもよく、ここでは限定されない。
また、本開示の一部の実施例による上記シフトレジスタにおいて、図２ａ〜図４ｂに示すように、タッチ切換モジュール３は、ゲートが第１タッチ制御信号Ｇ１を受信し、ソースが第１ノードＡと接続し、ドレインが第２ノードＢと接続する第３スイッチングトランジスタＴ３を含む。
また、具体的に実施する際に、入力信号Ｉｎｐｕｔの有効パルス信号が高電位であるとき、図２ａ、図３ａ、図３ｃ、図４ａに示すように、第３スイッチングトランジスタＴ３がＮ型スイッチングトランジスタであり、又は、図２ｂ、図３ｂ、図３ｄ、図４ｂに示すように、入力信号Ｉｎｐｕｔの有効パルス信号が低電位であるとき、第３スイッチングトランジスタＴ３がＰ型スイッチングトランジスタであるが、ここでは限定しない。
更に、具体的に実施する際に、表示段階で、第３スイッチングトランジスタＴ３は、第１タッチ制御信号Ｇ１の制御下、導通状態にあるため、第１ノードＡと第２ノードＢとを導通状態にする。タッチ段階で、第３スイッチングトランジスタＴ３は、第１タッチ制御信号Ｇ１の制御下、遮断状態にあるため、第１ノードＡと第２ノードＢとを遮断状態にする。
以上は、シフトレジスタのタッチ切換モジュールの具体構造を例示したが、具体的に実施する際に、タッチ切換モジュールの具体構造は、本開示の一部の実施例による上記構造に限定されず、当業者が把握するほかの構造であってもよく、ここでは限定されない。
また、本開示の一部の実施例による上記シフトレジスタにおいて、図２ａ〜図４ｂに示すように、ノード制御モジュール４は、ゲートが第３ノードＣと接続し、ソースが直流信号Ｖを受信し、ドレインが第１ノードＡと接続する第４スイッチングトランジスタＴ４と、ゲートとソースが共に第４クロック信号ＣＫ４を受信し、ドレインが第３ノードＣと接続する第５スイッチングトランジスタＴ５と、ゲートが第２ノードＢと接続し、ソースが第２タッチ制御信号Ｇ２を受信し、ドレインが第３ノードＣと接続する第６スイッチングトランジスタＴ６と、一端が第３ノードＣと接続し、他端が直流信号Ｖを受信する第１コンデンサＣ１とを含む。
また、具体的に実施する際に、入力信号Ｉｎｐｕｔの有効パルス信号が高電位であるとき、図２ａ、図３ａ、図３ｃ、図４ａに示すように、第４スイッチングトランジスタＴ４、第５スイッチングトランジスタＴ５、第６スイッチングトランジスタＴ６がＮ型スイッチングトランジスタであり、又は、入力信号Ｉｎｐｕｔの有効パルス信号が低電位であるとき、図２ｂ、図３ｂ、図３ｄ、図４ｂに示すように、第４スイッチングトランジスタＴ４、第５スイッチングトランジスタＴ５、第６スイッチングトランジスタＴ６がＰ型スイッチングトランジスタであるが、ここでは限定しない。
更に、具体的に実施する際に、第４スイッチングトランジスタＴ４は、第３ノードＣの電位制御下、導通状態にあるとき、直流信号Ｖを第１ノードＡに提供する。第５スイッチングトランジスタＴ５は、第４クロック信号ＣＫ４の制御下、導通状態にあるとき、第４クロック信号ＣＫ４を第３ノードＣに提供する。第６スイッチングトランジスタＴ６は、第２ノードＢの制御下、導通状態にあるとき、第２タッチ制御信号Ｇ２を第３ノードＣに提供する。第３ノードＣがフローティング状態にあるとき、コンデンサのブートストラップ作用により、第４スイッチングトランジスタＴ４のソースと第３ノードＣの電圧差を直前時間区間の電圧差に保持する。
以上は、シフトレジスタのノード制御モジュールの具体構造を例示したが、具体的に実施する際に、ノード制御モジュールの具体構造は、本開示の一部の実施例による上記構造に限定されず、当業者が把握するほかの構造であってもよく、ここでは限定されない。
また、本開示の一部の実施例による上記シフトレジスタにおいて、図２ａ〜図４ｂに示すように、第１出力モジュール５は、ゲートが第２ノードＢと接続し、ソースが第２クロック信号ＣＫ２を受信し、ドレインが駆動信号出力端子Ｏｕｔｐｕｔと接続する第７スイッチングトランジスタＴ７と、一端が第２ノードＢと接続し、他端が駆動信号出力端子Ｏｕｔｐｕｔと接続する第２コンデンサＣ２とを含む。
また、具体的に実施する際に、入力信号Ｉｎｐｕｔの有効パルス信号が高電位であるとき、図２ａ、図３ａ、図３ｃ、図４ａに示すように、第７スイッチングトランジスタＴ７がＮ型スイッチングトランジスタであり、又は、入力信号Ｉｎｐｕｔの有効パルス信号が低電位であるとき、図２ｂ、図３ｂ、図３ｄ、図４ｂに示すように、第７スイッチングトランジスタＴ７がＰ型スイッチングトランジスタであるが、ここでは限定しない。
更に、具体的に実施する際に、第７スイッチングトランジスタＴ７は、第２ノードＢの制御下、導通状態にあるとき、第２クロック信号ＣＫ２を駆動信号出力端子Ｏｕｔｐｕｔに提供する。第２ノードＢがフローティング状態にあるとき、第２コンデンサＣ２のブートストラップ作用により、第２ノードＢと駆動信号出力端子Ｏｕｔｐｕｔの電圧差を直前時間区間の電圧差に保持する。
以上は、シフトレジスタの第１出力モジュールの具体構造を例示したが、具体的に実施する際に、第１出力モジュールの具体構造は、本開示の一部の実施例による上記構造に限定されず、当業者が把握するほかの構造であってもよく、ここでは限定されない。
また、本開示の一部の実施例による上記シフトレジスタにおいて、図２ａ〜図４ｂに示すように、第２出力モジュール６は、ゲートが第３ノードＣと接続し、ソースが直流信号Ｖを受信し、ドレインが駆動信号出力端子Ｏｕｔｐｕｔと接続する第８スイッチングトランジスタＴ８を含む。
また、具体的に実施する際に、入力信号Ｉｎｐｕｔの有効パルス信号が高電位であるとき、図２ａ、図３ａ、図３ｃ、図４ａに示すように、第８スイッチングトランジスタＴ８がＮ型スイッチングトランジスタであり、又は、入力信号Ｉｎｐｕｔの有効パルス信号が低電位であるとき、図２ｂ、図３ｂ、図３ｄ、図４ｂに示すように、第８スイッチングトランジスタＴ８がＰ型スイッチングトランジスタであるが、ここでは限定しない。
更に、具体的に実施する際に、第８スイッチングトランジスタＴ８は、第３ノードＣの制御下、導通状態にあるとき、直流信号Ｖを駆動信号出力端子Ｏｕｔｐｕｔに提供する。
以上は、シフトレジスタの第２出力モジュールの具体構造を例示したが、具体的に実施する際に、第２出力モジュールの具体構造は、本開示の一部の実施例による上記構造に限定されず、当業者が把握するほかの構造であってもよく、ここでは限定されない。
また、本開示の一部の実施例による上記シフトレジスタにおいて、図３ａ〜図３ｄに示すように、第３出力モジュール７は、第９スイッチングトランジスタＴ９を含む。図３ａと図３ｂに示すように、第９スイッチングトランジスタＴ９は、ゲートが第３タッチ制御信号Ｇ３を受信し、ソースが直流信号Ｖを受信し、ドレインが駆動信号出力端子Ｏｕｔｐｕｔと接続する。
また、具体的に実施する際に、図３ａに示すように、第９スイッチングトランジスタＴ９がＮ型スイッチングトランジスタであり、又は、図３ｂに示すように、第９スイッチングトランジスタＴ９がＰ型スイッチングトランジスタであるが、ここでは限定しない。
更に、具体的に実施する際に、第９スイッチングトランジスタＴ９は、第３タッチ制御信号Ｇ３の制御下、導通状態にあるとき、タッチ段階で直流信号Ｖを駆動信号出力端子Ｏｕｔｐｕｔに提供する。
更に、具体的に実施する際に、第２タッチ制御信号Ｇ２と第３タッチ制御信号Ｇ３は、同一のタッチ制御信号であってもよい。図３ｃと図３ｄに示すように、第９スイッチングトランジスタＴ９は、ゲートが第２タッチ制御信号Ｇ２を受信し、ソースが直流信号Ｖを受信し、ドレインが駆動信号出力端子Ｏｕｔｐｕｔと接続する。
また、具体的に実施する際に、図３ｃに示すように、入力信号Ｉｎｐｕｔの有効パルス信号が高電位であるとき、第９スイッチングトランジスタＴ９がＮ型スイッチングトランジスタであり、又は、図３ｄに示すように、入力信号Ｉｎｐｕｔの有効パルス信号が低電位であるとき、第９スイッチングトランジスタＴ９がＰ型スイッチングトランジスタであるが、ここでは限定しない。
以上は、シフトレジスタの第３出力モジュールの具体構造を例示したが、具体的に実施する際に、第３出力モジュールの具体構造は、本開示の一部の実施例による上記構造に限定されず、当業者が把握するほかの構造であってもよく、ここでは限定されない。
また、本開示の一部の実施例による上記シフトレジスタにおいて、スイッチングトランジスタは、通常同一材質のトランジスタを採用する。具体的に実施する際に、入力信号の有効パルス信号が高電位であるとき、全てのスイッチングトランジスタがＮ型トランジスタであり、入力信号の有効パルス信号が低電位であるとき、全てのスイッチングトランジスタがＰ型トランジスタである。
更に、具体的に実施する際に、Ｎ型スイッチングトランジスタは、高電位作用で導通するが、低電位作用で遮断する。Ｐ型スイッチングトランジスタは、高電位作用で遮断するが、低電位作用で導通する。
なお、本開示の上記実施例に言及したスイッチングトランジスタは、いずれも金属酸化物半導体電界効果トランジスタ（ＭＯＳ；Ｍｅｔａl Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。具体的に実施する際に、これらのトランジスタのソースとドレインは、トランジスタのタイプ及び入力信号の相違により、その機能が相互に交替することができるが、ここで具体的に区別しない。
更に、本開示の一部の実施例による上記シフトレジスタにおいて、入力モジュールとリセットモジュールは、対称に設計されたため、機能の相互交替ができる。従って、本開示の一部の実施例による上記シフトレジスタは、双方向走査ができる。逆方向走査時、シフトレジスタの入力モジュールとリセットモジュールの機能を相互に交替させ、即ち、順方向走査に対し、リセットモジュールを入力モジュールとし、リセット信号を入力信号とし、入力モジュールをリセットモジュールとし、入力信号をリセット信号とする。リセット信号の有効パルス信号が高電位であるとき、リセット信号の立ち上がり縁が第３クロック信号の立ち上がり縁と揃い、入力信号の立ち上がり縁が第１クロック信号の立ち上がり縁と揃い、第３クロック信号の立ち下がり縁が第２クロック信号の立ち上がり縁及びリセット信号の立ち下がり縁と揃い、第２クロック信号の立ち下がり縁が第１クロック信号の立ち上がり縁と揃い、第１クロック信号の立ち下がり縁が第４クロック信号の立ち上がり縁及び入力信号の立ち下がり縁と揃い、第４クロック信号の立ち下がり縁が第３クロック信号の立ち上がり縁と揃う。又は、リセット信号の有効パルス信号が低電位であるとき、リセット信号の立ち下がり縁が第３クロック信号の立ち下がり縁と揃い、入力信号の立ち下がり縁が第１クロック信号の立ち下がり縁と揃い、第３クロック信号の立ち上がり縁が第２クロック信号の立ち下がり縁及びリセット信号の立ち上がり縁と揃い、第２クロック信号の立ち上がり縁が第１クロック信号の立ち下がり縁と揃い、第１クロック信号の立ち上がり縁が第４クロック信号の立ち下がり縁及び入力信号の立ち上がり縁と揃い、第４クロック信号の立ち上がり縁が第３クロック信号の立ち下がり縁と揃う。
以下、回路のシーケンス図とともに、順方向走査を例として本開示の一部の実施例による上記シフトレジスタの作動過程を記載する。以下の記載では、１が高電位信号、０が低電位信号を表す。
一部の例において、図２ａに示すシフトレジスタの構造を例としてその作動過程を記載する。図２ａに示すシフトレジスタにおいて、全てのスイッチングトランジスタがＮ型スイッチングトランジスタであり、各Ｎ型スイッチングトランジスタが高電位作用で導通し、低電位作用で遮断する。また、直流信号Ｖが低電位であり、第１タッチ制御信号Ｇ１の電位が表示段階で高電位、第２タッチ制御信号Ｇ２の電位が表示段階で低電位であり、対応する入出力シーケンス図を図５ａに示す。具体的に、図５ａに示す入出力シーケンス図の表示段階Ｓ１を取り上げる。ここで、表示段階Ｓ１は、ａ、ｂ、ｃ、ｄの四段階に分けられる。
表示段階Ｓ１において、Ｇ１＝１、Ｇ２＝０、Ｖ＝０。Ｇ１＝１のため、第３スイッチングトランジスタＴ３が導通し、第１ノードＡと第２ノートＢを導通状態にする。
段階ａにおいて、ＣＫ１＝１、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝０、Ｉｎｐｕｔ＝１、Ｒｅｓｅｔ＝０。Ｉｎｐｕｔ＝１のため、第１スイッチングトランジスタＴ１が導通する。第１スイッチングトランジスタＴ１が導通し入力信号Ｉｎｐｕｔの電位を第１ノードＡに提供するため、第１ノードＡの電位が高電位である。Ｒｅｓｅｔ＝０のため、第２スイッチングトランジスタＴ２が遮断する。第１ノードＡと第２ノートＢが導通状態にあるため、第２ノートＢの電位が高電位である。第２ノートＢの電位が高電位であるため、第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が導通する。第６スイッチングトランジスタＴ６が導通し低電位の第２タッチ制御信号Ｇ２を第３ノードＣに提供するため、第３ノードＣの電位が低電位である。第３ノードＣの電位が低電位であるため、第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が遮断する。ＣＫ４＝０のため、第５スイッチングトランジスタＴ５が遮断する。第７スイッチングトランジスタＴ７が導通し低電位の第２クロック信号ＣＫ２を駆動信号出力端子Ｏｕｔｐｕｔに提供するため、第２コンデンサＣ２の充電が開始し、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。
段階ｂにおいて、ＣＫ１＝０、ＣＫ２＝１、ＣＫ３＝０、ＣＫ４＝０、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝０のため、第２スイッチングトランジスタＴ２が遮断する。ＣＫ４＝０のため、第５スイッチングトランジスタＴ５が遮断する。第２ノートＢがフローティング状態（Ｆlｏａｔｉｎｇ）にあるため、第２コンデンサＣ２のブートストラップ作用により、第２コンデンサＣ２の両端の電圧差が維持されるよう第２ノートＢの電位が更に引き上げられ、当該段階で第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が導通することを保証する。第６スイッチングトランジスタＴ６が導通し低電位の第２タッチ制御信号Ｇ２を第３ノードＣに提供するため、第３ノードＣの電位が低電位である。第３ノードＣの電位が低電位であるため、第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が遮断する。第７スイッチングトランジスタＴ７が導通し高電位の第２クロック信号ＣＫ２を駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから高電位走査信号が出力される。
段階ｃにおいて、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝１、ＣＫ４＝０、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝１。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝１のため、第２スイッチングトランジスタＴ２が導通しリセット信号の電位を第１ノードＡに提供する。従って、第１ノードＡの電位が高電位である。第１ノードＡと第２ノートＢが導通状態にあるため、第２ノートＢの電位が高電位である。第２ノートＢの電位が高電位であるため、第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が導通する。第６スイッチングトランジスタＴ６が導通し低電位の第２タッチ制御信号Ｇ２を第３ノードＣに提供するため、第３ノードＣの電位が低電位である。第３ノードＣの電位が低電位であるため、第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が遮断する。ＣＫ４＝０のため、第５スイッチングトランジスタＴ５が遮断する。第７スイッチングトランジスタＴ７が導通し低電位の第２クロック信号ＣＫ２を駆動信号出力端子Ｏｕｔｐｕｔに提供するため、第１コンデンサＣ１の充電が開始し、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。
段階ｄにおいて、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝１、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝０のため、第２スイッチングトランジスタＴ２が遮断する。ＣＫ４＝１のため、第５スイッチングトランジスタＴ５が導通する。第５スイッチングトランジスタＴ５が導通し高電位の第４クロック信号ＣＫ４を第３ノードＣに提供するため、第３ノードＣの電位が高電位であり、第１コンデンサＣ１の充電が開始する。第３ノードＣの電位が高電位であるため、第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が導通する。第４スイッチングトランジスタＴ４が導通し低電位の直流信号Ｖを第１ノードＡに提供するため、第１ノードＡの電位が低電位である。第１ノードＡと第２ノートＢが導通状態にあるため、第２ノートＢの電位が低電位である。第２ノートＢの電位が低電位であるため、第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が遮断する。第８スイッチングトランジスタＴ８が導通し低電位の直流信号Ｖを駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。
段階ｄ終了後、Ｖ＝０、Ｇ１＝１、Ｇ２＝１、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝０のため、第２スイッチングトランジスタＴ２が遮断する。ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝１のとき、第３ノードＣがフローティング状態（Ｆlｏａｔｉｎｇ）にある。第１コンデンサＣ１のブートストラップ作用により、第１コンデンサＣ１の両端の電圧差が維持されるよう第３ノートＣの電位が高電位に維持され、当該段階で第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が導通することを保証する。ＣＫ４＝１のたびに、第１コンデンサＣ１の充電が開始する。第４スイッチングトランジスタＴ４が導通し低電位の直流信号Ｖを第１ノードＡに提供するため、第１ノードＡの電位が低電位である。第１ノードＡと第２ノートＢが導通状態にあるため、第２ノートＢの電位が低電位である。第２ノートＢの電位が低電位であるため、第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が遮断する。第８スイッチングトランジスタＴ８が導通し低電位の直流信号Ｖを駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。
本開示の一部の実施例による上記シフトレジスタにおいて、表示段階Ｓ１における段階ｄの終了後、ＣＫ４＝１のたびに、第１コンデンサＣ１の充電が開始し、第１コンデンサＣ１により、ＣＫ１＝１、ＣＫ２＝１、ＣＫ３＝１のときに第３ノートＣの電位を高電位に維持する。駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力されるよう、次のフレームが開始するまで第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８が導通する。
一部の例において、図２ａに示すシフトレジスタの構造を例としてその作動過程を記載する。上記例を基として、タッチ段階Ｓ２を表示段階Ｓ１の段階ｄの後に挿入し、第１タッチ制御信号Ｇ１の電位がタッチ段階で低電位であり、第２タッチ制御信号Ｇ２の電位がタッチ段階で高電位であり、対応する入出力シーケンス図を図５ｂに示す。具体的に、図５ｂに示す入出力シーケンス図の表示段階Ｓ１、タッチ段階Ｓ２、表示段階Ｓ３を取り上げる。ここで、表示段階Ｓ１は、ａ、ｂ、ｃ、ｄの四段階に分けられる。
表示段階Ｓ１において、Ｇ１＝１、Ｇ２＝０、Ｖ＝０。Ｇ１＝１のため、第３スイッチングトランジスタＴ３が導通し、第１ノードＡと第２ノートＢを導通状態にする。
ここで、段階ａにおいて、ＣＫ１＝１、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝０、Ｉｎｐｕｔ＝１、Ｒｅｓｅｔ＝０。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ａの作動過程と同じであるため、ここでは繰り返して記載しない。
段階ｂにおいて、ＣＫ１＝０、ＣＫ２＝１、ＣＫ３＝０、ＣＫ４＝０、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｂの作動過程と同じであるため、ここでは繰り返して記載しない。
段階ｃにおいて、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝１、ＣＫ４＝０、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝１。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｃの作動過程と同じであるため、ここでは繰り返して記載しない。
段階ｄにおいて、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝１、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｄの作動過程と同じであるため、ここでは繰り返して記載しない。
段階ｄ終了後、Ｖ＝０、Ｇ１＝１、Ｇ２＝１、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｄ終了後の作動過程と同じであるため、ここでは繰り返して記載しない。
タッチ段階Ｓ２において、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝０、Ｇ１＝０、Ｇ２＝１、Ｖ＝０、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。Ｇ１＝０のため、第３スイッチングトランジスタＴ３が遮断し、第１ノードＡと第２ノートＢを遮断状態にする。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝０のため、第２スイッチングトランジスタＴ２が遮断する。第３ノードＣがフローティング状態（Ｆlｏａｔｉｎｇ）にあるため、第１コンデンサＣ１のブートストラップ作用により、第１コンデンサＣ１の両端の電圧差が維持されるよう第３ノートＣの電位が高電位に維持され、当該段階で第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が導通することを保証する。第４スイッチングトランジスタＴ４が導通し低電位の直流信号Ｖを第１ノードＡに提供するため、第１ノードＡの電位が低電位である。第１ノードＡと第２ノートＢが遮断状態にあるため、第２ノートＢの電位が低電位に保持される。第２ノートＢの電位が低電位であるため、第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が遮断する。第８スイッチングトランジスタＴ８が導通し低電位の直流信号Ｖを駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。
表示段階Ｓ３において、Ｖ＝０、Ｇ１＝１、Ｇ２＝１、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝０のため、第２スイッチングトランジスタＴ２が遮断する。ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝１のとき、第３ノードＣがフローティング状態（Ｆlｏａｔｉｎｇ）にあり、第１コンデンサＣ１のブートストラップ作用により、第１コンデンサＣ１の両端の電圧差が維持されるよう第３ノートＣの電位が高電位に維持され、当該段階で第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が導通することを保証する。ＣＫ４＝１のたびに、第１コンデンサＣ１の充電が開始する。第４スイッチングトランジスタＴ４が導通し低電位の直流信号Ｖを第１ノードＡに提供するため、第１ノードＡの電位が低電位である。第１ノードＡと第２ノートＢが導通状態にあるため、第２ノートＢの電位が低電位である。第２ノートＢの電位が低電位であるため、第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が遮断する。第８スイッチングトランジスタＴ８が導通し低電位の直流信号Ｖを駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。表示段階Ｓ３の作動過程は、表示段階Ｓ１の段階ｄ終了後の作動過程と同一であることが分かる。ここでは繰り返して記載しない。
本開示の一部の実施例による上記シフトレジスタは、図５ａを参照して記載した例を基としてタッチ段階Ｓ２を表示段階Ｓ１の段階ｄ終了後に挿入し、タッチ段階で駆動信号出力端子Ｏｕｔｐｕｔから低電位に維持された走査信号を出力させ、タッチ段階終了後引き続き表示段階Ｓ１の段階ｄ終了後の作動過程を実行することを、たった８個のスイッチングトランジスタにより実現することができる。
一部の実施例において、図２ａに示すシフトレジスタの構造を例としてその作動過程を記載する。上記実施例を基として、タッチ段階Ｓ２を表示段階Ｓ１の段階ｃと段階ｄの間に挿入し、第１タッチ制御信号Ｇ１の電位がタッチ段階で低電位であり、第２タッチ制御信号Ｇ２の電位がタッチ段階で高電位であり、対応する入出力シーケンス図を図５ｃに示す。具体的に、図５ｃに示す入出力シーケンス図の表示段階Ｓ１、タッチ段階Ｓ２、表示段階Ｓ３の三段階を取り上げる。ここで、表示段階Ｓ１は、ａ、ｂ、ｃの三段階に分けられ、表示段階Ｓ３は、段階ｄを含む。
表示段階Ｓ１の段階ａにおいて、ＣＫ１＝１、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝０、Ｉｎｐｕｔ＝１、Ｒｅｓｅｔ＝０。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ａの作動過程と同じであるため、ここでは繰り返して記載しない。
段階ｂにおいて、ＣＫ１＝０、ＣＫ２＝１、ＣＫ３＝０、ＣＫ４＝０、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｂの作動過程と同じであるため、ここでは繰り返して記載しない。
段階ｃにおいて、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝１、ＣＫ４＝０、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝１。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｃの作動過程と同じであるため、ここでは繰り返して記載しない。
タッチ段階Ｓ２において、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝０、Ｇ１＝０、Ｇ２＝１、Ｖ＝０、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。Ｇ１＝０のため、第３スイッチングトランジスタＴ３が遮断し、第１ノードＡと第２ノートＢを遮断状態にする。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝０のため、第２スイッチングトランジスタＴ２が遮断する。第１ノードＡと第２ノートＢが遮断状態にあるため、第２ノードＢがフローティング状態（Ｆlｏａｔｉｎｇ）にある。第２コンデンサＣ２のブートストラップ作用により、第２コンデンサＣ２の両端の電圧差が維持されるよう第２ノートＢの電位が高電位に維持される。第２ノートＢの電位が高電位に維持されるため、第６スイッチングトランジスタＴ６が導通する。第６スイッチングトランジスタＴ６が導通し低電位の第２タッチ制御信号Ｇ２を第３ノートＣに提供するため、第３ノートＣの電位が高電位である。第３ノートＣの電位が高電位であるため、第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が導通する。第４スイッチングトランジスタＴ４が導通し低電位の直流信号Ｖを第１ノードＡに提供するため、第１ノードＡの電位が低電位である。第８スイッチングトランジスタＴ８が導通し低電位の直流信号Ｖを駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。
表示段階Ｓ３の段階ｄにおいて、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝１、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝０のため、第２スイッチングトランジスタＴ２が遮断する。ＣＫ４＝１のため、第５スイッチングトランジスタＴ５が導通する。第５スイッチングトランジスタＴ５が導通し高電位の第４クロック信号ＣＫ４を第３ノードＣに提供するため、第３ノードＣの電位が高電位であり、第１コンデンサＣ１の充電が開始する。第３ノードＣの電位が高電位であるため、第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が導通する。第４スイッチングトランジスタＴ４が導通し低電位の直流信号Ｖを第１ノードＡに提供するため、第１ノードＡの電位が低電位である。第１ノードＡと第２ノートＢが導通状態にあるため、第２ノートＢの電位が低電位である。第２ノートＢの電位が低電位であるため、第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が遮断する。第８スイッチングトランジスタＴ８が導通し低電位の直流信号Ｖを駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。表示段階Ｓ３の段階ｄの作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｄの作動過程と同じであることが分かる。ここでは繰り返して記載しない。
段階ｄ終了後、Ｖ＝０、Ｇ１＝１、Ｇ２＝１、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｄ終了後の作動過程と同じであるため、ここでは繰り返して記載しない。
本開示の一部の実施例による上記シフトレジスタは、図５ａを参照して記載した例を基としてタッチ段階Ｓ２を表示段階Ｓ１の段階ｃと段階ｄの間に挿入し、タッチ段階開始後、駆動信号出力端子Ｏｕｔｐｕｔから低電位に維持された走査信号を出力させることを、たった８個のスイッチングトランジスタにより実現することができる。
一部の実施例において、図２ａに示すシフトレジスタの構造を例としてその作動過程を記載する。図５ａを参照して記載した例を基として、タッチ段階Ｓ２を表示段階Ｓ１の段階ｂと段階ｃの間に挿入し、第１タッチ制御信号Ｇ１の電位がタッチ段階で低電位であり、第２タッチ制御信号Ｇ２の電位がタッチ段階で高電位であり、対応する入出力シーケンス図を図５ｄに示す。具体的に、図５ｄに示す入出力シーケンス図の表示段階Ｓ１、タッチ段階Ｓ２、表示段階Ｓ３の三段階を取り上げる。ここで、表示段階Ｓ１は、ａ、ｂの２段階に分けられ、表示段階Ｓ３は、段階ｃ、ｄの２段階に分けられる。
表示段階Ｓ１の段階ａにおいて、ＣＫ１＝１、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝０、Ｉｎｐｕｔ＝１、Ｒｅｓｅｔ＝０。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ａの作動過程と同じであるため、ここでは繰り返して記載しない。
段階ｂにおいて、ＣＫ１＝０、ＣＫ２＝１、ＣＫ３＝０、ＣＫ４＝０、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｂの作動過程と同じであるため、ここでは繰り返して記載しない。
タッチ段階Ｓ２において、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝０、Ｇ１＝０、Ｇ２＝１、Ｖ＝０、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。Ｇ１＝０のため、第３スイッチングトランジスタＴ３が遮断し、第１ノードＡと第２ノートＢを遮断状態にする。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝０のため、第２スイッチングトランジスタＴ２が遮断する。第２ノードＢがフローティング状態（Ｆlｏａｔｉｎｇ）にあるため、第２コンデンサＣ２のブートストラップ作用により、第２コンデンサＣ２の両端の電圧差が維持されるよう第２ノートＢの電位が高電位に維持され、当該段階で第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が導通することを保証する。第６スイッチングトランジスタＴ６が導通し高電位の第２タッチ制御信号Ｇ２を第３ノードＣに提供するため、第３ノードＣの電位が高電位である。第３ノードＣの電位が高電位であるため、第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が導通する。第８スイッチングトランジスタＴ８が導通し低電位の直流信号Ｖを駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。
表示段階Ｓ３の段階ｃにおいて、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝１、ＣＫ４＝０、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝１。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝１のため、第２スイッチングトランジスタＴ２が導通しリセット信号の電位を第１ノードＡに提供する。従って、第１ノードＡの電位が高電位である。第１ノードＡと第２ノートＢが導通状態にあるため、第２ノートＢの電位が高電位である。第２ノートＢの電位が高電位であるため、第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が導通する。第６スイッチングトランジスタＴ６が導通し低電位の第２タッチ制御信号Ｇ２の電位を第３ノードＣに提供するため、第３ノードＣの電位が低電位である。第３ノードＣの電位が低電位であるため、第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が遮断する。ＣＫ４＝０のため、第５スイッチングトランジスタＴ５が遮断する。第７スイッチングトランジスタＴ７が導通し低電位の第２クロック信号ＣＫ２を駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。表示段階Ｓ３の段階ｃの作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｃの作動過程と同じであることが分かる。ここでは繰り返して記載しない。
段階ｄにおいて、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝１、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝０のため、第２スイッチングトランジスタＴ２が遮断する。ＣＫ４＝１のため、第５スイッチングトランジスタＴ５が導通する。第５スイッチングトランジスタＴ５が導通し高電位の第４クロック信号ＣＫ４を第３ノードＣに提供するため、第３ノードの電位が高電位であり、第１コンデンサＣ１の充電が開始する。第３ノードＣの電位が高電位であるため、第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が導通する。第４スイッチングトランジスタＴ４が導通し低電位の直流信号Ｖを第１ノードＡに提供するため、第１ノードＡの電位が低電位である。第１ノードＡと第２ノートＢが導通状態にあるため、第２ノートＢの電位が低電位である。第２ノートＢの電位が低電位であるため、第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が遮断する。第８スイッチングトランジスタＴ８が導通し低電位の直流信号を駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。表示段階Ｓ３の段階ｄの作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｄの作動過程と同じであることが分かる。ここでは繰り返して記載しない。
段階ｄ終了後、Ｖ＝０、Ｇ１＝１、Ｇ２＝１、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｄ終了後の作動過程と同じであるため、ここでは繰り返して記載しない。
本開示の一部の実施例による上記シフトレジスタは、図５ａを参照して記載した例を基としてタッチ段階Ｓ２を表示段階Ｓ１の段階ｂと段階ｃの間に挿入し、タッチ段階Ｓ２開始後、駆動信号出力端子Ｏｕｔｐｕｔから低電位に維持された走査信号を出力させることを、たった８個のスイッチングトランジスタにより実現することができる。
一部の実施例において、図２ａに示すシフトレジスタの構造を例としてその作動過程を記載する。上記図５ａを参照して記載した例を基として、タッチ段階Ｓ２を表示段階Ｓ１の段階ａと段階ｂの間に挿入し、第１タッチ制御信号Ｇ１の電位がタッチ段階で低電位であり、第２タッチ制御信号Ｇ２の電位がタッチ段階で高電位であり、対応する入出力シーケンス図を図５ｅに示す。具体的に、図５ｅに示す入出力シーケンス図の表示段階Ｓ１、タッチ段階Ｓ２、表示段階Ｓ３の三段階を取り上げる。ここで、表示段階Ｓ１は、段階ａを含み、表示段階Ｓ３は、段階ｂ、ｃ、ｄの３段階に分けられる。
表示段階Ｓ３の段階ａにおいて、ＣＫ１＝１、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝０、Ｉｎｐｕｔ＝１、Ｒｅｓｅｔ＝０。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ａの作動過程と同じであるため、ここでは繰り返して記載しない。
タッチ段階Ｓ２において、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝０、Ｇ１＝０、Ｇ２＝１、Ｖ＝０。Ｇ１＝０のため、第３スイッチングトランジスタＴ３が遮断し、第１ノードＡと第２ノートＢを遮断状態にする。第２ノードＢがフローティング状態（Ｆlｏａｔｉｎｇ）にあるため、第２コンデンサＣ２のブートストラップ作用により、第２コンデンサＣ２の両端の電圧差が維持されるよう第２ノートＢの電位が高電位に維持され、当該段階で第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が導通することを保証する。第６スイッチングトランジスタＴ６が導通し高電位の第２タッチ制御信号Ｇ２を第３ノードＣに提供するため、第３ノードＣの電位が高電位である。第３ノードＣの電位が高電位であるため、第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が導通する。第８スイッチングトランジスタＴ８が導通し低電位の直流信号Ｖを駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。
表示段階Ｓ３の段階ｂにおいて、ＣＫ１＝０、ＣＫ２＝１、ＣＫ３＝０、ＣＫ４＝０、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝０のため、第２スイッチングトランジスタＴ２が遮断する。ＣＫ４＝０のため、第５スイッチングトランジスタＴ５が遮断する。第２ノートＢがフローティング状態（Ｆlｏａｔｉｎｇ）にあるため、第２コンデンサＣ２のブートストラップ作用により、第２コンデンサＣ２の両端の電圧差が維持されるよう第２ノートＢの電位が更に引き上げられ、当該段階で第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が導通することを保証する。第６スイッチングトランジスタＴ６が導通し低電位の第２タッチ制御信号Ｇ２を第３ノードＣに提供するため、第３ノードＣの電位が低電位である。第３ノードＣの電位が低電位であるため、第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が遮断する。第７スイッチングトランジスタＴ７が導通し高電位の第２クロック信号ＣＫ２を駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから高電位走査信号が出力される。表示段階Ｓ３の段階ｂの作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｂの作動過程と同じであることが分かる。
段階ｃにおいて、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝１、ＣＫ４＝０、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝１。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝１のため、第２スイッチングトランジスタＴ２が導通しリセット信号の電位を第１ノードＡに提供する。従って、第１ノードＡの電位が高電位である。第１ノードＡと第２ノートＢが導通状態にあるため、第２ノートＢの電位が高電位である。第２ノートＢの電位が高電位であるため、第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が導通する。第６スイッチングトランジスタＴ６が導通し低電位の第２タッチ制御信号Ｇ２の電位を第３ノードＣに提供するため、第３ノードＣの電位が低電位である。第３ノードＣの電位が低電位であるため、第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が遮断する。ＣＫ４＝０のため、第５スイッチングトランジスタＴ５が遮断する。第７スイッチングトランジスタＴ７が導通し低電位の第２クロック信号ＣＫ２を駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。表示段階Ｓ３の段階ｂの作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｃの作動過程と同じであることが分かる。
段階ｄにおいて、ＣＫ１＝０、ＣＫ２＝０、ＣＫ３＝０、ＣＫ４＝１、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。Ｉｎｐｕｔ＝０のため、第１スイッチングトランジスタＴ１が遮断する。Ｒｅｓｅｔ＝０のため、第２スイッチングトランジスタＴ２が遮断する。ＣＫ４＝１のため、第５スイッチングトランジスタＴ５が導通する。第５スイッチングトランジスタＴ５が導通し高電位の第４クロック信号ＣＫ４を第３ノードＣに提供するため、第３ノードの電位が高電位であり、第１コンデンサＣ１の充電が開始する。第３ノードＣの電位が高電位であるため、第４スイッチングトランジスタＴ４と第８スイッチングトランジスタＴ８の両方が導通する。第４スイッチングトランジスタＴ４が導通し低電位の直流信号Ｖを第１ノードＡに提供するため、第１ノードＡの電位が低電位である。第１ノードＡと第２ノートＢが導通状態にあるため、第２ノートＢの電位が低電位である。第２ノートＢの電位が低電位であるため、第６スイッチングトランジスタＴ６と第７スイッチングトランジスタＴ７の両方が遮断する。第８スイッチングトランジスタＴ８が導通し低電位の直流信号を駆動信号出力端子Ｏｕｔｐｕｔに提供するため、駆動信号出力端子Ｏｕｔｐｕｔから低電位走査信号が出力される。表示段階Ｓ３の段階ｂの作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｄの作動過程と同じであることが分かる。
段階ｄ終了後、Ｖ＝０、Ｇ１＝１、Ｇ２＝１、Ｉｎｐｕｔ＝０、Ｒｅｓｅｔ＝０。具体的な作動過程は、図５ａを参照して記載した例の表示段階Ｓ１の段階ｄ終了後の作動過程と同じであるため、ここでは繰り返して記載しない。
本開示の一部の実施例による上記シフトレジスタは、図５ａを参照して記載した例を基としてタッチ段階Ｓ２を表示段階Ｓ１の段階ａと段階ｂの間に挿入し、タッチ段階Ｓ２開始後、駆動信号出力端子Ｏｕｔｐｕｔから低電位に維持された走査信号を出力させることを、たった８個のスイッチングトランジスタにより実現することができる。
本開示の一部の実施例による上記シフトレジスタは、８個のスイッチングトランジスタにより、表示段階の任意の隣接する両時間区間の間にタッチ段階を挿入することができ、タッチ段階にシフトレジスタの駆動信号出力端子から直流信号を出力させ、タッチ段階終了後表示段階の作動状態が続く。当該シフトレジスタは、構造が簡単であり狭額縁化に有利であるのみならず、任意の表示時間区間内にタッチ時間区間を挿入することができる。
同一の発明構想に基づき、本開示の一部の実施例は、上記いずれか１つのシフトレジスタの駆動方法を提供する。当該方法は、第１段階、第２段階、第３段階及び第４段階を含む表示段階と、タッチ段階とを含む。第１段階で、入力モジュールは、入力信号の制御下、第１クロック信号を第１ノードに提供し、タッチ切換モジュールは、第１タッチ制御信号の制御下、第１ノードと第２ノードを導通状態にするとともに、第１ノードの電位を第２ノードに提供し、ノード制御モジュールは、第２ノードの電位制御下、第２タッチ制御信号を第３ノードに提供し、第１出力モジュールは、第２ノードの電位制御下、第２クロック信号を駆動信号出力端子に提供する。第２段階で、第１出力モジュールは、フローティング状態にある第２ノードと駆動信号出力端子の電圧差を直前時間区間の電圧差に保持し、第２ノードの電位制御下、第２クロック信号を駆動信号出力端子に提供し、ノード制御モジュールは、第２ノードの電位制御下、第２タッチ制御信号を第３ノードに提供する。第３段階で、リセットモジュールは、リセット信号の制御下、第３クロック信号を第１ノード二提供し、タッチ切換モジュールは、第１タッチ制御信号の制御下、第１ノードと第２ノードを導通状態にするとともに、第１ノードの電位を第２ノードに提供し、ノード制御モジュールは、第２ノードの電位制御下、第２タッチ制御信号を第３ノードに提供し、第１出力モジュールは、第２ノードの電位制御下、第２クロック信号を駆動信号出力端子に提供する。第４段階で、ノード制御モジュールは、第４クロック信号の制御下、第４クロック信号を第３ノードに提供し、第３ノードの電位制御下、直流信号を第１ノードに提供し、タッチ切換モジュールは、第１タッチ制御信号の制御下、第１ノードと第２ノードを導通状態にするとともに、第１ノードの電位を第２ノードに提供し、第２出力モジュールは、第３ノードの電位制御下、直流信号を駆動信号出力端子に提供する。タッチ段階で、タッチ切換モジュールは、第１タッチ制御信号の制御下、第１ノードと第２ノードを遮断状態にし、第１出力モジュールは、フローティング状態にある第２ノードと駆動信号出力端子の電圧差を直前時間区間の電圧差に保持し、ノード制御モジュールは、第２ノードの制御下、第２タッチ制御信号を第３ノードに提供し、又は、ノード制御モジュールは、その第１端子とフローティング状態にある第３ノードの電圧差を直前時間区間の電圧差に保持し、第２出力モジュールは、第３ノードの電位制御下、直流信号を駆動信号出力端子に提供する。
なお、本開示の一部の実施例による上記駆動方法において、タッチ段階は、表示段階の第１段階、第２段階、第３段階及び第４段階のうち、任意の隣接する両段階の間に挿入され、又は、表示段階の第４段階の後に挿入されるが、ここでは限定されない。
具体的に、タッチ段階が第１段階と第２段階の間、又は第２段階と第３段階の間、又は第３段階と第４段階の間に挿入されると、タッチ切換モジュールは、第１タッチ制御信号の制御下、第１ノードと第２ノードを遮断状態にし、第１出力モジュールは、フローティング状態にある第２ノードと駆動信号出力端子の電圧差を直前時間区間の電圧差に保持し、ノード制御モジュールは、第２ノードの制御下、第２タッチ制御信号を第３ノードに提供し、第２出力モジュールは、第３ノードの電位制御下、直流信号を駆動信号出力端子に提供する。タッチ段階が第４段階の後に挿入されると、タッチ切換モジュールは、第１タッチ制御信号の制御下、第１ノードと第２ノードを遮断状態にし、ノード制御モジュールは、その第１端子とフローティング状態にある第３ノードの電圧差を直前時間区間の電圧差に保持し、第２出力モジュールは、第３ノードの電位制御下、直流信号を駆動信号出力端子に提供する。
同一の発明構造に基づき、本開示の一部の実施例は、ゲートドライバ回路を更に提供する。図６に示すように、ゲートドライバ回路は、多段接続した複数のシフトレジスタＳＲ（１）、ＳＲ（２）……ＳＲ（ｎ）……ＳＲ（Ｎ−１）、ＳＲ（Ｎ）（計Ｎ個のシフトレジスタ、１≦ｎ≦Ｎ）を含む。１段目シフトレジスタＳＲ（１）の入力信号Ｉｎｐｕｔは、起動信号ＳＴＶから入力される。１段目シフトレジスタＳＲ（１）以外の各段シフトレジスタＳＲ（ｎ）は、その入力信号が１段上シフトレジスタＳＲ（ｎ−１）の駆動信号出力端子Ｏｕｔｐｕｔ＿ｎ−１から出力された走査信号により入力される。各段シフトレジスタＳＲ（ｎ）は、そのリセット信号Ｒｅｓｅｔが１段下シフトレジスタＳＲ（ｎ＋１）の駆動信号出力端子Ｏｕｔｐｕｔ＿ｎ＋１から出力される走査信号により入力される。
具体的に、上記ゲートドライバ回路の各シフトレジスタの具体的な構造は、本開示の上記シフトレジスタとは機能上、構造上同一であるため、繰り返して記載しない。
更に、本開示による上記ゲートドライバ回路において、第１クロック信号、第２クロック信号、第３クロック信号、第４クロック信号、第１タッチ制御信号、第２タッチ制御信号及び直流信号は、各段のシフトレジスタに入力される。
更に、本開示の一部の実施例による上記シフトレジスタにおいて、図６に示すように、４ｎ＋１段目シフトレジスタの第１クロック信号ＣＫ１、４ｎ＋２段目シフトレジスタの第４クロック信号ＣＫ４、４ｎ＋３段目シフトレジスタの第３クロック信号ＣＫ３、４ｎ＋４段目シフトレジスタの第２クロック信号ＣＫ２は、同一のクロック信号端子、即ち第１クロック信号端子ｃｋ１から入力される。４ｎ＋１段目シフトレジスタの第２クロック信号ＣＫ２、４ｎ＋２段目シフトレジスタの第１クロック信号ＣＫ１、４ｎ＋３段目シフトレジスタの第４クロック信号ＣＫ４、４ｎ＋４段目シフトレジスタの第３クロック信号ＣＫ３は、同一のクロック信号端子、即ち第２クロック信号端子ｃｋ２から入力される。４ｎ＋１段目シフトレジスタの第３クロック信号ＣＫ３、４ｎ＋２段目シフトレジスタの第２クロック信号ＣＫ２、４ｎ＋３段目シフトレジスタの第１クロック信号ＣＫ１、４ｎ＋４段目シフトレジスタの第４クロック信号ＣＫ４は、同一のクロック信号端子、即ち第３クロック信号端子ｃｋ３から入力される。４ｎ＋１段目シフトレジスタの第４クロック信号ＣＫ４、４ｎ＋２段目シフトレジスタの第３クロック信号ＣＫ３、４ｎ＋３段目シフトレジスタの第２クロック信号ＣＫ２、４ｎ＋４段目シフトレジスタの第１クロック信号ＣＫ１は、同一のクロック信号端子、即ち第４クロック信号端子ｃｋ４から入力される。
図６に示すゲートドライバ回路の構造を例とし、以下、図７ａに示すシーケンス図と共に、本開示の一部の実施例による上記ゲートドライバ回路の順方向走査の作動過程を記載する。
１２段目シフトレジスタＳＲ（１２）から走査信号を出力した後であって、１３段目シフトレジスタＳＲ（１３）から走査信号を出力する前にタッチ段階Ｓ２を挿入するとき、図７ａに示すように、具体的にタッチ段階Ｓ２において、１段目シフトレジスタＳＲ（１）の第１ノードＡ＿１の電位、第２ノードＢ＿１の電位及び駆動信号出力端子Ｏｕｔｐｕｔ＿１の電位は、共に低電位であり、第３ノードＣ＿１の電位は、高電位である。２段目シフトレジスタＳＲ（２）から１０段目シフトレジスタＳＲ（１０）の具体的な作動過程は、１段目シフトレジスタＳＲ（１）の作動過程とは同一であるため、その具体的なシーケンスが図７ａに示されていない。１１段目シフトレジスタＳＲ（１１）の具体的な作動過程は、図５ｃを参照して記載した一部の実施例において表示段階Ｓ１の段階ｃとｄの間にタッチ段階Ｓ２を挿入する作動過程に似ており、タッチ段階Ｓ２において、第１ノードＡ＿１１の電位、第２ノードＢ＿１１の電位及び駆動信号出力端子Ｏｕｔｐｕｔ＿１１の電位は、共に低電位であり、第３ノードＣ＿１１の電位は、高電位である。１２段目シフトレジスタＳＲ（１２）の具体的な作動過程は、図５ｄを参照して記載した一部の実施例において表示段階Ｓ１の段階ｂとｃの間にタッチ段階Ｓ２を挿入する作動過程と同一であり、タッチ段階Ｓ２において、第１ノードＡ＿１２の電位と駆動信号出力端子Ｏｕｔｐｕｔ＿１２の電位は、共に低電位であり、第２ノードＢ＿１２の電位と第３ノードＣ＿１２の電位は、高電位である。１３段目シフトレジスタＳＲ（１３）の具体的な作動過程は、図５ｅを参照して記載した一部の実施例において表示段階Ｓ１の段階ａとｂの間にタッチ段階Ｓ２を挿入する作動過程と同一であり、タッチ段階Ｓ２において、第１ノードＡ＿１３の電位と駆動信号出力端子Ｏｕｔｐｕｔ＿１３の電位は、共に低電位であり、第２ノードＢ＿１３の電位と第３ノードＣ＿１３の電位は、高電位である。１３段目シフトレジスタＳＲ（１３）以降の各シフトレジスタは、次のタッチ段階が開始し又は次のフレームが開始するまで、正常に走査信号を出力する。
上記ゲートドライバ回路は、ゲート線の双方向走査時に、各シフトレジスタの入力モジュールとリセットモジュールの機能を相互に交替させ、即ち、順方向走査に対し、逆方向走査時に各シフトレジスタのリセットモジュールを入力モジュールとし、リセット信号を入力信号とし、各シフトレジスタの入力モジュールをリセットモジュールとし、入力信号をリセット信号とする。このとき、回路の接続関係に変化がなく、単に回路の機能が変わる。
図６に示すゲートドライバ回路の構造を例とし、以下、図７ｂに示すシーケンス図と共に、本開示の一部の実施例による上記ゲートドライバ回路の逆方向走査の作動過程を記載する。
Ｎ−１１段目シフトレジスタＳＲ（Ｎ−１１）から走査信号を出力した後であって、Ｎ−１２段目シフトレジスタＳＲ（Ｎ−１２）から走査信号を出力する前にタッチ段階Ｓ２を挿入するとき、図７ｂに示すように、具体的にタッチ段階Ｓ２において、Ｎ段目シフトレジスタＳＲ（Ｎ）の第１ノードＡ＿Ｎの電位、第２ノードＢ＿Ｎの電位及び駆動信号出力端子Ｏｕｔｐｕｔ＿Ｎの電位は、共に低電位であり、第３ノードＣ＿Ｎの電位は、高電位である。Ｎ−１段目シフトレジスタＳＲ（Ｎ−１）からＮ−９段目シフトレジスタＳＲ（Ｎ−９）の具体的な作動過程は、Ｎ段目シフトレジスタＳＲ（Ｎ）の作動過程とは同一であるため、その具体的なシーケンスが図７ｂに示されていない。Ｎ−１０段目シフトレジスタＳＲ（Ｎ−１０）の具体的な作動過程は、図５ｃを参照して記載した一部の実施例において表示段階Ｓ１の段階ｃとｄの間にタッチ段階Ｓ２を挿入する作動過程に似ており、タッチ段階Ｓ２において、第１ノードＡ＿Ｎ−１０の電位、第２ノードＢ＿Ｎ−１０の電位及び駆動信号出力端子Ｏｕｔｐｕｔ＿Ｎ−１０の電位は、共に低電位であり、第３ノードＣ＿Ｎ−１０の電位は、高電位である。Ｎ−１１段目シフトレジスタＳＲ（Ｎ−１１）の具体的な作動過程は、図５ｄを参照して記載した一部の実施例において表示段階Ｓ１の段階ｂとｃの間にタッチ段階Ｓ２を挿入する作動過程と同一であり、タッチ段階Ｓ２において、第１ノードＡ＿Ｎ−１１の電位と駆動信号出力端子Ｏｕｔｐｕｔ＿Ｎ−１１の電位は、共に低電位であり、第２ノードＢ＿Ｎ−１１の電位と第３ノードＣ＿Ｎ−１１の電位は、高電位である。Ｎ−１２段目シフトレジスタＳＲ（Ｎ−１２）の具体的な作動過程は、図５ｅを参照して記載した一部の実施例において表示段階Ｓ１の段階ａとｂの間にタッチ段階Ｓ２を挿入する作動過程と同一であり、タッチ段階Ｓ２において、第１ノードＡ＿Ｎ−１２の電位と駆動信号出力端子Ｏｕｔｐｕｔ＿Ｎ−１２の電位は、共に低電位であり、第２ノードＢ＿Ｎ−１２の電位と第３ノードＣ＿Ｎ−１２の電位は、高電位である。Ｎ−１２段目シフトレジスタＳＲ（Ｎ−１２）以降の各シフトレジスタは、次のタッチ段階が開始し又は次のフレームが開始するまで、正常に走査信号を出力する。
同一の発明構想に基づき、本開示の一部の実施例は、上述のゲートドライバ回路を含む表示装置を更に提供する。当該ゲートドライバ回路により、表示装置のアレイ基板上の各ゲート線に走査信号を提供するが、その具体的な実施について、上述のゲートドライバ回路の記載を参照されたく、同一内容の部分について繰り返して記載しない。
本開示の一部の実施例は、上記のシフトレジスタ、その駆動方法、ゲートドライバ回路及び表示装置を提供する。上記シフトレジスタは、入力モジュールと、リセットモジュールと、タッチ切換モジュールと、ノード制御モジュールと、第１出力モジュールと、第２出力モジュールとを含む。ここで、入力モジュールは、入力信号と第１クロック信号により第１ノードの電位を調整する。リセットモジュールは、リセット信号と第３クロック信号により第１ノードの電位を調整する。タッチ切換モジュールは、第１タッチ制御信号により、表示段階で第１ノードと第２ノードを導通状態に、タッチ段階で第１ノードと第２ノードを遮断状態にするように調整する。ノード制御モジュールは、直流信号、第４クロック信号、第２タッチ制御信号、第２ノードの電位及び第３ノードの電位により第１ノードの電位と第３ノードの電位を調整する。第１出力モジュールは、第２クロック信号と第２ノードの電位により駆動信号出力端子の電位を調整する。第２出力モジュールは、直流信号と第３ノードの電位により駆動信号出力端子の電位を調整する。当該シフトレジスタは、上記６個のモジュールの相互協力により、表示段階の任意の隣接する両時間区間の間にタッチ段階を挿入することができ、タッチ段階にシフトレジスタの駆動信号出力端子から直流信号を出力させ、タッチ段階終了後、表示段階の作動状態が続く。当該シフトレジスタは、構造が簡単であり狭額縁化に有利であるのみならず、任意の表示時間区間内にタッチ時間区間を挿入することができる。
明らかに、当業者にとって、本開示の趣旨と範囲を逸脱することなく、本開示に対し様々な変更や変形を為すことができる。このように、本開示のこれらの修正や変形も本開示の特許請求の範囲及びその同等技術の範囲内に含まれるのであれば、本開示は、これらの変更や変形も含むことを意図とする。

Claims (15)

  1. 入力モジュールと、リセットモジュールと、タッチ切換モジュールと、ノード制御モジュールと、第１出力モジュールと、第２出力モジュールとを含むシフトレジスタであって、
    第１端子が入力信号を受信し、第２端子が第１クロック信号を受信し、第３端子が第１ノードと接続する上記入力モジュールは、上記入力信号の電位と上記第１クロック信号の電位が共に第１電位であるとき、上記第１ノードの電位を第１電位にし、
    第１端子がリセット信号を受信し、第２端子が第３クロック信号を受信し、第３端子が上記第１ノードと接続する上記リセットモジュールは、上記リセット信号の電位と上記第３クロック信号の電位が共に第１電位であるとき、上記第１ノードの電位を第１電位にし、
    第１端子が第１タッチ制御信号を受信し、第２端子が上記第１ノードと接続し、第３端子が第２ノードと接続する上記タッチ切換モジュールは、第１タッチ制御信号の制御下、表示段階で上記第１ノードと上記第２ノードを導通させ、タッチ段階で上記第１ノードと上記第２ノードを遮断させ、
    第１端子が直流信号を受信し、第２端子が第４クロック信号を受信し、第３端子が第２タッチ制御信号を受信し、第４端子が上記第１ノードと接続し、第５端子が上記第２ノードと接続し、第６端子が第３ノードと接続する上記ノード制御モジュールは、上記第３ノードの電位が第１電位であるとき、上記直流信号を上記第１ノードに提供し、上記第４クロック信号の電位が第１電位であるとき、上記第４クロック信号を上記第３ノードに提供し、上記第２ノードの電位が第１電位であるとき、上記第２タッチ制御信号を上記第３ノードに提供し、上記第３ノードがフローティング状態にあるとき、上記ノード制御モジュールの第１端子と上記第３ノードの電圧差を直前時間区間の電圧差に保持し、
    第１端子が上記第２ノードと接続し、第２端子が第２クロック信号を受信し、第３端子がシフトレジスタの駆動信号出力端子と接続する上記第１出力モジュールは、上記第２ノードの電位が第１電位であるとき、上記第２クロック信号を上記駆動信号出力端子に提供し、上記第２ノードがフローティング状態にあるとき、第２ノードと上記駆動信号出力端子の電圧差を直前時間区間の電圧差に保持し、
    第１端子が上記第３ノードと接続し、第２端子が上記直流信号を受信し、第３端子が上記駆動信号出力端子と接続する上記第２出力モジュールは、上記第３ノードの電位が第１電位であるとき、上記直流信号を上記駆動信号出力端子に提供し、
    上記入力信号の有効パルス信号が高電位であるとき、上記第１電位が高電位であり、上記直流信号が低電位であり、上記第２タッチ制御信号の電位が表示段階で低電位、タッチ段階で高電位であり、
    上記入力信号の有効パルス信号が低電位であるとき、上記第１電位が低電位であり、上記直流信号が高電位であり、上記第２タッチ制御信号の電位が表示段階で高電位、タッチ段階で低電位であることを特徴とするシフトレジスタ。
  2. 第１端子が第３タッチ制御信号を受信し、第２端子が上記直流信号を受信し、第３端子が上記駆動信号出力端子と接続する第３出力モジュールであって、上記第３タッチ制御信号の制御下、タッチ段階で上記直流信号を上記駆動信号出力端子に提供するための第３出力モジュールを更に含むことを特徴とする請求項１に記載のシフトレジスタ。
  3. 上記入力モジュールは、
    ドレインが上記第１ノードと接続する第１スイッチングトランジスタを含み、
    上記第１スイッチングトランジスタは、
    ゲートが上記入力信号を受信し、ソースが上記第１クロック信号を受信し、
    又は、
    ゲートが上記第１クロック信号を受信し、ソースが上記入力信号を受信することを特徴とする請求項１に記載のシフトレジスタ。
  4. 上記リセットモジュールは、
    ドレインが上記第１ノードと接続する第２スイッチングトランジスタを含み、
    上記第２スイッチングトランジスタは、
    ゲートが上記リセット信号を受信し、ソースが上記第３クロック信号を受信し、
    又は、
    ゲートが上記第３クロック信号を受信し、ソースが上記リセット信号を受信することを特徴とする請求項１に記載のシフトレジスタ。
  5. 上記タッチ切換モジュールは、
    ゲートが上記第１タッチ制御信号を受信し、ソースが上記第１ノードと接続し、ドレインが上記第２ノードと接続する第３スイッチングトランジスタを含むことを特徴とする請求項１に記載のシフトレジスタ。
  6. 上記ノード制御モジュールは、
    ゲートが上記第３ノードと接続し、ソースが上記直流信号を受信し、ドレインが上記第１ノードと接続する第４スイッチングトランジスタと、
    ゲートとソースが共に上記第４クロック信号を受信し、ドレインが上記第３ノードと接続する第５スイッチングトランジスタと、
    ゲートが上記第２ノードと接続し、ソースが上記第２タッチ制御信号を受信し、ドレインが上記第３ノードと接続する第６スイッチングトランジスタと、
    一端が上記第３ノードと接続し、他端が上記直流信号を受信する第１コンデンサとを含むことを特徴とする請求項１に記載のシフトレジスタ。
  7. 上記第１出力モジュールは、
    ゲートが上記第２ノードと接続し、ソースが上記第２クロック信号を受信し、ドレインが上記駆動信号出力端子と接続する第７スイッチングトランジスタと、
    一端が上記第２ノードと接続し、他端が上記駆動信号出力端子と接続する第２コンデンサとを含むことを特徴とする請求項１に記載のシフトレジスタ。
  8. 上記第２出力モジュールは、
    ゲートが上記第３ノードと接続し、ソースが上記直流信号を受信し、ドレインが上記駆動信号出力端子と接続する第８スイッチングトランジスタを含むことを特徴とする請求項１に記載のシフトレジスタ。
  9. 上記第３出力モジュールは、
    ゲートが上記第３タッチ制御信号を受信し、ソースが上記直流信号を受信し、ドレインが上記駆動信号出力端子と接続する第９スイッチングトランジスタを含むことを特徴とする請求項２に記載のシフトレジスタ。
  10. 上記入力信号の有効パルス信号が高電位であるとき、全てのスイッチングトランジスタがＮ型トランジスタであり、
    又は、
    上記入力信号の有効パルス信号が低電位であるとき、全てのスイッチングトランジスタがＰ型トランジスタであることを特徴とする請求項１〜９のいずれか一項に記載のシフトレジスタ。
  11. 請求項１〜１０のいずれか一項に記載のシフトレジスタを多段接続したゲートドライバ回路において、
    １段目シフトレジスタは、その入力信号が起動信号端子から入力され、
    １段目シフトレジスタ以外の各段シフトレジスタは、その入力信号が１段上シフトレジスタの駆動信号出力端子から入力され、
    最終段シフトレジスタ以外の各段シフトレジスタは、そのリセット信号が１段下シフトレジスタの駆動信号出力端子から入力されることを特徴とするゲートドライバ回路。
  12. 請求項１１に記載のゲートドライバ回路を含む表示装置。
  13. 第１段階、第２段階、第３段階及び第４段階を含む表示段階と、タッチ段階とを含む請求項１〜１０のいずれか一項に記載のシフトレジスタの駆動方法において、
    上記第１段階で、上記入力モジュールは、上記入力信号の制御下、上記第１クロック信号を上記第１ノードに提供し、上記タッチ切換モジュールは、上記第１タッチ制御信号の制御下、上記第１ノードと上記第２ノードを導通状態にするとともに、上記第１ノードの電位を上記第２ノードに提供し、上記ノード制御モジュールは、上記第２ノードの電位制御下、上記第２タッチ制御信号を上記第３ノードに提供し、上記第１出力モジュールは、上記第２ノードの電位制御下、上記第２クロック信号を上記駆動信号出力端子に提供し、
    上記第２段階で、上記第１出力モジュールは、フローティング状態にある上記第２ノードと上記駆動信号出力端子の電圧差を直前時間区間の電圧差に保持し、上記第２ノードの電位制御下、上記第２クロック信号を上記駆動信号出力端子に提供し、上記ノード制御モジュールは、上記第２ノードの電位制御下、上記第２タッチ制御信号を上記第３ノードに提供し、
    上記第３段階で、上記リセットモジュールは、上記リセット信号の制御下、上記第３クロック信号を上記第１ノードに提供し、上記タッチ切換モジュールは、上記第１タッチ制御信号の制御下、上記第１ノードと上記第２ノードを導通状態にするとともに、上記第１ノードの電位を上記第２ノードに提供し、上記ノード制御モジュールは、上記第２ノードの電位制御下、上記第２タッチ制御信号を上記第３ノードに提供し、上記第１出力モジュールは、上記第２ノードの電位制御下、上記第２クロック信号を上記駆動信号出力端子に提供し、
    上記第４段階で、上記ノード制御モジュールは、上記第４クロック信号の制御下、上記第４クロック信号を上記第３ノードに提供し、上記第３ノードの電位制御下、上記直流信号を上記第１ノードに提供し、上記タッチ切換モジュールは、上記第１タッチ制御信号の制御下、上記第１ノードと上記第２ノードを導通状態にするとともに、上記第１ノードの電位を上記第２ノードに提供し、上記第２出力モジュールは、上記第３ノードの電位制御下、上記直流信号を上記駆動信号出力端子に提供し、
    上記タッチ段階で、上記タッチ切換モジュールは、上記第１タッチ制御信号の制御下、上記第１ノードと上記第２ノードを遮断状態にし、上記第１出力モジュールは、フローティング状態にある上記第２ノードと上記駆動信号出力端子の電圧差を直前時間区間の電圧差に保持し、上記ノード制御モジュールは、上記第２ノードの制御下、上記第２タッチ制御信号を上記第３ノードに提供し、又は、上記ノード制御モジュールは、その第１端子とフローティング状態にある上記第３ノードの電圧差を直前時間区間の電圧差に保持し、上記第２出力モジュールは、上記第３ノードの電位制御下、上記直流信号を上記駆動信号出力端子に提供することを特徴とするシフトレジスタの駆動方法。
  14. 上記タッチ段階は、表示段階の上記第１段階、第２段階、第３段階及び第４段階のうち、任意の隣接する両段階の間に挿入され、又は、表示段階の上記第４段階の後に挿入されることを特徴とする請求項１３に記載のシフトレジスタの駆動方法。
  15. タッチ段階が上記第１段階と第２段階の間、又は上記第２段階と第３段階の間、又は第３段階と第４段階の間に挿入されると、上記タッチ切換モジュールは、第１タッチ制御信号の制御下、第１ノードと第２ノードを遮断状態にし、上記第１出力モジュールは、フローティング状態にある第２ノードと駆動信号出力端子の電圧差を直前時間区間の電圧差に保持し、上記ノード制御モジュールは、第２ノードの制御下、第２タッチ制御信号を第３ノードに提供し、上記第２出力モジュールは、第３ノードの電位制御下、直流信号を駆動信号出力端子に提供し、
    タッチ段階が第４段階の後に挿入されると、上記タッチ切換モジュールは、第１タッチ制御信号の制御下、第１ノードと第２ノードを遮断状態にし、上記ノード制御モジュールは、その第１端子とフローティング状態にある第３ノードの電圧差を直前時間区間の電圧差に保持し、上記第２出力モジュールは、第３ノードの電位制御下、直流信号を駆動信号出力端子に提供することを特徴とする請求項１４に記載のシフトレジスタの駆動方法。
JP2016570089A 2015-09-06 2016-01-27 シフトレジスタ、その駆動方法、ゲートドライバ回路及び表示装置 Active JP6673601B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510560839.5 2015-09-06
CN201510560839.5A CN105185290B (zh) 2015-09-06 2015-09-06 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
PCT/CN2016/072265 WO2017036083A1 (zh) 2015-09-06 2016-01-27 移位寄存器、其驱动方法、栅极驱动电路及显示装置

Publications (3)

Publication Number Publication Date
JP2018529109A JP2018529109A (ja) 2018-10-04
JP2018529109A5 JP2018529109A5 (ja) 2019-02-28
JP6673601B2 true JP6673601B2 (ja) 2020-03-25

Family

ID=54907325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016570089A Active JP6673601B2 (ja) 2015-09-06 2016-01-27 シフトレジスタ、その駆動方法、ゲートドライバ回路及び表示装置

Country Status (6)

Country Link
US (1) US9791968B2 (ja)
EP (1) EP3346458B1 (ja)
JP (1) JP6673601B2 (ja)
KR (1) KR101910004B1 (ja)
CN (1) CN105185290B (ja)
WO (1) WO2017036083A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013165601A1 (en) 2012-05-03 2013-11-07 Yknots Industries Llc Moment compensated bending beam sensor for load measurement on platform supported by bending beams
US9952703B2 (en) 2013-03-15 2018-04-24 Apple Inc. Force sensing of inputs through strain analysis
CN105684177B (zh) 2013-10-28 2019-05-21 苹果公司 基于压电的力感测
AU2015100011B4 (en) 2014-01-13 2015-07-16 Apple Inc. Temperature compensating transparent force sensor
CN104575436B (zh) * 2015-02-06 2017-04-05 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
US9612170B2 (en) 2015-07-21 2017-04-04 Apple Inc. Transparent strain sensors in an electronic device
CN105185290B (zh) 2015-09-06 2017-10-10 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
TWI568184B (zh) * 2015-12-24 2017-01-21 友達光電股份有限公司 移位暫存電路及其驅動方法
CN105632561B (zh) * 2016-01-05 2018-09-07 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
CN105427825B (zh) * 2016-01-05 2018-02-16 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法及栅极驱动电路
CN105427830A (zh) * 2016-01-12 2016-03-23 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105677109B (zh) * 2016-01-12 2018-06-05 京东方科技集团股份有限公司 触控扫描电路、其驱动方法、触控驱动电路及触摸显示屏
CN105513522B (zh) * 2016-01-28 2018-05-01 京东方科技集团股份有限公司 移位寄存器及其驱动方法、驱动电路和显示装置
CN205564251U (zh) * 2016-04-26 2016-09-07 北京京东方显示技术有限公司 移位寄存器、栅极驱动电路、阵列基板
CN106128347B (zh) * 2016-07-13 2018-09-11 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US10133418B2 (en) 2016-09-07 2018-11-20 Apple Inc. Force sensing in an electronic device using a single layer of strain-sensitive structures
CN107068074B (zh) * 2016-12-27 2019-04-30 武汉华星光电技术有限公司 Goa电路
CN106531053A (zh) * 2017-01-06 2017-03-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
CN106601176A (zh) 2017-01-16 2017-04-26 京东方科技集团股份有限公司 移位寄存器单元电路、驱动方法、移位寄存器和显示装置
CN106782284B (zh) * 2017-03-02 2018-02-27 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动装置以及显示装置
US10444091B2 (en) 2017-04-11 2019-10-15 Apple Inc. Row column architecture for strain sensing
CN106960655B (zh) * 2017-05-22 2019-06-28 京东方科技集团股份有限公司 一种栅极驱动电路及显示面板
US10309846B2 (en) 2017-07-24 2019-06-04 Apple Inc. Magnetic field cancellation for strain sensors
CN107452351B (zh) * 2017-08-21 2019-04-26 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、驱动控制电路及显示装置
TWI638348B (zh) * 2017-08-25 2018-10-11 友達光電股份有限公司 移位暫存器及其觸控顯示裝置
TWI628638B (zh) * 2017-10-27 2018-07-01 友達光電股份有限公司 掃描驅動器及應用其之顯示裝置
KR102435943B1 (ko) * 2017-11-08 2022-08-23 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
CN108231122B (zh) 2018-01-19 2020-05-12 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
CN108257567A (zh) * 2018-01-31 2018-07-06 京东方科技集团股份有限公司 Goa单元及其驱动方法、goa电路、触控显示装置
CN108492791B (zh) * 2018-03-26 2019-10-11 京东方科技集团股份有限公司 一种显示驱动电路及其控制方法、显示装置
CN108511025B (zh) 2018-04-12 2020-06-16 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN108877619B (zh) * 2018-06-22 2021-06-01 武汉华星光电半导体显示技术有限公司 显示设备的控制电路、控制方法
CN110688024B (zh) * 2018-07-04 2023-05-26 鸿富锦精密工业（深圳）有限公司 移位寄存器及具有移位寄存器的触控显示装置
US10782818B2 (en) 2018-08-29 2020-09-22 Apple Inc. Load cell array for detection of force input to an electronic device enclosure
CN109754767B (zh) * 2019-01-24 2021-05-07 合肥京东方显示技术有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN109584780B (zh) * 2019-01-30 2020-11-06 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN112470208A (zh) * 2019-03-28 2021-03-09 京东方科技集团股份有限公司 栅极驱动单元、方法、栅极驱动电路、显示面板和装置
CN110634528B (zh) * 2019-09-18 2021-04-27 上海天马有机发光显示技术有限公司 移位寄存器、其驱动方法、驱动控制电路及显示装置
CN111653228A (zh) * 2020-06-17 2020-09-11 京东方科技集团股份有限公司 移位寄存单元的驱动方法、栅极驱动电路和显示装置
CN111798806B (zh) * 2020-06-30 2022-03-29 上海中航光电子有限公司 扫描驱动电路、显示面板及其驱动方法、显示装置
CN112331127B (zh) * 2020-11-30 2023-06-20 武汉天马微电子有限公司 显示面板的驱动方法、显示面板和显示装置
KR20230103149A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 터치 디스플레이 장치, 게이트 구동 회로 및 터치 구동 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4788125B2 (ja) * 2004-09-30 2011-10-05 セイコーエプソン株式会社 シフトレジスタ
KR20080051637A (ko) * 2006-12-06 2008-06-11 삼성전자주식회사 쉬프트 레지스터
TWI360087B (en) * 2007-02-13 2012-03-11 Au Optronics Corp Display panel
TWI387801B (zh) * 2008-07-01 2013-03-01 Chunghwa Picture Tubes Ltd 移位暫存裝置及其方法
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
JP2011013415A (ja) 2009-07-01 2011-01-20 Canon Inc アクティブマトリックス型表示装置
KR102289951B1 (ko) * 2010-05-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
JP5758825B2 (ja) * 2012-03-15 2015-08-05 株式会社ジャパンディスプレイ 表示装置、表示方法、および電子機器
TWI600022B (zh) * 2012-07-20 2017-09-21 半導體能源研究所股份有限公司 脈衝輸出電路、顯示裝置、及電子裝置
WO2014056033A1 (en) * 2012-10-11 2014-04-17 Spray Nozzle Engineering Pty Limited Level winder
CN203552217U (zh) * 2013-09-29 2014-04-16 北京京东方光电科技有限公司 触摸显示屏
CN103943083B (zh) * 2014-03-27 2017-02-15 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN104021769B (zh) * 2014-05-30 2016-06-15 京东方科技集团股份有限公司 一种移位寄存器、栅线集成驱动电路及显示屏
JP6493655B2 (ja) * 2014-08-12 2019-04-03 セイコーエプソン株式会社 インクジェット記録装置
CN104217763B (zh) * 2014-08-28 2018-01-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104485060B (zh) * 2014-10-09 2017-05-10 上海中航光电子有限公司 栅极控制单元、栅极控制电路、阵列基板和显示面板
CN104318886B (zh) * 2014-10-31 2017-04-05 京东方科技集团股份有限公司 一种goa单元及驱动方法，goa电路和显示装置
CN104505014B (zh) * 2014-12-31 2017-02-22 厦门天马微电子有限公司 一种驱动电路、阵列基板和触控显示装置及其驱动方法
CN104503652B (zh) * 2015-01-26 2017-04-19 京东方科技集团股份有限公司 触控驱动单元及其驱动方法、触控驱动电路
CN104575436B (zh) * 2015-02-06 2017-04-05 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
CN104795018B (zh) * 2015-05-08 2017-06-09 上海天马微电子有限公司 移位寄存器、驱动方法、栅极驱动电路及显示装置
CN104834427B (zh) 2015-05-27 2017-11-14 京东方科技集团股份有限公司 触控驱动电路及其驱动方法、阵列基板及触控显示装置
CN104866141B (zh) * 2015-06-10 2018-03-23 京东方科技集团股份有限公司 触控驱动电路、显示装置及其驱动方法
TWI563483B (en) * 2015-06-12 2016-12-21 Au Optronics Corp Touch display apparatus and shift register thereof
CN104916251B (zh) * 2015-07-10 2018-09-28 京东方科技集团股份有限公司 栅极驱动电路、触控显示装置和触控显示驱动方法
CN105185290B (zh) 2015-09-06 2017-10-10 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105118473B (zh) * 2015-10-10 2018-03-06 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器及驱动方法、阵列基板
CN105185343B (zh) * 2015-10-15 2017-12-29 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
TWI587190B (zh) * 2015-11-04 2017-06-11 友達光電股份有限公司 觸控顯示裝置及其移位暫存器

Also Published As

Publication number Publication date
EP3346458A4 (en) 2019-03-27
EP3346458B1 (en) 2020-03-04
KR20170041685A (ko) 2017-04-17
KR101910004B1 (ko) 2018-10-22
CN105185290A (zh) 2015-12-23
US9791968B2 (en) 2017-10-17
WO2017036083A1 (zh) 2017-03-09
EP3346458A1 (en) 2018-07-11
JP2018529109A (ja) 2018-10-04
CN105185290B (zh) 2017-10-10
US20170269769A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
JP6673601B2 (ja) シフトレジスタ、その駆動方法、ゲートドライバ回路及び表示装置
US10622081B2 (en) Shift register, gate driving circuit and display device
US9653179B2 (en) Shift register, driving method and gate driving circuit
US10803823B2 (en) Shift register unit, gate driving circuit, and driving method
CN109949749B (zh) 移位寄存器、栅极驱动电路、显示装置和栅极驱动方法
WO2020015569A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US10186221B2 (en) Shift register, driving method thereof, gate driving circuit and display device
US9805658B2 (en) Shift register, gate driving circuit and display device
WO2017020549A1 (zh) 移位寄存器、栅极驱动电路、显示面板的驱动方法、显示装置
CN110111831B (zh) 移位寄存器、栅极驱动电路及显示装置
US10102919B2 (en) Shift register, gate driving circuit and display device
WO2016176972A1 (zh) 栅极驱动电路、显示面板及触控显示装置
WO2017117895A1 (en) Shift register, driving method, and gate electrode drive circuit
WO2017036077A1 (zh) 移位寄存器、其驱动方法、栅极驱动电路及显示装置
US20190013083A1 (en) Shift register unit and gate scanning circuit
WO2015180420A1 (zh) 移位寄存器、栅极集成驱动电路及显示屏
WO2016150089A1 (zh) 移位寄存器、栅极驱动电路、显示面板及显示装置
WO2017020517A1 (zh) 移位寄存器、栅极驱动电路、显示面板及其驱动方法和显示装置
US9972262B2 (en) Shift register and its driving method, gate driving circuit and display device
US9563396B2 (en) Gate driving circuit and display device
US10629108B2 (en) Shift register unit and drive method thereof, shift register and display device
WO2019033818A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
US11423823B2 (en) Shift register and driving method thereof, gate driving circuit and display device capabling reset the output terminal
TWI552137B (zh) 閘極驅動電路及其移位暫存器
CN111192545B (zh) 栅极驱动电路、栅极驱动方法、折叠显示面板和显示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190118

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200302

R150 Certificate of patent or registration of utility model

Ref document number: 6673601

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250