KR101800212B1 - 적층 세라믹 콘덴서 및 그 제조방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조방법 Download PDF

Info

Publication number
KR101800212B1
KR101800212B1 KR1020160025486A KR20160025486A KR101800212B1 KR 101800212 B1 KR101800212 B1 KR 101800212B1 KR 1020160025486 A KR1020160025486 A KR 1020160025486A KR 20160025486 A KR20160025486 A KR 20160025486A KR 101800212 B1 KR101800212 B1 KR 101800212B1
Authority
KR
South Korea
Prior art keywords
electrode
face
layer
internal electrode
ceramic
Prior art date
Application number
KR1020160025486A
Other languages
English (en)
Other versions
KR20160110123A (ko
Inventor
야스히로 니시사카
요시토 사이토
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20160110123A publication Critical patent/KR20160110123A/ko
Application granted granted Critical
Publication of KR101800212B1 publication Critical patent/KR101800212B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Abstract

적층 세라믹 콘덴서(50)는 내부전극(2)에 Ni를 포함하고, 외부전극(5)에 Cu를 포함하는 소결 금속층을 가진다. 내부전극(2)과 외부전극(5)과의 접합부에는 Cu와 Ni의 상호 확산층(40)이 내부전극(2)과 외부전극(5)에 걸쳐서 존재한다. 내부전극(2)측에는 제1 단면 또는 제2 단면부터 길이방향의 안쪽 선단까지의 치수인 두께(t1)가 0.5㎛ 이상 5㎛ 이하의 상호 확산층(40a)이 존재하고, 외부전극(5)측에는 제1 단면 또는 상기 제2 단면부터 길이방향의 외측 선단까지의 치수인 두께(t2)가 소결 금속층(13a)의 두께(t0)의 2.5% 이상 33.3% 이하의 상호 확산층(40b)이 존재한다.

Description

적층 세라믹 콘덴서 및 그 제조방법{MULTILAYER CERAMIC CAPACITOR AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 세라믹 콘덴서 및 그 제조방법에 관한 것이고, 자세한 내용은 내부전극을 포함한 세라믹 소체에 상기 내부전극과 도통하도록 외부전극이 배설된 구조를 가지는 적층 세라믹 콘덴서 및 그 제조방법에 관한 것이다.
대표적인 세라믹 전자부품의 하나에, 예를 들면, 일본국 공개특허공보 2006-213946호에 개시되어 있는 것과 같은 적층 세라믹 콘덴서가 있다.
이 적층 세라믹 콘덴서는 도 4에 나타내는 바와 같이, 유전체층인 세라믹층(101)을 통해서 복수의 내부전극(102(102a, 102b))이 적층된 세라믹 적층체(세라믹 소체)(110)와, 이 세라믹 적층체(110)의 한 쌍의 단면(103(103a, 103b))에 각각 마련된 한 쌍의 외부전극(104(104a, 104b))을 포함하고 있고, 해당 한 쌍의 외부전극(104(104a, 104b))이 내부전극(102(102a, 102b)과 도통하도록 배설된 구조를 가지고 있다.
그리고 외부전극(104(104a, 104b))은 예를 들면, Cu분말을 도전성분으로 하는 도전성 페이스트를 베이킹함으로써 형성됨과 함께 세라믹 소체(110)의 단면(103)으로부터 그 주면(主面)이나 측면을 감싸도록 형성된 소결 금속층(105(105a, 105b))과, 그 표면을 덮도록 형성된 도금막(106(106a, 106b))으로 부터 형성되어 있다.
한편, 도금막(106(106a, 106b))은 소결 금속층(105(105a, 105b))의 표면에 형성된 Ni 도금막(107(107a, 107b))과, Ni 도금막(107(107a, 107b))의 위에 형성된 Sn 도금막(108(108a, 108b))을 포함하고 있다.
그리고 상기 공보에는 해당 공보에 개시된 발명에 의하면, Ni 도금막 등이 세라믹 적층체(110)의 표면에 성장할 일이 없으면서 솔더 젖음성이 뛰어난 외부전극을 포함한 적층 세라믹 콘덴서가 얻어진다고 기재되어 있다.
그러나 도전성 페이스트를 베이킹하는 과정에서 도전성 페이스트를 구성하는 금속재료가 내부전극측에 확산함으로써 내부전극이 팽창하고, 예를 들면, 단면측으로부터 보아 최상층 및 최하층의 내부전극의 양단부로부터 세라믹 소체의 4개의 각부를 향하는 크랙이 생긴다는 문제점이 있다. 또한, 확산을 억제하기 위해서 도전성 페이스트를 베이킹하는 온도를 낮게 한 경우에는, 내부전극과 외부전극의 접합 신뢰성이 저하한다는 문제점이 있다.
본 발명은 상기 과제를 해결하는 것이며, 외부전극을 구성하는 금속의 내부전극에 대한 확산에 기인해서 세라믹 소체에 크랙이 발생하는 것을 억제 또는 방지하는 것이 가능한 신뢰성이 높은 적층 세라믹 콘덴서 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 기초하는 적층 세라믹 콘덴서는 세라믹 소체와, 한 쌍의 외부전극을 포함하고 있다. 상기 세라믹 소체는 유전체 세라믹으로 이루어지는 복수의 유전체층과, 상기 복수의 유전체층의 각각을 통해서 적층된 복수의 내부전극을 포함하고 있다. 상기 세라믹 소체는 제1 주면 및 상기 제1 주면에 대향하는 제2 주면과, 상기 제1 주면에 직교하는 제1 단면 및 상기 제1 단면에 대향하는 제2 단면과, 상기 제1 주면 및 상기 제1 단면에 직교하는 제1 측면 및 상기 제1 측면에 대향하는 제2 측면을 포함하는 직육면체 형상을 가지고 있다. 상기 제1 주면으로부터 상기 제2 주면을 향하는 방향을 두께방향으로 하고, 상기 제1 단면으로부터 상기 제2 단면을 향하는 방향을 길이방향으로 하면서 상기 제1 측면으로부터 상기 제2 측면을 향하는 방향을 폭방향으로 한 경우에, 상기 두께방향은 상기 유전체층 및 상기 내부전극의 적층방향과 합치하고 있다. 상기 복수의 내부전극은 상기 두께방향에 있어서 교대로 상기 제1 단면 및 상기 제2 단면에 인출되어 있다. 상기 한 쌍의 외부전극은 각각 상기 제1 단면 및 상기 제2 단면에 인출된 상기 내부전극과 도통하도록 상기 세라믹 소체에 배설되어 있다. 상기 내부전극은 Ni를 포함하고 있다. 상기 외부전극은 상기 세라믹 소체상에 형성되어 있고, 상기 내부전극에 도통하는 Cu를 포함하는 소결 금속층을 포함하고 있다. 상기 내부전극과 상기 외부전극과의 접합부에는 Cu 및 Ni의 상호 확산층이 상기 내부전극과 상기 외부전극에 걸쳐서 존재하고 있다. 상기 상호 확산층은 상기 내부전극측에 있어서, 상기 제1 단면 또는 상기 제2 단면부터 상기 길이방향의 안쪽 선단까지의 치수인 두께(깊이)가 0.5㎛ 이상 5㎛ 이하가 되도록 존재하고 있다. 상기 상호 확산층은 상기 외부전극측에 있어서, 상기 제1 단면 또는 상기 제2 단면부터 상기 길이방향의 외측 선단까지의 치수인 두께(깊이)가 상기 소결 금속층의 두께의 2.5% 이상 33.3% 이하가 되도록 존재하고 있다.
상기 구성을 채용함으로써 외부전극을 구성하는 금속의 내부전극에 대한 확산에 기인해서 세라믹 소체에 크랙이 발생하는 것을 억제 또는 방지할 수 있기 때문에, 신뢰성이 높은 적층 세라믹 콘덴서를 제공하는 것이 가능해진다.
상기 본 발명에 기초하는 적층 세라믹 콘덴서에 있어서는, 상기 내부전극과 상기 외부전극과의 접합부를, 상기 길이방향 및 상기 두께방향을 포함하는 절단면에서 본 경우에, 상기 외부전극에 접합하고 있는 상기 내부전극의 수의, 상기 내부전극의 전체 수에 대한 비율인 접합율이 70% 이상인 것이 바람직하다.
내부전극과 외부전극과의 상술한 접합율을 70% 이상으로 함으로써 내부전극과 외부전극과의 접속 신뢰성이 높은 적층 세라믹 콘덴서를 제공하는 것이 가능해진다. 한편, 소정의 절단면에 있어서 상술한 "접합율이 70% 이상"이라는 것은, 어느 절단면에 있어서는 외부전극에 접합하지 않는 30% 이하의 내부전극이, 다른 어느 쪽의 절단면에 있어서는 외부전극에 접합하고 있을 가능성이 높고, 내부전극과 외부전극이 실용상 문제가 없는 높은 확률로 접합하고 있다고 추측할 수 있는 것과 같은 상황이라는 것이다.
상기 본 발명에 기초하는 적층 세라믹 콘덴서에 있어서는, 상기 외부전극측에 존재하는 상기 상호 확산층에서의 Cu의 비율이, 상기 내부전극측에 존재하는 상기 상호 확산층에서의 Cu의 비율보다도 높은 것이 바람직하고, 또한, 상기 내부전극측에 존재하는 상기 상호 확산층에서의 Ni의 비율이, 상기 외부전극측에 존재하는 상기 상호 확산층에서의 Ni의 비율보다도 높은 것이 바람직하다.
상호 확산층에서의 Cu의 비율 및 Ni의 비율이 상기 관계를 만족하도록 함으로써 내부전극과 외부전극과의 접속 신뢰성이 높은 적층 세라믹 콘덴서를 제공하는 것이 가능해진다.
상기 본 발명에 기초하는 적층 세라믹 콘덴서에 있어서는, 상기 상호 확산층과 상기 내부전극과의 사이에 산화물층이 존재하고 있는 것이 바람직하다.
상호 확산층과 내부전극과의 사이에 존재하는 산화물층은 외부전극의 구성 재료(즉 Cu)가 세라믹 소체의 단면으로부터 내부전극의 안쪽을 향해서 5㎛을 넘게 진행하지 않도록 하는 작용을 다한다. 그 결과, 상호 확산층이 내부전극의 안쪽 깊숙이까지 지나치게 형성되어버리는 것을 억제 또는 방지할 수 있는 것이 되고, 특성이 양호한 적층 세라믹 콘덴서를 제공하는 것이 가능해진다.
상기 본 발명에 기초하는 적층 세라믹 콘덴서에 있어서는 상기 외부전극이, 상기 소결 금속층상에 형성된 Ni 도금막과, 상기 Ni 도금막상에 형성된 Sn 도금막을 포함하고 있는 것이 바람직하다.
외부전극이 상기의 구성으로 Ni 도금막과 Sn 도금막을 포함하고 있는 경우에는, Ni 도금막이 내열성에 뛰어난 하지층으로서, Sn 도금막이 솔더 젖음성을 향상시키는 표면층으로서 각각 기능한다. 그 때문에 예를 들면, 회로기판상의 랜드전극상에 솔더링의 방법으로 탑재하는 경우에 있어서, 솔더링성이 양호하면서 접속 신뢰성이 높은 적층 세라믹 콘덴서로 할 수 있다.
본 발명에 기초하는 적층 세라믹 콘덴서의 제조방법은 세라믹 소체와, 한 쌍의 외부전극을 포함한 적층 세라믹 콘덴서의 제조방법으로서, 이하의 (A)부터 (F)의 공정을 포함하고 있다.
(A) 세라믹 그린시트상에 소성 후에 있어서 내부전극이 되는 내부전극 패턴을 형성하는 공정.
(B) 상기 내부전극 패턴이 인쇄된 상기 세라믹 그린시트와, 상기 내부전극 패턴이 형성되어 있지 않은 세라믹 그린시트를 적층해서 프레스함으로써 머더 적층체를 제작하는 공정.
(C) 상기 머더 적층체를 자름으로써 미소성의 세라믹 적층체를 얻는 공정.
(D) 미소성의 상기 세라믹 적층체를 900℃ 이상 1300℃ 이하의 온도조건에서 소성하는 공정.
(E) 소성 후의 상기 세라믹 적층체를 1000℃ 이상 1200℃ 이하의 최고 도달온도에서 환원 분위기하에 있어서 0.5시간 이상 1.5시간 이하에 걸쳐서 유지한 후, 질소 분위기하에 있어서 온도 강하시키는 조건으로 아닐 처리하고, 이에 의해 상기 내부전극의 내부에 산화물층을 형성하는 공정.
(F) 상기 세라믹 소체인 소성 후의 상기 세라믹 적층체의 양단면에 도전성 페이스트를 도포함과 함께 이것을 베이킹함으로써 상기 외부전극의 하지층이 되는 외부전극 본체를 형성하는 공정.
상기 제조방법을 채용함으로써 외부전극을 구성하는 금속의 내부전극에 대한 확산에 기인해서 세라믹 소체에 크랙이 발생하는 것을 억제 또는 방지할 수 있기 때문에, 신뢰성이 높은 적층 세라믹 콘덴서를 제공하는 것이 가능해진다.
또한, 상기 본 발명에 기초하는 적층 세라믹 콘덴서의 제조방법에 의하면, 1000℃ 이상 1200℃ 이하의 최고 도달온도에서 환원 분위기하에 있어서 0.5시간 이상 1.5시간 이하에 걸쳐서 유지한 후, 질소 분위기하에 있어서 온도 강하시키는 조건으로 아닐 처리하도록 하고 있으므로, 상기 본 발명에 기초하는 적층 세라믹 콘덴서를 효율적으로 제조하는 것이 가능해진다.
즉, 상기 아닐 처리를 실시함으로써 상기 본 발명에 기초한 적층 세라믹 콘덴서와 같은 Cu 및 Ni의 상호 확산층을 포함한 적층 세라믹 콘덴서나, 또한, 상호 확산층과 내부전극과의 사이에 산화물층이 존재하는 구성의 적층 세라믹 콘덴서를 효율적으로 제조하는 것이 가능해진다.
이 발명의 상기 및 다른 목적, 특징, 국면 및 이점은 첨부한 도면과 관련하여 이해되는 이 발명에 관한 다음의 상세한 설명으로부터 명확해질 것이다.
도 1은 본 발명의 한 실시형태에 따른 적층 세라믹 콘덴서의 구성을 나타내는 정면단면도이다.
도 2는 본 발명의 한 실시형태에 따른 적층 세라믹 콘덴서의 외관 구성을 나타내는 사시도이다.
도 3은 본 발명의 한 실시형태에 따른 적층 세라믹 콘덴서의 주요부 구성을 나타내는 단면도이다.
도 4는 종래의 적층 세라믹 콘덴서의 외부전극의 구성을 나타내는 정면단면도이다.
이하에 있어서 본 발명의 실시형태를 나타내고, 본 발명의 특징으로 하는 곳을 더 자세하게 설명한다.
도 1은 본 발명의 한 실시형태(실시형태 1)에 따른 적층 세라믹 콘덴서(50)의 구성을 나타내는 정면단면도이며, 도 2는 적층 세라믹 콘덴서(50)의 외관 구성을 나타내는 사시도이다. 또한, 도 3은 적층 세라믹 콘덴서(50)의 주요부 구성을 나타내는 단면도이다.
이 적층 세라믹 콘덴서(50)는 도 1 및 도 2에 있어서 나타내는 바와 같이, 유전체 세라믹으로 이루어지는 복수의 유전체층(1) 및 복수의 유전체층(1) 사이에 위치하는 복수의 계면에 배설된 복수의 내부전극(2(2a, 2b))을 포함하는 세라믹 소체(10)와, 세라믹 소체(10)의 외표면에 내부전극(2(2a, 2b))과 도통하도록 배설된 한 쌍의 외부전극(5(5a, 5b))을 포함하고 있다.
세라믹 소체(10)는 제1 주면(11a) 및 제1 주면(11a)과 대향하는 제2 주면(11b)과, 제1 주면(11a)에 직교하는 제1 단면(21a) 및 제1 단면(21a)과 대향하는 제2 단면(21b)과, 제1 주면(11a) 및 제1 단면(21a)에 직교하는 제1 측면(31a) 및 제1 측면(31a)과 대향하는 제2 측면(31b)을 포함하는 직육면체 형상을 가지고 있다.
한편, 세라믹 소체(10)의 제1 주면(11a)으로부터 제2 주면(11b)을 향하는 방향이 유전체층(1) 및 내부전극(2(2a, 2b))의 적층방향으로서 두께(T)방향이 되고, 세라믹 소체(10)의 제1 단면(21a)으로부터 제2 단면(21b)을 향하는 방향이 길이(L)방향이 되고, 세라믹 소체(10)의 제1 측면(31a)으로부터 제2 측면(31b)을 향하는 방향이 폭(W)방향이 된다(도 2 참조).
내부전극(2(2a, 2b))은 각각 세라믹 소체(10)의 제1 단면(21a) 및 제2 단면( 21b)에 교대로 노출하도록 형성되어 있다. 내부전극(2(2a, 2b))을 구성하는 도전 재료로서는, Ni를 주성분으로 하는 재료가 이용되고 있다.
또한, 외부전극(5(5a, 5b))은 각각 세라믹 소체(10)의 제1 단면(21a) 및 제2 단면(21b)으로부터 제1 주면(11a) 및 제2 주면(11b) 및 제1 측면(31a) 및 제2 측면(31b)을 감싸도록 형성되어 있고, 각각 제1 단면(21a) 및 제2 단면(21b)에 노출된 내부전극(2(2a, 2b))과 도통하고 있다.
또한, 외부전극(5(5a, 5b))은 세라믹 소체(10)상에 형성된 Cu를 포함하는 소결 금속층(외부전극 본체)(13a)과, 외부전극 본체(13a)상에 형성된 도금막(13b, 13c)을 가지고 있다. 외부전극 본체(13a)는 금속분말과 유리를 포함하는 도전성 페이스트를 세라믹 소체(11)의 제1 단면(21a) 및 제2 단면(21b)에 도포해서 소성함으로써 형성되어 있다. 외부전극 본체(13a)를 구성하는 재료로서는 Cu를 주성분으로 하는 금속이 이용되고 있다.
도금막(13b)은 외부전극 본체(13a)의 표면을 덮도록 형성되어 있고, 도금막(13b)을 구성하는 재료로서는 Ni가 이용되고 있다.
또한, 도금막(13c)은 상기 도금막(13b)의 표면을 덮도록 형성되어 있고, 도금막(13c)을 구성하는 재료로서는 Sn이 이용되고 있다.
최외층의 도금막(13c)으로서는 그 밖에도 Pd, Cu, Au 등의 금속을 이용할 수 있다. 각각의 도금막(13b, 13c)의 두께는 예를 들면, 0.1㎛ 이상 20㎛ 이하로 할 수 있다.
이 실시형태에서는 도금막(13b, 13c)을 전해도금의 방법으로 형성했다.
한편, 이 실시형태에서는 도금막이 Ni 도금막 및 Sn 도금막의 2종류(2층)의 도금막으로부터 형성되어 있지만, 도금막은 단층 구조로 하는 것도 가능하고, 또한, 3층 이상의 복수층 구조로 하는 것도 가능하다.
그리고 이 적층 세라믹 콘덴서(50)에 있어서, 내부전극(2(2a, 2b))과 외부전극(5(5a, 5b))과의 접합부에는 도 3에 나타내는 바와 같이 Cu 및 Ni의 상호 확산층(40)이 내부전극(2)과 외부전극(5)에 걸쳐서 존재하고 있다.
내부전극(2)측에는 제1 단면(21a) 또는 제2 단면(21b)으로부터 길이방향의 안쪽을 향해서 0.5㎛ 이상 5㎛ 이하의 두께(깊이)의 상호 확산층(40a)이 존재하고 있다.
또한, 외부전극(5)측에는 제1 단면(21a) 또는 제2 단면(21b)으로부터 길이방향의 외측선단까지의 치수인 두께(깊이)가 소결 금속층(외부전극 본체)(13a)의 두께의 2.5% 이상 33.3% 이하의 상호 확산층(40b)이 존재하고 있다.
한편, 상호 확산층(40(40a, 40b))의 존재나, 내부전극(2)측의 상호 확산층(40a)의 두께(t1) 및 외부전극(5)측의 상호 확산층(40b)의 두께(t2)는 이하의 방법으로 확인했다.
적층 세라믹 콘덴서(50)를 세라믹 소체(10)의 제1 단면(21a) 및 제1 주면(11a)과 직교하는 방향을 따라 칩 치수의 1/2까지 연마하고, 내부전극(2)의 연마 처짐(polishing sag)을 밀링 처리함으로써 시료를 제작했다. 그리고 상술한 바와 같이 하여 제작한 시료를 WDX에 의해 이하의 조건으로 분석하고, 원소의 농도를 측정했다.
관찰 전 처리: 플랫 밀링 3㎸/5min/60°처리 후, C 코팅 처리
가속 전압: 15.0㎸
조사 전류: 5×10-8A
배율: 3000배
Dwell Time(1개의 화소에서의 획득 시간): 40㎳
분석 깊이(참고): 1㎛~2㎛
그리고 내부전극측의 상호 확산층(40a)에 대해서는 세라믹 소체(10)의 제1 단면(21a) 또는 제2 단면(21b) 측으로부터 내부전극(2)측을 향해서 세라믹 소체(10)의 길이(L)방향을 따라 검사를 실시하고, Cu의 원소가 검출되지 않게 된 점까지의 거리를 내부전극(2)측의 상호 확산층(40a)의 두께(t1)로 했다.
또한, 외부전극(5)측의 상호 확산층(40b)에 대해서는, 세라믹 소체(10)의 제1 단면(21a) 또는 제2 단면(21b)측으로부터 외부전극(5)측을 향해서 외부전극(5)의 두께방향(세라믹 소체(10)의 길이(L)방향)을 따라 검사를 실시하고, Ni의 원소가 검출되지 않게 된 점까지의 거리를 외부전극(5)측의 상호 확산층(40b)의 두께(t2)로 했다.
여기서 분석방향은 단면에 대하여 법선방향이 된다.
상술한 바와 같이, 본 발명의 적층 세라믹 콘덴서에 있어서는, 내부전극측의 상호 확산층(40a)의 두께(t1)가 0.5㎛ 이상 5㎛ 이하로 되어 있고, 외부전극측의 상호 확산층(40b)의 두께(t2)가 소결 금속층(외부전극 본체)(13a)의 두께(t0)의 2.5% 이상 33.3% 이하로 되어 있다.
내부전극(2)측의 상호 확산층(40a)의 두께(t1)가 0.5㎛ 미만의 경우, 또는, 외부전극(5)측의 상호 확산층(40b)의 두께(t2)가 소결 금속층(외부전극 본체)(13a)의 두께(t0)의 2.5% 미만의 경우에는, 내부전극(2)과 외부전극(5)과의 도통 신뢰성이 저하하고, 전압 인가 및 방전이 반복되면 내부전극(2)과 외부전극(5)의 접속이 끊어져, 정전용량의 저하(용량 불량)를 야기한다.
또한, 내부전극(2)측의 상호 확산층(40a)의 두께(t1)가 5㎛을 넘으면, 상호 확산층(40a)에 의해 내부전극(2)의 두께가 증가하기 때문에, 내부전극(2)이 노출하고 있는 세라믹 소체(10)의 제1 단면(21a) 또는 제2 단면(21b)측으로부터 보아, 적층방향의 최상층 및 최하층의 내부전극(2)의 양단부로부터 세라믹 소체(10)의 4개의 각부를 향하는 크랙이 생기기 쉬워진다.
또한, 상술의 도금막(13b, 13c)을 형성하기 위한 도금 공정에서의 화학반응에 의해 수소이온이 발생하고, 이 수소이온이 내부전극(2)에 흡장되고, 주위의 유전체층(1)을 서서히 환원해서 절연저항을 열화시키는 등의 문제를 일으킬 우려가 있다. 이에 대해 외부전극(5)측에 상호 확산층(40b)을 포함하면서 외부전극(5)측의 상호 확산층(40b)의 두께(t2)를 소결 금속층(13a)의 두께(t0)의 33.3% 이하로 억제함으로써 수소의 세라믹 소체(10)에 대한 침입을 방지하는 것이 가능해진다.
한편, 외부전극(5)측의 상호 확산층(40b)의 두께가 소결 금속층(13a)의 두께(t0)의 33.3%를 넘으면, 상호 확산층(40)에 포함되는 Ni가 전달되어 수소가 침입하기 쉬워진다.
또한, 이 실시형태의 적층 세라믹 콘덴서는 상호 확산층의 내부전극측에 산화물층을 포함하고 있다. 단, 산화물층은 반드시 상호 확산층에 인접해서 존재하고 있을 필요는 없고, 상호 확산층과는 간격을 두고 존재하고 있어도 된다. 이 산화물층은 외부전극의 구성 재료의 확산이 내부전극의 안쪽을 향해서 5㎛을 넘어서 진행되지 않도록 하는 작용효과를 발휘한다. 한편, 산화물층의 존재는 상호 확산층의 존재 및 두께를 조사한 방법과 같은 방법으로 WDX에 의해 확인할 수 있다.
또한, 이 실시형태의 적층 세라믹 콘덴서에 있어서는, 외부전극 본체의 표면에 형성된 도금층(13b, 13c)(도 1) 중 최외층의 도금층(13c)과, 세라믹 소체(10)를 구성하는 세라믹층(최외층)(2)과의 사이에, 수소와 공유결합형 수소화물을 형성하는 원소(단, 비점이 125℃ 미만의 수소화물을 생성하는 원소는 제외함) 및 수소와 경계 영역의 수소화물을 형성하는 원소의 적어도 1종을 함유시키도록 하는 것이 바람직하다.
한편, 수소와 공유결합형 수소화물(covalent hydride)을 형성하는 원소(단, 비점이 125℃ 미만의 수소화물을 생성하는 원소는 제외함)란, 장주기형 주기율표의 In, Tl을 제외하는 붕소족(B, Al, Ga), 탄소족(C, Si, Ge, Sn, Pb), 질소족(N, P, As, Sb, Bi), 산소족(O, S, Se, Te, Po), 할로겐(F, l, Br, I, At) 등의 수소와 화합물을 형성할 수 있는 원소를 말한다. 또한, 수소와 경계 영역의 수소화물을 형성하는 원소란, 공유결합형 수소화물과 금속결합형 수소화물(metal-like hydride)의 경계에 있는 원소로서, 장주기형 주기율표의 Al, Ga를 제외하는 붕소족(In, Tl), 제11족(Cu, Ag, Au), 제12족(Zn, Cd, Hg) 등의 수소와 화합물을 형성할 수 있는 원소를 말한다. 이들의 원소는 수소와 안정된 화합물을 형성한다. 즉, 일단 수소와 결합하면, 그 수소를 이탈시키기 위해서 에너지를 필요로 하고, 수소를 방출하기 어렵다는 성질이 있다. 이 성질을 이용하여, 도금 공정에서 발생한 수소를 외부전극으로부터 상호 확산층을 거쳐 내부전극에 이르는 경로에 있어서 유지시킴으로써 그 이상의 수소의 침입을 방지할 수 있다.
한편, 상기 경로의 일부를 구성하는 외부전극 본체(13a)에 수소 유지 원소를 함유시키는 것을 목적으로, 이 실시형태에서는 외부전극 본체(13a)를 형성할 때의 도전성 페이스트 중에 금속 상태에 있는 상기 수소 유지 원소의 분말(수소 유지 금속 분말)을 배합했다. 도전성 페이스트에 배합하는 수소 유지 금속 분말의 비율은 고형분 비율로, 1vol% 이상 40vol% 이하로 하는 것이 바람직하다.
한편, 수소 유지 금속은 그 금속 단체로 외부전극 본체(13a)에 존재하고 있어도 되고, 또한, 경우에 따라서는 외부전극 본체(13a)의 다른 금속과 상호에 분산되어 있거나 합금화하고 있어도 된다.
<적층 세라믹 콘덴서의 제조방법>
다음으로, 상술의 본 발명의 실시형태에 따른 적층 세라믹 콘덴서의 제조방법에 대해서 설명한다.
(1) 우선, 세라믹 그린시트, 내부전극용의 도전성 페이스트, 외부전극 본체(소결 금속층) 형성용의 도전성 페이스트를 준비한다.
세라믹 그린시트나 각종 도전성 페이스트에는, 바인더 및 용제가 포함되지만, 이들의 바인더 및 용제로서는, 공지의 유기 바인더나 유기용제를 이용할 수 있다.
(2) 상기 (1)에서 제작한 세라믹 그린시트상에 예를 들면, 스크린 인쇄 등에 의해 소정의 패턴으로 도전성 페이스트를 인쇄하고, 내부전극 패턴을 형성한다.
(3) 상기 (1)에서 제작한 내부전극 패턴이 인쇄되어 있지 않은 세라믹 그린시트(외층용 세라믹 그린시트)를 소정 매수 적층하고, 그 위에, 상기 (2)에서 내부전극 패턴을 형성한 세라믹 그린시트를 순차 적층하고, 또한, 그 위에 내부전극 패턴이 인쇄되어 있지 않은 외층용 세라믹 그린시트를 소정 매수 적층하여, 머더 적층체를 제작한다.
(4) 머더 적층체를 정수압 프레스 등의 수단에 의해 적층방향으로 프레스 한다.
(5) 프레스한 머더 적층체를 소정의 사이즈에 자르고, 각각의 미소성의 세라믹 적층체로 분할한다. 이때, 배럴 연마 등에 의해 모따기를 실시하고, 각각의 미소성의 세라믹 적층체의 각부나 모서리부를 둥글게 하도록 해도 된다.
(6) 미소성의 세라믹 적층체를 소성한다. 소성온도는 세라믹이나 내부전극의 재료에도 따르지만, 통상은 900℃ 이상 1300℃ 이하로 하는 것이 바람직하다.
(7) 소성된 각각의 세라믹 적층체에 대해서 아닐 처리를 실시하고, 내부전극내에 산화물층을 형성한다.
여기서 아닐 처리는 소성 후의 세라믹 적층체를 1000℃ 이상 1200℃ 이하의 최고 도달온도에서 환원 분위기하에 있어서 0.5시간 이상 1.5시간 이하에 걸쳐서 유지한 후, 질소 분위기하에 있어서 온도 하강시키는 조건으로 실시했다.
(8) 소성 후의 세라믹 적층체의 양단면에 외부전극 본체(소결 금속층) 형성용의 도전성 페이스트를 도포하고, 베이킹함으로써 외부전극의 하지층이 되는 외부전극 본체(소결 금속층)를 형성한다. 베이킹온도는, 통상은 700℃ 이상 900℃ 이하로 하는 것이 바람직하다.
이 공정에서 내부전극과 외부전극과의 접합부에 외부전극에 포함되는 Cu와 내부전극에 포함되는 Ni가 상호 확산한 상호 확산층이 이들 내부전극과 외부전극에 걸치도록 형성된다.
(9) 그리고 외부전극 본체(소결 금속층)상에 Ni 도금을 실시하고, 외부전극 본체(소결 금속층)를 덮는 Ni 도금막을 형성하고, 더 Sn 도금을 실시하여 Ni 도금막을 덮는 Sn 도금막을 형성한다.
이에 의해 도 1 및 도 2에 나타내는 바와 같은 적층 세라믹 콘덴서가 얻어진다.
<실험예 1>
이 실시형태의 적층 세라믹 콘덴서의 유의성을 확인하기 위해서, Cu 분말을 도전성분으로 하는 도전성 페이스트에 Sn이 첨가된 도전성 페이스트를 이용하고, 표 1의 시료번호 1~10의 시료(적층 세라믹 콘덴서)를 제작했다.
한편, 도전성 페이스트가 상세한 사양은 이하와 같이 했다.
고형분량: 25vol%
고형분중의 Cu 분말의 비율: 70vol%
고형분중의 유리의 비율: 25vol%
고형분중의 Sn의 비율: 5vol%
Cu 분말의 입경: 3㎛
유리의 입경: 2㎛
유리의 조성: BaO-SrO-B2O3-SiO2계 유리프릿(유리프릿이 산화물 환산으로, BaO: 10중량%~50중량%, B2O3: 3중량%~30중량%, SiO2: 3중량%~30중량%계의 유리)
그리고 표 1의 시료번호 1~10의 시료를 제작함에 있어서는, 이 도전성 페이스트를 세라믹 소체(10)의 제1 단면(21a) 및 제2 단면(21b)에 도포해서 소성하고, 외부전극 본체(소결 금속층)(13a)를 형성했다(도 1 참조).
그 후, 외부전극 본체(13a)의 외측에 전해도금에 의해 Ni로 이루어지는 도금막(13b)을 형성하고, 또한, 그 외측에 전해도금에 의해 Sn으로 이루어지는 도금막(13c)을 형성했다.
이에 의해 표 1의 시료번호 1~10의 시료를 얻었다.
제작한 적층 세라믹 콘덴서는 대체로 용량이 10㎌, 정격 전압이 6.3V, 치수가 길이 1.0㎜, 폭 0.5㎜, 높이 0.5㎜이며, 도금막(13b)의 두께가 3㎛, 도금막(13c)의 두께가 3㎛인 것이다.
한편, 이 실시형태에서는 외부전극 본체(13a)의 두께가 10㎛의 시료(표 1의 시료번호 1~6의 시료)와 5㎛의 시료(표 1의 시료번호 7~10의 시료)를 제작했다.
또한, 표 1의 시료번호 1~10의 시료는 내부전극(2)측의 상호 확산층(40a)의 두께가 거의 3㎛이 되도록 하여, 본 발명의 요건을 충족하도록 했다.
그리고 상술한 바와 같이 하여 제작한 표 1의 시료번호 1~10의 각 시료에 대해서 이하에 설명하는 방법으로 고온 부하 시험 및 0Ω 방전 시험을 실시했다.
<고온 부하 시험>
이하의 조건으로 온도와 전압을 설정하여 72시간 방치했다.
온도: 125℃
인가전압: 3.2V
그로부터, 절연저항 LogIR을 조사했다. 그리고 LogIR이 0.5보다 낮아진 시료를 불량으로서 계수했다. 한편, 시험에 제공한 시료 수는 20개로 했다.
<0Ω 방전 시험>
각 시료를 온도 150℃로 1시간 열처리하고, 24시간 방치했다. 그 후, 각 시료에 대해서 정전용량을 측정했다.
그리고 각 시료에 20V, 5초간의 조건으로 전압을 인가한 후, 스테인리스 접시에 시료를 낙하시킴으로써 방전(0Ω 방전)시켜서, 이것을 5회 반복해서 실시했다.
그 후, 온도 150℃로 1시간 열처리하고, 24시간 방치 후, 정전용량의 측정을 실시했다. 정전용량이 5% 이상 저하한 시료를 불량으로서 계수했다. 한편, 시험에 제공한 시료수는 20개로 했다.
상술한 바와 같이 실시한 고온 부하 시험 및 0Ω 방전 시험의 결과를 표 1에 맞춰서 나타낸다. 한편, 표 1에 있어서 시료번호에 *을 붙인 시료는 본 발명의 요건을 포함하지 않는 시료이다.
Figure 112016020643040-pat00001
<평가>
표 1로부터 외부전극측의 상호 확산층의 두께의, 외부전극 본체의 두께에 대한 비율이 2.5% 이상 33.3% 이하의 범위에 있는 시료번호 2~5, 8, 9의 시료에서는 고온 부하 시험 및 0Ω 방전 시험에 있어서, 불량의 발생은 인정되지 않았다.
한편, 외부전극측의 상호 확산층의 두께의, 외부전극 본체의 두께에 대한 비율이 0.25% 및 1%인 본 발명의 범위를 밑도는 시료번호 1 및 시료번호 7의 시료에서는 0Ω 방전 시험에 있어서, 불량의 발생이 인정되었다.
또한, 외부전극측의 상호 확산층의 두께의, 외부전극 본체의 두께에 대한 비율이 50% 및 44.6%인, 본 발명의 범위를 웃도는 시료번호 6 및 시료번호 10의 시료에서는 고온부하 시험에 있어서, 불량의 발생이 인정되었다.
상기의 결과로부터 외부전극측의 상호 확산층의 두께에 대해서는, 외부전극 본체의 두께의 2.5% 이상 33.3% 이하의 범위로 하는 것이 바람직한 것을 알 수 있다.
또한, 외부전극측의 상호 확산층의 두께의, 외부전극 본체의 두께에 대한 비율이 2.5% 이상 33.3% 이하의 범위에 있는 시료번호 2~5, 8, 9의 시료(본 발명의 요건을 만족하는 시료)에 대해서 내부전극과 외부전극의 접합율을 조사했다.
한편, 여기서 내부전극과 외부전극과의 접합율이란, 내부전극과 외부전극의 접합부를 세라믹 소체의 길이방향 및 두께방향을 포함하는 절단면에 있어서 WDX로 본 경우에서의 외부전극과 접합하고 있는 내부전극의 수의, 내부전극의 전체 수에 대한 비율을 말한다.
또한, 접합부를 WDX로 본 경우, Cu의 피크 강도가 12.5%를 넘을 경우에는, 외부전극과 내부전극이 접합하고 있다고 판정했다.
상술한 바와 같이 하여 내부전극과 외부전극과의 접합율을 조사한 결과, 본 발명의 요건을 만족하는 시료번호 2~5, 8, 9의 시료에 대해서는 접합율이 70% 이상인 것이 확인되었다.
또한, 외부전극측의 상호 확산층의 두께의, 외부전극본체의 두께에 대한 비율이 2.5% 이상 33.3% 이하의 범위에 있는 시료번호 2~5, 8, 9의 시료(본 발명의 요건을 만족하는 시료)에 있어서는, 외부전극측에 존재하는 상호 확산층에서의 Cu의 비율이 내부전극측에 존재하는 상호 확산층에서의 Cu의 비율보다 높은 것이 확인되어 있고, 또한, 내부전극측에 존재하는 상호 확산층에서의 Ni의 비율이 외부전극측에 존재하는 상호 확산층에서의 Ni의 비율보다 높은 것이 확인되어 있다.
한편, 내부전극을 따라 외부전극을 통하는 선분을 긋고, 그 선분상의 상호 확산층의 두께를 측정함으로써 내부전극측의 상호 확산층의 두께를 측정할 수 있다.
또한, 상호 확산층의 두께는 적층방향에 늘어서는 각 내부전극 중에서 균등하게 배치되어 있는 10층을 선택하고, 각 10층의 내부전극층에 대한 상호 확산층의 두께를 측정해서 얻은 값의 평균값이다.
또한, 외부전극측의 상호 확산층의 두께의, 외부전극 본체의 두께에 대한 비율이 2.5% 이상 33.3% 이하의 범위에 있는 시료번호 2~5, 8, 9의 시료(본 발명의 요건을 만족하는 시료)에 대해서는 상호 확산층과 내부전극과의 사이에 산화물층이 존재하고 있는 것이 확인되어 있다.
<실험예 2>
또한, 외부전극 본체의 두께를 40㎛로 하고, 외부전극측의 상호 확산층의 두께를 외부전극 본체의 두께의 10%로 한 것 및 내부전극측의 상호 확산층의 두께를 0.2㎛~7㎛의 범위에서 변화시킨 것 이외에는 상기 실험예 1의 시료(표 1의 시료)의 경우와 동일하게 하고, 표 2의 시료번호 11~15의 시료를 제작했다.
그리고 제작한 각 시료에 대해서, 크랙 발생 수를 조사하는 시험과 0Ω 방전 시험을 실시했다.
한편, 크랙 발생 수는 각 시료(적층 세라믹 콘덴서)의 두께방향 및 폭방향을 포함하는 면(외부전극이 형성되어 있는 세라믹 소체의 단면)측으로부터 시료를 연마하고, 외부전극이 제거된 시점(연마 깊이)에서 연마를 정지하고, 마이크로스코프로 시료의 각부를 관찰함으로써 조사했다.
구체적으로는 5개의 시료에 대해서, 단면측으로부터 보아 최상층 및 최하층의 내부전극의 양단부로부터 세라믹 소체의 4개의 각부를 향하는 크랙의 발생의 유무를 조사했다.
한편, 5개의 시료에 대해서, 상술한 바와 같은 4개의 각부를 향하는 크랙의 유무를 조사한 경우에는, 측정 대상 부분은 합계로 20군데가 된다. 그리고 표 2에서는 이 20군데 중, 크랙이 발생한 부분의 수를 크랙 발생 수로서 기재했다.
또한, 표 2의 0Ω 방전 시험에서의 불량의 발생 수는 표 1의 각 시료의 경우와 동일한 방법으로 조사한 것이다.
한편, 표 1에 있어서 시료번호에 *을 붙인 시료는 본 발명의 요건을 포함하지 않는 시료이다.
Figure 112016020643040-pat00002
표 2에 나타내는 바와 같이, 내부전극측의 상호 확산층의 두께가 0.5㎛ 이상 5㎛ 이하의 범위에 있는 시료번호 12~14의 시료에 있어서는, 크랙의 발생이 인정되지 않고, 또한, 0Ω 방전 시험에서의 불량의 발생도 인정받을 수 없는 것이 확인되었다.
한편, 내부전극측의 상호 확산층의 두께가 0.2㎛와 본 발명의 범위를 밑도는 시료번호 11의 시료에서는 0Ω 방전 시험에서의 불량의 발생이 인정되었다.
또한, 내부전극측의 상호 확산층의 두께가 7㎛인 본 발명의 범위를 웃도는 시료번호 15의 시료에서는 크랙의 발생이 생긴 것이 확인되었다.
상기의 결과로부터, 내부전극측의 상호 확산층의 두께에 대해서는 0.5㎛ 이상 5㎛ 이하의 범위로 하는 것이 바람직한 것을 알 수 있다. 또한, 내부전극을 따라 외부전극을 통하는 선분을 긋고, 그 선분상의 상호 확산층의 두께를 측정함으로써 내부전극측의 상호 확산층의 두께를 측정할 수 있다. 또한, 상호 확산층의 두께는 적층방향에 늘어서는 각 내부전극 중에서 균등하게 배치되어 있는 10층을 선택하고, 각 10층의 내부전극층에 대한 상호 확산층의 두께를 측정해서 얻은 값의 평균값이다.
본 발명의 실시형태에 대해서 설명했지만, 이번 개시된 실시형태는 모든 점에서 예시로서 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 청구범위에 의해 나타내고, 청구범위와 균등한 의미 및 범위내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (6)

  1. 세라믹 소체와 한 쌍의 외부전극을 포함한 적층 세라믹 콘덴서로서,
    상기 세라믹 소체는 유전체 세라믹으로 이루어지는 복수의 유전체층과, 상기복수의 유전체층의 각각을 통해서 적층된 복수의 내부전극을 포함하고,
    상기 세라믹 소체는 제1 주면 및 상기 제1 주면에 대향하는 제2 주면과, 상기 제1 주면에 직교하는 제1 단면 및 상기 제1 단면에 대향하는 제2 단면과, 상기 제1 주면 및 상기 제1 단면에 직교하는 제1 측면 및 상기 제1 측면에 대향하는 제2 측면을 포함하는 직육면체 형상을 가지고,
    상기 제1 주면으로부터 상기 제2 주면을 향하는 방향을 두께방향이라고 하고, 상기 제1 단면으로부터 상기 제2 단면을 향하는 방향을 길이방향이라고 하면서 상기 제1 측면으로부터 상기 제2 측면을 향하는 방향을 폭방향이라고 한 경우에, 상기 두께방향이 상기 유전체층 및 상기 내부전극의 적층방향과 합치하고,
    상기 복수의 내부전극은 상기 두께방향에 있어서 교대로 상기 제1 단면 및 상기 제2 단면에 인출되고,
    상기 한 쌍의 외부전극은 각각 상기 제1 단면 및 상기 제2 단면에 인출된 상기 내부전극과 도통하도록 상기 세라믹 소체에 배설되고,
    상기 내부전극은 Ni를 포함하고,
    상기 외부전극은 상기 세라믹 소체상에 형성되어, 상기 내부전극에 도통하는 Cu를 포함하는 소결 금속층을 포함하고,
    상기 내부전극과 상기 외부전극과의 접합부에는 Cu 및 Ni의 상호 확산층이 상기 내부전극과 상기 외부전극에 걸쳐서 존재하고,
    상기 상호 확산층은 상기 내부전극측에 있어서, 상기 제1 단면 또는 상기 제2 단면부터 상기 길이방향의 안쪽 선단까지의 치수인 두께가 0.5㎛ 이상 5㎛ 이하가 되도록 존재하고,
    상기 상호 확산층은 상기 외부전극측에 있어서, 상기 제1 단면 또는 상기 제2 단면부터 상기 길이방향의 외측 선단까지의 치수인 두께가 상기 소결 금속층의 두께의 2.5% 이상 33.3% 이하가 되도록 존재하고 있는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 내부전극과 상기 외부전극과의 접합부를, 상기 길이방향 및 상기 두께방향을 포함하는 절단면에서 본 경우에, 상기 외부전극에 접합하고 있는 상기 내부전극의 수의, 상기 내부전극의 전체 수에 대한 비율인 접합율이 70% 이상인 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 외부전극측에 존재하는 상기 상호 확산층에서의 Cu의 비율이, 상기 내부전극측에 존재하는 상기 상호 확산층에서의 Cu의 비율보다도 높고,
    상기 내부전극측에 존재하는 상기 상호 확산층에서의 Ni의 비율이, 상기 외부전극측에 존재하는 상기 상호 확산층에서의 Ni의 비율보다도 높은 적층 세라믹 콘덴서.
  4. 제1항 또는 제2항에 있어서,
    상기 상호 확산층과 상기 내부전극과의 사이에 산화물층이 존재하고 있는 적층 세라믹 콘덴서.
  5. 제1항 또는 제2항에 있어서,
    상기 외부전극이 상기 소결 금속층상에 형성된 Ni 도금막과, 상기 Ni 도금막상에 형성된 Sn 도금막을 포함하고 있는 적층 세라믹 콘덴서.
  6. 세라믹 소체와 한 쌍의 외부전극을 포함한 적층 세라믹 콘덴서의 제조방법으로서,
    세라믹 그린시트상에 소성 후에 있어서 내부전극이 되는 내부전극 패턴을 형성하는 공정과,
    상기 내부전극 패턴이 인쇄된 상기 세라믹 그린시트와, 상기 내부전극 패턴이 형성되어 있지 않은 세라믹 그린시트를 적층해서 프레스함으로써 머더 적층체를 제작하는 공정과,
    상기 머더 적층체를 자름으로써 미소성의 세라믹 적층체를 얻는 공정과,
    미소성의 상기 세라믹 적층체를 900℃ 이상 1300℃ 이하의 온도 조건에서 소성하는 공정과,
    소성 후의 상기 세라믹 적층체를 1000℃ 이상 1200℃ 이하의 최고 도달온도에서 환원 분위기하에 있어서 0.5시간 이상 1.5시간 이하에 걸쳐서 유지한 후, 질소 분위기하에 있어서 온도 하강시키는 조건에서 아닐 처리하고, 이에 의해 상기 내부전극의 내부에 산화물층을 형성하는 공정과,
    상기 세라믹 소체인 소성 후의 상기 세라믹 적층체의 양단면에 도전성 페이스트를 도포함과 함께 이것을 베이킹함으로써 상기 외부전극의 하지층이 되는 외부전극 본체를 형성하는 공정을 포함하는 적층 세라믹 콘덴서의 제조방법.
KR1020160025486A 2015-03-12 2016-03-03 적층 세라믹 콘덴서 및 그 제조방법 KR101800212B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015049725 2015-03-12
JPJP-P-2015-049725 2015-03-12
JP2016020163A JP6679964B2 (ja) 2015-03-12 2016-02-04 積層セラミックコンデンサ
JPJP-P-2016-020163 2016-02-04

Publications (2)

Publication Number Publication Date
KR20160110123A KR20160110123A (ko) 2016-09-21
KR101800212B1 true KR101800212B1 (ko) 2017-11-22

Family

ID=56982559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160025486A KR101800212B1 (ko) 2015-03-12 2016-03-03 적층 세라믹 콘덴서 및 그 제조방법

Country Status (3)

Country Link
JP (1) JP6679964B2 (ko)
KR (1) KR101800212B1 (ko)
CN (1) CN105977019B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116129A (ko) * 2019-07-08 2019-10-14 삼성전기주식회사 커패시터 부품
KR20190116130A (ko) * 2019-07-08 2019-10-14 삼성전기주식회사 커패시터 부품
KR20190116117A (ko) * 2019-06-27 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
KR20200002124A (ko) * 2018-06-29 2020-01-08 삼성전기주식회사 적층 세라믹 커패시터
KR20210006155A (ko) * 2019-07-08 2021-01-18 삼성전기주식회사 커패시터 부품

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI628678B (zh) * 2016-04-21 2018-07-01 Tdk 股份有限公司 電子零件
JP6954519B2 (ja) * 2017-04-11 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
KR20190116133A (ko) * 2019-07-15 2019-10-14 삼성전기주식회사 커패시터 부품
KR20210009627A (ko) * 2019-07-17 2021-01-27 삼성전기주식회사 적층 세라믹 전자 부품
KR20220052164A (ko) 2020-10-20 2022-04-27 삼성전기주식회사 적층형 전자 부품
KR20220084656A (ko) 2020-12-14 2022-06-21 삼성전기주식회사 적층형 전자 부품
KR20220095541A (ko) 2020-12-30 2022-07-07 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2022129225A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ
KR20230103410A (ko) 2021-12-31 2023-07-07 삼성전기주식회사 적층 세라믹 전자부품
KR20230172183A (ko) 2022-06-15 2023-12-22 삼성전기주식회사 적층형 전자 부품
CN117074131A (zh) * 2023-08-15 2023-11-17 广东微容电子科技有限公司 一种检测片式多层陶瓷电容器端部角裂的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110451A (ja) * 2000-09-28 2002-04-12 Kyocera Corp 積層型電子部品およびその製法
JP2011009478A (ja) * 2009-06-26 2011-01-13 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2012059742A (ja) * 2010-09-06 2012-03-22 Murata Mfg Co Ltd 積層セラミックコンデンサ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154633A (ja) * 1995-11-29 1998-06-09 Matsushita Electric Ind Co Ltd セラミック電子部品およびその製造方法
JPH1187167A (ja) * 1997-09-16 1999-03-30 Matsushita Electric Ind Co Ltd 端子電極用ペーストおよびそれを用いたセラミック電子部品とその製造方法
JP2000077260A (ja) * 1998-08-31 2000-03-14 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2002008938A (ja) * 2000-06-23 2002-01-11 Kyocera Corp 積層型電子部品およびその製法
JP4158713B2 (ja) * 2004-02-03 2008-10-01 住友金属鉱山株式会社 外部電極用銅ペースト組成物
JP4561922B2 (ja) * 2008-03-31 2010-10-13 Ｔｄｋ株式会社 誘電体磁器組成物、電子部品およびこれらの製造方法
JP5439954B2 (ja) * 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
KR101079382B1 (ko) * 2009-12-22 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5440309B2 (ja) * 2010-03-24 2014-03-12 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2012019159A (ja) * 2010-07-09 2012-01-26 Tdk Corp セラミック電子部品
JPWO2012114784A1 (ja) * 2011-02-24 2014-07-07 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5998785B2 (ja) * 2012-09-19 2016-09-28 Tdk株式会社 積層電子部品
KR102097332B1 (ko) * 2013-02-20 2020-04-06 삼성전기주식회사 적층 세라믹 전자 부품
JP5904305B2 (ja) * 2013-04-25 2016-04-13 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2015035581A (ja) * 2013-07-10 2015-02-19 株式会社村田製作所 セラミック電子部品およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110451A (ja) * 2000-09-28 2002-04-12 Kyocera Corp 積層型電子部品およびその製法
JP2011009478A (ja) * 2009-06-26 2011-01-13 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP2012059742A (ja) * 2010-09-06 2012-03-22 Murata Mfg Co Ltd 積層セラミックコンデンサ

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200002124A (ko) * 2018-06-29 2020-01-08 삼성전기주식회사 적층 세라믹 커패시터
US10886066B2 (en) 2018-06-29 2021-01-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor including external electrode having tin-plated layers alternately stacked with nickel-plated layer(s)
KR102142519B1 (ko) * 2018-06-29 2020-08-07 삼성전기주식회사 적층 세라믹 커패시터
KR102437803B1 (ko) 2019-06-27 2022-08-30 삼성전기주식회사 적층 세라믹 전자부품
KR102319597B1 (ko) * 2019-06-27 2021-11-02 삼성전기주식회사 적층 세라믹 전자부품
CN112151271A (zh) * 2019-06-27 2020-12-29 三星电机株式会社 多层陶瓷电子组件
CN112151271B (zh) * 2019-06-27 2023-12-08 三星电机株式会社 多层陶瓷电子组件
US11699554B2 (en) 2019-06-27 2023-07-11 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic electronic component
US11342123B2 (en) 2019-06-27 2022-05-24 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic electronic component
KR20190116117A (ko) * 2019-06-27 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
KR20210118784A (ko) * 2019-06-27 2021-10-01 삼성전기주식회사 적층 세라믹 전자부품
US11239032B2 (en) 2019-07-08 2022-02-01 Samsung Electro-Mechanics Co., Ltd. Capacitor component
KR20190116129A (ko) * 2019-07-08 2019-10-14 삼성전기주식회사 커패시터 부품
KR102333093B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
KR20210063303A (ko) * 2019-07-08 2021-06-01 삼성전기주식회사 커패시터 부품
US11264170B2 (en) 2019-07-08 2022-03-01 Samsung Electro-Mechanics Co., Ltd. Capacitor component
KR102257992B1 (ko) * 2019-07-08 2021-05-28 삼성전기주식회사 커패시터 부품
US11348732B2 (en) 2019-07-08 2022-05-31 Samsung Electro-Mechanics Co., Ltd. Capacitor component
KR102333094B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
US11646161B2 (en) 2019-07-08 2023-05-09 Samsung Electro-Mechanics Co., Ltd. Capacitor component
US11651899B2 (en) 2019-07-08 2023-05-16 Samsung Electro-Mechanics Co., Ltd. Capacitor component
US11657978B2 (en) 2019-07-08 2023-05-23 Samsung Electro-Mechanics Co., Ltd. Capacitor component
KR102538904B1 (ko) 2019-07-08 2023-06-01 삼성전기주식회사 커패시터 부품
KR20210006155A (ko) * 2019-07-08 2021-01-18 삼성전기주식회사 커패시터 부품
KR20190116130A (ko) * 2019-07-08 2019-10-14 삼성전기주식회사 커패시터 부품
US11935701B2 (en) 2019-07-08 2024-03-19 Samsung Electro-Mechanics Co., Ltd. Capacitor component

Also Published As

Publication number Publication date
KR20160110123A (ko) 2016-09-21
CN105977019B (zh) 2019-02-01
CN105977019A (zh) 2016-09-28
JP6679964B2 (ja) 2020-04-15
JP2016171310A (ja) 2016-09-23

Similar Documents

Publication Publication Date Title
KR101800212B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
US9892854B2 (en) Multilayer ceramic capacitor and method for manufacturing the same
KR101953655B1 (ko) 적층 세라믹 전자부품
US9099245B2 (en) Multilayer ceramic electronic component
US9642260B2 (en) Embedded multilayer ceramic electronic component and printed circuit board having the same
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
US10541085B2 (en) Multilayer ceramic electronic component including an organic layer
KR101699389B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
KR20180116746A (ko) 외부전극용 도전성 페이스트 및 그 외부전극용 도전성 페이스트를 이용하여 제조하는 전자부품의 제조 방법
US9378890B2 (en) Ceramic capacitor having a small variation in capacity
US9934907B2 (en) Laminated ceramic electronic component and manufacturing method therefor
US11114243B2 (en) Multilayer ceramic capacitor and method for producing the same
WO2013108533A1 (ja) セラミック電子部品
CN114334443A (zh) 层叠陶瓷电容器
KR20090106409A (ko) 저항 페이스트 및 적층 세라믹 콘덴서
TW201330712A (zh) 積層陶瓷電子零件
JP6493560B2 (ja) 多層セラミック基板及び電子部品
CN112242253B (zh) 电子部件
JP7167955B2 (ja) 積層セラミック電子部品
KR20210010327A (ko) 전자부품
KR20170112381A (ko) 세라믹 조성물 및 이를 포함하는 적층형 커패시터
JP2021015925A (ja) 積層セラミックコンデンサ
US10457608B2 (en) Multilayer ceramic substrate and electronic device
US20230207205A1 (en) Multilayer electronic component
KR101556859B1 (ko) 적층 세라믹 콘덴서

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant