KR101732246B1 - FinFET 격리를 위한 반도체 장치 형성 방법 - Google Patents

FinFET 격리를 위한 반도체 장치 형성 방법 Download PDF

Info

Publication number
KR101732246B1
KR101732246B1 KR1020150028533A KR20150028533A KR101732246B1 KR 101732246 B1 KR101732246 B1 KR 101732246B1 KR 1020150028533 A KR1020150028533 A KR 1020150028533A KR 20150028533 A KR20150028533 A KR 20150028533A KR 101732246 B1 KR101732246 B1 KR 101732246B1
Authority
KR
South Korea
Prior art keywords
active pin
dummy gate
substrate
pin
gate stacks
Prior art date
Application number
KR1020150028533A
Other languages
English (en)
Other versions
KR20160045532A (ko
Inventor
체쳉 창
치한 린
즈르중 린
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160045532A publication Critical patent/KR20160045532A/ko
Application granted granted Critical
Publication of KR101732246B1 publication Critical patent/KR101732246B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

효과적인 FinFET 격리를 가진 반도체 장치 및 그 형성 방법이 개시된다. 이 방법은 활성 핀, 기판 위에서 상기 핀과 결합하는 복수의 더미 게이트 스택, 및 기판 위에서 상기 더미 게이트 스택들을 분리하는 제1 유전체 특징부를 구비한 기판을 수용하는 단계를 포함한다. 이 방법은 상기 활성 핀의 제1 및 제2 부분을 각각 노출시키는 제1 트렌치 및 제2 트렌치를 형성하기 위해 상기 더미 게이트 스택을 제거하는 단계를 또한 포함한다. 이 방법은 상기 활성 핀의 상기 제1 부분을 제거하는 단계와, 상기 제2 트렌치에 게이트 스택을 형성하는 단계를 또한 포함하고, 상기 게이트 스택은 상기 활성 핀의 상기 제2 부분과 결합한다. 이 방법은 상기 활성 핀의 상기 제2 부분을 효과적으로 격리시키는 제2 유전체 물질로 상기 제1 트렌치를 채우는 단계를 또한 포함한다.

Description

FinFET 격리를 위한 방법 및 구조{METHOD AND STRUCTURE FOR FINFET ISOLATION}
이 출원은 "FinFET 격리를 위한 방법 및 구조"의 명칭으로 2014년 10월 17일자 출원한 미국 가특허 출원 제62/065,125호를 우선권 주장하며, 상기 미국 가특허 출원은 여기에서의 인용에 의해 그 전체가 본원에 통합된다.
반도체 집적 회로(IC) 산업은 급진적으로 성장하고 있다. IC 재료 및 설계에 있어서의 기술적 진보는 IC의 세대들을 만들었고, 각 세대는 그 이전 세대보다 더 작고 더 복잡한 회로를 갖는다. IC 진화의 과정에서, 기능적인 밀도(즉, 칩 면적당 상호접속 장치들의 수)는 일반적으로 증가되고 기하도형적 크기(즉, 제조 프로세스를 이용하여 생성될 수 있는 최소 컴포넌트(또는 선))는 감소되었다. 이러한 규모 축소 프로세스는 일반적으로 생산 효율을 증가시키고 관련 비용을 낮춤으로써 장점을 제공한다. 그러한 규모 축소는 또한 IC를 처리하고 제조하는 복잡성을 증가시킨다.
예를 들면, 핀 전계 효과 트랜지스터(fin field effect transistor, FinFET) 제조 프로세스에서는 이중 패터닝 리소그래피(DPL)가 일반적으로 사용된다. 종래의 DPL 프로세스에서는 2개의 마스크 패턴, 맨드렐(mandrel) 패턴 및 이 맨드렐 패턴의 원치않는 부분 또는 유도체 또는 둘 다를 제거하는 컷(cut) 패턴을 사용한다. 예를 들면, DPL 프로세스는 맨드렐 패턴을 이용하여 핀(fin)을 형성하고, 그 다음에 컷 패턴을 이용하여 상기 핀을 2개 이상의 섹션으로 절단한다. 핀의 각 섹션은 하나 이상의 FinFET를 형성하기 위해 사용된다. 핀의 상이한 섹션들은 적절히 격리되어야 한다. 종래의 핀 격리 프로세스는 핀의 2개의 섹션 사이에 격리 구조를 형성하기 위해 다른 하나의 패터닝 프로세스를 이용한다. 이러한 종래의 프로세스에서는 각종의 문제점들이 발생한다. 예를 들면, 핀 절단 프로세스는 에칭 임계 치수(CD) 로딩 및/또는 에칭 깊이 로딩 문제 때문에 핀을 바람직하지 않게 과도 에칭 또는 과소 에칭할 수 있다. 핀 과도 에칭은 소스/드레인 컨택트 랜딩(contact landing)과 같은 FinFET 제조를 위한 프로세스 창(process window)을 감소시키고, 핀 과소 에칭은 효과적인 핀 격리를 생성하는데 실패할 수 있다. 다른 예로서, 핀 절단 패터닝 프로세스 및 격리 패터닝 프로세스가 적절히 정렬되지 않을 수 있고, 이 경우 비효율적인 격리 및 FinFET 제조를 위한 프로세스 창의 감소를 야기할 수 있다. 따라서, FinFET 제조를 위한 충분한 CD 및 오버레이 프로세스 창을 제공하면서 핀들을 효과적으로 격리시키는 방법이 필요하다.
효과적인 FinFET 격리를 가진 반도체 장치 및 그 형성 방법이 개시된다. 이 방법은 활성 핀, 기판 위에서 상기 핀과 결합하는 복수의 더미 게이트 스택, 및 기판 위에서 상기 더미 게이트 스택들을 분리하는 제1 유전체 특징부를 구비한 기판을 수용하는 단계를 포함한다. 이 방법은 상기 활성 핀의 제1 및 제2 부분을 각각 노출시키는 제1 트렌치 및 제2 트렌치를 형성하기 위해 상기 더미 게이트 스택을 제거하는 단계를 또한 포함한다. 이 방법은 상기 활성 핀의 상기 제1 부분을 제거하는 단계와, 상기 제2 트렌치에 게이트 스택을 형성하는 단계를 또한 포함하고, 상기 게이트 스택은 상기 활성 핀의 상기 제2 부분과 결합한다. 이 방법은 상기 활성 핀의 상기 제2 부분을 효과적으로 격리시키는 제2 유전체 물질로 상기 제1 트렌치를 채우는 단계를 또한 포함한다.
본 발명은 첨부 도면과 함께 이하의 상세한 설명을 읽음으로써 최상으로 이해될 것이다. 산업계의 표준 실시에 따라서, 각종 특징부들은 정확한 축척으로 작도된 것이 아니며 단지 설명 목적으로 사용된다는 점에 주목하여야 한다. 사실, 각종 특징부들의 치수는 설명의 명확성을 위해 임의로 증대 또는 감소될 수 있다.
도 1a 및 도 1b는 본 발명의 각종 양태에 따른 반도체 장치 제조 방법을 설명하는 흐름도이다.
도 2A 내지 도 9는 일부 실시형태에 따른, 도 1a 및 도 1b의 방법에 따른 반도체 장치 형성 과정의 투시도 및 횡단면도이다.
도 10은 일부 실시형태에 따른, 도 1a 및 도 1b의 방법을 이용하여 제조된 반도체 장치의 횡단면도이다.
도 11a 및 도 11b는 일부 실시형태에 따른, 도 1a 및 도 1b의 방법을 이용하여 제조된 반도체 장치의 상면도 및 횡단면도이다.
이하의 설명은 본 발명의 상이한 특징부들을 구현하기 위한 여러 가지의 상이한 실시형태 또는 예를 제공한다. 컴포넌트 및 배열의 특정 예는 본 발명을 단순화하도록 이하에서 설명된다. 물론, 이러한 예는 단순히 예이고 제한하는 의도가 없다. 예를 들면, 이어지는 설명에서 제2 특징부 위에 제1 특징부를 형성하는 것은 제1 특징부와 제2 특징부가 직접 접촉으로 형성되는 실시형태를 포함할 수 있고, 상기 제1 특징부와 제2 특징부가 직접 접촉되지 않도록 상기 제1 특징부와 제2 특징부 사이에 추가의 특징부가 형성되는 실시형태를 또한 포함할 수 있다. 또한, 본 명세서에서는 각종 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 단순성 및 명확성을 위한 것이고, 본질적으로 여기에서 설명하는 각종 실시형태 및/또는 구성들 간의 관계를 구술하는 것이 아니다.
또한, 공간적으로 관계있는 용어, 예를 들면, "아래", "하", "하부", "위", "상부" 등은 도면에 예시된 다른 요소 또는 특징부들에 대한 하나의 요소 또는 특징부의 관계를 묘사하기 위한 설명의 용이성을 위해 여기에서 사용된다. 공간적으로 관계있는 용어들은 도면에 도시된 방위 외에 사용 또는 동작 중인 장치의 다른 방위를 포함하는 것으로 의도된다. 장치는 다른 방식으로 방위(90도 또는 다른 방위로 회전)될 수 있고 여기에서 사용하는 공간적으로 관계있는 서술자(descriptor)는 그에 따라서 동일한 방식으로 해석될 수 있다.
본 발명은 일반적으로 반도체 장치에 관한 것이고, 특히 FinFET를 구비한 반도체 장치에 관한 것이다. 본 발명의 목적은 FinFET 제조를 위한 충분한 프로세스 창을 제공하면서 핀들을 효과적으로 격리시키는 방법 및 구조를 제공하는 것이다.
이제, 도 1a 및 도 1b를 참조하면, 본 발명의 각종 양태에 따른 반도체 장치의 형성 방법(10)을 설명하는 흐름도가 도시되어 있다. 이 방법(10)은 단순히 예이고, 특허 청구범위에서 명시적으로 재인용되는 것 이상으로 본 발명을 제한하는 것으로 의도되지 않는다. 방법(10)의 앞에, 중간에 및 뒤에 추가의 동작들이 제공될 수 있고, 여기에서 설명하는 일부 동작이 방법의 추가적인 실시형태로서 교체, 제거 또는 이동될 수 있다. 방법(10)은 반도체 장치(100)의 일부를 각 제조 단계에서 나타내는 도 2A 내지 도 9와 함께 이하에서 설명된다. 장치(100)는 SRAM 및/또는 다른 논리 회로, 저항기, 커패시터 및 인덕터와 같은 수동 컴포넌트, 및 p형 FET(PFET), n형 FET(NFET), FinFET, 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET), 상보형 금속 산화물 반도체(CMOS) 트랜지스터, 바이폴라 트랜지스터, 고전압 트랜지스터, 고주파수 트랜지스터, 다른 메모리 셀, 및 이들의 조합과 같은 능동 컴포넌트를 포함한, IC의 처리 중에 제조된 중간 장치 또는 그 일부일 수 있다.
동작 12에서, 방법(10)(도 1a)은 각종 특징부들이 내부에 및/또는 상부에 형성된 기판(102)을 수용한다. 도 2A, 도 2B 및 도 2c를 집합적으로 참조한다. 도 2A는 반도체 장치(100)의 개략적 투시도이고, 도 2B와 도 2c는 각각 도 2A의 선 "1-1"과 선 "2-2"를 따라 취한 반도체 장치(100)의 횡단면도이다. 장치(100)는 2개의 활성 핀(104)을 구비한 기판(102)을 포함한다. 핀(104)들은 기판(102)으로부터 상향으로 돌출하고 길이 방향을 따라 나란하게 지향된다. 장치(100)는 또한 핀(104)들을 측방향으로 격리시키는 격리 구조물(106)을 포함한다. 장치(100)는 복수의 더미 게이트 스택을 또한 포함하고, 그 중에서 3개가 더미 게이트 스택(120a, 120b, 120c)으로서 도시되어 있다. 더미 게이트 스택(120a-c)은 격리 구조물(106)의 표면(107) 위에 형성되어 핀들의 폭 방향을 따라서 핀(104)들과 결합한다. 장치(100)는 또한 더미 게이트 스택(120a-c)의 측벽 위의 스페이서 특징부(112), 및 상기 스페이서 특징부들 사이의 상기 표면(107) 위의 제1 유전체 특징부(114)를 포함한다. 비록 도 2A 내지 도 2c에는 2개의 핀 위에 3개의 더미 게이트 스택을 도시하고 있지만, 본 발명은 장치(100)의 특정 구성으로 제한되지 않는다. 본 발명의 실시형태는 다른 유형의 장치, 다른 수의 장치, 및/또는 다른 구성의 구조물을 포함할 수 있다. 장치(100)의 전술한 각종 구조물에 대해서는 후술한다.
기판(102)은 본 실시형태에서 실리콘 기판이다. 대안적으로, 기판(102)은 게르마늄과 같은 다른 기본 반도체; 탄화실리콘, 갈륨비소, 인화갈륨, 인화인듐, 비화인듐, 및/또는 안티몬화인듐을 포함한 화합물 반도체; SiGe, GaAsP, AlInAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함한 합금 반도체; 또는 이들의 조합을 포함할 수 있다. 또 다른 대안 예로서, 기판(102)은 매몰 유전체 층과 같은 SOI(semiconductor-on-insulator)이다.
핀(104)은 각종 실시형태에서 p형 FinFET, n형 FinFET, 또는 p형 FinFET와 n형 FinFET 둘 다를 형성하는데 적합하다. 도 2B에 도시된 것처럼, 각 핀(104)은 3개의 부분(또는 섹션)(104a, 104b, 104c)을 포함한다. 3개의 더미 게이트 스택(120a, 120b, 120c)은 각각 상기 3개의 부분(104a, 104b, 104c)과 결합한다. 구체적으로, 더미 게이트 스택(120a, 120c)은 각각의 핀 부분의 채널 영역(110)에 인접한 핀 부분(104a, 104c)과 결합한다. 도 2B는 또한 더미 게이트 스택(120a, 120c)의 양측에 배치되고 각각의 채널 영역(110)을 사이에 두는 소스/드레인(S/D) 영역(108)을 도시하고 있다. 채널 영역은 핀 부분(104b)의 더미 게이트 스택(120b) 아래에는 도시되지 않았다는 점에 주목한다. 뒤에서 설명하겠지만, 핀 부분(104b)은 제거되고 격리 구조물로 대체되어 핀 부분(104a, 104c) 뿐만 아니라 그 위에 형성된 FinFET를 격리시킬 것이다. S/D 영역(108)은 할로(halo) 또는 약하게 도핑된 소스/드레인(LDD) 주입을 포함할 수 있다. 일부 실시형태에 있어서, S/D 영역(108)은 상승된 소스/드레인 영역, 늘려진 영역, 에피택셜로 성장된 영역, 및/또는 다른 적당한 S/D 특징부들을 포함할 수 있다.
핀(104)은 포토리소그래피 및 에칭 프로세스를 포함한 적당한 프로세스를 이용하여 제조될 수 있다. 포토리소그래피 프로세스는 기판(102) 위에 포토레지스트 층(레지스트)을 형성하고, 상기 레지스트를 패턴에 노출시키며, 노광 후 굽기 프로세스를 수행하고, 레지스트를 현상하여 레지스트를 포함한 마스킹 요소를 형성하는 프로세스를 포함할 수 있다. 마스킹 요소는 그 다음에 리세스(recess)를 기판(102) 내로 에칭하고 기판(102)에 핀(104)을 남기기 위해 사용된다. 에칭 프로세스는 건식 에칭, 습식 에칭, 반응성 이온 에칭(RIE), 및/또는 다른 적당한 프로세스를 포함할 수 있다. 대안적으로, 핀(104)은 맨드렐-스페이서 더블 패터닝 리소그래피를 이용하여 형성될 수 있다. 핀(104)을 형성하기 위한 많은 다른 방법 실시형태들이 적당할 수 있다. S/D 영역(108)의 각종 특징부들은 더미 게이트 스택(120a-120c) 및 스페이서 특징부(112)들이 형성된 후에 형성될 수 있고, 이것에 대해서는 후술한다.
격리 구조물(106)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 불화물 도핑 실리케이트 글라스(FSG), 낮은 k 유전체 물질, 및/또는 다른 적당한 절연 물질로 형성될 수 있다. 격리 구조물(106)은 얕은 트렌치 격리(STI) 특징부를 가질 수 있다. 일 실시형태에 있어서, 격리 구조물(106)은 예를 들면 핀(104) 형성 프로세스의 일부로서 기판(102)에 트렌치를 에칭함으로써 형성된다. 트렌치는 그 다음에 절연 물질로 채워지고, 그 다음에 화학 기계 평탄화(CMP) 프로세스가 이어진다. 필드 산화물, 실리콘 국부 산화(LOCal Oxidation of Silicon, LOCOS), 및/또는 다른 적당한 구조물과 같은 다른 격리 구조물이 가능하다. 격리 구조물(106)은 예를 들면 하나 이상의 열 산화물 라이너 층을 가진 다층 구조를 포함할 수 있다.
더미 게이트 스택(120a-c)은 본 실시형태에서 핀들의 3개의 측면에서 핀(104)들과 결합한다. 대안적으로, 더미 게이트 스택(120a-c)은 핀들의 단지 2개의 측면(상측은 아님)에서만 핀(104)들과 결합할 수 있다. 더미 게이트 스택은 차후 단계에서 제거되고 "실제" 게이트 스택 또는 다른 적당한 구조물(예를 들면, 격리 구조물)로 교체되기 때문에 "더미"라고 부른다. 본 실시형태에 있어서, 더미 게이트 스택(120a, 120c)은 "게이트-최종"(gate-last) 프로세스에서 높은 k 금속 게이트로 교체되고, 더미 게이트 스택(120b)은 격리 구조물로 교체될 것이다. 더미 게이트 스택(120a-c)은 각각 하나 이상의 물질 층을 포함할 수 있다. 예를 들면, 더미 게이트 스택(120a-c)은 각각 더미 산화물 층과 더미 게이트 전극을 포함할 수 있다. 더미 산화물 층은 실리콘 산화물(SiO2) 또는 질소(N) 도핑 SiO2와 같은 유전체 물질을 포함할 수 있고, 화학적 산화, 열 산화, 원자 층 증착(ALD), 화학 기상 증착(CVD), 및/또는 다른 적당한 방법에 의해 형성될 수 있다. 더미 게이트 전극은 단층 또는 다층 구조를 가질 수 있다. 일 실시형태에 있어서, 더미 게이트 전극은 폴리실리콘을 포함한다. 더미 게이트 전극은 저압 화학 기상 증착(LPCVD) 및 플라즈마 강화 CVD(PECVD)와 같은 적당한 증착 프로세스에 의해 형성될 수 있다. 일 실시형태에 있어서, 더미 산화물 층과 더미 게이트 전극은 기판(102) 위에 블랭킷 층으로서 최초 증착된다. 그 다음에, 상기 블랭킷 층은 포토리소그래피 프로세스 및 에칭 프로세스를 포함한 프로세스를 통하여 패터닝되고, 이것에 의해 블랭킷 층의 일부를 제거하고 나머지 부분을 더미 산화물 층과 더미 게이트 전극으로서 기판(102) 위에 유지한다. 일부 실시형태에 있어서, 더미 게이트 스택(120a-c)은 하드 마스크 층, 계면 층, 캐핑 층, 확산/장벽 층, 다른 적당한 층, 및/또는 이들의 조합과 같은 추가의 유전체 층 및/또는 도체 층을 각각 포함할 수 있다.
스페이서 특징부(112)들은 더미 게이트 스택(120a-c)의 수직 측벽에 형성된다. 스페이서 특징부(112)들은 더미 게이트 스택의 물질과는 다른 물질을 포함한다. 일 실시형태에 있어서, 스페이서 특징부(112)들은 실리콘 질화물 또는 실리콘 산질화물과 같은 유전체 물질을 포함한다. 일 예로서, 스페이서 특징부(112)들은 각각 복수의 층을 포함한다. 일 실시형태에 있어서, 더미 게이트 스택(120a-c)이 형성된 후에, 하나 이상의 스페이서 층이 장치(100) 위에 스페이서 물질을 블랭킷 증착함으로써 형성된다. 그 다음에, 이방성 에칭 프로세스를 수행하여 스페이서 층의 일부를 제거함으로써, 도 2A 및 도 2B에 도시된 바와 같은 스페이서 특징부(112)들을 형성한다.
제1 유전체 특징부(114)는 하나 이상의 유전체 층을 포함할 수 있다. 일 실시형태에 있어서, 제1 유전체 특징부(114)는 컨택트 에칭 정지 층(contact etch stop layer, CESL) 위에 층간 유전체(ILD) 층을 각각 포함한다. 예를 들면, CESL은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 및/또는 다른 물질의 층을 포함할 수 있다. CESL은 PECVD 프로세스 및/또는 다른 적당한 증착 또는 산화 프로세스에 의해 형성될 수 있다. ILD 층은 테트라에틸오소실리케이트(TEOS) 산화물과 같은 물질, 도핑되지 않은 실리케이트 글라스, 또는 보로포스포실리케이트 글라스(BPSG), 용융 실리카 글라스(FSG), 포스포실리케이트 글라스(PSG), 붕소 도핑 실리콘 글라스(BSG), 및/또는 다른 적당한 유전체 물질과 같은 도핑된 실리콘 산화물을 포함할 수 있다. 일부 실시형태에 있어서, ILD 층은 고밀도 플라즈마(HDP) 유전체 물질(예를 들면, HDP 산화물) 및/또는 고 종횡비 처리(high aspect ratio process, HARP) 유전체 물질(예를 들면, HARP 산화물)을 포함할 수 있다. ILD 층은 PECVD 프로세스 또는 다른 적당한 증착 기술에 의해 증착될 수 있다. 일 실시형태에 있어서, ILD 층은 유동(flowable) CVD(FCVD) 프로세스에 의해 형성된다. FCVD 프로세스는 기판(102)상에 유동성 물질(유체 화합물 등)을 증착하여 더미 게이트 스택(120a-c)(그 측벽상에 스페이서 특징부(112)를 갖는 것)들 간의 트렌치를 채우는 프로세스, 및 상기 유동성 물질을 일례로서 어닐링과 같은 적당한 기술에 의해 고체 물질로 변환하는 프로세스를 포함한다. 각종의 증착 프로세스 후에, 화학 기계 평탄화(CMP) 프로세스를 수행하여 상기 제1 유전체 특징부(114)의 상부 표면을 평탄화하고, 후속 제조 단계를 위해 더미 게이트 스택(120a-c)의 상부 표면을 노출시킨다.
동작 14에서, 방법(10)(도 1a)은 더미 게이트 스택(120a-c)을 제거한다. 도 3A, 도 3B 및 도 3C를 집합적으로 참조한다. 도 3A는 반도체 장치(100)의 개략적 투시도이고, 도 3B와 도 3C는 각각 도 3A의 선 "1-1"과 선 "2-2"를 따라 취한 반도체 장치(100)의 횡단면도이다. 도 3A 및 도 3B에 도시된 것처럼, 더미 게이트 스택(120a-c)이 제거되고, 그 결과 3개의 트렌치(116a, 116b, 116c)가 형성된다. 3개의 트렌치(116a-c)는 각각 핀 부분(104a-c)을 노출시킨다. 더미 게이트 스택(120a-c)은 내부의 물질을 선택적으로 제거하고 스페이서 특징부(112)들 및 ILD 층(114)은 실질적으로 남겨두는 하나 이상의 에칭 프로세스에 의해 제거된다. 에칭 프로세스는 적당한 습식 에칭, 건식 (플라즈마) 에칭, 및/또는 다른 프로세스들을 포함할 수 있다. 예를 들면, 건식 에칭 프로세스는 염소 함유 가스, 불소 함유 가스, 다른 에칭 가스, 또는 이들의 조합을 이용할 수 있다. 습식 에칭 용액은 NH4OH, HF(불화수소산), TMAH(테트라메틸암모늄 하이드록사이드), 다른 적당한 습식 에칭 용액, 또는 이들의 조합을 포함할 수 있다.
동작 16에서, 방법(10)(도 1a)은 마스킹 요소(122)를 형성한다. 도 4를 참조하면, 동작 16 후에 도 3A의 선 "1-1"을 따라 취한 장치(100)의 횡단면도가 도시되어 있다. 마스킹 요소(122)는 핀 부분(104a, 104c)을 덮는다. 마스킹 요소(122)의 개구(123)는 트렌치(116b)를 통해 핀 부분(104b)을 노출시킨다. 본 실시형태에 있어서, 마스킹 요소(122)는 패턴화 포토레지스트(또는 레지스트)이고 포토리소그래피 프로세스를 이용하여 형성된다. 예를 들면, 포토리소그래피 프로세스는 기판(102) 위에 레지스트를 형성하여 기판(102) 상의 각종 구조물을 덮는 프로세스와, 레지스트를 패턴에 노출시키는 프로세스와, 노광 후 굽기 프로세스를 수행하는 프로세스와, 레지스트를 현상하여 마스킹 요소(122)를 형성하는 프로세스를 포함할 수 있다. 동작 16과 관련하여, 본 발명은 종래의 핀 격리 방법에 비하여 장점을 제공한다. 종래의 핀 격리 프로세스는 핀 부분(104b)을 먼저 제거하고(예를 들면, 핀 절단 프로세스를 이용하여), 그 다음에 핀 부분(104a, 104c) 사이에 격리 구조물로서 더미 게이트 스택(120b)(도 2B)를 형성한다. 그러한 프로세스에 있어서, 핀 절단 프로세스와 더미 게이트 스택 형성 프로세스는 적절히 정렬되어야 하고, 좁은 CD 및 오버레이 프로세스 창과 같은 제조 프로세스상의 엄격한 제한이 있다. 이와 대조적으로, 마스킹 요소(122)의 패터닝 프로세스는 훨씬 완화된 프로세스 창을 갖는다. 도 4에 도시된 것처럼, 마스킹 요소(122)는 핀 부분(104a, 104c)을 덮으면서 핀 부분(104b)을 충분히 노출시키도록 훨씬 더 넓은 프로세스 창을 갖는다. 스페이서 특징부(112) 및 제1 유전체 특징부(114)의 존재로 인하여 마스킹 요소(122)의 CD 및 오버레이 프로세스 창 둘 다가 효과적으로 확대된다.
동작 18에서, 방법(10)(도 1a)은 개구(123) 및 트렌치(116b)를 통하여 핀 부분(104b)를 제거한다. 도 5a 및 도 5b를 집합적으로 참조한다. 도 5a는 동작 18 후에 도 3A의 선 "1-1"을 따라 취한 반도체 장치(100)의 횡단면도이다. 도 5b는 동작 18 후에 도 3A의 선 "2-2"를 따라 취한 반도체 장치(100)의 횡단면도이다. 핀 부분(104b)은 에칭 프로세스로 제거되고, 이때 마스킹 요소(122)는 에칭 마스크로서 작용한다. 일 실시형태에 있어서, 에칭 프로세스는 건식 (플라즈마) 에칭 프로세스가다. 예를 들면, 건식 에칭 프로세스는 약 50-1500 W의 소스 전력, 약 1-100 mTorr의 압력, 약 20-80℃의 온도 하에서 에칭 가스로서 CF4, CH3F, O2, HBr, He, Cl2, Ar 및 N2 가스 중의 하나 이상을 이용하여 수행될 수 있다. 일 실시형태에 있어서, 동작 18은 핀 부분(104b)을 제거할 뿐만 아니라 핀(104)들을 기판(107) 아래로 더욱 오목화한다. 도 5a 및 도 5b에 도시된 본 실시형태에 있어서, 격리 구조물(106)과 핀(104)은 둘 다 트렌치(116b) 내로 오목화된다. 구체적으로, 격리 구조물(106)은 표면(107) 아래에 있는 다른 상부 표면(107')을 갖도록 트렌치(116b) 내로 오목화되고, 핀(104)은 표면(107') 아래에 있는 상부 표면(109)을 갖도록 트렌치(116b) 내로 오목화된다. 그러므로, 동작 18은 트렌치(116b)를 표면(107) 아래로 효과적으로 확장한다. 실시형태에 있어서, 표면(107)으로부터 표면(107')으로의 리세스는 경미하고 무시할 수 있다. 본 실시형태에 있어서, 표면(109)은 수직 거리 d1만큼 표면(107') 아래에 있다. 일 실시형태에 있어서, d1은 약 50-1000 Å이다. 비록 도 5b에서는 표면(109)이 아작 핀(104) 내에 있는 것으로 도시되어 있지만, 일부 실시형태에 있어서, 동작 18은 트렌치(116b)를 기판(102) 내로 오목화할 수 있다. 각종 실시형태에 있어서, 동작 18은 바람직한 핀 리세스 깊이 및 핀 물질의 에칭 속도에 기초하여 타이머 제어된다. 마스킹 요소(122)는 에칭 프로세스 중에 부분적으로 소비될 수 있다.
동작 20에서, 방법(10)(도 1a)은 마스킹 요소(122)를 제거하고 핀(104)을 더욱 오목화한다. 도 6a 및 도 6b를 집합적으로 참조한다. 도 6a는 동작 20 후에 도 3A의 선 "1-1"을 따라 취한 장치(100)의 횡단면도이다. 도 6b는 동작 20 후에 도 3A의 선 "2-2"를 따라 취한 장치(100)의 횡단면도이다. 마스킹 요소(122)가 제거되고 핀 부분(104a, 104c)이 트렌치(116a, 116c)를 통하여 다시 노출된다. 일 실시형태에 있어서, 동작 20은 플라즈마 애슁(ashing)과 같은 애슁 프로세스를 포함한다. 일례로서, 애슁 프로세스는 약 20-80℃의 온도에서 에칭 가스로서 H2, O2, N2, He 및 Ar 가스 중의 하나 이상을 이용하여 수행된다. 일 실시형태에 있어서, 동작 20은 마스킹 요소(122)를 제거하고, 동시에 핀(104)들을 더욱 오목화한다. 도 6a에 도시된 실시형태에 있어서, 트렌치(116b) 내의 핀(104)들은 상부 표면(109)(도 5a) 아래에 있는 상부 표면(109')을 갖도록 더욱 오목화된다. 각종 실시형태에 있어서, 표면(109)과 표면(109') 간의 수직 거리는 약 20-1000 Å이다. 일 실시형태에 있어서, 트렌치(116b) 내의 격리 구조물(106)도 또한 상부 표면(107')(도 5a) 아래에 있는 상부 표면(107")을 갖도록 더욱 오목화된다. 실시형태에 있어서, 표면(107')으로부터 표면(107")으로의 리세스는 경미하고 무시할 수 있다. 일 실시형태에 있어서, 표면(109')과 표면(107") 간의 수직 거리(d2)는 약 50-1000 Å이다. 더 나아가, 핀(104)들도 또한 양측 핀 부분(104a, 104c)을 향하여 그들의 길이 방향을 따라 거리 d3 만큼 오목화된다. 일 실시형태에 있어서, 거리 d3는 약 5-100 Å이다. 각종 실시형태에 있어서, 동작 20은 바람직한 핀 리세스 깊이(하향 및 측방향으로) 및 핀 물질의 에칭 속도에 기초하여 타이머 제어된다. 바람직한 핀 리세스 깊이는 격리 제약, 최초의 핀 높이(도 2c) 및 스페이서 특징부(112)의 두께에 기초하여 결정될 수 있다. 예를 들면, 한가지 고려사항은 S/D 영역(108)에서 충분한 컨택트 랜딩 면적을 제공해야 한다는 것이다. 일 실시형태에 있어서, 스페이서 특징부(112)는 약 5-500 Å인 두께(d4)를 갖는다. 거리 d3가 d4를 초과할 때, 트렌치(116b)는 S/D 영역(108)의 컨택트 랜딩 영역 내로 먹어들어가고, 이것은 고려해야 한다. 일 실시형태에 있어서, 동작 20은 d3가 d4를 초과하지 않도록 제어되고, 이것은 S/D 컨택트 형성을 위한 최대 랜딩 면적을 제공한다.
동작 22에서, 방법(10)(도 1b)은 트렌치(116b)를 통하여 노출된 활성 핀(104)의 표면 위에 유전체 층(118)을 형성한다. 도 7을 참조하면, 도 7에는 동작 22 후에 도 3A의 선 "1-1"을 따라 취한 장치(100)의 횡단면도가 도시되어 있다. 유전체 층(118)은 트렌치(116b) 내의 활성 핀(104)의 3개의 측면 모두에 형성된다. 일 실시형태에 있어서, 유전체 층(118)은 실리콘 산화물과 같은 산화 층이다. 다른 실시형태에 있어서, 유전체 층(118)은 실리콘 질화물과 같은 질화 층이다. 실시형태에 있어서, 동작 22는 약 50-1500 W의 소스 전력, 약 1-80 mTorr의 압력, 약 20-80℃의 온도 하에서 반응 가스로서 O2, He, Ar 및 N2 가스 중의 하나 이상을 이용하여 수행된다. 일 실시형태에 있어서, 유전체 층(118)은 약 5-100 Å인 두께(d5)를 갖도록 형성된다. 실시형태에 있어서, 유전체 층(118)은 핀 부분(104a, 104c)들 간의 격리를 더욱 개선한다. 방법(10)의 일 실시형태에 있어서, 동작 22는 선택적으로 수행된다.
동작 24에서, 방법(10)(도 1b)은 트렌치(116b)를 유전체 물질(124)로 채운다. 도 8을 참조하면, 도 8에는 동작 24 후에 도 3A의 선 "1-1"을 따라 취한 장치(100)의 횡단면도가 도시되어 있다. 일 실시형태에 있어서, 유전체 물질(124)은 상기 제1 유전체 특징부(114)의 물질과 동일하다. 대안적으로, 유전체 물질(124)은 상기 제1 유전체 특징부(114)의 물질과 상이하다. 일 실시형태에 있어서, 동작 24는 패터닝 및 증착 프로세스를 포함한 복수의 단계를 수반한다. 예를 들면, 패터닝 프로세스는 동작 16과 관련하여 위에서 설명한 프로세스와 유사하게, 트렌치(116a, 116c)를 덮는 마스킹 요소를 형성한다. 그 다음에, PECVD, FCVD 또는 다른 적당한 증착 기술을 이용하는 증착 프로세스에 의해 트렌치(116b)를 유전체 물질(124)로 채운다. 그 다음에, 습식 에칭 또는 플라즈마 에칭 프로세스를 이용하여 마스킹 요소를 제거하고, 이것에 의해 핀 부분(104a, 104c)이 트렌치(116a, 116c)를 통해 다시 노출된다. 유전체 물질(124)은 핀 부분(104a, 104c)을 격리시킨다. 그러므로, 유전체 물질(124)을 격리 구조물(124)이라고도 부른다. 전술한 설명으로부터 알 수 있는 바와 같이, 격리 구조물(124)은 자기 정렬 프로세스를 이용하여 형성되고, 이것에 의해 초기 더미 게이트 스택(120b)(도 2B)이 격리 구조물(124)의 위치를 규정한다. 이것은 리소그래피 및 에칭 프로세스를 감소시키고, 종래의 핀 격리 방법과 관련된 프로세스 창(예를 들면, CD 및 오버레이) 문제를 해결한다.
동작 26에서, 방법(10)(도 1b)은 트렌치(116a, 116c)에 각각 "실제" 게이트 스택(126a, 126c)을 형성한다. 도 9를 참조하면, 도 9에는 동작 26 후에 도 3A의 선 "1-1"을 따라 취한 장치(100)의 횡단면도가 도시되어 있다. 게이트 스택(126a, 126c)은 각각의 채널 영역(110)에 인접한 핀 부분(104a, 104c)과 결합한다. 일 실시형태에 있어서, 각각의 게이트 스택(126a, 126c)은 복수의 물질 층을 포함한다. 예를 들면, 각각의 게이트 스택은 계면 층, 유전체 층, 일함수 금속 층, 및 충전(fill) 층을 포함할 수 있다. 계면 층은 실리콘 산화물 층(SiO2) 또는 실리콘 산질화물(SiON)과 같은 유전체 물질을 포함할 수 있고, 화학적 산화, 열 산화, 원자 층 증착(ALD), CVD, 및/또는 다른 적당한 유전체에 의해 형성될 수 있다. 유전체 층은 하프늄 산화물(HfO2), Al2O3, 란타나이드 산화물, TiO2, HfZrO, Ta2O3, HfSiO4, ZrO2, ZrSiO2, 이들의 조합, 또는 다른 적당한 물질과 같은 높은 k 유전체 층을 포함할 수 있다. 유전체 층은 ALD 및/또는 다른 적당한 방법으로 형성될 수 있다. 일함수 금속 층은 p형 또는 n형 일함수 층일 수 있다. 기본적인 p형 일함수 금속은 TiN, TaN, Ru, Mo, Al, WN, ZrSi2, MoSi2, TaSi2, NiSi2, WN, 다른 적당한 p형 일함수 물질, 또는 이들의 조합을 포함한다. 기본적인 n형 일함수 금속은 Ti, Ag, TaAl, TaAlC, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, 다른 적당한 n형 일함수 물질, 또는 이들의 조합을 포함한다. 상기 일함수 층은 복수의 층을 포함할 수 있고, CVD, PVD 및/또는 다른 적당한 프로세스에 의해 증착될 수 있다. 충전 층은 알루미늄(Al), 텅스텐(W), 코발트(Co), 구리(Cu), 및/또는 다른 적당한 물질을 포함할 수 있다. 상기 충전 층은 CVD, PVD, 도금 및/또는 다른 적당한 프로세스에 의해 형성될 수 있다. CMP 프로세스는 게이트 스택(126a, 126c)으로부터 과잉 물질을 제거하고 장치(100)의 상부 표면을 평탄화하기 위해 수행될 수 있다.
다시 도 9를 참조하면, 상기 동작에 의해 2개의 FinFET가 기판(102) 위에 형성된다. 제1 FinFET는 S/D 영역(108)과 채널 영역(110)을 구비한 핀 부분(104a)을 포함하고 게이트 스택(126a)을 또한 포함한다. 제2 FinFET는 S/D 영역(108)과 채널 영역(110)을 구비한 핀 부분(104c)을 포함하고 게이트 스택(126c)을 또한 포함한다. 핀 부분(104a, 104c)은 격리 구조물(124)과 유전체 층(118)에 의해 분리된다. 유전체 층(118)에 인접한 S/D 영역(108)의 상부 표면은 S/D 컨택트 형성을 위한 충분한 랜딩 면적을 제공하도록 제어될 수 있다.
동작 28에서, 방법(10)(도 1b)은 최종 장치를 형성하기 위한 추가의 동작을 수행한다. 예를 들면, 동작 28은 제1 및 제2 FinFET의 S/D 영역(108)과 게이트 스택(126)을 전기적으로 접속하는 컨택트 및 비아를 형성할 수 있고, 완전한 IC를 형성하기 위해 제1 및 제2 FinFET를 장치(100)의 다른 부분에 접속하는 금속 상호접속을 형성할 수 있다.
도 10은 방법(10)의 실시형태를 이용하여 제조된 반도체 장치(200)를 보인 것이고, 이 방법에서 동작 22는 수행되지 않는다. 도 10을 참조하면, 장치(200)는 장치(200)가 핀 부분(104a, 104c)과 격리 구조물(124) 사이에 유전체 층(118)을 포함하지 않는다는 점을 제외하면 장치(100)(도 9)와 동일하다. 각종 실시형태에 있어서, 격리 구조물(124)은 핀 부분(104a, 104c)들 사이에서 여전히 충분한 격리를 제공한다.
도 11a는 방법(10)(도 1a 및 도 1b)의 실시형태를 이용하여 제조된 반도체 장치(300)의 상면도이다. 도 11b는 도 11a의 선 "3-3"을 따라 취한 장치(300)의 횡단면도이다. 장치(300)는 장치(100)의 구조와 유사한 구조를 가지며, 편의상 동일한 참조 번호로 표시되어 있다. 도 11a 및 도 11b를 집합적으로 참조하면, 장치(300)는 기판(102) 위에 형성된 제1 FinFET(130a) 및 제2 FinFET(130c)를 포함한다. FinFET(130a)는 채널 영역(110)을 사이에 둔 S/D 영역(108)을 구비한 활성 핀(104a)을 구비한다. FinFET(130c)는 채널 영역(110)을 사이에 둔 S/D 영역(108)을 구비한 활성 핀(104c)을 구비한다. 핀(104a, 104c)은 공통 방향을 따라 길이방향으로 지향된다. 핀(104a)은 제1 핀 단부(104a-1)와 제2 핀 단부(104a-2)를 갖는다. 핀(104c)은 제1 핀 단부(104c-1)와 제2 핀 단부(104c-2)를 갖는다. 핀 단부(104a-2)는 핀 단부(104c-1)에 인접한다. 본 실시형태에 있어서, 활성 핀(104a, 104c)은 방법(10)(도 1a 및 도 1b)의 실시형태를 이용하여 공통 활성 핀(104)으로부터 절단된 2개의 핀 부분이다. 핀(104a, 104c), 구체적으로 핀 단부(104a-2, 104c-1)는 격리 구조물(124)에 의해 분리된다. 유전체 층(118)은 격리 구조물(124)과 핀 단부(104a-2, 104c-1) 사이에 위치된다. 또한, 핀 단부(104a-1, 104c-2)는 각각 격리 구조물(128a, 128c) 아래에서 덮어진다. 일 실시형태에 있어서, 격리 구조물(128a/c)은 격리 구조물(124)과 유사한 프로세스를 이용하여 형성된다. 다른 실시형태에 있어서, 핀 단부(104a-1, 104c-2)는 초기 활성 핀(104)의 각각의 핀 단부이고 격리 구조물(128a/c)은 단순히 더미 게이트 스택(120b)(도 2B)과 같은 더미 게이트 스택이다. 또 다른 실시형태에 있어서, 격리 구조물(128a/c)은 핀 단부(104a-1, 104c-2)가 에칭되지 않는다는 점을 제외하고 격리 구조물(124)과 유사한 프로세스를 이용하여 형성된다. 각종 실시형태에 있어서, 격리 구조물(124, 128a/c)은 동일한 물질 또는 다른 물질로 될 수 있다.
역시 도 11a 및 도 11b를 참조하면, FinFET(130a)는 그 채널 영역(110)에 인접한 활성 핀(104a)에 결합하는 게이트 스택(126a)을 또한 포함한다. FinFET(130c)는 그 채널 영역(110)에 인접한 활성 핀(104c)에 결합하는 게이트 스택(126c)을 또한 포함한다. 게이트 스택(126a/c)과 격리 구조물(124/128)은 그 각각의 측벽에서 스페이서 특징부(112)에 의해 각각 포위된다. 장치(300)는 스페이서 특징부(112)들 사이에 유전체 특징부(114)들을 또한 포함한다. 비록 도 11a 및 도 11b에는 도시하지 않았지만, 장치(300)는 기판(102) 위에 도 2c의 격리 구조물(106)과 같은 격리 구조물을 또한 포함하고, 그 위에 각종 구조물(112, 114, 124, 126a/c, 128)이 형성된다. 장치(300)의 이러한 양태는 장치(100)와 동일하다.
비록 제한하는 것으로 의도되지 않지만, 본 발명의 하나 이상의 실시형태는 반도체 장치 및 그 형성에 있어서 많은 장점들을 제공한다. 예를 들면, 본 발명의 실시형태는 FinFET 제조를 위한 충분한 프로세스 창을 제공하면서 활성 핀들 간의 격리를 효과적으로 형성하는 방법을 제공한다. 예를 들면, 본 발명의 실시형태는 핀 격리 구조물을 형성하기 위해 자기 정렬 프로세스를 이용하고, 이것에 의해 초기 더미 게이트 스택이 핀 격리 구조물의 위치를 규정한다. 이것은 리소그래피 및 에칭 프로세스를 감소시키고 종래의 핀 격리 방법과 관련된 프로세스 창(예를 들면, CD 및 오버레이) 문제를 해결한다. 예를 들면, 본 발명의 각종 실시형태는 기존의 FinFET 제조 흐름에 용이하게 통합될 수 있다.
하나의 예시적인 양태에 있어서, 본 발명은 반도체 장치 형성 방법과 관련이 있다. 이 방법은 활성 핀, 기판 위에서 상기 핀과 결합하는 복수의 더미 게이트 스택, 및 기판 위에서 상기 더미 게이트 스택들 간의 제1 유전체 특징부를 구비한 기판을 수용하는 단계를 포함한다. 이 방법은 상기 활성 핀의 제1 및 제2 부분을 각각 노출시키는 제1 트렌치 및 제2 트렌치를 형성하기 위해 상기 더미 게이트 스택을 제거하는 단계를 또한 포함한다. 이 방법은 상기 활성 핀의 상기 제1 부분을 제거하는 단계와, 상기 제2 트렌치에 게이트 스택을 형성하는 단계를 또한 포함한다. 상기 게이트 스택은 상기 활성 핀의 상기 제2 부분과 결합한다.
다른 예시적인 양태에 있어서, 본 발명은 반도체 장치 형성 방법과 관련이 있다. 이 방법은 활성 핀, 기판 위의 격리 구조물, 상기 격리 구조물의 제1 표면 위에서 상기 핀과 결합하는 복수의 더미 게이트 스택, 상기 제1 표면 위 및 상기 더미 게이트 스택의 측벽 상의 스페이서 특징부, 및 상기 제1 표면 위에서 상기 스페이서 특징부들 간의 제1 유전체 특징부를 구비한 기판을 수용하는 단계를 포함한다. 이 방법은 제1, 제2 및 제3 트렌치를 형성하기 위해 상기 더미 게이트 스택을 제거하는 단계를 또한 포함한다. 상기 제2 트렌치는 상기 제1 트렌치와 제3 트렌치 사이에 있다. 상기 제1, 제2 및 제3 트렌치는 상기 활성 핀의 제1, 제2 및 제3 부분을 각각 노출시킨다. 이 방법은 상기 활성 핀의 상기 제2 부분을 제거하는 단계와, 상기 제1 및 제3 트렌치에 게이트 스택을 형성하는 단계를 또한 포함한다. 상기 게이트 스택은 상기 활성 핀의 상기 제1 및 제3 부분과 결합한다.
추가의 예시적인 양태에 있어서, 본 발명은 반도체 장치와 관련이 있다. 반도체 장치는 제1 및 제2 활성 핀을 구비한 기판을 포함한다. 상기 제1 및 제2 활성 핀은 각각 제1 및 제2 단부를 갖는다. 제1 활성 핀의 제2 단부는 제2 활성 핀의 제1 단부에 인접한다. 반도체 장치는 상기 기판 위에서 상기 제1 활성 핀과 결합하는 제1 게이트 스택과 상기 기판 위에서 상기 제2 활성 핀과 결합하는 제2 게이트 스택을 또한 포함한다. 반도체 장치는, 상면도로 보았을 때, 상기 제1 활성 핀의 제1 단부 위의 제1 격리 구조물과 상기 제2 활성 핀의 제2 단부 위의 제2 격리 구조물을 또한 포함한다. 반도체 장치는, 상면도로 보았을 때, 상기 제1 활성 핀의 제2 단부 및 상기 제2 활성 핀의 제1 단부 둘 다에 인접한 제3 격리 구조물을 또한 포함한다.
지금까지 이 기술에 통상의 지식을 가진 사람이 본 발명의 각종 양태를 잘 이해할 수 있을 정도로 몇 가지 실시형태의 특징부들을 설명하였다. 이 기술에 통상의 지식을 가진 사람이라면 여기에서 소개한 실시형태의 동일한 목적을 실행하고 및/또는 동일한 장점을 달성하는 다른 처리 및 구조의 설계 및 수정을 위한 기초로서 본 실시형태를 쉽게 이용할 수 있다는 것을 인식할 것이다. 이 기술에 통상의 지식을 가진 사람이라면 그러한 등가적인 구성이 본 발명의 정신 및 범위로부터 벗어나지 않는다는 점, 및 본 발명의 정신 및 범위로부터 벗어나지 않고 여기에서 설명한 실시형태의 각종 변경, 치환 및 개조가 가능하다는 점을 또한 인식할 것이다.

Claims (10)

  1. 반도체 장치를 형성하는 방법에 있어서,
    기판을 수용하는 단계로서, 상기 기판은 활성 핀, 상기 기판 위에서 상기 핀과 결합하는(engaging) 복수의 더미 게이트 스택들, 및 상기 기판 위의 상기 더미 게이트 스택들 사이의 제1 유전체 특징부들을 구비하는 것인, 기판을 수용하는 단계;
    상기 더미 게이트 스택들을 제거함으로써 상기 활성 핀의 제1 및 제2 부분을 각각 노출시키는 제1 트렌치 및 제2 트렌치를 형성하는 단계;
    상기 활성 핀의 상기 제1 부분을 제거하는 단계; 및
    상기 제2 트렌치에 게이트 스택 - 상기 게이트 스택은 상기 활성 핀의 상기 제2 부분과 결합하는 것임 - 을 형성하는 단계를
    포함한, 반도체 장치 형성 방법.
  2. 제1항에 있어서, 상기 더미 게이트 스택들과 상기 제1 유전체 특징부들은 스페이서 특징부들에 의해 분리되는 것인, 반도체 장치 형성 방법.
  3. 제1항에 있어서, 상기 제1 트렌치를 제2 유전체 물질로 채우는 단계를 더 포함한, 반도체 장치 형성 방법.
  4. 제1항에 있어서, 상기 더미 게이트 스택들은 상기 기판 위에서 격리 구조물의 제1 표면 위에 있고, 상기 활성 핀의 상기 제1 부분을 제거하는 단계는 상기 제1 트렌치를 상기 제1 표면 아래로 확장시키는 단계를 포함한 것인, 반도체 장치 형성 방법.
  5. 제1항에 있어서, 상기 활성 핀의 상기 제1 부분을 제거하는 단계는,
    상기 활성 핀의 상기 제2 부분 위에 마스킹 요소를 형성하는 단계; 및
    상기 활성 핀의 상기 제1 부분에 대해 에칭 프로세스를 수행하는 단계를
    포함한 것인, 반도체 장치 형성 방법.
  6. 제1항에 있어서, 상기 활성 핀의 상기 제1 부분을 제거하는 단계 후에, 상기 활성 핀의 길이를 따라 상기 활성 핀을 오목화(recess)하도록 상기 제1 트렌치에 대해 애슁 프로세스(ashing process)를 수행하는 단계를 더 포함한, 반도체 장치 형성 방법.
  7. 제6항에 있어서,
    상기 더미 게이트 스택들과 상기 제1 유전체 특징부들은 제1 두께를 가진 스페이서 특징부들에 의해 분리되고,
    상기 애슁 프로세스는 상기 제1 두께 미만의 거리만큼 상기 활성 핀을 오목화하는 것인, 반도체 장치 형성 방법.
  8. 제6항에 있어서, 상기 애슁 프로세스는 상기 활성 핀의 제1 표면을 노출시키고,
    상기 방법은 상기 제1 표면 위에 제2 유전체 층을 형성하는 단계를 더 포함한 것인, 반도체 장치 형성 방법.
  9. 반도체 장치를 형성하는 방법에 있어서,
    기판을 수용하는 단계로서, 상기 기판은 활성 핀, 상기 기판 위의 격리 구조물, 상기 격리 구조물의 제1 표면 위에서 상기 핀과 결합하는(engaging) 복수의 더미 게이트 스택들, 상기 제1 표면 위 및 상기 더미 게이트 스택들의 측벽들 상의 스페이서 특징부들, 및 상기 제1 표면 위에서 상기 스페이서 특징부들 사이의 제1 유전체 특징부들을 구비하는 것인, 기판을 수용하는 단계;
    상기 더미 게이트 스택들을 제거함으로써 제1, 제2 및 제3 트렌치 - 상기 제2 트렌치는 상기 제1 트렌치와 상기 제3 트렌치 사이에 있고, 상기 제1, 제2 및 제3 트렌치는 각각 상기 활성 핀의 제1, 제2 및 제3 부분을 노출시킴 - 를 형성하는 단계;
    상기 활성 핀의 상기 제2 부분을 제거하는 단계; 및
    상기 제1 및 제3 트렌치에 게이트 스택들 - 상기 게이트 스택들은 상기 활성 핀의 상기 제1 및 제3 부분과 결합함 - 을 형성하는 단계를
    포함한, 반도체 장치 형성 방법.
  10. 제9항에 있어서, 상기 활성 핀의 상기 제2 부분을 제거하는 단계는,
    상기 활성 핀의 상기 제1 부분 및 상기 제3 부분을 덮는 마스킹 요소를 형성하는 단계; 및
    상기 제1 표면 아래의 상기 활성 핀의 제2 부분을 에칭하는 단계를 포함하는 것인, 반도체 장치 형성 방법.
KR1020150028533A 2014-10-17 2015-02-27 FinFET 격리를 위한 반도체 장치 형성 방법 KR101732246B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462065125P 2014-10-17 2014-10-17
US62/065,125 2014-10-17
US14/579,728 US9490176B2 (en) 2014-10-17 2014-12-22 Method and structure for FinFET isolation
US14/579,728 2014-12-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160125031A Division KR101709445B1 (ko) 2014-10-17 2016-09-28 FinFET 격리를 위한 구조를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
KR20160045532A KR20160045532A (ko) 2016-04-27
KR101732246B1 true KR101732246B1 (ko) 2017-05-02

Family

ID=55638037

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150028533A KR101732246B1 (ko) 2014-10-17 2015-02-27 FinFET 격리를 위한 반도체 장치 형성 방법
KR1020160125031A KR101709445B1 (ko) 2014-10-17 2016-09-28 FinFET 격리를 위한 구조를 포함하는 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020160125031A KR101709445B1 (ko) 2014-10-17 2016-09-28 FinFET 격리를 위한 구조를 포함하는 반도체 장치

Country Status (5)

Country Link
US (7) US9490176B2 (ko)
KR (2) KR101732246B1 (ko)
CN (1) CN106158864B (ko)
DE (1) DE102015100165B4 (ko)
TW (1) TWI552229B (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3050088A4 (en) * 2013-09-25 2017-05-03 Intel Corporation Isolation well doping with solid-state diffusion sources for finfet architectures
US9490176B2 (en) 2014-10-17 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET isolation
KR102398862B1 (ko) * 2015-05-13 2022-05-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11222947B2 (en) 2015-09-25 2022-01-11 Intel Corporation Methods of doping fin structures of non-planar transistor devices
US9728624B2 (en) * 2015-10-28 2017-08-08 International Business Machines Corporation Semiconductor testing devices
CN106803484B (zh) * 2015-11-26 2021-08-10 联华电子股份有限公司 半导体元件及其制作方法
KR20170065271A (ko) * 2015-12-03 2017-06-13 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9716042B1 (en) 2015-12-30 2017-07-25 International Business Machines Corporation Fin field-effect transistor (FinFET) with reduced parasitic capacitance
KR102549340B1 (ko) 2016-09-27 2023-06-28 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102549331B1 (ko) 2016-11-14 2023-06-28 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN106449641B (zh) * 2016-11-15 2019-04-12 中国科学院微电子研究所 具有连续侧墙的半导体设置及其制造方法
CN109983564B (zh) * 2016-11-16 2023-05-02 东京毅力科创株式会社 亚分辨率衬底图案化的方法
KR102618711B1 (ko) 2017-01-17 2024-01-02 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10269647B2 (en) * 2017-01-20 2019-04-23 Applied Materials, Inc. Self-aligned EPI contact flow
KR102314134B1 (ko) 2017-03-10 2021-10-18 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
CN108807531B (zh) 2017-04-26 2021-09-21 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10043712B1 (en) * 2017-05-17 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US10083878B1 (en) * 2017-06-05 2018-09-25 Globalfoundries Inc. Fin fabrication process with dual shallow trench isolation and tunable inner and outer fin profile
TWI657533B (zh) * 2017-06-16 2019-04-21 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
CN109103102B (zh) * 2017-06-20 2021-06-08 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10490458B2 (en) * 2017-09-29 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of cutting metal gates and structures formed thereof
US10468527B2 (en) 2017-11-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure and methods of fabricating thereof
DE102018124814A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Metall-Gate-Struktur und Verfahren zu ihrer Herstellung
US10497778B2 (en) 2017-11-30 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10510874B2 (en) * 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
US11881520B2 (en) * 2017-11-30 2024-01-23 Intel Corporation Fin patterning for advanced integrated circuit structure fabrication
DE102018126911A1 (de) 2017-11-30 2019-06-06 Intel Corporation Gate-Schnitt und Finnentrimmisolation für fortschrittliche Integrierter-Schaltkreis-Struktur-Fertigung
US11031290B2 (en) * 2017-11-30 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with cutting depth control and method for fabricating the same
CN115621319A (zh) 2017-12-04 2023-01-17 联华电子股份有限公司 半导体元件及其制作方法
KR102544153B1 (ko) 2017-12-18 2023-06-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN109994384B (zh) * 2017-12-29 2022-07-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110120415B (zh) * 2018-02-07 2022-02-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10529860B2 (en) * 2018-05-31 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for FinFET device with contact over dielectric gate
CN110571193B (zh) * 2018-06-05 2021-07-30 中芯国际集成电路制造(上海)有限公司 单扩散隔断结构的制造方法和半导体器件的制造方法
US10586736B2 (en) 2018-06-11 2020-03-10 Globalfoundries Inc. Hybrid fin cut with improved fin profiles
US10930767B2 (en) 2018-07-16 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-like field effect transistor patterning methods for achieving fin width uniformity
US10868137B2 (en) * 2018-07-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10658224B2 (en) 2018-09-10 2020-05-19 International Business Machines Corporation Method of fin oxidation by flowable oxide fill and steam anneal to mitigate local layout effects
US10685866B2 (en) 2018-09-10 2020-06-16 International Business Machines Corporation Fin isolation to mitigate local layout effects
US10797049B2 (en) 2018-10-25 2020-10-06 Globalfoundries Inc. FinFET structure with dielectric bar containing gate to reduce effective capacitance, and method of forming same
US11069791B2 (en) 2018-10-31 2021-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and semiconductor devices
CN111435639B (zh) * 2018-12-26 2023-05-05 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
KR102556811B1 (ko) * 2019-01-25 2023-07-18 삼성전자주식회사 반도체 장치
CN111725137B (zh) * 2019-03-20 2023-06-23 中芯国际集成电路制造（天津）有限公司 一种半导体器件的形成方法
CN111863963A (zh) * 2019-04-24 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10840329B1 (en) * 2019-05-08 2020-11-17 International Business Machines Corporation Nanosheet transistor having improved bottom isolation
EP3767664B1 (en) * 2019-07-18 2024-08-28 Imec VZW Self-aligned layer patterning
US11450754B2 (en) * 2019-10-29 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture
US11476351B2 (en) * 2020-02-18 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structures and methods of fabricating the same in field-effect transistors
US11837649B2 (en) * 2020-04-21 2023-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selective removal of gate dielectric from dummy fin
US11437277B2 (en) 2020-04-28 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Forming isolation regions for separating fins and gate stacks
US11404323B2 (en) * 2020-04-29 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of hybrid isolation regions through recess and re-deposition
DE102020119859A1 (de) 2020-04-29 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bildung von hybrid-isolationsregionen durch aussparen und erneutes abscheiden
DE102021103461A1 (de) * 2020-04-30 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-isolation für multigate-vorrichtung
US20220359545A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory devices with dielectric fin structures
US20230065498A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device with CPODE and Related Methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424344B1 (ko) 2012-04-26 2014-08-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 대체되는 채널을 구비한 다중-게이트 소자 및 이러한 소자를 형성하기 위한 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763330B1 (ko) * 2005-12-14 2007-10-04 삼성전자주식회사 활성 핀들을 정의하는 소자분리 방법, 이를 이용하는반도체소자의 제조방법 및 이에 의해 제조된 반도체소자
JP4552908B2 (ja) * 2006-07-26 2010-09-29 エルピーダメモリ株式会社 半導体装置の製造方法
JP2009224520A (ja) * 2008-03-14 2009-10-01 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
US8487378B2 (en) 2011-01-21 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform channel junction-less transistor
US8546208B2 (en) 2011-08-19 2013-10-01 International Business Machines Corporation Isolation region fabrication for replacement gate processing
KR101964262B1 (ko) * 2011-11-25 2019-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8735991B2 (en) 2011-12-01 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. High gate density devices and methods
US8887106B2 (en) 2011-12-28 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of generating a bias-adjusted layout design of a conductive feature and method of generating a simulation model of a predefined fabrication process
US9466696B2 (en) 2012-01-24 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8729634B2 (en) 2012-06-15 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US8629420B1 (en) * 2012-07-03 2014-01-14 Intel Mobile Communications GmbH Drain extended MOS device for bulk FinFET technology
US8753970B2 (en) * 2012-09-12 2014-06-17 Globalfoundries Inc. Methods of forming semiconductor devices with self-aligned contacts and the resulting devices
US8796772B2 (en) * 2012-09-24 2014-08-05 Intel Corporation Precision resistor for non-planar semiconductor device architecture
US20140103452A1 (en) 2012-10-15 2014-04-17 Marvell World Trade Ltd. Isolation components for transistors formed on fin features of semiconductor substrates
US9337318B2 (en) * 2012-10-26 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with dummy gate on non-recessed shallow trench isolation (STI)
US8901607B2 (en) * 2013-01-14 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and fabricating the same
CN103943499B (zh) 2013-01-22 2016-08-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US8822290B2 (en) * 2013-01-25 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
KR20140099743A (ko) 2013-02-04 2014-08-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9299840B2 (en) * 2013-03-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8826213B1 (en) 2013-03-11 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Parasitic capacitance extraction for FinFETs
US8943455B2 (en) 2013-03-12 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for layout verification for polysilicon cell edge structures in FinFET standard cells
US8846491B1 (en) * 2013-06-19 2014-09-30 Globalfoundries Inc. Forming a diffusion break during a RMG process
US8765546B1 (en) 2013-06-24 2014-07-01 United Microelectronics Corp. Method for fabricating fin-shaped field-effect transistor
US9245883B1 (en) * 2014-09-30 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9490176B2 (en) * 2014-10-17 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for FinFET isolation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424344B1 (ko) 2012-04-26 2014-08-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 대체되는 채널을 구비한 다중-게이트 소자 및 이러한 소자를 형성하기 위한 방법

Also Published As

Publication number Publication date
US20230154800A1 (en) 2023-05-18
US20200135581A1 (en) 2020-04-30
US10163722B2 (en) 2018-12-25
KR101709445B1 (ko) 2017-02-22
US9818649B2 (en) 2017-11-14
US10867865B2 (en) 2020-12-15
US20160111336A1 (en) 2016-04-21
US12125751B2 (en) 2024-10-22
CN106158864A (zh) 2016-11-23
DE102015100165A1 (de) 2016-04-21
US9490176B2 (en) 2016-11-08
DE102015100165B4 (de) 2018-07-19
US10522414B2 (en) 2019-12-31
US11605564B2 (en) 2023-03-14
TW201616581A (zh) 2016-05-01
US20180068900A1 (en) 2018-03-08
US20190122934A1 (en) 2019-04-25
KR20160115904A (ko) 2016-10-06
CN106158864B (zh) 2019-06-14
US20170076989A1 (en) 2017-03-16
KR20160045532A (ko) 2016-04-27
US20210134680A1 (en) 2021-05-06
TWI552229B (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
KR101709445B1 (ko) FinFET 격리를 위한 구조를 포함하는 반도체 장치
CN109216354B (zh) 金属栅极结构切割工艺
US11721746B2 (en) Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features
US12009263B2 (en) Methods of reducing parasitic capacitance in semiconductor devices
KR101452039B1 (ko) 반도체 장치를 위한 게이트 구조
US11695076B2 (en) FET with wrap-around silicide and fabrication methods thereof
TW201947668A (zh) 多閘極半導體裝置及其形成方法
KR102195680B1 (ko) 소스/드레인 격리 구조물 및 그 방법
US11302796B2 (en) Method of forming self-aligned source/drain metal contacts
US11374104B2 (en) Methods of reducing capacitance in field-effect transistors
CN114975256A (zh) 半导体结构

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant