KR101509008B1 - 캐비티들의 층을 생성하는 방법 - Google Patents

캐비티들의 층을 생성하는 방법 Download PDF

Info

Publication number
KR101509008B1
KR101509008B1 KR20117018583A KR20117018583A KR101509008B1 KR 101509008 B1 KR101509008 B1 KR 101509008B1 KR 20117018583 A KR20117018583 A KR 20117018583A KR 20117018583 A KR20117018583 A KR 20117018583A KR 101509008 B1 KR101509008 B1 KR 101509008B1
Authority
KR
South Korea
Prior art keywords
layer
cavities
substrate
insulating layer
silicon
Prior art date
Application number
KR20117018583A
Other languages
English (en)
Other versions
KR20110102949A (ko
Inventor
디디에 랑드뤼
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20110102949A publication Critical patent/KR20110102949A/ko
Application granted granted Critical
Publication of KR101509008B1 publication Critical patent/KR101509008B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Materials For Medical Uses (AREA)

Abstract

구조물(100) 내에 캐비티들의 층을 생성하는 방법은 산화되거나 질화될 수 있는 물질로 형성된 적어도 하나의 기판(101)을 포함하고, 상기 방법은 주입 이온 농도 영역(102)을 소정 평균 깊이로 형성하기 위하여 상기 기판(101) 내에 이온들(10)을 주입하는 단계; 상기 주입 이온 농도 영역(102)에서 캐비티들의 층(103)을 형성하기 위하여 이온 주입된 상기 기판을 열처리하는 단계; 및 열화학적 처리에 의하여 상기 기판의 한쪽 표면으로부터 상기 기판 내에 절연층(105)을 형성하되, 상기 절연층이 상기 캐비티들의 층(103) 내부로 적어도 부분적으로 연장되어 형성되도록 상기 절연층(105)을 형성하는 단계를 포함한다.

Description

캐비티들의 층을 생성하는 방법{A method of producing a layer of cavities}
본 발명은 산화물 또는 질화물의 절연층 내에 배치된 캐비티들을 생성하는 방법에 관한 것이다.
전자 응용제품, 미세전자 응용제품, 및 광학전자 응용제품용의 절연체-위-반도체(semiconductor on insulator, SeOI)형 구조와 같은 다층 구조물을 제조하는 동안, 예를 들면 실리콘 웨이퍼와 같은 반도체 물질들의 웨이퍼들 사이에 절연층을 개재시키는 경우가 흔히 있다.
또한, 상기 절연 구조물 내에 미세 캐비티들(microcavities) 또는 미세 기포들(microbubbles)을 형성할 필요가 있을 수 있다. 문헌 WO-A-2005/034218에 설명된 바와 같이, 특히 상기 구조물이 상기 절연층에서 분리될 수 있도록 하고자 하는 경우에 이것이 적용된다.
예를 들면, H. Assaf 등 저, "Structural and nuclear characterizations of defects created by noble gas implantation in silicon oxide", Nuclear Instruments and Methods, B 253 (2006) 222-26 문헌은 산화물층의 유전상수 k의 값, 결국 그의 유전율(permittivity)을 감소시키기 위하여 실리콘 산화물층(SiO2) 내에 미세 기포들을 형성하는 방법을 설명한다. 상기 문헌에서 설명된 방법은 실리콘 기판 위에 형성된 SiO2 층에 크세논과 같은 무거운 희가스 이온들을 주입하는 단계로 이루어진다. 상기 이온 주입은 상기 SiO2 층 내에 미세 기포들이 형성되는 것을 가능하게 한다.
그러나, 상기 방법은 무거운 희가스 이온들을 사용할 것을 요구하기 때문에 특별한 이온 소스들과 더욱 값비싼 장비(주입장치)의 사용이 수반된다. 무거운 이온들의 주입은, 예를 들면, 수소나 헬륨이온으로 수행되는 이온 주입에 비하여 더 높은 이온 주입 에너지를 필요로 하고 이온 주입되는 물질 내에 더 큰 데미지를 가져온다. 또한, 그러한 이온들로는 상기 산화물층 내에서의 이온들의 주입 깊이를 제어하기가 어렵고, 그 결과 미세 기포들이 연장되는 영역을 제어하기가 어렵다.
WO-A-2005/034218
H. Assaf 등 저, "Structural and nuclear characterizations of defects created by noble gas implantation in silicon oxide", Nuclear Instruments and Methods, B 253 (2006) 222-26
본 발명의 목적은 위에서 언급된 단점들 없이 절연층 내에 캐비티들이 생성될 수 있도록 하는 해법을 제안하는 것이다.
이를 위하여, 본 발명은 산화되거나 질화될 수 있는 물질로 형성된 적어도 하나의 기판을 포함하는 구조물 내에 캐비티들의 층을 생성하는 방법을 제안한다. 상기 방법은 다음 단계들을 포함한다:
- 상기 기판의 소정 깊이에 주입 이온 농도 영역을 형성하기 위하여 상기 기판 내에 이온들을 주입하는 단계;
- 상기 주입 이온 농도 영역에서 캐비티들의 층을 형성하기 위하여 이온 주입된 상기 기판을 열처리하는 단계; 및
- 열화학적 처리에 의하여 상기 기판의 한쪽 표면으로부터 상기 기판 내에 절연층을 형성하되, 상기 절연층이 상기 캐비티들의 층 내부로 적어도 부분적으로 연장되어 형성되도록 형성하는 단계.
본 발명의 일 측면에서, 열화학적 처리에 의하여 상기 절연층은 상기 캐비티들의 층 전체에 걸쳐서 연장된다.
본 발명의 일 수행예에서, 상기 기판 표면의 열화학적 처리는 산화물의 절연층을 형성하기 위하여 산화 분위기에서 수행된다.
본 발명의 다른 수행예에서, 상기 기판 표면의 열화학적 처리는 질화물의 절연층을 형성하기 위하여 질화 분위기에서 수행된다.
본 발명의 특별한 측면에 있어서, 열화학적 처리가 이루어지는 동안 1종 이상 또는 그 이상의 도펀트들이 상기 기판 내부로 도입된다. 이(들) 도펀트들은 상기 절연층의 캐비티들 내부로 양성의 또는 음성의 전하들을 특히 도입할 수 있다.
또한, 본 발명은 제 2 구조물 위로 제 1 구조물을 결합시키는 단계를 적어도 포함하는 다층 구조물의 제조 방법을 제안한다. 상기 제 2 구조물은 본 발명의 캐비티들의 층의 형성 방법에 따라 형성된 캐비티들의 층 및 절연층을 포함하는 기판을 포함한다.
상기 제 1 구조물은 실리콘의 층과 같은 반도체 물질의 층을 특히 포함할 수 있다. 따라서, 캐비티들을 포함하는 매립 절연층을 갖는 다층 SeOI형 구조물이 형성된다.
본 발명은 산화되거나 질화될 수 있는 물질로 구성된 기판을 포함하는 복합 구조물도 제공한다. 상기 구조물은 상기 기판의 물질의 열화학적 처리에 의하여 형성된 절연층을 더 포함한다. 상기 절연층은 캐비티들의 층을 포함한다. 상기 구조물은 상기 층의 캐비티들이 모양에 있어서 편장구면(扁長球面, oblong)이고, 상기 캐비티들이 동일한 방향으로 배향된 특징이 있다.
상기 절연층은 산화물 또는 질화물의 층일 수 있다.
본 발명의 일 측면에서, 상기 캐비티들의 층의 캐비티들은 적어도 다음으로부터 선택되는 하나 또는 그 이상의 도펀트들을 함유한다: 질소, 붕소, 비소, 인, 안티몬, 알루미늄, 갈륨, 철, 니켈, 및 코발트.
따라서, 절연층을 형성하기 전에 캐비티들의 층을 생성함으로써 이온 주입을 위해 무거운 희가스 이온들과 같이 특별한 이온들을 사용할 필요가 없이 균일한 기판 내부로의 이온 주입을 수행하므로 캐비티들의 층의 형성을 정확하게 제어하는 것이 가능하다. 또한, 캐비티들의 층이 상기 절연층과 중첩되는 (전체 또는 부분적인) 정도도 정확하게 제어될 수 있다. 왜냐하면, 상기 기판의 원하는 영역에서 상기 절연층의 형성 전선(前線, front)을 멈추기만 하면 되기 때문이다.
본 발명의 특징들과 장점들은, 첨부 도면들을 참조하는 비한정적인 표시를 통하여 이루어지는 후술되는 발명의 상세한 설명으로부터 명백해질 것이다.
도 1a 내지 도 1c는 본 발명의 한 수행예에 따라 실리콘 기판 내에서 캐비티들의 층의 형성 및 절연층의 형성을 보여주는 개략적인 단면도들이다.
도 2는 도 1a 내지 도 1c에서 수행된 단계들의 흐름도이다.
도 3 내지 도 5는 실리콘 기판 내에 형성된 미세 캐비티들의 층을 보여주는 주사 전자 현미경으로 찍은 현미경 사진들이다. 상기 기판은 상기 미세 캐비티들을 형성한 후 본 발명의 방법의 일 수행예에 따라 산화되었다.
도 6은 본 발명의 방법의 일 수행예에 따라 산화된 실리콘 기판 내에 형성되어 있는 미세 캐비티들의 크기와 분포를 나타낸 그래프이다.
도 7은 본 발명의 일 수행예에 따른 복합 구조물의 개략도이다.
본 발명은 산화 및/또는 질화될 수 있고 이온 종들로 주입될 수 있는 임의의 물질에 대하여 일반적으로 적용될 수 있다. 비한정적인 예로서, 다음의 물질들이 본 발명의 방법을 수행하기 위하여 이용될 수 있다:
- 산화가능한 및/또는 질화가능한 금속들 또는 금속 합금들 (철, 아연, 구리, 강철, 티타늄, 지르코늄 등);
- 실리콘, III/V족 물질들 (GaAs, GaN 등), 저매늄 및 SiGe와 같은 그의 화합물들과 같은 결정성 반도체 물질들;
- 실리콘 카바이드(SiC).
이하에서는 도 1a 내지 도 1c, 그리고 도 2를 참조하여 캐비티들의 층을 실리콘 기판의 산화물층 내에 만들기 위하여 적용되는 본 발명의 방법의 한 수행예를 설명한다.
특히, 본 발명의 방법은 이온 주입, 캐비티들을 발달시키기 위한 열처리, 및 산화물 또는 질화물의 층을 형성하기 위한 열화학적 처리의 단계들을 포함한다. 기판 내로의 상기 이온 주입은, 예를 들면 수소(H+) 및/또는 헬륨(He) 이온들을 이용하여, 1×1015 내지 1×1019 원자/cm2 [제곱센티미터당 원자] 범위의 주입 도스로 수행될 수 있다. 이 때 주입 에너지는 10 keV [킬로 전자볼트] 내지 200 keV 의 범위일 수 있다. 이온 주입된 기판 내에 캐비티들을 발달시키기 위한 상기 열처리는 일반적으로 700 ℃ 내지 1300 ℃의 범위에서, 더욱 바람직하게는 900 ℃ 내지 1200 ℃의 범위에서 10분 내지 20 시간 범위의 시간 동안, 더욱 바람직하게는 1 시간 내지 10 시간 범위의 시간 동안 수행된다. 상기 산화/질화 열화학적 처리는 일반적으로 산화에 대해서는 700 ℃ 내지 1300 ℃ 범위에서, 질화에 대해서는 900 ℃ 내지 1300 ℃ 범위에서 수행되고, 상기 처리의 시간은 일반적으로 수 시간이다.
도 1a에 도시된 바와 같이, 상기 방법은 웨이퍼 형태의 실리콘 기판(101)에 이온을 주입하는 것으로 시작된다(단계 S1). 예를 들면, 상기 웨이퍼는 0.7 mm [밀리미터]의 두께와 50 mm 내지 300 mm 범위의 지름을 갖는다. 이온들이 주입되는 동안 상기 실리콘 기판(101)은 이온들(10)로, 예를 들면 He 이온들로 폭격된다. 상기 이온들(10)은 상기 기판(101) 내부로 침투하고, 그 내부의 소정 깊이에서 정지하게 됨으로써 상기 기판 내의 소정 평균 깊이(mean depth)에 주입 이온 농도 영역(implanted ion concentration zone)(102)을 형성하게 된다. 주입된 이온들이 실리콘의 결정 격자의 원자들과 연속적으로 충돌한 결과 에너지를 소진하는데 이들이 정확히 동일한 깊이에서 모두 정지하는 것이 아니기 때문에 상기 용어 "평균 깊이"가 농도 영역에 대하여 사용된다. 다시 말해, 상기 주입 이온 농도 영역은 상기 기판의 특정 두께에 걸쳐서 연장된다.
잘 알려진 바와 같이, 상기 기판 내의 상기 주입 이온 농도 영역의 평균 깊이는 이온 주입 에너지에 의하여 결정된다. 당연히, 사용되는 이온들과 주입되는 물질의 성질이 고려된다. 이 영역에서의 이온들의 농도의 정도는 선택된 이온 주입 도스에 의하여 결정된다. 여기에 설명된 실시예에 있어서, 75 keV의 이온 주입 에너지와 대략 8×1016 원자/cm2의 이온 주입 도스로 He 이온을 이용하여 수행된다. 이러한 이온 주입 조건들 하에서, 주입 이온 농도 영역(102)은 상기 기판의 표면으로부터 수백 나노미터의 평균 깊이로 형성된다. 이 때 상기 영역은 대략 100 나노미터의 두께에 걸쳐서 연장된다.
일단 상기 실리콘 기판(101)에 이온이 주입되면, 상기 이온들에 의하여 상기 주입 이온 농도 영역(102) 내에 형성된 결함들을 이용하기 위하여 열처리 또는 어닐링이 수행되고 미세 캐비티들 또는 미세 기포들(104)을 포함하는 층(103)이 형성된다(도 1b, 단계 S2). 여기에 설명된 실시예에 있어서, 상기 열처리는 950 ℃의 온도에서 대략 8 시간 동안의 시간 동안 수행되었다. 층(103)은 190 nm [나노미터] 내지 220 nm 범위의 두께를 갖는다. 상이한 물질로부터 및/또는 상이한 주입 종들에 대하여 형성된 기판들에 있어서, 미세 캐비티들을 발달시키기 위한 상기 열처리의 온도 및 시간은 조절되어야 한다.
그런 후, 상기 방법은 절연층(105)(실리콘 산화물(SiO2)의 층)을 형성함으로써 계속된다(도 1c, 단계 S3). 더욱 엄밀하게, 상기 기판(101)은 그의 한 표면으로부터, 여기서는 상기 기판의 이온 주입된 쪽의 표면으로부터 산화된다. 이를 위하여, 상기 기판에 대하여, 상기 기판을 소정 온도로 유지되는 챔버 내에 위치시키는 단계를 포함하는 열화학적 처리가 수행된다. 이 때, 상기 기판의 표면은 산화 분위기에 노출된다. 비한정적인 예로서, 상기 산화 분위기는 선택적으로 수소와 함께 하는 기체 산소(O2), 및/또는 염화 수소(HCl), 및/또는 알곤(Ar)으로 구성될 수 있다. 상기 산화 분위기는 선택적으로 수소와 함께 하는 수증기(H2O), 및/또는 염화 수소(HCl), 및/또는 알곤(Ar)으로 구성될 수도 있다.
상기 열화학적 처리의 시간은 상기 실리콘 기판(101) 내부로 상기 산화 전선이 진행하는 속도 뿐만 아니라 상기 절연층(105)의 얻고자 하는 두께에 의존한다. 상기 열화학적 산화 처리의 시간은 층(103) 내에서 상기 산화 전선을 정지시키기 위하여 조절될 수 있다. 그러한 환경 하에서, 상기 형성된 산화물층 및 상기 실리콘 기판의 하부에 인접하는 부분의 양자 모두 내에 미세 캐비티들이 존재한다. 그러나, 모든 미세 캐비티들이 상기 산화물층 내에 포함되도록 상기 산화 전선이 상기 층(103)을 넘어 정지되게 하기 위하여 상기 처리 시간이 연장될 수 있다.
여기에 설명된 실시예에 있어서, 형성된 상기 산화물층은 상기 미세 캐비티들(104) 중의 적어도 일부분이 상기 절연층(105) 내에 포함되도록 하기 위하여 상기 층(103)과 적어도 부분적으로 중첩된다. 이를 위하여, 상기 실리콘 기판(101)은 기체 산소를 주로 포함하는 분위기에서 950 ℃의 온도로 3시간 동안 처리된다. 이들 처리조건들은 690 nm [나노미터]의 두께 e를 갖는 절연층(105)이 형성됨을 뜻한다. 상기 열화학적 산화 처리를 수행하기 위한 기술과 조건들은 당 기술분야에서 통상의 지식을 가진 자에게 잘 알려져 있고, 여기서는 간략한 설명을 위해 더 상세하게는 설명하지 않는다.
도 1c에서 볼 수 있는 바와 같이, 실리콘 기판(101)의 산화되지 않은 부분에 대응되는 실리콘층(106) 위에 절연층(105)을 포함하는 구조물(100)이 얻어진다. 상기 구조물은 상기 절연층(105) 및 상기 실리콘층(106)의 양자 모두 내에 존재하는 매립된 미세 캐비티들의 층을 더 포함한다.
따라서, 본 발명에 따라, 캐비티들은 산화 또는 질화될 수 있는 물질로부터 각각 산화물층 또는 질화물층으로 전달된다. 특히, 놀랍게도, 상기 캐비티들은 열화학적 산화 또는 질화 처리 동안 보존된다. 실리콘 기판(101)의 미세 캐비티들(104)을 포함하는 부분을 산화시켜도 미세 캐비티들(104)이 사라지지 않으며, 이는 실리콘 기판 내에 이미 형성되어 있던 미세 캐비티들을 포함하는 절연층(여기서는 산화물층)이 형성될 수 있음을 의미한다. 그러나, 상기 절연층(105) 내에 존재하는 미세 캐비티들(104a)은 아직 산화되지 않은 실리콘 기판 부분에 존재하는 미세 캐비티들(104b)과 비교하여 부피와 모양이 변화될 수 있다. 산화되는 동안, 상기 산화 전선에 의하여 영향을 받은 미세 캐비티들은 다소간의 정도로 결정축들의 작용(function)으로서 산화되거나 질화되는 경향이 있다. 그러나, 캐비티들에 관하여는 상기 처리 후에도 계속 존재한다.
이온 주입, 미세 캐비티들을 발달시키기 위한 열처리, 및 위에서 설명한 바와 동일한 조작 조건들 하에서의 산화를 거친 실리콘 기판에 대하여 미세 캐비티들의 형태, 크기, 및 밀도를 측정하였다.
미세 캐비티들의 층의 평균 두께는 대략 200 nm이었다.
도 3 내지 도 5에서 볼 수 있는 바와 같이, 상기 산화층 내에 존재하는 미세 캐비티들은 형태에 있어서 편장구면(扁長球面, oblong)형태 또는 타원체(ellipsoidal)이다. 즉, 이들은 주로 길이 및 폭에 의하여 특성화되는 신장된(elongate) 형태를 갖는다. 이들 캐비티들은 주로 1 nm 내지 30 nm 범위의 폭과 주로 10 nm 내지 60 nm 범위의 길이를 갖는다. 상기 산화물층 내에서의 미세 캐비티들의 평균 밀도는 1.2×1015 캐비티들/cm3이다.
상기 실리콘층 (기판의 비산화된 부분) 내에 존재하는 미세 캐비티들은 꼭지점이 절단된(truncated) 다면체의 형태를 가지며 대체로 25 nm 내지 35 nm 범위의 지름을 갖는다(도 3 내지 도 5). 상기 실리콘층 내의 미세 캐비티들의 평균 밀도는 3.7×1015 캐비티들/cm3이다.
상기 두 층들(산화물층 및 실리콘층) 내의 미세 캐비티들의 총괄 평균 밀도는 2.5×1015 캐비티들/cm3이다.
도 6은 상기 산화물층 및 상기 실리콘층 내의 미세 캐비티들의 크기 분포를 도시한다. 도 6에서 볼 수 있는 바와 같이, 상기 실리콘층 내에 존재하는 캐비티들의 지름은 가우시안(Gaussian) 분포에 따라 분포한다.
이온 주입은 상이한 종들로 수행될 수 있다. 특히, 수소 및/또는 헬륨 이온들로 수행될 수 있다. 헬륨의 주입은 기판을 파괴(fracture)할 위험 없이 이온을 대규모의 도스로 주입하는 것이 가능한 특별한 장점이 있다.
본 발명의 다른 이온 주입에 있어서, 상기 미세 캐비티들의 전부 또는 일부를 포함하는 산화물층은 질화물층으로 대체될 수 있다.
그러한 환경들 하에서, 미세 캐비티들을 갖는 질화물의 층을 형성하기 위하여, 위에서 설명된 이온 주입 및 미세 캐비티들을 발달시키기 위한 열처리의 단계들은 이온 주입될 수 있고 질화될 수 있는 기판에 대하여 수행된다. 산화물의 층 대신 질화물의 층을 형성하기 위하여, 상기 열화학적 처리 동안 위에서 설명된 열화학적 처리에서 사용된 산화 분위기는 질화 분위기로 대체될 필요가 있다. 질화 분위기의 특정한 비제한적인 예는 질소, 암모니아(NH3), 실란(SiH4) 등을 포함하는 것들이다. 열화학적 산화 처리와 비슷한 방식으로, 상기 질화 전선은 상기 기판 내의 원하는 깊이에서, 즉 만일 미세 캐비티들이 상기 기판의 질화된 층과 질화되지 않은 부분 양자 모두에 있기를 원한다면 상기 미세 캐비티들의 층 내에서, 또는 만일 모든 미세 캐비티들이 상기 질화된 층 내에 포함되어야 한다면 상기 미세 캐비티들의 층을 넘어서 정지된다.
실리콘의 최초 기판을 이용하여, 예를 들면, 이온 주입 및 상기 기판의 미세 캐비티들의 발달을 위한 열처리 이후에, 900 ℃ 내지 1300 ℃ 범위의 온도로 유지되는 질소 분위기에 상기 기판을 노출시킴으로써 상기 미세 캐비티들의 전부 또는 일부를 포함하는 실리콘 질화물(Si3N4)의 층을 형성하는 것이 가능하다.
본 발명의 방법에 따라 얻어진 구조물, 즉, 미세 캐비티들의 층 및 상기 미세 캐비티들의 층의 내부로 적어도 부분적으로 연장된 산화물 또는 질화물의 층을 포함하는 기판은 다양한 응용을 위하여 사용될 수 있다.
특히, 반도체 물질(실리콘, 저매늄 등)로부터 형성된 최초 기판에 있어서, 상기 구조물은 SeOI(절연체-위-반도체, semiconductor on insulator)형 구조물을 형성하기 위하여 제 2 기판 위에 결합될 수 있다. 그러면, 매립된 절연층은 캐비티들을 포함한다.
본 발명의 구조물을 또 다른 기판 위로 결합시킴으로써, 분리가능한(releasable) 구조를 형성하는 것이 가능하다. 상기 미세 캐비티들을 포함하는 산화물 또는 질화물의 층은, 예를 들면 상기 미세 캐비티들 내부로 블레이드를 도입하고 상기 기판들을 분리하기 위한 힘을 작용시키기 위하여 상기 블레이드를 사용함으로써, 예를 들면, 기계적인 분리 힘의 작용 하에서 파열될 수 있는 약화된(weakened) 계면을 형성한다. 산화물 또는 질화물 내에서 미세 캐비티들은 발달하지 않거나 경미한 정도로만 발달하기 때문에 상기 열처리를 하는 동안 원하지 않는 파괴의 위험은 매우 낮다. 이러한 응용에 있어서, 상기 미세 캐비티들은 상기 질화물 또는 상기 질화물의 층 내에 완전히 포함되는 것이 바람직하다.
따라서, 분리 가능한 기판은 고온에 높은 내성을 갖는, 그 결과 900 ℃의 오더(order)를 갖는 온도를 필요로 하는, 예를 들면 상보성 금속 산화물 반도체(complementary metal oxide semiconductor, CMOS)형의 전자 부품들의 제조에 내성을 갖는 기판이 제공된다. 그런 다음 상기 기판은 기계적으로 또는 화학적으로 임의의 시점에서 파열될 수 있다. 그런 다음, 분리가능한 산화물층의 잔사물은 불산(hydrofluoric acid, HF) 용액을 가함으로써 제거될 수 있다.
본 발명은 위에서 표시한 바와 같은 기능화(functionalization)를 갖거나, 저유전 상수를 갖는 저밀도 절연층(산화물 또는 질화물)을 포함하는 구조물을 생성하기 위하여 사용될 수 있다. 미세 캐비티들은 상기 절연층의 평균 밀도를 감소시키는 데 기여하고, 또한 낮은 전기적 값(electric value)을 갖는 분위기(atmosphere)를 감싸 안는다. 그에 의하여 상기 웨이퍼들 사이의 커플링을 감소시키고, 절연층의 유전율을 제한한다.
또한, 상기 미세 캐비티들은, 특히 도핑에 의하여 기능화될 수 있다. 따라서, 예를 들면, 상기 열화학적 산화 처리 동안 질소를 도입함으로써, 상기 질소가 상기 캐비티들의 계면으로 이동하여 그 안에 음성의 전하를 생성하도록 야기된다.
일반적으로, 상기 열화학적 산화 또는 질화 처리 동안 도핑에 의하여 상기 캐비티들 내에 상이한 종들, 특히 금속들을 도입하는 것이 가능하다. 상기 캐비티들 내부로 전도성 물질들을 도입함으로써, 전기적으로 하전된 산화물 또는 질화물의 매립층을 생성하는 것이 가능하다. 또한 전도성 또는 반도체 물질들을 형성하는 종(species)들을 도입하여 상기 캐비티들을 기능화함으로써 분리된 전극들을, 예를 들면, 플로팅 게이트들을 포함하는 층들을 형성하는 것도 가능하다.
상기 캐비티들을 도핑 및/또는 기능화하는 것은 산화/질화 이후에 ("산화후", "질화후")("post-ox", "post-nitride") 또는 산화/질화 그 자체 동안 다음 기술들 중의 하나를 이용하여 수행될 수 있다:
- 이온 주입;
- 예를 들면, 활성 종들의 확산을 가능하게 하는 특정 가스들 또는 전구체들을 포함하는 분위기에서의 산화/질화 후의 어닐링;
- 플라스마.
도핑 및/또는 기능화 동안에 사용되는 상기 종들은 다음 종들의 적어도 하나로부터 선택될 수 있다:
- 질소 (상기 캐비티들의 표면 위를 하전시킴);
- 특히 반도체의 밴드 다이어그램을 변화시키기 위한, 붕소, 비소, 인, 안티몬, 알루미늄, 갈륨 등과 같은 도펀트들
- 상기 캐비티들의 표면 쪽으로 이동함으로써 전기적 성질들을 변경시키는 철, 니켈, 코발트 등과 같은 금속들.
상기 캐비티들을 기능화시킬 수 있는 임의의 다른 물질도 생각해볼 수 있다.
상기 산화물층 또는 질화물층 내에 존재하는 상기 캐비티들은 전기적인 교란을 유발할수 있는 오염 종들에 대한 트랩으로서 작용할 수도 있다. 이러한 유형의 종들을 산화물 또는 질화물의 매립층 내의 캐비티들 내에, 즉 촉매적인 산화물 또는 질화물 위에 존재하는 유용한 층들과의 계면으로부터 멀리 트랩함으로써 상기 유용한 층들의 품질과 전기적 성질은 개선된다.
상기 산화물 또는 질화물의 층 내의 캐비티들은 수소 이온들에 대하여도 트랩으로서 작용할 수 있다. 그러한 환경 하에서, 상기 캐비티들은 상기 산화물층 또는 질화물층의 수소 저장 용량을, 특히 상기 산화물층 또는 질화물층이 얇을 때, 크게 증가시킨다. 산화물 또는 질화물 내의 수소의 용해도는 매우 낮으며, 캐비티들의 존재는 트랩된 수소를 유지시키는 용량이 그에 의하여 증가되는 것을 의미한다. 본 발명의 상기 구조물에 기판을 결합시키는 동안, 미세 캐비티들을 포함하는 산화물층 또는 질화물층 내에 수소를 트랩하고 보존함은 이들 두 요소들 사이의 결합 계면이 열처리 동안, 특히 상기 결합 계면의 강화를 위한 열처리 동안 다시 열리는 것을 피할 수 있음을 의미한다. 캐비티들은 상기 결합 계면에서도 형성되며, 상기 구조물로부터 확산되는 수소를 이용하여 압력 하에 놓여질 수 있다. 상기 산화물층 또는 질화물층에 수소를 유지시킴으로써, 수소는 상기 결합 계면에 존재하는 상기 캐비티들에 도달할 수 없다. 이는, 따라서, 우수한 결합 보존성(bonding integrity)을 보장한다.
도 7은 본 발명의 방법에 따라 제조된 복합 구조물(200)을 도시한다. 상기 복합 구조물(200)은 상기 기판의 표면 산화에 의하여 형성된 절연층(205)(절연성 SiO2층)을 포함하는 실리콘 기판이다. 또한 상기 복합 구조물(200)은 상기 실리콘 기판의 산화되지 않은 부분에 대응되는 실리콘층(206)을 포함한다. 또한, 상기 구조물은 미세 캐비티들의 매립층(203) 전체가 상기 절연층(205) 내에 존재하는, 미세 캐비티들의 매립층(203)도 포함한다. 본 발명에 의거하여, 이 미세 캐비티들의 층은 위에서 설명된 조건과 유사한 조건 하에서, 절연층의 형성 전에 이온 주입 및 상기 기판의 열처리에 의하여 형성된다. 위에서 설명된 바와 같이, 상기 절연층(205)의 형성은 상기 기판 내에 이미 형성된 캐비티들의 소멸을 야기하지 않으며 다만 그들의 형태를 변화시킨다. 사실상 산화 (또는 질화) 전선이 미세 캐비티들의 층 내부로 진행한 후에는 상기 캐비티들 모두는 실질적인 편장구면 형태를 갖게 되고, 이는 상기 산화/질화 단계 동안 상기 절연층의 성장 속도에 있어서의 비등방성에 주된 원인이 있다.
또한, 상기 절연층이 상기 미세 캐비티들의 층 내에 형성된 후, 편장구면 형태를 지니는 상기 캐비티들은 모두 그들의 길이에 대하여 동일한 방향으로 배향된다. 도 7에서, 상기 미세 캐비티들(204)은 모두 그들의 길이 방향이 수직이 되도록 배향되어 있다. 그러나, 기판 평면에 평행하거나 기판 평면과 비스듬한 캐비티들과 같이 다른 방향으로 배향된 편장구면 형태의 캐비티들을 얻는 것도 가능하다. 상기 캐비티들의 방향은 상기 산화/질화 단계 이전의 상기 기판에 의하여 제공되는 결정 방위에 주로 의존한다.
절연층 내에서 서로 정렬된 편장구면 형태의 캐비티들의 층을 얻는 것은 특별한 장점이 있다. 본 발명의 복합 구조물이 상기 캐비티들을 포함하는 절연층에서 기계적인 파열에 의하여 분리 가능하도록하는 구조물을 형성하기 위하여 사용될 때, 상기 캐비티들의 배열은 파열 공정이 더 잘 제어될 수 있고 연속적이고도 균일한 파열 라인이 형성될 수 있음을 의미한다. 그에 의하여, 파열 후 조도(粗度, roughness)가 감소함을 의미한다. 상기 캐비티들이, 예를 들면, 상기 캐비티들을 도핑하여 전기적 전하를 도입함으로써 기능화될 때, 상기 캐비티들의 정렬은 상기 층의 총괄적인 전기적 성질들이 조절될 수 있음을 의미한다.

Claims (15)

  1. 산화되거나 질화될 수 있는 물질로 형성된 적어도 하나의 기판(101)을 포함하는 구조물(100) 내에 캐비티들의 층을 생성하는 방법으로서,
    - 주입 이온 농도 영역(102)을 소정 평균 깊이로 형성하기 위하여 상기 기판(101) 내에 이온들(10)을 주입하는 단계;
    - 상기 주입 이온 농도 영역(102)에서 캐비티들의 층(103)을 형성하기 위하여 이온 주입된 상기 기판을 열처리하는 단계; 및
    - 열화학적 처리에 의하여 상기 기판의 한쪽 표면으로부터 상기 기판 내에 절연층(105)을 형성하되, 상기 절연층이 상기 기판의 한쪽 표면으로부터 상기 캐비티들의 층(103) 내부로 적어도 부분적으로 연장되어 형성되도록 상기 절연층(105)을 형성하는 단계;
    를 포함하는 캐비티들의 층을 생성하는 방법.
  2. 제 1 항에 있어서,
    열화학적 처리에 의하여 형성된 상기 절연층(105)이 상기 캐비티들의 층(203) 전체에 걸쳐서 연장되는 것을 특징으로 하는 캐비티들의 층을 생성하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기판(101)의 물질이 적어도 실리콘, III/V족 물질들, 저매늄 및 실리콘-저매늄, 및 실리콘 카바이드의 물질들로 구성되는 군으로부터 선택되는 것을 특징으로 하는 캐비티들의 층을 생성하는 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    산화물의 절연층(105)을 형성하기 위하여, 상기 기판의 열화학적 처리가 산화 분위기에서 수행되는 것을 특징으로 하는 캐비티들의 층을 생성하는 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    질화물의 절연층을 형성하기 위하여, 상기 기판의 열화학적 처리가 질화 분위기에서 수행되는 것을 특징으로 하는 캐비티들의 층을 생성하는 방법.
  6. 제 4 항에 있어서,
    상기 절연층(105)이 상기 캐비티들의 층(103)의 상부 부분 내부로 연장되고, 상기 캐비티들의 층의 하부 부분은 산화되지 않은 실리콘 기판 내에 위치하고,
    상기 절연층 내에 존재하는 캐비티들(104a)은 1 nm 내지 30 nm 범위의 폭과 10 nm 내지 60 nm 범위의 길이를 갖는 실질적인 편장구면(oblong) 형태를 갖고,
    상기 기판의 산화되지 않은 부분에 존재하는 캐비티들(104b)은 25 nm 내지 35 nm 범위의 지름을 갖는 것을 특징으로 하는 캐비티들의 층을 생성하는 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 열화학적 처리 동안에 상기 기판 내부로 1종 이상의 도펀트들이 도입되는 것을 특징으로 하는 캐비티들의 층을 생성하는 방법.
  8. 제 7 항에 있어서,
    상기 도펀트(들)가 적어도, 질소, 붕소, 비소, 인, 안티몬, 알루미늄, 갈륨, 철, 니켈 및 코발트로 구성되는 군으로부터 선택되는 것을 특징으로 하는 캐비티들의 층을 생성하는 방법.
  9. 제 2 구조물 위로 제 1 구조물을 본딩하는 단계를 적어도 포함하고,
    상기 제 2 구조물이 제 1 항 또는 제 2 항에 따른 방법에 따라 형성된 절연층 및 캐비티들의 층을 갖는 기판을 포함하는 다층 구조물의 제조 방법.
  10. 제 9 항에 있어서,
    상기 제 1 구조물이 반도체 물질의 층을 포함하고, 상기 다층 구조물이 SeOI형의 구조물인 것을 특징으로 하는 다층 구조물의 제조 방법.
  11. 산화되거나 질화될 수 있는 물질로 구성된 기판; 및
    상기 기판의 물질의 열화학적 처리에 의하여 형성되고 캐비티들의 층(203)을 포함하는 절연층(205);
    을 포함하는 복합 구조물(200)로서,
    상기 층의 캐비티들(204)이 동일한 방향으로 배향된 편장구면 형태를 갖고, 상기 절연층이 상기 복합 구조물(200)의 한쪽 표면으로부터 상기 캐비티들의 층 내부로 적어도 부분적으로 연장된 복합 구조물(200).
  12. 제 11 항에 있어서,
    상기 기판이 적어도 실리콘, III/V족 물질들, 저매늄 및 실리콘-저매늄, 및 실리콘 카바이드로 구성되는 군으로부터 선택되는 것을 특징으로 하는 복합 구조물(200).
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 절연층(205)이 산화물층 또는 질화물층인 것을 특징으로 하는 복합 구조물(200).
  14. 제 11 항 또는 제 12 항에 있어서,
    상기 캐비티들의 층의 상기 캐비티들은 적어도, 질소, 붕소, 비소, 인, 안티몬, 알루미늄, 갈륨, 철, 니켈 및 코발트로 구성되는 군으로부터 선택되는 도펀트들을 1종 이상 함유하는 것을 특징으로 하는 복합 구조물(200).
  15. 제 11 항 또는 제 12 항에 있어서,
    상기 캐비티들의 층(203)의 상기 캐비티들(204)은 1 nm 내지 30 nm 범위의 폭과 10 nm 내지 60 nm 범위의 길이를 갖는 것을 특징으로 하는 복합 구조물(200).
KR20117018583A 2009-02-10 2010-02-01 캐비티들의 층을 생성하는 방법 KR101509008B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0950805 2009-02-10
FR0950805A FR2942073B1 (fr) 2009-02-10 2009-02-10 Procede de realisation d'une couche de cavites
PCT/EP2010/051197 WO2010091972A1 (en) 2009-02-10 2010-02-01 A method of producing a layer of cavities.

Publications (2)

Publication Number Publication Date
KR20110102949A KR20110102949A (ko) 2011-09-19
KR101509008B1 true KR101509008B1 (ko) 2015-04-07

Family

ID=41077683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20117018583A KR101509008B1 (ko) 2009-02-10 2010-02-01 캐비티들의 층을 생성하는 방법

Country Status (8)

Country Link
US (1) US8614501B2 (ko)
EP (1) EP2396816A1 (ko)
JP (1) JP5480298B2 (ko)
KR (1) KR101509008B1 (ko)
CN (1) CN102308382B (ko)
FR (1) FR2942073B1 (ko)
SG (1) SG172335A1 (ko)
WO (1) WO2010091972A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2942073B1 (fr) * 2009-02-10 2011-04-29 Soitec Silicon On Insulator Procede de realisation d'une couche de cavites
KR101995682B1 (ko) * 2011-03-18 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2995445B1 (fr) 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
JP6131701B2 (ja) * 2013-05-08 2017-05-24 株式会社豊田自動織機 半導体基板の製造方法
WO2017179868A1 (ko) * 2016-04-12 2017-10-19 주식회사 루미스탈 반절연 질화물 반도체층을 포함하는 질화물 반도체 기판 제조 방법 및 이에 의해 제조된 질화물 반도체 기판
KR101951902B1 (ko) * 2016-04-12 2019-02-26 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법
CN110079859A (zh) * 2019-04-28 2019-08-02 厦门市三安集成电路有限公司 一种SiC基GaN外延片的剥离方法
FR3105574B1 (fr) * 2019-12-19 2023-01-13 Commissariat Energie Atomique Empilement multicouches de type semi-conducteur-sur-isolant, procédé d’élaboration associé, et module radiofréquence le comprenant

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050628A (ja) * 1996-05-15 1998-02-20 Commiss Energ Atom 半導体材料薄層の製造方法
US6495429B1 (en) * 2002-01-23 2002-12-17 International Business Machines Corporation Controlling internal thermal oxidation and eliminating deep divots in SIMOX by chlorine-based annealing
JP5480298B2 (ja) * 2009-02-10 2014-04-23 ソイテック キャビティ層の形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592185B2 (ja) * 1980-02-04 1984-01-17 日本電信電話株式会社 半導体基体内への絶縁領域の形成法
US5143858A (en) * 1990-04-02 1992-09-01 Motorola, Inc. Method of fabricating buried insulating layers
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE69408671T2 (de) * 1994-09-23 1998-06-18 Cons Ric Microelettronica Verfahren zur Herstellung begrabener Oxidschichten in einem Silizium-Wafer
JP2666757B2 (ja) * 1995-01-09 1997-10-22 日本電気株式会社 Ｓｏｉ基板の製造方法
JP3515351B2 (ja) * 1998-01-08 2004-04-05 株式会社東芝 半導体装置の製造方法
FR2784796B1 (fr) * 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
JP3571989B2 (ja) * 2000-03-13 2004-09-29 株式会社東芝 半導体装置及びその製造方法
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
JP4277481B2 (ja) * 2002-05-08 2009-06-10 日本電気株式会社 半導体基板の製造方法、半導体装置の製造方法
JP4000087B2 (ja) * 2003-05-07 2007-10-31 株式会社東芝 半導体装置およびその製造方法
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
JP2005229062A (ja) * 2004-02-16 2005-08-25 Canon Inc Ｓｏｉ基板及びその製造方法
US7422956B2 (en) * 2004-12-08 2008-09-09 Advanced Micro Devices, Inc. Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers
JP2007220782A (ja) * 2006-02-15 2007-08-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板およびｓｏｉ基板の製造方法
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
JP2008004821A (ja) * 2006-06-23 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050628A (ja) * 1996-05-15 1998-02-20 Commiss Energ Atom 半導体材料薄層の製造方法
US6495429B1 (en) * 2002-01-23 2002-12-17 International Business Machines Corporation Controlling internal thermal oxidation and eliminating deep divots in SIMOX by chlorine-based annealing
JP5480298B2 (ja) * 2009-02-10 2014-04-23 ソイテック キャビティ層の形成方法

Also Published As

Publication number Publication date
US20110278597A1 (en) 2011-11-17
JP5480298B2 (ja) 2014-04-23
EP2396816A1 (en) 2011-12-21
US8614501B2 (en) 2013-12-24
WO2010091972A1 (en) 2010-08-19
JP2012517694A (ja) 2012-08-02
KR20110102949A (ko) 2011-09-19
SG172335A1 (en) 2011-07-28
CN102308382B (zh) 2014-12-10
FR2942073A1 (fr) 2010-08-13
FR2942073B1 (fr) 2011-04-29
CN102308382A (zh) 2012-01-04

Similar Documents

Publication Publication Date Title
KR101509008B1 (ko) 캐비티들의 층을 생성하는 방법
JP3036619B2 (ja) Ｓｏｉ基板の製造方法およびｓｏｉ基板
EP1688991A2 (en) SOI wafer production method
KR101076068B1 (ko) 접합 웨이퍼의 제조방법
JP5214160B2 (ja) 薄膜を製造する方法
JP2003510799A (ja) マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
JP2004363592A (ja) 十分に格子緩和された高品質ＳｉＧｅオン・インシュレータ基板材料を製造する方法、基板材料、およびヘテロ構造
JP2020513693A (ja) 高抵抗シリコンオンインシュレータ構造及びその製造方法
KR100664000B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 ｓｉｍｏｘ 기판
WO2010137587A1 (ja) 表面欠陥密度が少ないｓｏｓ基板
KR101559973B1 (ko) 접합 웨이퍼의 제조방법
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
WO2008078132A1 (en) Method for producing a semiconductor-on-insulator structure
US7947571B2 (en) Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density
JP2008021992A (ja) 接合界面安定化のための熱処理
KR970004423B1 (ko) 고에너지에서 이온 주입후 열처리를 통하여 제조된 깊고 얇은 산화물층을 갖는 에스오아이(soi) 구조물
WO2002050912A1 (fr) Procede de fabrication de plaquettes de silicium sur isolant et plaquette de silicium sur isolant
TWI450366B (zh) Semiconductor substrate manufacturing method
JP4931212B2 (ja) 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物
TW201301371A (zh) 半導體底材及其製造方法
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2777783B2 (ja) シリコンウェハ内に埋込酸化層を形成するための方法
JP6248458B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
KR20030019631A (ko) Ｓｏｉ 기판
JP2010027731A (ja) Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20130605

Effective date: 20140829

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)