JPS592185B2 - 半導体基体内への絶縁領域の形成法 - Google Patents
半導体基体内への絶縁領域の形成法Info
- Publication number
- JPS592185B2 JPS592185B2 JP1217380A JP1217380A JPS592185B2 JP S592185 B2 JPS592185 B2 JP S592185B2 JP 1217380 A JP1217380 A JP 1217380A JP 1217380 A JP1217380 A JP 1217380A JP S592185 B2 JPS592185 B2 JP S592185B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor substrate
- semiconductor
- forming
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は、半導体基体内に絶縁領域を形成する、半導体
基体内・ゝの絶縁領域形成法に関する。
基体内・ゝの絶縁領域形成法に関する。
多数の半導体素子乃至半導体回路からなる半導体集積回
路を、多数の半導体素子乃至半導体回路に対して共通の
半導体基体を用いて構成する場合、半導体基体の多数の
半導体素子乃至半導体回路の全て又は一部を構成してい
る領域を、半導体基体の他の領域と不必要に電気的に連
結することのないように、半導体基体の他の領域から電
気的に分離しているものとして、形成するのが、望まし
いものである。このため、従来、半導体基体内に、多数
の半導体素子乃至半導体回路の全て又は一部を構成する
ための領域を、半導体基体の他の領域から電気的に分離
しているものとして形成するために、半導体基体に、Ｐ
Ｎ接合を形成する方法、及び半導体基体内に、絶縁領域
を形成する方法が提案されている。
路を、多数の半導体素子乃至半導体回路に対して共通の
半導体基体を用いて構成する場合、半導体基体の多数の
半導体素子乃至半導体回路の全て又は一部を構成してい
る領域を、半導体基体の他の領域と不必要に電気的に連
結することのないように、半導体基体の他の領域から電
気的に分離しているものとして、形成するのが、望まし
いものである。このため、従来、半導体基体内に、多数
の半導体素子乃至半導体回路の全て又は一部を構成する
ための領域を、半導体基体の他の領域から電気的に分離
しているものとして形成するために、半導体基体に、Ｐ
Ｎ接合を形成する方法、及び半導体基体内に、絶縁領域
を形成する方法が提案されている。
然しながら、半導体基体内にＰＮ接合を形成する方法の
場合、半導体素子乃至半導体回路を構成する領域に構成
している半導体素子乃至半導体回路に、ＰＮ接合による
容量が接続されている構成になる、等の不都合を有して
いた。
場合、半導体素子乃至半導体回路を構成する領域に構成
している半導体素子乃至半導体回路に、ＰＮ接合による
容量が接続されている構成になる、等の不都合を有して
いた。
又、半導体基体内に絶縁領域を形成する方法の場合、半
導体基体内にＰＮ接合を形成する方法の上述した不都合
を有しないが、従来の、半導体基体内に絶縁領域を形成
する方法は、半導体基体に対する直接的な酸化処理によ
つて、絶縁領域を形成する、というものである。
導体基体内にＰＮ接合を形成する方法の上述した不都合
を有しないが、従来の、半導体基体内に絶縁領域を形成
する方法は、半導体基体に対する直接的な酸化処理によ
つて、絶縁領域を形成する、というものである。
このため、従来の半導体基体内に絶縁領域を形成する方
法は、絶縁領域を、半導体基体内の深い位置に形成する
必要があつても、その必要事を満足させるに困難を伴う
、等の欠点を有していた。
法は、絶縁領域を、半導体基体内の深い位置に形成する
必要があつても、その必要事を満足させるに困難を伴う
、等の欠点を有していた。
よつて、本発明は、半導体基体内に、多数の半導体素子
乃至半導体回路の全て又は一部を構成するための領域を
、半導体基体の他の領域から電気的に分離しているもの
として形成するために、半導体基体内に、絶縁領域を形
成する、というものであるが、上述した従来の欠点のな
い、新規な半導体基体内・＼の絶縁領域の形成法を提案
せんとするもので、以下詳述する所から明らかとなるで
あろう。本発明者などは、種々の実験の結果、次の事項
を確認するに到つた。
乃至半導体回路の全て又は一部を構成するための領域を
、半導体基体の他の領域から電気的に分離しているもの
として形成するために、半導体基体内に、絶縁領域を形
成する、というものであるが、上述した従来の欠点のな
い、新規な半導体基体内・＼の絶縁領域の形成法を提案
せんとするもので、以下詳述する所から明らかとなるで
あろう。本発明者などは、種々の実験の結果、次の事項
を確認するに到つた。
すなわち、Ｓ１、Ｇｅなどの族半導体、
ＩｎＰ．ＩｎＧａＡｓ，．ＧａＳｂなどの−Ｖ族系化合
物半導体、−族系半導体などのＮ型の半導体基体に対し
、プロトン（Ｈ＋）又はデユーテロン（Ｈ＋＋）若しく
はヘリウムイオン（Ｈｅ＋）でなる軽元素荷電粒子線を
加速して照射するいう処理を行えば、第１図で曲線１、
及びで示すような、軽元素荷電粒子線の加速電圧Ｅ（Ｍ
ｅＶ）に対する半導体基体内の深さ位置Ｄ（μｍ）をと
る関係で（但し、第１図の曲線１、及びは、半導体基体
がＳｉでなる場合において、軽元素荷電粒子線が、それ
ぞれプロトン、デユーテロン及びヘリウムイオンでなる
場合を示している）、且つ第２図に示すような半導体基
体に対する軽元素荷電粒子線の照射量（Ｘ）（Ｃｍ−２
）に対する抵抗率ρ（Ω．Ｃｍ）をとる関係で（但し、
第２図の曲線１及びは、半導体基体がそれぞれ１Ω．Ｃ
ｍ及び７Ω．Ｃｍの抵抗率を有するＮ型Ｓｉである場合
において、そのＮ型Ｓｉが１０ＭｅＶの加速電圧で加速
された軽元素荷電粒子線によつて照射された場合を示し
ている）、半導体基体内に、Ｐ型の半導体領域が形成さ
れる、ということを確認するに到つた。
物半導体、−族系半導体などのＮ型の半導体基体に対し
、プロトン（Ｈ＋）又はデユーテロン（Ｈ＋＋）若しく
はヘリウムイオン（Ｈｅ＋）でなる軽元素荷電粒子線を
加速して照射するいう処理を行えば、第１図で曲線１、
及びで示すような、軽元素荷電粒子線の加速電圧Ｅ（Ｍ
ｅＶ）に対する半導体基体内の深さ位置Ｄ（μｍ）をと
る関係で（但し、第１図の曲線１、及びは、半導体基体
がＳｉでなる場合において、軽元素荷電粒子線が、それ
ぞれプロトン、デユーテロン及びヘリウムイオンでなる
場合を示している）、且つ第２図に示すような半導体基
体に対する軽元素荷電粒子線の照射量（Ｘ）（Ｃｍ−２
）に対する抵抗率ρ（Ω．Ｃｍ）をとる関係で（但し、
第２図の曲線１及びは、半導体基体がそれぞれ１Ω．Ｃ
ｍ及び７Ω．Ｃｍの抵抗率を有するＮ型Ｓｉである場合
において、そのＮ型Ｓｉが１０ＭｅＶの加速電圧で加速
された軽元素荷電粒子線によつて照射された場合を示し
ている）、半導体基体内に、Ｐ型の半導体領域が形成さ
れる、ということを確認するに到つた。
゜なお、このように、Ｎ型の半導体基体に対し、軽元素
荷電粒子線を照射した場合に、Ｎ型の半導体基体内に、
Ｐ型の半導体領域が形成されるのは、例えば、［ジヤー
ナル オブ アプライド フイジツクス（ＪＯＵＲＮＡ
ＬＯＦＡＰＰＬＩＥＤＰＨＹＳＩＣＳ）、第３０巻、第
８号、１９５９年８月号、第１２３９頁〜１２４３頁」
に報告されているように、それ自体公知であるが、Ｎ型
半導体基体が軽元素荷電粒子線によつて照射された場合
、その軽元素荷電粒子線が照射された領域に、深い格欠
陥準位が生じ、このため、その領域がＮ型からＰ型に変
換するからである。
荷電粒子線を照射した場合に、Ｎ型の半導体基体内に、
Ｐ型の半導体領域が形成されるのは、例えば、［ジヤー
ナル オブ アプライド フイジツクス（ＪＯＵＲＮＡ
ＬＯＦＡＰＰＬＩＥＤＰＨＹＳＩＣＳ）、第３０巻、第
８号、１９５９年８月号、第１２３９頁〜１２４３頁」
に報告されているように、それ自体公知であるが、Ｎ型
半導体基体が軽元素荷電粒子線によつて照射された場合
、その軽元素荷電粒子線が照射された領域に、深い格欠
陥準位が生じ、このため、その領域がＮ型からＰ型に変
換するからである。
又、このようにして半導体基体内に形成されたＰ型の半
導体領域に対し、陽極化成処理をなせば、そのＰ型の半
導体領域のみに陽極反応に必要な正孔が供給されるとい
う機構によつて、Ｐ型の半導体領域が多孔質化されてい
る多孔質化領域を形成し得る、ということも確認するに
到つた。
導体領域に対し、陽極化成処理をなせば、そのＰ型の半
導体領域のみに陽極反応に必要な正孔が供給されるとい
う機構によつて、Ｐ型の半導体領域が多孔質化されてい
る多孔質化領域を形成し得る、ということも確認するに
到つた。
更に、このようにして形成された多孔質化領域に対し、
必要に応じて熱を伴なうという酸化処理をなせば、その
多孔質化領域のみが酸化されるという機構によつて、多
孔質化領域が酸化されている絶縁領域を形成し得る、と
いうことも確認するに到つた。
必要に応じて熱を伴なうという酸化処理をなせば、その
多孔質化領域のみが酸化されるという機構によつて、多
孔質化領域が酸化されている絶縁領域を形成し得る、と
いうことも確認するに到つた。
従つて、Ｎ型の半導体基体に対するプロトン又はデユー
テロン若しくはヘリウムイオンでなる軽元素荷電粒子線
の照射処理によつて、半導体基体内にＰ型半導体領域を
形成する工程をとり、次に、そのＰ型半導体領域に対す
る陽極化成処理によつて、Ｐ型半導体領域が多孔質化さ
れている多孔質化領域を形成する工程をとり、然る后、
その多孔質化領域に対する酸化処理によつて、多孔質化
領域が酸化されている絶縁領域を形成する工程をとれば
、半導体基体内に、絶縁領域を、多数の半導体素子乃至
半導体回路の全て又は一部を構成するための領域が、半
導体基体の他の領域から電気的に分離されているものと
して形成されるように、形成することが出来る、という
ことを確認するに到つた。
テロン若しくはヘリウムイオンでなる軽元素荷電粒子線
の照射処理によつて、半導体基体内にＰ型半導体領域を
形成する工程をとり、次に、そのＰ型半導体領域に対す
る陽極化成処理によつて、Ｐ型半導体領域が多孔質化さ
れている多孔質化領域を形成する工程をとり、然る后、
その多孔質化領域に対する酸化処理によつて、多孔質化
領域が酸化されている絶縁領域を形成する工程をとれば
、半導体基体内に、絶縁領域を、多数の半導体素子乃至
半導体回路の全て又は一部を構成するための領域が、半
導体基体の他の領域から電気的に分離されているものと
して形成されるように、形成することが出来る、という
ことを確認するに到つた。
又、本発明者などは、上述した工程をとつて、半導体基
体内に、絶縁領域を、多数の半導体素子乃至半導体回路
の全て又は一部を構成するための領域が、半導体基体の
他の領域から電気的に分離されているものとして形成形
成されるように、形成する場合、半導体基体内にＰ型半
導体領域を形成する工程に於ける軽元素荷電粒子線の加
速電圧を、高くすることによつて、絶縁領域を、半導体
基体内の深い位置に、形成することが出来、従つて、絶
縁領域を、半導体基体内の深い位置に、簡易に形成する
ことが出来る、ということを確認するに到つた。
体内に、絶縁領域を、多数の半導体素子乃至半導体回路
の全て又は一部を構成するための領域が、半導体基体の
他の領域から電気的に分離されているものとして形成形
成されるように、形成する場合、半導体基体内にＰ型半
導体領域を形成する工程に於ける軽元素荷電粒子線の加
速電圧を、高くすることによつて、絶縁領域を、半導体
基体内の深い位置に、形成することが出来、従つて、絶
縁領域を、半導体基体内の深い位置に、簡易に形成する
ことが出来る、ということを確認するに到つた。
更に、本発明者などは、上述した工程をとつて、半導体
基体内に、絶縁領域を、多数の半導体素子乃至半導体回
路の全て又は一部を構成するための領域が、半導体基体
の他の領域から電気的に分離されて形成されるように、
形成する場合、半導体基体内に、軽元索荷電粒子線の照
射によつて、Ｐ型半導体領域を形成して後、そのＰ型半
導体領域に対する陽極化成処理をなす前に於て、３００
℃程度までの熱処理を、Ｐ型半導体領域に対して行つた
としても、そのＰ型半導体領域が、頭初の抵抗率からほ
とんど変化していない抵抗率を有して、Ｐ型を呈してい
るが６００℃以上の熱処理をなした場合、Ｐ型半導体領
域が、Ｐ型である状態から、半導体基体の導電型（Ｎ型
）に戻る。
基体内に、絶縁領域を、多数の半導体素子乃至半導体回
路の全て又は一部を構成するための領域が、半導体基体
の他の領域から電気的に分離されて形成されるように、
形成する場合、半導体基体内に、軽元索荷電粒子線の照
射によつて、Ｐ型半導体領域を形成して後、そのＰ型半
導体領域に対する陽極化成処理をなす前に於て、３００
℃程度までの熱処理を、Ｐ型半導体領域に対して行つた
としても、そのＰ型半導体領域が、頭初の抵抗率からほ
とんど変化していない抵抗率を有して、Ｐ型を呈してい
るが６００℃以上の熱処理をなした場合、Ｐ型半導体領
域が、Ｐ型である状態から、半導体基体の導電型（Ｎ型
）に戻る。
したがつて、爾後、陽極化成処理をなし、然る後、酸化
処理をなしても、絶縁領域が形成されないので、半導体
基体内に、Ｐ型半導体領域を形成して後、そのＰ型半導
体領域に対する陽極化成処理をなす前に於て、３００℃
以上のような高い温度の熱処理が、Ｐ型半導体領域に対
して行われることを避けるべきである、ということも確
認するに到つた。よつて、此処に、本発明を提案するに
到つたもので、以下、本発明の実施例を述べる所から、
更に明らかとなるであろう。第３図は、半導体基体内に
、絶縁領域を、多数の半導体素子乃至半導体回路の全て
を構成するための領域が、半導体基体の他の領域から電
気的に分離されて形成されるように、形成する場合の、
本発明の実施例を示し、半導体基体内に、次に述べるよ
うにして、絶縁領域を形成した。
処理をなしても、絶縁領域が形成されないので、半導体
基体内に、Ｐ型半導体領域を形成して後、そのＰ型半導
体領域に対する陽極化成処理をなす前に於て、３００℃
以上のような高い温度の熱処理が、Ｐ型半導体領域に対
して行われることを避けるべきである、ということも確
認するに到つた。よつて、此処に、本発明を提案するに
到つたもので、以下、本発明の実施例を述べる所から、
更に明らかとなるであろう。第３図は、半導体基体内に
、絶縁領域を、多数の半導体素子乃至半導体回路の全て
を構成するための領域が、半導体基体の他の領域から電
気的に分離されて形成されるように、形成する場合の、
本発明の実施例を示し、半導体基体内に、次に述べるよ
うにして、絶縁領域を形成した。
すなわち、予め用意された、第３図Ａに示すような、Ｓ
ｉでなるＮ謂の半導体基体１に対し、その主面２側から
、第３図Ｂに示すような、１〜３０Ｍｅの加速電圧で加
速されたプロトン又はデユーテロン若しくはヘリウムイ
オンでなる軽元素荷電粒子線３を、１０１３〜１０１で
ｃｍ−２の線量で照射することによつて、半導体基体１
内に、その主面２から３〜５００μｍの深さをとつた位
置Ｄに、１〜５０μｍの厚さＷを有するＰ型半導体領域
４を形成した。
ｉでなるＮ謂の半導体基体１に対し、その主面２側から
、第３図Ｂに示すような、１〜３０Ｍｅの加速電圧で加
速されたプロトン又はデユーテロン若しくはヘリウムイ
オンでなる軽元素荷電粒子線３を、１０１３〜１０１で
ｃｍ−２の線量で照射することによつて、半導体基体１
内に、その主面２から３〜５００μｍの深さをとつた位
置Ｄに、１〜５０μｍの厚さＷを有するＰ型半導体領域
４を形成した。
次に、上述したようにして半導体領域４を形成している
半導体基体１を、弗酸などの陽極化成処理の溶液中に浸
漬して、半導体領域４に対する陽極化成処理を行い、よ
つて、第３図Ｃに示すように、半導体基体４が多孔質化
されている多孔質化領域５を形成した。
半導体基体１を、弗酸などの陽極化成処理の溶液中に浸
漬して、半導体領域４に対する陽極化成処理を行い、よ
つて、第３図Ｃに示すように、半導体基体４が多孔質化
されている多孔質化領域５を形成した。
然る後、上述したように多孔質化領域５を形成している
半導体基体１を、加熱された酸素雰囲気中に配して、多
孔質化領域５に対する酸化処理を行い、よつて、第３図
Ｄに示すように、多孔質化ノ領域５が酸化されている絶
縁領域６を形成した。
半導体基体１を、加熱された酸素雰囲気中に配して、多
孔質化領域５に対する酸化処理を行い、よつて、第３図
Ｄに示すように、多孔質化ノ領域５が酸化されている絶
縁領域６を形成した。
以上のようにして、半導体基体１の、絶縁領域６からみ
て主面２側の領域７を、絶縁領域６からみて主面２側と
は反対側の領域８から、絶縁領域６によつて電気的に分
離しているものとして、且つ多数の半導体素子乃至半導
体回路の全てを構成するための領域として形成した。又
、第４図は、半導体基体内に、絶縁領域を、多数の半導
体素子乃至半導体回路の一部を構成するための領域と、
多数の半導体素子乃至半導体回路の他の部を構成するた
めの領域とが、半導体基体の他の領域から電気的に分離
されているものとして形成されるように、形成する場合
の、本発明の実施例を示し、半導体基体内に、次に述べ
るようにして、絶縁領域を形成した。
て主面２側の領域７を、絶縁領域６からみて主面２側と
は反対側の領域８から、絶縁領域６によつて電気的に分
離しているものとして、且つ多数の半導体素子乃至半導
体回路の全てを構成するための領域として形成した。又
、第４図は、半導体基体内に、絶縁領域を、多数の半導
体素子乃至半導体回路の一部を構成するための領域と、
多数の半導体素子乃至半導体回路の他の部を構成するた
めの領域とが、半導体基体の他の領域から電気的に分離
されているものとして形成されるように、形成する場合
の、本発明の実施例を示し、半導体基体内に、次に述べ
るようにして、絶縁領域を形成した。
すなわち、予め用意された、第４Ａに示すような、第３
図Ａで上述したと同様のＳｉでなるＮ型の半導体基体１
に対し、その主面２側から、第４図Ｂに示すように、第
３図Ｂで上述した場合と同様に、軽元素荷電粒子線３を
照射することによつて、半導体基体１内に、互に分離さ
れたＰ型半導体領域４ａ及び４ｂを形成した。
図Ａで上述したと同様のＳｉでなるＮ型の半導体基体１
に対し、その主面２側から、第４図Ｂに示すように、第
３図Ｂで上述した場合と同様に、軽元素荷電粒子線３を
照射することによつて、半導体基体１内に、互に分離さ
れたＰ型半導体領域４ａ及び４ｂを形成した。
但し、この場合、軽元素荷電粒子線３の照射を、マスク
（図示せず）を用いて行つた。次に、上述したようにし
て半導体基体１内にＰ型半導体領域４ａ及び４ｂを形成
して後、第４図Ｃに示すように、第３図Ｃで上述したと
同様に、Ｐ型半導体領域４ａ及び４ｂに対する陽極化成
処理を行い、よつて、Ｐ型半導体領域４ａ及び４ｂが多
孔質化されている多孔質化領域５ａ及び５ｂを形成した
。
（図示せず）を用いて行つた。次に、上述したようにし
て半導体基体１内にＰ型半導体領域４ａ及び４ｂを形成
して後、第４図Ｃに示すように、第３図Ｃで上述したと
同様に、Ｐ型半導体領域４ａ及び４ｂに対する陽極化成
処理を行い、よつて、Ｐ型半導体領域４ａ及び４ｂが多
孔質化されている多孔質化領域５ａ及び５ｂを形成した
。
然る後、上述したようにして半導体基体１内に多孔質化
領域５ａ及び５ｂを形成して後、第４図Ｄに示すように
、第３図Ｄで上述したと同様に、多孔質化領域５ａ及ひ
５ｂに対する酸化処理を行い、よつて、多孔質化領域５
ａ及び５ｂが酸化されている絶縁領域６ａ及び６ｂを形
成した。
領域５ａ及び５ｂを形成して後、第４図Ｄに示すように
、第３図Ｄで上述したと同様に、多孔質化領域５ａ及ひ
５ｂに対する酸化処理を行い、よつて、多孔質化領域５
ａ及び５ｂが酸化されている絶縁領域６ａ及び６ｂを形
成した。
以上のようにして、半導体基体１の、絶縁領域６ａ及び
６ｂからみて主面２側の領域７ａ及び７ｂを、絶縁領域
６ａ及び６ｂからみて主面２側とは反対側の領域８ａ及
び８ｂから、絶縁領域６ａ及び６ｂによつて電気的分離
しているものとして、且つ多数の半導体素子乃至半導体
回路の一部及び他の部を構成するための領域として形成
したとともに、領域８ａ及び８ｂを、電気的に絶縁領域
６ａ及び６ｂ間の領域９を通つて、半導体基体１の主面
２上に導出させている構成を得た。更に、第５図は、半
導体基体内に、絶縁領域を、多数の半導体素子乃至半導
体回路を構成するための多数の領域が、半導体基体の他
の領域から電気的に分離されているものとして形成され
るように、形成する場合の、本発明の実施例を示し、半
導体基体内に、次に述べるようにして、絶縁領域を形成
した。すなわち、予め用意された、第５図Ａに示すよう
な、第３図Ａで上述したと同様のＳｉでなるＮ型の半導
体基体１に対し、その主面側から第５図Ｂに示すように
、第゛３図Ｂで上述した場合と同様に、軽元素荷電粒子
線３を照射し、然る後、又はその前に軽元素荷電粒子線
３の照射を、マスク（図示せず）を用い且つ軽元素荷電
粒子線３の加速電圧を変えて行い、よつて、半導体基体
１内に、深い位置におけるＰ型半導体領域４と、そのＰ
型半導体領域４から半導体基体１の主面２に達するまで
延長している、主面２側よりみて枠状のＰ型半導体領域
４ｃを形成した。
６ｂからみて主面２側の領域７ａ及び７ｂを、絶縁領域
６ａ及び６ｂからみて主面２側とは反対側の領域８ａ及
び８ｂから、絶縁領域６ａ及び６ｂによつて電気的分離
しているものとして、且つ多数の半導体素子乃至半導体
回路の一部及び他の部を構成するための領域として形成
したとともに、領域８ａ及び８ｂを、電気的に絶縁領域
６ａ及び６ｂ間の領域９を通つて、半導体基体１の主面
２上に導出させている構成を得た。更に、第５図は、半
導体基体内に、絶縁領域を、多数の半導体素子乃至半導
体回路を構成するための多数の領域が、半導体基体の他
の領域から電気的に分離されているものとして形成され
るように、形成する場合の、本発明の実施例を示し、半
導体基体内に、次に述べるようにして、絶縁領域を形成
した。すなわち、予め用意された、第５図Ａに示すよう
な、第３図Ａで上述したと同様のＳｉでなるＮ型の半導
体基体１に対し、その主面側から第５図Ｂに示すように
、第゛３図Ｂで上述した場合と同様に、軽元素荷電粒子
線３を照射し、然る後、又はその前に軽元素荷電粒子線
３の照射を、マスク（図示せず）を用い且つ軽元素荷電
粒子線３の加速電圧を変えて行い、よつて、半導体基体
１内に、深い位置におけるＰ型半導体領域４と、そのＰ
型半導体領域４から半導体基体１の主面２に達するまで
延長している、主面２側よりみて枠状のＰ型半導体領域
４ｃを形成した。
次に、上述したようにして半導体基体１内にＰ型半導体
領域４及び４ｃを形成して後、第５図Ｃに示すように、
第３図Ｃで上述したと同様に、Ｐ型半導体領域４及び４
ｃに対する陽極化成処理を行い、よつて、Ｐ型半導体領
域４及び４ｃが多孔質化されている多孔質化領域５及び
５ｃを形成した。
領域４及び４ｃを形成して後、第５図Ｃに示すように、
第３図Ｃで上述したと同様に、Ｐ型半導体領域４及び４
ｃに対する陽極化成処理を行い、よつて、Ｐ型半導体領
域４及び４ｃが多孔質化されている多孔質化領域５及び
５ｃを形成した。
然る後、上述したようにして半導体基体１内に形成され
た多孔質化領域５及び５ｃに対して、第５図Ｄに示すよ
うに、第３図Ｄで上述したと同様に、酸化処理を行い、
よつて、多孔質化領域５及び５ｃが酸化されている絶縁
領域６及び６ｅを形成した。
た多孔質化領域５及び５ｃに対して、第５図Ｄに示すよ
うに、第３図Ｄで上述したと同様に、酸化処理を行い、
よつて、多孔質化領域５及び５ｃが酸化されている絶縁
領域６及び６ｅを形成した。
以上のようにして、半導体基体１の、絶縁領域６からみ
て主面２側の絶縁領域６ｃによつて取囲まれている領域
７ｃを、絶縁領域６からみて主面２側とは反対側の領域
８から、絶縁領域６及び６ｃによつて分離されているも
のとして、且つ多数の半導体素子乃至回路の一部を構成
するための領域として形成した。
て主面２側の絶縁領域６ｃによつて取囲まれている領域
７ｃを、絶縁領域６からみて主面２側とは反対側の領域
８から、絶縁領域６及び６ｃによつて分離されているも
のとして、且つ多数の半導体素子乃至回路の一部を構成
するための領域として形成した。
以上で、本発明による半導体基体内・＼の絶縁領域の形
成法の実施例が明らかとなつた。
成法の実施例が明らかとなつた。
本発明は、上述した実施例に限定されるものではなく、
本発明の精神を脱することなしに、種々の変型、変更を
なし得ることは明らかであろう。
本発明の精神を脱することなしに、種々の変型、変更を
なし得ることは明らかであろう。
第１図は、本発明による半導体基体内・＼の絶縁領域の
形成法の説明に供する、半導体基体に対し軽元素荷電粒
子線を照射した場合の、その軽元素荷電粒子線の加速電
圧Ｅ（Ｍｅ）に対する半導体基体内に形成されるＰ型半
導体領域の深さ位置Ｄ（μｍ）の関係を示す図である。 第２図は、本発明による半導体基体内・＼の絶縁領域の
形成法の説明に供する、半導体基体に対し軽元素荷電粒
子線を照射した場合の、軽元素荷電粒子線の照射線量φ
（Ｃｍ−２）に対する半導体基体内にに形成されるＰ型
半導体領域の抵抗率ρ（Ω．Ｃｍ）の関係を示す図であ
る。第３図Ａ−Ｄ、第４図Ａ−Ｄ、及び第５図Ａ−Ｄは
、それぞれ本発明による半導体基体内・＼の絶縁領域の
形成法の実施例を示す、順次の工程における路線的断面
図である。１・・・・・・半導体基体、２・・・・・・
主面、３・・・・・・軽元素荷電粒子線、４，４ａ，４
ｂ，４ｃ・・・・・・Ｐ型半導体領域、５，５ａ，５ｂ
，５ｃ・・・・・・多孔質化領域、６，６ａ，６ｂ，６
ｅ・・・・・・絶縁領域、７，７ａ，７ｂ，７ｃ・・・
・・・半導体素子乃至半導体回路を構成するための領域
、８，８ａ，８ｂ，８ｃ・・・・・・半導体素子乃至半
導体回路を構成する領域以外の他の領域。
形成法の説明に供する、半導体基体に対し軽元素荷電粒
子線を照射した場合の、その軽元素荷電粒子線の加速電
圧Ｅ（Ｍｅ）に対する半導体基体内に形成されるＰ型半
導体領域の深さ位置Ｄ（μｍ）の関係を示す図である。 第２図は、本発明による半導体基体内・＼の絶縁領域の
形成法の説明に供する、半導体基体に対し軽元素荷電粒
子線を照射した場合の、軽元素荷電粒子線の照射線量φ
（Ｃｍ−２）に対する半導体基体内にに形成されるＰ型
半導体領域の抵抗率ρ（Ω．Ｃｍ）の関係を示す図であ
る。第３図Ａ−Ｄ、第４図Ａ−Ｄ、及び第５図Ａ−Ｄは
、それぞれ本発明による半導体基体内・＼の絶縁領域の
形成法の実施例を示す、順次の工程における路線的断面
図である。１・・・・・・半導体基体、２・・・・・・
主面、３・・・・・・軽元素荷電粒子線、４，４ａ，４
ｂ，４ｃ・・・・・・Ｐ型半導体領域、５，５ａ，５ｂ
，５ｃ・・・・・・多孔質化領域、６，６ａ，６ｂ，６
ｅ・・・・・・絶縁領域、７，７ａ，７ｂ，７ｃ・・・
・・・半導体素子乃至半導体回路を構成するための領域
、８，８ａ，８ｂ，８ｃ・・・・・・半導体素子乃至半
導体回路を構成する領域以外の他の領域。
Claims (1)
- １ Ｎ型の半導体基体に対するプロトン又はデユーテロ
ン若しくはヘリウムイオンでなる軽元素荷電粒子線の照
射処理によつて、当該半導体基体内にＰ型半導体領域を
形成する工程と、上記Ｐ型半導体領域に対する陽極化成
処理によつて、当該Ｐ型半導体領域が多孔質化されてい
る多孔質化領域を形成する工程と、上記多孔質化領域に
対する酸化処理によつて、当該多孔質化領域が酸化され
ている絶縁領域を形成する工程とを含むことを特徴とす
る半導体基体内への絶縁領域の形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1217380A JPS592185B2 (ja) | 1980-02-04 | 1980-02-04 | 半導体基体内への絶縁領域の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1217380A JPS592185B2 (ja) | 1980-02-04 | 1980-02-04 | 半導体基体内への絶縁領域の形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56110247A JPS56110247A (en) | 1981-09-01 |
| JPS592185B2 true JPS592185B2 (ja) | 1984-01-17 |
Family
ID=11798033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1217380A Expired JPS592185B2 (ja) | 1980-02-04 | 1980-02-04 | 半導体基体内への絶縁領域の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592185B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0650738B2 (ja) * | 1990-01-11 | 1994-06-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3176072B2 (ja) * | 1991-01-16 | 2001-06-11 | キヤノン株式会社 | 半導体基板の形成方法 |
| US5372952A (en) * | 1992-04-03 | 1994-12-13 | National Semiconductor Corporation | Method for forming isolated semiconductor structures |
| US5331180A (en) * | 1992-04-30 | 1994-07-19 | Fujitsu Limited | Porous semiconductor light emitting device |
| DE19815928C2 (de) | 1998-04-09 | 2000-05-11 | Daimler Chrysler Ag | Halbleiterzünder mit verbesserter konstruktiver Festigkeit |
| FR2784796B1 (fr) * | 1998-10-15 | 2001-11-23 | Commissariat Energie Atomique | Procede de realisation d'une couche de materiau enterree dans un autre materiau |
| US7125458B2 (en) * | 2003-09-12 | 2006-10-24 | International Business Machines Corporation | Formation of a silicon germanium-on-insulator structure by oxidation of a buried porous silicon layer |
| US7566482B2 (en) | 2003-09-30 | 2009-07-28 | International Business Machines Corporation | SOI by oxidation of porous silicon |
| FR2942073B1 (fr) | 2009-02-10 | 2011-04-29 | Soitec Silicon On Insulator | Procede de realisation d'une couche de cavites |
-
1980
- 1980-02-04 JP JP1217380A patent/JPS592185B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56110247A (en) | 1981-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60231338A (ja) | 半導体構造体の製造方法 | |
| JPH0520914B2 (ja) | ||
| JPS592185B2 (ja) | 半導体基体内への絶縁領域の形成法 | |
| US4643804A (en) | Forming thick dielectric at the bottoms of trenches utilized in integrated-circuit devices | |
| JPS59149055A (ja) | バイポ−ラプレ−ナトランジスタの製造方法 | |
| US3556966A (en) | Plasma anodizing aluminium coatings on a semiconductor | |
| JPS609185A (ja) | 半導体レ−ザ集積回路装置 | |
| JP3707811B2 (ja) | 量子効果装置及びその製造方法 | |
| JPH10313131A (ja) | アバランシェフォトダイオード | |
| JPH0658894B2 (ja) | 高抵抗及び低抵抗領域を有するＩｎＰを含む半導体デバイスの製作 | |
| JP3106569B2 (ja) | 発光素子 | |
| JPS6094737A (ja) | 半導体装置の製法 | |
| JPH0370156A (ja) | 半導体装置の製造方法 | |
| US5121194A (en) | Substrate output for a semiconductor device and a method of fabricating the same | |
| JPS63314866A (ja) | バイボ−ラ・トランジスタ | |
| JPS5816569A (ja) | 縦形ｍｏｓｆｅｔ | |
| KR930011163A (ko) | 반도체 소자 분리 방법 | |
| JPS5951745B2 (ja) | 半導体装置の製造方法 | |
| JPH0563075A (ja) | 多孔質半導体層の製造方法 | |
| JPH0527273B2 (ja) | ||
| JPH0114701B2 (ja) | ||
| JP2570770B2 (ja) | バイポーラ・トランジスタ | |
| JPS6259907B2 (ja) | ||
| TW495846B (en) | Electrically inactive passivating layer for semiconductor devices | |
| JPS6412089B2 (ja) |