JPH0658894B2 - 高抵抗及び低抵抗領域を有するＩｎＰを含む半導体デバイスの製作 - Google Patents
高抵抗及び低抵抗領域を有するＩｎＰを含む半導体デバイスの製作Info
- Publication number
- JPH0658894B2 JPH0658894B2 JP59503882A JP50388284A JPH0658894B2 JP H0658894 B2 JPH0658894 B2 JP H0658894B2 JP 59503882 A JP59503882 A JP 59503882A JP 50388284 A JP50388284 A JP 50388284A JP H0658894 B2 JPH0658894 B2 JP H0658894B2
- Authority
- JP
- Japan
- Prior art keywords
- inp
- type
- devices
- layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title description 16
- 238000000034 method Methods 0.000 claims description 18
- 229910052734 helium Inorganic materials 0.000 claims description 17
- 239000001307 helium Substances 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 16
- -1 helium ions Chemical class 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000010849 ion bombardment Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/084—Ion implantation of compound devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 本発明の背景 本発明は高抵抗及び低抵抗率領域を有するInP半導体構
造の製作、特にそのような構造を用いて、埋込み相互接
続が実現される集積回路の製作技術に係る。
造の製作、特にそのような構造を用いて、埋込み相互接
続が実現される集積回路の製作技術に係る。
集積回路は典型的な場合、単一の半導体ウエハ中に形成
された多数のデバイス（たとえば、部品又は回路）を含
む。デバイスはたとえばｐ−ｎ接合分離、エツチ−構分
離又は酸化物チヤネル分離のような各種の技術により、
相互に電気的に分離してもよい。選択されたデバイスへ
の番地指定又はそれらの相互接続のため、ウエハ表面上
の金属パターンが用いられる。しかし、一般的に言う
と、デバイスの相互接続又はデバイスの番地指定には、
これらの機能を実現するための埋込み半導体チヤネルは
含まれない。そのような埋込みチヤネルを用いること
は、そのようなデバイスの設計に大きな柔軟性を加え
る。
された多数のデバイス（たとえば、部品又は回路）を含
む。デバイスはたとえばｐ−ｎ接合分離、エツチ−構分
離又は酸化物チヤネル分離のような各種の技術により、
相互に電気的に分離してもよい。選択されたデバイスへ
の番地指定又はそれらの相互接続のため、ウエハ表面上
の金属パターンが用いられる。しかし、一般的に言う
と、デバイスの相互接続又はデバイスの番地指定には、
これらの機能を実現するための埋込み半導体チヤネルは
含まれない。そのような埋込みチヤネルを用いること
は、そのようなデバイスの設計に大きな柔軟性を加え
る。
本発明の要約 本発明に従うと、重陽子又はヘリウムイオン照射をする
InPを含む材料の異なる抵抗率特性を有利に利用する。
より具体的に言うと、広いドーズ範囲で、ヘリウム照射
ｐ形材料のピーク抵抗率は、ｎ形材料のそれより、ほぼ
６桁大きく、重陽子照射ｐ形材料のピーク抵抗率は、ｎ
形材料のそれより、約９桁大きい。これらの特性によ
り、集積回路中に交互にｎ形及びｐ形層を作り、選択さ
れたｐ形層を高抵抗にし、一方ｎ形層を高導電性のまま
保つか、かなり低抵抗にするような異なる照射ドーズ及
びエネルギーを用いることによつて、埋込み半導体相互
接続及び埋込み半導体バスバーが実現される。照射され
たｐ形層はデバイスを相互に電気的に分離するため、あ
るいは埋込み相互接続又はバスバーとして用いられるｎ
形層の境界を規定するために使用できる。
InPを含む材料の異なる抵抗率特性を有利に利用する。
より具体的に言うと、広いドーズ範囲で、ヘリウム照射
ｐ形材料のピーク抵抗率は、ｎ形材料のそれより、ほぼ
６桁大きく、重陽子照射ｐ形材料のピーク抵抗率は、ｎ
形材料のそれより、約９桁大きい。これらの特性によ
り、集積回路中に交互にｎ形及びｐ形層を作り、選択さ
れたｐ形層を高抵抗にし、一方ｎ形層を高導電性のまま
保つか、かなり低抵抗にするような異なる照射ドーズ及
びエネルギーを用いることによつて、埋込み半導体相互
接続及び埋込み半導体バスバーが実現される。照射され
たｐ形層はデバイスを相互に電気的に分離するため、あ
るいは埋込み相互接続又はバスバーとして用いられるｎ
形層の境界を規定するために使用できる。
図面の簡単な説明 第１図はｎ形及びｐ形InPの場合、抵抗率対ヘリウムイ
オンドーズのグラフを示し、曲線Ｉはキヤリヤ濃度８．
７×１０17／cm3にドープされ、3Heイオンを照射したｐ
−InPの場合、曲線IIはキヤリヤ濃度６．３×１０18／c
m3にドープされ、3Heイオンを照射した場合のｐ−InPの
場合、曲線IIIは６．３×１０18／cm3にドープされ、4H
eイオンを照射した場合のｐ−InP、曲線IVは１．８×１
０18／cm3のキヤリヤ濃度にドープされ、4Heイオンを照
射した場合のｎ−InP、曲線Ｖは１．８×１０18／cm3の
キヤリヤ濃度にドープされ、3Heイオンを照射したｎ−I
nPの場合を示す図、 第２図はｎ形（〜５−９×１０18／cm3）及びｐ形（〜
１×１０18／cm3）InPの場合の、抵抗率対重陽子のグラ
フを示す図、 第３図はヘリウム又は重陽子照射多層構造でいかに選択
されたｐ形層が高抵抗になるかを、概略的に示す図、 第４図は本発明の一実施例に従い、埋込み相互接続とし
て、ｎ−InP層を用いた集積回路の概略図、 第５図は本発明の別の実施例に従い、埋込みバスバーと
して、ｎ−InP層を用いた集積回路の概略図である。
オンドーズのグラフを示し、曲線Ｉはキヤリヤ濃度８．
７×１０17／cm3にドープされ、3Heイオンを照射したｐ
−InPの場合、曲線IIはキヤリヤ濃度６．３×１０18／c
m3にドープされ、3Heイオンを照射した場合のｐ−InPの
場合、曲線IIIは６．３×１０18／cm3にドープされ、4H
eイオンを照射した場合のｐ−InP、曲線IVは１．８×１
０18／cm3のキヤリヤ濃度にドープされ、4Heイオンを照
射した場合のｎ−InP、曲線Ｖは１．８×１０18／cm3の
キヤリヤ濃度にドープされ、3Heイオンを照射したｎ−I
nPの場合を示す図、 第２図はｎ形（〜５−９×１０18／cm3）及びｐ形（〜
１×１０18／cm3）InPの場合の、抵抗率対重陽子のグラ
フを示す図、 第３図はヘリウム又は重陽子照射多層構造でいかに選択
されたｐ形層が高抵抗になるかを、概略的に示す図、 第４図は本発明の一実施例に従い、埋込み相互接続とし
て、ｎ−InP層を用いた集積回路の概略図、 第５図は本発明の別の実施例に従い、埋込みバスバーと
して、ｎ−InP層を用いた集積回路の概略図である。
詳細な記述 第１図を参照すると、ｎ形InP及びｐ形Inpの場合の平均
抵抗率対ヘリウムイオン照射ドーズのグラフが示されて
いる。５本の曲線を描くのに用いられたイオンは、２０
０、２５０又は２７５keVのエネルギーにおける4He（曲
線III及びIV）又は3He（曲線Ｉ、II及びＶ）の１価イオ
ン化物質であつた。本発明に従い有利に用いられるヘリ
ウム照射InPの基本特性は、ｎ形InPの場合の曲線IV及び
Ｖの低抵抗グループに対するｐ形InPの場合の曲線Ｉ、I
I及びIIIの高抵抗グループから、明らかである。より具
体的には、ヘリウム等のイオン照射前において、ｐ形Ｉ
ｎＰの抵抗率は、キャリヤ濃度８．７×１０17〜６．３
×１０18ｃｍ-3で２×１０-2〜１×１０-1Ωｃｍであ
る。ｎ形ＩｎＰの抵抗率は、キャリヤ濃度１．８×１０
18〜９．０×１０18ｃｍ-3で３×１０-4〜２×１０-3Ω
ｃｍである。イオン照射により、抵抗率は以下のように
増加する。即ち、ｐ形InPの抵抗率は１×１０14／cm2の
ドーズにおいて約１０８−１０９Ω−cmで、一方ｎ形In
Pの場合のピーク抵抗率は１０３Ω−cmで、約６桁低
い。加えて、抵抗率比は異なるドーズを選択することに
より、更に大きくすることもできる。たとえば、１×１
０12／cm2の3Heドーズにおいて、ｎ形InPは１０２Ω−c
m（曲線Ｖ）の低抵抗であるが、ｐ形InPは１０９Ω−cm
（曲線Ｉ）のピーク抵抗率に達する。従つて、抵抗率比
は１０７である。同様のことは、比較になる4He照射
（曲線III及びIV）の場合には、１×１０15／cm2のドー
ズに適用できる。更に、同様の現象は、InPに重陽子を
照射する時起る。第２図の曲線VIで示されるように、ｐ
形InPは広いドーズ範囲（１０13−１０16／cm2）で、高
抵抗（１０６−１０９Ω−cm）になる。エム・ダヴリユ
・フオヒト（Ｍ.Ｗ.Focht）ら、（アプライド・フイジ
ツクス・レターズ（Applied Physics Letters）、第４
２巻、第１１号、９７０頁（１９８３年６月１日）を参
照のこと。それに対し、ｎ形InPは抵抗率の増加を示さ
ない。すなわち、それは高導電性のままで、従つて曲線
VIIの下の領域は、ｎ形InPと名づけた。
抵抗率対ヘリウムイオン照射ドーズのグラフが示されて
いる。５本の曲線を描くのに用いられたイオンは、２０
０、２５０又は２７５keVのエネルギーにおける4He（曲
線III及びIV）又は3He（曲線Ｉ、II及びＶ）の１価イオ
ン化物質であつた。本発明に従い有利に用いられるヘリ
ウム照射InPの基本特性は、ｎ形InPの場合の曲線IV及び
Ｖの低抵抗グループに対するｐ形InPの場合の曲線Ｉ、I
I及びIIIの高抵抗グループから、明らかである。より具
体的には、ヘリウム等のイオン照射前において、ｐ形Ｉ
ｎＰの抵抗率は、キャリヤ濃度８．７×１０17〜６．３
×１０18ｃｍ-3で２×１０-2〜１×１０-1Ωｃｍであ
る。ｎ形ＩｎＰの抵抗率は、キャリヤ濃度１．８×１０
18〜９．０×１０18ｃｍ-3で３×１０-4〜２×１０-3Ω
ｃｍである。イオン照射により、抵抗率は以下のように
増加する。即ち、ｐ形InPの抵抗率は１×１０14／cm2の
ドーズにおいて約１０８−１０９Ω−cmで、一方ｎ形In
Pの場合のピーク抵抗率は１０３Ω−cmで、約６桁低
い。加えて、抵抗率比は異なるドーズを選択することに
より、更に大きくすることもできる。たとえば、１×１
０12／cm2の3Heドーズにおいて、ｎ形InPは１０２Ω−c
m（曲線Ｖ）の低抵抗であるが、ｐ形InPは１０９Ω−cm
（曲線Ｉ）のピーク抵抗率に達する。従つて、抵抗率比
は１０７である。同様のことは、比較になる4He照射
（曲線III及びIV）の場合には、１×１０15／cm2のドー
ズに適用できる。更に、同様の現象は、InPに重陽子を
照射する時起る。第２図の曲線VIで示されるように、ｐ
形InPは広いドーズ範囲（１０13−１０16／cm2）で、高
抵抗（１０６−１０９Ω−cm）になる。エム・ダヴリユ
・フオヒト（Ｍ.Ｗ.Focht）ら、（アプライド・フイジ
ツクス・レターズ（Applied Physics Letters）、第４
２巻、第１１号、９７０頁（１９８３年６月１日）を参
照のこと。それに対し、ｎ形InPは抵抗率の増加を示さ
ない。すなわち、それは高導電性のままで、従つて曲線
VIIの下の領域は、ｎ形InPと名づけた。
以上のように、ｎ形及びｐ形層の両方を含む多層構造中
で、ヘリウムイオン又は重陽子の広いドーズ範囲で、選
択されたｐ形InPを高抵抗に出来、一方ｎ形InP層は高導
電性（重陽子の場合）又は６ないし７桁も抵抗が下る
（ヘリウムの場合）。典型的な場合、１５０−３００Ke
VのヘリウムイオンではInP中に約０．９−１．７μｍの
深さに浸透するイオンエネルギーを、適切に選択するこ
とにより、更に選択性が得られる。それに対し、重陽子
は１００KeV毎に、約０．９μｍ浸透する。すなわち、
たとえば３００KeVのヘリウムイオンエネルギーでは、
半導体中にヘリウムイオンのほぼガウス分布が生じ、分
布のピークは照射材料中約１．７μｍの深さになる。同
様に、１５０KeVにおけるヘリウム照射では、約０．９
μｍの深さに対応するピークが生じる。従つて、異なる
エネルギーにおける多数回照射を、抵抗率のより均一な
分布を得るために、順次行うことができる。
で、ヘリウムイオン又は重陽子の広いドーズ範囲で、選
択されたｐ形InPを高抵抗に出来、一方ｎ形InP層は高導
電性（重陽子の場合）又は６ないし７桁も抵抗が下る
（ヘリウムの場合）。典型的な場合、１５０−３００Ke
VのヘリウムイオンではInP中に約０．９−１．７μｍの
深さに浸透するイオンエネルギーを、適切に選択するこ
とにより、更に選択性が得られる。それに対し、重陽子
は１００KeV毎に、約０．９μｍ浸透する。すなわち、
たとえば３００KeVのヘリウムイオンエネルギーでは、
半導体中にヘリウムイオンのほぼガウス分布が生じ、分
布のピークは照射材料中約１．７μｍの深さになる。同
様に、１５０KeVにおけるヘリウム照射では、約０．９
μｍの深さに対応するピークが生じる。従つて、異なる
エネルギーにおける多数回照射を、抵抗率のより均一な
分布を得るために、順次行うことができる。
第１図及び第２図に示された一般的な分布は、各種のｎ
形ドーパント（たとえばSn、Ｓ）、ｐ形ドーパント（た
とえばZn、Cd）及びドーパント濃度範囲とともに、InP
を含む他のIII−Ｖ族化合物（たとえばInGaAsP）にも適
用できると信じられる。しかし、後者の例において、よ
り高い濃度では、同じ抵抗率水準を得るために、より高
いイオンドーズを必要とする。
形ドーパント（たとえばSn、Ｓ）、ｐ形ドーパント（た
とえばZn、Cd）及びドーパント濃度範囲とともに、InP
を含む他のIII−Ｖ族化合物（たとえばInGaAsP）にも適
用できると信じられる。しかし、後者の例において、よ
り高い濃度では、同じ抵抗率水準を得るために、より高
いイオンドーズを必要とする。
従つて、本発明に従うと、ｎ形及びｐ形InPの交互の層
１１を含む第３図に示された型の構造に、ｎ型InP層は
高導電性（重陽子の場合）のまま、あるいは低抵抗（ヘ
リウムの場合）になるが、ｐ形InP層は高抵抗になるよ
うなエネルギー及びドーズで、ヘリウムイオン又は重陽
子を照射する。更に、パターン形成されたマスク１３
を、ｐ−ｎ接合１７を含み、低抵抗ｎ形層に集積的に結
合されたデバイスチヤネル１５を形成するために用いて
もよい。このようにして、集積回路の別々のデバイスを
接続する埋込み半導体相互接続又は埋込み半導体バスバ
ーとして、ｎ形InPを用いることができる。
１１を含む第３図に示された型の構造に、ｎ型InP層は
高導電性（重陽子の場合）のまま、あるいは低抵抗（ヘ
リウムの場合）になるが、ｐ形InP層は高抵抗になるよ
うなエネルギー及びドーズで、ヘリウムイオン又は重陽
子を照射する。更に、パターン形成されたマスク１３
を、ｐ−ｎ接合１７を含み、低抵抗ｎ形層に集積的に結
合されたデバイスチヤネル１５を形成するために用いて
もよい。このようにして、集積回路の別々のデバイスを
接続する埋込み半導体相互接続又は埋込み半導体バスバ
ーとして、ｎ形InPを用いることができる。
埋込み半導体相互接続を用いる本発明の一実施例が、第
４図に概略的に示されている。この集積回路は、上に高
抵抗ｐ−InP層１２が形成される基板１０を含む。当業
者には周知の適当な任意の技術により、一組のデバイス
Ｄ１、Ｄ２及びＤ３が、層１２上に形成される。デバイ
スは相互に同一でもよく（たとえば、トランジスタメモ
リセル）又はそれらは相互に異つてもよい（たとえば、
光集積回路中のレーザ及びＦＥＴドライバ）。デバイス
Ｄ１及びＤ３は高抵抗率ｐ−InP層１９により、相互に
電気的に分離され、一方Ｄ１及びＤ２は低抵抗ｎ−InP
層１４を通して、相互に電気的に接続される。高抵抗ｐ
−InP層１６が層１４の最上部に形成され、構造全体の
最上部表面が平坦になるような厚さに成長させるのが好
ましい。従つて、デバイスＤ１、Ｄ２及びＤ３は、層１
２、１４、１６及び１９により形成される半導体基体中
に、部分的に埋込まれる。もちろん、これらのデバイス
は、具体的な用途によつて、完全に埋込むこともでき
る。ｐ−InP層１２及び１６の高抵抗率は、低抵抗層１
４により構成される導電路を除いて、デバイスＤ１及び
Ｄ２を電気的に分離する働きをする。電気信号は層１４
を通してデバイスＤ１及びＤ２間で伝えられ、従つて層
１４は埋込み相互接続として働く。デバイスＤ１及びＤ
２の最上部上の各電極１８及び２０は、外界への相互接
続を可能にする。
４図に概略的に示されている。この集積回路は、上に高
抵抗ｐ−InP層１２が形成される基板１０を含む。当業
者には周知の適当な任意の技術により、一組のデバイス
Ｄ１、Ｄ２及びＤ３が、層１２上に形成される。デバイ
スは相互に同一でもよく（たとえば、トランジスタメモ
リセル）又はそれらは相互に異つてもよい（たとえば、
光集積回路中のレーザ及びＦＥＴドライバ）。デバイス
Ｄ１及びＤ３は高抵抗率ｐ−InP層１９により、相互に
電気的に分離され、一方Ｄ１及びＤ２は低抵抗ｎ−InP
層１４を通して、相互に電気的に接続される。高抵抗ｐ
−InP層１６が層１４の最上部に形成され、構造全体の
最上部表面が平坦になるような厚さに成長させるのが好
ましい。従つて、デバイスＤ１、Ｄ２及びＤ３は、層１
２、１４、１６及び１９により形成される半導体基体中
に、部分的に埋込まれる。もちろん、これらのデバイス
は、具体的な用途によつて、完全に埋込むこともでき
る。ｐ−InP層１２及び１６の高抵抗率は、低抵抗層１
４により構成される導電路を除いて、デバイスＤ１及び
Ｄ２を電気的に分離する働きをする。電気信号は層１４
を通してデバイスＤ１及びＤ２間で伝えられ、従つて層
１４は埋込み相互接続として働く。デバイスＤ１及びＤ
２の最上部上の各電極１８及び２０は、外界への相互接
続を可能にする。
Ｄ１及びＤ２を有する第４図の構造の部分は、以下の一
連のプロセス工程の例に従い、製作することができる。
（ＬＰＥ、ＭＢＥ又はＣＶＤのような）周知のエピタキ
シヤル成長技術を用いて、それぞれｐ−InP、ｎ−InP及
びｐ−InPの三つのエピタキシヤル層１２、１４及び１
６を、単結晶基板１０上に成長させる。あるいは、これ
らの層は局部的なイオン注入及び拡散の一方又は両方に
より形成してもよい。三層に約１０12−１０15／cm2の
範囲におけるドーズで、１回又は複数回のヘリウムイオ
ン又は重陽子照射を行い、それによりｐ−InP層１２及
び１６は高抵抗（たとえば１０８−１０９Ω−cm）にな
るが、ｎ−InP層１４は高導電性又は低抵抗のままであ
る。層１２、１４及び１６の厚さに依存して、異なる深
さにおける層１２及び１６の両方を、高抵抗にするため
に、異なるエネルギーの多数回イオン注入を用いること
が望ましいことがある。更に、デバイスが厚すぎ、注入
機で得られる最高エネルギーにおけるイオンでも、層１
２に達しない場合には、層１４及び１６の成長前に、層
１２の照射をすることができる。しかし、このプロセス
は好ましくはない。なぜならば、それはプロセス工程を
複雑にし、また層１２の照射表面上にエピタキシヤル成
長させることは困難なことがあるからである。三つの層
が層１２及び１６が高抵抗になるようにイオン照射され
ると、デバイスＤ１及びＤ２が形成される。これらのデ
バイスを製作するには、層１４及び１６を貫くチヤネル
のエツチングと、それに続くデバイスのそれぞれを構成
する層（図示されていない）のエピタキシヤル成長とい
つた標準的なプロセス技術を用いてもよい。たとえば、
そのようなチヤネル中に成長させる層は、具体的なデバ
イス設計に依存して、適当なｐ−ｎ接合を形成する。あ
るいは、デバイスＤ１及びＤ２は、ヘリウムイオン又は
重陽子照射からデバイス領域を適当にマスクし、それに
続いてその中にドーパントを拡散又は注入することによ
り、層１４及び１６中に形成してもよい。もちろん、こ
れらの技術の組合せも用いることができる。デバイスＤ
１及びＤ２のそれぞれは長方形の領域を占めるように概
略的に示されているが、精密な形状は用いるプロセス技
術及びデバイス設計の両方に依存する。従つて、たとえ
ばデバイスは当業者には周知のように、III−Ｖ族化合
物半導体中にエツチできるＶ溝中に形成してもよい。同
様の方式で、デバイスＤ１及びＤ３を有する構造の一部
を製作してもよい。
連のプロセス工程の例に従い、製作することができる。
（ＬＰＥ、ＭＢＥ又はＣＶＤのような）周知のエピタキ
シヤル成長技術を用いて、それぞれｐ−InP、ｎ−InP及
びｐ−InPの三つのエピタキシヤル層１２、１４及び１
６を、単結晶基板１０上に成長させる。あるいは、これ
らの層は局部的なイオン注入及び拡散の一方又は両方に
より形成してもよい。三層に約１０12−１０15／cm2の
範囲におけるドーズで、１回又は複数回のヘリウムイオ
ン又は重陽子照射を行い、それによりｐ−InP層１２及
び１６は高抵抗（たとえば１０８−１０９Ω−cm）にな
るが、ｎ−InP層１４は高導電性又は低抵抗のままであ
る。層１２、１４及び１６の厚さに依存して、異なる深
さにおける層１２及び１６の両方を、高抵抗にするため
に、異なるエネルギーの多数回イオン注入を用いること
が望ましいことがある。更に、デバイスが厚すぎ、注入
機で得られる最高エネルギーにおけるイオンでも、層１
２に達しない場合には、層１４及び１６の成長前に、層
１２の照射をすることができる。しかし、このプロセス
は好ましくはない。なぜならば、それはプロセス工程を
複雑にし、また層１２の照射表面上にエピタキシヤル成
長させることは困難なことがあるからである。三つの層
が層１２及び１６が高抵抗になるようにイオン照射され
ると、デバイスＤ１及びＤ２が形成される。これらのデ
バイスを製作するには、層１４及び１６を貫くチヤネル
のエツチングと、それに続くデバイスのそれぞれを構成
する層（図示されていない）のエピタキシヤル成長とい
つた標準的なプロセス技術を用いてもよい。たとえば、
そのようなチヤネル中に成長させる層は、具体的なデバ
イス設計に依存して、適当なｐ−ｎ接合を形成する。あ
るいは、デバイスＤ１及びＤ２は、ヘリウムイオン又は
重陽子照射からデバイス領域を適当にマスクし、それに
続いてその中にドーパントを拡散又は注入することによ
り、層１４及び１６中に形成してもよい。もちろん、こ
れらの技術の組合せも用いることができる。デバイスＤ
１及びＤ２のそれぞれは長方形の領域を占めるように概
略的に示されているが、精密な形状は用いるプロセス技
術及びデバイス設計の両方に依存する。従つて、たとえ
ばデバイスは当業者には周知のように、III−Ｖ族化合
物半導体中にエツチできるＶ溝中に形成してもよい。同
様の方式で、デバイスＤ１及びＤ３を有する構造の一部
を製作してもよい。
本発明の別の実施例が第５図に描かれており、それはア
レイ中のデバイス（たとえば半導体メモリ）の相互接続
に、埋込み半導体バスバーがいかに用いられるかを示
す。高導電性ｎ−InP層３２を、単結晶基板３４上（た
とえば、半絶縁性FeドープInP基板上）にエピタキシヤ
ル成長させる。一対のデバイスＤ１及びＤ２が層３２上
に形成され、高抵抗ヘリウムイオン又は重陽子照射ｐ−
InP層３６により、相互に分離される。デバイスＤ１及
びＤ２は層３２及び３６により形成される半導体基体中
に、少くとも部分的に埋込まれ、デバイス及び層３６の
厚さは、プレーナ構造を生成するのに適したものであ
る。半導体メモリ中におけるように、デバイスＤ１はバ
スバーとして働く層３２上に電極３８と、デバイスＤ１
の最上部上の電極４０間に適当な電気信号を印加するこ
とにより、選択的に動作させられる。同様の方式によ
り、デバイスＤ２は電極３８及び電極４２間に信号を印
加することにより、選択的に動作させられる。
レイ中のデバイス（たとえば半導体メモリ）の相互接続
に、埋込み半導体バスバーがいかに用いられるかを示
す。高導電性ｎ−InP層３２を、単結晶基板３４上（た
とえば、半絶縁性FeドープInP基板上）にエピタキシヤ
ル成長させる。一対のデバイスＤ１及びＤ２が層３２上
に形成され、高抵抗ヘリウムイオン又は重陽子照射ｐ−
InP層３６により、相互に分離される。デバイスＤ１及
びＤ２は層３２及び３６により形成される半導体基体中
に、少くとも部分的に埋込まれ、デバイス及び層３６の
厚さは、プレーナ構造を生成するのに適したものであ
る。半導体メモリ中におけるように、デバイスＤ１はバ
スバーとして働く層３２上に電極３８と、デバイスＤ１
の最上部上の電極４０間に適当な電気信号を印加するこ
とにより、選択的に動作させられる。同様の方式によ
り、デバイスＤ２は電極３８及び電極４２間に信号を印
加することにより、選択的に動作させられる。
第５図の構造は、以下のプロセス工程に従い製作しても
よい。層３２及び３６をInPの半絶縁性単結晶基板３４
上に、エピタキシヤル成長させる。ｐ−InP層３６に１
０12−１０15／cm2の範囲のドーズで１回ないし複数回
のイオン注入を行い、それにより層３６を高抵抗（たと
えば１０８−１０９Ω−cm）にする。照射のエネルギー
は、層３６の厚さ全体が高抵抗率となるよう、選択され
る。層３２は一般的にイオン照射しないが、高抵抗率を
生じる最大深さを、精密に制御することは困難である。
すなわち、イオンにより生じる損傷の分布がガウス状で
あるため、層３６に隣接したｎ−InP層３２の表面部分
は、ある程度のイオン照射を受ける。しかし、広い範囲
のドーズでｐ形InP層３６のみが、高抵抗となる。イオ
ン照射工程が完了した後、デバイスＤ１及びＤ２が、第
３図に関連して述べた技術の任意のものにより、形成さ
れる。
よい。層３２及び３６をInPの半絶縁性単結晶基板３４
上に、エピタキシヤル成長させる。ｐ−InP層３６に１
０12−１０15／cm2の範囲のドーズで１回ないし複数回
のイオン注入を行い、それにより層３６を高抵抗（たと
えば１０８−１０９Ω−cm）にする。照射のエネルギー
は、層３６の厚さ全体が高抵抗率となるよう、選択され
る。層３２は一般的にイオン照射しないが、高抵抗率を
生じる最大深さを、精密に制御することは困難である。
すなわち、イオンにより生じる損傷の分布がガウス状で
あるため、層３６に隣接したｎ−InP層３２の表面部分
は、ある程度のイオン照射を受ける。しかし、広い範囲
のドーズでｐ形InP層３６のみが、高抵抗となる。イオ
ン照射工程が完了した後、デバイスＤ１及びＤ２が、第
３図に関連して述べた技術の任意のものにより、形成さ
れる。
他の構成も考えられる。特に、第４及び第５図の構造
は、デバイスＤ１及びＤ２が第３図の層１４及び１６の
イオン照射前、あるいは第４図の層３２及び３６のイオ
ン照射前に形成されるように、異なるプロセス工程を含
んでもよい。そのような場合、イオン照射がデバイスの
特性又は動作に悪影響を及ぼすならば、デバイスＤ１及
びＤ２の最上表面を適当にマスクすることが望ましいこ
ともある。
は、デバイスＤ１及びＤ２が第３図の層１４及び１６の
イオン照射前、あるいは第４図の層３２及び３６のイオ
ン照射前に形成されるように、異なるプロセス工程を含
んでもよい。そのような場合、イオン照射がデバイスの
特性又は動作に悪影響を及ぼすならば、デバイスＤ１及
びＤ２の最上表面を適当にマスクすることが望ましいこ
ともある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フオツチ，マーリン ウイルバート アメリカ合衆国 08886 ニユージヤーシ イ，スチユワーツヴイル，ボツクス 561‐ユー，アール．デー．１ (72)発明者 マツクランダー，アルバート テイーメン アメリカ合衆国 07901 ニユージヤーシ イ，サミツト，グリーンフイールド アヴ エニユー 10 (72)発明者 シユワルツ，バートラム アメリカ合衆国 07090 ニユージヤーシ イ，ウエストフイールド，オレンダ サー クル 321 (56)参考文献 Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅ ｔｔｅｒｓ，Ｖｏｌ．42，Ｎｏ．11, （1983−６），Ｐ．970〜972
Claims (4)
- 【請求項１】ＩｎＰを含むｎ形及びｐ形領域からなる複
合領域構造を形成することを含むデバイスの製作方法に
おいて、 前記ｎ形領域の少くとも一つ及び前記ｐ形領域の一つを
同時に、少くとも一つの前記ｐ形領域のみが高抵抗とな
るようなドーズ量及びエネルギーでイオン照射し、前記
イオンはヘリウムイオン及び重陽子から成るグループか
ら選択されることを特徴とする方法。 - 【請求項２】請求の範囲第１項に記載された方法におい
て、 前記照射は約１０12−１０15／cm2の範囲のドーズで行
われることを特徴とする方法。 - 【請求項３】請求の範囲第１項に記載された方法におい
て、 前記構造の最上表面上に、パターン形成されたマスクを
形成する工程が含まれ、前記照射は前記マスクの開口を
通して行われることを特徴とする方法。 - 【請求項４】請求の範囲第１項に記載された方法におい
て、 前記構造中に少くとも２個の分離されたデバイスを形成
し、前記高抵抗ｐ形領域が前記デバイスを、相互に電気
的に分離し、前記ｎ形領域の１つは、前記デバイス間の
相対的に導電性の通路を形成するようにすることを特徴
とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US555671 | 1983-11-28 | ||
| US06/555,671 US4597165A (en) | 1983-11-28 | 1983-11-28 | Method of making integrated circuits employing ion-bombarded InP layers |
| PCT/US1984/001676 WO1985002493A1 (en) | 1983-11-28 | 1984-10-18 | FABRICATION OF InP CONTAINING SEMICONDUCTOR DEVICES HAVING HIGH AND LOW RESISTIVITY REGIONS |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61500520A JPS61500520A (ja) | 1986-03-20 |
| JPH0658894B2 true JPH0658894B2 (ja) | 1994-08-03 |
Family
ID=24218179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59503882A Expired - Fee Related JPH0658894B2 (ja) | 1983-11-28 | 1984-10-18 | 高抵抗及び低抵抗領域を有するＩｎＰを含む半導体デバイスの製作 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4597165A (ja) |
| EP (1) | EP0162860B1 (ja) |
| JP (1) | JPH0658894B2 (ja) |
| KR (1) | KR920008124B1 (ja) |
| CA (1) | CA1217878A (ja) |
| DE (1) | DE3469110D1 (ja) |
| WO (1) | WO1985002493A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4871690A (en) * | 1986-01-21 | 1989-10-03 | Xerox Corporation | Semiconductor structures utilizing semiconductor support means selectively pretreated with migratory defects |
| FR2635611B1 (fr) * | 1988-08-18 | 1990-10-19 | Centre Nat Rech Scient | Procede de neutralisation des atomes accepteurs dans inp de type p |
| US6077791A (en) * | 1996-12-16 | 2000-06-20 | Motorola Inc. | Method of forming passivation layers using deuterium containing reaction gases |
| US5707879A (en) * | 1997-01-08 | 1998-01-13 | Reinitz; Karl | Neutron detector based on semiconductor materials |
| US6100168A (en) * | 1998-11-16 | 2000-08-08 | Industrial Technology Research Institute | Location selective transmutation doping on silicon wafers using high energy deuterons |
| US6861320B1 (en) * | 2003-04-04 | 2005-03-01 | Silicon Wafer Technologies, Inc. | Method of making starting material for chip fabrication comprising a buried silicon nitride layer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE791929A (fr) * | 1971-12-02 | 1973-03-16 | Western Electric Co | Procede de fabrication de regions isolantes dans un corps de semi-conducteur |
| JPS54114988A (en) * | 1978-02-28 | 1979-09-07 | Kokusai Denshin Denwa Co Ltd | Semiconductor laser |
| DE2832012A1 (de) * | 1978-07-20 | 1980-01-31 | Siemens Ag | Verfahren zum herstellen einer dreidimensionalen integrierten schaltung |
| US4233090A (en) * | 1979-06-28 | 1980-11-11 | Rca Corporation | Method of making a laser diode |
| JPS56162893A (en) * | 1980-05-21 | 1981-12-15 | Fujitsu Ltd | Forming method for electrode of semiconductor device |
-
1983
- 1983-11-28 US US06/555,671 patent/US4597165A/en not_active Expired - Lifetime
-
1984
- 1984-10-18 EP EP84903874A patent/EP0162860B1/en not_active Expired
- 1984-10-18 WO PCT/US1984/001676 patent/WO1985002493A1/en active IP Right Grant
- 1984-10-18 JP JP59503882A patent/JPH0658894B2/ja not_active Expired - Fee Related
- 1984-10-18 DE DE8484903874T patent/DE3469110D1/de not_active Expired
- 1984-10-18 KR KR1019850700133A patent/KR920008124B1/ko not_active IP Right Cessation
- 1984-10-29 CA CA000466521A patent/CA1217878A/en not_active Expired
Non-Patent Citations (1)
| Title |
|---|
| ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓ，Ｖｏｌ．４２，Ｎｏ．１１，（１９８３−６），Ｐ．９７０〜９７２ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3469110D1 (en) | 1988-03-03 |
| EP0162860B1 (en) | 1988-01-27 |
| EP0162860A1 (en) | 1985-12-04 |
| WO1985002493A1 (en) | 1985-06-06 |
| KR850700181A (ko) | 1985-10-25 |
| CA1217878A (en) | 1987-02-10 |
| US4597165A (en) | 1986-07-01 |
| JPS61500520A (ja) | 1986-03-20 |
| KR920008124B1 (ko) | 1992-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3545040C2 (de) | Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung | |
| DE2903336C2 (de) | Leuchtdioden-Anzeigeeinrichtung | |
| DE102008047162A1 (de) | Rückkontaktsolarzelle mit integrierter Bypass-Diode sowie Herstellungsverfahren hierfür | |
| DE1514915C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einem extrem kleinflächigen pn-Übergang | |
| US4539743A (en) | Production of semiconductor structures with buried resistive or conductive regions by controlled ion bombardment and heat treatment | |
| US4462150A (en) | Method of forming energy beam activated conductive regions between circuit elements | |
| CA1042559A (en) | Closely spaced ic contact structure and manufacture | |
| EP0058124A1 (en) | Polycrystalline silicon Schottky diode array and method of manufacturing | |
| CA1203920A (en) | Polycrystalline silicon interconnections for bipolar transistor flip-flop | |
| JPH0658894B2 (ja) | 高抵抗及び低抵抗領域を有するＩｎＰを含む半導体デバイスの製作 | |
| DE3486144T2 (de) | Verfahren zur herstellung einer halbleiteranordnung. | |
| JPH0586852B2 (ja) | ||
| DE3743776C2 (de) | Verfahren zur Herstellung vergrabener Halbleiterbauelemente | |
| DE60127777T2 (de) | Widerstand mit Feldplatte und mit darüber angeordnetem und erweiterten Leitweglenkungsgebiet | |
| EP0521678B1 (en) | I'ionsmplanted polysilicon resistor using an oxide screen | |
| JPH0620069B2 (ja) | エミツタ直列抵抗を有するバイポーラトランジスタの製造方法 | |
| DE3903121A1 (de) | Amorphisierungsverfahren zur strukturierung eines halbleiterkoerpers | |
| JPS6369253A (ja) | 半導体装置を製造する方法および半導体装置 | |
| JPS5885583A (ja) | 半導体レ−ザ装置の製造方法 | |
| DE1966243C3 (de) | Verfahren zur Herstellung einer Schottky-Diode zur Verwendung als Impedanzelement in integrierten Schaltungen | |
| Ahmad et al. | Influence of a non-uniformly doped semiconductor region on skin effect resistance of ohmic contacts in mm-wave IMPATTs | |
| EP0061387A2 (en) | Logic gate structure using space charge limited transistors | |
| JPS62150715A (ja) | ３−５族半導体への抵抗性接触の形成方法 | |
| JPH02119263A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |