KR920008124B1 - InP 함유반도체 장치의 제조방법 - Google Patents

InP 함유반도체 장치의 제조방법 Download PDF

Info

Publication number
KR920008124B1
KR920008124B1 KR1019850700133A KR850700133A KR920008124B1 KR 920008124 B1 KR920008124 B1 KR 920008124B1 KR 1019850700133 A KR1019850700133 A KR 1019850700133A KR 850700133 A KR850700133 A KR 850700133A KR 920008124 B1 KR920008124 B1 KR 920008124B1
Authority
KR
South Korea
Prior art keywords
inp
type
layer
resistivity
devices
Prior art date
Application number
KR1019850700133A
Other languages
English (en)
Other versions
KR850700181A (ko
Inventor
카파소 페드리코
윌버트 포처트 말린
타이멘 매크란드 알버트
슈와르프 버트램
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
마이클 와이. 엡스타인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 마이클 와이. 엡스타인 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR850700181A publication Critical patent/KR850700181A/ko
Application granted granted Critical
Publication of KR920008124B1 publication Critical patent/KR920008124B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/084—Ion implantation of compound devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
InP 함유반도체 장치의 제조방법
[도면의 간단한 설명]
제1도는 N형 및 P형 InP를 위한 비저항 대 헬륨이온 투사량의 그래프이다. 곡선 Ⅰ은 8.7x1017/㎤의 캐리어 농도로 도프되고3He이온으로 충돌된 P-InP에 대한 것이며, 곡선 Ⅱ은 6.3x1018/㎤의 캐리어 농도로 도프되고3He이온으로 충돌된 P-InP에 대한 곡선이며, 곡선 Ⅲ은 6.3x18/㎤의 캐리어 농도로 도프되고,4He이온으로 충돌된 P-InP에 대한 것이다. 그리고 곡선Ⅳ은 1.8x1018/㎤의 캐리어 농도와4He이온으로 충돌된 N-InP에 대한 것이며, 곡선 Ⅴ은 1.8x1018/㎤의 캐리어농도로 도프되고,3He이온으로 충돌된 것에 대한 것이다.
제2도는 N형(약 5 내지 9x1018/㎤)과 P형(약1x1018/㎤)InP를 위한 비저항 대 중양자의 그래프이다.
제3도는 헬륨 또는 중양자 충돌된 다층구조에서 선택된 P형 층이 어떻게 높은 비저항을 갖게 되는가를 개략적으로 도시하고 있다.
제4도는 본 발명의 실시예에 따라 매입된 상호연결로 N-InP층을 이용하는 집적회로의 개략도이다.
제5도는 본 발명의 다른 실시예에 따라 매입된 버스바로 N-InP를 이용한 집적회로의 개략도이다.
[발명의 상세한 설명]
[발명의 배경]
본 발명은 비저항이 높은 영역과 비저항이 낮은 영역을 가진 InP 반도체 구조를 만드는 방법에 관한 것이며, 특히, 상기와 같은 구조를 사용하여 매입된 상호연결이 실현될 수 있는 집적회로의 제조에 관한 것이다.
집적회로는 통상적으로 단일 반도체 웨이퍼상에 형성된 다수의 장치(예, 부품 또는 회로)를 포함한다. 상기 장치는 여러가지 기술에 의해 전기적으로 서로 절연된다. 그 예로는 P-N 접합절연, 에칭된 홈절연, 산호채널 절연등이 있다. 웨이퍼 표면상의 금속화 패턴은 선택된 장치를 배치하거나 또는 서로 상호 연결하는데 사용된다. 그러나 일반적으로 말하면, 장치의 상호 연결 및 배치는 상기 기능을 달성하기 위해 매입된 반도체 채널을 포함하지 않는다.
상기와 같이 매입된 채널을 사용하면 상기와 같은 장치의 설계에서 여러 가지 이점이 있어서 바람직하다.
[발명의 요약]
본 발명에 있어서는 중양자 또는 헬륨이온의 충돌이 행하여질 때 InP 함유재질의 서로 다른 비저항 특성을 유리하게 이용한다. 특히, 일정범위 이상의 투사량에 대해서는, 헬륨충돌 P형 재질의 피크 저항은 헬륨 충돌 N형 재질의 피크 비저항은 헬륨충돌 N형 재질의 피크 비저항 보다 약 6배 정도가 되며 중양자 충돌 P형 재질의 피크 비저항은 중양자 충돌 N형 재질의 피크저항보다 약 9배로 커진다. 상기 특성은 매입된 반도체 상호연결과 매입된 반도체 버스바는 N형과 P형 교번층을 집적회로에 만들어 넣은 것을 가능케하며, 서로 다른 이온 충돌 투사량과 에너지로 선택된 P형층은 비저항이 높게 하며, 반면 N형층은 도전성이 높게 하거나 또는 비저항이 낮게 하는 것이 가능하다. 이온 충돌된 P형층은 장치들을 서로 전기적으로 절연시키거나 또는 매입된 상호연결 또는 버스바로 사용된 N형 층의 경계를 한정하는데 사용될 수 있다.
[상세한 설명]
제1도에서는 N형 InP와 P형 InP를 위한 이온충돌 투사량에 대한 평균 비저항의 그래프가 도시되어 있다. 5개의 곡선을 만드는데 사용된 이온은 200,250 또는 275KeV의 에너지로4He(곡선Ⅲ 및 Ⅳ) 또는3He(곡선Ⅰ,Ⅱ 및 Ⅴ)의 단일 이온화 표본들이다. 본 발명에서 양호하게 이용된 헬륨 이온 충돌된 InP의 1차 특성은 N형 InP를 위한 곡선 Ⅳ 및 Ⅴ의 낮은 비저항에 반해 P형 InP를 위한 곡선 Ⅰ,Ⅱ,Ⅲ의 높은 비저항과는 분명한 차이가 있다. 특히, P형 InP의 비저항은 1x1014/㎠의 투사량에서 약 108내지 109Ω-cm이며, 반면 N형 InP에 대한 비저항은 약 6배 정도 낮다. 또한, 비저항율은 투사량을 서로 다르게 하여 보다 더 크게 할 수도 있다. 예를들어, 1x1012/㎠의3He 투사량에서 N형 InP는 102Ω-cm의 보다 낮은 비저항을 가지며(곡선 Ⅴ) 반면, P형 InP는 109Ω-cm의 피크 비저항에 도달한다(곡선 Ⅰ).4He 이온충돌(곡선Ⅲ 및 Ⅳ)과 비교할 때 1x1015/㎠의 투사량에서도 유사하게 적용될 수 있다. 그러나, 유사한 현상은 InP가 중양자로 충돌되었을 때 생긴다. 제2도의 곡선Ⅵ으로 도시된 바와 같이, P형 InP는 투사량(1016내지 1013/㎠)의 범위이상으로 비저항이 높게된다(106내지 109Ω-cm). 엠.더블유.포처트등이 기고한 응용물리 논문 제42권(1983.6.1) 11호 970페이지를 참고로 할 수 있다. 이에 비해 N형 InP투사는 비저항의 증가를 나타내지 않는다. 즉, 높은 도전상태로 유지되며, 따라서 라인Ⅶ 이하의 영역은 N형 InP로 표시되어있다.
결과적으로, N형과 P형 층 둘다 포함하는 다층구조에서 헬륨이온 또는 중양자 투사량의 범위 이상은 선택된 P형 InP층이 높은 비저항을 갖게 되고, 반면 N형 InP층은 높은 도전성이 유지되거나(중앙자의 경우) 또는 6 내지 7배나 적은 비저항을 갖게 된다(헬륨의 경우). 또한 이러한 것은 150 내지 300KeV의 헬륨이온이 InP 내로 약 0.9 내지 1.7㎛를 투과하는 이온의 에너지 선택에 의해서도 얻어질 수 있다. 한편으로, 중양자는 100KeV에 대해 약 0.9㎛정도를 투과한다. 즉 예를들어 300KeV의 헬륨이온 에너지는 반도체에서 헬륨이온의 거의 가우스 분포를 만들어 이온이 충돌된 재질은 약 1.7㎛에서 피크 분포를 갖는다. 유사하게, 150KeV에서 양자의 충돌은 약 0.9㎛의 깊이에서 대응하는 피크를 만든다. 그래서, 서로 다른 에너지로 다중 충돌이 수행되어 비저항의 거의 균일한 분포를 만들 수 있다.
제1도 및 제2도에 도시된 일반적인 형태는 여러가지 다양한 N형 도펀트(예, Sm, Te), P형 도펀트(예, Zn, Ge) 및 여러가지 도펀트 농도와 마찬가지로 InP(예, InGaAsP)를 포함하는 Ⅲ-Ⅴ족 화합물에 적용될 수 있다. 그러나, 후자의 예에서 높은 도우너 농도는 동일한 비저항 수준을 얻기 위해 많은 양자 투사량을 필요로 한다.
그래서 본 발명에 있어서는 N형과 P형의 교번층(11)을 포함하는 제3도에 도시된 형태의 구조는 N형 InP를 높은 도전성(중양자의 경우), 또는 비저항이 낮은(헬륨의 경우) 상태를 유지하는 반면, P형 InP층은 저항성이 높게 유지하도록 하는 에너지와 투사량으로 양자가 충돌되는 헬륨이온 또는 중양자이다. 또한, 마스크 패턴(13)은 집적형태를 높은 낮은 비저항의 N형층에 연결되는 P-N 접합(17)을 포함하는 장치 채널(15)을 형성하는데 사용될 수 있다. 이와 같은 형태에서, N형 InP층은 집적회로의 분리된 장치를 연결하는 매입된 반도체 상호연결 또는 매입된 버스바로 사용될 수 있다.
매입된 반도체 상호연결을 이용하는 본 발명의 한가지 실시예는 제4도에 개략적으로 도시되어 있다. 상기 집적 회로는 비저항이 높은 P-InP층(12)이 위에 형성되어 있는 기판(10)을 포함한다. 한셋트의 장치 D₁, D₂, D₃는 공지된 적당한 기술을 이용하여 층(12)상에 형성될 수 있다. 상기 장치는 서로 같을 수도 있고(예, 트랜지스터 메모리셀) 또는 서로 다를수도 있다.(예, 광학 집적회로에서 레이저 및 FET 구동기) 장치 D₁,D₃는 높은 비저항이 높은 P-InP층(19)에 의해 서로 전기적으로 절연되어 있으며, 반면 D₁과 D₂는 비저항이 낮은 N-InP층(14)을 통해 서로 전기적으로 연결되어 있다. 비저항이 높은 P-InP층(16)은 층(14)의 상부에 형성되며, 전체구조의 상부 표면이 평면으로 될 수 있는 두께로 성장시키는 것이 바람직하다.
장치 D₁과 D₂ 및 D₃는 층(12,14,16,19)으로 형성된 반도체 몸체에서 부분적으로 매입된다. 물론 상기 장치는 특정 용도에 따라 온전히 매입될 수 있다. P형 InP층(12,16)의 높은 비저항은 낮은 비저항층(14)으로 구비된 도전통로를 제외하고는 장치 D₁과 D₂를 서로 전기적으로 절연시키는데 효과적이다. 전기적 신호는 층(14)을 통해 D₁과 D₂사이에서 전달된다. 그래서 매입된 상호연결로서의 역할을 한다. 각 장치 D₁과 D₂상의 접촉부(18,20)는 외부와 상호연결을 가능케한다.
D₁ 및 D₂와 연관된 제4도의 구조부분은 다음에서 설명하는 공정단계의 순차에 따라 제조될 수 있다. 공지된 에피택셜 성장기술(LPE, MBE 또는 CVD와 같은)을 사용하여 P-InP, N-InP 및 P-InP의 세에피택셜 층(12,14,16)은 단결정 기판(10)상에서 성장된다. 달리, 상기 층은 국소이온주입 및 확산을 이용하여 형성될 수도 있다. 다음 세층은 약12-1015/㎠정도의 투사량으로 하나이상의 헬륨이온 또는 중양자 충돌이 행하여 진다. 그리하여 P-InP층(12,16)은 비저항이 높아지고(예, 108내지 -109Ω-cm), 그러나 N-InP층(14)은 상당히 도전성이 높아진다. 층(12,14,16)의 두께에 따라서 서로 다른 에너지로 다중이온충돌을 사용하여 두층(12,16)이 서로 다른 깊이로 높은 비저항을 갖도록 하는 것이 바람직하다. 또한, 장치의 두께가 두꺼워서 주입기의 최고 에너지로도 이온이 층(12)에 도달할 수 없는 경우, 층(14,16)을 성장시키기 전에 층(12)에 이온충돌을 하는 것도 가능하다. 그러나 상기 과정은 공정절차가 복잡하고, 그리고 또한 층(12)의 충돌표면상에서 에피택셜 성장이 어렵기 때문에 바람직하지 못하다. 세층이 한번에 양자충돌되면 층(12,16)은 비저항이 높아지고, 장치 D₁과 D₂가 형성된다.
상기 장치의 제조는 각 장치를 구성하는 층(도시하지 않았음)과 연속적인 에피택셜 재성장과 층(12,16)을 통한 채널의 에칭과 같은 표준처리기술을 수반할 수도 있다. 상기 채널에서 성장된 층은 특정한 장치 설계에 따라 적당한 P-N 접합을 형성할 수 있다. 한편으로 장치 D1과 D2는 헬륨 또는 중양자 충돌로부터 장치영역의 적당한 마스킹 및 연속적인 확산 또는 도펀트의 주입에 의해 층(14)과 층(16)에 형성될 수 있다. 물론, 상기 기술의 조합도 사용 가능하다. 각 장치 D₁과 D₂가 장방형 영역을 점유하는 것으로 대략 도시되어 있지만, 정확한 기하학적인 형태는 사용된 처리기술과 장치의 설계에 따라 다르다. 그래서 예를들어, 장치는 종래기술에서 공지된 바와같이 Ⅲ-Ⅴ족 화합물 반도체에서 에칭될 수 있는 Ⅴ형 홈으로 형성될 수 있다. 이와 유사한 방식으로 장치 D₁ 및 D₂ 와 연관된 구조의 부분이 만들어질 수 있다.
본 발명의 다른 실시예는 매입된 반도체 버스바가 어레이(예, 반도체 메모리)에서 장치를 어떻게 상호 연결하는데 사용될 수 있는가를 나타내는 제5도에 도시되어 있다. 도전성이 높은 N-InP층(32)은 단결정 기판(34, 예를들어 Fe가 도프된 반절연 InP기판)상에서 에피택셜 형태로 성장된다. 한쌍의 장치 D₁과 D₂는 층(32)상에서 형성되며, 비저항이 높은 헬륨이온 또는 중양자 충돌 P-InP층(36)에 의해 서로 절연되어 있다. 그래서 장치 D₁과 D₂는 층(32,36)으로 구성된 반도체 몸체에 최소한 부분적으로 다시 매입되며, 장치와 층(36)의 두께는 판형태 구조를 만들도록 구비되어야 한다. 반도체 메모리에서와 같이, 장치 D₁은 버스바의 역할을 하는 접촉부(38)와 장치 D₁의 상부에 있는 접촉부(40)사이에서 적당한 전기적 신호를 인가하여 선택적으로 작동될 수 있다. 이와 유사한 형태로 D₂는 접촉부(38)와 접촉부(42) 사이에서 신호를 인가하여 선택적으로 작동될 수 있다.
제5도의 구조는 다음에 설명되는 처리단계의 순서에 의해 제조될 수 있다. 층(32,36)은 InP의 반절연단결정 기판(34)상에서 에피택셜 형태로 성장된다. 다음 P-InP층(36)은 1012내지 1015/㎠범위의 투사량으로 이온충돌이 되고, 따라서 층(36)은 비저항이 높게 된다(예, 18 내지 109m-Ω), 충돌이온의 에너지는 층(36) 두께의 전체를 통해 높은 비저항을 만들도록 선택이 된다. 층(32)은 통상적으로 이온충돌이 되지는 않지만, 최대깊이에서 높은 비저항이 생기도록 정밀하게 제어하는 것이 어렵다. 즉, 이온에 의해 발생된 손상분포의 가우스특성 때문에, 층(36)에 인접한 N-InP 층(32)의 표면은 약간의 양자 충돌이 있을 수 있다. 그러나 투사범위의 외부에서는 P형 InP층(36)만이 높은 비저항을 갖게 될 것이다. 이온충돌 단계가 끝난 다음, 장치 D₁과 D₂는 제3도와 연관하여 설명된 기술중의 어느 것에 의해 층(36)에서 형성된다.
다른 장치도 고려될 수 있다. 특히 제4도 및 제5도의 구조는 장치 D₁과 D₂가 제3도의 층(14,16)의 양자충돌 또는 제4도의 층(32,36)의 양자충돌전에 형성되는 것과 같이 다른 처리 단계를 포함할 수 있다. 상기의 경우에서 양자충돌이 상기 장치의 특성 또는 성능에 역효과를 미칠때는 장치 D₁과 D₂의 상부 표면에 적당히 마스크하는 것이 바람직하다.

Claims (4)

  1. InP를 포함하는 N형 및 P형층을 가진 다층구조(11)를 구비하는 장치의 제조방법에 있어서, 최소한 하나의 P형층이 높은 비저항 상태로 되게 할 수 있는 에너지와 투사량으로 이온을 상기 N형 층중의 최소한 하나의 상기 P형층중의 하나에 충돌시키며, 상기 이온은 헬륨이온과 중양자로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 InP함유 반도체 장치의 제조방법.
  2. 제1항의 방법에 있어서, 상기 충돌은 약1012내지 1015/㎠정도의 투사량으로 수행되는 것을 특징으로 하는 InP함유 반도체 장치의 제조방법.
  3. 제1항의 방법에 있어서, 상기 구조의 표면상에 마스크패턴(13)을 형성하는 단계를 포함하며, 상기 충돌은 상기 마스크의 개구를 통해 이루어지는 것을 특징으로 하는 InP 함유 반도체 장치의 제조방법.
  4. 제1항의 방법에 있어서, 상기 구조에서 분리된 최소한 2개의 장치를 형성하는 단계를 포함하여 상기 높은 비저항 P형층은 상기 장치를 사로 전기적으로 절연시키며, 상기 N형층의 하나의 상기 장치사이에서 도전통로를 만드는 것을 특징으로 하는 InP 함유 반도체장치의 제조방법.
KR1019850700133A 1983-11-28 1984-10-18 InP 함유반도체 장치의 제조방법 KR920008124B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US555671 1983-11-28
US555,671 1983-11-28
US06/555,671 US4597165A (en) 1983-11-28 1983-11-28 Method of making integrated circuits employing ion-bombarded InP layers
PCT/US1984/001676 WO1985002493A1 (en) 1983-11-28 1984-10-18 FABRICATION OF InP CONTAINING SEMICONDUCTOR DEVICES HAVING HIGH AND LOW RESISTIVITY REGIONS

Publications (2)

Publication Number Publication Date
KR850700181A KR850700181A (ko) 1985-10-25
KR920008124B1 true KR920008124B1 (ko) 1992-09-22

Family

ID=24218179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850700133A KR920008124B1 (ko) 1983-11-28 1984-10-18 InP 함유반도체 장치의 제조방법

Country Status (7)

Country Link
US (1) US4597165A (ko)
EP (1) EP0162860B1 (ko)
JP (1) JPH0658894B2 (ko)
KR (1) KR920008124B1 (ko)
CA (1) CA1217878A (ko)
DE (1) DE3469110D1 (ko)
WO (1) WO1985002493A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871690A (en) * 1986-01-21 1989-10-03 Xerox Corporation Semiconductor structures utilizing semiconductor support means selectively pretreated with migratory defects
FR2635611B1 (fr) * 1988-08-18 1990-10-19 Centre Nat Rech Scient Procede de neutralisation des atomes accepteurs dans inp de type p
US6077791A (en) * 1996-12-16 2000-06-20 Motorola Inc. Method of forming passivation layers using deuterium containing reaction gases
US5707879A (en) * 1997-01-08 1998-01-13 Reinitz; Karl Neutron detector based on semiconductor materials
US6100168A (en) * 1998-11-16 2000-08-08 Industrial Technology Research Institute Location selective transmutation doping on silicon wafers using high energy deuterons
US6861320B1 (en) * 2003-04-04 2005-03-01 Silicon Wafer Technologies, Inc. Method of making starting material for chip fabrication comprising a buried silicon nitride layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE791929A (fr) * 1971-12-02 1973-03-16 Western Electric Co Procede de fabrication de regions isolantes dans un corps de semi-conducteur
JPS54114988A (en) * 1978-02-28 1979-09-07 Kokusai Denshin Denwa Co Ltd Semiconductor laser
DE2832012A1 (de) * 1978-07-20 1980-01-31 Siemens Ag Verfahren zum herstellen einer dreidimensionalen integrierten schaltung
US4233090A (en) * 1979-06-28 1980-11-11 Rca Corporation Method of making a laser diode
JPS56162893A (en) * 1980-05-21 1981-12-15 Fujitsu Ltd Forming method for electrode of semiconductor device

Also Published As

Publication number Publication date
US4597165A (en) 1986-07-01
DE3469110D1 (en) 1988-03-03
KR850700181A (ko) 1985-10-25
EP0162860B1 (en) 1988-01-27
EP0162860A1 (en) 1985-12-04
WO1985002493A1 (en) 1985-06-06
JPS61500520A (ja) 1986-03-20
CA1217878A (en) 1987-02-10
JPH0658894B2 (ja) 1994-08-03

Similar Documents

Publication Publication Date Title
US4594603A (en) Semiconductor device with disordered active region
EP0162061B1 (en) Fabrication of group iii-v compound semiconductor devices having high and low resistivity regions
DE19640003B4 (de) Halbleitervorrichtung und Verfahren zu dessen Herstellung
US4523961A (en) Method of improving current confinement in semiconductor lasers by inert ion bombardment
KR920008124B1 (ko) InP 함유반도체 장치의 제조방법
EP0058124A1 (en) Polycrystalline silicon Schottky diode array and method of manufacturing
CA1203920A (en) Polycrystalline silicon interconnections for bipolar transistor flip-flop
KR920005129B1 (ko) 제너 다이오드 에뮬레이션 및 그 제조 방법
EP0180457A2 (en) Semiconductor integrated circuit device and method for producing same
EP0029986B1 (en) Method of manufacturing a semiconductor device with a schottky junction
EP0030370A2 (en) Ion implanted reverse-conducting thyristor
KR950000664B1 (ko) AlxG_a1-_xAs 반도체 장치의 제조 방법
US4474623A (en) Method of passivating a semiconductor body
GB1577420A (en) Semiconductor structures with conductive buried regions
JPH0330391A (ja) 半絶縁基板上の光電子デバイス及びその製造方法
US5151914A (en) Process to manufacture laser structures with lateral confinement at very low threshold current and relevant laser devices so obtained
US5086004A (en) Isolation of layered P-N junctions by diffusion to semi-insulating substrate and implantation of top layer
GB2085227A (en) Semiconductor device having localized electroluminescent diodes
KR100205212B1 (ko) 반도체 장치의 금확산방법
KR940004274B1 (ko) 이종구조 갈륨 비소 반도체 장치의 소자분리 방법
KR0184522B1 (ko) 반도체 디바이스 및 그 제조방법
WO1985002722A1 (en) High-bandwidth, high radiance, surface emitting led, and method therefor
Roesner et al. P+ Buried layer for I 2 L isolation by ion implantation
JPH02119263A (ja) 半導体装置
KR20000044932A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee