KR920005129B1 - 제너 다이오드 에뮬레이션 및 그 제조 방법 - Google Patents

제너 다이오드 에뮬레이션 및 그 제조 방법 Download PDF

Info

Publication number
KR920005129B1
KR920005129B1 KR1019890701378A KR890701378A KR920005129B1 KR 920005129 B1 KR920005129 B1 KR 920005129B1 KR 1019890701378 A KR1019890701378 A KR 1019890701378A KR 890701378 A KR890701378 A KR 890701378A KR 920005129 B1 KR920005129 B1 KR 920005129B1
Authority
KR
South Korea
Prior art keywords
substrate
buried layer
doped
contact regions
diode
Prior art date
Application number
KR1019890701378A
Other languages
English (en)
Other versions
KR890702256A (ko
Inventor
칼 엘. 앤더슨
Original Assignee
휴우즈 에어크라프트 캄파니
에이. 더불유. 카람벨라스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴우즈 에어크라프트 캄파니, 에이. 더불유. 카람벨라스 filed Critical 휴우즈 에어크라프트 캄파니
Publication of KR890702256A publication Critical patent/KR890702256A/ko
Application granted granted Critical
Publication of KR920005129B1 publication Critical patent/KR920005129B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

내용 없음.

Description

제너 다이오드 에뮬레이션 및 그 제조 방법
제1도는 전형적인 제너 다이오드 전압-전류 특성의 그래프.
제2도는 본 발명의 한 실시예의 이상적인 단면도.
제3도는 제2도의 구조에 의해 형성된 회로의 개략도.
제4도는 제2도의 구조로 달성된 전압-전류 특성의 그래프.
제5도는 본 발명의 다른 실시예의 이상적인 단면도.
제6도는 제5도의 구조에 의해 형성된 회로의 개략도.
제7(a)도 및 제7(b)도는 2개의 다른 실시예의 이상적인 단면도.
제7(c)도는 제7(a) 및 제7(b)도의 구조에 의해 형성된 회로의 개략도이다.
발명의 분야
본 발명은 반도체 디바이스에 관한 것으로, 특히 제너 다이오드, 및 비소화 갈륨 기판상의 금속-반도체 전계 효과 트랜지스터(MESFET)집적 회로 제조 기술에 관한 것이다.
관련 기술 설명
제너 다이오드는 역-바이어스 영역내에서 매우 가파른 항복 전압을 제공하기 위해 전압 조절기 회로내에 사용되어 왔다. 대부분의 반도체 다이오드 응용물들이 정류, 스위칭 및 믹싱 기능용으로 제너 다이오드내의 pn-접합 정류 특성을 사용하기 때문에, 이 접합의 정상 정류 특성은 별로 관심의 대상이 되지 못했다. 가장 큰 관심의 대상은 접합의 정상 블로킹 극성의 전기적 항복이었다.
전형적인 제너 다이오드 전압-전류 특성은 제1도에 도시되어 있다. 순방향 바이어스내에서, 이것은 다른 다이오드와 마찬가지의 통상적인 전류 응답을 나타내었다. 그러나, 역방향 바이어스내에서는, 가파른 항복 전압 지점이 (2)에서 나타나는데, 이 지점에서 큰 전류가 흐르기 시작한다. 전형적인 제너 다이오드에 있어서, 전압 항복은 터널링의 결과이지만, 지금까지의 대부분의 다이오드들은 애벌런치 프로세서에 의해 항복된다. 제너 다이오드에 관한 상세한 설명은 McGraw-Hill Book Company 발행, 로이드 피. 헌터(Lloyd P. Hunter) 저, "Handbook of semiconductor Electronics", 3-37-38 페이지에 기술되어 있다.
현재까지는, 기존 MESFET 집적 회로 기술과 용이하게 호환될 수 있는 방식으로 비소화 갈륨 기판내에 제너-형 디바이스를 제조하기 위한 실용적인 프로세스가 없었다. 가파른 항복 특성을 갖고 있는 다이오드는 아날로그-디지탈 변환기와 같은 MESFET 회로 내에서 수 V만큼 레벨을 쉬프트시키고, 안정한 "온 칩(on chip)" 기준 전압을 잠재적으로 제공하기 의해 유용하게 된다. 비소화 갈륨 집적 회로내의 레벨 쉬프팅은 몇개의 쇼트키(Schottky) 다이오드를 스택시킴으로써 달성되었다. 이 형태의 다이오드 내에서는, 정류 접합부가 피착된 금속층과 반도체 기판의 공유 영역에 형성된다. 이을은 pn-접합 다이오드와 유사한 정류 특성을 나타내지만, pn-접합 다이오드와는 달리, 소정의 소수 캐리어 전하 저장 캐패시턴스는 나타내지 않는다. 순방향 바이어스시, 쇼트키 다이오드는 약 0.7V 강하된다. 이 형태는 요구된 항복 특성에는 접근하지만, 스택이 비교적 높은 직렬 저항, 및 높은 전압 강하 온도 계수를 갖기 때문에 만족스럽지는 못하다.
상기 문제점에 비추어, 본 발명의 목적은, 제너 다이오드에 필적할 만한 급작스러운 역 항복 특성을 갖고, MESFET 집적 회로 기술과 호환가능한 방식으로 제조될 수 있으며, 스택된 쇼트 다이오드의 높은 직렬 저항 및 온도 계수를 제거하는 집적 회로 디바이스를 제공하기 위한 것이다. 이 디바이스는 상당한 표면 또는 연부 항복 효과없이 비소화 갈륨 기판내에 실행될 수 있어야 한다.
이 목적들은, 매입 층을 갖고 있는 각각의 접합부로 부터 기판 표면까지 연장되는 한쌍의 간격을 두고 배치된 접촉 영역과 함께 반-절연 비소화 갈륨 기판내에 도프된 매입 층을 제공함으로써 본 발명내에서 달성된다. 접촉 영역은 매입 층보다 높지만 반대 극성인 도핑 레벨을 갖고, 매입 층을 갖고 있고 간격을 두고 배치된 다이오드 접합부를 형성한다. 2개의 다이오드들은, 다이오드들 중 1개의 다이오드의 역방향 항복 전압 및 다른 다이오드의 순방향 바이어스 전압 강하에 의해 결정된 어느 한 방향으로 도통하기 위한 임계 전압을 갖고 있는 백-투-백(back-to-back) 형태로 형성되는데, 이것은 제너 다이오드 항복 특성과 근사하다. 다이오드 접합부의 매입은 표면 접합에 관련된 레벨로부터의 표면 및 연부 항복 효과를 감소시킨다.
양호한 실시예 내에서, Be+이온들은 매입 층 P를 도프하기위해 사용되고, Si+이온들은 접촉 영역 n+를 도프하기 위해 사용된다. 매입 층 도핑은 접촉 영역과의 매우 가파른 접합부를 발생시키고 다이오드 접합부들 간의 도통 상태를 향상시키는 2-스텝 이식으로 수행된다.
선택적인 실시예내에서, 단 l개의 접촉 영역은 매입 층과 반대 극성이다. 이것은 단일 매입 다이오드를 발생시킨다.
이하, 첨부 도면을 참조하여 븐 발명의 특징 및 장점에 대해서 상세하게 기술한다.
양호한 실시예의 상세한 설명
본 발명의 집적 회로 구조물은 제너 다이오드의 역 방향 바이어스 항복 특성을 에뮬레이트(emulate)하고, 기존 비소화 갈륨 MESFET 제조 프로세싱과 매우 호환 가능하므로, 단일 이식제의 추가만을 요구하게 된다. 양호한 실시예는 제2도에 도시되어 있다. 이것은 양호하게 비소화 갈륨인 반-절연 기판(4)내에 제조된다. "반-절연"이란 용어는 약 107Ω-cm 이상의 저항률을 의미하지만, 이것은 치밀하지 못한 정의이다. 이 실시예내에서, P형 매입 층(6)은 기판의 상부 표면(8) 밑에 형성된다. 1쌍 이상의 농후하게 도프된 n+접촉 영역(10 및 12)는 매입 층과의 각각의 접합부(14,16)을 설정하기 위해 매입 층(6)의 대향 단부 상의 기판 표면으로부터 연장된다. 이 n+및 P형 물질 접합부는 본 발명의 요구된 동작 특성을 발생시키는 다이오드를 설정한다. 다이오드 접합부가 반-절연 기판내에 매입되기 때문에, 관련된 표면 및 연부 항복 현상은 최소화된다. 따라서, 이 형태는 자연적으로 보호된 다이오드를 제공한다.
제3도는 제2도의 구조에 의해 형성된 회로의 개략도이다. 이것은 접합부(14 및 16) 양단에 형성된 한쌍의 백-투-백 다이오드(18 및 20)으로 구성된다. 다이오드의 애노드는 [도전성 매입 층(6)을 통해] 서로 접속되고, 이들의 캐소드는 접촉 영역(10 및 12)를 통한 외부 회로 접속용으로 사용된다. 전기적으로, 이 디바이스는 2개의 n+접촉부(10, 12) 사이에 어느 한 극성의 전압이 인가된 상태하에서 제너 다이오드의 기능을 에뮬레이트 한다. 상세하게 말하자면, 좌측 접촉 영역(10)이 (a) 우측 n+P접합부(16)의 역방향 항복 전압과(b) 좌측 n+P접합부(14)의 순방향 전압 강하의 합과 동일한 전압 인가에 의해 우측 접촉 영역(12)에 관련하여 부(-)성으로 형성되면, 우측 다이오드(20)은 항복되고, 좌측 다이오드(18)은 강하게 순 방향 바이어스된다. 그러므로, 2개의 다이오드는 높은 도전 상태로 되는데, 2가지 상태는 매우 급작스러운 턴-온 특성을 나타내게 된다. 그러므로, 이 디바이스는 제너 다이오드와 같이 동작하는데, 역방향 바이어스 임계 항복 전압은 다이오드(20)의 역 방향 바이어스 항복 전압과 다이오드(18)의 순방향 바이어스 전압 강하의 합과 동일하다.
인가 전압의 극성이 반전되면, 디바이스는 다이오드(18)의 항복 전압과 다이오드(20)의 순방향 바이어스 전압 강하의 합과 동일한 유사한 역방향 바이어스 임계 항복 전압을 나타내게 된다. 2개의 다이오드(18, 20)이 도핑 레벨이 거의 동일한 경우에 서로 등가이므로, I-V 특성은 대칭이 된다. 전형적인 응용시에, 한 극성의 바이어스만이 디바이스에 인가되고, 이 상태하에서 종래의 역 방향 바이어스된 단일 제너 다이오드와 같이 작용하게 된다.
본 발명의 특수한 실시예 내에서, n+접속 영역은 약 100keV의 이식제 에너지 및 Si3N4의 약 4.4×1013/cm2의 농도 및 400Å의 깊이로 기판내에 Si+이온을 이식시킴으로써 형성되었다. 이식제는 3,500Å의 Ag 및 400Å의 Al을 사용하여 마스크되었다. 매입 P형 층은 Be+이온을 사용하는 2-스텝 이식으로 형성되었다. 한 이식 스텝은 약 60keV의 이식제 에너지 및 약 6×1012/cm2의 이온 농도로 수행되었다. 이 이식은 n+접촉 영역과의 기본 다이오드 접합부를 설정하였다. 다른 매입 층 이식 스텝은 더 크고 더욱 균일한 매입 층을 형성함으로써 도전성을 향상시키도록 약 170keV의 이식제 에너지 및 약 1.2×1013/cm3의 농도로 수행되었다. 매입 층 이식 스텝들은 접촉 영역 이식과 동일한 Si3N4층을 통해 수행되었다. 또한, Al/Ag 마스크가 매입 층 이식제용으로 사용되었지만, Ag층 두께는 더 높은 에너지 Be 이식제를 정지시키도록 약 6,000Å으로 증가되었다. 마스크가 제거된 후, 2,000Å의 SiO2가 Si3N4상에 피착되었고, 이식제는 형성개스내에서 30분간, 800℃에서 어닐되었다. 그 다음, 유전체가 HF로 스트립되었다. 최종적으로, Au : Ge/Ni/Au 저항성 접촉부가 n+영역에 제공되어, 소결되었다.
Si n+이식제는 표면으로부터 약 900Å 떨어져 배치된 약 4×1018/cm3의 피크 농도를 가졌다. 600keV Be P형 이식제는 기판의 표면 밑에 약 1,800Å 떨어져 배치된 약 3×1017/cm3의 피크 농도를 가졌다. 이것은 n-형 접촉 영역과 매입 P-형 층 사이에 매우 급작스러운 접합부를 발생시켰다. 2개의 Be 이식제는 처음에, 어닐링시에 더욱 균일한 형태로 평활화된 인장(saddle)-형 농도 형태를 발생시켰다. 접촉 영역이 매입 층 전에 이식되었지만, 순서는 반대로 될 수 있었다.
이 디바이스에 대한 전류 전압 특성은 제4도에 도시되어 있다. 이것은 매우 대칭적인데, 가파른 항복은 아날로그-디지탈 변환기내에서의 레벨 쉬프팅과 같은 여러 응용용으로 적합해야 한다. 도시한 디바이스 내에서, n+P접촉 면적은 공칭적으로 25(미크론)2(5미크론×5미크론)이었다. 또한, 20미크론×20미크론까지의 접촉 면적을 갖고 있는 디바이스가 제조되었다. 디바이스가 작을수록 동일 전류 레벨에서의 항복이 더 가파르게 된다는 것이 관찰되었다. 이것은 동일한 전류를 발생시키기 위해 더 어렵게 구동되어야 하고, 더 큰 면적의 접촉부가 작은 면적의 접촉부에서보다 더 넓은 범위의 접촉 영역에서의 항복 전압을 갖게되기 때문이다.
또한, 제너 에뮬레이팅 구조물은 제5도 및 제6도에 도시한 바와 같이 역 극성으로 형성될 수 있다. 이 경우에, 매입 층(22)는 n형 도핑으로 형성되고, 접촉영역(24, 26)은 P+도핑을 갖는다. 그 결과로 발생하는 것은 제6도에 도시한 다른 쌍의 백-투-백 다이오드(28, 30)이다. 이 경우에, 다이오드 캐소드들은 매입층을 통해 공통으로 접속되고, 이들의 애노드는 다른 바이어스들과 접속하기 위한 접촉부를 제공한다. P+접촉 영역이 n+접촉 영역만큼 제조하기가 용이하다고 생각되지 않기 때문에, 이 실시예는 앞서의 것만큼 양호하지 못하다.
제7(a)도 및 제7(b)도는, 매입 층과 같이, 한 접촉 영역이 동일 극성으로 도프되고, 다른 접촉 영역이 반대 극성으로 도프되는 선택적인 실시예를 도시한 것이다. 또한, 이 형태의 디바이스는 매입 구조로 인해 가파른 항복 특성을 갖게 되지만, 등가 제너 전압의 상이한 온도 계수를 갖게 된다. 이 해결 방법의 단점은 제조하는데 부수적인 마스킹 및 프로세스 스텝을 필요로 한다는 것이다. 제7(a)도내에서, n+접촉 영역(32) 및 P+접촉 영역(34)는 P 매입 층(36)용으로 제공되고, 제(7b)도내에서, n+접촉 영역(38) 및 P+ 접촉 영역(40)은 n매입 층용으로 제공된다. 어느 경우에도, 만일 등가 제너 다이오드 구조물(44)가 발생된다.[제 7(c)도].
본 분야에 숙련된 기술자들은 본 발명을 여러가지 형태로 번형시킬 수 있다. 따라서, 본 발명은 첨부한 특허 청구의 범위에 의해서만 제한된다.

Claims (20)

  1. 반-절연 기판, 기판내에 한 극성으로 도프된 매입 층, 및 기판 표면으로 매입 층까지 연장되고, 매입 층과의 각각의 다이오드 집합부를 형성하며, 매입 층보다 높은 도핑 레벨을 갖고 있고, 최소한 1개가 매입 층과 반대인 극성을 갖는 한 쌍의 간격을 두고 도프된 접촉 영역으로 구성되는 에뮬레이트된 제너 다이오드 구조물.
  2. 제1항에 있어서, 접촉 영역들이 거의 동일한 도핑 레벨을 갖고 있는 것을 특징으로 하는 구조물.
  3. 제1항에 있어서, 기판이 비소화 갈륨으로 형성되는 것을 특징으로 하는 구조물.
  4. 제3항에 있어서, 매입 층이 Be+이온으로 도프되고, 접촉 영역들이 Si+이온으로 도프되는 것을 특징으로 하는 구조물.
  5. 제4항에 있어서, 매입 층이 약 3×1017/cm3의 피크 도핑 농도 및 약 1,800Å의 기판내의 깊이를 갖고, 접촉 영역들이 약 4×1018/cm3의 피크 도핑 농도 및 약 900Å의 기판내의 깊이를 갖는 것을 특징으로 하는 구조물.
  6. 제1항에 있어서, 2개의 접촉 영역들이 매입 층과 반대인 도핑 극성을 갖는 것을 특징으로 하는 구조물.
  7. 제1항에 있어서, 접촉 영역들중 1개의 접촉 영역 만이 매입 층과 반대인 도핑 극성을 갖는 것을 특징으로 하는 구조물.
  8. 반-절연 기판, 및 기판 내에 매입되고, 기판내의 각각의 p 및 n 도프된 영역들의 접합부로 부터 형성된 한 쌍의 간격을 두고 배치된 다이오드를 포함하고, 2개의 다이오드용 동일 극성의 도프된 영역이 전기적으로 서로 접속되어 있으며, 2개의 다이오드용 반대 극성의 도프된 영역이 기판 표면으로 연장되고, 간격을 두고 배치된 접촉 영역을 형성함으로써, 백-투-백 다이오드 회로가 2개의 접촉 영역들 사이에 설정되고, 회로를 통해 어느 한 방향으로 접속하기 위한 임계 전압이 다이오드들 중 1개의 다이오드의 역 방향 바이어스 항복 전압 및 다른 다이오드의 순방향 바이어스 전압 강하에 의해 결정되는 것을 특징으로 하는 에뮬레이트된 제너 다이오드 구조물.
  9. 제8항에 있어서, 서로 전기적으로 접속되는 동일 극성의 도프된 영역이 기판내에 공통 도프된 매입층으로 부터 형성되는 것을 특징으로 하는 구조물.
  10. 제9항에 있어서, 접촉 영역들이 매입 층의 공통면과의 간격을 두고 배치된 접합부를 형성하는 것을 특징으로 하는 구조뭍.
  11. 제10항에 있어서, 기판이 비소화 갈륨으로 형성되고, 매입 층이 Be+이온으로 도프되며, 접촉 영역들이 Si+이온으로 도프되는 것을 특징으로 하는 구조물.
  12. 제11항에 있어서, 매입 층이 약 3×1017/cm3의 피크 도핑 농도 및 약 1,800Å의 기판 내의 깊이를 갖고, 접촉 영역들이 약 4×1018/cm3의 피크 도핑 농도 및 약 900Å의 기판내의 깊이를 갖는 것을 특징으로 하는 구조물.
  13. 제8항에 있어서, 기판이 비소화 갈륨으로 형성되는 것을 특징으로 하는 구조물.
  14. 반-절연 기판내에 에뮬레이트된 제너 다이오드 구조물을 형성하는 방법에 있어서, 기판 표면으로 부터 그 내부로 연장되는 한쌍의 간격을 두고 배치된 도전성 접촉 영역을 형성하기 위해 도펀트 이온을 기판내에 이식시키는 스텝, 및 접촉 영역들 중 최소한 1개의 접촉 영역과 반대인 극성을 갖고, 각 다이오드 접합부를 따르는 접촉 영역과 공유하는 매입 반도체층을 형성하기 위해 도펀트 이온을 기판내에 이식시키는 스텝을 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 2개의 접촉 영역들이 매입 층과 반대인 도핑 극성을 갖는 것을 특징으로 하는 방법.
  16. 제15항에 있어서, 다이오드 접합부들이 한 접촉 영역으로부터 다른 접촉 영역까지 반대 방향으로 전기적 배향되고, 매입 층의 공통면상에 형성되는 것을 특징으로 하는 방법.
  17. 제14항에 있어서, 접촉 영역들 중 1개의 접촉 영역만이 매입 층과 반대인 도핑 극성을 갖는 것을 특징으로 하는 방법.
  18. 제14항에 있어서, 기판이 비소화 갈륨으로 형성되는 것을 특징으로 하는 방법.
  19. 제18항에 있어서, 접촉 영역이 약 100keV의 이식제 에너지 및 약 4.4×1013/cm3의 농도로 Si+이온들을 기판내에 이식시킴으로써 n+영역으로서 형성되고, 매입 층이 약 60keV의 이식제 에너지 및 약 6×1012/cm2의 농도로 Be+이온을 기판내에 이식시킴으로써 p형 도핑으로 형성되는 것을 특징으로 하는 방법.
  20. 제18항에 있어서, 부수적인 Be+이온 이식이 매입 층의 농도를 향상시키기 위해 약 170keV의 이식제 에너지 및 약 1.2×1013/㎠의 농도로 기판내에 행해지는 것을 특징으로 하는 방법.
KR1019890701378A 1987-11-23 1988-10-11 제너 다이오드 에뮬레이션 및 그 제조 방법 KR920005129B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US124231 1987-11-23
US124,231 1987-11-23
US07/124,231 US4910158A (en) 1987-11-23 1987-11-23 Zener diode emulation and method of forming the same
PCT/US1988/003450 WO1989005041A1 (en) 1987-11-23 1988-10-11 Zener diode emulation and method of forming the same

Publications (2)

Publication Number Publication Date
KR890702256A KR890702256A (ko) 1989-12-23
KR920005129B1 true KR920005129B1 (ko) 1992-06-26

Family

ID=22413598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890701378A KR920005129B1 (ko) 1987-11-23 1988-10-11 제너 다이오드 에뮬레이션 및 그 제조 방법

Country Status (6)

Country Link
US (1) US4910158A (ko)
EP (1) EP0348473A1 (ko)
JP (1) JPH02502325A (ko)
KR (1) KR920005129B1 (ko)
IL (1) IL88131A (ko)
WO (1) WO1989005041A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063166A (en) * 1988-04-29 1991-11-05 Sri International Method of forming a low dislocation density semiconductor device
US5276350A (en) * 1991-02-07 1994-01-04 National Semiconductor Corporation Low reverse junction breakdown voltage zener diode for electrostatic discharge protection of integrated circuits
US5241213A (en) * 1991-07-30 1993-08-31 Harris Corporation Buried zener diode having auxiliary zener junction access path
US6096756A (en) * 1992-09-21 2000-08-01 Albert Einstein College Of Medicine Of Yeshiva University Method of simultaneously enhancing analgesic potency and attenuating dependence liability caused by morphine and other bimodally-acting opioid agonists
CA2392510A1 (en) * 1999-11-30 2001-06-07 Corixa Corporation Compositions and methods for therapy and diagnosis of breast cancer
WO2001042813A1 (fr) * 1999-12-07 2001-06-14 Matsushita Electric Industrial Co., Ltd. Detecteur de rayons x
US20040024004A1 (en) * 2001-05-04 2004-02-05 Sherman Barry M. Novel compositions and methods for enhancing potency or reducing adverse side effects of opioid agonists
US7879211B2 (en) * 2001-07-13 2011-02-01 Arkray, Inc. Analyzing instrument, lancet-integrated attachment for concentration measuring device provided with analyzing instrument, and body fluid sampling tool
AU2004229551A1 (en) * 2003-04-14 2004-10-28 Pain Therapeutics, Inc. Methods for the treatment of pain comprising opioid antagonists
US20060009478A1 (en) * 2003-10-15 2006-01-12 Nadav Friedmann Methods for the treatment of back pain
US20060268479A1 (en) * 2005-05-31 2006-11-30 Atmel Germany Gmbh ESD protection structure
US20070170897A1 (en) * 2006-01-26 2007-07-26 Advanced Analogic Technologies, Inc. High-Frequency Power MESFET Buck Switching Power Supply

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3655457A (en) * 1968-08-06 1972-04-11 Ibm Method of making or modifying a pn-junction by ion implantation
US4079402A (en) * 1973-07-09 1978-03-14 National Semiconductor Corporation Zener diode incorporating an ion implanted layer establishing the breakdown point below the surface
NL7513161A (nl) * 1975-11-11 1977-05-13 Philips Nv Werkwijze ter vervaardiging van een halfgeleider- inrichting, en inrichting vervaardigd volgens de werkwijze.
JPS60106178A (ja) * 1983-11-15 1985-06-11 Toshiba Corp 化合物半導体素子のゲ−ト回路
US4651178A (en) * 1985-05-31 1987-03-17 Rca Corporation Dual inverse zener diode with buried junctions
JPS62117369A (ja) * 1985-11-18 1987-05-28 Fujitsu Ltd ヘテロ接合バイポ−ラトランジスタ
JPS62209868A (ja) * 1986-03-10 1987-09-16 Rohm Co Ltd 半導体装置の製造方法
US4683483A (en) * 1986-05-05 1987-07-28 Burr-Brown Corporation Subsurface zener diode and method of making
JPS62283672A (ja) * 1986-06-02 1987-12-09 Nec Corp 電界効果トランジスタ及びその製造方法

Also Published As

Publication number Publication date
KR890702256A (ko) 1989-12-23
US4910158A (en) 1990-03-20
EP0348473A1 (en) 1990-01-03
JPH02502325A (ja) 1990-07-26
IL88131A (en) 1993-03-15
WO1989005041A1 (en) 1989-06-01
IL88131A0 (en) 1989-06-30

Similar Documents

Publication Publication Date Title
US5635412A (en) Methods of fabricating voltage breakdown resistant monocrystalline silicon carbide semiconductor devices
US6703276B2 (en) Passivated silicon carbide devices with low leakage current and method of fabricating
US4060821A (en) Field controlled thyristor with buried grid
US4037245A (en) Electric field controlled diode with a current controlling surface grid
US6031254A (en) Monolithic assembly of an IGBT transistor and a fast diode
KR920005129B1 (ko) 제너 다이오드 에뮬레이션 및 그 제조 방법
GB2089119A (en) High voltage semiconductor devices
US5430323A (en) Injection control-type Schottky barrier rectifier
EP0256360A2 (en) Gated tunnel diode
US3964084A (en) Schottky barrier diode contacts
US20030116779A1 (en) Low-capacitance bidirectional protection device
US4132996A (en) Electric field-controlled semiconductor device
CA1112373A (en) Gate turn-off diodes and arrangments including such diodes
CA1155968A (en) Zener diode
US3855611A (en) Thyristor devices
US4053924A (en) Ion-implanted semiconductor abrupt junction
EP1090428B1 (en) Punch-through diode and method of manufacturing the same
US4914045A (en) Method of fabricating packaged TRIAC and trigger switch
US3786318A (en) Semiconductor device having channel preventing structure
US5272363A (en) Bidirectional protection component
US4236169A (en) Thyristor device
JPS63124580A (ja) 高耐圧ｐｎ接合構造及びその形成方法
EP0064614B1 (en) Improved emitter structure for semiconductor devices
US4305084A (en) Semiconductor switching device capable of turn-on only at low applied voltages using self pinch-off means
Hanselaer et al. An experimental study of Ti-pSi MIS type Schottky barriers

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee