JPS60231338A - 半導体構造体の製造方法 - Google Patents

半導体構造体の製造方法

Info

Publication number
JPS60231338A
JPS60231338A JP60030659A JP3065985A JPS60231338A JP S60231338 A JPS60231338 A JP S60231338A JP 60030659 A JP60030659 A JP 60030659A JP 3065985 A JP3065985 A JP 3065985A JP S60231338 A JPS60231338 A JP S60231338A
Authority
JP
Japan
Prior art keywords
silicon
regions
buried
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60030659A
Other languages
English (en)
Inventor
ウエイン・アーヴイング・キニー
ジエローム・ブレツト・ラスキー
ラリー・アラン・ネスビツト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60231338A publication Critical patent/JPS60231338A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/086—Isolated zones
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体構造体“の製造方法に係り、更に具体的
に云うと、本発明は複数のシリコンの領域を電気的に分
離するための酸化された多孔質シリコン分離層を有する
半導体構造体の製造方法に係る。
［従来技術］ 同じ基板内に形成した複数のデバイスを相互に電気的に
分離するために従来種々の構造が用いられてきた。例え
ば分離すべき能動素子及び受動素子のまわりの半導体基
板内に異った誘電材が形成された。この誘電材を形成す
るために種々の方法が用いられてきた。これらの方法に
は分離領域を形成するために多孔質のシリコン層の酸化
を含むものがある。その様な技法を用いる方法が米国特
許第３６４．０８０６号明細書、同第３９１９０６０号
明細書、同第４０１６０１７号明細書並びに同第４１０
４０９０号明細書に開示されている。
米国特許第３６４０８０６号明細書には、シリコン基板
をマスクし、マスクしてない領域に多孔質シリコン領域
を形成するために基板を陽極処理し、そして加熱した基
板を酸化雰囲気にさらす工程よりなる方法を開示してい
る。多孔質シリコンは急速に酸化して単結晶シリコン領
域のまわりに絶縁層を形成する。米国特許第３９１９０
６０号明細書には、誘電領域が設けられるべき領域を画
成するためにシリコン基板の導電型とは反対の導電型の
高導電率の領域を基板内に形成する事によってシリコン
基板に誘電的に分離した領域を形成する方法が開示され
ている。これらの領域を弗化水素酸溶液を用いて陽極エ
ツチングし、高導電率の領域に多孔質シリコンの領域を
形成する。次に、これらの多孔質シリコン領域を高温の
酸化雰囲気にさらして、多孔質シリコンを酸化させ、多
結晶シリコン領域の完全な分離部を形成する。
米国特許第４０１６０１７号明細書に於いては、緻密な
分離を行うために半導体構造体に於いて緻密化処理した
酸化多孔質シリコン領域を形成するプロセスが開示され
ている。そのプロセスは、シリコン基板の表面に多孔質
シリコン領域のパターンを形成し、多孔質シリコンを完
全に酸化するに十分な温度で構造体を酸化する工程を含
む。この酸化は、酸化した多孔質シリコンがシリコン本
体の表面よりも上まで伸びる様に行なわれる。次に酸化
された多孔質シリコン領域は、前のステップで用いた酸
化温度よりも高い温度に加熱され、多孔質シリコンの酸
化が行われる。
米国特許第４１０４０９０号明細書に於いては、Ｐ型基
板にＰ“層を、このＰ＋層にＮもしくはＰ型の表面層を
形成し、そして少くともＰ＋層まで達３− する開口を形成する工程を含むプロセスが開示されてい
る。次にＰ＋層に多孔質シリコンを形成するためにＰ＋
層を優先的にエツチングする陽極エツチング法を用いる
。次に、多孔質シリコン層が完全に酸化して２酸化シリ
コンになる迄熱酸化雰囲気に構造体を配置する。表面層
を通る開口部には酸化物が満たされ、よってＮもしくは
Ｐ表面層が完全に分離される。
上記の従来技術は本技術分野に於ける相当な前進をもた
らした。本発明はこの技術分野に更に発展をもたらし、
種々の利点及び融通性を提供するものである。例えば本
発明は、厚さがほぼ均一な、相対的に薄く形成しうる埋
込酸化多孔質シリコン層を有し、所定のＳｉ島状部の下
に於いてシリコンの多孔質の均一性の改善された構造体
を提供する。
［発明が解決しようとする問題点コ 本発明の目的は表面の単結晶シリコン領域が所定の厚さ
を有する二酸化シリコンの均一な層によってシリコン本
体の残部から分離された半導休講４− 進体を製造する方法を提供する事である。
［問題点を解決するための手段］ 本発明に従って、酸化された多孔質シリコン層によって
相互に分離された複数個の単結晶シリコン領域を有する
新規な改良された半導体構造体を形成するための方法が
提供される。該方法は、所定の導電型のシリコン本体に
於いて、所定の陽極エツチング条件の下で周辺のシリコ
ン材よりエツチング速度が遅い一組の埋込領域を形成す
る工程を含んでいる。同じ陽極エツチング条件の下に於
いて、周囲のシリコン材よりも陽極処理される速度が遅
い一組の表面領域も形成される。これらの表面領域は、
隣接する埋込領域間のスペースと重なり、よって下方の
埋込領域と部分的に重なる様に形成する。２組の領域が
これらの間にシリコン層（上記２組の領域よりも速く陽
極処理される）を画成する。次に、表面領域間及び埋込
領域間のシリコン並びに２組の領域間の部分を多孔質シ
リコンに選択的に変換するために構造体を陽極エチチン
グする。次にこの多孔質シリコンを酸化によつて二酸化
シリコンに変換する。生成された構造体は二酸化シリコ
ン層によって相互に並びに残りのシリコン本体から分離
された単結晶シリコン領域を有している。表面領域と埋
込領域の相対的位置を予じめ選択する事によって、二酸
化シリコン層の位置及び寸法が決まる。即ち、構造体の
絶縁層である二酸化シリコン層を均一な厚さとなる様に
、必要に応じて薄くする事ができる。
Ｐ型シリコン本体を用いる本発明の実施例に於いて、埋
込領域及び表面領域はイオン注入によって形成したＮ型
導電率の領域である。−組の埋込領域及び−組の表面領
域の間のシリコンの部分は、それが陽極処理され、酸化
される事によって、酸化多孔質シリコン層について所望
の厚さが得られる様に予じめ設定される。このシリコン
部分もまたＰ１型材に変換する様にイオン注入によって
濃密にドープされる。これはＰ型シリコン部の残部に対
してその優先的エツチング特性を助長するために行なう
。これはＮ型領域の陽極エツチング特性に関しては更に
一層顕著である。多孔質シリコン層の酸化に続いて酸化
した多孔質シリコン層を緻密化するために構造体をアニ
ールする事ができる。
［実施例］ 第２図に於いて、Ｐ型ドーパント濃度が１０１６原子／
ｄであるＰ型もしくはＰ−型のシリコン本体１０を示す
。この本体の上に二酸化シリコン層２０が形成される。
二酸化シリコン層は熱的に成長もしくは付着され、２５
０人ないし４５０人の厚さであるのが好ましい。二酸化
シリコン層２０の上に例えばアルミニウムの様なマスク
層を付着する。そして埋込領域の相対的横方向位置並び
に相互の距離を定めるために公知のマスク技術を用いて
パターン化する。第３図に於いてパターン化したアルミ
ニウム層２４を示す。これは二酸化シリコン層２０の露
出した部分をエツチングするために用いる。Ｎ型埋込領
域３０を形成するために、アルミニウム層２４をイオン
注入してマスクとして用い、Ｎ型のイオン（例えば燐）
をシリコン本体１０に注入する。次いでアルミニウム・
マスク７− ２４を公知のアルミニウムのエツチング工程によって除
去する。表面領域５０の位置及び寸法を画成するために
パターン化した二酸化シリコン層２０をマスク整合手段
として用い、第４図に示す様にフォトレジスト・マスク
４０を形成する。次にパターン化した二酸化シリコン層
２０を除去し、イオン注入マスクとしてフォトレジスト
・マスク４ｏを用いてＮ型表面領域５０を形成する。次
に公知のフォトレジスト・エツチング技術を用いてフォ
トレジスト・マスク４０を除去する。第５図に示す様に
隣接するＮ型領域５０の間のＰ副領域５２の中心が埋込
領域３０の中心の上方に来る様に表面領域５０を形成す
る。同様に、隣接する埋込領域３ｏの間のＰ要領域３２
は表面領域５０の中心に来る様に中心合わせする。第５
図に示す様にＮ型表面領域５０及びＮ型埋込領域３０の
組が、Ｐ要領域３２及び５２並びにＮ型領域の２つの組
の間のＰ副領域６２の位置を定める。領域５２．６２及
び３２は、Ｐ型イオン（例えばホウ素）をイオン注入す
る事によってＰ“にしうる。イオン８− 注入はイオンの分布が２組のＮ領域の間の成る位置（典
型例としてはシリコン本体中１μｍの深さの位置）に於
いて例えば１０１ｇ原子／ｃＸＲのピークを呈する様に
行なう。これによって、領域３２．５２及び６２の、シ
リコン本体１０の残部のＰ型材料に対する優先的陽極エ
ツチング特性が助長される。次にイオン注入したイオン
を活性化するために構造体をアニールする。もしも領域
３ｏ及び５０がＶ族元素のＮ型イオンの注入によって形
成され、領域３２．５２及び６２が■族元素のＰ型イオ
ンの注入によって形成されるならば、このアニール工程
は約９５０℃、約３０分の条件で実施すべきである。
次に、Ｐ＋型領域３２．６２及び５２に於けるシリコン
を第６図に示す様に多孔質シリコン領域３２ａ、６２ａ
及び５２ａに変換する溶液に於いてそれらのＰ＋型領域
を陽極エツチングする。この工程は前述の米国特許第３
９１９０６０号明細書に開示される公知の手順で実施す
る事ができる。
基本的には、この手順は多孔質を呈するに十分な電流密
度（例えば２ないし１００ｍＡ／ａ＃）を用いてＨＦ水
溶液に於いて構造体を陽極処理するプロセスを含む。陽
極処理溶液は１２％ないし１５％の範囲でＨＦを含有す
べきである。ＨＦの濃度はデバイスの形態、ドーパント
濃度、溶液の温度、電流密度、照度等に依存する。シリ
コン本体を陽極とし、溶液内の適当なプレートを陰極と
して用いる。シリコンに関する選択された多孔率は例え
ば５０％ないし８０％である。陽極処理溶液に於けるＨ
Ｆ濃度、照度、溶液の温度及び変換すべきシリコンのド
ーピング濃度を変える事によって、多孔率を変える事が
できる。第６図の構造体に於いて、陽極処理プロセスは
領域５２ａを通して始まり、次いて層６２ａに於いて横
方向に拡がり、最終的に領域３２ａに達する。よって陽
極エツチングはＮ型領域によってこれらの間のシリコン
部分に制限される。次に、構造体を約７ｏｏ℃ないし１
０００℃の酸化雰囲気にさらす事によって酸化させる。
多孔質シリコン領域（シリコン本体の残部よりも相当速
く酸化する）は第１図に示す様に二酸化シリコン（５２
ｂ、６２ｂ及び３２ｂ）に変換される。同時に、構造体
の表面にＳ　ｉ　０２層７２も形成される。多孔質シリ
コンを酸化するのに用いた酸化処理温度よりも高い温度
で構造体をアニールしてもよい。これによって多孔質二
酸化シリコン領域は前述の米国特許第４０１６０１７号
明細書に開示される様に緻密化する事ができる。緻密化
された二酸化シリコンの呈する結果的な特性はアニール
時間、温度、並びに元の多孔質シリコン領域の多孔率に
依存する。この様なプロセスのステップは窒素もしくは
その他の適当な不活性ガス雰囲気あるいは酸化雰囲気に
於いて行なう事ができる。米国特許第４０１６０１７号
明細書はこれらのパラメータの異った組合せについて開
示している。例えば、約１１５０℃より高い温度で２時
間の場合、多孔質二酸化シリコンを十分に緻密化するの
に十分であろう。二酸化シリコン層７２を取り除く事が
可能であり、相互に及びシリコン本体から二酸化シリコ
ン材によって分離されたＮ型単結晶シリコン領域５０内
にデバイスを１１− 設けることができる。
この方法の一変形として、構造体の埋込領域３０及び表
面領域５０は夫々シリコン本体の予じめ選択した部分に
水素イオン（陽子）を注入する事によって形成される。
注入された陽子はシリコンに於いてドナーを生じる。陽
子を注入した領域は陽極処理雰囲気に於いてＮ導電型の
領域の様にふるまう。もしも陽子が埋込領域及び表面領
域を形成するために用いられるならば、イオンを活性化
するために構造体を相対的に低い温度で加熱しなければ
ならない。例えば、構造体は約３０分間４ｏＯ℃ないし
５００℃に加熱するべきである。
更に、もしも２組のＮ型領域の間の部分並びに隣接する
Ｎ型領域の間の部分をＰ“にするべきであるならば、シ
リコン本体の所定の部分は、埋込領域３０及び表面領域
５０の形成前にＰ＋にするべきである。次に、Ｐ型イオ
ンを活性化するために７００’Ｃないし１０００℃の温
度で構造体をアニールしなければならない。続いて埋込
領域及び表面領域を形成するためにマスキング及び水素
の１２− イオン注入が行なわれる。多孔質シリコン領域を形成し
、酸化した後、埋込領域及び表面領域に於ける陽子を拡
散させるために、約３０分間約７゜０℃で加熱する事が
できる。これによってこれら２組の領域は陽子のイオン
注入前の元の導電型（この例ではＰ型）に戻る。生成さ
れた構造体は第７図に示す様にＰ導電型の誘電分離され
た単結晶シリコン領域３０ａ及び５０ａを有する。
［発明の効果コ 本発明によって、表面の単結晶シリコン領域が所定の厚
さを有する二酸化シリコンの均一な層によってシリコン
本体の残部から分離された半導体構造体の製造方法が提
供される。
【図面の簡単な説明】
第１図は本発明によって形成された構造体を示す。第２
図ないし第６図は本発明のプロセスを説明する図である
。第７図は本発明の詳細な説明する図である。 １０・・・・シリコン本体、２ｏ・・・・二酸化シリコ
ン層、２４・・・・アルミニウム・マスク層、３ｏ・・
・・Ｎ型埋込領域、４０・・・・フォトレジスト・マス
ク、５０・・・・Ｎ型表面領域、３２ａ、５２ａ、６２
ａ・・・・多孔質シリコン領域、３２ｂ、５２’ｂ、６
２ｂ・・・・二酸化シリコン領域。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人　弁理士　山　本　仁　朗 （外１名） １５−

Claims (1)

  1. 【特許請求の範囲】 誘電分離された単結晶シリコン領域を有する半導体構造
    体の製造方法において、 所定の陽極処理条件の下に於いて隣接するシリコン領域
    よりもエツチング速度が遅い一組の埋込領域を所定の導
    電型のシリコン本体内に形成する工程と、 上記陽極処理条件の下に於いて周囲のシリコン領域より
    もエツチング速度が遅い一組の表面領域を形成する工程
    であって、該領域が隣接する上記埋込領域間の領域の上
    方を覆い且つ上記隣接する埋込領域の上方を部分的に覆
    うと共に、上記埋込領域及び上記表面領域が上記所定の
    陽極処理条件の下に於いて上記埋込領域及び上記表面領
    域よりもエツチング速度の速い上記シリコン本体に於け
    る部分を画成する様に上記−組の表面領域を形成する工
    程と、 上記卸込領域相互間の領域、上記表面領域相互間の領域
    並びに上記二組の領域相互間の上記シリコン本体に於け
    る部分を選択的に多孔質シリコン材に変換する様に上記
    シリコン本体を陽極エツチングする工程と、 上記シリコン本体を酸化雰囲気にさらす事によって上記
    多孔質シリコン材を二酸化シリコンに変換する工程とを
    含む事を特徴とする半導体構造体の製造方法。
JP60030659A 1984-04-27 1985-02-20 半導体構造体の製造方法 Pending JPS60231338A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/604,563 US4532700A (en) 1984-04-27 1984-04-27 Method of manufacturing semiconductor structures having an oxidized porous silicon isolation layer
US604563 1984-04-27

Publications (1)

Publication Number Publication Date
JPS60231338A true JPS60231338A (ja) 1985-11-16

Family

ID=24420121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60030659A Pending JPS60231338A (ja) 1984-04-27 1985-02-20 半導体構造体の製造方法

Country Status (4)

Country Link
US (1) US4532700A (ja)
EP (1) EP0159655B1 (ja)
JP (1) JPS60231338A (ja)
DE (1) DE3571892D1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2559960B1 (fr) * 1984-02-20 1987-03-06 Solems Sa Procede de formation de circuits electriques en couche mince et produits obtenus
JPS61170618A (ja) * 1985-01-24 1986-08-01 Toyota Central Res & Dev Lab Inc 流速検出用半導体センサ
US4627883A (en) * 1985-04-01 1986-12-09 Gte Laboratories Incorporated Method of forming an isolated semiconductor structure
GB8523848D0 (en) * 1985-09-27 1985-10-30 Secr Defence Producing isolated silicon structures
US4862232A (en) * 1986-09-22 1989-08-29 General Motors Corporation Transistor structure for high temperature logic circuits with insulation around source and drain regions
US4849370A (en) * 1987-12-21 1989-07-18 Texas Instruments Incorporated Anodizable strain layer for SOI semiconductor structures
US4982263A (en) * 1987-12-21 1991-01-01 Texas Instruments Incorporated Anodizable strain layer for SOI semiconductor structures
US5136344A (en) * 1988-11-02 1992-08-04 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
US5023200A (en) * 1988-11-22 1991-06-11 The United States Of America As Represented By The United States Department Of Energy Formation of multiple levels of porous silicon for buried insulators and conductors in silicon device technologies
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
US5193098A (en) * 1989-01-27 1993-03-09 Spectra Diode Laboratories, Inc. Method of forming current barriers in semiconductor lasers
US5219785A (en) * 1989-01-27 1993-06-15 Spectra Diode Laboratories, Inc. Method of forming current barriers in semiconductor lasers
GB8927709D0 (en) * 1989-12-07 1990-02-07 Secretary Of The State For Def Silicon quantum wires
US5110755A (en) * 1990-01-04 1992-05-05 Westinghouse Electric Corp. Process for forming a component insulator on a silicon substrate
JPH05217824A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体ウエハ及びその製造方法
JP3261685B2 (ja) * 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
US5331180A (en) * 1992-04-30 1994-07-19 Fujitsu Limited Porous semiconductor light emitting device
DE4231310C1 (de) * 1992-09-18 1994-03-24 Siemens Ag Verfahren zur Herstellung eines Bauelementes mit porösem Silizium
DE4310205C1 (de) * 1993-03-29 1994-06-16 Siemens Ag Verfahren zur Herstellung einer Lochstruktur in einem Substrat aus Silizium
US5421958A (en) * 1993-06-07 1995-06-06 The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration Selective formation of porous silicon
US5963838A (en) * 1993-06-22 1999-10-05 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device having wiring layers within the substrate
US5420049A (en) * 1993-09-09 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of controlling photoemission from porous silicon using ion implantation
US5597738A (en) * 1993-12-03 1997-01-28 Kulite Semiconductor Products, Inc. Method for forming isolated CMOS structures on SOI structures
US5494859A (en) * 1994-02-04 1996-02-27 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
JPH0864674A (ja) * 1994-08-04 1996-03-08 Lg Semicon Co Ltd 半導体素子の絶縁方法
DE19501838A1 (de) * 1995-01-21 1996-07-25 Telefunken Microelectron Verfahren zum Herstellen von SOI-Strukturen
US6021675A (en) * 1995-06-07 2000-02-08 Ssi Technologies, Inc. Resonating structure and method for forming the resonating structure
CA2176052A1 (en) * 1995-06-07 1996-12-08 James D. Seefeldt Transducer having a resonating silicon beam and method for forming same
DE19638881A1 (de) * 1996-09-21 1998-04-02 Forschungszentrum Juelich Gmbh Verfahren und Vorrichtung zur beleuchtungsunterstützten Strukturierung von porösem Silicium
DE19803852C2 (de) * 1998-01-31 2003-12-18 Bosch Gmbh Robert Verfahren zur Herstellung beidseitig oxidierter Siliziumwafer
US6762057B1 (en) * 1998-10-23 2004-07-13 Micron Technology, Inc. Separation apparatus including porous silicon column
US7115422B1 (en) 1998-10-23 2006-10-03 Micron Technology, Inc. Separation apparatus including porous silicon column
US5950094A (en) * 1999-02-18 1999-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating fully dielectric isolated silicon (FDIS)
US6312581B1 (en) * 1999-11-30 2001-11-06 Agere Systems Optoelectronics Guardian Corp. Process for fabricating an optical device
DE10054484A1 (de) * 2000-11-03 2002-05-08 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
US7244513B2 (en) * 2003-02-21 2007-07-17 Nano-Proprietary, Inc. Stain-etched silicon powder
US7569412B2 (en) * 2003-12-16 2009-08-04 Robert Bosch Gmbh Method for manufacturing a diaphragm sensor
JP2005229062A (ja) * 2004-02-16 2005-08-25 Canon Inc Ｓｏｉ基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51280A (ja) * 1974-06-18 1976-01-05 Matsushita Electric Ind Co Ltd Handotaishusekikairokitaino seizohoho
JPS51278A (ja) * 1974-06-18 1976-01-05 Matsushita Electric Ind Co Ltd Handotaishusekikairokitaino seizohoho
JPS5188192A (en) * 1975-01-31 1976-08-02 Handotaisochino seizohoho

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same
US3919060A (en) * 1974-06-14 1975-11-11 Ibm Method of fabricating semiconductor device embodying dielectric isolation
US4016017A (en) * 1975-11-28 1977-04-05 International Business Machines Corporation Integrated circuit isolation structure and method for producing the isolation structure
US4104090A (en) * 1977-02-24 1978-08-01 International Business Machines Corporation Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation
JPS55143046A (en) * 1979-04-24 1980-11-08 Nec Corp Semiconductor device
FR2472268A1 (fr) * 1979-12-21 1981-06-26 Thomson Csf Procede de formation de caisson dans des circuits integres
US4380865A (en) * 1981-11-13 1983-04-26 Bell Telephone Laboratories, Incorporated Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation
JPS58107645A (ja) * 1981-12-22 1983-06-27 Clarion Co Ltd 半導体装置の製法
JPS58194353A (ja) * 1982-05-07 1983-11-12 Seiko Instr & Electronics Ltd 素子分離層の形成方法
JPS6084833A (ja) * 1983-10-14 1985-05-14 Matsushita Electric Works Ltd 絶縁分離方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51280A (ja) * 1974-06-18 1976-01-05 Matsushita Electric Ind Co Ltd Handotaishusekikairokitaino seizohoho
JPS51278A (ja) * 1974-06-18 1976-01-05 Matsushita Electric Ind Co Ltd Handotaishusekikairokitaino seizohoho
JPS5188192A (en) * 1975-01-31 1976-08-02 Handotaisochino seizohoho

Also Published As

Publication number Publication date
EP0159655A3 (en) 1987-03-04
DE3571892D1 (en) 1989-08-31
US4532700A (en) 1985-08-06
EP0159655A2 (en) 1985-10-30
EP0159655B1 (en) 1989-07-26

Similar Documents

Publication Publication Date Title
JPS60231338A (ja) 半導体構造体の製造方法
US6800518B2 (en) Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering
US4242791A (en) High performance bipolar transistors fabricated by post emitter base implantation process
US4498227A (en) Wafer fabrication by implanting through protective layer
US4016017A (en) Integrated circuit isolation structure and method for producing the isolation structure
EP0035126A2 (en) Bipolar transistor and process for fabricating same
WO1992009104A1 (en) Silicon-on-porous-silicon; method of production and material
EP0044426B1 (en) Method for forming an integrated injection logic circuit
US4354307A (en) Method for mass producing miniature field effect transistors in high density LSI/VLSI chips
US5637529A (en) Method for forming element isolation insulating film of semiconductor device
US3950188A (en) Method of patterning polysilicon
US4045249A (en) Oxide film isolation process
KR100861739B1 (ko) 수정된 실리콘으로의 저-도스량 산소 주입에 의한 얇은매립 산화물
US4451303A (en) Diffusion of aluminum
US4586243A (en) Method for more uniformly spacing features in a semiconductor monolithic integrated circuit
US4627883A (en) Method of forming an isolated semiconductor structure
JPS6289357A (ja) バイポ−ラ集積回路において低欠陥密度の低固有抵抗領域を製造する方法
JPH01295438A (ja) 半導体装置の製造方法
US4544940A (en) Method for more uniformly spacing features in a lateral bipolar transistor
US6096663A (en) Method of forming a laterally-varying charge profile in silicon carbide substrate
RU2107972C1 (ru) Способ изготовления биполярных планарных n-p-n-транзисторов
EP1716592A1 (en) FORMATION OF PATTERNED SILICON-ON-INSULATOR (SOI)/SILICON-ON-NOTHING (SON) COMPOSITE STRUCTURE BY POROUS Si ENGINEERING
JPS5951745B2 (ja) 半導体装置の製造方法
KR100925136B1 (ko) 다공성 Ｓｉ 엔지니어링에 의한 패터닝된실리콘-온-인슐레이터(ＳＯＩ)/실리콘-온-낫싱 (ＳＯＮ)복합 구조물의 형성
KR19980084714A (ko) 반도체소자의 분리영역 제조방법