KR101293041B1 - 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR101293041B1
KR101293041B1 KR1020120065927A KR20120065927A KR101293041B1 KR 101293041 B1 KR101293041 B1 KR 101293041B1 KR 1020120065927 A KR1020120065927 A KR 1020120065927A KR 20120065927 A KR20120065927 A KR 20120065927A KR 101293041 B1 KR101293041 B1 KR 101293041B1
Authority
KR
South Korea
Prior art keywords
gas
silicon
based gas
amine
film
Prior art date
Application number
KR1020120065927A
Other languages
English (en)
Other versions
KR20130000338A (ko
Inventor
츠요시 타케다
타케토시 사토
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20130000338A publication Critical patent/KR20130000338A/ko
Application granted granted Critical
Publication of KR101293041B1 publication Critical patent/KR101293041B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

실리콘계 가스와 아민계 가스를 사용하여 SiC 등의 SiC계의 막을 저온에서 성막할 수 있는 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체를 제공한다.
기판(200)을 처리실(201) 내에 수용하는 공정; 및 가열된 처리실(201) 내로 실리콘계 가스와 아민계 가스를 공급하여 기판(200) 상에 실리콘 및 탄소를 포함하는 막을 형성하는 공정;을 포함하고, 실리콘 및 탄소를 포함하는 막을 형성하는 공정은, 처리실(201) 내로 실리콘계 가스와 아민계 가스를 공급하여, 실리콘계 가스와 아민계 가스를 처리실(201) 내에 봉입하는 공정; 실리콘계 가스와 아민계 가스를 처리실(201) 내에 봉입한 상태를 유지하는 공정; 및 처리실(201) 내를 배기하는 공정;을 포함한다.

Description

반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, METHOD OF PROCESSING SUBSTRATE, SUBSTRATE PROCESSING APPARATUS AND COMPUTER-READABLE MEDIUM HAVING THEREON PROGRAM PERFORMING FUNCTION EMBODYING THE SAME}
본 발명은, 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체에 관한 것이고, 특히, SiC 등의 SiC계의 막을 성막하는 공정을 구비하는 반도체 장치의 제조 방법, 기판 처리 방법, 상기 처리에 바람직하게 사용되는 기판 처리 장치 및 기록 매체에 관한 것이다.
SiC 등의 SiC계의 막은, 에칭 내성 및 산화 내성이 높은 절연막으로서, 트랜지스터의 게이트 전극 주변이나 배선 구조에 적용할 수 있다.
1. 일본 특허 공개 2006-156664호 공보
통상의 서멀 프로세스(thermal process)에서는, 가연성 가스와 지연성 가스를 이용하여 성막이 수행된다. 상온에 있어서는, 가연성 가스끼리는 열역학적으로는 반응하지 않는 계(系)이기 때문에, 통상의 서멀 프로세스에서는 가연성 가스끼리를 이용하는 것은 생각하기 어렵다.
그렇지만, 본 발명자들은, 가연성 가스끼리의 조합인 실리콘계 가스와 아민계 가스를 사용하여, 서멀 프로세스에 의해, SiC 등의 SiC계의 막을 저온에서 성막할 수 있는 수법을 추구하기 위해 연구를 수행하였다.
본 발명의 주 목적은, 실리콘계 가스와 아민계 가스를 사용하여 SiC 등의 SiC계의 막을 저온에서 성막할 수 있는 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체를 제공하는 것에 있다.
본 발명의 일 형태에 의하면,
기판을 처리실 내에 수용하는 공정과,
가열된 상기 처리실 내로 실리콘계 가스와 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 공정, 을 포함하고,
상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은,
상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정과,
상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입(封入)한 상태를 유지하는 공정과,
상기 처리실 내를 배기하는 공정,
을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 형태에 의하면,
기판을 처리실 내에 수용하는 공정과,
가열된 상기 처리실 내로 실리콘계 가스와 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 공정, 을 포함하고,
상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은,
상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정과,
상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정과,
상기 처리실 내를 배기하는 공정,
을 포함하는 기판 처리 방법이 제공된다.
본 발명의 또 다른 형태에 의하면,
기판을 수용하는 처리실과,
상기 처리실 내를 가열하는 히터와,
상기 처리실 내로 실리콘계 가스를 공급하는 실리콘계 가스 공급계와,
상기 처리실 내로 아민계 가스를 공급하는 아민계 가스 공급계와,
상기 처리실 내를 배기하는 배기계와,
기판을 수용한 가열된 상태의 상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 처리를 수행하고, 그 때, 상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 처리와, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 처리와, 상기 처리실 내를 배기하는 처리, 가 수행되도록, 상기 히터, 상기 실리콘계 가스 공급계, 상기 아민계 가스 공급계 및 상기 배기계를 제어하는 제어부,
를 포함하는 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에 의하면,
기판 처리 장치의 처리실 내에 기판을 수용하는 순서와,
가열된 상기 처리실 내로 실리콘계 가스와 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 순서,
를 컴퓨터에 실행시키고,
상기 실리콘 및 탄소를 포함하는 막을 형성하는 순서에 있어서,
상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 순서와,
상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 순서와,
상기 처리실 내를 배기하는 순서,
를 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
본 발명에 의하면, 실리콘계 가스와 아민계 가스를 사용하여 SiC 등의 SiC계의 막을 저온에서 성막할 수 있는 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체가 제공된다.
도 1은 본 발명의 실시 형태에서 바람직하게 이용할 수 있는 기판 처리 장치의 종형(縱型) 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 실시 형태에서 바람직하게 이용할 수 있는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 실시 형태의 성막 시퀀스를 설명하기 위한 도면이다.
도 4는 본 발명의 실시 형태의 성막 시퀀스의 다른 예를 설명하기 위한 도면이다.
도 5는 본 발명의 실시 형태의 성막 시퀀스의 또 다른 예를 설명하기 위한 도면이다.
도 6은 본 발명의 실시 형태의 성막 시퀀스의 또 다른 예를 설명하기 위한 도면이다.
도 7은 본 발명의 실시예 1에서 형성한 SiC막의, 1사이클 당의 반응 계속 시간(디실란 가스의 공급 정지 시간)과 SiC막 중의 탄소(C) 및 질소(N)의 농도와의 관계를 도시하는 도면이다.
도 8은 본 발명의 실시예 2에서 형성한 SiC막의, 1사이클 당의 반응 계속 시간(디실란 가스의 공급 정지 시간)과 SiC막 중의 탄소(C) 및 질소(N)의 농도와의 관계를 도시하는 도면이다.
도 9는 본 발명의 실시 형태에서 바람직하게 이용할 수 있는 기판 처리 장치의 컨트롤러의 개략 구성도이다.
이하, 본 발명의 바람직한 실시 형태에 대하여 설명한다.
본 발명자들이, 가연성 가스끼리의 조합인 실리콘계 가스와 아민계 가스를 사용하여 SiC 등의 SiC계의 막을 저온에서 성막하는 것을 예의(銳意) 연구한 결과, 저온 영역에서도 가연성 가스끼리의 조합인 실리콘계 가스와 아민계 가스를 이용하여, 논 플라즈마로 SiC계의 막을 형성할 수 있는 것을 찾아냈다. 즉 저온 영역에서도, 가연성 가스인 실리콘계 가스와 아민계 가스를 각각 기상(氣相)에서 열적으로 분해시켜, 래디컬 상태의 활성종으로 함으로써, 분해에 의해 생긴 물질끼리를 반응시키는 것이 가능해지고, 그것에 의해 SiC계의 막을 형성할 수 있는 것을 찾아냈다. 본 발명의 바람직한 실시 형태는, 본 발명자들이 찾아낸 이들의 지견(知見)에 기초하는 것이다.
또한 본 명세서에서는, SiC계의 막이라는 용어는, 적어도 실리콘(Si)과 탄소(C)를 포함하는 막을 의미하고 있으며, 이것에는 실리콘 탄화막(SiC막) 외에, 예컨대, 실리콘 산탄화막(SiOC막), 실리콘 탄질화막(SiCN막), 실리콘 산탄질화막(SiOCN막) 등도 포함된다.
이하 도면을 참조하여, 본 발명의 바람직한 실시 형태에 대하여 보다 상세하게 설명한다.
도 1은 본 발명의 바람직한 실시 형태에서 바람직하게 이용할 수 있는 기판 처리 장치의 종형 처리로를 설명하기 위한 개략 구성도이며, 처리로(202) 부분을 종단면도로 도시하고 있다. 도 2는 본 발명의 바람직한 실시 형태에서 바람직하게 이용할 수 있는 종형 처리로를 설명하기 위한 개략 구성도이며, 처리로(202) 부분을 도 1의 A-A선 횡단면도로 도시하고 있다.
도 1에 도시되어 있는 바와 같이, 처리로(202)는 가열 수단(가열 기구)으로서의 히터(207)를 포함한다. 히터(207)는 원통 형상[同筒狀]이며, 보지(保持)판으로서의 히터 베이스(도시하지 않음)에 지지되는 것에 의해 수직으로 설치되어 있다. 또한 히터(207)는, 후술하는 바와 같이 가스를 열로 분해시켜서 활성화시키는 활성화 기구로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응 용기(처리 용기)를 구성하는 반응관(203)이 배설(配設)되어 있다. 반응관(203)은, 예컨대 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료로부터 이루어지고, 상단이 폐색(閉塞)하고 하단이 개구(開口)한 원통 형상으로 형성되어 있다. 반응관(203)의 통중공부(筒中空部)에는 처리실(201)이 형성되어 있고, 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세에서 수직 방향으로 다단으로 정렬한 상태로 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 제1 노즐(249a), 제2 노즐(249b), 제3 노즐(249c), 제4 노즐(249d)이 배치되어 있고, 각각이 반응관(203)의 하부를 관통하도록 설치되어 있다. 제1 노즐(249a), 제2 노즐(249b), 제3 노즐(249c), 제4 노즐(249d)에는, 제1 가스 공급관(232a), 제2 가스 공급관(232b), 제3 가스 공급관(232c), 제4 가스 공급관(232d)이 각각 접속되어 있다. 이와 같이, 반응관(203)에는 4개의 노즐(249a, 249b, 249c, 249d)과, 4개의 가스 공급관(232a, 232b, 232c, 232d)이 설치되어 있고, 처리실(201) 내로 복수 종류, 여기에서는 4종류의 가스를 공급할 수 있도록 구성되어 있다. 또한 반응관(203)의 하방에, 반응관(203)을 지지하는 금속제의 매니폴드를 설치하고, 각 노즐을 이 금속제의 매니폴드의 측벽을 관통하도록 설치하여도 좋다. 이 경우 이 금속제의 매니폴드에, 또한 후술하는 배기관(231)을 설치하도록 하여도 좋다. 또한 이 경우에도, 배기관(231)을 금속제의 매니폴드가 아닌 반응관(203)의 하부에 설치하도록 하여도 좋다. 이와 같이, 처리로의 노구(爐口)부를 금속제로 하여, 이 금속제의 노구부에 노즐 등을 설치하도록 하여도 좋다.
제1 가스 공급관(232a)에는 상류 방향으로부터 순서대로 유량 제어기(유량 제어부)인 매스플로우 컨트롤러(241a)(MFC) 및 개폐 밸브인 밸브(243a)가 설치되어 있다. 또한 제1 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 제1 불활성 가스 공급관(232e)이 접속되어 있다. 이 제1 불활성 가스 공급관(232e)에는, 상류 방향으로부터 순서대로, 유량 제어기(유량 제어부)인 매스플로우 컨트롤러(241e) 및 개폐 밸브인 밸브(243e)가 설치되어 있다. 또한 제1 가스 공급관(232a)의 선단부에는, 전술한 제1 노즐(249a)이 접속되어 있다. 제1 노즐(249a)은, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에 있어서의 원호 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향하여 상승[立上]하도록 설치되어 있다. 제1 노즐(249a)은 L자형의 롱 노즐로서 구성되어 있다. 제1 노즐(249a)의 측면에는 가스를 공급하는 가스 공급공(孔)(250a)이 설치되어 있다. 가스 공급공(250a)은 반응관(203)의 중심을 향하도록 개구하고 있다. 이 가스 공급공(250a)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 설치되고, 각각이 동일한 개구 면적을 가지고, 또한 같은 개구 피치로 설치되어 있다. 주로 제1 가스 공급관(232a), 매스플로우 컨트롤러(241a), 밸브(243a), 제1 노즐(249a)에 의해 제1 가스 공급계가 구성된다. 또한 주로 제1 불활성 가스 공급관(232e), 매스플로우 컨트롤러(241e), 밸브(243e)에 의해 제1 불활성 가스 공급계가 구성된다.
제2 가스 공급관(232b)에는 상류 방향으로부터 순서대로 유량 제어기(유량 제어부)인 매스플로우 컨트롤러(24lb)(MFC) 및 개폐 밸브인 밸브(243b)가 설치되어 있다. 또한 제2 가스 공급관(232b)의 밸브(243b)보다도 하류측에는, 제2 불활성 가스 공급관(232f)이 접속되어 있다. 이 제2 불활성 가스 공급관(232f)에는, 상류 방향으로부터 순서대로, 유량 제어기(유량 제어부)인 매스플로우 컨트롤러(241f) 및 개폐 밸브인 밸브(243f)가 설치되어 있다. 또한 제2 가스 공급관(232b)의 선단부에는, 전술한 제2 노즐(249b)이 접속되어 있다. 제2 노즐(249b)은, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에 있어서의 원호 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향하여 상승하도록 설치되어 있다. 제2 노즐(249b)은 L자형의 롱 노즐로서 구성되어 있다. 제2 노즐(249b)의 측면에는 가스를 공급하는 가스 공급공(250b)이 설치되어 있다. 가스 공급공(250b)은 반응관(203)의 중심을 향하도록 개구하고 있다. 이 가스 공급공(250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 설치되어, 각각이 동일한 개구 면적을 가지고, 또한 같은 개구 피치로 설치되어 있다. 주로 제2 가스 공급관(232b), 매스플로우 컨트롤러(24lb), 밸브(243b), 제2 노즐(249b)에 의해 제2 가스 공급계가 구성된다. 또한 주로 제2 불활성 가스 공급관(232f), 매스플로우 컨트롤러(241f), 밸브(243f)에 의해 제2 불활성 가스 공급계가 구성된다.
제3 가스 공급관(232c)에는 상류 방향으로부터 순서대로 유량 제어기(유량 제어부)인 매스플로우 컨트롤러(241c)(MFC) 및 개폐 밸브인 밸브(243c)가 설치되어 있다. 또한 제3 가스 공급관(232c)의 밸브(243c)보다도 하류측에는, 제3 불활성 가스 공급관(232g)이 접속되어 있다. 이 제3 불활성 가스 공급관(232g)에는, 상류 방향으로부터 순서대로, 유량 제어기(유량 제어부)인 매스플로우 컨트롤러(241g) 및 개폐 밸브인 밸브(243g)가 설치되어 있다. 또한 제3 가스 공급관(232c)의 선단부에는, 전술한 제3 노즐(249c)이 접속되어 있다. 제3 노즐(249c)은, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에 있어서의 원호 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향하여 상승하도록 설치되어 있다. 제3 노즐(249c)은 L자형의 롱 노즐로서 구성되어 있다. 제3 노즐(249c)의 측면에는 가스를 공급하는 가스 공급공(250c)이 설치되어 있다. 가스 공급공(250c)은 반응관(203)의 중심을 향하도록 개구하고 있다. 이 가스 공급공(250c)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 설치되어, 각각이 동일한 개구 면적을 가지고, 또한 같은 개구 피치로 설치되어 있다. 주로 제3 가스 공급관(232c), 매스플로우 컨트롤러(241c), 밸브(243c), 제3 노즐(249c)에 의해 제3 가스 공급계가 구성된다. 또한 주로 제3 불활성 가스 공급관(232g), 매스플로우 컨트롤러(241g), 밸브(243g)에 의해 제3 불활성 가스 공급계가 구성된다.
제4 가스 공급관(232d)에는 상류 방향으로부터 순서대로 유량 제어기(유량 제어부)인 매스플로우 컨트롤러(241d)(MFC) 및 개폐 밸브인 밸브(243d)가 설치되어 있다. 또한 제4 가스 공급관(232d)의 밸브(243d)보다도 하류측에는, 제4 불활성 가스 공급관(232h)이 접속되어 있다. 이 제4 불활성 가스 공급관(232h)에는, 상류 방향으로부터 순서대로, 유량 제어기(유량 제어부)인 매스플로우 컨트롤러(241h) 및 개폐 밸브인 밸브(243h)가 설치되어 있다. 또한 제4 가스 공급관(232d)의 선단부에는, 전술한 제4 노즐(249d)이 접속되어 있다. 제4 노즐(249d)은, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에 있어서의 원호 형상의 공간에 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향하여 상승하도록 설치되어 있다. 제4 노즐(249d)은 L자형의 롱 노즐로서 구성되어 있다. 제4 노즐(249d)의 측면에는 가스를 공급하는 가스 공급공(250d)이 설치되어 있다. 가스 공급공(250d)은 반응관(203)의 중심을 향하도록 개구하고 있다. 이 가스 공급공(250d)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 설치되고, 각각이 동일한 개구 면적을 가지고, 또한 같은 개구 피치로 설치되어 있다. 주로 제4 가스 공급관(232d), 매스플로우 컨트롤러(241d), 밸브(243d), 제4 노즐(249d)에 의해 제4 가스 공급계가 구성된다. 또한 주로 제4 불활성 가스 공급관(232h), 매스플로우 컨트롤러(241h), 밸브(243h)에 의해 제4 불활성 가스 공급계가 구성된다.
이와 같이 본 실시 형태에 있어서의 가스 공급의 방법은, 반응관(203)의 내벽과, 적재된 복수 매의 웨이퍼(200)의 단부(端部)로 정의되는 원호 형상의 종장(縱長)의 공간 내에 배치한 노즐(249a, 249b, 249c, 249d)을 경유하여 가스를 반송하고, 노즐(249a, 249b, 249c, 249d)에 각각 개구된 가스 공급공(250a, 250b, 250c, 250d)로부터 웨이퍼(200)의 근방에서 처음으로 반응관(203) 내에 가스를 분출시키고 있고, 반응관(203) 내에 있어서의 가스의 주된 흐름을 웨이퍼(200)의 표면과 평행한 방향, 즉 수평 방향으로 하고 있다. 이와 같은 구성으로 함으로써, 각 웨이퍼(200)에 균일하게 가스를 공급할 수 있고, 각 웨이퍼(200)에 형성되는 박막의 막 두께를 균일하게 할 수 있는 효과가 있다. 또한 반응 후의 잔(殘) 가스는, 배기구, 즉 후술하는 배기관(231)의 방향을 향하여 흐르지만, 이 잔 가스의 흐름의 방향은 배기구의 위치에 의해 적절히 특정되며, 수직 방향에 한한 것은 아니다.
제1 가스 공급관(232a)으로부터는, 실리콘계 가스가, 매스플로우 컨트롤러(241a), 밸브(243a), 제1 노즐(249a)을 개재하여 처리실(201) 내에 공급된다.
제2 가스 공급관(232b)으로부터는, 아민계 가스가 매스플로우 컨트롤러(24lb), 밸브(243b), 제2 노즐(249b)을 개재하여 처리실(201) 내에 공급된다.
제3 가스 공급관(232c)으로부터는, 산소 함유 가스가 매스플로우 컨트롤러(241c), 밸브(243c), 제3 노즐(249c)을 개재하여 처리실(201) 내에 공급된다.
제4 가스 공급관(232d)으로부터는, 질소 함유 가스가 매스플로우 컨트롤러(241d), 밸브(243d), 제4 노즐(249d)을 개재하여 처리실(201) 내에 공급된다.
불활성 가스 공급관(232e, 232f, 232g, 232h)으로부터는, 예컨대 질소(N2) 가스가 각각 매스플로우 컨트롤러(241e, 241f, 241g, 241h), 밸브(243e, 243f, 243g, 243h), 가스 공급관(232a, 232b, 232c, 232d), 가스 노즐(249a, 249b, 249c, 249d)을 개재하여 처리실(201) 내에 공급된다.
또한 예컨대 각 가스 공급관으로부터 전술한 바와 같은 가스를 각각 흘려보낼 경우, 제1 가스 공급계에 의해 실리콘계 가스 공급계가 구성된다. 또한 제2 가스 공급계에 의해 아민계 가스 공급계가 구성된다. 또한 제3 가스 공급계에 의해 산소 함유 가스 공급계가 구성된다. 또한 제4 가스 공급계에 의해 질소 함유 가스 공급계가 구성된다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치되어 있다. 도 2에 도시하는 바와 같이, 횡단면시(橫斷面視)에 있어서, 배기관(231)은, 반응관(203)의 제1 노즐(249a)의 가스 공급공(250a), 제2 노즐(249b)의 가스 공급공(250b), 제3 노즐(249c)의 가스 공급공(250c) 및 제4 노즐(249d)의 가스 공급공(250d)이 설치되는 측과 대향하는 측, 즉 웨이퍼(200)를 사이에 두고 가스 공급공(250a, 250b, 250c, 250d)과는 반대측에 설치되어 있다. 또한 도 1에 도시하는 바와 같이 종단면시(縱斷面視)에 있어서, 배기관(231)은 가스 공급공(250a, 250b, 250c, 250d)이 설치되는 개소(箇所)보다도 하방에 설치되어 있다. 이 구성에 의해, 가스 공급공(250a, 250b, 250c, 250d)으로부터 처리실(201) 내의 웨이퍼(200)의 근방에 공급된 가스는, 수평 방향 즉 웨이퍼(200)의 표면과 평행한 방향으로 향하여 흐른 후, 하방을 향하여 흘러, 배기관(231)으로부터 배기되는 것이 된다. 처리실(201) 내에 있어서의 가스의 주된 흐름이 수평 방향으로 향하는 흐름이 되는 것은 전술한 대로이다. 배기관(231)에는 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 개재하여 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. 또한 APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐(開閉)하는 것에 의해, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 수행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서 밸브 개도를 조절하는 것에 의해, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있는 밸브이다. 주로 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 또한 진공 펌프(246)를 배기계에 포함시켜 생각하여도 좋다. 배기계는, 진공 펌프(246)를 작동시키면서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 APC 밸브(244)의 밸브의 개도를 조절하는 것에 의해, 처리실(201) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있도록 구성되어 있다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 개체로서의 씰 캡(219)이 설치되어 있다. 씰 캡(219)은 반응관(203)의 하단에 수직 방향 하방으로부터 당접[當接]되도록 되어 있다. 씰 캡(219)은 예컨대 스텐레스 등의 금속으로부터 이루어지고, 원반 형상으로 형성되어 있다. 씰 캡(219)의 상면에는 반응관(203)의 하단과 당접하는 씰 부재로서의 O-링(220)이 설치되어 있다. 씰 캡(219)의 처리실(201)과 반대측에는, 보트를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은 씰 캡(219)을 관통하여, 후술하는 보트(217)에 접속되어 있고, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 씰 캡(219)은 반응관(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있고, 이것에 의해 보트(217)를 처리실(201) 내에 대하여 반입 반출하는 것이 가능해지고 있다.
기판 지지구로서의 보트(217)는, 예컨대 석영이나 탄화규소 등의 내열성 재료로부터 이루어지고, 복수 매의 웨이퍼(200)를 수평 자세로 하면서 또한 서로 중심을 갖춘 상태로 정렬시켜서 다단으로 지지하도록 구성되어 있다. 또한 보트(217)의 하부에는, 예컨대 석영이나 탄화규소 등의 내열성 재료로부터 이루어지는 단열 부재(218)가 설치되어 있어, 히터(207)로부터의 열이 씰 캡(219) 측에 전해지기 어려워지도록 구성되어 있다. 또한 단열 부재(218)는, 석영이나 탄화 규소 등의 내열성 재료로부터 이루어지는 복수 매의 단열판과, 이것들을 수평 자세에서 다단으로 지지하는 단열판 홀더를 구비한 구성으로 하여도 좋다.
반응관(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치되어 있고, 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)로의 전류 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포가 되도록 구성되어 있다. 온도 센서(263)는, 노즐(249a, 249b, 249c, 249d)과 마찬가지로 L자형으로 구성되어 있어, 반응관(203)의 내벽을 따라 설치되어 있다.
도 9에 도시되어 있는 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(121a)(Central Processing Unit), RAM(12lb)(Random Access Memory), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(12lb), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 개재하여, CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예컨대 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 독출(讀出) 가능하도록 격납(格納)되어 있다. 또한 프로세스 레시피는, 후술하는 기판 처리 공정에 있어서의 각 순서를 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 단순히 프로그램이라고도 말한다. 또한 본 명세서에 있어서 프로그램이라는 말을 이용한 경우는, 프로세스 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그 양방(兩方)을 포함하는 경우가 있다. 또한 RAM(12lb)은, CPU(121a)에 의해 읽어내진 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성되어 있다.
I/O 포트(121d)는, 전술한 매스플로우 컨트롤러(241a, 24lb, 241c, 241d, 241e, 241f, 241g, 241h), 밸브(243a, 243b, 243c, 243d, 243e, 243f, 243g, 243h), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 독출하여 실행하면서, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(121c)로부터 프로세스 레시피를 독출하도록 구성되어 있다. 그리고 CPU(121a)는, 독출된 프로세스 레시피의 내용에 따르도록, 매스플로우 컨트롤러(241a, 24lb, 241c, 241d, 241e, 241f, 241g, 241h)에 의한 각종 가스의 유량 조정 동작, 밸브(243a, 243b, 243c, 243d, 243e, 243f, 243g, 243h)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 진공 펌프(246)의 기동 및 정지, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
또한 컨트롤러(121)는, 전용 컴퓨터로서 구성되어 있는 경우에 한하지 않으며, 범용 컴퓨터로서 구성되어 있어도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(123)[예컨대, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기(磁氣) 디스크, CD나 DVD 등의 광 디스크, MO 등의 광 자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리]를 준비하고, 이러한 외부 기억 장치(123)를 이용하여 범용 컴퓨터에 프로그램을 인스톨하는 것 등에 의해, 본 실시 형태에 따른 컨트롤러(121)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은, 외부 기억 장치(123)를 개재하여 공급하는 경우에 한하지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여, 외부 기억 장치(123)를 개재하지 않고 프로그램을 공급하도록 하여도 좋다. 또한 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 말한다. 또한 본 명세서에 있어서 기록 매체라는 말을 사용하는 경우는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그 양방을 포함하는 경우가 있다.
다음으로, 상기 기판 처리 장치를 사용하여, 처리실(201) 내에 실리콘계 가스와 아민계 가스를 공급하여 기판으로서의 웨이퍼(200) 상에 실리콘 및 탄소를 포함하는 막(SiC계의 막)을 형성하는 방법에 대하여 설명한다. 본 실시 형태에서는, 실리콘계 가스로서 디실란(Si2H6) 가스를 사용하고, 아민계 가스로서 트리에틸아민[(C2H5)3N, 약칭 : TEA] 가스를 사용하여, 실리콘 및 탄소를 포함하는 막으로서 실리콘 탄화막(SiC막)을 형성한다. SiC막의 형성은, 논 플라즈마의 분위기 하에서 수행된다. 또한 본 실시 형태에서는, 웨이퍼(200)로서 반도체 실리콘 웨이퍼를 사용하고, 상기 실리콘 및 탄소를 포함하는 막(SiC계의 막)의 형성은, 반도체 장치의 제조 공정의 일 공정으로서 수행된다. 또한 SiC 등의 SiC계의 막은, 에칭 내성 및 산화 내성이 높은 절연막으로서, 트랜지스터 게이트 전극 주변이나 배선 구조에 바람직하게 이용할 수 있다.
복수 매의 웨이퍼(200)가 보트(217)에 장전(裝塡)(웨이퍼 차지)되면, 도 1에 도시되어 있는 바와 같이, 복수 매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져 처리실(201) 내에 반입(보트 로드)되어, 복수 매의 웨이퍼(200)는 처리실(201) 내에 수용된다. 이 상태에서, 씰 캡(219)은 O-링(220)을 개재하여 반응관(203)의 하단을 씰한 상태가 된다.
다음으로, 진공 펌프(246)를 작동시킨 상태에서 APC 밸브(244)를 서서히 전개(全開)하고, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내의 베이스 압력(진공도)을 1Pa 이하로 한다. 또한 진공 펌프(246)는, 적어도 웨이퍼(200)에 대한 처리가 종료할 때까지의 사이에는 상시 작동시킨 상태를 유지한다. 회전 기구(267)에 의해 보트(217)를 회전시킴으로써, 웨이퍼(200)를 회전시켜(웨이퍼 회전), 바람직하게는 예컨대 1rpm으로부터 10rpm의 범위 내에서 그 회전수를 일정하게 유지한다. 또한 회전 기구(267)에 의한 보트(217) 및 웨이퍼(200)의 회전은, 적어도 웨이퍼(200)에 대한 처리가 완료할 때까지의 사이에는 계속해서 수행된다. 히터(207)에 의해 처리실(201) 내를 가열함으로써, 처리실(201) 내의 온도를 원하는 온도로 하여서, 웨이퍼(200)의 온도를, 바람직하게는 예컨대 350℃∼450℃의 범위 내의 원하는 온도로 유지한다. 이 때, 처리실(201) 내가 원하는 온도 분포가 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)로의 전력 공급 상태가 피드백 제어된다(온도 조정). 또한 히터(207)에 의한 처리실(201) 내의 가열은, 적어도 웨이퍼(200)에 대한 처리가 완료할 때까지의 사이에는 계속해서 수행된다.
그 후 불활성 가스 공급관(232e, 232f)으로부터, 바람직하게는 예컨대 매분 몇 리터의 질소(N2) 가스를, 매스플로우 컨트롤러(241e, 241f), 밸브(243e, 243f), 가스 공급관(232a, 232b), 가스 노즐(249a, 249b)을 개재하여 처리실(201) 내에 공급하여, 임의의 압력으로 질소 퍼지를 몇 분간 실시하고, 그 후 질소 가스의 공급을 멈추고 질소 퍼지를 마친다.
그 후 APC 밸브(244)를 전개한 상태에서, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내의 베이스 압력을, 바람직하게는 예컨대 1Pa 이하로 한다. 처리실(201) 내의 압력이 1Pa 이하가 된 상태에서, APC 밸브(244)를 완전히 닫아, 밀폐 상태를 개시(開始)한다. 또한 이 때 APC 밸브(244)를 완전히 닫지 않고 약간 열어 두도록 하여도 좋다.
웨이퍼(200)의 온도를, 바람직하게는 예컨대 350℃∼450℃의 범위 내의 원하는 온도로 유지하고, 바람직하게는 예컨대 1rpm으로부터 10rpm의 범위 내의 원하는 회전수로 웨이퍼(200)의 회전을 유지하고, APC 밸브(244)를 완전히 닫은 상태에서, 실리콘계 가스로서 디실란(Si2H6)가스를, 제1 가스 공급관(232a)으로부터, 매스플로우 컨트롤러(241a), 밸브(243a), 제1 노즐(249a)을 개재하여 처리실(201) 내에 도입한다. 동시에 아민계 가스로서 트리에틸아민(TEA) 가스를, 제2 가스 공급관(232b)으로부터, 매스플로우 컨트롤러(24lb), 밸브(243b), 제2 노즐(249b)을 개재하여 처리실(201) 내에 도입한다. 이들의 조작에 의해, 디실란 가스 및 트리에틸아민 가스를 처리실(201) 내에 봉입한다(공정 A). 트리에틸아민 가스는, 바람직하게는 예컨대 0.1slm∼2slm의 범위 내의 원하는 유량으로 도입하고, 디실린 가스는, 바람직하게는 예컨대 0.05slm∼0.5slm의 범위 내의 원하는 유량으로 도입한다. 트리에틸아민 가스의 공급 시간은, 바람직하게는 예컨대 1초∼60초의 범위 내의 원하는 시간으로 하고, 디실란 가스의 공급 시간은, 바람직하게는 예컨대 1초∼10초의 범위 내의 원하는 시간으로 한다. 그리고 디실란 가스 및 트리에틸아민 가스를, 바람직하게는 예컨대 100∼2000Pa의 범위 내의 원하는 압력으로 처리실(201) 내에 봉입한다.
그 후 디실란 가스 및 트리에틸아민 가스의 처리실(201) 내로의 공급을 정지하고, APC 밸브(244)를 완전히 닫은 상태에서, 디실란 가스 및 트리에틸아민 가스의 처리실(201) 내로의 봉입 상태를 유지한다(공정 B).
또한 공정 A, 또는 공정 A 및 공정 B에서는, APC 밸브(244)를 완전히 닫지 않고 약간 열어둠으로써, 디실란 가스 및 트리에틸아민 가스를 약간 배기하여 가스의 흐름을 약간 형성하도록 하여도 좋다. 이 경우, 공정 A, 또는 공정 A 및 공정 B에 있어서, 디실란 가스 및 트리에틸아민 가스를 처리실(201) 내로 공급하면서 처리실(201) 내로부터 배기하고, 그 때, 디실란 가스 및 트리에틸아민 가스의 처리실(201) 내로부터의 배기 레이트를 디실란 가스 및 트리에틸아민 가스의 처리실(201) 내로의 공급 레이트보다도 작게 한 상태를 유지하는 것에 의해, 디실란 가스 및 트리에틸아민 가스를 약간 배기하도록 하여도 좋다. 즉 공정 A, 또는 공정 A 및 공정 B에 있어서, 토탈에서의 처리실(201) 내로부터의 가스 배기 레이트[소정의 압력에 있어서의 단위 시간 당의 토탈에서의 가스 배기량, 즉 배기 유량(체적 유량)]를 토탈에서의 처리실(201) 내로의 가스 공급 레이트[소정의 압력에 있어서 단위 시간 당의 토탈에서의 가스 공급량, 즉 공급 유량(체적 유량)]보다도 작게 한 상태를 유지함으로써, 디실란 가스 및 트리에틸아민 가스를 약간 배기하도록 하여도 좋다. 이 경우, 공정 A에 있어서, 디실란 가스 및 트리에틸아민 가스를 처리실(201) 내로 공급하면서 처리실(201) 내로부터 배기하여, 디실란 가스 및 트리에틸아민 가스의 처리실(201) 내로부터의 배기 레이트를 디실란 가스 및 트리에틸아민 가스의 처리실(201) 내로의 공급 레이트보다도 작게 한 상태를 형성하고, 공정 B에 있어서, 그 상태를 유지하는 것이 된다.
이와 같이 처리실(201) 내에 공급되는 가스를 약간 배기하도록 하여도, APC 밸브(244)를 완전히 닫을 경우와 실질적으로 마찬가지인 봉입 상태를 형성할 수 있다. 따라서 본 명세서에서는 이와 같이 처리실(201) 내에 공급되는 가스를 약간 배기하는 것 같은 상태도, 봉입한 상태에 포함시켜서 생각하고 있다. 즉 본 명세서에 있어서 「봉입」이라는 말을 이용한 경우는, APC 밸브(244)를 완전히 닫아서 처리실(201) 내의 배기를 정지할 경우 외, APC 밸브를 완전히 닫지 않고 약간 열어, 처리실(201) 내에 공급되는 가스의 처리실(201) 내로부터의 배기 레이트를 처리실(201) 내에 공급되는 가스의 처리실(201) 내로의 공급 레이트보다도 작게 한 상태를 유지하여, 처리실(201) 내에 공급되는 가스를 약간 배기하는 경우도 포함한다.
그리고, 공정 A와 공정 B를 소정 횟수 실시한 후, APC 밸브(244)를 전개하여, 처리실(201) 내를 신속하게 배기한다(공정 C).
상기의 공정 A, 공정 B, 공정 C를 포함하는 사이클, 즉 공정 A와 공정 B를 소정 횟수 실시하는 공정(공정 D)과, 공정 C로 구성되는 사이클을, 웨이퍼(200) 상에 형성되는 SiC막의 막 두께가 원하는 막 두께가 될 때까지 소정 횟수 실시한다.
본 실시 형태의 사이클·시퀀스의 일 예를 도 3에 도시한다.
그 후 불활성 가스 공급관(232e, 232f)으로부터, 바람직하게는 예컨대 매분 몇 리터의 질소(N2) 가스를, 매스플로우 컨트롤러(241e, 241f), 밸브(243e, 243f), 가스 공급관(232a, 232b), 가스 노즐(249a, 249b)을 개재하여 처리실(201) 내에 공급하고, 임의의 압력으로 질소 퍼지를, 바람직하게는 예컨대 몇 분간 실시하고, 그 후 질소 가스의 공급을 멈추고 질소 퍼지를 마친다.
그 후 회전 기구(267)에 의한 보트(217)의 회전을 멈추고, APC 밸브(244)를 닫아, 불활성 가스 공급관(232e, 232f)으로부터, 바람직하게는 예컨대 매분 몇 리터의 질소(N2) 가스를, 매스플로우 컨트롤러(241e, 241f), 밸브(243e, 243f), 가스 공급관(232a, 232b), 가스 노즐(249a, 249b)을 개재하여, 처리실(201) 내의 압력이 대기압이 될 때까지, 처리실(201) 내에 공급한다(대기압 복귀).
성막 처리가 끝난 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 처리실(201) 내로부터 반출된다(보트 언로드). 그 후 성막 처리 후의 복수 매의 웨이퍼(200)가 보트(217)로부터 취출(取出)된다.
전술한 본 실시 형태에서는, 도 3에 도시하는 바와 같이, 디실란 가스 및 트리에틸아민 가스를 처리실(201) 내로 공급하여 봉입하는 공정(공정 A) 및 디실란 가스 및 트리에틸아민 가스를 처리실(201) 내에 봉입한 상태를 유지하는 공정(공정 B)을 교호(交互)적으로 복수 회(일 예로서, 3회) 수행하는 공정(공정 D); 및 처리실(201) 내를 배기하는 공정(공정 C);을 교호적으로 복수 회 반복하고 있다. 즉 본 실시 형태에서는, 공정 A와 공정 B로 구성되는 사이클을 복수 사이클(일 예로서, 3사이클) 수행하는 공정 D; 및 공정 C;로 구성되는 사이클을 복수 사이클 반복하도록 하고 있다.
또한 본 실시 형태에서는, 공정 A와 공정 B로 구성되는 사이클을 3사이클 수행할 때마다 공정 C를 1회 실시하고 있지만, 공정 A와 공정 B로 구성되는 사이클을 1사이클 수행할 때마다 공정 C를 수행하도록 하여도 좋다. 즉 공정 A와 공정 B를 교호적으로 1회 수행하는 공정에 공정 C를 교호적으로 복수 회 반복하도록 하여도 좋다. 이 경우, 공정 A와 공정 B와 공정 C로 구성되는 사이클을 복수 회 반복하는 것이 된다.
또한 공정 A와 공정 B로 구성되는 사이클을 1회 수행할 때마다 공정 C를 수행하도록 하고, 공정 A에 있어서의 디실란 가스 및 트리에틸아민 가스의 1회 공급량을, 본 실시 형태에 있어서의 디실란 가스 및 트리에틸아민 가스의 1회 공급량보다도 많게(예컨대, 본 실시 형태의 공정 A에 있어서의 디실란 가스 및 트리에틸아민 가스의 1회 공급량의 3배 공급량으로 하고, 공정 A와 공정 B로 구성되는 사이클을 3사이클 수행할 때의 공급량과 같은 공급량으로 한다)하도록 하여도 좋다. 단, 이 경우, 1회의 공급에 의해 다량의 가스가 공급되므로, 성막 속도는 오르지만, 처리실(201) 내의 압력이 급격하게 높아져, 웨이퍼 면내(面內) 막 두께 균일성이나 스텝 커버리지(단차 피복성)가 나빠질 가능성이 있다.
이에 대하여, 공정 A와 공정 B로 구성되는 사이클을 1회 수행할 때마다 공정 C를 수행하도록 하고, 공정 A에 있어서의 디실란 가스 및 트리에틸아민 가스의 1회 공급량을 적게 하면(예컨대, 본 실시 형태의 공정 A에 있어서의 디실란 가스 및 트리에틸아민 가스의 1회 공급량과 같게 하거나, 혹은, 그 1회 공급량보다도 적게 함), 웨이퍼 면내 막 두께 균일성이나 스텝 커버리지는 양호해지지만, 성막 속도가 낮아진다.
본 실시 형태에서는, 공정 A와 공정 B로 구성되는 사이클을 3사이클 수행할 때마다 공정 C를 1회 실시하고 있다. 즉 APC 밸브(244)를 완전히 닫은 상태에서, 디실란 가스 및 트리에틸아민 가스를 각각 복수 회(3회)로 나누어서 공급하고 있어, 처리실(201) 내의 압력은 다단계(이 경우는 3단계)로 서서히 높아진다. 제1 단계(제1 사이클)는, 3단계 가운데에서 가장 압력이 낮고 성막 레이트는 가장 낮지만, 웨이퍼 면내 막 두께 균일성이나 스텝 커버리지는 가장 양호해진다. 반대로 제3 단계(제3 사이클)는 3단계 가운데 가장 압력이 높고 성막 레이트는 가장 높지만, 웨이퍼 면내 막 두께 균일성이나 스텝 커버리지는 나빠질 가능성이 있다. 제2 단계(제2 사이클)는, 제1 단계(제1 사이클)와 제3 단계(제3 사이클)의 중간의 특성이 된다.
단 본 실시 형태와 같이, 3단계 등의 다단계로 압력을 증가시킬 경우, 제1 단계(제1 사이클)에서는 웨이퍼 면내 막 두께 균일성이나 스텝 커버리지가 양호한 막이 형성되는 것으로부터, 제2 단계, 제3 단계 등에서는, 그 웨이퍼 면내 막 두께 균일성이나 스텝 커버리지가 양호한 막을 하지(下地)로 하여서 막이 형성되게 되고, 그 때, 그 하지의 영향을 받아, 그 후에도, 웨이퍼 면내 막 두께 균일성이나 스텝 커버리지가 양호한 막이 형성되게 된다. 이와 같이, 다단계로 압력을 증가시킬 경우에는, 초기 단계에 있어서, 웨이퍼 면내 막 두께 균일성이나 스텝 커버리지가 양호한 초기층을 형성할 수 있어, 그 후 웨이퍼 면내 막 두께 균일성이나 스텝 커버리지를 확보하면서 성막 레이트를 올리는 것이 가능해진다.
또한 본 실시 형태에서는, 트리에틸아민 가스의 공급 시간을 디실란 가스의 공급 시간보다도 길게 하고 있지만, 트리에틸아민 가스의 공급 시간과 디실란 가스의 공급 시간을 같게 하여도 좋고, 트리에틸아민 가스의 공급 시간을 디실란 가스의 공급 시간보다도 짧게 하여도 좋다. 그 중에서도, 트리에틸아민 가스의 공급 시간과 디실란 가스의 공급 시간을 같게 하는 것이 보다 바람직하다.
그런데, 본 실시 형태에 있어서의 디실란 가스 및 트리에틸아민 가스를 처리실(201) 내로 공급하여 봉입하는 공정 A에서는, 가열된 처리실(201) 내로의 디실란 가스 및 트리에틸아민 가스의 공급에 의해, 처리실(201) 내에 있어서 디실란 가스 및 트리에틸아민 가스를 열적으로 분해시키도록 하고 있다. 즉 열적으로 기상 분해 반응을 생기게 하도록 하고 있다. 또한 공정 A뿐만 아니라, 공정 B에서도, 처리실(201) 내에 공급된 디실란 가스 및 트리에틸아민 가스는 열적으로 분해된다.
디실란(Si2H6) 가스를 열적으로 분해시킴으로써, 예컨대 SiH3+SiH3, Si2H4+H2, SiH4+SiH2 등의 물질이 생긴다. 또한 트리에틸아민[(C2H5)3N] 가스를 열적으로 분해시킴으로써, 예컨대 (C2H5)2N+C2H5, C2H5N+2C2H5, N+3C2H5 등의 물질이 생긴다. 이것들의 물질이, 웨이퍼(200) 상에 SiC막이 형성될 때의 반응에 주로 기여하는 대표적인 물질의 예이다.
그리고 디실란 가스 및 트리에틸아민 가스를 열적으로 분해시키기 위해서, 디실란 가스 및 트리에틸아민 가스를 처리실(201) 내로 공급하여 봉입하는 공정 A에서는, 처리실(201) 내의 압력을, 처리실(201) 내로의 디실란 가스 및 트리에틸아민 가스의 공급에 의해, 바람직하게는, 100∼2000Pa의 범위 내의 압력으로 한다. 또한 히터(207)의 온도를, 바람직하게는, 웨이퍼(200)의 온도가 350∼450℃의 범위 내의 온도가 될 것 같은 온도로 설정한다. 또한 처리실(201) 내에, 불활성 가스로서 N2가스를 불활성 가스 공급관(232e, 232f)으로부터 공급하도록 하여도 좋다. 또한 불활성 가스로서는, N2가스의 외에, Ar가스, He가스, Ne가스, Xe가스 등의 희(希)가스를 이용해도 좋다.
또한 웨이퍼(200)의 온도가 350℃ 미만이 되면 디실란 가스가 열분해하지 않게 되고, 트리에틸아민 가스가 열분해한 물질과의 반응이 생기지 않게 되어, SiC막이 형성되지 않게 된다. 웨이퍼(200)의 온도가 450℃를 넘으면 SiC막 중에 잔류하는 질소(N)의 양이 불순물 레벨을 넘고, 질소가 막을 구성하는 성분으로서 작용하여, SiC막이 형성되지 않게 되어버린다(SiC막이 아닌, SiCN막이 형성되게 된다). 또한 웨이퍼(200)의 온도가 450℃를 넘으면 기상 반응이 지나치게 강해져, 웨이퍼 면내 막 두께 균일성을 확보하는 것이 곤란해진다. 따라서 웨이퍼(200)의 온도는 350∼450℃의 범위 내의 온도로 하는 것이 바람직하다.
또한 처리실(201) 내의 압력이 100Pa미만이 되면, 디실란 가스가 열분해한 물질과 트리에틸아민 가스가 열분해한 물질과의 반응이 생기기 어려워진다. 처리실(201) 내의 압력이 2000Pa를 넘으면, 공정 C에 있어서의 처리실(201) 내의 배기에 시간이 걸려버려, 스루풋에 영향을 끼치게 된다. 또한 처리실(201) 내의 압력이 2000Pa를 넘으면, SiC막 중에 잔류하는 질소(N)의 양이 불순물 레벨을 넘고, 질소가 막을 구성하는 성분으로서 작용하여, SiC막이 형성되지 않게 되어버린다(SiC막이 아닌 SiCN막이 형성되게 된다). 또한 기상 반응이 지나치게 강해져, 웨이퍼 면내 막 두께 균일성을 확보하는 것이 곤란해진다. 따라서 처리실(201) 내의 압력은 100∼2000Pa의 범위 내의 압력으로 하는 것이 바람직하다.
이와 같은 분위기(조건) 하에 있어서의 처리실(201) 내에 있어서, 디실란 가스의 공급 유량이 50sccm미만이 되면 성막 레이트가 극단적으로 나빠진다. 또한 디실란 가스의 공급 유량이 500sccm을 넘으면 SiC막 중의 탄소(C)의 양이 적어져버린다. 따라서 디실란 가스의 공급 유량은 50∼500sccm(0.05∼0.5slm)의 범위 내의 유량으로 하는 것이 바람직하다.
또한 디실란 가스의 공급 시간을 1초 미만으로 하는 것은 밸브 제어 상 곤란하다. 디실란 가스의 공급 시간은 될 수 있는 한 짧게 하고, 반응 계속 시간(디실란 가스의 공급 정지 시간)을 될 수 있는 한 길게 하는 것이 바람직하다. 즉 적절한 양의 디실란 가스를 단시간에 공급하는 것이 바람직하다. 따라서 디실란 가스의 공급 시간은 1∼10초의 범위 내의 시간으로 하는 것이 바람직하다.
또한 이러한 분위기(조건) 하에 있어서의 처리실(201) 내에 있어서, 트리에틸아민 가스의 공급 유량이 100sccm미만이 되면 SiC막 중의 탄소(C)의 양이 극단적으로 적어지게 된다. 또한 트리에틸아민 가스의 공급 유량이 2000sccm을 넘으면 반응에 기여하지 않은 트리에틸아민 가스의 양이 많아져, 낭비가 되어버린다. 따라서 트리에틸아민 가스의 공급 유량은 100∼2000sccm(0.1∼2slm)의 범위 내의 유량으로 하는 것이 바람직하다.
또한 트리에틸아민 가스의 공급 시간을 1초 미만으로 하는 것은 밸브 제어 상 곤란하다. 트리에틸아민 가스의 공급 시간은 될 수 있는 한 짧게 하고, 반응 계속 시간을 될 수 있는 한 길게 하는 것이 바람직하다. 즉 적절한 양의 트리에틸아민 가스를 단시간에 공급하는 것이 바람직하다. 따라서 트리에틸아민 가스의 공급류 시간은 1∼60초의 범위 내의 시간으로 하는 것이 바람직하다.
처리실(201) 내로의 디실란 가스 및 트리에틸아민 가스의 공급을 정지하여, 디실란 가스 및 트리에틸아민 가스를 처리실(201) 내에 봉입한 상태를 유지하는 공정 B에서는, 가열된 처리실(201) 내로의 디실란 가스 및 트리에틸아민 가스의 공급에 의해, 처리실 내(201)에 있어서 디실란 가스 및 트리에틸아민 가스를 열적으로 분해시킴으로써 생긴 물질끼리를 반응시킨다. 즉 디실란 가스를 열적으로 분해시킴으로써 생긴 SiH3+SiH3, Si2H4+H2, SiH4+SiH2 등의 물질과, 트리에틸아민 가스를 열적으로 분해시킴으로써 생긴 (C2H5)2N+C2H5, C2H5N+2C2H5, N+3C2H5 등의 물질을, 서로 반응시킨다. 이 반응은, 대부분이 기상 반응이지만, 표면 반응도 약간 생긴다. 또한 이 반응은 공정 A에서도 생기고, 공정 B에서는 이 반응을 계속시키게 된다. 이 반응에 의해, 웨이퍼(200) 상에 SiC막이 형성되게 된다.
또한 디실란 가스 및 트리에틸아민 가스는 반응하기 어려워, 반응 속도가 대단히 늦어(반응에 시간이 걸림)지므로, 디실란 가스 및 트리에틸아민 가스를 처리실(201) 내에 봉입한 상태를 유지하여, 시간을 들임으로써, 반응을 생기게 하여, SiC막을 형성하는 것이 가능해진다.
이 때, 처리실(201) 내의 압력은 바람직하게는 100∼2000Pa의 범위 내의 압력을 유지한다. 또한 이 때의 히터(207)의 온도는 바람직하게는 웨이퍼(200)의 온도가 350∼450℃의 범위 내의 온도가 될 것 같은 온도로 설정한다. 즉 공정 A와 같은 압력 범위 내의 압력 및 온도 범위 내의 온도로 유지한다.
또한 디실란 가스의 공급을 정지하는 시간은 바람직하게는 예컨대 5∼500초의 범위 내의 시간으로 한다. 디실란 가스의 공급 정지 시간을 5초 미만으로 하면, 디실란 가스 및 트리에틸아민 가스를 열적으로 분해시킴으로써 생긴 물질끼리의 반응이 불충분해진다. 이 반응이 어느 정도 진행되면, 디실란 가스 및 트리에틸아민 가스를 열적으로 분해시킴으로써 생긴 물질의 양이 적어져, 반응은 생기지만 반응 효율이 저하되어 버린다. 그 상태를 계속하여도 성막 레이트가 저하한 상태에서 성막을 계속하는 것이 된다. 즉 디실란 가스의 공급 정지 시간을 지나치게 길게 하면 스루풋에 영향을 끼치게 된다. 따라서 디실란 가스의 공급 정지 시간은 5∼500초의 범위 내의 시간으로 하는 것이 바람직하다.
본 실시 형태에 의해 형성되는 SiC막의 사이클 레이트[1사이클(공정 A와 공정 B로 구성되는 사이클) 당의 성막 레이트]는, 0.01∼0.5nm/사이클이 되는 것이 확인되고 있어, 사이클 수를 제어함으로써, 임의의 막 두께를 얻을 수 있다. 예컨대, SiC막을 에칭 스톱퍼에 적용할 경우에 있어서의 SiC막의 막 두께로서는, 100∼500Å(10∼50nm)이 예시되고, 이 경우, 전술한 사이클을 예컨대 20∼5000사이클 수행함으로써, 이 막 두께를 실현할 수 있다.
본 실시 형태에서는, 디실란 가스 및 트리에틸아민 가스를 처리실(201) 내에 공급하여 봉입하도록 했으므로, 저온 영역에 있어서 반응하기 어려운 가스인 디실란 가스 및 트리에틸아민 가스를 이용할 경우더라도, 기상 반응 효율을 높이는 것이 가능해지고, 성막 효율(디실란 가스 및 트리에틸아민 가스의 소비, 성막 레이트 등)을 향상시키는 것이 가능해진다.
또한 이 수법에서는, 디실란 가스 및 트리에틸아민 가스를 처리실(201) 내에 봉입한 상태를 유지하는 시간에 의해, SiC막 중의 탄소(C)의 원자 농도를, 예컨대 1∼40%이 되도록 제어할 수 있다. 즉 디실란 가스 및 트리에틸아민 가스의 공급을 정지하는 시간, 특히, 디실란 가스의 공급 정지 시간에 의해, SiC막 중의 탄소(C)의 원자 농도를 제어할 수 있다. 또한 본 실시 형태와 같은 저온 영역에 있어서의 서멀 프로세스에 의한 성막에 있어서는, SiC막 중의 탄소 농도는 40%로 하는 것이 한계이며, 그것을 넘는 농도는 실현할 수 없는 것을 확인하고 있다. 또한 SiC막 중의 탄소 농도를 제어하고, 이 SiC막 중의 탄소 농도를 높게 하는 것에 의해, SiC막의 비유전율(k값)을 내리는 것이 가능해지고, 또 에칭 내성을 높이는 것이 가능해진다.
본 실시 형태에서는, SiC계의 막으로서, 실리콘 탄화막(SiC막)을 형성하는 예에 대하여 설명했지만, 웨이퍼(200)의 온도와 처리실(201) 내의 압력을 높게 함으로써, 아민계 가스에 포함되는 질소(N)를 막 중에 취입할 수 있어, SiC계의 막으로서, 실리콘 탄질화막(SiCN막)을 형성할 수도 있다.
또 본 실시 형태에서는, SiC계의 막으로서, 실리콘 탄화막(SiC막)을 형성하는 예에 대하여 설명했지만, 예컨대 공정 B 등, 디실란 가스 및 트리에틸아민 가스의 공급을 정지하는 기간에, 질소 함유 가스를 공급하는 공정 및/또는 산소 함유 가스를 공급하는 공정을 설치함으로써, SiC계의 막으로서, 실리콘 탄질화막(SiCN막), 실리콘 산탄화막(SiOC막) 및 실리콘 산탄질화막(SiOCN막) 가운데 적어도 1종류의 막을 형성할 수 있다.
예컨대 도 4와 같이, 공정 B에 있어서, 질소 함유 가스로서 예컨대 NH3가스를 공급하는 공정을 설치함으로써, SiC계의 막으로서 실리콘 탄질화막(SiCN막)을 형성할 수 있다.
질소 함유 가스는, 제4 가스 공급관(232d)으로부터, 매스플로우 컨트롤러(241d), 밸브(243d), 제4 노즐(249d)을 개재하여 처리실(201) 내에 공급된다.
또한 예컨대, 도 5와 같이, 공정 B에 있어서, 산소 함유 가스로서 예컨대 O2가스를 공급하는 공정을 설치함으로써, SiC계의 막으로서, SiOC막 또는 SiOCN막을 형성할 수 있다.
산소 함유 가스는, 제3 가스 공급관(232c)으로부터, 매스플로우 컨트롤러(241c), 밸브(243c), 제3 노즐(249c)을 개재하여 처리실(201) 내에 공급된다.
또한 예컨대 도 6과 같이, 공정 B에 있어서, 질소 함유 가스로서 예컨대 NH3가스를 공급하는 공정과, 산소 함유 가스로서 예컨대 O2가스를 공급하는 공정을 설치함으로써, SiC계의 막으로서, SiOCN막을 형성할 수 있다.
또한 도 6에서는, NH3가스를 공급하는 공정과 O2가스를 공급하는 공정을 동시에 수행하고 있지만, NH3가스를 공급하는 공정을 O2가스를 공급하는 공정보다도 선행하여 수행하도록 하여도 좋고, O2가스를 공급하는 공정을 NH3가스를 공급하는 공정보다도 선행하여 수행하도록 하여도 좋다.
또한 도 4, 도 5, 도 6에서는, 공정 B 등의, 디실란 가스 및 트리에틸아민 가스의 공급을 정지하는 기간에, 질소 함유 가스를 공급하는 공정 및/또는 산소 함유 가스를 공급하는 공정을 설치하는 예에 대하여 설명했지만, 공정 A 등의, 디실란 가스 및 트리에틸아민 가스의 공급을 계속하는 기간에, 질소 함유 가스를 공급하는 공정 및/또는 산소 함유 가스를 공급하는 공정을 설치함으로써, SiC계의 막으로서, SiCN막, SiOC막 및 SiOCN막 가운데 적어도 1종류의 막을 형성하도록 하여도 좋다.
또한 실리콘계 가스란, 실리콘을 포함하는 가스(실리콘 함유 가스)를 말한다. 실리콘계 가스로서는, 예컨대 디실란(Si2H6)가스나 트리실란(Si3H8)가스 등의 실란계 가스를 바람직하게 이용할 수 있다. 본 실시 형태에서는, 실리콘계 가스로서, 실리콘(Si)과 수소(H)를 포함하고 염소(Cl)를 포함하지 않는, 크롤 비함유 실란계 가스를 이용하고 있다.
아민계 가스란, 아민 원료를 포함하는 가스이며, 적어도 탄소(C), 질소(N) 및 수소(H)를 포함하는 가스이다. 아민계 가스는, 에틸아민, 프로필아민, 이소프로필아민, 부틸아민, 이소부틸아민 등의 아민을 포함한다. 여기서, 아민이란, 암모니아(NH3)의 수소 원자를 알킬기(基)등의 탄화수소기(基)로 치환한 형태의 화합물의 총칭이다. 즉 아민은, 알킬기 등의 탄화수소기를 포함한다. 아민계 가스는, 실리콘(Si)을 포함하지 않기 때문에 실리콘 비함유의 가스라고도 말할 수 있고, 또한 실리콘 및 금속을 포함하지 않기 때문에 실리콘 및 금속 비함유의 가스라고도 말할 수 있다. 아민계 가스로서는, 예컨대, 트리에틸아민[(C2H5)3N, 약칭 : TEA] 외에, 디에틸아민[(C2H5)2NH, 약칭 : DEA], 모노에틸아민(C2H5NH2, 약칭 : MEA) 등의 에틸아민계 가스, 트리프로필아민[(C3H7)3N, 약칭 : TPA], 디프로필아민[(C3H7)2NH, 약칭 : DPA], 모노프로필아민(C3H7NH2, 약칭 : MPA) 등의 프로필아민계 가스, 트리이소프로필아민([(CH3)2CH]3N, 약칭 : TIPA), 디이소프로필아민([(CH3)2CH]2NH, 약칭 : DIPA), 모노이소프로필아민[(CH3)2CHNH2, 약칭 : MIPA] 등의 이소프로필아민계 가스, 트리부틸아민[(C4H9)3N, 약칭 : TBA], 디부틸아민[(C4H9)2NH, 약칭 : DBA], 모노부틸아민(C4H9NH2, 약칭 : MBA) 등의 부틸아민계 가스, 또는 트리이소부틸아민([(CH3)2CHCH2]3N, 약칭 : TIBA), 디이소부틸아민([(CH3)2CHCH2]2NH, 약칭 : DIBA), 모노이소부틸아민[(CH3)2CHCH2NH2, 약칭 : MIBA] 등의 이소부틸아민계 가스를 바람직하게 이용할 수 있다. 즉 아민계 가스로서는, 예컨대, (C2H5)xNH3-x, (C3H7)xNH3-x, [(CH3)2CH]xNH3-x, (C4H9)xNH3-x, [(CH3)2CHCH2]xNH3-x (식 중, x는 1∼3의 정수) 가운데 적어도 1종류의 가스를 바람직하게 이용할 수 있다.
질소 함유 가스로서는, 예컨대 암모니아(NH3) 가스, 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등을 바람직하게 이용할 수 있다. 또한 질소(N2) 가스는 불활성 가스이며, SiC막 중에 취입되지 않으므로, 질소 함유 가스로부터 제외된다.
산소 함유 가스로서는, 예컨대, 산소(O2) 가스, 아산화질소(N2O) 가스, 일산화질소(NO) 가스, 이산화질소(NO2) 가스, 오존(O3) 가스, 수소(H2) 가스+O2 가스, H2 가스+O3 가스, 수증기(H2O) 가스, 일산화탄소(CO) 가스, 이산화탄소(CO2) 가스 등을 바람직하게 이용할 수 있다.
[실시예]
(실시예1)
전술한 도 3을 참조하여 설명한 본 발명의 실시 형태에 있어서의 성막 시퀀스에 의해, 웨이퍼(200) 상에 평가 샘플로서 SiC막을 형성하였다. 그 때의 처리실(201)과 웨이퍼(200)의 온도는 425℃라고 하고, 재료의 공급량, 즉 재료의 공급 유량, 공급 시간은, 처리실(201)의 용적 100L에 대하여 각각 다음과 같이 설정하였다. 즉 트리에틸아민 가스의 공급 유량, 공급 시간을, 각각 0.35slm, 20초로 하고, 디실란 가스의 공급 유량, 공급 시간을, 각각 0.10slm, 3초로 하였다. 또한 1사이클(공정 A와 공정 B로 구성되는 사이클, 이하 같음) 당의 반응 계속 시간, 즉 1사이클 당의 디실란 가스의 공급 정지 시간을 50∼250초의 사이에서 변화시켜서 복수, 여기에서는 3개의 평가 샘플을 작성하였다. 각 공정에 있어서의 그것들 이외의 처리 조건은, 전술한 실시 형태에 기재한 처리 조건 범위 내의 조건으로 하였다. 그리고 그 복수의 평가 샘플에 있어서의 SiC막 중의 탄소(C) 및 질소(N)의 농도를 형광 엑스선 분석(XRF)에 의해 측정하였다.
그 결과를 도 7에 도시한다. 도 7의 횡축은 1사이클 당의 반응 계속 시간(초/사이클), 즉 1사이클 당의 디실란 가스의 공급 정지 시간(초/사이클)을 도시하고 있고, 종축은 XRF 강도/막 두께[임의 단위(a.u.)]를 도시하고 있다. 또한 XRF 강도/막 두께란, 형광 엑스선 분석(XRF)의 X선 강도를 막 두께로 나눈 값을 나타내고 있다.
도 7로부터, 반응 계속 시간을 변화시키는 것에 의해, SiC막 중의 탄소 농도를 제어할 수 있는 것을 알 수 있다. 즉 반응 계속 시간을 길게 할수록 SiC막 중의 탄소 농도가 높아지고, 반응 계속 시간을 짧게 할수록 SiC막 중의 탄소 농도가 낮아지는 것을 알 수 있다. 또한 도 7에 있어서의 3점의 탄소 원자 농도는 왼쪽으로부터 순서대로, 20%, 26%, 30%정도인 것을 확인하였다. 또한 도 7에 있어서의 3점의 질소의 원자 농도는 왼쪽으로부터 순서대로, 2%, 4%, 5%정도로, 불순물 레벨인 것을 확인하였다. 이와 같이, 본 실시예로부터, 반응 계속 시간을 변화시키는 것에 의해, SiC막 중의 탄소 농도, 즉 SiC막의 조성비를 제어할 수 있는 것이 판명되었다.
(실시예2)
전술한 도 3을 참조하여 설명한 본 발명의 실시 형태에 있어서의 성막 시퀀스에 의해, 웨이퍼(200) 상에 평가 샘플로서 SiC막을 형성하였다. 그 때의 각 공정에 있어서의 처리 조건은 전술한 실시예 1에 있어서의 조건과 같은 조건으로 하였다. 단, 실시예 2에서는, 1사이클 당의 반응 계속 시간, 즉 1사이클 당의 디실란 가스의 공급 정지 시간을 18∼98초의 사이에서 변화시켜서 복수, 여기에서는 4개의 평가 샘플을 작성하였다. 그리고, 그 복수의 평가 샘플에 있어서의 SiC막 중의 탄소(C) 및 질소(N)의 농도를 형광 엑스선 분석(XRF)에 의해 측정하였다.
그 결과를 도 8에 도시한다. 도 8의 횡축은 1사이클 당의 반응 계속 시간(초/사이클), 즉 1사이클 당의 디실란 가스의 공급 정지 시간(초/사이클)을 도시하고 있고, 종축은 XRF 강도/막 두께[임의 단위(a.u.)]를 도시하고 있다. 또한 XRF 강도/막 두께란, 형광 엑스선 분석(XRF)의 X선 강도를 막 두께로 나눈 값을 나타내고 있다.
도 8로부터, 실시예 1과 마찬가지로, 반응 계속 시간을 변화시키는 것에 의해, SiC막 중의 탄소 농도를 제어할 수 있는 것을 알 수 있다. 즉 반응 계속 시간을 길게 할수록 SiC막 중의 탄소 농도가 높아지고, 반응 계속 시간을 짧게 할수록 SiC막 중의 탄소 농도가 낮아지는 것을 알 수 있다. 또한 도 8에 있어서의 4개의 평가 샘플에 있어서의 SiC막 중의 탄소의 원자 농도는 왼쪽으로부터 순서대로, 2.5%, 11%, 13%, 20%정도인 것을 확인하였다. 또한 도 8에 있어서의 4개의 평가 샘플에 있어서의 SiC막 중의 질소의 원자 농도는 모두 5% 이하로, 불순물 레벨인 것을 확인하였다. 이와 같이 본 실시 예로부터, 반응 계속 시간을 변화시키는 것에 의해, SiC막 중의 탄소 농도, 즉 SiC막의 조성비를 제어할 수 있는 것이 판명되었다.
(실시예3)
전술한 도 3을 참조하여 설명한 본 발명의 실시 형태에 있어서의 성막 시퀀스에 의해, 웨이퍼(200) 상에 평가 샘플로서 SiC막을 형성하였다. 그 때의 각 공정에 있어서의 처리 조건은 전술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 하였다. 또한 평가 샘플로서는, 실시예 1과 같은 복수의 샘플을 준비하였다. 그 복수의 평가 샘플에 있어서의 SiC막에 대하여, 1% HF 용액에 의한 웨트 에칭 평가를 수행하였다. 그 결과, 어느 쪽의 평가 샘플에 있어서의 SiC막에서도, 웨트 에칭 레이트가 0.5Å/min이하의 내성을 얻을 수 있는 것을 확인하였다.
(실시예4)
전술한 도 3을 참조하여 설명한 본 발명의 실시 형태에 있어서의 성막 시퀀스에 의해, 웨이퍼(200) 상에 평가 샘플로서 SiC막을 형성하였다. 그 때의 각 스텝에 있어서의 처리 조건은 전술한 실시 형태에 기재된 처리 조건 범위 내의 조건으로 하였다. 또한 평가 샘플로서는, 실시예 1과 같은 복수의 평가 샘플을 준비하였다. 그 복수의 평가 샘플에 있어서의 SiC막에 대하여, 플라즈마 산화를 수행하고, 그 전후에 있어서의 SiC막의 최표면(最表面)의 탄소(C), 질소(N) 및 산소(O)의 농도를 XRF에 의해 측정하였다. 그 결과, 어느 쪽의 평가 샘플에 있어서의 SiC막에서도, C원소의 농도에 변화는 없고, N원소가 O원소로 치환되는 레벨의 내성을 얻을 수 있는 것을 확인하였다.
(비교예)
전술한 실시 형태에 있어서의 성막 시퀀스가 아닌, 디실란 가스와 트리에틸아민 가스가 처리실(201) 내에 있어서 혼합되지 않도록, 디실란 가스와 트리에틸아민 가스를, 사이에 처리실(201) 내의 퍼지를 설치하여, 교대 공급함으로써, 웨이퍼(200) 상에 평가 샘플로서 SiC막을 형성하였다. 그 때의 각 스텝에 있어서의 처리 조건은 전술한 실시 형태와 같은 조건으로 하였다. 그 결과, 비교예에서는, 웨이퍼 상에 형성된 SiC막 자체가 지나치게 얇아, 실시예 1, 2와 같은 SiC막 중의 탄소(C)나 질소(N)의 XRF에 의한 강도 측정은 수행할 수 없었다. 또한 실시예 3, 4와 같은 내성의 평가도 수행할 수 없었다.
이로부터, 디실란 가스와 트리에틸아민 가스를, 사이에 처리실(201) 내의 퍼지를 설치하여 교대 공급할 경우, 표면 반응이 주체적(主體的)이 되지만, 표면 반응이 주체적이 되는 조건 하에서는 SiC막의 형성이 어려운 것이 판명되었다. 저온 영역에 있어서의 서멀 프로세스에 의한 성막에 있어서는, 본 실시 형태와 같이 기상 반응이 주체적이 되는 조건 하에서 성막할 필요가 있는 것이 판명되었다.
(본 발명의 바람직한 형태)
이하에, 본 발명의 바람직한 형태에 대하여 부기한다.
(부기1)
본 발명의 바람직한 일 형태에 의하면,
기판을 처리실 내에 수용하는 공정; 및
가열된 상기 처리실 내로 실리콘계 가스와 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 공정;을 포함하고,
상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은,
상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정;
상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정; 및
상기 처리실 내를 배기하는 공정;
을 포함하는 반도체 장치의 제조 방법이 제공된다.
(부기2)
부기 1의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는, 상기 실리콘계 가스와 상기 아민계 가스 가운데 적어도 어느 일방(一方)의 가스가 열적으로 분해되는 온도가 되도록, 상기 처리실 내가 가열된다.
(부기3)
부기 1 또는 2의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은, 논 플라즈마의 분위기 하에서 수행된다.
(부기4)
부기 1 내지 3 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는,
상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정 및 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정을 교호적으로 소정 횟수 수행하는 공정; 및
상기 처리실 내를 배기하는 공정;
을 교호적으로 소정 횟수 수행한다.
여기서, 「(A) 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정 및 (B) 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정을 교호적으로 소정 횟수 수행한다」란, (A) 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정과, (B) 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정을 1사이클로 한 경우, 이 사이클을 1회 수행하는 경우와, 이 사이클을 복수 회 수행하는(복수 회 반복한다) 경우의, 양방을 포함하는, 즉 이 사이클을 1회 이상(1회 혹은 복수 회) 수행하는 것을 의미한다. 마찬가지로, 「(A) 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정 및 (B) 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정을 교호적으로 소정 횟수 수행하는 공정; 및 (C) 상기 처리실 내를 배기하는 공정;을 교호적으로 소정 횟수 수행한다」란, (A) 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정 및 (B) 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정을 교호적으로 소정 횟수 수행하는 공정; 및 (C) 상기 처리실 내를 배기하는 공정;을 1사이클로 한 경우, 이 사이클을 1회 수행하는 경우와, 이 사이클을 복수 회 수행하는(복수 회 반복한다) 경우의, 양방을 포함하는, 즉 이 사이클을 1회 이상(1회 혹은 복수 회) 수행하는 것을 의미한다.
(부기5)
부기 1 내지 3 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는,
상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정;
상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정; 및
상기 처리실 내를 배기하는 공정;
을 1사이클로 하여서 이 사이클을 복수 회 반복한다.
(부기6)
부기 1 내지 3 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는,
상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정 및 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정 을 교호적으로 복수 회 반복하는 공정; 및
상기 처리실 내를 배기하는 공정;
을 1사이클로 하여서 이 사이클을 복수 회 반복한다.
(부기7)
부기 1 내지 6 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는,
상기 처리실 내로 공급된 상기 실리콘계 가스와 상기 아민계 가스를 열적으로 분해시키고,
상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 기간에 있어서, 상기 실리콘계 가스와 상기 아민계 가스를 열적으로 분해시킴으로써 생긴 물질끼리를 반응시켜, 이 반응에 의해 상기 실리콘 및 탄소를 포함하는 막을 형성한다.
(부기8)
부기 1 내지 7 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘계 가스가, Si2H6 및 Si3H8 가운데 적어도 1종류의 가스이며, 상기 아민계 가스가, (C2H5)xNH3-x, (C3H7)xNH3-x, (C4H9)xNH3-x, ((CH3)2CH)xNH3-x, ((CH3)2CHCH2)xNH3-x (식 중, x는 1∼3의 정수) 가운데 적어도 1종류의 가스이다.
(부기9)
부기 1 내지 8 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는, 상기 기판의 온도를 350℃ 이상 450℃이하로 한다.
(부기10)
부기 1 내지 9 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 시간에 의해, 상기 실리콘 및 탄소를 포함하는 막 중의 탄소의 원자 농도를 제어한다.
(부기11)
부기 10의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 시간에 의해, 상기 실리콘 및 탄소를 포함하는 막 중의 탄소의 원자 농도가 1∼40%가 되도록 제어한다.
(부기12)
부기 1 내지 9 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정에서는, 상기 처리실 내로의 상기 실리콘계 가스와 상기 아민계 가스의 공급을 정지하고, 상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는, 상기 실리콘계 가스와 상기 아민계 가스의 공급을 정지하는 시간에 의해, 상기 실리콘 및 탄소를 포함하는 막 중의 탄소의 원자 농도를 제어한다.
(부기13)
부기 12의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는, 상기 실리콘계 가스와 상기 아민계 가스의 공급을 정지하는 시간에 의해, 상기 실리콘 및 탄소를 포함하는 막 중의 탄소의 원자 농도가 1∼40%가 되도록 제어한다.
(부기14)
부기 1 내지 9 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정에서는, 상기 처리실 내로의 상기 실리콘계 가스와 상기 아민계 가스의 공급을 정지하고, 상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는, 상기 실리콘계 가스의 공급을 정지하는 시간에 의해, 상기 실리콘 및 탄소를 포함하는 막 중의 탄소의 원자 농도를 제어한다.
(부기15)
부기 14의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는, 상기 실리콘계 가스의 공급을 정지하는 시간에 의해, 상기 실리콘 및 탄소를 포함하는 막 중의 탄소의 원자 농도가 1∼40%이 되도록 제어한다.
(부기16)
부기 1 내지 15 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정 및 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정에서는, 상기 처리실 내의 배기를 정지한다.
(부기17)
부기 1 내지 15 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정 및 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정에서는, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내로 공급하면서 배기하고, 그 때, 상기 실리콘계 가스와 상기 아민계 가스의 상기 처리실 내로부터의 배기 레이트를 상기 실리콘계 가스와 상기 아민계 가스의 상기 처리실 내로의 공급 레이트보다도 작게 한 상태를 유지한다.
(부기18)
부기 1 내지 17 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘 및 탄소를 포함하는 막은, 실리콘 탄화막(SiC막)을 포함한다.
(부기19)
부기 1 내지 17 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘 및 탄소를 포함하는 막은, 실리콘 탄화막(SiC막) 및 실리콘 탄질화막(SiCN막) 가운데 적어도 1종류의 막을 포함한다.
(부기20)
부기 1 내지 17 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은, 질소 함유 가스를 공급하는 공정 및 산소 함유 가스를 공급하는 공정 중 적어도 하나를 더 포함하고, 상기 실리콘 및 탄소를 포함하는 막으로서, 실리콘 탄질화막(SiCN막), 실리콘 산탄화막(SiOC막) 및 실리콘 산탄질화막(SiOCN막) 가운데 적어도 1종류의 막을 형성한다.
(부기21)
부기 1 내지 17 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은, 질소 함유 가스를 공급하는 공정을 더 포함하고, 상기 실리콘 및 탄소를 포함하는 막으로서, 실리콘 탄질화막(SiCN막)을 형성한다.
(부기22)
부기 1 내지 17 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은, 산소 함유 가스를 공급하는 공정을 더 포함하고, 상기 실리콘 및 탄소를 포함하는 막으로서, 실리콘 산탄화막(SiOC막) 및 실리콘 산탄질화막(SiOCN막) 가운데 적어도 1종류의 막을 형성한다.
(부기23)
부기 1 내지 17 중 어느 하나의 반도체 장치의 제조 방법으로서, 바람직하게는, 상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은, 질소 함유 가스를 공급하는 공정과, 산소 함유 가스를 공급하는 공정을 더 포함하고, 상기 실리콘 및 탄소를 포함하는 막으로서, 실리콘 산탄질화막(SiOCN막)을 형성한다.
(부기24)
본 발명의 더욱 바람직한 다른 형태에 의하면,
기판을 처리실 내에 수용하는 공정; 및
가열된 상기 처리실 내로 실리콘계 가스와 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 공정;을 포함하고,
상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은,
상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 공급하면서 배기하여, 상기 실리콘계 가스와 상기 아민계 가스의 상기 처리실 내로부터의 배기 레이트를 상기 실리콘계 가스와 상기 아민계 가스의 상기 처리실 내로의 공급 레이트보다도 작게 한 상태를 형성하는 공정;
그 상태를 유지하는 공정; 및
상기 처리실 내를 배기하는 공정;
을 포함하는 반도체 장치의 제조 방법이 제공된다.
(부기25)
본 발명의 더욱 바람직한 다른 형태에 의하면,
기판을 처리실 내에 수용하는 공정; 및
가열된 상기 처리실 내로 실리콘계 가스와 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 공정;을 포함하고,
상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은,
상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정;
상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정; 및
상기 처리실 내를 배기하는 공정;
을 포함하는 기판 처리 방법이 제공된다.
(부기26)
본 발명의 더욱 바람직한 다른 형태에 의하면,
기판을 수용하는 처리실;
상기 처리실 내를 가열하는 히터;
상기 처리실 내로 실리콘계 가스를 공급하는 실리콘계 가스 공급계;
상기 처리실 내로 아민계 가스를 공급하는 아민계 가스 공급계;
상기 처리실 내를 배기하는 배기계; 및
기판을 수용한 가열된 상태의 상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 처리를 수행하고, 그 때, 상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 처리와, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 처리와 상기 처리실 내를 배기하는 처리가 수행되도록, 상기 히터, 상기 실리콘계 가스 공급계, 상기 아민계 가스 공급계 및 전기 배기계를 제어하는 제어부;
를 포함하는 기판 처리 장치가 제공된다.
(부기27)
본 발명의 더욱 바람직한 다른 형태에 의하면,
기판 처리 장치의 처리실 내에 기판을 수용하는 순서; 및
가열된 상기 처리실 내로 실리콘계 가스와 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 순서;
를 컴퓨터에 실행시키고,
상기 실리콘 및 탄소를 포함하는 막을 형성하는 순서에 있어서,
상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 순서;
상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 순서; 및
상기 처리실 내를 배기하는 순서;
를 실행시키는 프로그램이 제공된다.
(부기28)
본 발명의 더욱 바람직한 다른 형태에 의하면,
기판 처리 장치의 처리실 내에 기판을 수용하는 순서; 및
가열된 상기 처리실 내로 실리콘계 가스와 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 순서;
를 컴퓨터에 실행시키고,
상기 실리콘 및 탄소를 포함하는 막을 형성하는 순서에 있어서,
상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 순서;
상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 순서; 및
상기 처리실 내를 배기하는 순서;
를 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체가 제공된다.
이상, 본 발명의 여러가지 전형적인 실시 형태를 설명해왔지만, 본 발명은 그것들의 실시 형태에 한정되지 않는다.
예컨대, 전술한 실시 형태에서는, 공정 A나 공정 B에 있어서, 실리콘계 가스 및 아민계 가스의 양방을 열적으로 분해시키는 예에 대하여 설명했지만, 실리콘계 가스 및 아민계 가스 가운데 적어도 어느 일방을 열적으로 분해시키도록 하여도 좋다. 예컨대 실리콘계 가스만 열적으로 분해시키도록 하여도 좋고, 아민계 가스만 열적으로 분해시키도록 하여도 좋다. 단, 반응 효율을 고려하면 실리콘계 가스 및 아민계 가스의 양방을 열적으로 분해시키는 것이 보다 바람직하다.
또한 예컨대 전술한 실시 형태에서는, 공정 B에 있어서, 실리콘계 가스와 아민계 가스의 공급을 정지하는 예에 대하여 설명했지만, 공정 B에 있어서는, 각 노즐 내에 N2가스 등의 불활성 가스를 연속적으로 흘려보내도록 하여도 좋다. 그 경우, 처리실 내에 불활성 가스가 공급되어, 처리실 내의 압력이 상승하게 되지만, 각 노즐 내에 공급하는 불활성 가스의 유량을 제어하는 것에 의해서, 처리실 내의 압력이 처리 압력, 즉 100∼2000Pa의 범위 내의 원하는 압력을 넘지 않도록 하게 된다. 공정 B에 있어서, 각 노즐 내에 불활성 가스를 연속적으로 흘려보내도록 함으로써, 각 노즐 내에 실리콘이나 탄소를 포함하는 막이 형성되는 것을 방지할 수 있다.
또한 예컨대, 전술한 실시 형태에서는, 일중(一重) 반응관 구조의 처리실을 이용하는 예로 설명했지만, 본 발명은 이것에 한정되지 않고 이중(二重) 반응관 구조의 처리실을 이용할 경우에도 바람직하게 적용 가능하다. 이 경우, 바람직하게는, 반응관을 아우터 튜브(외부 반응관)와, 그 내측에 설치된 이너 튜브(내부 반응관)로 구성하고, 이너 튜브 내부의 통중공부에 형성되는 처리실 내에, 실리콘계 가스와 아민계 가스를, 예컨대 이너 튜브의 하단측으로부터 상단측으로 향하여 흘려보내고, 이너 튜브의 상단측으로부터 이너 튜브와 아우터 튜브와의 사이의 통 형상 공간에 유출시키고, 상기 통 형상 공간을 유하(流下)시켜서 배기관으로부터 배기한다. 이 경우도, 전술한 실시 형태와 마찬가지로, 배기관에 설치된 APC 밸브의 개도를 조정하는 것에 의해, 전술한 봉입 상태를 형성, 유지하게 된다. 이와 같이, 이중 반응관 구조의 처리실을 이용하는 것에 의해, 뛰어난 평탄성 및 막 두께 균일성을 가지는 SiC계의 막을 형성하는 것이 가능해진다.
또한 예컨대, 전술한 실시 형태에서는, 기판을 지지하는 기판 지지 도구로서 래더 보트[보트 지주에 걸림홈(係止溝)을 설치한 타입의 보트]을 이용하는 예에 대하여 설명했지만, 본 발명은 이것에 한정되지 않고, 링 보트를 이용할 경우에도 바람직하게 적용 가능하다. 이 경우 예컨대 링 보트는, 주방향(周方向)으로 적당히 간격을 두고 입설(立設)한 3∼4개의 보트 지주(支柱)와, 보트 지주에 수평하게 다단으로 설치되어 기판의 외주(外周)를 이면(裏面)으로부터 지지하는 지지판으로서의 링 형상 홀더로부터 구성되도록 하여도 좋다. 이 경우, 링 형상 홀더는, 외경(外徑)이 기판의 직경보다도 크고, 내경(內徑)이 기판의 직경보다도 작은 링 형상 플레이트와, 링 형상 플레이트 상의 주방향으로 적절히 간격을 두어서 복수 설치하고, 기판의 외주 이면을 보지하는 기판 보지용 조(爪)로부터 구성되도록 하여도 좋다. 또한 이 경우, 링 형상 홀더는, 외경 및 내경이 기판의 직경보다도 큰 링 형상 플레이트와, 링 형상 플레이트의 내측의 주방향으로 적당히 간격을 두어서 복수 설치되어, 기판의 외주 이면을 보지하는 기판 보지용 조로부터 구성되도록 하여도 좋다. 링 형상 플레이트가 존재하지 않을 경우에 비하여, 링 형상 플레이트가 있는 만큼, 각 노즐의 공(孔)으로부터 기판마다 분리된 영역(이 경우, 링 형상 플레이트 간에서 구분된 영역)으로의 거리가 짧아지므로, 각 노즐로부터 분출한 가스가 기판 영역으로 퍼지기 쉬워진다는 이점이 있다. 이것에 의해 기판 상으로의 가스 공급량을 충분히 유지하는 것이 가능해지고, 성막 속도의 저하나 균일성의 악화를 막을 수 있다. 링 보트를 이용함으로써, 뛰어난 평탄성 및 막 두께 균일성을 가지는 SiC계의 막을 형성하는 것이 가능해진다.
또한 전술한 실시 형태에서는, 반도체 원소인 실리콘을 포함하는 실리콘계 절연막(SiC막, SiCN막, SiOCN막, SiOC막)을 형성하는 예에 대하여 설명했지만, 본 발명은 예컨대 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 탄탈(Ta), 알루미늄(Al), 몰리브덴(Mo) 등의 금속 원소를 포함하는 금속계 박막을 형성할 경우에도 적용할 수 있다.
예컨대 본 발명은, 티타늄 탄화막(TiC막), 지르코늄 탄화막(ZrC막), 하프늄 탄화막(HfC막), 탄탈 탄화막(TaC막), 알루미늄 탄화막(AlC막), 몰리브덴 탄화막(MoC막) 등의 금속 탄화막을 형성할 경우에도 바람직하게 적용할 수 있다.
또한 예컨대 본 발명은, 티타늄 탄질화막(TiCN막), 지르코늄 탄질화막(ZrCN막), 하프늄 탄질화막(HfCN막), 탄탈 탄질화막(TaCN막), 알루미늄 탄질화막(AlCN막), 몰리브덴 탄질화막(MoCN막) 등의 금속 탄질화막을 형성할 경우에도 바람직하게 적용할 수 있다.
또한 예컨대 본 발명은, 티타늄 산탄질화막(TiOCN막), 지르코늄 산탄질화막(ZrOCN막), 하프늄 산탄질화막(HfOCN막), 탄탈 산탄질화막(TaOCN막), 알루미늄 산탄질화막(AlOCN막), 몰리브덴 산탄질화막(MoOCN막) 등의 금속 산탄질화막을 형성할 경우에도 바람직하게 적용할 수 있다.
또한 예컨대 본 발명은, 티타늄 산탄화막(TiOC막), 지르코늄 산탄화막(ZrOC막), 하프늄 산탄화막(HfOC막), 탄탈 산탄화막(TaOC막), 알루미늄 산탄화막(AlOC막), 몰리브덴 산탄화막(MoOC막) 등의 금속 산탄화막을 형성할 경우에도 바람직하게 적용할 수 있다.
이 경우, 전술한 실시 형태에 있어서의 실리콘계 가스 대신에, 금속 원소를 포함하는 금속계 원료 가스를 이용하여, 전술한 실시 형태와 같은 시퀀스에 의해 성막을 수행할 수 있다.
예컨대, Ti를 포함하는 금속계 박막(TiC막, TiCN막, TiOCN막, TiOC막)을 형성할 경우는, 원료 가스로서, 티타늄테트라클로라이드(TiCl4)나 티타늄테트라플루오라이드(TiF4) 등의 Ti계 원료 가스를 이용할 수 있다. 아민계 가스, 질소 함유 가스, 산소 함유 가스로서는, 전술한 실시 형태와 같은 가스를 이용할 수 있다. 또한 이 때의 처리 조건은, 예컨대 전술한 실시 형태와 같은 처리 조건으로 할 수 있다.
또한 예컨대, Zr을 포함하는 금속계 박막(ZrC막, ZrCN막, ZrOCN막, ZrOC막)을 형성할 경우는, 원료 가스로서, 지르코늄테트라클로라이드(ZrCl4)나 지르코늄테트라플루오라이드(ZrF4) 등의 Zr계 원료 가스를 이용할 수 있다. 아민계 가스, 질소 함유 가스, 산소 함유 가스로서는, 전술한 실시 형태와 같은 가스를 이용할 수 있다. 또한 이 때의 처리 조건은, 예컨대 전술한 실시 형태와 같은 처리 조건으로 할 수 있다.
또한 예컨대, Hf를 포함하는 금속계 박막(HfC막, HfCN막, HfOCN막, HfOC막)을 형성할 경우는, 원료 가스로서, 하프늄테트라클로라이드(HfCl4)나 하프늄테트라플루오라이드(HfF4) 등의 Hf계 원료 가스를 이용할 수 있다. 아민계 가스, 질소 함유 가스, 산소 함유 가스로서는, 전술한 실시 형태와 같은 가스를 이용할 수 있다. 또한 이 때의 처리 조건은, 예컨대 전술한 실시 형태와 같은 처리 조건으로 할 수 있다.
또한 예컨대, Ta를 포함하는 금속계 박막(TaC막, TaCN막, TaOCN막, TaOC막)을 형성할 경우는, 원료 가스로서, 탄탈펜타클로라이드(TaCl5)나 탄탈펜타플루오라이드(TaF5) 등의 Ta계 원료 가스를 이용할 수 있다. 아민계 가스, 질소 함유 가스, 산소 함유 가스로서는, 전술한 실시 형태와 같은 가스를 이용할 수 있다. 또한 이 때의 처리 조건은, 예컨대 전술한 실시 형태와 같은 처리 조건으로 할 수 있다.
또한 예컨대, Al을 포함하는 금속계 박막(AlC막, AlCN막, AlOCN막, AlOC막)을 형성할 경우는, 원료 가스로서, 알루미늄트리클로라이드(AlCl3)나 알루미늄트리플루오라이드(AlF3) 등의 Al계 원료 가스를 이용할 수 있다. 아민계 가스, 질소 함유 가스, 산소 함유 가스로서는, 전술한 실시 형태와 같은 가스를 이용할 수 있다. 또한 이 때의 처리 조건은, 예컨대 전술한 실시 형태와 같은 처리 조건으로 할 수 있다.
또한 예컨대, Mo를 포함하는 금속계 박막(MoC막, MoCN막, MoOCN막, MoOC막)을 형성할 경우는, 원료 가스로서, 몰리브덴펜타클로라이드(MoCl5)나 몰리브덴펜타플루오라이드(MoF5)등의 Mo계 원료 가스를 이용할 수 있다. 아민계 가스, 질소 함유 가스, 산소 함유 가스로서는, 전술한 실시 형태와 같은 가스를 이용할 수 있다. 또한 이 때의 처리 조건은, 예컨대 전술한 실시 형태와 같은 처리 조건으로 할 수 있다.
즉 본 발명은, 반도체 원소나 금속 원소 등의 소정 원소를 포함하는 박막을 형성할 경우에 바람직하게 적용할 수 있다.
또한 예컨대, 전술한 실시의 형태에서는, 한 번에 복수 매의 기판을 처리하는 뱃치(batch)식의 기판 처리 장치를 이용하여 성막하는 예에 대하여 설명했지만, 본 발명은 이것에 한정되지 않고, 한 번에 1장 또는 몇 장의 기판을 처리하는 매엽식(枚葉式)의 기판 처리 장치를 이용하여 성막할 경우에도 바람직하게 적용할 수 있다.
또한 전술한 실시 형태의 각 성막 예나 각 응용예 등은, 적당히 조합시켜서 이용할 수 있다.
또한 본 발명은, 예컨대 기존의 기판 처리 장치의 프로세스 레시피를 변경하는 것으로도 실현할 수 있다. 프로세스 레시피를 변경하는 경우는, 본 발명에 따른 프로세스 레시피를 전기 통신 회선이나 상기 프로세스 레시피를 기록한 기록 매체를 개재하여 기존의 기판 처리 장치에 인스톨하거나, 또한 기존의 기판 처리 장치의 입출력 장치를 조작하여, 그 프로세스 레시피 자체를 본 발명에 따른 프로세스 레시피로 변경하는 것도 가능하다.
따라서 본 발명의 범위는, 다음 특허 청구의 범위에 의해서만 한정되는 것이다.
121: 컨트롤러 200: 웨이퍼
201: 처리실 202: 처리로
203: 반응관 207: 히터
231: 가스 배기관 232a: 제1 가스 공급관
232b: 제2 가스 공급관

Claims (18)

  1. 기판을 처리실 내에 수용하는 공정; 및
    가열된 상기 처리실 내로 실리콘계 가스와 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 공정;을 포함하고,
    상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은,
    상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정;
    상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정; 및
    상기 처리실 내를 배기하는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는, 상기 실리콘계 가스와 상기 아민계 가스 가운데 적어도 어느 일방(一方)의 가스가 열적으로 분해되는 온도가 되도록, 상기 처리실 내가 가열되는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은, 논 플라즈마의 분위기 하에서 수행되는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는,
    상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정 및 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정을 교호(交互)적으로 소정 횟수 수행하는 공정; 및
    상기 처리실 내를 배기하는 공정;
    을 교호적으로 소정 횟수 수행하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는,
    상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정;
    상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정; 및
    상기 처리실 내를 배기하는 공정;
    을 1사이클로 하여서 이 사이클을 복수 회 반복하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는,
    상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정 및 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정을 교호적으로 복수 회 반복하는 공정; 및
    상기 처리실 내를 배기하는 공정;
    을 1사이클로 하여서 이 사이클을 복수 회 반복하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는,
    상기 처리실 내로 공급된 상기 실리콘계 가스와 상기 아민계 가스를 열적으로 분해시키고,
    상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 기간에 있어서, 상기 실리콘계 가스와 상기 아민계 가스를 열적으로 분해시킴으로써 생긴 물질끼리를 반응시켜, 이 반응에 의해 상기 실리콘 및 탄소를 포함하는 막을 형성하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 실리콘계 가스가, Si2H6 및 Si3H8 가운데 적어도 1종류의 가스이고, 상기 아민계 가스가, (C2H5)xNH3 -x, (C3H7)xNH3 -x, (C4H9)xNH3 -x, ((CH3)2CH)xNH3 -x, ((CH3)2CHCH2)xNH3 -x (식 중, x는 1∼3의 정수) 가운데 적어도 1종류의 가스인 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는, 상기 기판의 온도를 350℃ 이상 450℃이하로 하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정에서는, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 시간에 의해, 상기 실리콘 및 탄소를 포함하는 막 중의 탄소의 원자 농도를 제어하는 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정 및 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정에서는, 상기 처리실 내의 배기를 정지하는 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정 및 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정에서는, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내로 공급하면서 배기하고, 그 때, 상기 실리콘계 가스와 상기 아민계 가스의 상기 처리실 내로부터의 배기 레이트를 상기 실리콘계 가스와 상기 아민계 가스의 상기 처리실 내로의 공급 레이트보다도 작게 한 상태를 유지하는 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    상기 실리콘 및 탄소를 포함하는 막은, 실리콘 탄화막(SiC막)을 포함하는 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    상기 실리콘 및 탄소를 포함하는 막은, 실리콘 탄화막(SiC막) 및 실리콘 탄질화막(SiCN막) 가운데 적어도 1종류의 막을 포함하는 반도체 장치의 제조 방법.
  15. 제1항에 있어서,
    상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은, 질소 함유 가스를 공급하는 공정 및 산소 함유 가스를 공급하는 공정 중 적어도 하나를 더 포함하고, 상기 실리콘 및 탄소를 포함하는 막으로서, 실리콘 탄질화막(SiCN막), 실리콘 산탄화막(SiOC막) 및 실리콘 산탄질화막(SiOCN막) 가운데 적어도 1종류의 막을 형성하는 반도체 장치의 제조 방법.
  16. 기판을 처리실 내에 수용하는 공정; 및
    가열된 상기 처리실 내로 실리콘계 가스와 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 공정;을 포함하고,
    상기 실리콘 및 탄소를 포함하는 막을 형성하는 공정은,
    상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 공정;
    상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 공정; 및
    상기 처리실 내를 배기하는 공정;
    을 포함하는 기판 처리 방법.
  17. 기판을 수용하는 처리실;
    상기 처리실 내를 가열하는 히터;
    상기 처리실 내로 실리콘계 가스를 공급하는 실리콘계 가스 공급계;
    상기 처리실 내로 아민계 가스를 공급하는 아민계 가스 공급계;
    상기 처리실 내를 배기하는 배기계; 및
    기판을 수용한 가열된 상태의 상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 처리를 수행하고, 그 때, 상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 처리와, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 처리와, 상기 처리실 내를 배기하는 처리가 수행되도록, 상기 히터, 상기 실리콘계 가스 공급계, 상기 아민계 가스 공급계 및 상기 배기계를 제어하는 제어부;
    를 포함하는 기판 처리 장치.
  18. 기판 처리 장치의 처리실 내에 기판을 수용하는 순서; 및
    가열된 상기 처리실 내로 실리콘계 가스와 아민계 가스를 공급하여 상기 기판 상에 실리콘 및 탄소를 포함하는 막을 형성하는 순서;
    를 컴퓨터에 실행시키고,
    상기 실리콘 및 탄소를 포함하는 막을 형성하는 순서에 있어서,
    상기 처리실 내로 상기 실리콘계 가스와 상기 아민계 가스를 공급하여, 상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입하는 순서;
    상기 실리콘계 가스와 상기 아민계 가스를 상기 처리실 내에 봉입한 상태를 유지하는 순서; 및
    상기 처리실 내를 배기하는 순서;
    를 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
KR1020120065927A 2011-06-22 2012-06-20 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체 KR101293041B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011138471 2011-06-22
JPJP-P-2011-138471 2011-06-22
JPJP-P-2012-116772 2012-05-22
JP2012116772A JP5959307B2 (ja) 2011-06-22 2012-05-22 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
KR20130000338A KR20130000338A (ko) 2013-01-02
KR101293041B1 true KR101293041B1 (ko) 2013-08-05

Family

ID=47362257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120065927A KR101293041B1 (ko) 2011-06-22 2012-06-20 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체

Country Status (3)

Country Link
US (2) US9090969B2 (ko)
JP (1) JP5959307B2 (ko)
KR (1) KR101293041B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5959307B2 (ja) * 2011-06-22 2016-08-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6015485B2 (ja) 2012-03-29 2016-10-26 トヨタ紡織株式会社 車両用シートおよび該車両用シートの製造方法
JP6047039B2 (ja) * 2012-04-20 2016-12-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US20140183051A1 (en) * 2013-01-02 2014-07-03 International Business Machines Corporation Deposition of pure metals in 3d structures
US9831083B2 (en) 2013-09-27 2017-11-28 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP6306386B2 (ja) * 2014-03-20 2018-04-04 株式会社日立国際電気 基板処理方法、基板処理装置およびプログラム
JP6087023B2 (ja) * 2014-03-28 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
JP6529348B2 (ja) 2015-06-05 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6086942B2 (ja) * 2015-06-10 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6055879B1 (ja) * 2015-08-05 2016-12-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR102458923B1 (ko) 2016-02-01 2022-10-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
JP6529927B2 (ja) 2016-04-15 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
CN117810127A (zh) 2017-02-23 2024-04-02 株式会社国际电气 基板处理装置、半导体装置的制造方法、基板处理方法、容器及存储介质
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
FR3072675B1 (fr) * 2017-10-19 2019-11-01 Safran Ceramics Procede de fabrication d'une piece de friction en materiau composite
US10872762B2 (en) * 2017-11-08 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming silicon oxide layer and semiconductor structure
JP6763577B2 (ja) * 2017-12-28 2020-09-30 株式会社エー・シー・イー 気相成長装置及び気相成長システム
US11276573B2 (en) * 2019-12-04 2022-03-15 Applied Materials, Inc. Methods of forming high boron-content hard mask materials
KR102153501B1 (ko) * 2019-12-12 2020-09-08 (주)브이아이테크 화학적 기상증착에 의한 탄화규소 증착장치
KR102098817B1 (ko) * 2019-12-12 2020-04-08 (주)브이아이테크 화학적 기상증착에 의한 탄화규소 증착 방법
WO2021171466A1 (ja) 2020-02-27 2021-09-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7437596B2 (ja) 2020-03-25 2024-02-26 東京エレクトロン株式会社 炭素ケイ素含有膜を形成する方法及び装置
JP7440347B2 (ja) 2020-06-01 2024-02-28 株式会社アルバック 通電加熱線の製造方法および製造装置
JP6990756B2 (ja) * 2020-11-04 2022-01-12 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
CN116918044A (zh) 2021-03-22 2023-10-20 株式会社国际电气 半导体装置的制造方法、基板处理方法、基板处理装置和程序
KR20240041869A (ko) 2021-08-23 2024-04-01 가부시키가이샤 코쿠사이 엘렉트릭 처리 방법, 반도체 장치의 제조 방법, 처리 장치 및 프로그램

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261612A (ja) 2005-03-18 2006-09-28 Shikusuon:Kk 炭化珪素半導体およびその製造方法と製造装置
KR20090121361A (ko) * 2007-02-27 2009-11-25 식스트론 어드밴스드 머티리얼즈 인코포레이티드 기판상에 막을 형성하는 방법
JP2011044744A (ja) 2010-11-25 2011-03-03 Sumitomo Electric Ind Ltd 炭化珪素半導体

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358137A (ja) 2000-06-14 2001-12-26 Hitachi Kokusai Electric Inc 半導体装置の製造方法及びその半導体製造装置
JP4407066B2 (ja) 2001-03-07 2010-02-03 ソニー株式会社 半導体装置の製造方法および半導体装置
US7141188B2 (en) * 2001-05-30 2006-11-28 Honeywell International Inc. Organic compositions
WO2003076678A2 (en) * 2002-03-08 2003-09-18 Sundew Technologies, Llc Ald method and apparatus
JP3947126B2 (ja) * 2002-04-11 2007-07-18 株式会社日立国際電気 半導体製造装置
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US20040084774A1 (en) * 2002-11-02 2004-05-06 Bo Li Gas layer formation materials
WO2004113585A2 (en) * 2003-06-18 2004-12-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
JP2005310861A (ja) 2004-04-19 2005-11-04 Mitsui Chemicals Inc 炭化窒化珪素膜の形成方法
US20050287747A1 (en) 2004-06-29 2005-12-29 International Business Machines Corporation Doped nitride film, doped oxide film and other doped films
US20070048456A1 (en) * 2004-09-14 2007-03-01 Keshner Marvin S Plasma enhanced chemical vapor deposition apparatus and method
JPWO2006049225A1 (ja) * 2004-11-08 2008-05-29 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2006156664A (ja) 2004-11-29 2006-06-15 Renesas Technology Corp 半導体装置およびその製造方法
JP2006176811A (ja) 2004-12-21 2006-07-06 Rikogaku Shinkokai 結晶性ＳｉＣ膜の製造方法
US20060286774A1 (en) * 2005-06-21 2006-12-21 Applied Materials. Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7648927B2 (en) * 2005-06-21 2010-01-19 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
JP5064296B2 (ja) * 2008-05-21 2012-10-31 東京エレクトロン株式会社 シリコン炭窒化膜の形成方法および形成装置
US8486191B2 (en) * 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
JP5410174B2 (ja) * 2009-07-01 2014-02-05 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理システム
JP5223804B2 (ja) * 2009-07-22 2013-06-26 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2011054680A (ja) * 2009-08-31 2011-03-17 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び製造装置
JP2011082493A (ja) * 2009-09-14 2011-04-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US8247332B2 (en) * 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
JP2012069723A (ja) * 2010-09-24 2012-04-05 Hitachi Kokusai Electric Inc 基板処理装置およびガスノズルならびに基板の処理方法
JP5735304B2 (ja) * 2010-12-21 2015-06-17 株式会社日立国際電気 基板処理装置、基板の製造方法、半導体デバイスの製造方法およびガス供給管
JP6022166B2 (ja) * 2011-02-28 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9885123B2 (en) * 2011-03-16 2018-02-06 Asm America, Inc. Rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow
JP5959307B2 (ja) * 2011-06-22 2016-08-02 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6022228B2 (ja) * 2011-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6088178B2 (ja) * 2011-10-07 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6043546B2 (ja) * 2011-10-21 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6080253B2 (ja) * 2011-12-26 2017-02-15 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP6125247B2 (ja) * 2012-03-21 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6105967B2 (ja) * 2012-03-21 2017-03-29 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6091487B2 (ja) * 2012-03-30 2017-03-08 株式会社日立国際電気 基板処理装置、基板処理装置の制御方法、基板処理装置の保守方法及びレシピ制御プログラム
JP6047039B2 (ja) * 2012-04-20 2016-12-21 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
US9337018B2 (en) * 2012-06-01 2016-05-10 Air Products And Chemicals, Inc. Methods for depositing films with organoaminodisilane precursors
JP6022272B2 (ja) * 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6196833B2 (ja) * 2012-09-26 2017-09-13 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6125279B2 (ja) * 2013-03-05 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6242095B2 (ja) * 2013-06-28 2017-12-06 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置及びプログラム
JP5864503B2 (ja) * 2013-09-30 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261612A (ja) 2005-03-18 2006-09-28 Shikusuon:Kk 炭化珪素半導体およびその製造方法と製造装置
KR20090121361A (ko) * 2007-02-27 2009-11-25 식스트론 어드밴스드 머티리얼즈 인코포레이티드 기판상에 막을 형성하는 방법
JP2011044744A (ja) 2010-11-25 2011-03-03 Sumitomo Electric Ind Ltd 炭化珪素半導体

Also Published As

Publication number Publication date
JP2013030752A (ja) 2013-02-07
US20150294854A1 (en) 2015-10-15
US20120329286A1 (en) 2012-12-27
KR20130000338A (ko) 2013-01-02
US9090969B2 (en) 2015-07-28
JP5959307B2 (ja) 2016-08-02
US9184046B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
KR101293041B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
KR101355538B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체
TWI584372B (zh) A manufacturing method of a semiconductor device, a substrate processing device, and a recording medium
US9455137B2 (en) Method of manufacturing semiconductor device
TWI492300B (zh) 製造半導體裝置之方法、處理基板之方法、基板處理設備及非暫時性電腦可讀取記錄媒體
JP5852147B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
KR101524519B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP5883049B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP5886381B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US9741556B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5855691B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6086934B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2015153825A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TW201326452A (zh) 半導體裝置的製造方法、基板處理方法、基板處理裝置及記錄媒體
JP6529348B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2016072587A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102042890B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
WO2018055724A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2016058489A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6654232B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190722

Year of fee payment: 7