KR101128250B1 - 칩용 퓨즈 - Google Patents

칩용 퓨즈 Download PDF

Info

Publication number
KR101128250B1
KR101128250B1 KR1020077002904A KR20077002904A KR101128250B1 KR 101128250 B1 KR101128250 B1 KR 101128250B1 KR 1020077002904 A KR1020077002904 A KR 1020077002904A KR 20077002904 A KR20077002904 A KR 20077002904A KR 101128250 B1 KR101128250 B1 KR 101128250B1
Authority
KR
South Korea
Prior art keywords
layer
metal conductor
intermediate layer
fuse
low
Prior art date
Application number
KR1020077002904A
Other languages
English (en)
Other versions
KR20070038143A (ko
Inventor
베르너 빌음
라이너 프리드리히
볼프강 베르너
레이머 힌리히
Original Assignee
비셰이 베체 콤포넌츠 베이쉬라그 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비셰이 베체 콤포넌츠 베이쉬라그 게엠베하 filed Critical 비셰이 베체 콤포넌츠 베이쉬라그 게엠베하
Publication of KR20070038143A publication Critical patent/KR20070038143A/ko
Application granted granted Critical
Publication of KR101128250B1 publication Critical patent/KR101128250B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/04Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/046Fuses formed as printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H69/00Apparatus or processes for the manufacture of emergency protective devices
    • H01H69/02Manufacture of fuses
    • H01H69/022Manufacture of fuses of printed circuit fuses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/0039Means for influencing the rupture process of the fusible element
    • H01H85/0047Heating means
    • H01H85/006Heat reflective or insulating layer on the casing or on the fuse support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/04Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/0411Miniature fuses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/04Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/0411Miniature fuses
    • H01H2085/0414Surface mounted fuses
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49107Fuse making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Fuses (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Polysaccharides And Polysaccharide Derivatives (AREA)

Abstract

본원은 칩에 사용하는 소형으로 저렴한 비용의 안전 퓨즈(100)를 제공하는 것이다. 상기 안전 퓨즈는 금속 도체(13)의 용융점을 정밀하게 한정할 수 있는, 고-열 전도성을 가진 Al2O3 세라믹으로 제조된 캐리어 기판(10)에 적용되며, 가융 금속 도체(13)와 덮개 층(14)이 제공된다. 저-열 전도성의 중간 층(11)은 캐리어 기판(10)과 금속 도체(13) 사이에 배치된다. 상기 중간 층(11)은 스크린-프린팅 법으로 적용된 저-용융점 무기물 글래스 패이스트(paste)에 의해 형성되거나 또는 스폿 프린팅으로 적용되어 형성된다. 또한, 본원은 상기 안전 퓨즈(100)를 제조하는 방법에 관한 것이다.
금속 도체, 캐리어 기판, 안전 퓨즈, 중간 층, 칩, 패이스트.

Description

칩용 퓨즈{SAFETY FUSE FOR A CHIP}
본 발명은 박막 기술(thin-film technology)을 사용하여 형성되며 덮개 층이 설치된 가융 금속 도체(fusible metal conductor)를 가진, Al2O3 세라믹으로 제조된 캐리어 기판(carrier substrate)에 적용되는 칩 디자인의 퓨즈 및, 상기 칩 디자인의 퓨즈를 저-비용으로 제조하는 방법에 관한 것이다.
칩 퓨즈는 포토리소그래피(photolithography)와 같이 당 업자에게 공지된 방법의 도움을 받아 세라믹 기초 재료(ceramic base material) 상에서 실현된다. 또한, FR-4 에폭시드 또는 폴리이미드와 같은 다른 캐리어 재료도 알려져 있다. 일반적으로, 칩 퓨즈는 63V에 이르는 전압용으로 설계된다.
전력 공급장치에서의 고장으로 과전압 또는 과전류의 흐름을 초래하여 발생하는 다른 전자 부품들에 대한 손상을 피하기 위해 전력 공급장치에는 퓨즈를 설치하는 것으로 알려져 있다. 퓨즈는 기본적으로 예를 들어, 구리, 알루미늄, 또는 은으로 제조된 금속 도체와 캐리어 재료를 포함한다. 퓨즈가 끊어지지 않고 상기 도체를 통해 흐를 수 있는 최대 전류의 세기는 도체의 기하형상과 횡단면으로 정해진다. 만일, 이 값을 초과하면, 도체가 전기저항으로 인해 초래되는 열로 인하여 퓨즈를 끊어서, 전기가 전자부품들로 흘러가 과부하 또는 손상시키기 전에 전력 공급장치를 차단한다.
가융 요소(fusible element)와 접촉 층이 저-열 전도성(low thermal conductivity)의 기초판 상에 스크린-프린팅 법(screen-printing)을 사용하여 패이스트(pastes)로 적용되는 후막(thick-film) 기술로 칩 퓨즈를 제조하는 방법에서는, 스크린-프린팅 법으로 인해 매우 정밀한 가융 요소 층의 기하형상 만이 부적절하게 실현될 수 있다. 따라서, 높은 값의 후층(thick-layer) 퓨즈에 대해서는 가융 요소 및/또는 가융 금속 도체가 추가의 레이저 절단방법을 통해 처리될 필요가 있다.
일반적으로, 저-열 전도성을 갖고, 전체 면에 걸쳐 글레이즈(glaze)된 높은 Al2O3 비율의 세라믹 기판 또는 낮은 비율의 산화 알루미늄으로 제조된 세라믹 기판이 기초판으로 선택된다. 상기 2개 타입의 기판은 예를 들어 수동 부품(passive components)을 제조하는데 사용되는 후막 품질(thick-film quality)의 96% Al2O3 로 제조된 전형적인 세라믹 기판과 대비하여 비용이 매우 많이 든다.
박막 기술로 퓨즈를 제조하는 방법에서, 가융 금속 도체는 전기화학적 방법을 통하거나 스퍼터링(sputtering)을 통해 적용된다. 특히 고-정밀도의 절단 및/또는 용융(fusing) 특징은 스퍼터링된 층의 포토리소그래피 제조법(photolithographic structuring)을 통해 달성되며, 저-열 전도성을 가진 저-산화 알루미늄으로 제조된 기판이 기초판으로 사용된다.
JP 2003/173728A는 박막 기술에 의한 칩 퓨즈 제조 방법을 기재하였으며, 퓨즈(14)와 덮개 층(15)이 기판(11)에 배치된 것이다. 상기 퓨즈(14)는 포토리소그래피 법을 사용하여 형성된다. 상기 기판(11)은 저-열 전도성을 가지어 전기 전도체(14)를 통해 흐르는 전류에 의해 발생된 전기 전도체(14)의 열을 발산하지 못하여, 전기 전도체(14)의 용융에 유익한 것이다. 상기 전기 전도체(14)는 기판(11)과 직접 접촉하여 있다.
JP 2002/140975A는 저-열 전도성을 가진 기판(11)에 직접 배치된 은으로 제조된 금속 도체(14)를 가진 퓨즈를 기재하였으며, 상기 금속 도체(14)는 전기도금되거나 후층으로 이루어진다.
JP 2003/151425A는 후막 기술로 제조된 저-열 전도성의 글래스 세라믹 기판(11)과 금속 도체(14)를 가진 퓨즈를 기재하였다.
JP 2002/279883A도 또한 도체(15)의 가융 영역(17)이 복합 레이저 처리를 통해 제조된 칩의 퓨즈도 기재하였다. 상기 퓨즈는 추가의 시간소비와 비싼 처리 단계를 필요로 한다.
JP 2003/234057A는 기판(10) 상에 저항기(30)를 가진 퓨즈 저항기를 기재하였으며, 추가된 열-저장 층(42)이 저항기(30)와 기판(10) 사이에 설치되어 저항기(30)에서 발생한 열을 저장한다. 또한, 레이저 처리를 통한 가융 영역도 형성되었다.
JP 08/102244A는 저-열 전도성의 글래스-글레이즈(glass-glaze) 층(2)을 가진 후막 기술로 제조된 퓨즈(10)를 기재했으며, 상기 글래스 층(2)은 세라믹 기판(1)에 배치되며, 퓨즈(3)는 글래스 층(2)에 적용된다.
JP 10/050198A는 복합 층의 구조를 가진 박막 기술로 제조된 추가 퓨즈를 기재했으며, 추가의 탄성 실리콘 층(6)이 도체(3)와 글래스 층(5) 상에 실현된다.
DE 197 04 097 A1는 후막 기술로 제조된 가융 도체를 가진 전기적 퓨즈 요소와 캐리어를 기재했으며, 상기 캐리어는 약한 열 전도성을 가진 재료, 특별하게는 글래스 세라믹을 포함한다.
DE 695 12 519 T2는 표면-장착된 퓨즈 기구를 기재했으며, 박막 가융 도체가 기판 상에 배치되며, 상기 기판은 양호하게 FR-4 에폭시드 또는 폴리아미드이다.
따라서, 특별한 세라믹 또는 평범한 Al2O3 세라믹과 열적 절연 중간 층을 사용하는 후막 기술로 칩 퓨즈를 제조하는 방법은 공지된 것이며, 특별한 세라믹 또는 다른 특별한 캐리어 재료를 사용하는 박막 기술로 제조하는 칩 퓨즈도 공지된 것이다.
본 발명의 목적은 저-비용으로 제조되며 고-정밀도를 갖는 형식에 따르는 퓨즈를 제공하는 것이며, 상기 퓨즈의 용융 특징은 정밀하게 한정된다. 본 발명은 또한 상기 퓨즈를 저-비용으로 제조하는 방법을 제공하는 것이다. 본 발명의 상기 목적은 본원에 첨부된 특허 청구범위의 독립항에 기술된 특징적인 기술에 의해 달성된다.
본 발명의 특징은 박막 기술과 정밀한 포토리소그래피 법의 장점에 수동 부품(passive components)에 대한 경제적인 제조공정의 장점을 결합시킨 것이다. 상기 기술은 박막 기술과 정밀한 포토리소그래피 법을 결합하여 Al2O3 세라믹 기판 상에 열적 절연 중간 층을 사용하여 실현된다.
따라서, 본 발명의 특징은 고-열 전도성을 가진 캐리어와 같은 저-비용의 세라믹 기판과, 실질적 가융 금속 도체와의 사이에 중간 층을 설치하는 단계를 포함하는 것이며, 본 발명은 저-비용의 방법을 통해, 바람직하게 아일랜드 프린팅 법으로 적용된 저-용융점 무기물 글래스 패이스트(low-melting-point inorganic glass pastes) 또는 유기물 층을 생성한다. 이런 중간 층의 저-열 전도성 때문에, 그를 통하는 전류 흐름으로 인해 생성된 금속 도체에서 발생한 열은, 일반적으로 고-열 전도성을 가진 캐리어 기판을 통해 하향하여 소산되지 않는다. 따라서, 상기 도체는 그곳에 한정된 전류 세기로 바람직한 방식으로 용융된다. 상기 중간 층은 열적 절연체로 사용된다. 양호하게, 저-용융점 무기물 글래스 패이스트가 중간 층으로 사용되며, 상기 중간 층은 스크린-프린팅 법으로 캐리어 기판에 특별하게 적용된다. 이것은 저-열 전도성이 실질적으로 특정 제품으로만 제공되고/되거나 제조되기 때문에 저-열 전도성을 가진 다른 기판과 관련하여 중요한 이점을 제안하지만, 열적 절연 중간 층으로 글래스 아일랜드의 적용을 통해서 저-비용의 표준 세라믹이 이들이 사용될 수 있는 적절한 표면 조성물(후막 품질) 만을 가졌다면 이제는 사용될 수 있다. 다른 실시예에서, 중간 층은 유기물 중간 층이다. 상기 유기물 중간 층은 캐리어 기판에서 열의 작용을 통해 당업자에게 알려진 방식으로 아일랜드 프린팅 법에 의해 적용된 다음, 구워지고(baked) 그리고/또는 경화된다(cured). 이 경우, 단순하게 실시되는 아일랜드 프린팅 법을 통해서 임의 형태의 중간 층도 획득될 수 있으며, Al2O3 세라믹이 캐리어 재료로 사용될 수 있다.
본 발명의 이점은 저-비용의 표준 세라믹과, 박막 기술의 이점을 가진 스크린-프린팅 법으로 저-비용으로 제조되는 열적 절연 중간 층과, 포토리소그래피 법이 결합된 것이다. 이 방식에서는 고장 전류로부터 전자 조립체를 안전하게 보호하기 위한 고-정밀 저-비용의 퓨즈가 축소된 공정으로 제조된다. 본 발명의 양호한 실시예는 종속 청구범위에서 특징적으로 청구된다.
퓨즈용 캐리어 기판으로 산화 알루미늄 기판이 양호하게 사용된다. 상기 퓨즈용 캐리어 기판은 이런 타입의 세라믹 기판을 제조하는 실질적인 모든 제조업자로부터 저렴한 가격으로 임의적 형태와 크기의 것을 사용할 수 있다. 예를 들어, 상기 퓨즈용 캐리어 기판은 저항기 제조업자의 대량생산에 사용된다. 이런 타입의 산화 알루미늄 세라믹 기판에는 칩 형태의 예비 노치(preliminary notch)가 제조업자에 의해 앞서 제공되어, 기판으로 후에 제조된다. 상술한 실시예에서, 후 분할 공정(later isolation process) 동안 파쇄 공정(fracturing processes)을 통하여 중간 층이 손상을 받지 않는 공지된 방식으로 캐리어 기판을 분리하도록, 중간 층이 예를 들어 제조업자에 의해 사전 형성된 예비 노치의 영역에 적용된다.
중간 층에 대한 금속 도체의 접착도를 향상시키기 위해서, 무기물 또는 유기물 접착 증진물(promoter)이 분무 방법으로 또는 스퍼터링을 통해 중간 층에 직접 적용된다. 양호한 실시예에서, 금속 도체는 퓨즈의 용융점을 정밀하게 설정할 수 있도록 저-저항 금속 층으로 형성된다.
제1실시예에서, 이런 금속 층은 스퍼터링을 통해 중간 층 및/또는 접착 증진물 층에 적용된다. 만일, 스퍼터링된 금속 층이 전체 면에 걸쳐 글래이즈된 캐리어 기판에 적용되었다면, 이것은 접착성을 저하시키어, 사전-접촉 영역에서의 금속 층의 층분리(delamination)가 파쇄 공정을 사용하는 분할 공정을 하는 동안 발생할 수 있다. 저-열 전도성의 중간 층을 형성한 열적 절연 아일랜드에 금속 층을 적용하여, 거친 산화 알루미늄 세라믹에 대한 금속 층의 우수한 접착성은 용융 영역에서의 상기 글래스 아일랜드에 의한 원만한 표면의 생성으로 접촉 영역에서 보장된다. 이를 통해, 퓨즈의 포토리소그래피 법이 매우 정밀하게 실시된다. 대조적으로, 약한 열 전도성의 세라믹으로 제조된 캐리어 기판은 정밀한 포토리소그래피 법에 좋지않은 높은 표면 거칠기를 갖는다.
금속 도체를 원하는 퓨즈의 형태로 제조하기 위해, 포지티브 또는 네가티브 리소그래피 법을 통해 실시하는 것이 고려된다. 포지티브 리소그래피 법에서는 구리와 같은 금속 층이 하부 측에 배치된 층 위에 전체 구역에 걸쳐 증착되며, 필요한 구조는 예를 들어 상기 층에 포토리소그래피 법으로 에칭된다. 네가티브 리소그래피 법에서는, 먼저, 포토 레지스트가 예를 들면 하부에 배치된 층, 즉 중간 층 또는 접착 증진 층에 증착되며, 분무되고, 이어서, 원하는 방식으로 포토리소그래피 법으로 형성된다. 이어서, 스퍼터링된 구리 막과 같은 금속 층이 그 위에 증착되고, 그 위에 금속 막을 가진 나머지 포토 저항 영역은 제거된다.
퓨즈를 보호하기 위해 1개 이상의 덮개 층이 금속 도체 또는 바람직하게는 전체 퓨즈를 덮게 적용되며, 그 사이에는 무기물 배리어 층이 형성된다. 유기물 덮개 층은 특별히 폴리아미드, 폴리이미드, 또는 에폭시드이며, 또한 복수 층으로 실시할 수도 있다.
퓨즈를 접촉시키는 역할을 하는 금속 도체의 단부 접촉부는 전형적으로 니켈로 제조된 금속 배리어 층의 전극 부위를 통해 생성되며, 용접 또는 접합되는 마지막 층은 주석 또는 주석 합금으로 제조된다.
이하에 본 발명을 첨부도면에 기초하여 상세하게 설명한다.
도1은 퓨즈를 이루는 6단계의 제조공정을 나타낸 도면이다.
도1에 도시된 퓨즈(100)의 제조공정에서, 먼저 열적 절연 중간 층(11)이 아일랜드 형태로 캐리어 기판(10)(도1의 a단계), 양호하게는 산화 알루미늄 세라믹제 기판에 증착된다(도1의 b단계). 다음, 기초부에 대한 금속 도체(13)의 접착을 향상시키기 위한 접착 층(12)이 중간 층(11)과 캐리어 기판(10)에 적용된다(도1의 c단계). 다음, 바람직한 방식으로 그 위에 스퍼터링 되고 포토리소그래피 법으로 필요한 방식으로 형성된 구리 층과 같은 금속 도체(13)가 접착 층(12)에 적용된다(도1의 d단계). 즉, 상기 금속 도체(13)는 스퍼터링에 의해 접착 층(12) 상에 분무되어 포토리소그래피 법에 의해 전기회로를 형성하는 패턴으로 이루어진다.
이런 방법에서, 금속 도체(13)의 중앙 영역에 웹(web)의 두께와 폭을 통해, 최대 전류세기가 사전에 한정되며, 상기 웹은 최대 전류세기를 초과하게 되면 퓨즈를 용융하여, 다른 전자 부품들이 손상받지 않게 보호한다. 열적 절연 중간 층을 통해, 캐리어 기판(10)으로의 열 전도가 강력히 억제되어, 퓨즈(100)의 용융점이 정밀하게 한정된다.
다음, 퓨즈(100) 및/또는 금속 도체(13)의 중앙 영역은 퓨즈(100)가 손상당하지 않게 보호하기 위해 폴리아미드 또는 에폭시드와 같은 유기물 덮개 층(14)으로 코팅된다(도1의 e단계). 퓨즈를 접촉시키는 역할을 하는 금속 도체(13)의 단부 접촉부(15)는 예를 들어 니켈 및 주석을 사용하여 전기도금된다(도1의 f단계).
도면번호:
100: 퓨즈 10: 캐리어 기판 11: 중간 층
12: 접착 층 13: 금속 도체 14: 덮개 층
15: 단부 접촉부

Claims (20)

  1. 박막기술에 의해 형성되며 덮개 층(14)이 설치된 가융 금속 도체(13)를 가진 후막 또는 박막 품질의 산화 알루미늄 세라믹으로 제조된 캐리어 기판(10)을 포함하는 칩 디자인의 퓨즈(100)에서;
    캐리어 기판(10)과 가융 금속 도체(13)사이에 저-열 전도성의 중간 층(11)이 배치되며, 상기 캐리어 기판(10)은 고-열 전도성의 Al2O3 세라믹이며, 상기 가융 금속 도체(13)는 스퍼터링 또는 증기 증착법에 의해 적용되며 리소그래피 기술에 의해 형성되며;
    상기 금속 도체(13)는 Cu, Au, Ag, Sn 합금 또는 저-저항 Cu, Au, Ag, Sn 합금의 저-저항 금속 층으로 형성되며, 상기 금속 층은 진공 방법에 의해 그 위에 스퍼터링 되거나 증기-증착되며;
    상기 금속 도체(13)는 포지티브 또는 네가티브 리소그래피 법으로 형성되며;
    덮개 층(14)은 폴리아미드, 폴리이미드, 폴리아미드 이미드 또는 에폭시드의 무기물 또는 유기물 층으로 금속 도체(13) 상에 복수 층으로 형성되는;
    칩 디자인의 퓨즈(100)에 있어서:
    상기 중간 층(11)은 스크린 프린팅 법으로 적용된 저-용융점 무기물 글래스 패이스트, 또는 아일랜드 프린팅 법으로 적용된 유기물 중간 층(11)이며;
    퓨즈(100)의 단부 접촉부(15)는 구리, 니켈, 주석, 및 주석 합금을 담그거나 전기도금을 통해 형성되며;
    접착 층(12)은 중간 층(11) 상에 배치되며;
    상기 금속 도체(13)는 상기 접착 층(12)에 적용되는 것을 특징으로 하는 퓨즈.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항에 있어서, 무기물 배리어 층이 덮개 층(14)과 금속 도체(13) 사이에 형성되는 것을 특징으로 하는 퓨즈.
  10. 삭제
  11. 캐리어 기판(10)과, 저-열 전도성의 중간 층(11)과, 상기 중간 층(11) 상에 배치된 접착 층(12), 및 박막기술에 의해 형성되며 덮개 층(14)이 설치된 가융 금속 도체(13)를 포함하는 칩 디자인의 퓨즈(100)를 제조하는 방법에 있어서:
    -상기 중간 층(11)은 고-열 전도성을 가진 후막 품질 또는 박막 품질의 Al2O3 세라믹으로 제조된 캐리어 기판(10) 상에 적용되며;
    -상기 중간 층(11)은 스크린 프린팅 법으로 적용된 저-용융점 무기물 글래스 패이스트로 형성되거나 또는 아일랜드 프린팅으로 적용된 유기물 중간 층(11)이며;
    -상기 금속 도체(13)는 상기 중간 층(11)과 상기 접착 층(12) 상에 적용되며;
    -상기 덮개 층(14)은 금속 도체(13) 상에 적용되며;
    -상기 금속 도체(13)는 저-저항 금속 층으로 형성되며, 상기 금속 층은 진공 방법에 의해 그 위에 스퍼터링되거나 증기 증착되며, Cu, Au, Ag, Sn 합금 또는 저-저항 Cu, Au, Ag, Sn 합금으로 형성되며;
    -상기 금속 도체(13)는 포지티브 또는 네가티브 리소그래피 법으로 형성되며;
    -상기 덮개 층(14)은 폴리아미드, 폴리이미드, 폴리아미드 이미드, 또는 에폭시드의 무기물 및 유기물 층으로 형성되고, 복수 층으로 제공되며;
    -상기 퓨즈(100)의 단부 접촉부(15)는 구리, 니켈, 주석, 및 주석 합금을 담그거나 전기도금에 의해 형성되는 것을 특징으로 하는 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제11항에 있어서, 무기물 배리어 층은 덮개 층(14)과 금속 도체(13) 사이에 형성되는 것을 특징으로 하는 방법.
  20. 삭제
KR1020077002904A 2004-07-08 2005-06-27 칩용 퓨즈 KR101128250B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004033251A DE102004033251B3 (de) 2004-07-08 2004-07-08 Schmelzsicherung für einem Chip
DE102004033251.7 2004-07-08
PCT/EP2005/006894 WO2006005435A1 (de) 2004-07-08 2005-06-27 Schmelzsicherung für einen chip

Publications (2)

Publication Number Publication Date
KR20070038143A KR20070038143A (ko) 2007-04-09
KR101128250B1 true KR101128250B1 (ko) 2012-03-23

Family

ID=35414553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077002904A KR101128250B1 (ko) 2004-07-08 2005-06-27 칩용 퓨즈

Country Status (9)

Country Link
US (2) US9368308B2 (ko)
EP (1) EP1766648B1 (ko)
JP (1) JP2008505466A (ko)
KR (1) KR101128250B1 (ko)
CN (1) CN101010768B (ko)
AT (1) ATE462194T1 (ko)
DE (2) DE102004033251B3 (ko)
TW (1) TWI413146B (ko)
WO (1) WO2006005435A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004033251B3 (de) 2004-07-08 2006-03-09 Vishay Bccomponents Beyschlag Gmbh Schmelzsicherung für einem Chip
TWI323906B (en) * 2007-02-14 2010-04-21 Besdon Technology Corp Chip-type fuse and method of manufacturing the same
DE102007014334A1 (de) * 2007-03-26 2008-10-02 Robert Bosch Gmbh Schmelzlegierungselement, Thermosicherung mit einem Schmelzlegierungselement sowie Verfahren zum Herstellen einer Thermosicherung
US20090009281A1 (en) * 2007-07-06 2009-01-08 Cyntec Company Fuse element and manufacturing method thereof
JP4510858B2 (ja) * 2007-08-08 2010-07-28 釜屋電機株式会社 チップヒューズ及びその製造方法
JP5287154B2 (ja) * 2007-11-08 2013-09-11 パナソニック株式会社 回路保護素子およびその製造方法
US9190235B2 (en) * 2007-12-29 2015-11-17 Cooper Technologies Company Manufacturability of SMD and through-hole fuses using laser process
US20110163840A1 (en) * 2008-10-28 2011-07-07 Nanjing Sart Science & Technology Development Co., Ltd. High reliability blade fuse and the manufacturing method thereof
CN102891051B (zh) * 2011-07-22 2017-04-12 阿提瓦公司 并排保险丝组件及具该并排保险丝组件的电池阵列
CN107492473B (zh) * 2017-08-17 2019-01-04 中国振华集团云科电子有限公司 片式熔断器阻挡层的加工方法
US11636993B2 (en) 2019-09-06 2023-04-25 Eaton Intelligent Power Limited Fabrication of printed fuse

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001052593A (ja) * 1999-08-09 2001-02-23 Daito Tsushinki Kk ヒューズおよびその製造方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3368919A (en) * 1964-07-29 1968-02-13 Sylvania Electric Prod Composite protective coat for thin film devices
US3887893A (en) * 1973-09-24 1975-06-03 Allen Bradley Co Fusible resistor
CH642772A5 (de) * 1977-05-28 1984-04-30 Knudsen Ak L Elektrische schmelzsicherung und deren herstellungsverfahren.
JPS5915394B2 (ja) * 1978-08-31 1984-04-09 富士通株式会社 厚膜微細パタ−ン生成方法
JPS57138961A (en) * 1981-02-23 1982-08-27 Fujitsu Ltd Crossover formation for thermal head
US4685203A (en) * 1983-09-13 1987-08-11 Mitsubishi Denki Kabushiki Kaisha Hybrid integrated circuit substrate and method of manufacturing the same
US4626818A (en) * 1983-11-28 1986-12-02 Centralab, Inc. Device for programmable thick film networks
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
US4873506A (en) * 1988-03-09 1989-10-10 Cooper Industries, Inc. Metallo-organic film fractional ampere fuses and method of making
JP2772001B2 (ja) * 1988-11-28 1998-07-02 株式会社日立製作所 半導体装置
JPH02263445A (ja) * 1988-12-23 1990-10-26 Toshiba Corp 窒化アルミニウム基板およびそれを用いた半導体装置
US5097246A (en) 1990-04-16 1992-03-17 Cooper Industries, Inc. Low amperage microfuse
US5166656A (en) * 1992-02-28 1992-11-24 Avx Corporation Thin film surface mount fuses
DE4329696C2 (de) * 1993-09-02 1995-07-06 Siemens Ag Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
US5363082A (en) * 1993-10-27 1994-11-08 Rapid Development Services, Inc. Flip chip microfuse
US5432378A (en) * 1993-12-15 1995-07-11 Cooper Industries, Inc. Subminiature surface mounted circuit protector
US5453726A (en) * 1993-12-29 1995-09-26 Aem (Holdings), Inc. High reliability thick film surface mount fuse assembly
US5552757A (en) * 1994-05-27 1996-09-03 Littelfuse, Inc. Surface-mounted fuse device
US5712610C1 (en) * 1994-08-19 2002-06-25 Sony Chemicals Corp Protective device
JPH08102244A (ja) * 1994-09-29 1996-04-16 Kyocera Corp チップヒューズ
JP2706625B2 (ja) * 1994-10-03 1998-01-28 エス・オー・シー株式会社 超小型チップヒューズ
US5929741A (en) * 1994-11-30 1999-07-27 Hitachi Chemical Company, Ltd. Current protector
JPH0963454A (ja) * 1995-08-29 1997-03-07 Kyocera Corp チップヒューズ
JPH09129115A (ja) 1995-10-30 1997-05-16 Kyocera Corp チップヒューズ
JPH09153328A (ja) * 1995-11-30 1997-06-10 Kyocera Corp チップヒューズ
US5699032A (en) * 1996-06-07 1997-12-16 Littelfuse, Inc. Surface-mount fuse having a substrate with surfaces and a metal strip attached to the substrate using layer of adhesive material
US5977860A (en) * 1996-06-07 1999-11-02 Littelfuse, Inc. Surface-mount fuse and the manufacture thereof
JPH1050198A (ja) * 1996-07-30 1998-02-20 Kyocera Corp チップヒューズ素子
DE19704097A1 (de) * 1997-02-04 1998-08-06 Wickmann Werke Gmbh Elektrisches Sicherungselement
US5914649A (en) * 1997-03-28 1999-06-22 Hitachi Chemical Company, Ltd. Chip fuse and process for production thereof
DE19738575A1 (de) * 1997-09-04 1999-06-10 Wickmann Werke Gmbh Elektrisches Sicherungselement
US6610440B1 (en) * 1998-03-10 2003-08-26 Bipolar Technologies, Inc Microscopic batteries for MEMS systems
US6002322A (en) * 1998-05-05 1999-12-14 Littelfuse, Inc. Chip protector surface-mounted fuse device
JP4396787B2 (ja) * 1998-06-11 2010-01-13 内橋エステック株式会社 薄型温度ヒュ−ズ及び薄型温度ヒュ−ズの製造方法
US6078245A (en) * 1998-12-17 2000-06-20 Littelfuse, Inc. Containment of tin diffusion bar
US6034589A (en) * 1998-12-17 2000-03-07 Aem, Inc. Multi-layer and multi-element monolithic surface mount fuse and method of making the same
JP3640146B2 (ja) * 1999-03-31 2005-04-20 ソニーケミカル株式会社 保護素子
JP2000306477A (ja) * 1999-04-16 2000-11-02 Sony Chem Corp 保護素子
JP2001325869A (ja) * 2000-05-17 2001-11-22 Sony Chem Corp 保護素子
JP2001325868A (ja) * 2000-05-17 2001-11-22 Sony Chem Corp 保護素子
JP4666427B2 (ja) * 2000-11-10 2011-04-06 東京エレクトロン株式会社 石英ウインドウ及び熱処理装置
JP2002140975A (ja) * 2000-11-01 2002-05-17 Koa Corp ヒューズ素子及びその製造方法
TW541556B (en) * 2000-12-27 2003-07-11 Matsushita Electric Ind Co Ltd Circuit protector
JP2002279883A (ja) * 2001-03-19 2002-09-27 Koa Corp チップ型ヒューズ抵抗器及びその製造方法
WO2002103735A1 (de) * 2001-06-11 2002-12-27 Wickmann-Werke Gmbh Sicherungsbauelement
JP4204029B2 (ja) * 2001-11-30 2009-01-07 ローム株式会社 チップ抵抗器
JP2003173728A (ja) * 2001-12-06 2003-06-20 Koa Corp チップ型電流ヒューズの製造方法
US7385475B2 (en) * 2002-01-10 2008-06-10 Cooper Technologies Company Low resistance polymer matrix fuse apparatus and method
US7436284B2 (en) * 2002-01-10 2008-10-14 Cooper Technologies Company Low resistance polymer matrix fuse apparatus and method
US6891266B2 (en) * 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package
JP4110967B2 (ja) * 2002-12-27 2008-07-02 ソニーケミカル&インフォメーションデバイス株式会社 保護素子
JP2004214033A (ja) * 2002-12-27 2004-07-29 Sony Chem Corp 保護素子
JP2004265618A (ja) * 2003-02-05 2004-09-24 Sony Chem Corp 保護素子
JP2003234057A (ja) * 2003-03-10 2003-08-22 Koa Corp ヒューズ抵抗器およびその製造方法
US8680443B2 (en) * 2004-01-06 2014-03-25 Watlow Electric Manufacturing Company Combined material layering technologies for electric heaters
DE102004033251B3 (de) 2004-07-08 2006-03-09 Vishay Bccomponents Beyschlag Gmbh Schmelzsicherung für einem Chip
US8976001B2 (en) * 2010-11-08 2015-03-10 Cyntec Co., Ltd. Protective device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001052593A (ja) * 1999-08-09 2001-02-23 Daito Tsushinki Kk ヒューズおよびその製造方法

Also Published As

Publication number Publication date
JP2008505466A (ja) 2008-02-21
EP1766648A1 (de) 2007-03-28
DE102004033251B3 (de) 2006-03-09
CN101010768A (zh) 2007-08-01
TW200612453A (en) 2006-04-16
CN101010768B (zh) 2011-03-30
US20080303626A1 (en) 2008-12-11
TWI413146B (zh) 2013-10-21
US20160372293A1 (en) 2016-12-22
EP1766648B1 (de) 2010-03-24
US9368308B2 (en) 2016-06-14
ATE462194T1 (de) 2010-04-15
US10354826B2 (en) 2019-07-16
KR20070038143A (ko) 2007-04-09
WO2006005435A1 (de) 2006-01-19
DE502005009279D1 (de) 2010-05-06

Similar Documents

Publication Publication Date Title
KR101128250B1 (ko) 칩용 퓨즈
US4873506A (en) Metallo-organic film fractional ampere fuses and method of making
US6462318B2 (en) Protective element
US7385475B2 (en) Low resistance polymer matrix fuse apparatus and method
US7570148B2 (en) Low resistance polymer matrix fuse apparatus and method
KR20050077728A (ko) 저저항 폴리머 매트릭스 퓨즈장치 및 방법
JP4632358B2 (ja) チップ型ヒューズ
US20090009281A1 (en) Fuse element and manufacturing method thereof
KR20010105186A (ko) 보호소자
JP2001052593A (ja) ヒューズおよびその製造方法
TW202115979A (zh) 保護元件
JP2006310277A (ja) チップ型ヒューズ
JP2006286224A (ja) チップ型ヒューズ
JP2004319168A (ja) チップヒューズ及びその製造方法
JP2002140975A (ja) ヒューズ素子及びその製造方法
KR20110055272A (ko) 솔더층이 증착된 인쇄회로기판 및 그 제조방법
JPH10308157A (ja) ヒューズ
JPH10308160A (ja) ヒューズ
JP2004172518A (ja) 回路保護素子とその製造方法
JP2000149760A (ja) 過電流遮断方法及び電流ヒュ−ズエレメント
KR20110110464A (ko) 다공성 비정질 나노템플릿을 이용한 칩 휴즈 제조방법
JPH10308161A (ja) ヒューズ
JP2000331590A (ja) 回路保護素子及びその製造方法
RU2166812C1 (ru) Пленочный предохранитель
JP2013206672A (ja) 回路保護素子

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150310

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180308

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190307

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 9